IW611 RU 设置 我想请教一下如何设置RU。 对于射频测试，技术人员参照“UM11749”手册第12章进行RU设置测试。但是，当我们编辑配置文件“TF_Config_20MHz.txt”时按照第 12.6 章的示例加载后，输出波形类似于未调制信号，我们无法确认预期的波形。 由于输出的是波形，我们认为文件已正确加载。 配置文件描述如下。 =================================================================== FRAME_CTRL_TYPE=1 \\IEEE_TYPE_CONTROL FRAME_CTRL_SUBTYPE=2 \\TRIGGER 配置持续时间字段 最大持续时间 帧持续时间=5484 \\0x156C 配置触发帧的通用信息字段 HE_trigger_frame.TrigCommonField.TriggerType = BASIC_TRIGGER; \\ HE_trigger_frame.TrigCommonField.UlLen = 1000; \\ 最大限度 HE_trigger_frame.TrigCommonField.MoreTF = FALSE; HE_trigger_frame.TrigCommonField.CSRequired = FALSE; HE_trigger_frame.TrigCommonField.UlBw = TB_BW_20MHZ; HE_trigger_frame.TrigCommonField.LTFType = LTF_1_GI_1_6uS; HE_trigger_frame.TrigCommonField.LTFMode = MU_MIMO_SINGLE_STREAM; HE_trigger_frame.TrigCommonField.LTFSymbol = 0; HE_trigger_frame.TrigCommonField.UlSTBC = FALSE; HE_trigger_frame.TrigCommonField.LdpcESS = TRUE; HE_trigger_frame.TrigCommonField.ApTxPwr = 0 HE_trigger_frame.TrigCommonField.PreFecPadFct = 1; HE_trigger_frame.TrigCommonField.PeDisambig = 0; HE_trigger_frame.TrigCommonField.SpatialReuse = 65535; HE_trigger_frame.TrigCommonField.Doppler = FALSE; HE_trigger_frame.TrigCommonField.HeSig2 = 0x1FF; 保留 TrigCommonField=0;1000;0;0;0;1;0;0;0;1;0;1;0;65535;0;511 配置触发帧的用户信息字段 HE_trigger_frame.TrigUserInfoField.AID12 = (5 & 0xFFF); HE_trigger_frame.TrigUserInfoField.RUAllocReg = 0; HE_trigger_frame.TrigUserInfoField.RUAlloc = 61; 53 (106 音调) HE_trigger_frame.TrigUserInfoField.UlCodingType = CODING_TYPE_LDPC; HE_trigger_frame.TrigUserInfoField.UlMCS = 0; HE_trigger_frame.TrigUserInfoField.UlDCM = FALSE; HE_trigger_frame.TrigUserInfoField.SSAlloc = 0; HE_trigger_frame.TrigUserInfoField.UlTargetRSSI = 80; TrigUserInfoField=5;0;61;1;0;0;0;80 配置触发信号依赖用户信息字段 HE_trigger_frame.BasicTrigUserInfo.MPDU_MU_SF = MPDU_SPACING_MULT_1; \\ HE_trigger_frame.BasicTrigUserInfo.TID_AL = 0; HE_trigger_frame.BasicTrigUserInfo.AC_PL = FALSE; HE_trigger_frame.BasicTrigUserInfo.Pref_AC = TB_AC_VO; BasicTrigUserInfo=0;0;0;0 =================================================================== 如果此描述有任何错误，请告知我。 另外，如果还有其他方法（不使用文件的方法），请告诉我。 Re: IW611 RU setup 你好@SA2 能否提供测试日志和捕获到的频谱图？ 顺祝商祺！ 肖恩 Re: IW611 RU setup 你好，肖恩。 感谢你的回复。 我分享一下光谱图的截图。 Re: IW611 RU setup 你好@SA2 能否分享一下您在标准样机和待测设备 (DUT) 上执行的命令？包括实验室工具返回值 顺祝商祺！ 肖恩 Re: IW611 RU setup 你好，肖恩。 在下达命令之前，我们想确认一些事情。 我们已经复习了第 12 章，但所有射频测试都必须使用传导测量进行。 （测试时，被测器件样品通过SMA电缆连接到频谱分析仪进行传导测量。） 因此，如果我们只使用一组被测器件进行传导测量，是否应该参考第 12.2 章？ Re: IW611 RU setup 你好@SA2 建议采用标准测试方法进行测量。这样我们就可以轻松地与测试报告进行比较，并找出是否存在任何问题。 顺祝商祺！ 肖恩

LPC54S018をSPI-MRAM（MR25H40）から起動します。 私はLPC54S018を搭載したEVB LPC54S018M-EVKを購入し、それにSPI-MRAMチップ=MR25H40を接続します。 SPI-MRAM（MR25H40）からLPC54S018にファームウェアをロードする必要があります。MRAMをFLEXCOMM9に接続しました。ファームウェアからこのMRAMへのデータの読み書きは正常にできますが、問題ありません。でもMCUを起動できません。 オシログラムでは(RESET後に)マイクロコントローラのブートROMコードがMRAMと通信し始めるのがデフォルト速度=12 MHz(起動ROMがウェイクアップコマンド(opcode = 0xAB)を送信し、その後「read JEDEC-ID」コマンドを3回送信します(opcode = 0x9F))。その後、SPI上ではそれ以上の活動は発生しない。ウェイクアップコマンドはMRAMによって正常に処理されますが、「JEDEC-ID読み取り」コマンドはメモリによってサポートされていません（MRAMのデータシートによる）。私は、ブートROMコードが「JEDEC-IDの読み取り」コマンドに対する応答を受け取らなかったため、デフォルトの速度で起動を続行するだけだと思っていました。しかし、理由は不明だが、「JEDEC-IDの読み取り」を3回試みた後、ブートプロセスがキャンセルされる。 LPC54S018のISPピンを以下の状態に設定してみました。 1) または ISP0 = high、ISP1 = high、ISP2 = high; 2) または ISP0 = high、ISP1 = low、ISP2 = high。 何も変わりません。マイクロコントローラが起動しません。 「read JEDEC-ID」コマンドへの応答を待たずに、SPIメモリからLPC54S018の起動を続行する方法はありますか？ 追伸：負荷処理のオシログラムを添付します。 Re: Boot LPC54S018 from SPI-MRAM (MR25H40). LPC540xxをSPI-MRAM（MR20H40/MR25H40）から起動することは不可能であるようです。SPI-MRAMは「read JEDEC-ID」コマンドをサポートしていないためです。 😞😞 しかし、SPI-FRAM(SPI-MARMとは異なり)は「read JEDEC-ID」コマンドをサポートしています。SPI-MRAMをSPI-FRAM（FM25V05）に交換したところ、LPC54S018の起動に成功しました！しかし、FM25V05では、ファームウェアはアドレス0x0000からではなく、0x0001から開始する必要があります。「read JEDEC-ID」コマンドの後、LPC540xxブートROMはまず24ビットアドレスを持つ読み出しコマンド0x03をSPIメモリに送信します。読み取りが失敗した場合は、32ビットのアドレスを持つ読み取りコマンド0x03を送信します。FM25V05は16ビットのアドレスを持ちます。しかし、ブートイメージをアドレス0x0001にシフトすると、LPC540xxはFM25V05からでも正常にブートします。ブートROMでは24ビットの読み取りコマンドが使われるため、最初のバイト読み込みは省略されます。 添付のオシログラムを参照してください。 後で、24ビットアドレス指定が可能なCY15B104QN（SPI-FRAM）からの起動を試してみます。 Re: Boot LPC54S018 from SPI-MRAM (MR25H40). こんにちは、 @jcxzさん ボードが正常に起動したと聞いて大変嬉しく思います。 他に何かご質問やご不明な点はありますか？ よろしくお願いします。 BR アリス Re: Boot LPC54S018 from SPI-MRAM (MR25H40). はい。次に、CY15B104QN-50SXI SPI-FRAMからの起動を試みました。機能しません 😞 CY15B104QNからは起動しません。このチップは「JEDEC-ID読み取り」コマンドに応答しますが、しかし、CY15B104QN は逆バイト順の JEDEC-ID を出力します: "00,2C,C2,7F,7F,7F,7F,7F,7F" (16 進数)。おそらくそれが、LPC54018のブートROMがそこから起動しない理由でしょう。 FM25V05は「7F,7F,7F,7F,7F,7F,C2,23,00」(16進数)の形式でJEDEC-IDを出力します。LPC54018ブートROMはこれを受け入れて起動します。しかし、FM25V05の容量は私のプロジェクトには小さすぎます。 それでは、FM25V20Aから起動してみます。そこから起動してくれるといいのですが。 PS: CY15B104QNは、新世代のSPI-FRAMチップである「EXCELON™ F-RAM」（Infineon社製）に属します。どうやらLPC54018ブートローダーはそれらをサポートしていないようです。 Re: Boot LPC54S018 from SPI-MRAM (MR25H40). FM25V20A-GからLPC54018を正常に起動できました！ LPC54018のMRAM/FRAMブート機能チェックの最終結果： 1. SPI-MRAM (MR25H40) からのブート:失敗。考えられる原因＝JEDEC-ID読み取りコマンドがサポートされていない。 2. SPI-FRAM CY15B104QN からのブート、JEDEC-ID = "00,2C,C2,7F,7F,7F,7F,7F,7F" (16 進数):失敗。考えられる原因＝ブートROMがJEDEC-IDを認識していない。 3. SPI-FRAM FM25V20A-G からブート中、JEDEC-ID = "7F,7F,7F,7F,7F,7F,C2,25,08" (16 進数):成功。考えられる理由＝ブートROMがJEDEC-IDを認識している。 4. SPI-FRAM FM25V05 からブート、JEDEC-ID = "7F,7F,7F,7F,7F,7F,C2,23,00" (16 進数):成功。考えられる理由：ブートROMがJEDEC-IDを認識している。ただし、ブートイメージはアドレス1（0ではない）に配置する必要があります。 しかし、CY15B104QNのメモリファミリは新しいです。これは旧型のFM25Vxxの後継機種です。したがって、CY15B104QNを使用したいと思います。CY15B104QNからのブートがサポートされていないのはなぜですか？また、FUTUREのLPC540xxのリビジョンでは、CY15B104QN(またはこのファミリの他のチップ)からの起動機能は追加されるのでしょうか?

LPC54113 电源 API 我想了解如何使用“power”函数的API。通过 SDK，我发现这个函数可以直接用于某些函数。但是，与 IAP API 不同，它没有提供入口点或使用说明。 LPC541XX Re: LPC54113 Power API 嗨@jcxz 是的，你说得对。 您可以参考其他 SDK，其中包含有关 POWER API 的更详细说明。 BR 爱丽丝 Re: LPC54113 Power API 通过下载 54 系列其他芯片的 SDK，我找到了 POWER_Type 和 POWER_BASE。谢谢。 Re: LPC54113 Power API 对于我的 LPC54S018，我从 NXP 网站下载了 SDK。它包含了 PowerAPI、ClockAPI 等函数。 例如：POWER_SetVoltageForFreq(...)等。 它还描述了调用 API 函数的入口点和原型。 我认为LPC54113的情况也类似。

TJA1120A RGMIIモード - 遅延設定 これはTJA1120Aのデバイスツリーです - cpsw_port1、cpsw3g_phy0 &cpsw_port1 { status = "okay"; phy-mode = "rgmii-txid"; phy-handle = <&cpsw3g_phy0>; }; &cpsw_port2 { status = "okay"; phy-mode = "rgmii"; phy-handle = <&cpsw3g_phy1>; }; &cpsw3g_mdio { status = "okay"; pinctrl-names = "default"; pinctrl-0 = <&main_mdio1_pins_default>; cpsw3g_phy0: ethernet-phy@0 { compatible = "ethernet-phy-id001b.b031"; reg = <4>; }; cpsw3g_phy1: ethernet-phy@1 { compatible = "ethernet-phy-id0022.1620"; reg = <0>; txc-skew-ps = <900>; rxc-skew-ps = <900>; rxd0-skew-ps = <420>; rxd1-skew-ps = <420>; rxd2-skew-ps = <420>; rxd3-skew-ps = <420>; txd0-skew-ps = <420>; txd1-skew-ps = <420>; txd2-skew-ps = <420>; txd3-skew-ps = <420>; rxdv-skew-ps = <420>; txen-skew-ps = <420>; }; }; ここでは、TJA1120Aのphy-modeとして「rgmii-txid」を指定します。 しかし、レジスタRGMII_TXC_DELAY_CONFIGを読み取ると、 0x0014が読み取られ、これは遅延なし（15ビット目）を意味し、 RGMII_RXC_DELAY_CONFIGは0x8014を読み取り、これは遅延が設定されている（15ビット目）ことを意味します。 また、DTでphy-modeを「rgmii-rxid」に変更すると、 RGMII_RXC_DELAY_CONFIGは0x0014、 RGMII_TXC_DELAY_CONFIGは0x8014になります。 DTで「rgmii」を設定し、phytoolを使用してこれらのレジスタを設定してみましたが、完全に反映され、pingが開始され、その後RGMII_RXC_DELAY_CONFIGの15ビット目がHIGHに設定され、 RGMII_TXC_DELAY_CONFIGの15ビット目がLOWに設定されました。 物理モードのDT設定において、なぜこのような反転現象が発生するのかを理解したい。 私たちのAM62A7ベースのECUでは、PCBがRX_Clockの内部遅延を必要としているため、「rgmii-txid」が設定されました。問題なく動作しています。 また、DTSが処理してくれるのであれば、このPHYモードにおけるピンストラップの使用についても知りたいです。 Re: TJA1120A RGMII Mode- Delay Config こんにちは、 TJA1120Aドキュメントによると、RGMIIの遅延構成はレジスタ名とレジスタ内で記述された遅延が直接一致しないため、やや混乱を招くことがあります。 デバイスDS内のRGMII_RXC_DELAY_CONFIG/RGMII_TXC_DELAY_CONFIGレジスタのビット説明を参照してください。 0xAFCC RGMII_RXC_DELAY_CONFIG: ビット15 = 内部TXC遅延を有効にする 0xAFCD RGMII_TXC_DELAY_CONFIG: ビット15 = 内部RXC遅延を有効にする   したがって、設定を確認する際に重要なのは、実際のレジスタビットの記述と初期化後の最終レジスタ読み返し値です。 また、ピンストラップはリセット後のデフォルト設定のみを定義する点に注意してください。ソフトウェアドライバは後でMDIOでこれを上書きできるため、システム起動後にレジスタを読み返すことで有効な構成を検証する必要があります。 また、同じRGMIIクロック遅延がMAC側とPHY側の両方で有効化されていないかも、基板のタイミング設計で意図されていないことを確認してください。 BR、ペトル

RT1010/RT1011 FLEXIO EDMA 我使用 iMX RT1011 Nano 套件 不错的板 我尝试从移位器 0 设置 8 位并行的 EDMA Flexio。 定时器 0 设置为 30MHz，EDMA 发送 512 字节（每个请求 1 字节） 代码： FLEXIO_DEV->SHIFTCTL[TX_SHIFTER] = FLEXIO_SHIFTCTL_TIMSEL(WR_TIMER) | FLEXIO_SHIFTCTL_TIMPOL(0U) | FLEXIO_SHIFTCTL_PINCFG(3U) /* 输出 */ | FLEXIO_SHIFTCTL_PINSEL（DATA_PIN_START） | FLEXIO_SHIFTCTL_PINPOL(0U) | FLEXIO_SHIFTCTL_SMOD(2U); /* 传输 */ /* 定时器0：写保护选通，每字节一个脉冲 * TIMCMP 低字节 = (flexio_clk / (2*wr_clk)) - 1 * TIMCMP[15:8] = (beats*2)-1 = 1，表示每次移位加载一个字节 */ timDiv = (flexioClk_Hz / (2U * wrClock_Hz)); 如果 (timDiv != 0U) { timDiv -= 1U; } timDiv &= 0xFFU; FLEXIO_DEV->TIMCMP[WR_TIMER] = (1U << 8U) | FLEXIO_DEV->TIMCMP[WR_TIMER] = (1U << 8U) |蒂姆迪夫； FLEXIO_DEV->TIMCFG[WR_TIMER] = FLEXIO_TIMCFG_TIMOUT(1U) | FLEXIO_TIMCFG_TIMDEC(0U) | FLEXIO_TIMCFG_TIMRST(0U) | FLEXIO_TIMCFG_TIMDIS(2U) /* 禁用比较 */ | FLEXIO_TIMCFG_TIMENA(2U) /* 高触发时启用 */ | FLEXIO_TIMCFG_TSTOP(0U) | FLEXIO_TIMCFG_TSTART(0U); FLEXIO_DEV->TIMCTL[WR_TIMER] = FLEXIO_TIMCTL_TRGSEL((4U * TX_SHIFTER) + 1U) /* Shifter0 标志 */ | FLEXIO_TIMCTL_TRGPOL(1U) /* 低电平有效 */ | FLEXIO_TIMCTL_TRGSRC(1U) /* 内部 */ | FLEXIO_TIMCTL_PINCFG(3U) /* 输出 */ | FLEXIO_TIMCTL_PINSEL（WR_PIN） | FLEXIO_TIMCTL_PINPOL(1U) /* WR 低电平有效 */ | FLEXIO_TIMCTL_TIMOD(1U); /* 双 8 位波特率/位 */ /* 启用来自 Shifter0 的 DMA 请求 */ FLEXIO_DEV->SHIFTSDEN |= (1U << TX_SHIFTER); /* 启用 FlexIO */ FLEXIO_DEV->CTRL |= FLEXIO_CTRL_FLEXEN_MASK； 我在逻辑分析仪上看到了信号。 看起来和我预期的一样，但我在某些 512 包中发现数据缺失。 我的意思是，比如先发送 200 字节，然后停止，之后再发送所有 512 个字节。 扎希 Re: RT1010/RT1011 FLEXIO EDMA 你好@TZAHI ， 非常感谢您对我们产品的关注以及对我们社区的使用。 最有可能的检查方向是：在 30 MHz WR 时钟下，eDMA 能否足够快地持续填充 FlexIO SHIFTBUF。 在当前每次请求传输一个字节的配置下，DMA 请求速率可能会非常高。这对于 eDMA、总线仲裁和 FlexIO SHIFTBUF 重新填充时间来说可能非常紧张。 一个可能的症状是变速箱换挡器运转不畅。请在传输失败后立即检查 SHIFTERR，然后再重新初始化或清除 FlexIO： 如果可能的话，请尝试提高 CPU/总线时钟频率，或者将 WR 时钟频率降低到 30 MHz 以下，例如降低到 20 MHz 或 10 MHz。如果传输在较低的 WR 时钟频率下变得稳定，则强烈表明该问题与 DMA/FlexIO 的重新填充时序有关。 希望对你有帮助 顺祝商祺！ 5月

晶振波形异常 你好，@ lukaszadrapa 我们公司在使用贵公司的FS32K144HFT0MLHT这款MCU， 使用晶振为AV08000009这款8MHz的无源晶振，波形异常。请问这样的晶振波形 贵公司的MCU可以接受吗 是否会影响MCU的正常使用吗 Re: 晶振波形异常 嗨@Kyp 示波器截图似乎没有显示实际的 8 MHz 晶体波形。显示的频率（~256 Hz）与预期的振荡器频率不一致，很可能是由于所选示波器时基和采样率引起的混叠所致。因此，仅凭这一测量结果无法评估晶振（晶体振荡器）的质量。应该使用速度快得多的时基来观察实际的振荡器波形。 此致， Lukas Re: 晶振波形异常 HI ,lukaszadrapa   非常抱歉 ,我们用重新测了一下波形,图片如下 麻烦分析一下,有什么好的建议

S32K388 HSE_SWT Reboot for Fresh Chip flashing I have a fresh S32K388 which I'm trying to flash with some from-scratch firmware (this is not AUTOSAR nor RTD). I have the IVT setup to only boot core0, and I have hse_fw_header_start_address just set to zero. It appears though that this configuration is leading to resets with the MC_RGM DES reporting: 0x00000041 and the MC_RGM FES reporting 0x00010000 which, based on my reading on the S32K3XXRM, implies that HSE watchdog timeouts are leading to a destructive reset based on escalation. The interesting thing is that this behavior seems to go away when I connect with a j-link, but I can't seem to find a way to disable or service the SWT from my firmware. Do I need to download/install the standard HSE FW for the S32K388? Is there a reason this is required on the S32K388 and not on the S32K344? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing With some further testing - if I clear all the flags in MC_RGM FES/DES after reading them (so they're not sticky across boots), the boot loop starts to return: FES: 0x00010000 and occasionally DES: 0x00000040 (but most of the time DES: 0x00000000) And for clarity for the original post, I have the boot configuration word in the IVT set to 0x00000001 - which would seem to imply, in my reading, that only CM7_0_ENABLE is set and there shouldn't be any HSE/SWT_0 setting at all? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing Based on this post: https://community.nxp.com/t5/S32K/What-does-it-mean-HSE-SWT-RST-on-S32K311/m-p/1955147 And this image of S32K3xx_DCF_clients.xlxs from an older version of the S32K3XXRM: https://community.nxp.com/t5/S32K/S32K388-HSE-No-Response-Error/m-p/2090937/highlight/true?lightbox-message-images-2090937=336074i0A601700196531EB#M48394 It appears I may have solved my problem by writing: 0x40000101 0x00100006 to 0x1B000770in the UTEST memory sector (putting "2" into HSE_CLK_MODE_AND_GSKT_CTRL). In the current revision of S32K3xx_DCF_clients.xlxs, the description of HSE_CLK_MODE_AND_GSKT_CTRL is as follows: But in the S32K3XXRM, I can't find a reference to what I should be configuring in the gasket configuration (the closest looks like "HSE_B" but the table refers to an impossible 1:1 configuration): Is this just a documentation update failure? Should I have a 1:4 ratio in HSE_CLK_MODE_AND_GSKT_CTRL if I'm using Option A++ clocking (CORE_CLK at 160MHz, AIPS_SLOW_CLK at 40MHz)? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing And just in case my other comment turns out to not be the solution: The chip I am using is labelled S32K388HHMJBS 0P39J CTAJ2507E - let me know if you need me to read some registers for specific chip information HSE Firmware has never been installed - this is a factory-fresh device which I have only flashed with my bare-metal code For the IVT: hseFwHeaderStartAddr is zero recovery_app_start_address is zero I am uncertain which fields to provide from the IVT but everything is basically zero except the header set to 0x5AA55AA5, the boot_config set to 1, and the cm7_0_start_address set to the interrupt vector table I already provided the DES and FES I was getting in the original post, but let me know if those were unclear I will try and get this uploaded - I need to get approval to post this code publicly Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing As a quick correction - I meant to write "HSE_CLK at 160MHz and AIPS_SLOW_CLK at 40MHz" for that last sentence in the above comment. Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing Could you please provide: The exact S32K388 part number and chip revision being used. Confirmation whether HSE firmware has ever been installed on the device (or whether this is a completely blank/factory-fresh device). The IVT configuration, especially the values of hseFwHeaderStartAddr, appBootAddr, and any other HSE-related IVT fields. The complete reset status register dump after the reset (MC_RGM_DES, MC_RGM_FES, and any other relevant reset registers). Whether the issue occurs on multiple devices or only on a single board. A minimal project/application that reproduces the issue, or at least the startup code sequence executed before the reset occurs. At the moment it is not clear whether the reset is caused by HSE/SBAF, an application issue, or a device configuration issue, so the above information will help identify the root cause. Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing As far as we can tell - this has solved the issue. I would like to see the documentation updated to reflect that Option A++ requires this gasket change @davidtosenovjan 

Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 I have download imx-oei-master on github and use make to generate oei-m33-ddr.bin and oei-m33-tcm.bin. And I try to build image as picture attach. I have some questions: 1. Is my setting correct? 2. In "Type", I saw many of items. I don't know which one I need to select? 3. In "Load address" and "Entry point", Is my setting is correct or not? I only saw CM33_TCMU_OFFSET = 0x1ffc0000 in oei-m33-ddr.map. I even didn't see about lpddr5 4. In "Image Type", I also saw many of items. I don't know which one I need to select? By the way what is the difference between "Type" and "Image Type" 5. In "Container set", which one I should select Primary or Secondary image? Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 Please refer to the guidance here for building i.MX95 boot images: https://docs.mcuxpresso.nxp.com/secure/26.06/06_processor_specific_workflow.html#i-mx-95-bootable-image-examples It has detailed description and snapshot about what images are needed. Also note that the ddr quick boot binaries can be selected for i.MX95 B0 devices while adding image "OEI DDR no QB" as below:       Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 Thanks for your quickly reply.

LPC54113 Power API 「power」関数のAPIの使い方を知りたいです。SDKを通じて、この関数は特定の関数に直接使えることがわかりました。しかし、iap APIとは異なり、エントリーポイントや使用方法に関する説明は提供されていません。 LPC541XX Re: LPC54113 Power API こんにちは、 @jcxzさん はい、おっしゃる通りです。 POWER APIのより詳細な説明を含む他のSDKを参照することもできます。 BR アリス Re: LPC54113 Power API 54シリーズの他のチップのSDKsをダウンロードすることで、私はPOWER_TypeとPOWER_BASEを見つけることができました。ありがとうございます。 Re: LPC54113 Power API 私のLPC54S018はNXPのウェブサイトからSDKをダウンロードしました。PowerAPI、ClockAPIなどの機能が含まれています。 例えば、POWER_SetVoltageForFreq(...) など。 また、API関数を呼び出すためのエントリーポイントとプロトタイプについても説明しています。 LPC54113についても同様だと思います。

Boot LPC54S018 from SPI-MRAM (MR25H40). I am buy EVB LPC54S018M-EVK with LPC54S018 and connect to it SPI-MRAM chip = MR25H40. I need to load the firmware into LPC54S018 from SPI-MRAM (MR25H40). I connected the MRAM to FLEXCOMM9. I can read and write of data to this MRAM from my firmware normally - it ok. But I can't boot of MCU from it. On the oscillogramm, I see that (after RESET) the microcontroller's boot-ROM code begins communicating with the MRAM at the default speed = 12 MHz (boot-ROM sending it a wake-up command (opcode = 0xAB) and then three times sending a "read JEDEC-ID" command (opcode = 0x9F)). After that, no further activity occurs on the SPI. The wake-up command is processed normally by the MRAM, but the "read JEDEC-ID" command is not supported by the memory (according to the datasheet by MRAM). I thought that the boot-ROM code, having not received a response to the "read JEDEC-ID" command, would simply continue booting at the default speed. But for unknown reason, after three attempts to "read JEDEC-ID", the boot process is cancelled. I tried setting the ISP pins of LPC54S018 to the following states: 1) or ISP0 = high, ISP1 = high, ISP2 = high; 2) or ISP0 = high, ISP1 = low, ISP2 = high. Nothing changes - the microcontroller won't boot. Is there any way to continue booting of LPC54S018 from SPI-memory without waiting for a response to the "read JEDEC-ID" command? PS: I am attaching oscillograms of the loading process. Re: Boot LPC54S018 from SPI-MRAM (MR25H40). It appears that booting the LPC540xx from SPI-MRAM (MR20H40/MR25H40) is impossible. Because SPI-MRAM does not support the "read JEDEC-ID" command.  😞😞 But SPI-FRAM (unlike SPI-MRAM) supports the "read JEDEC-ID" command. I replaced SPI-MRAM to SPI-FRAM (FM25V05) and booted my LPC54S018 successfully! However, in the FM25V05, the firmware should start from address 0x0001, not from 0x0000. After the "read JEDEC-ID" command, the LPC540xx boot-ROM sends a read command 0x03 to the SPI memory first, with a 24-bit address. If the reading is unsuccessful, it then sends a read command 0x03 with a 32-bit address. The FM25V05 has a 16-bit address. However, if the boot image is shifted to address 0x0001, the LPC540xx boots successfully even from the FM25V05. 24-bit read commands are used by boot-ROM for booting, so the first byte read is skipped. See attached oscillogram. Later I'll try booting from the CY15B104QN (SPI-FRAM), which has 24-bit addressing. Re: Boot LPC54S018 from SPI-MRAM (MR25H40). Yes. Next, I tried booting from the CY15B104QN-50SXI SPI-FRAM. Its doesn't work 😞 Doesn't boot from the CY15B104QN. Although this chip responds to the "read JEDEC-ID" command. But CY15B104QN outputs a JEDEC-ID in reverse byte order: "00,2C,C2,7F,7F,7F,7F,7F,7F" (hex). That's probably why the boot-ROM LPC54018 refuses to boot from it. The FM25V05 outputs a JEDEC-ID in the form: "7F,7F,7F,7F,7F,7F,C2,23,00" (hex) - the LPC54018 boot-ROM accepts it and boots. But capacity of FM25V05 is too small for the my project. Now I'll try booting from the FM25V20A. I hope it will boot from there. PS: The CY15B104QN belongs to the new generation of SPI-FRAM chips - "EXCELON™" F-RAM" (Infineon). Apparently, the LPC54018 bootloader doesn't support them. Re: Boot LPC54S018 from SPI-MRAM (MR25H40). Hi @jcxz  It is great to hear that your board has booted successfully. Do you have any further questions or concerns? Thank you. BR Alice Re: Boot LPC54S018 from SPI-MRAM (MR25H40). I was able to successfully boot LPC54018 from FM25V20A-G! Final result of the LPC54018 MRAM/FRAM boot capability check: 1. Booting from SPI-MRAM (MR25H40): FAILED. Possible reason = JEDEC-ID read command not supported. 2. Booting from SPI-FRAM CY15B104QN, JEDEC-ID = "00,2C,C2,7F,7F,7F,7F,7F,7F" (hex): FAILED. Possible reason = boot-ROM does not recognize JEDEC-ID. 3. Booting from SPI-FRAM FM25V20A-G, JEDEC-ID = "7F,7F,7F,7F,7F,7F,C2,25,08" (hex): SUCCESSFUL. Possible reason = boot-ROM recognizes JEDEC-ID. 4. Booting from SPI-FRAM FM25V05, JEDEC-ID = "7F,7F,7F,7F,7F,7F,C2,23,00" (hex): SUCCESSFUL. Possible reason: The boot ROM recognizes the JEDEC-ID. However, the boot image must be located at address 1 (not 0). But the CY15B104QN memory family is newer. It replaces the outdated FM25Vxx. Therefore, I'd like to use the CY15B104QN. Why booting from CY15B104QN not supported? And will booting from the CY15B104QN (or other chips in this family) be added in future LPC540xx revisions?

水晶発振器の波形異常 こんにちは、@lukaszadrapa 弊社では貴社製のFS32K144HFT0MLHTマイクロコントローラを使用しています。 8MHzの受動水晶発振器（AV08000009）を使用した場合、波形が異常になります。この波形は貴社製MCUにとって許容範囲内でしょうか？ MCUの正常な動作に影響しますか？ Re: 晶振波形异常 こんにちは、 @Kypさん オシロスコープのスクリーンショットには、実際の8MHz水晶発振器の波形が表示されていないようです。表示されている周波数（約256Hz）は、予想される発振器の周波数と一致しておらず、選択されたオシロスコープのタイムベースとサンプリングレートによるエイリアシングが原因である可能性が最も高い。したがって、この測定だけで結晶振動子の品質を評価することはできません。実際の発振器波形を観測するには、より高速な時間軸を使用する必要がある。 よろしくお願いいたします。 ルーカス Re: 晶振波形异常 こんにちは、 lukaszadrapa 申し訳ございません。波形を再検査したところ、以下の画像が得られました。 これを分析して、何か提案があればお聞かせください。

在 MCUXpresso 安全配置工具 26.06 版中使用 IMX95 我从 github 下载了 imx-oei-master，并使用 make 生成了 oei-m33-ddr.bin 和 oei-m33-tcm.bin。我尝试将图像构建为图片附件。 我有一些问题： 1. 我的设置是否正确？ 2. 在“类型”中，我看到了很多项目。我不知道该选哪个？ 3. 在“加载地址”和“入口点”中，我的设置是否正确？我只在 oei-m33-ddr.map 中看到了 CM33_TCMU_OFFSET = 0x1ffc0000。我甚至都没听说过lpddr5。 4. 在“图像类型”中，我还看到了很多项目。我不知道该选哪个？顺便问一下，“类型”和“图像类型”有什么区别？ 5. 在“容器集”中，我应该选择主图像还是辅助图像？ Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 请参考此处的指南来构建 i.MX95 启动映像： https://docs.mcuxpresso.nxp.com/secure/26.06/06_processor_specific_workflow.html#i-mx-95-bootable-image-examples 它详细描述并展示了所需的图像。 另请注意，在添加映像“OEI DDR no QB”时，可以为 i.MX95 B0 设备选择 DDR 快速启动二进制文件，如下所示：       Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 感谢您的快速回复。

IW611 RU setup I would like some advice on how to set up the RU. For the RF test, the technical staff is conducting the test by referring to Chapter 12 of the manual “UM11749” for RU setup. However, when we edited the configuration file “TF_Config_20MHz.txt” and loaded it based on the example in Chapter 12.6, the output waveform resembled an unmodulated signal, and we were unable to confirm the expected waveform. Since a waveform is being output, we believe the file was loaded correctly. The configuration file is described as follows. =================================================================== FRAME_CTRL_TYPE=1 \\IEEE_TYPE_CONTROL FRAME_CTRL_SUBTYPE=2 \\TRIGGER \\configure Duration field \\ Max Duration time FRAME_DURATION=5484 \\0x156C \\configure commoninfo field of trigger frame \\ HE_trigger_frame.TrigCommonField.TriggerType = BASIC_TRIGGER; \\ HE_trigger_frame.TrigCommonField.UlLen = 1000; \\ Max \\ HE_trigger_frame.TrigCommonField.MoreTF = FALSE; \\ HE_trigger_frame.TrigCommonField.CSRequired = FALSE; \\ HE_trigger_frame.TrigCommonField.UlBw = TB_BW_20MHZ; \\ HE_trigger_frame.TrigCommonField.LTFType = LTF_1_GI_1_6uS; \\ HE_trigger_frame.TrigCommonField.LTFMode = MU_MIMO_SINGLE_STREAM; \\ HE_trigger_frame.TrigCommonField.LTFSymbol = 0; \\ HE_trigger_frame.TrigCommonField.UlSTBC = FALSE; \\ HE_trigger_frame.TrigCommonField.LdpcESS = TRUE; \\ HE_trigger_frame.TrigCommonField.ApTxPwr = 0 \\ HE_trigger_frame.TrigCommonField.PreFecPadFct = 1; \\ HE_trigger_frame.TrigCommonField.PeDisambig = 0; \\ HE_trigger_frame.TrigCommonField.SpatialReuse = 65535; \\ HE_trigger_frame.TrigCommonField.Doppler = FALSE; \\ HE_trigger_frame.TrigCommonField.HeSig2 = 0x1FF; \\ reserved TrigCommonField=0;1000;0;0;0;1;0;0;0;1;0;1;0;65535;0;511 \\configure userinfo field of trigger frame \\ HE_trigger_frame.TrigUserInfoField.AID12 = (5 & 0xFFF); \\ HE_trigger_frame.TrigUserInfoField.RUAllocReg = 0; \\ HE_trigger_frame.TrigUserInfoField.RUAlloc = 61; \\ 53 (106 tones) \\ HE_trigger_frame.TrigUserInfoField.UlCodingType = CODING_TYPE_LDPC; \\ HE_trigger_frame.TrigUserInfoField.UlMCS = 0; \\ HE_trigger_frame.TrigUserInfoField.UlDCM = FALSE; \\ HE_trigger_frame.TrigUserInfoField.SSAlloc = 0; \\ HE_trigger_frame.TrigUserInfoField.UlTargetRSSI = 80; TrigUserInfoField=5;0;61;1;0;0;0;80 \\configure trigger dependent user info field \\ HE_trigger_frame.BasicTrigUserInfo.MPDU_MU_SF = MPDU_SPACING_MULT_1; \\ HE_trigger_frame.BasicTrigUserInfo.TID_AL = 0; \\ HE_trigger_frame.BasicTrigUserInfo.AC_PL = FALSE; \\ HE_trigger_frame.BasicTrigUserInfo.Pref_AC = TB_AC_VO; BasicTrigUserInfo=0;0;0;0 =================================================================== If there are any errors in this description, please let me know. Also, if there are any other methods (ones that do not use a file), please let me know. Re: IW611 RU setup Hello @SA2  Could you share test logs and captured spectrum? Best Regards Shaun Re: IW611 RU setup Hello, Shaun. Thank you for your reply. I’m sharing a screenshot of the spectrum. Re: IW611 RU setup Hello @SA2  Could you share cmd you issued on both golden unit and DUT? Including labtool return value Best Regards Shaun Re: IW611 RU setup Hello, Shaun. There is something we would like to confirm before providing the command. We have reviewed Chapter 12, but all RF tests must be performed using conducted measurements. (The test is performed with the DUT sample for conducted measurements connected to the spectrum analyzer via an SMA cable.) Therefore, if we are performing conducted measurements using only one set of DUTs, should we refer to Chapter 12.2 ? Re: IW611 RU setup Hello @SA2  It is recommend to use standard test methods to measure. So that we could easy compare with our test report and find out if there are any issue. Best Regards Shaun

Clarification on eMIOS DMA Request Mapping Hello Team, I am currently using eMIOS1_CH13 for the LiPS sensor in DMA mode. The configuration uses DMA Channel 0 and DMAMUX0. While reviewing the S32K3xx DMAMUX mapping Excel, I observed that for eMIOS1, only DMA requests 0, 1, 9, and 10 are listed under DMAMUX0. However, my application is configured to use eMIOS1_CH13. Could you please clarify the following: Which DMA request source should be used for eMIOS1_CH13? Does eMIOS1_CH13 support DMA triggering, or is DMA support limited to the eMIOS channels corresponding to DMA requests 0, 1, 9, and 10? Thank you for your support. Best regards, Jyothsna Sagili Re: Clarification on eMIOS DMA Request Mapping Hi, according to the S32K3 DMAMUX mapping, eMIOS provides DMA request sources only for channels 0, 1, 9, 10, 16, 17, 18, and 19. These are the only eMIOS channels that can generate DMA requests. Since eMIOS1_CH13 is not one of these channels, it does not have a dedicated DMA request source in DMAMUX and cannot directly trigger eDMA transfers. If DMA triggering is required, please use one of the eMIOS channels associated with the available DMA request sources (0, 1, 9, 10, 16, 17, 18, or 19). BR, Petr

S32K388 HSE_SWT 新規チップ書き込みのための再起動 新しいS32K388を持っていて、最初から作ったファームウェアでフラッシュしようとしています(これはAUTOSARでもRTDでもありません)。IVTの設定ではcore0のみを起動するようにしており、hse_fw_header_start_addressはゼロに設定しています。 しかし、この構成ではリセットが発生し、MC_RGM DES が以下のように報告しているようです。 0x00000041 と MC_RGM FES が報告する 0x00010000 は、S32K3XXRM に関する私の読み方に基づくと、HSE ウォッチドッグのタイムアウトがエスカレーションに基づく破壊的なリセットにつながっていることを示唆しています。 興味深いのは、この挙動はj-linkに接続すると消えるように見えることですが、ファームウェアからSWTを無効化したりメンテナンスしたりする方法が見つかりません。S32K388用の標準HSEファームウェアをダウンロード/インストールする必要がありますか？ S32K388ではこれが必須なのに、S32K344では必須ではない理由は何ですか？ Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing さらにテストを進めてみると、FES/DES MC_RGMのフラグをすべて読み終えて(ブート間で固定されないように)すると、ブートループが戻り始めます:FES: 0x00010000、時々DES: 0x00000040(ただしほとんどの場合はDES: 0x00000000) 元の投稿を明確にするために、IVTのブート構成ワードを0x00000001に設定しています。私の解釈では、これはCM7_0_ENABLEのみが設定されており、HSE/SWT_0の設定は一切必要ないことを意味するように思えます。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing そして、もし他のコメントが解決策でなかった場合のために: 私が使っているチップはS32K388HHMJBS 0P39J CTAJ2507Eとラベル付けされています。特定のチップ情報をレジスタで読みたいことがあれば教えてください HSEファームウェアは一度もインストールされていません。これは工場出荷時の新品デバイスで、ベアメタルコードのみをフラッシュしました。 IVTの場合： hseFwHeaderStartAddr はゼロです recovery_app_start_address はゼロです IVTからどのフィールドを提供すればよいかは不明ですが、ヘッダーが0x5AA55AA5に設定され、boot_configが1に設定され、cm7_0_start_addressが割り込みベクタテーブルに設定されている以外は、基本的にすべてゼロです。 元の投稿で既にDESとFESの値を記載しましたが、もし不明瞭な点があればお知らせください。 アップロードを試みます。このコードを公開するには承認を得る必要があります。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing この投稿に基づいています： https://community.nxp.com/t5/S32K/What-does-it-mean-HSE-SWT-RST-on-S32K311/mp/1955147 そして、S32K3XXRM の旧バージョンからの S32K3xx_DCF_clients.xlxs の画像はこちらです: https://community.nxp.com/t5/S32K/S32K388-HSE-No-Response-Error/mp/2090937/highlight/true?lightbox-message-images-2090937=336074i0A601700196531EB#M48394 UTESTメモリセクタに0x40000101 0x00100006から0x1B000770まで書き込むことで（HSE_CLK_MODE_AND_GSKT_CTRLに「2」を入れることで）、問題が解決したようです。 S32K3xx_DCF_clients.xlxs の最新版では、HSE_CLK_MODE_AND_GSKT_CTRL の説明は以下のとおりです。 しかしS32K3XXRMでは、ガスケット構成で何を設定すべきかの参照が見つかりません(最も近いのは「HSE_B」のように見えますが、表は不可能な1:1構成を示しています): これは単なるドキュメント更新の失敗でしょうか?オプションA++クロック（CORE_CLKが160MHz、AIPS_SLOW_CLKが40MHz）を使用している場合、HSE_CLK_MODE_AND_GSKT_CTRLの比率を1:4にする必要がありますか？ Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 訂正させてください。上記のコメントの最後の文は、「HSE_CLK は 160MHz、AIPS_SLOW_CLK は 40MHz」と書くつもりでした。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 以下の情報を提供していただけますか: 使用されているS32K388の正確な部品番号とチップのリビジョン。 このデバイスにHSEファームウェアが過去にインストールされたことがあるかどうか（または、完全に初期状態のデバイスであるかどうか）を確認します。 IVT構成、特にhseFwHeaderStartAddr、appBootAddr、およびその他のHSE関連のIVTフィールドの値。 リセット後のリセットステータスレジスタの完全なダンプ（MC_RGM_DES、MC_RGM_FES、およびその他の関連するリセットレジスタ）。 問題が複数のデバイスで発生するのか、それとも単一の基板でのみ発生するのか。 問題を再現する最小限のプロジェクトやアプリケーション、あるいはリセット前に実行されたスタートアップコードのシーケンスを再現するもの。 現時点でリセットがHSE/SBAFによるものなのか、アプリケーションの問題なのか、デバイス設定の問題なのかは明らかではありませんが、上記の情報が根本原因を特定するのに役立ちます。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 私たちの知る限り、これで問題は解決しました。オプションA++がこのガスケットの変更を必要とすることをドキュメントに反映してほしい@davidtosenovjan 

关于 eMIOS DMA 请求映射的说明 各位同事好， 我目前在 DMA 模式下使用 eMIOS1_CH13 连接 LiPS 传感器。该配置使用 DMA 通道 0 和 DMAMUX0。 在查看 S32K3xx DMAMUX 映射 Excel 时，我发现对于 eMIOS1，DMAMUX0 下只列出了 DMA 请求 0、1、9 和 10。但是，我的应用程序配置为使用 eMIOS1_CH13。 请您澄清以下问题： eMIOS1_CH13 应该使用哪个 DMA 请求源？ eMIOS1_CH13 是否支持 DMA 触发，还是 DMA 支持仅限于与 DMA 请求 0、1、9 和 10 对应的 eMIOS 通道？ 感谢您的支持。 顺祝商祺！ 乔斯纳·萨吉利 Re: Clarification on eMIOS DMA Request Mapping 您好， 根据 S32K3 DMAMUX 映射，eMIOS 仅为通道 0、1、9、10、16、17、18 和 19 提供 DMA 请求源。只有这些 eMIOS 通道才能生成 DMA 请求。 由于 eMIOS1_CH13 不是这些通道之一，因此它在 DMAMUX 中没有专用的 DMA 请求源，不能直接触发 eDMA 传输。如果需要 DMA 触发，请使用与可用 DMA 请求源（0、1、9、10、16、17、18 或 19）关联的 eMIOS 通道之一。 BR，彼得

eMIOS DMA要求マッピングに関する説明 こんにちは、チームの皆さん、 現在、LiPSセンサのDMAモードではeMIOS1_CH13を使っています。この構成はDMAチャネル0とDMAMUX0を使用します。 S32K3xx DMAMUXマッピングExcelをレビューしていると、eMIOS1ではDMA要求0、1、9、10のみが記載されていることに気づきましたDMAMUX0。しかし、私のアプリケーションはeMIOS1_CH13を使うように設定されています。 以下の点を明確にしていただけますか? どのDMA要求ソースを使うべきかeMIOS1_CH13? eMIOS1_CH13 DMAトリガーをサポートしていますか?それともDMAはDMAリクエスト0、1、9、10に対応するeMIOSチャネルに限定されているのでしょうか? ご支援ありがとうございます。 よろしくお願いいたします。 ジョツナ・サギリ Re: Clarification on eMIOS DMA Request Mapping こんにちは、 S32K3 DMAMUXマッピングによると、eMIOSはチャネル0、1、9、10、16、17、18、19に対してのみDMAリクエストソースを提供します。これらはDMA要求を生成できる唯一のeMIOSチャネルです。 eMIOS1_CH13はこれらのチャネルの一つではないため、DMAMUX内に専用のDMA要求ソースがなく、eDMA転送を直接トリガーすることはできません。DMAトリガーが必要な場合は、利用可能なDMAリクエストソースに関連するeMIOSチャネルのいずれか(0、1、9、10、16、17、18、または19)を使用してください。 BR、ペトル

LPC54113 Power API I would like to know how to use the API of the "power" function. Through the SDK, I found that this function can be directly use on certain functions. However, unlike the iap API, there is no provided entry point or instructions on how to use it. LPC541XX  Re: LPC54113 Power API Hi @jcxz  Yes, you are correct. You can refer to other SDKs that contain more detailed description for the POWER APIs. BR Alice Re: LPC54113 Power API By downloading the SDKs of other chips in the 54 series, I was able to find POWER_Type and POWER_BASE.Thank you. Re: LPC54113 Power API For my LPC54S018, I downloaded the SDK from the NXP website. It includes functions of PowerAPI, ClockAPI, and so on. For example: POWER_SetVoltageForFreq(...), etc. It also describes the entry points and prototypes for calling the API functions. I think it's similar for the LPC54113.

RT1010/RT1011 FLEXIO EDMA i work with iMX RT1011 Nano Kit nice board i try to setup edma flexio for 8bit parallel from shifter 0 timer 0 set to 30mhz edma sent 512bytes (one per request ) code: FLEXIO_DEV->SHIFTCTL[TX_SHIFTER] = FLEXIO_SHIFTCTL_TIMSEL(WR_TIMER) | FLEXIO_SHIFTCTL_TIMPOL(0U) | FLEXIO_SHIFTCTL_PINCFG(3U) /* output */ | FLEXIO_SHIFTCTL_PINSEL(DATA_PIN_START) | FLEXIO_SHIFTCTL_PINPOL(0U) | FLEXIO_SHIFTCTL_SMOD(2U); /* transmit */ /* Timer0: WR strobe, one pulse per byte * TIMCMP low byte = (flexio_clk / (2*wr_clk)) - 1 * TIMCMP[15:8] = (beats*2)-1 = 1 for one byte per shifter load */ timDiv = (flexioClk_Hz / (2U * wrClock_Hz)); if (timDiv != 0U) { timDiv -= 1U; } timDiv &= 0xFFU; FLEXIO_DEV->TIMCMP[WR_TIMER] = (1U << 8U) | timDiv; FLEXIO_DEV->TIMCFG[WR_TIMER] = FLEXIO_TIMCFG_TIMOUT(1U) | FLEXIO_TIMCFG_TIMDEC(0U) | FLEXIO_TIMCFG_TIMRST(0U) | FLEXIO_TIMCFG_TIMDIS(2U) /* disable on compare */ | FLEXIO_TIMCFG_TIMENA(2U) /* enable on trigger high */ | FLEXIO_TIMCFG_TSTOP(0U) | FLEXIO_TIMCFG_TSTART(0U); FLEXIO_DEV->TIMCTL[WR_TIMER] = FLEXIO_TIMCTL_TRGSEL((4U * TX_SHIFTER) + 1U) /* Shifter0 flag */ | FLEXIO_TIMCTL_TRGPOL(1U) /* active low */ | FLEXIO_TIMCTL_TRGSRC(1U) /* internal */ | FLEXIO_TIMCTL_PINCFG(3U) /* output */ | FLEXIO_TIMCTL_PINSEL(WR_PIN) | FLEXIO_TIMCTL_PINPOL(1U) /* WR active low */ | FLEXIO_TIMCTL_TIMOD(1U); /* dual 8-bit baud/bit */ /* Enable DMA request from Shifter0 */ FLEXIO_DEV->SHIFTSDEN |= (1U << TX_SHIFTER); /* Enable FlexIO */ FLEXIO_DEV->CTRL |= FLEXIO_CTRL_FLEXEN_MASK; i saw the signal on the logic analyzer look like what i am except  but i get missing data in some 512 pack i mean send for example 200bytes and stop after that send ok all the 512 tzahi Re: RT1010/RT1011 FLEXIO EDMA Hi @TZAHI , Thank you so much for your interest in our products and for using our community. The most likely direction to check is whether the eDMA can continuously refill the FlexIO SHIFTBUF fast enough at the 30 MHz WR clock. With the current one-byte-per-request style configuration, the DMA request rate may be very high. This can be tight for eDMA, bus arbitration, and the FlexIO SHIFTBUF refill timing. A likely symptom is TX shifter underrun. Please first check SHIFTERR immediately after the failed transfer, before reinitializing or clearing FlexIO: Please also try increasing the CPU/bus clock if possible, or reducing the WR clock below 30 MHz, for example to 20 MHz or 10 MHz. If the transfer becomes stable at a lower WR clock, it would strongly indicate that the issue is related to DMA/FlexIO refill timing. Wish it helps you Best Regards May

IW611 RU セットアップ RUの設定方法についてアドバイスをいただきたいです。 RF試験については、技術スタッフがRUセットアップマニュアル「UM11749」の第12章を参照して試験を実施しています。しかし、設定ファイル「TF_Config_20MHz.txt」を編集すると第12.6章の例に基づいてロードしたところ、出力波形は変調されていない信号に似ており、期待される波形を確認することができませんでした。 波形が出力されていることから、ファイルは正しく読み込まれたと考えられます。 設定ファイルの内容は以下のとおりです。 =================================================================== FRAME_CTRL_TYPE=1 \\IEEE_TYPE_CONTROL FRAME_CTRL_SUBTYPE=2 \\TRIGGER 期間フィールドを設定します 最大継続時間 フレーム期間=5484 \\0x156C トリガーフレームのcommoninfoフィールドを設定します \\ HE_trigger_frame.TrigCommonField.TriggerType = BASIC_TRIGGER; \\ HE_trigger_frame.TrigCommonField.UlLen = 1000; \\ 最大 \\ HE_trigger_frame.TrigCommonField.MoreTF = FALSE; \\ HE_trigger_frame.TrigCommonField.CSRequired = FALSE; \\ HE_trigger_frame.TrigCommonField.UlBw = TB_BW_20MHZ; \\ HE_trigger_frame.TrigCommonField.LTFType = LTF_1_GI_1_6uS; \\ HE_trigger_frame.TrigCommonField.LTFMode = MU_MIMO_SINGLE_STREAM; \\ HE_trigger_frame.TrigCommonField.LTFSymbol = 0; \\ HE_trigger_frame.TrigCommonField.UlSTBC = FALSE; \\ HE_trigger_frame.TrigCommonField.LdpcESS = TRUE; HE_trigger_frame.TrigCommonField.ApTxPwr = 0 \\ HE_trigger_frame.TrigCommonField.PreFecPadFct = 1; \\ HE_trigger_frame.TrigCommonField.PeDisambig = 0; \\ HE_trigger_frame.TrigCommonField.SpatialReuse = 65535; \\ HE_trigger_frame.TrigCommonField.Doppler = FALSE; \\ HE_trigger_frame.TrigCommonField.HeSig2 = 0x1FF; \\ 予約済み TrigCommonField=0;1000;0;0;0;1;0;0;0;1;0;1;0;65535;0;511 トリガーフレームのユーザー情報フィールドを設定します \\ HE_trigger_frame.TrigUserInfoField.AID12 = (5 & 0xFFF); \\ HE_trigger_frame.TrigUserInfoField.RUAllocReg = 0; \\ HE_trigger_frame.TrigUserInfoField.RUAlloc = 61; \\ 53 (106トーン) \\ HE_trigger_frame.TrigUserInfoField.UlCodingType = CODING_TYPE_LDPC; \\ HE_trigger_frame.TrigUserInfoField.UlMCS = 0; \\ HE_trigger_frame.TrigUserInfoField.UlDCM = FALSE; \\ HE_trigger_frame.TrigUserInfoField.SSAlloc = 0; \\ HE_trigger_frame.TrigUserInfoField.UlTargetRSSI = 80; TrigUserInfoField=5;0;61;1;0;0;0;80 \\configure trigger dependent ユーザー info field \\ HE_trigger_frame.BasicTrigUserInfo.MPDU_MU_SF = MPDU_SPACING_MULT_1; \\ HE_trigger_frame.BasicTrigUserInfo.TID_AL = 0; \\ HE_trigger_frame.BasicTrigUserInfo.AC_PL = FALSE; \\ HE_trigger_frame.BasicTrigUserInfo.Pref_AC = TB_AC_VO; BasicTrigUserInfo=0;0;0;0 =================================================================== この説明に誤りがあれば、お知らせください。 また、ファイルを使用しない他の方法があれば教えてください。 Re: IW611 RU setup こんにちは@SA2 テストログやキャプチャしたスペクトラムを共有してもらえますか? よろしくお願いいたします。 ショーン Re: IW611 RU setup こんにちは、ショーン。 お返事ありがとうございます。 スペクトルのスクリーンショットを共有します。 Re: IW611 RU setup こんにちは@SA2 Golden UnitとDUTの両方で発行したCMDを教えてもらえますか?labtoolの戻り値を含む よろしくお願いいたします。 ショーン Re: IW611 RU setup こんにちは、ショーン。 コマンドを実行する前に、確認しておきたい点があります。 第12章は確認しましたが、すべてのRF検査は実施された測定を用いて行われなければなりません。 (このテストは、SMAケーブルを介してスペクトラムアナライザーにコネクテッドされたDUTサンプルを用いて進行中の測定を行います。) したがって、1組の被測定デバイス（DUT）のみを使用して伝導測定を行う場合、第12.2章を参照すべきでしょうか？ Re: IW611 RU setup こんにちは@SA2 測定には標準的な試験方法を用いることが推奨されます。SOすれば、検査結果と比較して問題がないか調べることができます。 よろしくお願いいたします。 ショーン