RVT70HSTNWC00-B (ILI2132A) 和 MIMXRT1176-evkb 您好， 我目前正在使用MIMXRT1176-EVKB进行一个项目。在这个项目中，我希望在RVT70HSTNWC00-B显示屏上显示一些屏幕，并能够注册触摸坐标。 我已经通过NXP论坛上的另一篇文章获得了一个可以正常工作的屏幕： https://community.nxp.com/t5/i-MX-Processors/Creating-a-driver-for-a-MIPI-LCD/mp/1772322 我唯一的问题是，此显示器的触摸驱动程序（ ILI2132A ）与其他驱动程序（例如 GT911）的工作方式略有不同，但仍然使用 I²C 作为协议，而 SDK 中没有使用此驱动程序的示例。 有没有人有基于 MIMXRT1170 系列芯片的解决方案？ 欢迎提供任何帮助和信息。 提前感谢！ 通信与控制（I3C | I2C | SPI | FlexCAN | 以太网 | FlexIO） Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb 嗨@KobeV ， 我们目前没有为 ILI2132A 提供合适的驱动程序，但 RT1170-EVKB 支持 Zephyr，Zephyr 有一个名为“input_ili2132a.c”的触摸 IC 驱动程序（文档， GitHub ）。 考虑到 ILI2132A 触摸 IC 的具体功能已经在该驱动程序中实现，迁移到裸机驱动程序的过程是完全可以实现的。该驱动程序中使用的所有 GPIO 和 I2C 功能在我们的 SDK 中都应该已经有了对应的底层硬件版本，所以我建议迁移或基于该 SDK 创建您自己的驱动程序。 此外，由于 Zephyr 已经支持 RT1170-EVKB，因此您可以使用基于 Zephyr 的项目进行测试场景，以确保驱动程序的功能，并在任何迁移过程之前调试其功能。 BR， 埃德温。 Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb 您好， 经过大量的测试和故障排除，我仍然无法使用 ILI2132A 驱动程序使 RVT70HSTNWC00-B 显示屏的触摸功能正常工作。 为了让您对我的设置有所了解，我正在使用 MCUXpresso，该项目还集成了 Crank Storyboard。我的目标是轮询触摸驱动程序，并根据触摸输入触发相应的 Storyboard 事件（例如移动、按下和释放）。 最近，我发现了一个 GitHub 存储库，其中实现了 ILI2132A 驱动程序，但它使用的是 Arduino (.ino) 项目。我尝试修改附加文件，并将 Arduino 代码转换为适合我的环境的 C 文件。以下是我用以下代码实现的方案（请查看： sbengine_task_vglite.c ）。 尽管做了这些改变，触摸显示屏仍然没有任何反应。我想知道我的代码中是否存在错误，或者我的项目中的其他外部配置和设置是否需要调整。 作为参考，以下是原始 Arduino 项目的 GitHub 页面链接： https://github.com/riverdi/ctp-ilitek-arduino-demo/tree/master 非常感谢您能提供任何指导或见解。 Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb 您好， 这是对我在本论坛上回复的回应。经过几周的努力，这个问题终于成功解决了。来自https://github.com/riverdi/ctp-ilitek-arduino-demo的 Arduino 代码如果你自己把它转换成C代码，就能完美运行。 驱动程序和板的问题在于 MIPI LCD 连接器 J48 没有自己的 3.3V 或更高的电源（它有，但没有连接到外部引脚）。我认为，显示屏背光需要大约 8V 电压，触摸需要 3.3V 电压。作为解决方案，我使用实验室电源提供了这些电压。背光灯工作正常，但触摸屏显示的形状却很奇怪。信号强度保持在最高 1.8V。可以看到 CLK 引脚上有一个漂亮的方波，但是电压是 1.8V 而不是 3.3V。此外，驱动芯片消耗了巨大的电流，我至今仍不知道是什么原因造成的。 通过施加单独的 3.3V 电源解决了这个问题。这可以通过从另一个 GPIO 引脚取 3.3V 电压来实现。请注意，所有不同电源的 GND 都必须与 NXP 板的 GND 连接在一起，否则会出现奇怪的情况。 触摸功能目前还不完善，但这更多是固件问题，而不是硬件问题。我认为，对于遇到同样问题的人来说，由于时间因素，需要采用不同的解决方案。具体来说，我的项目中使用的是 FreeRTOS，这使得固件中的时序略有不同。 希望这些信息能帮助到其他人。如果还有疑问，请随时提问！

S32K314 在 AB 交换期间的 HSE 恢复中卡在 0x2040012C WFI。 您好，NXP支持团队， 我正在按以下步骤测试 AB 互换中的 HSE 恢复情况。首先，我使用 lauterbach 执行 HSE FW erase 来擦除硬件，然后测试恢复过程。CPU 在步骤 9 发出功能性复位指令后，总是停留在 0x2040012C WFI 指令处，我需要断电重启才能解决这个问题。请问您能否就哪里出了问题提供一些建议？ leo_cheng_0-1789995644535.png leo_cheng_1-1789995683683.png Re: S32K314 get stuck at 0x2040012C WFI during HSE recovery in AB swap 嗨@leo_cheng 如果 RESET 后卡在 0x2040012C，则表示设备已进入基于 JTAG 的恢复模式。您可以查看“2.6.1.3”。HSE-B 固件参考手册中的“恢复模式”部分。 如果您想使用 Lauterbach 调试器进行恢复，我编写了附件脚本，该脚本遵循“3.3.1”节。AB_SWAP 配置中主机 MU 安装步骤”。它适用于在新设备上安装固件，也适用于固件完全擦除或被动分区中有备份映像时的恢复。 此致， Lukas

RT685 DPD 通过 PMIC_IRQ_N 唤醒不起作用 硬件：RT685 + PCA9420，PMIC_IRQ_N 连接到 RT685 专用引脚。 问题： POWER_EnterDeepPowerDown(exclude_from_pd={0,0,0,0}) → MCU 断电（VDDCORE 关闭）。将 PMIC_IRQ_N 拉低 → 无法唤醒。手动将 PMIC_IRQ_N 短接到 GND 约 1 秒也无法唤醒。 入口前需输入代码  ：   BOARD_InitPmic(); BOARD_ConfigPMICModes(); BOARD_SetPmicVoltageBeforeDeepPowerDown(); POWER_EnableInterrupts(kPMC_INT_INTRPAD); EnableDeepSleepIRQ(PMC_PMIC_IRQn); BOARD_EnterDeepPowerDown(exclude_from_pd); ```   PMC->FLAGS 唤醒失败后：0x60170000，DEEPPDF（位31）= 0。 WAKE_UP_WITH_PMIC_IRQ_N = 1. 问题 ： 是否需要额外的 RT685 端配置才能使 PMIC_IRQ_N 成为有效的 DPD 唤醒源？ 当通过 DPD 切断 VDDCORE 时，PCA9420 是否会停止驱动 PMIC_IRQ_N？ 有人成功使用 PMIC_IRQ_N 从 DPD 唤醒 RT685 吗？配置可行吗？     i.MX-RT600服务器电源控制                     电源 Re: RT685 DPD wake via PMIC_IRQ_N not working 嗨@wx1 ， 关于唤醒失败后的 PMC->FLAGS ：0x60170000，DEEPPDF（位31）= 0。 WAKE_UP_WITH_PMIC_IRQ_N = 1. 出现此结果的原因是，只有当 MCU 成功完成一个完整的 DPD 周期并从中唤醒时， DEEPPDF （ PMC->FLAGS 的第 31 位）才会设置。值为 0 表示 MCU 从未干净地进入 DPD。共存的 WAKE_UP_WITH_PMIC_IRQ_N = 1 表示 PMC检测到 PMIC_IRQ_N 上的低脉冲，但 DPD 状态从未被提交。这种模式几乎总是意味着在尝试进入 DPD 时 PMIC_IRQ_N 已经钳位（逻辑低） ，导致在 DPD 锁存之前立即出现幻觉唤醒。 当 PMIC_MODE[1:0] 过渡到 0b10 （DPD 模式，VDDCORE 关闭）时，PCA9420 内部检测到 SW1_OUT 正在下降。由于 PCA9420 的电压监控逻辑在 SW1 输出端触发，这可能会触发短暂的 INTB 脉冲。如果该脉冲在 DPD 完全执行之前到达 PMC，就会出现你现在看到的情况。 是否需要额外的 RT685 端配置才能使 PMIC_IRQ_N 成为有效的 DPD 唤醒源？ 在启用 DPD 之前，清除所有待处理的 PCA9420 中断，以便在 DPD 锁存时 INTB 被取消置位（高电平）。 当通过 DPD 切断 VDDCORE 时，PCA9420 是否会停止驱动 PMIC_IRQ_N？ PMIC_IRQ_N 位于 VDD_AO1V8 始终开启功能域中，在整个 DPD 期间保持通电状态。PCA9420 INTB 输出为开漏输出，由 VIN 供电，因此只要 VIN（您的系统电源）存在，PCA9420 仍然可以将 INTB 拉低。   希望我解释清楚了。   祝你有美好的一天， 坎 ------------------------------------------------------------------------------- 笔记： - 如果此回复解答了您的问题，请点击“标记为正确答案”按钮。谢谢你！ - 我们会持续关注帖子，从最后一条回复发出后持续7周，之后的回复将被忽略。 如果您之后有相关问题，请另开新帖并引用已关闭的帖子。 -------------------------------------------------------------------------------

E6500 / E5500 Interrupt Path, RFI vs RFCI and other family instructions Hello, The RFI and other family instructions are used to return from different types of interrupts / exceptions.  I would like to know if it is possible on the E5500 and E6500 processor to always use RFI as long as the SRR0 and SRR1 are restored to the correct value (potentially initially read from CSRR0, CRSRR1 or MCSRR0, MCSRR1, etc.) or if it would break some internal mechanism of the processor. Best Regards, Alexy Torres QorIQ T1 Devices QorIQ T2 Devices Re: E6500 / E5500 Interrupt Path, RFI vs RFCI and other family instructions Thank you for the quick answer. That confirms what we have been thinking. Re: E6500 / E5500 Interrupt Path, RFI vs RFCI and other family instructions On the E5500 and E6500, it is not recommended to universally substitute  “RFI” for the other return-from-interrupt instructions (“RFCI”, “RFMCI”, etc.), even if the SRR0/SRR1 registers are manually pre-loaded with values copied from CSRR0/CSRR1 or MCSRR0/MCSRR1. Each return instruction restores the MSR from a specific save/restore register pair. Using `RFI` always restores from SRR1, but the MSR bits that are restored (and which are masked or forced) can differ depending on the instruction. Some bits may be handled differently by `RFCI` or `RFMCI` at the hardware level, beyond just the register values. `RFCI` and `RFMCI` also clear the `CSSR`/`MCSR` state and update internal processor tracking of the interrupt level (e.g., the `CE`/`ME` enable bits in MSR). Simply using `RFI` with manually copied values may not correctly re-enable or clear the critical/machine-check interrupt state, potentially leaving the processor in an inconsistent internal state. The Power Architecture Embedded Environment (EREF) specification explicitly defines which instruction must be used to return from each exception class. Deviating from this is outside the architecturally defined behavior and could produce unpredictable results on these cores. The recommended approach is to use rfi only for standard/noncritical returns, and use rfci , rfdi , rfgi , or rfmci for their associated interrupt classes.

E6500 / E5500 中断路径、RFI 与 RFCI 以及其他系列指令 你好， RFI 和其他系列指令用于从不同类型的中断/异常中返回。 我想知道，在 E5500 和 E6500 处理器上，只要 SRR0 和 SRR1 恢复到正确的值（可能最初是从 CSRR0、CRSRR1 或 MCSRR0、MCSRR1 等读取），是否可以始终使用 RFI，或者这样做是否会破坏处理器的某些内部机制。 顺祝商祺！ 阿莱克西·托雷斯 QorIQ T1 设备 QorIQ T2 设备 Re: E6500 / E5500 Interrupt Path, RFI vs RFCI and other family instructions 感谢您的快速回复。这证实了我们一直以来的想法。 Re: E6500 / E5500 Interrupt Path, RFI vs RFCI and other family instructions 在 E5500 和 E6500 上，即使 SRR0/SRR1 寄存器已手动预加载了从 CSRR0/CSRR1 或 MCSRR0/MCSRR1 复制的值，也不建议普遍用“RFI”代替其他中断返回指令（“RFCI”、“RFMCI”等）。 每条返回指令都会从特定的保存/恢复寄存器对恢复 MSR。使用 `RFI` 总是从 SRR1 恢复，但恢复的 MSR 位（以及被屏蔽或强制的位）可能因指令而异。除了寄存器值之外，`RFCI` 或 `RFMCI` 在硬件层面上可能会以不同的方式处理某些位。 `RFCI` 和 `RFMCI` 还会清除 `CSSR`/`MCSR` 状态，并更新内部处理器对中断级别的跟踪（例如，MSR 中的 `CE`/`ME` 使能位）。简单地使用 `RFI` 并手动复制值可能无法正确地重新启用或清除关键/机器检查中断状态，从而可能导致处理器处于不一致的内部状态。 Power Architecture Embedded Environment (EREF) 规范明确定义了从每个异常类返回时必须使用哪个指令。偏离此行为超出了架构定义的行为范围，可能会在这些核心上产生不可预测的结果。 建议的做法是仅对标准/非关键返回使用 rfi，而对相关的中断类使用 rfci、rfdi、rfgi 或 rfmci。

LPC845 PINT Interrupt latency Hello,  I'm developing an application with tight constrains. My problem is related to PINT latency. For my understanding the typical latency time for an interrupt in an arm Cortex M0+ is around 15 clock cycle. My clock is at 30Mhz.  So I would expect something between 0.5 and 1uSec latency.  I have measured the time between the signal and the interrupt levering up a pin immediatly after the interrupt head, and actually I got 7uSecs.  Checking the assembler I can just see few instructions (less than 10) at the head of the interrupt. The PINT interrupt is the only one with a 0 priority. Is that normal or I'm doing something wrong? Thank to anyone answering, Re: LPC845 PINT Interrupt latency Hi @carlos_o , thank for your answer.  I'm using a custom hardware. I made the measure using a square wave generator, at 2400Hz, with the output connected to a pin of the LPC. The first instruction entering the irq change the status of another pin. Than I have a scope with two probes: one on the input pin, and the other on the out. I measure the time difference between the two fronts. Really I've lost the IRQLATENCY register! Thank you to point it out. Actually it has the default configuration at 0x10. The input filter in the pin is disabled, but I've activated the Hysteresis. For my understanding the GPIO is managed at the same freq then the core, and it requires 1 cycle to change the status of a pin. I suppose is the same with the input. I have a question: from the datasheet, seems that the GPIO is directly connected to the Core, bypassing the BUS, but the BUS is required for instruction and data access. So, if the DMA is using the Bus for a burst transfer, can be an interrupt be retarded?  Thank you Re: LPC845 PINT Interrupt latency Hi @xs_graziano  Thank you for your post Could you please confirm if you are using a custom board? if not, please specify which board you are using. Please share how are you doing the measurement of timing to the interrupt get triggered. Did you do any modification to the IRQLATENCY register?  BR Carlos Re: LPC845 PINT Interrupt latency I have made some more checks. Setting the pin high and than immediately low takes 4 asm instruction for a total of at most 5 clock cycles. I have got 255 nSecs, that is compatible with a clock of 20Mhz (I would have expected ca 160 nSecs). So, I've set up the main clock as clockout on a pin, and I got a clear 30Mhz on the scope. The system is configured for a 30Mhz FRO as main clock and the SYSAHBCLKDIV is set to 1 (one), so no div.  Could be it's core is running at a lower clock frequency also if the main clock, at the clockout output (enbled via SYSCON) is showing 30Mhz? Or something is slowing down the core? ... I think I've found part of the matter: the core is slowed down by the FLASH access time. Changing the Flash access time give a big improvement.  But I don't have seen any details about the minimum guaranties access time in the datasheet, or it's condition. If the instruction time improved, the interrupt latency is better (now 5uSec with 2 system clock access time for flash) but still far from the expectation. Re: LPC845 PINT Interrupt latency A 7 µs latency (roughly 210 cycles at 30 MHz) exceeds the core's 15-cycle theoretical minimum primarily due to peripheral bus synchronization, GPIO input glitch filters, and memory wait states rather than core execution time. Pin interrupts (PINT) require multiple peripheral clock cycles to synchronize asynchronous external signals to the system clock, alongside potential bus arbitration delays and flash latency if your code or vector table resides in flash memory rather than RAM.

i. MX6ULLのイーサネット切断は、接合温度が95°Cを超えると切断されます こんにちは、NXPさん、        弊社はi.mx6ull 08ABバージョンで製品を設計しましたが、以下の問題が見つかりました。 1>部品番号： MCIMX6Y2CVM08AB        2>質問: 接合温度が95°Cを超えると、一部の基板でイーサネット切断の問題が発生します。 この問題を解決するためのヒントはありますか？ どうもありがとうございました。 i.MX6UL Re: i.MX6ULL ethernet disconnect when joint temperature is higher than 95℃ お客様は何台のボードでこの問題を感じていますか?彼らはどのBSPバージョンをテストしたのですか？

RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb Hi, I'm currently working on a project with the MIMXRT1176-EVKB. In this project, I would like to display some screens on the RVT70HSTNWC00-B display and be able to register touch coordinates. I already have a working screen thanks to another NXP forum post: https://community.nxp.com/t5/i-MX-Processors/Creating-a-driver-for-a-MIPI-LCD/m-p/1772322 The only issue I have is that the touch driver (ILI2132A) for this display works slightly differently than other drivers (e.g., the GT911) but still uses I²C as protocol and there are no examples in the SDK that use this driver. Does anyone have a solution for this that can be built on the MIMXRT1170 series? All help and information are welcome. Thanks in advance! Communication & Control(I3C | I2C | SPI | FlexCAN | Ethernet | FlexIO) Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb Hi @KobeV, We do not currently provide a proper driver for the ILI2132A, but the RT1170-EVKB does support Zephyr, which has a driver for this touch IC called "input_ili2132a.c" (Doc, GitHub). Considering that the specifics for the ILI2132A touch IC are already implemented on that driver, the migration process to a bare metal driver is quite achievable. All the GPIO and I2C functions that are using on that driver should already have their bare metal equivalent on our SDK, so I suggest migrating or create your own driver based on that one. Also, since the RT1170-EVKB is already supported by Zephyr, you could do testing scenarios with a Zephyr-based projects to ensure the functionality of the driver and debug its functionality before any migration process. BR, Edwin. Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb Hi, After a significant amount of testing and troubleshooting, I am still unable to get the touch functionality working for the RVT70HSTNWC00-B display using the ILI2132A driver. To give you some background on my setup, I am working within an MCUXpresso project that also incorporates Crank Storyboard. My goal is to poll the touch driver and trigger the appropriate Storyboard events (such as motion, press, and release) based on touch inputs. Recently, I found a GitHub repository where the ILI2132A driver is implemented, but it uses an Arduino (.ino) project. I attempted to adapt the additional files and convert the Arduino code into a C file suitable for my environment. Below is the implementation I came up with following code (check: sbengine_task_vglite.c). Despite these changes, I am still not getting any signs of life from the touch display. I am wondering if there are any bugs in my code or if other external configurations and settings in my project need to be adjusted. For reference, the link to the original Arduino project's GitHub page: https://github.com/riverdi/ctp-ilitek-arduino-demo/tree/master  I would greatly appreciate any guidance or insights you could provide. Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb Hi, this is a response to my own reply on this forum. The problem was successfully resolved after struggling with it for a few weeks. The Arduino code from https://github.com/riverdi/ctp-ilitek-arduino-demo works perfectly if you convert it to C code yourself. The problem with the driver and the board is that the MIPI LCD connector J48 does not have its own 3.3V or higher power supply (It does but it's not connected to an external pin). For the display's backlight, you need around 8V (in my opinion), and for the touch, a voltage of 3.3V. As a solution, I provided these voltages using a lab power supply. The backlight then worked perfectly, but the touch displayed weird shapes. The signals were kept at a maximum of 1.8V. You could see a nice square wave on the CLK pin, but with 1.8V instead of 3.3V. Also, the driver chip drew a huge amount of current, and I still don't know what caused this. The problem was resolved by applying a separate 3.3V power supply. This can be made possible by taking the 3.3V from another GPIO pin. Please note that all GNDs of the different power supplies must be connected together along with the GND of the NXP board, otherwise you will get weird situations. The touch is not working optimally yet, but this is more of a firmware issue than a hardware issue. I think that for anyone experiencing this same problem, a different solution will be needed because of timing. Specifically, I am using FreeRTOS in my project, which makes the timing in the firmware slightly different. Hopefully, I can help other people with this information. If not, feel free to ask!

RVT70HSTNWC00-B (ILI2132A) と MIMXRT1176-evkb こんにちは、 私は現在、 MIMXRT1176-EVKBを使ったプロジェクトに取り組んでいます。このプロジェクトでは、 RVT70HSTNWC00-Bディスプレイにいくつかの画面を表示し、タッチ座標を登録できるようにしたいと考えています。 別のNXPフォーラムの投稿（ https://community.nxp.com/t5/i-MX-Processors/Creating-a-driver-for-a-MIPI-LCD/mp/1772322 ）のおかげで、既に動作するスクリーンを入手できました。 唯一の問題は、このディスプレイのタッチドライバー(ILI2132A)が他のドライバー(例:GT911)とは少し動作が異なるものの、プロトコルとしてはI²Cを使っており、SDKにはこのドライバーを使う例がないことです。 MIMXRT1170シリーズをベースにできる解決策をご存知の方はいらっしゃいますか? あらゆるご支援と情報を歓迎いたします。 よろしくお願いいたします！ 通信・制御(I3C |I2C |SPI |FlexCAN |イーサネット |FlexIO) Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb こんにちは、 @KobeV さん。 現在、このILI2132A用の正式なドライバーは提供していませんが、RT1170-EVKBはZephyrをサポートしており、Zephyrには「input_ili2132a.c」というタッチIC用のドライバーがあります(ドキュメント、GitHub参照)。 ILI2132A Touch ICの詳細はすでにそのドライバーに実装されているため、ベアメタルドライバーへの移行プロセスは十分に可能です。そのドライバで使われているすべてのGPIOやI2C機能は、すでにSDK上にベアメタル対応のものがあるはずなので、それをもとに移行するか、自分でドライバを作成することをお勧めします。 また、RT1170-EVKBはすでにZephyrでサポートされているので、Zephyrベースのプロジェクトでドライバーの機能を確認し、移行前にデバッグするテストシナリオを行うことも可能です。 BR、 エドウィン。 Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb こんにちは、 かなりのテストとトラブルシューティングを行ったものの、ILI2132Aドライバを使ってRVT70HSTNWC00-Bディスプレイのタッチ機能が動作しません。 私の作業環境について少し説明すると、私はMCUXpressoプロジェクト内で作業しており、そのプロジェクトにはCrank Storyboardも組み込まれています。私の目標はタッチドライバをポーリングし、タッチ入力に基づいて適切なストーリーボードイベント情報(モーション、プレス、リリースなど)をトリガーすることです。 最近、ILI2132Aドライバーが実装されているGitHubリポジトリを見つけましたが、そこにはArduino(.ino)プロジェクトが使われています。追加のファイルを適応させ、Arduinoのコードを自分の環境に適したCファイルに変換しようと試みました。以下は、私が考案した実装です（ sbengine_task_vglite.cを参照してください）。 これらの変更にもかかわらず、タッチディスプレイからは全く反応がありません。私のコードにバグがあるのか、あるいはプロジェクト内の他の外部設定や構成を調整する必要があるのか疑問に思っています。 参考までに、元のArduinoプロジェクトのGitHubページへのリンクは以下の通りです:https://github.com/riverdi/ctp-ilitek-arduino-demo/tree/master  何かアドバイスやご意見をいただけると大変ありがたいです。 Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb こんにちは、 これは、このフォーラムにおける私自身の返信に対する返答です。数週間苦労した末、問題は無事解決した。https://github.com/riverdi/ctp-ilitek-arduino-demo のArduinoコード自分でC言語コードに変換すれば、完璧に動作します。 ドライバーと基板の問題は、MIPI LCDコネクタJ48に3.3V以上の電源が搭載されていないことです(電源はありますが外部ピンに接続されていません)。ディスプレイのバックライトには（私の意見では）約8V、タッチ操作には3.3Vの電圧が必要です。解決策として、実験用電源を用いてこれらの電圧を供給しました。バックライトは正常に動作したが、タッチ操作で奇妙な形状が表示された。信号は最大1.8Vに維持された。CLKピンにはきれいな方波が見えますが、3.3Vではなく1.8Vになっています。また、ドライバーチップに大量の電流が流れており、原因がまだわかりません。 別途3.3Vの電源を供給することで問題は解決した。これは別のGPIOピンから3.3Vを取ることで実現できます。異なる電源ユニットのすべてのGNDはNXPボードのGNDと同時に接続されている必要があります。そうしないと変な状況が起きます。 タッチ操作はまだ最適に機能していませんが、これはハードウェアの問題というよりはファームウェアの問題です。同じ問題を抱えている人にとっては、タイミングの関係で異なる解決策が必要になると思います。具体的には、私のプロジェクトではFreeRTOSを使用しているため、ファームウェアのタイミングが若干異なります。 この情報で他の人の役に立てれば幸いです。そうでない場合は、遠慮なく質問してください！

S32K3 MCUのセキュアアンロックエラー 私はP&E Cyclone FXプログラマーを使って、異常な部品かもしれないS32K311 MCUをアンロックしています。スクリプトを実行すると、エラーが報告されます。スクリプトがうまく実行されることもありますが、その場合でも接続時にプログラマは「Enable Secure(安全を有効にする)」と表示します。原因を調べるのを手伝ってもらえますか?エラー情報は以下のとおりです。 S32K3xxをパスワードモードで認証しています。 デバッグ用ハードウェアに接続中...OK。 SWD経由でデバッグモジュールの電源オンを要求しています...了解しました。 SDA AP ID レジスタを読み込み中... 了解しました。 SDA AP KEYRESP0 の読み書き... OK。 SDA AP KEYRESP1 の読み取り/書き込み... OK。 SDA AP KEYRESP2 の読み書き... OK。 SDA AP KEYRESP3 の読み書き... OK。 SDA AP AUTHCTL.HSEAUTHREQ を書き込み中... OK。 SDA AP DBGENCTRL.GDBGEN と DBGENCTRL.CDBGEN を書き込んでいます... OK。 SDA AP ID レジスタの読み取り中... エラー !!!!!!!!!!!!!!!!!!!!! 。(0xf0e0d0c) Re: S32K3 MCU secure unlock error これまで動作させたことはありますか？以前にセキュリティ保護されていたデバイスのセキュリティを解除しようとしているのですか、それとも何らかの予期せぬ応答が発生しているのでしょうか？このような挙動を示すボードは複数ありますか、それともこのボードだけですか？さらに詳しい情報を提供してください。ありがとう

i.MX6ULL ethernet disconnect when joint temperature is higher than 95℃ Hi NXP，        We has designed our production with i.mx6ull 08AB version, and found a question shown below.        1>Part No.: MCIMX6Y2CVM08AB        2>Question:             When the joint temperature is higher than 95℃, some boards will occur the ethernet disconnection issue.         Do you have some tips for us to fix this problem ?         Thanks very much. i.MX6UL Re: i.MX6ULL ethernet disconnect when joint temperature is higher than 95℃ how many boards do your customer find this issue? any what bsp version did they test? 

S32K3 MCU 安全解锁错误 我正在使用 P&E Cyclone FX 编程器来解锁一个 S32K311 MCU，这可能是一个异常的部件。执行脚本时，出现错误。有时脚本会成功执行，但即使在这种情况下，程序员在连接时仍然会显示“启用安全”。您能帮我调查一下可能的原因吗？错误信息如下： 在密码模式下验证 S32K3xx。 正在连接调试硬件……成功。 通过SWD请求调试模块上电……成功。 读取SDA AP ID注册表……好的。 阅读/写入 SDA AP KEYRESP0 ... 好的。 阅读/写作 SDA AP KEYRESP1 ... 好的。 阅读/写作 SDA AP KEYRESP2 ... 好的。 阅读/写作 SDA AP KEYRESP3 ... 好的。 正在写入 SDA AP AUTHCTL.HSEAUTHREQ ... 好的。 正在写入 SDA AP DBGENCTRL.GDBGEN 和 DBGENCTRL.CDBGEN ... 完成。 读取 SDA AP ID 寄存器时出错！（0xf0e0d0c） Re: S32K3 MCU secure unlock error 你成功运行过它吗？您是试图解除之前已加密设备的加密，还是遇到了其他意料之外的响应？是多块板都出现这种情况，还是只有这一块？请提供更多详情。谢谢

LPC845 PINT割り込みレイテンシ こんにちは、 私は厳しい制約の中でアプリケーションを開発しています。 私の問題はPINTのレイテンシに関連しています。私の理解では、ARM Cortex M0+における割り込みの典型的なレイテンシは約15クロックサイクルです。私の時計は30MHzです。 したがって、レイテンシは0.5～1マイクロ秒程度になると予想されます。 信号と割り込み発生までの時間を計測し、割り込みヘッドの直後のピンをレバーアップさせたところ、実際には7マイクロ秒という結果が得られました。 アセンブラを確認したところ、割り込み処理の先頭にはわずかな命令（10個未満）しか見当たりませんでした。 PINT割り込みは、優先度が0の唯一の割り込みです。 これは普通のことですか？それとも私が何か間違ったことをしているのでしょうか？ 回答してくださった皆様、ありがとうございました。 Re: LPC845 PINT Interrupt latency こんにちは、 @carlos_o さん、ご回答ありがとうございます。 私はカスタムハードウェアを使用しています。私は、2400Hzの矩形波発生器を使用し、その出力をLPCのピンに接続して測定を行いました。IRQに入る最初の命令は、別のピンの状態を変更します。それから、入力ピンに1つ、出力ピンに1つ、計2つのプローブが付いたオシロスコープを持っています。私は2つの前線間の時間差を測定します。 本当にIRQLATENCYレジスターを失くしてしまった！ご指摘ありがとうございます。実際には、デフォルト設定は0x10にあります。 ピンの入力フィルタは無効になっていますが、ヒステリシスは有効にしています。 私の理解では、GPIOはコアと同じ周波数で管理されており、ピンの状態を変更するには1サイクルが必要です。入力についても同じことが言えると思います。質問があります。データシートを見ると、GPIOはバスをバイパスしてコアに直接接続されているように見えますが、命令やデータへのアクセスにはバスが必要です。つまり、DMAがバスをバースト転送に使用している場合、割り込みを遅延させることは可能でしょうか？ よろしくお願い申し上げます。 Re: LPC845 PINT Interrupt latency こんにちは、 @xs_graziano 投稿ありがとうございます カスタム基板をご使用かどうか確認させていただけますか？そうでない場合は、使用しているボードの種類を明記してください。 割り込みが発生するまでのタイミングをどのように測定しているのか教えてください。 IRQLATENCYレジスタに何か変更を加えましたか？ BR カルロス Re: LPC845 PINT Interrupt latency さらにいくつか確認を行いました。ピンをハイに設定してからすぐにローに設定するには、4つのアセンブリ命令が必要で、合計で最大5クロックサイクルかかります。255ナノ秒という結果が得られました。これは20MHzのクロック周波数と互換性があります（私は約160ナノ秒を期待していました）。 そこで、メインクロックをピンのクロック出力として設定したところ、オシロスコープで30MHzの明確な信号が得られました。 システムは、メインクロックとして 30MHz FRO に設定されており、SYSAHBCLKDIV は 1 (1) に設定されているため、分周は行われません。 メインクロック（SYSCON経由で有効化）のクロック出力が30MHzを示している場合、コアの動作周波数が低い可能性もあります。 あるいは、何かがコアの処理速度を低下させているのだろうか？ ...問題の一部が分かったと思います。コアの処理速度がFLASHへのアクセス時間によって低下しているようです。フラッシュメモリへのアクセス時間を変更すると、大幅な改善が見られます。 しかし、データシートには、最低保証アクセス時間の詳細やその条件に関する記載が見当たりません。 命令実行時間が改善すれば、割り込みレイテンシも改善される（フラッシュへのアクセス時間はシステムクロックの2倍で5マイクロ秒）が、それでも期待値には程遠い。 Re: LPC845 PINT Interrupt latency 7μsのレイテンシ(30MHzで約210サイクル)は、コアの理論上の15サイクル最小値を上回ります。これは主にペリフェラルバス同期、GPIO入力グリッチフィルター、メモリ待機状態によるもので、コアの実行時間ではありません。ピン割り込み(PINT)は、非同期の外部信号をシステムクロックに同期させるために複数のペリフェラルクロックサイクルを必要とし、さらにコードやベクトルテーブルがRAMではなくフラッシュメモリに存在する場合、バスの仲裁遅延やフラッシュレイテンシが発生する可能性があります。

LX2160A上でVSC8254 PHYを1G SGMIIモードで起動するためのサポートが必要です こんにちは、みんな、 LX2160A Rev2 SoCをベースにしたカスタムボードに取り組んでおり、VSC8254 PHYがeMDIO1を通じてSoCに接続されています。現在、1G SGMIIモードでPHYを起動する際に問題が発生しています。 これまでのところ、DPCファイルとLinuxカーネルデバイスツリーの両方で固定リンクを設定することで、10G XFIモードでPHYを正常に起動できました。起動後、NXPが提供するmdio_cl45_writeスクリプトを実行して必要なClause 45レジスタをプログラムすると、リンクが確立され、正常に動作します。 しかし、構成を1G SGMIIモードに切り替える際には、以下の変更を行います。 DPCとLinuxデバイスツリーをXFIではなくSGMIIに更新してください。 1Gに対応するClause 45レジスタの初期化シーケンスを実行します。 新しい構成に合わせて、SERDESリファレンスクロックを125MHzから100MHzに更新してください。 これらの変更にもかかわらず、PHYリンクは確立されません。 参考までに： VSC8254 PHYはMAC3およびMAC4に接続SERDES1。 10G XFI構成にはRCW 6を使用しています。 1G SGMII構成にはRCW 4を使用しています。 1G SGMIIモードでPHYを起動するために追加の設定変更や初期化ステップがあれば教えていただけますか? お時間をいただき、サポートありがとうございます。 @yipingwan @chenyin_h Re: Assistance Required for VSC8254 PHY Bring-up in 1G SGMII Mode on LX2160A 1. RCW[SRDS_PLL_REF_CLK_SEL_S1]を「00」に設定してください。 2. Linuxカーネルで「CONFIG_VITESSE_PHY」を設定してください。 3. Linux Kernel dts ファイル arch/arm64/boot/dts/freescale/fsl-lx2160a-rdb.dts にて、dpmac3とdpmac4の設定を以下のように変更してください。 &dpmac3 { phy-handle = <&aquantia_phy1>; phy-connection-type = "usxgmii"; managed = "in-band-status"; }; aquantia_phy1: ethernet-phy@4 { /* AQR107 PHY */ 互換 = "イーサネット-Phy-IEEE802.3-C45"; interrupts-extended = <&extirq 2 IRQ_TYPE_LEVEL_LOW>; reg = <0x4>; }; 変更後: &dpmac3 { phy-handle = <&sgmii_phy1>; phy-connection-type = "sgmii"; managed = "in-band-status"; }; sgmii_phy1: イーサネット-phy@xx{ reg = <0xxx>;//dpmac3関連のMDIO PHYアドレスを指定         }; 4. dtc ファイル dpc-usxgmii.dts を以下のように変更してください。 掲示板情報 { ポルト mac@3 { link_type = "MAC_LINK_TYPE_PHY"; enet_if = "USXGMII";                         }; mac@4 { link_type = "MAC_LINK_TYPE_PHY"; enet_if = "USXGMII";                         }; 変更後: 掲示板情報 { ポルト mac@3 { link_type = "MAC_LINK_TYPE_PHY";                         }; mac@4 { link_type = "MAC_LINK_TYPE_PHY";                         }; Re: Assistance Required for VSC8254 PHY Bring-up in 1G SGMII Mode on LX2160A [ 8.088037] fsl_dpaa2_eth dpni.12 (名前のないネットデバイス) (初期化されていません): phylink_fwnode_phy_connect() = -19 [ 8.097693] fsl_dpaa2_eth dpni.12 (unnamed net_device) (uninitialized): MACエンドポイントへの接続エラー: -ENODEV [ 8.149621] fsl_dpaa2_eth dpni.12:fsl_mc_driver_probe が失敗しました: -19 [ 8.268214] fsl_dpaa2_eth dpni.11 (名前のないネットデバイス) (初期化されていません): phylink_fwnode_phy_connect() = -19 [ 8.277867] fsl_dpaa2_eth dpni.11 (unnamed net_device) (uninitialized): MACエンドポイントへの接続エラー: -ENODEV [ 8.329780] fsl_dpaa2_eth dpni.11:fsl_mc_driver_probe が失敗しました: -19 上記の変更を行った後、カーネルで上記の出力が表示されるエラーが発生し、ls-listni では両方の MAC にエンドポイントがないことが示されます。 ls-listni dprc.1/dpni.12 (エンドポイント: dpmac.3) dprc.1/dpni.11 (エンドポイント: dpmac.4) 何か見落としていることはありますか？

IW612 WLAN 5GHz 传输 你好， 我们计划在我们的物联网产品中使用 IW612 SoC 来实现 WLAN，目标市场是美国和加拿大。IW612 支持双频 2.4GHz 和 5GHz。是否有办法或配置来关闭 5GHz WIFI 操作？因为加拿大 ISED 不允许在没有许可证的情况下在室外环境中进行 UNII-1 (5150-5250Mhz) WIFI 传输，并且限制操作仅限室内。 我们的产品在户外使用，我们希望能够完全禁用 5GHz 频段，只在 2.4GHz 频段下运行。 RSS-247 — 902-928 MHz、2400-2483.5 MHz 频段的数字传输系统、跳频系统和免许可局域网设备MHz、5150-5350 MHz 和 5470-5895 MHz 频段 能否确认并分享一下相关设置？ 此致， Arun 射频 Re: IW612 WLAN 5GHz transmission 你好@pantarun_92 iw612 支持加载功率表，您可以自定义功率表或使用加拿大地区的示例表。它将禁用不允许的通道，并支持DFS通道。 顺祝商祺！ 肖恩

请求提供 MTTF-FIT 可靠性数据 尊敬的先生/女士， 我目前正在计算我们产品的平均故障间隔时间 (MTBF) 值，该产品使用了贵公司生产的元器件。 因此，如果可以的话，请您提供下列元器件的 MTTF 和/或 FIT 值。这些信息将有助于我们准确计算产品的平均故障间隔时间（MTBF）。 零件编号：NTS0104BQ,115 描述：双向电压等级转换器，1电路，4通道，50Mbps，14-DHVQFN（2.5x3） 如果需要有关运行条件或应用方面的任何其他信息来提供可靠性数据，请与我们联系。 感谢您的支持。 云实验室 在线调试 在线实验室 虚拟测试

关于滴答时钟建立及基时钟的选择 你好： 我现在想设置一个裸机滴答时钟（S32K358设备），我在BaseNXP 中设置如下图，1.这样设置是否是链接到滴答时钟上 ？2.设置的48MHZ对应设备树上哪一个时钟？ sunshine88_0-1789971547489.png sunshine88_1-1789971658567.png 设置完成后可以以 OsIf_Init(NULL_PTR);  OsIfDelay(x);来调用？ ··························································································································································万分感谢！ Re: 关于滴答时钟建立及基时钟的选择 你好@sunshine88 ， OsIfSystemTimerClockFreq 对应于 CORE_CLK，在我的情况下为 160MHz： PavelL_0-1789999751219.png PavelL_1-1789999832315.png 顺祝商祺！ 帕维尔

IW612 WLAN 5GHz伝送 こんにちは、 私たちはIoT製品の一つでIW612 SoCをWLAN用に使用する予定で、ターゲットマーケットは米国とカナダです。IW612はデュアルバンドの2.4GHzと5GHzに対応しています。カナダのISEDでは、ライセンスなしでは屋外環境でのUNII-1（5150～5250MHz）Wi-Fi送信が許可されておらず、屋内でのみ動作するように制限されているため、5GHz Wi-Fiの動作をオフにする方法や設定はありますか？ 当社の製品は屋外で動作しており、5GHzを完全に無効化し、2.4GHzのみで動作させる方法が欲しいと考えています。 RSS-247 — 902～928 MHz、2400～2483.5 MHz 帯のデジタル伝送システム、周波数ホッピングシステム、および免許不要のローカルエリアネットワーク機器MHz帯、5150～5350MHz帯、および5470～5895MHz帯 同じ設定を確認して共有してもらえますか? よろしくお願いいたします。 アルン RF Re: IW612 WLAN 5GHz transmission こんにちは、@pantarun_92 iw612はパワーテーブルの読み込みに対応しています。カスタムパワーテーブルを作ったり、カナダ地域ごとにサンプルテーブルを使うこともできます。許可されていないチャネルを無効にし、DFSチャネルをサポートします。 よろしくお願いいたします。 ショーン

Assistance Required for VSC8254 PHY Bring-up in 1G SGMII Mode on LX2160A Hello everyone, We are working on a custom board based on the LX2160A Rev2 SoC, where the VSC8254 PHY is connected to the SoC through eMDIO1. We are currently facing issues while bringing up the PHY in 1G SGMII mode. So far, we have successfully brought up the PHY in 10G XFI mode by configuring a fixed link in both the DPC file and the Linux kernel Device Tree. After booting, we execute the NXP-provided mdio_cl45_write script to program the required Clause 45 registers, following which the link comes up and operates correctly. However, when we switch the configuration to 1G SGMII mode, we make the following changes: Update the DPC and Linux Device Tree to use SGMII instead of XFI. Execute the corresponding Clause 45 register initialization sequence for 1G. Update the SERDES reference clock from 125 MHz to 100 MHz, as required for the new configuration. Despite these changes, the PHY link does not come up. For reference: The VSC8254 PHY is connected to SERDES1 MAC3 and MAC4. We are using RCW 6 for the 10G XFI configuration. We are using RCW 4 for the 1G SGMII configuration. Could you please let us know if there are any additional configuration changes or initialization steps required to bring up the PHY in 1G SGMII mode? Thank you for your time and support. @yipingwang @chenyin_h  Re: Assistance Required for VSC8254 PHY Bring-up in 1G SGMII Mode on LX2160A 1. Please configure RCW[SRDS_PLL_REF_CLK_SEL_S1] as "00". 2. In Linux Kernel, please configure "CONFIG_VITESSE_PHY". 3. In Linux Kernel dts file arch/arm64/boot/dts/freescale/fsl-lx2160a-rdb.dts, please modify dpmac3 and dpmac4 configuration similar as the following. &dpmac3 { phy-handle = <&aquantia_phy1>; phy-connection-type = "usxgmii"; managed = "in-band-status"; }; aquantia_phy1: ethernet-phy@4 { /* AQR107 PHY */ compatible = "ethernet-phy-ieee802.3-c45"; interrupts-extended = <&extirq 2 IRQ_TYPE_LEVEL_LOW>; reg = <0x4>; }; Modify to: &dpmac3 {         phy-handle = <&sgmii_phy1>;         phy-connection-type = "sgmii";         managed = "in-band-status"; };         sgmii_phy1: ethernet-phy@xx{                 reg = <0xxx>;//specify dpmac3 related MDIO PHY address         }; 4. Please modify dtc file dpc-usxgmii.dts as the following.        board_info {                 ports {                         mac@3 {                                 link_type = "MAC_LINK_TYPE_PHY";                                 enet_if = "USXGMII";                         };                         mac@4 {                                 link_type = "MAC_LINK_TYPE_PHY";                                 enet_if = "USXGMII";                         }; Modify to:         board_info {                 ports {                         mac@3 {                                 link_type = "MAC_LINK_TYPE_PHY";                         };                         mac@4 {                                 link_type = "MAC_LINK_TYPE_PHY";                         }; Re: Assistance Required for VSC8254 PHY Bring-up in 1G SGMII Mode on LX2160A [ 8.088037] fsl_dpaa2_eth dpni.12 (unnamed net_device) (uninitialized): phylink_fwnode_phy_connect() = -19 [ 8.097693] fsl_dpaa2_eth dpni.12 (unnamed net_device) (uninitialized): Error connecting to the MAC endpoint: -ENODEV [ 8.149621] fsl_dpaa2_eth dpni.12: fsl_mc_driver_probe failed: -19 [ 8.268214] fsl_dpaa2_eth dpni.11 (unnamed net_device) (uninitialized): phylink_fwnode_phy_connect() = -19 [ 8.277867] fsl_dpaa2_eth dpni.11 (unnamed net_device) (uninitialized): Error connecting to the MAC endpoint: -ENODEV [ 8.329780] fsl_dpaa2_eth dpni.11: fsl_mc_driver_probe failed: -19 After making the mentioned changes this is the error we are getting the above prints in kernel and the ls-listni shows the both mac are not having any endpoints. ls-listni dprc.1/dpni.12 (end point: dpmac.3) dprc.1/dpni.11 (end point: dpmac.4) Anything that we are missing?

LX2160A 上的 VSC8254 PHY 在 1G SGMII 模式下启动需要协助 大家好， 我们正在开发一款基于 LX2160A Rev2 SoC 的定制电路板，其中 VSC8254 PHY 通过 eMDIO1 连接到 SoC。目前我们在 1G SGMII 模式下启动 PHY 时遇到问题。 到目前为止，我们已经通过在 DPC 文件和 Linux 内核设备树中配置固定链路，成功地在 10G XFI 模式下启动了 PHY。启动后，我们执行 NXP 提供的 mdio_cl45_write 脚本来对所需的 Clause 45 寄存器进行编程，之后链接建立并正常运行。 但是，当我们将配置切换到 1G SGMII 模式时，我们会进行以下更改： 更新 DPC 和 Linux 设备树，使其使用 SGMII 而不是 XFI。 执行 1G 对应的 Clause 45 寄存器初始化序列。 根据新配置的要求，将 SERDES 参考时钟从 125 MHz 更新为 100 MHz。 尽管做了这些更改，PHY 链路仍然无法建立。 供参考： VSC8254 PHY 连接到 SERDES1 MAC3 和 MAC4。 我们使用 RCW 6 进行 10G XFI 配置。 我们对 1G SGMII 配置采用 RCW 4。 关于在 1G SGMII 模式下启动 PHY 是否需要任何额外的配置更改或初始化步骤，请与我们联系。 感谢您的时间和支持。 @yipingwang @chenyin_h Re: Assistance Required for VSC8254 PHY Bring-up in 1G SGMII Mode on LX2160A 1. 请将 RCW[SRDS_PLL_REF_CLK_SEL_S1] 配置为“00”。 2. 请在 Linux 内核中配置“CONFIG_VITESSE_PHY”。 3. 在 Linux 启动 dts 文件 arch/arm64/boot/dts/freescale/fsl-lx2160a-rdb.dts 中，请修改 dpmac3 和 dpmac4 的配置，使其与下面的配置类似。 &dpmac3 { phy-handle = <&aquantia_phy1>; phy-connection-type = "usxgmii"; managed = "带内状态"; }; aquantia_phy1：以太网物理层@4 { /* AQR107 PHY */ 兼容 = "ethernet-phy-ieee802.3-c45"; interrupts-extended = <&extirq 2 IRQ_TYPE_LEVEL_LOW>; reg = <0x4>; }; 修改为： &dpmac3 { phy-handle = <&sgmii_phy1>; phy-connection-type = "sgmii"; managed = "带内状态"; }; sgmii_phy1：以太网物理层@xx{ reg = <0xxx>;//指定与dpmac3相关的MDIO PHY地址         }; 4. 请按如下方式修改 dtc 文件 dpc-usxgmii.dts。 板信息 { 港口 { mac@3 { link_type = "MAC_LINK_TYPE_PHY"; enet_if = "USXGMII";                         }; mac@4 { link_type = "MAC_LINK_TYPE_PHY"; enet_if = "USXGMII";                         }; 修改为： 板信息 { 港口 { mac@3 { link_type = "MAC_LINK_TYPE_PHY";                         }; mac@4 { link_type = "MAC_LINK_TYPE_PHY";                         }; Re: Assistance Required for VSC8254 PHY Bring-up in 1G SGMII Mode on LX2160A [ 8.088037] fsl_dpaa2_eth dpni.12（未命名网络设备）（未初始化）：phylink_fwnode_phy_connect() = -19 [ 8.097693] fsl_dpaa2_eth dpni.12 (未命名网络设备) (未初始化): 连接到 MAC 端点时出错：-ENODEV [ 8.149621] fsl_dpaa2_eth dpni.12:fsl_mc_driver_probe 失败：-19 [ 8.268214] fsl_dpaa2_eth dpni.11（未命名网络设备）（未初始化）：phylink_fwnode_phy_connect() = -19 [ 8.277867] fsl_dpaa2_eth dpni.11 (未命名网络设备) (未初始化): 连接到 MAC 端点时出错：-ENODEV [ 8.329780] fsl_dpaa2_eth dpni.11:fsl_mc_driver_probe 失败：-19 进行上述更改后，我们在内核中得到上述错误打印结果，并且 ls-listni 显示两个 mac 都没有任何端点。 ls-listni dprc.1/dpni.12（端点：dpmac.3） dprc.1/dpni.11（端点：dpmac.4） 还有什么我们遗漏的吗？