Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
MCUXpresso要维护停掉了 官方是不是要停更MCUXpresso ide了,已经一年多没有更新了,而且各种小bug,隔壁的stm32cubide已经一骑绝尘了 Analog(ADC|CMP|DAC|OpAmps)
View full article
WS2812とのインターフェースLPC5514JBD64E こんにちは、NXPコミュニティの皆さん、 私はLPC5514JBD64Eベースのコントローラーを使っていて、WS2812/WS2812B LEDリングをMCUとインターフェースする必要があります。 LPC5514JBD64Eのデータシートとコントローラ回路図を勉強していますが、LPC55xxファミリは初心者で、アドバイスが必要です。 知りたいのは以下の点です。 1. LPC5514JBD64EのどのGPIOピンをWS2812のデータ(DIN)信号に使用すればよいですか? 2. LPC5514JBD64Eは3.3Vロジックを使用し、WS2812は5Vで電源供給されるため、MCUとWS2812の間に推奨されるハードウェア接続は何でしょうか? 3. MCU GPIOとWS2812 DINの間で74AHCT125が推奨されるか? 4. WS2812プロトコルで求められる正確なタイミングを生成するためには、どのペリフェラルまたは方法を使うべきか? 5. WS2812やNeoPixel LEDをこのLPC5514JBD64Eで制御するための公式のNXP SDK例、ドライバー、またはサンプルコードはありますか? 6.もしWS2812特有の例がなければ、WS2812のLEDやLEDリングが点滅したり色を変えたりする基本的な動作例コードを教えてもらえますか? 7. このMCUに推奨される開発環境およびプログラミング・デバッグ手順は何ですか? 私の当面の目標は、LPC5514JBD64Eを使用してWS2812 LEDリングを点滅させ、異なる色を表示させることです。 正しいGPIO、ハードウェア接続、ペリフェラル、そして例コードについてのアドバイスをいただけるとありがたいです。 ご回答をお待ちしています。 LPC55xx Re: WS2812 interface With LPC5514JBD64E このプロジェクトのコードを教えていただけますか? Re: WS2812 interface With LPC5514JBD64E こんにちは、 @Kishore02さん 1. WS2812プロトコルでは、正確なタイミングで出力される単線デジタル信号が必要です。したがって、DIN信号はソフトウェアのビットバンギングではなく、タイマーやPWMペリフェラルによって生成されるべきです。 LPC551xデバイスの場合、実用的な解決策の一つはSCTimer出力を使用することです。 正確なピンはハードウェア設計やピンマルチマックス構成によって異なります。SCTimer出力として設定可能なピンなら、どんなものでも使用可能です。 例えば、LPC55S16 SDKはsctimer_pwm_with_dutycycle_change例を提供しており、以下を使用します: SCT0_OUT2 (J12-12 on LPCXpresso55S16 board) 2. LPC5514は3.3Vロジックで動作し、WS2812は通常5Vで駆動されるため、信号の完全性を向上させ、信頼性の高い動作を確保するためにレベルシフトが推奨されます。 3. はい。 74AHCT125は、3.3V MCUと5V WS2812デバイスを接続する際に一般的に推奨されるソリューションです。 4. LPC551xデバイスの場合、推奨されるアプローチは次のとおりです。 SCTimer(推奨) 800kHzの波形を生成する。 送信ビットごとにPWMデューティサイクルを動的に更新します。 SDKの例に似ています: sctimer_pwm_with_dutycycle_change 現時点では、LPC5514向けにWS2812やNeoPixel LEDを特化した公式のMCUXpresso SDK例は知りません。5.At しかし、SDKには出発点として使えるいくつかのSCTimer PWM例も提供されています。 特に: sctimer_pwm sctimer_pwm_with_dutycycle_change LPC5514 SDK専用のWS2812例はまだ見つかっていませんが、以前はSCTimer + eDMAソリューションを使ってFRDM-MCXN947ボード上で信頼性の高いWS2812制御を実現しました。 6.まずは以下から始めることをお勧めします。 lpcxpresso55s16_sctimer_pwm_with_dutycycle_change 7. 推奨される開発環境は以下のとおりです。 MCUXpresso IDE MCUXpresso SDK LPC-Link2またはMCU-Linkデバッガ オンボードCMSIS-DAPデバッガ(評価ボードに搭載されている場合) これがあなたのお役に立てば幸いです。 BR ハリー
View full article
S32DS ARM License即将过期 你好,我的S32DS ARM License即将过期 S32 Design Studio for ARM ActivationId:  Evaluation Days:  Feature Version: 2.2 Feature Status: Evaluation (29 days)
View full article
rt1189 Boot Flow 1. As shown in the figure, does the "Authenticate Image" process verify the hash value during the SHA-512 hashing stage?  2. If I set the hash value, will the BootROM verify the image integrity? And if the BootROM verification fails, will it enter recovery mode? Re: rt1189 Boot Flow 1. Is hash verification enabled only when the signature authentication feature is enabled? How can hash verification be enabled independently? How can the device be transitioned into the OEM_CLOSED lifecycle state? 2. I will enable the Recovery Boot fuse. 3. My goal is to use an unencrypted image. The Boot ROM should calculate and verify the image hash. If the hash verification fails, the Boot ROM should enter the recovery boot flow and boot the recovery image from the LPSPI NOR Flash. Re: rt1189 Boot Flow Hi @yanyanwang , A1: Yes. RT1180 uses AHAB with two authentication layers: Signature layer: ECDSA (SHA-256 / SHA-384) verifies the Container header and image array entry (which stores each image's Hash). Hash layer: The ROM re-computes the digest of the loaded image body and compares it against the Hash stored in the image array entry. The SHA hashing stage in your figure is exactly this mandatory integrity check, which does verify the hash value. A2:The ROM always computes and compares the hash, but whether a failure is enforced depends on the device life cycle: the out-of-fab default is the Open configuration, where authentication runs but all authentication errors are ignored and the image still executes. Only after the device is moved to OEM_CLOSED will a hash mismatch actually block boot. Whether it enters recovery depends on the Recovery Boot fuse. if enabled, a primary-boot authentication failure triggers a re-load and re-authentication from the recovery device; if not enabled, the flow falls through to Serial Downloader / Fatal Mode / reset loop. Best regards, Gavin Re: rt1189 Boot Flow As shown in the figure above, if I only sign the image and do not encrypt it, will it be able to go through the bootrom verification flow? Additionally, with oem_close enabled, will it still be able to enter the bootrom verification flow?     Re: rt1189 Boot Flow Please find answers to your two questions below: 1. Can a signed-only (non-encrypted) image go through the BootROM verification flow? Yes. In the RT1180 AHAB, signing (authentication) is the mandatory part of secure boot, ensuring image authenticity and integrity, while encryption (OTFAD/IEE) is an independent, optional anti-cloning feature and is NOT a prerequisite for verification. Therefore, a signed-only image will go through the full AHAB signature verification flow normally, this is also the standard approach in NXP's official SPSDK rt118x_secure_boot example. 2. With oem_close (OEM_CLOSED) enabled, will it still enter the verification flow? Yes, and verification becomes mandatory. Recommendation: Before performing oem_close, please program the signed image in the OEM_OPEN state first and confirm it boots successfully with no ELE events, then close the device (SRKH is irreversible once fused) to avoid bricking the part. (Please refer to: i.MX RT1180 Security Reference Manual. After signing the NDA through your company account, submit a request to the online technic sales representative.) Re: rt1189 Boot Flow Using the two demos, multicore_trigger and cm7_helloworld, I did not enable ECC for the CM7 ITCM. I used the SPT tool to merge the CM33 image and the CM7 image, which is intended to run from memory, into a single image, and then programmed the merged image into NOR Flash through UART. However, the boot process failed. According to the manual, a container can contain up to 8 OEM image entries. In my test, I only included two images: one CM33 image and one CM7 image. CM7 ITCM ECC was not enabled. Neither the CM33 nor the CM7 image started. However, when I checked the container header, I found that only the CM33 image was present. The CM33 image itself can boot normally without any issues when used alone. I would like to understand why the CM7 image was not included or processed as expected, and whether the lack of CM7 ITCM ECC configuration affects how Boot ROM processes the CM7 image. Question 2: If I merge 8 CM7 images and 1 CM33 image into a single container, what will the Boot ROM do during the startup process? Since there is only one CM7 core, how does Boot ROM determine which CM7 image should be booted? If all 8 image entries are CM7 images, will Boot ROM load all 8 images, select only one image, or leave the selection to the CM33 application? How does Boot ROM identify and process multiple CM7 image entries in the same container? Is there a priority, image index, Core ID, load address, entry point, or another mechanism used to determine which CM7 image is executed? I would also like to understand the exact Boot ROM behavior when CM7 ITCM ECC is enabled and when it is not enabled. When CM7 ITCM ECC is enabled, does Boot ROM initialize the CM7 ITCM ECC memory, copy the CM7 image from NOR Flash into CM7 ITCM, and then release CM7 from reset? Or does Boot ROM only load the CM7 image, while the CM33 application is responsible for releasing CM7 from reset and starting it? When CM7 ITCM ECC is not enabled, what does Boot ROM do when it encounters a CM7 image whose load address is in CM7 ITCM? Does Boot ROM skip the CM7 image, fail to load it, leave CM7 in reset, or cause the entire container boot process to fail? In particular, I would like to clarify whether the following container is supported: Image 0: CM33 Image 1: CM7 Image 2: CM7 Image 3: CM7 Image 4: CM7 Image 5: CM7 Image 6: CM7 Image 7: CM7 Image 8: CM7 If it is supported, what exactly happens to these 8 CM7 images during Boot ROM startup, and which component is responsible for selecting the CM7 image that will actually execute? Finally, I would like to clarify whether the maximum of 8 OEM image entries means that the container can simply store 8 different images, or whether Boot ROM also provides a mechanism to select and boot a specific image for a given core.
View full article
セキュアプロビジョニングツールを使用して、カスタムボード(MIMXRT1176CVM8B)にフラッシュメモリ(W25Q01NWZEIQ)をプログラムする こんにちは、 セキュアプロビジョニングツール(シリアルダウンローダーモード有効、FLASH_AUTO_PROBE_EN = 1)を使用して、カスタムボードのフラッシュメモリ(W25Q01NWZEIQ)の読み取り、書き込み、プログラミング、消去が可能です。プライマリ設定ピンFlexSPI_1フラッシュのインターフェースとして使っています しかしMCUXpresso IDEでは.axfをフラッシュできませんファイル。evkbmimxrt1170_flexspi_nor_config.c ファイルのルックアップテーブルやサイズ(128 MB)などのパラメータをいくつか変更しました。フラッシュエラーは以下のように表示されます。 ProgramPage(0x30000000、0x20002838、0x4000)ステータス0x1 - ドライバーがドライバーエラーを報告 - EXTSPIJドライバーRC -96(0xFFFFFFA0)。 詳細については、添付ファイルをご覧ください。 前もって感謝します Re: Programming the custom board(MIMXRT1176CVM8B) with flash (W25Q01NWZEIQ) via secure provisioning こんにちは、@Raj_01 さん。 エラーは.cfxファイルが原因で発生します。MCUXpresso IDEで使用されるファイルは、EVKに埋め込まれたメモリ専用に設計されています。ご存知かもしれませんが、フラッシュメモリーによっては異なるコマンドセット、初期化シーケンス、構成が必要になることがあります。したがって、EVKフラッシュローダーは、お使いのカスタムメモリデバイスと互換性がない可能性があります。 MCUXpresso IDEでアプリケーションをデバッグするには、カスタムの.cfxを作成して使用する必要があります特定のメモリをサポートするフラッシュドライバー。以下のリンクにはこのファイルの作成ガイドがありますが、これらのガイドはRT1170専用ではありませんが、同じ手順で行えます。 AN13386:カスタムフラッシュデバイス用のRT600フラッシュローダー MCUXpresso IDEs用の新しいフラッシュドライバの作成方法 他に質問がありましたら、お気軽にお知らせください。 BR ハビブ Re: Programming the custom board(MIMXRT1176CVM8B) with flash (W25Q01NWZEIQ) via secure provisioning こんにちは、ハビブさん。 前回の返信で述べられた手順に従い、flashprg.cなどのファイルもいくつか変更しました。flashConfig.h、flexspi_nor_flash.h、flasdev.c をカスタムボードのフラッシュ機能に合わせて作成し、新しい .cfx ファイルを構築しました。ファイルとフラッシュが行われました。しかし、それでもフラッシュすることができません。エラーと警告が発生しています。エラーファイルは添付ファイルをご確認ください。この問題に対する解決策を提案してください。 よろしくお願いいたします。
View full article
S32DS 3.6.2 我有个问题S32DS 3.6.2 IDE的配置问题, 我用RTD6.0.0 生成的demo程序,配置CT时又如下图中的问题,是什么原因造成IVT 等工具的禁用哪? 有点迷惑。 Re: S32DS 3.6.2 你好@sunshine88 , 配置工具中的 IVT/DCD 支持取决于所选设备和已安装工具包中实现的范围。IVT 编辑器被禁用并不意味着 RTD 示例项目无效。   对于选定的 S32K358 配置,配置工具中不提供图形化的 IVT/DCD 编辑器。这些工具与 BootROM/启动映像配置相关,标准项目不需要这些工具。   因此,如果更新代码和项目版本成功完成,则该项目仍可正常用于引脚、时钟和外设等受支持的配置区域。 顺祝商祺! 帕维尔
View full article
The S32DS ARM License is about to expire. Hello, my S32DS ARM License is about to expire. S32 Design Studio for ARM ActivationId: Evaluation Days: Feature Version: 2.2 Feature Status: Evaluation (29 days)
View full article
S32DS 3.6.2 S32DS 3.6.2について質問があります。IDEの設定に問題が発生しています。RTD 6.0.0で生成されたデモプログラムを使用しているのですが、CTの設定時に下の画像のような問題が発生します。IVTやその他のツールが無効になっている原因は何でしょうか?少し困惑しています。 Re: S32DS 3.6.2 こんにちは、@sunshine88 さん。 設定ツールでのIVT/DCDサポートは、選択したデバイスおよびインストール済みツールパッケージに実装されたスコープによって異なります。IVTエディタが無効になっているからといって、RTDサンプルプロジェクトが無効であるとは限りません。   選択されたS32K358構成では、構成ツールにグラフィカルなIVT/DCDエディタは含まれていません。これらのツールはBootROM/ブートイメージの設定に関連するものであり、標準プロジェクトでは必要ありません。   したがって、Update Codeとプロジェクトのビルドが成功裏に完了した場合、ピン、クロック、ペリフェラルなどのサポートされた構成領域でプロジェクトは通常通り使用できます。 よろしくお願いいたします。 パベル
View full article
An error occurred when importing the Zephyr SDK into VS Code. Hi NXP, As shown in the image, importing the Zephyr SDK keeps failing. What could be the reason, and how can I troubleshoot it? I also tested opening the magic, and the result was the same. MCXA Re: VS Code 导入Zephyr SDK出现error Hi @hayden178 I just tested it on my MCUXpresso for VS Code. I was able to import it successfully, which means there's nothing wrong with the GitHub repository. Based on your log remote: Enumerating objects: 3105, done. remote: Counting objects: 100% (1405/1405) remote: Compressing objects: 100% (433/433) error: RPC failed; curl 56 Recv failure: Connection was reset I think it's most likely a network connection problem. You can try running `west update` in your `nxp\frdm_mcxa156` folder to manually update the repository. BR Harry
View full article
如何在 FRDM-RW612 EVK 上启用外部 U.FL 天线 您好,NXP团队: 我正在使用 FRDM-RW612 EVK 和 SDK 中的 wifi_cli 示例。加载的 Wi-Fi 固件是 rw61x_sb_wifi_a2.bin。 我已将 Molex 1461539050 外置天线连接到 EVK 上的 UFL 连接器 (J11)。但是,与板载PCB天线相比,我没有观察到RSSI有任何改善。在某些情况下,RSSI 甚至会略低一些。 根据 FRDM-RW612 原理图和用户指南,我了解到射频开关 (U16 - RTC7608U) 用于在板载 PCB 天线和外部 UFL 连接器之间进行选择,而 RF_CNTL_3 是该开关的控制信号: RF_CNTL_3 = 0 -> PCB 天线(默认) RF_CNTL_3 = 1 -> 外部 UFL 天线 如何控制 RF_CNTL_3? RF_CNTL_3 是否由 Wi-Fi 固件自动驱动?如果是,它的默认值是多少?如何修改该值? 启用 EVK 的外置天线是否需要任何硬件或固件配置? 任何指导或示例代码都将不胜感激。 谢谢! Re: How to enable the external U.FL antenna on FRDM-RW612 EVK 您好, 让我查一下。 问候, 丹尼尔。 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK 您好, 我已给你发送私信。 问候, 丹尼尔。 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK @DanielRuvalcaba你好,请问你是否已经核实过此事?如果有任何更新,请告知。 谢谢,此致敬礼! 普拉蒂尤什 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK 嗨@DanielRuvalcaba 我还想将天线切换到 FRDM-RW612 上的 UFL 连接器 (J11)。 请问您能分享一下具体操作方法吗? 我们是通过前端模块(FEM)设置来切换天线吗? 问候 马尔钦 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK 您好, 我通过私信联系到了你。 问候, 丹尼尔。 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK 嗨@Tusisima ,要启用 u.FL 天线,需要一个特殊的校准文件,因为天线选择是通过此校准数据控制的。您应该联系NXP的支持人员以获取校准文件。 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK 你是怎么解决这个问题的?
View full article
WS2812 interface With LPC5514JBD64E Hi NXP Community, I am working with an LPC5514JBD64E-based controller and I need to interface a WS2812/WS2812B LED ring with the MCU. I am studying the LPC5514JBD64E datasheet and my controller schematic, but I am new to the LPC55xx family and need some guidance. I would like to know: 1. Which GPIO pin of the LPC5514JBD64E should be used for the WS2812 data (DIN) signal? 2. Since the LPC5514JBD64E uses 3.3 V logic and the WS2812 will be powered from 5 V, what is the recommended hardware connection between the MCU and WS2812? 3. Is a 74AHCT125 recommended between the MCU GPIO and WS2812 DIN? 4. Which peripheral or method should be used to generate the precise timing required by the WS2812 protocol? 5. Is there an official NXP SDK example, driver, or sample code for controlling WS2812 or NeoPixel LEDs using the LPC5514JBD64E? 6. If there is no WS2812-specific example, could you provide or point me to a basic working example code that makes a WS2812 LED or LED ring blink or change color? 7. What is the recommended development environment and programming/debugging procedure for this MCU? My immediate goal is to make the WS2812 LED ring blink and display different colors using the LPC5514JBD64E. I would appreciate guidance on the correct GPIO, hardware connection, peripheral, and example code. Thank you! LPC55xx Re: WS2812 interface With LPC5514JBD64E HI @Kishore02  1.  The WS2812 protocol requires a precisely timed single-wire digital output signal. Therefore, the DIN signal should preferably be generated by a timer/PWM peripheral rather than by software bit-banging. For LPC551x devices, one practical solution is to use an SCTimer output. The exact pin depends on your hardware design and pin mux configuration. Any pin that can be configured as an SCTimer output can potentially be used. For example, the LPC55S16 SDK provides the sctimer_pwm_with_dutycycle_change example, which uses: SCT0_OUT2 (J12-12 on LPCXpresso55S16 board) 2. Since the LPC5514 operates at 3.3 V logic and the WS2812 is typically powered from 5 V, level shifting is recommended to improve signal integrity and ensure reliable operation. 3. Yes. A 74AHCT125 is a commonly used and recommended solution for interfacing a 3.3 V MCU with a 5 V WS2812 device. 4. For LPC551x devices, the preferred approaches would be: SCTimer (recommended) Generate an 800 kHz waveform. Dynamically update the PWM duty cycle for each transmitted bit. Similar to the SDK example: sctimer_pwm_with_dutycycle_change 5.At the moment, I am not aware of an official MCUXpresso SDK example specifically targeting WS2812 or NeoPixel LEDs for the LPC5514. However, the SDK does provide several SCTimer PWM examples that can be used as a starting point. In particular: sctimer_pwm sctimer_pwm_with_dutycycle_change Although I have not found a dedicated WS2812 example for the LPC5514 SDK, I previously achieved reliable WS2812 control on the FRDM-MCXN947 board using an SCTimer + eDMA solution.  6. I would recommend starting from: lpcxpresso55s16_sctimer_pwm_with_dutycycle_change 7.  The recommended development environment is: MCUXpresso IDE MCUXpresso SDK LPC-Link2 or MCU-Link debugger On-board CMSIS-DAP debugger (if available on the evaluation board) Hope this will help you. BR Harry Re: WS2812 interface With LPC5514JBD64E Can you please provide the code for this project?
View full article
WS2812接口与LPC5514JBD64E NXP社区的各位好, 我正在使用基于 LPC5514JBD64E 的控制器,需要将 WS2812/WS2812B LED 环与 MCU 连接。 我正在研究 LPC5514JBD64E 数据手册和我的控制器原理图,但我对 LPC55xx 系列还不熟悉,需要一些指导。 我想知道: 1. LPC5514JBD64E 的哪个 GPIO 引脚应该用于 WS2812 数据(DIN)信号? 2. 由于 LPC5514JBD64E 使用 3.3V 逻辑,而 WS2812 由 5V 供电,那么 MCU 和 WS2812 之间推荐的硬件连接是什么? 3. 是否建议在 MCU GPIO 和 WS2812 DIN 之间使用 74AHCT125? 4. 应使用哪种外设或方法来生成 WS2812 协议所需的精确时序? 5. 是否有使用 LPC5514JBD64E 控制 WS2812 或 NeoPixel LED 的官方 NXP SDK 示例、驱动程序或示例代码? 6.如果没有 WS2812 的具体示例,您能否提供或指出一个基本的、可运行的示例代码,使 WS2812 LED 或 LED 环闪烁或改变颜色? 7. 对于这款MCU,推荐的开发环境和编程/调试流程是什么? 我眼下的目标是使用 LPC5514JBD64E 使 WS2812 LED 环闪烁并显示不同的颜色。 我希望能够得到关于正确的GPIO、硬件连接、外设和示例代码方面的指导。 谢谢! LPC55xx Re: WS2812 interface With LPC5514JBD64E 请问能否提供一下这个项目的代码? Re: WS2812 interface With LPC5514JBD64E 嗨@Kishore02 1. WS2812 协议需要一个精确定时的单线数字输出信号。因此,DIN 信号最好由定时器/PWM 外设生成,而不是通过软件位操作生成。 对于 LPC551x 设备,一个实用的解决方案是使用 SCTimer 输出。 具体引脚取决于您的硬件设计和引脚复用配置。任何可以配置为 SCTimer 输出的引脚都可以使用。 例如,LPC55S16 SDK 提供了 sctimer_pwm_with_dutycycle_change 示例,该示例使用了: SCT0_OUT2 (J12-12 on LPCXpresso55S16 board) 2. 由于 LPC5514 工作在 3.3 V 逻辑电平,而 WS2812 通常由 5 V 供电,因此建议进行电平转换以提高信号完整性并确保可靠运行。 3. 是的。 74AHCT125 是连接 3.3 V MCU 和 5 V WS2812 设备的常用推荐解决方案。 4. 对于 LPC551x 设备,首选方法是: SCTimer(推荐) 生成一个 800 kHz 的波形。 动态更新每个传输比特的PWM占空比。 与 SDK 示例类似: sctimer_pwm_with_dutycycle_change 5.目前,我还没有发现专门针对 LPC5514 的 WS2812 或 NeoPixel LED 的官方 MCUXpresso SDK 示例。 不过,SDK 提供了几个 SCTimer PWM 示例,可以作为起点。 尤其: sctimer_pwm sctimer_pwm_with_dutycycle_change 虽然我没有找到适用于 LPC5514 SDK 的 WS2812 专用示例,但我之前使用 SCTimer + eDMA 方案在 FRDM-MCXN947 板上实现了可靠的 WS2812 控制。 6.我建议从以下方面开始: lpcxpresso55s16_sctimer_pwm_with_dutycycle_change 7. 推荐的开发环境是: MCUXpresso IDE MCUXpresso SDK LPC-Link2 或 MCU-Link 调试器 板载 CMSIS-DAP 调试器(如果评估板上有) 希望这对您有所帮助。 BR 哈里
View full article
How to enable the external U.FL antenna on FRDM-RW612 EVK Hi NXP Team, I'm using the FRDM-RW612 EVK with the wifi_cli example from the SDK. The Wi-Fi firmware loaded is rw61x_sb_wifi_a2.bin. I have connected a Molex 1461539050 external antenna to the UFL connector (J11) on the EVK. However, I do not observe any improvement in the RSSI compared to the onboard PCB antenna. In some cases, the RSSI is even slightly lower. From the FRDM-RW612 schematics and user guide, I understand that the RF switch (U16 - RTC7608U) selects between the onboard PCB antenna and the external UFL connector and that RF_CNTL_3 is the control signal for this switch: RF_CNTL_3 = 0 -> PCB antenna (default) RF_CNTL_3 = 1 -> External UFL antenna How to control RF_CNTL_3 ? Is RF_CNTL_3 driven automatically by the Wi-Fi firmware ? If yes what is its default value ? How to modify that value ? Is any hardware or firmware configuration required to enable the external antenna on the EVK? Any guidance or example code would be greatly helpful. Thank you. Re: How to enable the external U.FL antenna on FRDM-RW612 EVK Hi, Let me check this. Regards, Daniel. Re: How to enable the external U.FL antenna on FRDM-RW612 EVK Hi @DanielRuvalcaba , were you able to check this, please let me know if you have any updates regarding this. Thanks & Regards, Prathyush Re: How to enable the external U.FL antenna on FRDM-RW612 EVK Hi, I've sent you a private message. Regards, Daniel. Re: How to enable the external U.FL antenna on FRDM-RW612 EVK Hi @DanielRuvalcaba I also would like to switch antenna to UFL connector (J11) on FRDM-RW612. Could you please share information how to do it? Are we switching antenna through Front-end module (FEM) settings? Regards Marcin Re: How to enable the external U.FL antenna on FRDM-RW612 EVK Hi, I reached you via private message. Regards, Daniel. Re: How to enable the external U.FL antenna on FRDM-RW612 EVK Hi @Tusisima , To enable the u.FL antenna require a special calibration file, as antenna selection is controlled through this calibration data. You should reach NXP's support person to get the calibration file. Re: How to enable the external U.FL antenna on FRDM-RW612 EVK How did you fixed this? 
View full article
In standby mode, the pins of the S32K328 cannot output a high level I followed the configuration steps in the operation manual to configure some GPIO pins of the S32K328 to maintain a high level in standby mode, but it failed. Below is my configuration process. I did not perform the fourth step recommended in the manual. Does this have an impact? I have performed similar configurations on the S32K312 before without any errors. My understanding is that, since I did not disable the pin keep function after reset, even if I configure the GPIO pins to output a low level after wake‑up, the output pin level should still maintain the high level that was set before entering standby mode. Currently, in actual measurements, the several GPIO pins configured in both standby mode and run mode have remained at a low level. Re: In standby mode, the pins of the S32K328 cannot output a high level Hi @hhggll23, I did not perform the fourth step recommended in the manual. Does this have an impact? Yes, it does. If you enable Pad Keeping before going to standby mode (write DCM_GPR->DCMRWF1[STANDBY_IO_CONFIG] = 0. Which is default register value no matter PKE of SIUL2 is set or not), but you did not disable it after wakeup, the SIUL2 module cannot be initialized again. If you don’t need the Pad Keeping function while the MCU needs to go to standby mode and wakeup, you need to write 1 to this bit anywhere and leave it alone. This is done through the Power_Ip_Init() API: Now, I/O pins retain their last set states in run mode during standby mode, regardless of Pad Keeping configuration. Since S32K3 will always perform a reset sequence after waking up, and since SIUL2 module resets the GPIO pads to its default state on a functional reset, pad keeping ensures that the pin can retain its state from wakeup until user unlock it. Are you trying to set all of the pins shown in the image to HIGH on Standby? Are all of them going LOW upon entering Standby? Or when exiting?  Best regards, Julián Re: In standby mode, the pins of the S32K328 cannot output a high level Thank you very much for your reply. I rechecked the program and found that after pulling the pins high before standby, an unintended routine ran that re‑initialized all GPIO pins, which caused the pins to remain at a low level during standby. After the modification, the GPIO pin levels have been successfully pulled high in standby mode. Now a new issue has arisen: after the GPIO pins are pulled high in standby mode, the standby current seems to have increased. Currently, under standby conditions, the quiescent current of the controller is about 3 mA with a 24 V supply. After troubleshooting other circuits, I suspect that the S32K328 consumes most of this current. At 24 V, 3 mA corresponds to about 14.4 mA when converted to the controller's 5 V supply. I have pulled high 8 GPIO pins in standby mode. Is this standby current normal? To address this issue, can I configure the GPIO pins of the S32K328 as high‑impedance in standby mode, so that an external pull‑up resistor can maintain the high level on the pins during standby?
View full article
SE050プロジェクト用のPlug and Trust MW v02.16.00を探しています こんにちは、みんな、 私はEdgeLock SE050とESP-IDF v4.1.2を実行するESP32を統合するセキュリティプロジェクトに取り組んでいますI2C経由。私の目標は、PlatformSCP03を使ってSE050からデバイス証明書を読み取ることです。 私が使用している参照ソースコードは、Plug & Trust MW Release v02.16.00 専用に作成されたものです。しかし、NXPポータルではこの古いバージョンはもう見つかりません。新しいv3やv4パッケージをダウンロードすると、ディレクトリ構造の変更、ヘッダーファイルの欠落、SSS_MALLOC互換性の欠如によりESP-IDFでビルドエラーが頻繁に発生します。 Plug & Trust MW v02.16.00のアーカイブをお持ちか、またはこのレガシー版をダウンロードできる場所をご存知の方はいらっしゃいますか?あるいは、より新しいミドルウェアバージョンでこのプロジェクトをコンパイルする方法について何かアドバイスがあれば、大変ありがたいです。 前もって感謝します
View full article
ECSPI1 does not generate expected SPI clock on custom board Hi Team, We are working with an i.MX8MP custom board based on the i.MX8MP EVK configuration. On the i.MX8MP EVK, we have an SPI device connected through ECSPI2. With the existing EVK Device Tree configuration, SPI communication is working correctly, and we can observe the expected SCLK waveform on the oscilloscope. On our custom board, the SPI interface is connected to ECSPI1 instead of ECSPI2. We therefore modified the Device Tree configuration to use ECSPI1. However, with ECSPI1, we are not able to observe the expected/correct SPI clock pulses on the SCLK pin. We have tried several different Device Tree configurations, but the issue remains. 1. ECSPI1 configured similar to the existing ECSPI2 configuration We changed the controller from ECSPI2 to ECSPI1 and created the corresponding ECSPI1 pinctrl group, including SCLK, MOSI, MISO and CS. 2. Separate CS pinctrl group We also tried defining a separate pinctrl_ecspi1_cs and using it along with the ECSPI1 pinctrl group. 3. Explicit ECSPI1 pinmux configuration We also tried explicitly defining the ECSPI1 pins. However, with ECSPI1, we are still unable to observe the expected SPI clock pulses. We would like to know when configuring ECSPI1 on i.MX8MP, are there any additional Device Tree or pinctrl changes required apart from enabling &ecspi1 and configuring the ECSPI1 SCLK/MOSI/MISO/CS pins? In particular, is there any ECSPI1-specific pinctrl, clock, IOMUX, or other Device Tree configuration that needs to be added for ECSPI1 to operate correctly? The same SPI setup works on ECSPI2, so we would like to understand whether there is any additional configuration required when moving the interface from ECSPI2 to ECSPI1. Thanks in advance for your guidance. Re: ECSPI1 does not generate expected SPI clock on custom board Hi ,  Please find the dts file attached Re: ECSPI1 does not generate expected SPI clock on custom board Hi @SWETHA1  Please share your dts file about ECSPI1.  B.R Re: ECSPI1 does not generate expected SPI clock on custom board Hi @SWETHA1  I have checked your dts file, I found the following errors: 1. ECSPI pins have been reused, causing a pin usage conflict. Please remove this part or use other pins for reuse.     pinctrl_ecspi1: ecspi1grp {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SCLK__ECSPI1_SCLK       0x48             MX8MP_IOMUXC_ECSPI1_MOSI__ECSPI1_MOSI       0x48             MX8MP_IOMUXC_ECSPI1_MISO__ECSPI1_MISO       0x48         >;     };     pinctrl_uart3: uart3grp {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SCLK__UART3_DCE_RX      0x140             MX8MP_IOMUXC_ECSPI1_MOSI__UART3_DCE_TX      0x140             MX8MP_IOMUXC_ECSPI1_SS0__UART3_DCE_RTS      0x140             MX8MP_IOMUXC_ECSPI1_MISO__UART3_DCE_CTS     0x140         >;     }; 2. The ECSPI1 chip select (CS) configuration is contradictory. Please change it to the following code.     pinctrl_ecspi1_cs: ecspi1cs {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SS0__GPIO5_IO09     0x40000         >;     }; B.R Re: ECSPI1 does not generate expected SPI clock on custom board Hi @pengyong_zhang, Please find the below observations 1. Logic analayser result when used the suggested changes 2. Another observation when used the below patch on top of the previously attached dts the above graph observed with this changes pinctrl_ecspi1: ecspi1grp { fsl,pins = < MX8MP_IOMUXC_ECSPI1_SCLK__ECSPI1_SCLK 0x80 MX8MP_IOMUXC_ECSPI1_MOSI__ECSPI1_MOSI 0x80 MX8MP_IOMUXC_ECSPI1_MISO__ECSPI1_MISO 0x80 >; }; With the suggested changes, we could see the clock is not as expected.  Re: ECSPI1 does not generate expected SPI clock on custom board Adding a few more details for the last response Observation 1: The result obtained after applying the suggested DTS changes. However, the SPI clock waveform is still not as expected, and the overall SPI signal behavior does not match the expected result. Observation 2: When MISO is left floating, CS shows two unwanted spikes, which is not the desired behavior. CS is initially driven low. Even when CS is configured to be driven high through the DTS, it is initially driven high as expected; however, after a transaction, CS appears to go low again. Could you please share your insights on this and guide to proceed further
View full article
eIQ Toolkit v1.17 PTQ silently skipped, output tflite remains full float32 without error message Environment: - Host: Windows11, eIQ Toolkit v1.17 - Target SOC: NXP i.MX95 19X19 board - Model: pruned MNIST CNN, input shape [1,1,28,28] - ONNX opset: 12, pure FP32, no pre‑inserted QDQ nodes. Problem description: I try to run PTQ quantization via eiq‑converter‑onnx2tflite plugin. Both CLI and GUI Model Tool finish conversion without any error / warning log. But the output tflite model is still full float32. All weights, biases and activation tensors have scale=0, zero_point=0. It means PTQ calibration never actually ran. What I have tried: As a prerequisite, I have got an .onnx file from python which opset is 12. Then I want to quantization via eIQ. After quantization, to do the neutron-converter via eIQ. there are 3 ways to do this, I think. and after quantization, we can check the quantization is done or not via to see the dtype ,scale and zp.  I do this via GUI. Step Tool Output Folder output   Step1 01_train_mnist_cnn.py 01_train_mnist_cnn_out mnist_cnn.pth   Step2 02_prune_test.py 02_prune_test_out prune_after.pth   Step3 03_export_onnx.py 03_export_onnx_out handwrite_cnn_pruned.onnx   Step4 GUI ONNX 04_eIQ_quantization handwrite_cnn_pruned_quantizationed.onnx   Step5 GUI ONNX2TFLITE 05_eIQ_quqntizedonnx2tflite eIQ_quqntizedonnx2tflite.tflite there is a question about this output,all scale and zp is 0, that is to say  , there is no quantization. I donot know why. Step6 GUI converter neutron 06_eIQ_neutron eIQ_quqntizedonnx2tflite_converted.tflite      I do this via command line by qty+2tflite in one step. eiq-converter.exe --plugin eiq-converter-onnx2tflite --source D:\01_Work\AI_Project\mnist_new_demo\03_export_onnx_out\handwrite_cnn_pruned.onnx --dest D:\01_Work\AI_Project\07_CMD_OUTPUT\mnist_int8.tflite --input-shape "1,1,28,28" --precision int8_ptq --calibration-dataset D:\01_Work\AI_Project\mnist_calib_imgs --quantize-input true eiq-converter.exe --plugin eiq-converter-onnx2tflite --source D:\01_Work\AI_Project\mnist_new_demo\03_export_onnx_out\handwrite_cnn_pruned.onnx --dest D:\01_Work\AI_Project\07_CMD_OUTPUT\mnist_int8.tflite --input-shape "1,1,28,28" --precision int8_ptq --calibration-dataset D:\01_Work\AI_Project\mnist_calib_imgs  --preprocessing "div:255.0" I have tried this 2 command, both of them can be [success],but  all scale and zp is 0, that is to say  , there is no quantization. I donot know why. I do this via command line by quan+2tflite in two step. python -m onnx2quant -c "input;D:\01_Work\AI_Project\mnist_new_demo\09_mnist_calib_npy4d" -o D:\01_Work\AI_Project\09_cmd_onnx_qunitiation\model_qdq.onnx D:\01_Work\AI_Project\mnist_new_demo\03_export_onnx_out\handwrite_cnn_pruned.onnx eiq-converter.exe --plugin eiq-converter-onnx2tflite --source D:\01_Work\AI_Project\09_cmd_onnx_qunitiation\model_qdq.onnx --dest D:\01_Work\AI_Project\09_cmd_onnx_qunitiation\mnist_int8_final.tflite --input-shape "1,1,28,28" I have tried them, then I got a .tflite which's scale and zp is not all 0.  Then I use this  mnist_int8_final.tflite to the GUI eiq-converter-neutron.  Then I have got a .tflite file smoothly. But when I run it on the iMax95, we can see that it did not run on the NPU. I think the question is my .tflite file. So I tried to use the command line to get the the right .tflite file, there is still ERROR: Internal error!   Summary of observations:   1. Using eiq‑converter‑onnx2tflite (GUI or CLI) for native PTQ finishes without errors, but produces full float32 models. Quantization appears to be silently skipped. 2. When I use third‑party tool `onnx2quant` to generate QDQ‑inserted ONNX first, I can get a TFLite with non‑zero scale and zero‑point. However this externally‑quantized model cannot be fully processed by neutron‑converter, it throws `ERROR: Internal error!` during graph optimization, and fails to generate a working NPU‑compatible model.   I am still learning this toolchain. It may be that I have misused parameters or followed an incorrect workflow.   Could anyone who has successfully run a quantized MNIST‑like CNN on i.MX95  share the verified workflow? I would really appreciate any hints on how to correctly perform PTQ and produce a valid TFLite model that can be compiled and executed on the NPU.   Thank you very much. EIQ-TOOLKIT     
View full article
FRDM-RW612 EVKで外部U.FLアンテナを有効にする方法 こんにちは、NXP チームの皆様、 私はFRDM-RW612 EVKをSDKのwifi_cli例で使っています。ロードされたWi-Fiファームウェアはrw61x_sb_wifi_a2.binです。 EVKのUFLコネクタ(J11)にMolex 1461539050外部アンテナを接続しました。しかし、オンボードPCBアンテナと比較して、RSSIの改善は見られませんでした。場合によってはRSSIがさらにわずかに低いこともあります。 FRDM-RW612の回路図とユーザーガイドから、RFスイッチ(U16 - RTC7608U)はオンボードPCBアンテナと外部UFLコネクタのどちらかを選択し、RF_CNTL_3がこのスイッチの制御信号であることを理解しています: RF_CNTL_3 = 0 -> PCBアンテナ(デフォルト) RF_CNTL_3 = 1 -> 外部UFLアンテナ RF_CNTL_3を制御する方法は? RF_CNTL_3はWi-Fiファームウェアによって自動的に駆動されますか?はいの場合、そのデフォルト値は何ですか?その値を変更するにはどうすればよいですか? EVKの外部アンテナを有効にするには、ハードウェアまたはファームウェアの設定が必要ですか? 何かご指導やサンプルコードがあれば大変助かります。 よろしくお願いします。 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK こんにちは、 確認させてください。 よろしくお願いいたします。 ダニエル。 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK こんにちは、 @DanielRuvalcaba さん。この件について確認していただけましたでしょうか?何か進展がありましたらお知らせください。 よろしくお願いいたします。 プラティシュ Re: How to enable the external U.FL antenna on FRDM-RW612 EVK こんにちは、 プライベートメッセージを送りました。 よろしくお願いいたします。 ダニエル。 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK こんにちは @DanielRuvalcaba また、FRDM-RW612のUFLコネクタ(J11)にアンテナを交換したいとも思っています。 どうやってやるのか、教えていただけますか? フロントエンドモジュール(FEM)の設定でアンテナを切り替えているのでしょうか? よろしくお願いいたします マルチン Re: How to enable the external U.FL antenna on FRDM-RW612 EVK こんにちは、 プライベートメッセージでご連絡いたしました。 よろしくお願いいたします。 ダニエル。 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK どうやって直したのですか? Re: How to enable the external U.FL antenna on FRDM-RW612 EVK こんにちは、 @Tusisima さん。u.FLアンテナを有効にするには、特別なキャリブレーションファイルが必要です。アンテナの選択はこのキャリブレーションデータによって制御されるためです。キャリブレーションファイルを取得するにはNXPのサポート担当者に連絡してください。
View full article
PCA9848BSMPのFIT値 こんにちは、 PCA9848BSMPのFIT(故障時間)値を教えてください。 よろしくお願いします。 ヴェンカット・レディ
View full article
カスタムボード上でECSPI1が期待されるSPIクロックを生成しない チームの皆さん、こんにちは。 私たちは、i.MX8MP EVK構成に基づいたi.MX8MPカスタムボードを使用しています。 i.MX8MP EVKでは、ECSPI2を通じてSPIデバイスを接続しています。既存のEVKデバイスツリー構成では、SPI通信は正常に動作しており、オシロスコープ上で期待されるSCLK波形を観測できます。 私たちのカスタムボードでは、SPIインターフェースがECSPI2ではなくECSPI1に接続されています。 そこで、デバイスツリーの設定をECSPI1を使用するように変更しました。しかし、ECSPI1では、SCLKピンで期待される/正しいSPIクロックパルスを観測することができません。 様々なデバイスツリー構成を試してみましたが、問題は解決しません。 1. 既存のECSPI2構成に類似したECSPI1 コントローラーをECSPI2からECSPI1に変更し、対応するECSPI1のpinctrlグループを作成しました。これにはSCLK、MOSI、MISO、CSが含まれます。 2. 別々のCS pinctrlグループ また、別のpinctrl_ecspi1_csを定義してECSPI1のpinctrlグループと組み合わせて使うことも試みました。 3. 明示的なECSPI1ピン多重化構成 ECSPI1のピンを明示的に定義することも試みました。 しかし、ECSPI1では、期待されるSPIクロックパルスを観測することができませんでした。 i.MX8MPでECSPI1を設定する際に、&ecspi1を有効にしてECSPI1のSCLK/MOSI/MISO/CSピンを設定する以外に、デバイスツリーやpinctrlの変更が必要かどうかを知りたいです。 特に、ECSPI1を正しく動作させるために、ECSPI1固有のpinctrl、clock、IOMUX、またはその他のデバイスツリー構成を追加する必要があるでしょうか? 同じSPI構成がECSPI2でも動作するため、インターフェースをECSPI2からECSPI1に移す際に追加設定が必要かどうかを理解したいです。ご指導ありがとうございます。 Re: ECSPI1 does not generate expected SPI clock on custom board こんにちは 、 添付ファイルにdtsファイルがありますのでご確認ください。 Re: ECSPI1 does not generate expected SPI clock on custom board こんにちは、 @SWETHA1さん ECSPI1に関するdtsファイルを共有してください。 B.R Re: ECSPI1 does not generate expected SPI clock on custom board こんにちは@pengyong_zhangさん 以下に観察結果を示します。 1. 提案された変更を適用した場合のロジックアナライザーの結果 2. 以前に添付した dts の上に以下のパッチを使用した際のもう 1 つの観察結果 上記のグラフはこの変化とともに観察されました pinctrl_ecspi1: ecspi1grp { FSL,ピン = < MX8MP_IOMUXC_ECSPI1_SCLK__ECSPI1_SCLK 0x80 MX8MP_IOMUXC_ECSPI1_MOSI__ECSPI1_MOSI 0x80 MX8MP_IOMUXC_ECSPI1_MISO__ECSPI1_MISO 0x80 >; }; 提案された変更により、時計は予想通りではない可能性があります。 Re: ECSPI1 does not generate expected SPI clock on custom board こんにちは、 @SWETHA1さん dtsファイルを確認したところ、以下のエラーが見つかりました。 1. ECSPIピンが再利用されたため、ピン使用の競合が発生しています。この部品を取り外すか、再利用のために別のピンを使用してください。     pinctrl_ecspi1: ecspi1grp {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SCLK__ECSPI1_SCLK       0x48             MX8MP_IOMUXC_ECSPI1_MOSI__ECSPI1_MOSI       0x48             MX8MP_IOMUXC_ECSPI1_MISO__ECSPI1_MISO       0x48         >;     };     pinctrl_uart3: uart3grp {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SCLK__UART3_DCE_RX      0x140             MX8MP_IOMUXC_ECSPI1_MOSI__UART3_DCE_TX      0x140             MX8MP_IOMUXC_ECSPI1_SS0__UART3_DCE_RTS      0x140             MX8MP_IOMUXC_ECSPI1_MISO__UART3_DCE_CTS     0x140         >;     }; 2. ECSPI1のチップセレクト(CS)構成に矛盾があります。以下のコードに変更してください。     pinctrl_ecspi1_cs: ecspi1cs {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SS0__GPIO5_IO09     0x40000         >;     }; B.R Re: ECSPI1 does not generate expected SPI clock on custom board 前回の回答にもう少し詳細を追加します。 観察結果1:提案されたDTS変更を適用した後に得られた結果。しかしながら、SPIクロック波形は依然として期待どおりではなく、SPI信号全体の挙動も期待される結果と一致しない。 観察2:MISOをフローティング状態にすると、CSに2つの望ましくないスパイクが現れますが、これは望ましい動作ではありません。CSは最初は低く抑えられます。CSをDTSを介してハイレベルに駆動するように設定した場合でも、最初は期待どおりハイレベルに駆動されますが、トランザクションが完了すると、CSは再びローレベルに戻ってしまうようです。 この件についてのご見解を共有し、今後の進め方を教えていただけませんか
View full article