Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
Wi-Fi CLI 问题(开放主题 CLI) 尊敬的先生, 我们使用 FRDM MCXW72 配置为 OT-CLI 终端节点。 我们按照文件 UG10349 中的方法进行了尝试。 第五步之后,我们无法继续进行下去。 IE运行脚本以版本所有示例。 $ ./script/build_mcxw72 执行此命令后。 请指导解决。 FRDM 培训 Re: Issue with Wi Fi CLI Open Thread CLI 你好, 希望你一切都好。MCXW72 不支持 Wi-Fi,因此任何 Wi-Fi CLI 都无法在该 MCU 上运行。 请问您使用的是哪个代码库和版本? 顺祝商祺! 里卡多 Re: Issue with Wi Fi CLI Open Thread CLI 我们正在尝试使用 FRDM MCXW72 进行 OT CLI。 Re: Issue with Wi Fi CLI Open Thread CLI 尊敬的先生, 我们正在 FRDM RW612 上尝试代码 FRDMRW612 _Wifi_IPv4_IPv6_Echo 这是正常工作的 TCP 服务器,我们能够获取到附件中的回显信息。 现在我们正在修改代码,以控制连接到 FRDM 芯片 GPIO 27 端口的 LED 灯亮起。 我尝试在 Config Pin 以及 socket_task.c 文件中进行相关更改。 我们发现 RESET 后终端窗口没有响应,但 FRDM 板上的蓝色 LED 灯亮着。 请告知问题的解决方案。 由于.zip文件大小超过了50Mb的限制,我们无法发送该代码。 此致 西玛·乔希 Re: Issue with Wi Fi CLI Open Thread CLI 您好, 请问您使用的是哪个代码库和版本? 日志显示构建失败,因为找不到 Arm GCC 编译器。CMake 使用的编译器路径似乎无效,这表明工具链路径配置存在问题。 请您检查一下您的 ARMGCC_DIR 配置,并确认 arm-none-eabi-gcc 是否已安装并可从该位置访问?一旦正确检测到编译器,版本就应该继续进行。 此致, 里卡多 Re: Issue with Wi Fi CLI Open Thread CLI 尊敬的先生, Arm GCC 编译器路径为 C:\Program Files (x86)\GNU Arm Embedded Toolchain\10 2021.10 请与我们联系如何为 CMAKE 设置编译器路径。 另外,请与我们联系 如何验证 ARMGCC_DIR 配置并确认 arm-none-eabi-gcc 已安装并可从该位置访问? 此致 西玛·乔希
記事全体を表示
i.MX8M Plus - SD2_VSEL fixed at 3.3V Hi Team, I have a requirement of SD2 Voltage at 3.3V. I dont want 1.8V in my design. So Can I place PD in SD_VSEL (PMIC Pin) so that Voltage is fixed at 3.3V? Also I can save one GPIO pin from SoC Is it okay to proceed with HW Control and no SW Control will be provided? i.MX 8 Family | i.MX 8QuadMax (8QM) | 8QuadPlus Re: i.MX8M Plus - SD2_VSEL fixed at 3.3V HI @ramkrish, Thank you for contacting NXP Support! On the EVK, the SD card voltage switching signal is connected to a GPIO of the processor. The SD driver automatically switches between 3.3V and 1.8V during the card initialization and negotiation process. If a high speed microSD card is detected and both the card and host support lower voltage operation, the driver will transition to 1.8V signaling to enable higher performance modes. You can also control the SD interface voltage manually if required. However, the system is already designed to handle the voltage transition automatically whenever the operating conditions require it. Best regards, Chavira
記事全体を表示
DMAモードでのSPI通信が失敗しました(S32k328) Rm_Init(&Rm_Config); 関数を呼び出した後、シリアルポート出力を試みるとハードウェアエラーが発生します。 Rm_Init(&Rm_Config) をコメントアウトして呼び出します。  ステータスは「ビジー」のままです。主要な初期化関数のみをリストアップしました。 if (Lpspi5_ready_flag == 0u) { spi_status = Lpspi_Ip_AsyncTransmit(&LPSPI5_EXTERNAL_DEVICE, &Spi5TxBuffer[0], &Spi5RxBuffer[0], NUMBER_OF_BYTES, Spi5_EndCallback); if (spi_status != LPSPI_IP_STATUS_SUCCESS) { printf("SpiTp: AsyncTransmit FAIL\r\n"); return; } } static void system_init(void) { /* Initialize Clock */ Clock_Ip_StatusType Status_Init_Clock = CLOCK_IP_ERROR; Status_Init_Clock = Clock_Ip_Init(Clock_Ip_aClockConfig); /* Initialize all pins using the Port driver */ Siul2_Port_Ip_PortStatusType Status_Init_Port = SIUL2_PORT_ERROR; Status_Init_Port = Siul2_Port_Ip_Init(NUM_OF_CONFIGURED_PINS_PortContainer_0_BOARD_InitPeripherals, g_pin_mux_InitConfigArr_PortContainer_0_BOARD_InitPeripherals); /* Initialize interrupt */ IntCtrl_Ip_Init(&IntCtrlConfig_0); /* Initialize Dma */ IntCtrl_Ip_EnableIrq(DMATCD0_IRQn); IntCtrl_Ip_EnableIrq(DMATCD1_IRQn); Dma_Ip_Init(&Dma_Ip_xDmaInitPB); Dma_Mux_Ip_Init(&Dma_Mux_Config); //Rm_Init(&Rm_Config); } /* Initialize each Spi hardware units using*/ Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_0_Instance_4); Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_1_Instance_5); Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_2_Instance_3); /* Update Framesize */ Lpspi_Ip_UpdateFrameSize(&LPSPI4_EXTERNAL_DEVICE, 8U); Lpspi_Ip_UpdateFrameSize(&LPSPI5_EXTERNAL_DEVICE, 8U); Lpspi_Ip_UpdateFrameSize(&LPSPI3_EXTERNAL_DEVICE, 8U); /* Update Transfered Bit order */ Lpspi_Ip_UpdateLsb(&LPSPI4_EXTERNAL_DEVICE, TRUE); Lpspi_Ip_UpdateLsb(&LPSPI5_EXTERNAL_DEVICE, TRUE); Lpspi_Ip_UpdateLsb(&LPSPI3_EXTERNAL_DEVICE, TRUE); /* Update Transfer Mode */ Lpspi_Ip_UpdateTransferMode(LPSPI4_EXTERNAL_DEVICE.Instance, LPSPI_IP_INTERRUPT); Lpspi_Ip_UpdateTransferMode(LPSPI5_EXTERNAL_DEVICE.Instance, LPSPI_IP_INTERRUPT); Lpspi_Ip_UpdateTransferMode(LPSPI3_EXTERNAL_DEVICE.Instance, LPSPI_IP_INTERRUPT); /* SPI5 AsyncTransmit 完成回调 */ static void Spi5_EndCallback(uint8 Instance, Lpspi_Ip_EventType Event) { (void)Instance; if (Event == LPSPI_IP_EVENT_END_TRANSFER) { Spi5TransferOk = TRUE; Spi5TransferFault = FALSE; } else /* LPSPI_IP_EVENT_FAULT */ { Spi5TransferFault = TRUE; Spi5TransferOk = FALSE; } Spi5TransferDone = TRUE; } Re: SPI communication failed in DMA mode(S32k328) こんにちは、 @VaneB ご回答に基づき、 RM構成のDMAMUXソースをチャンネル16とチャンネル17に変更し、DMAも対応するチャンネル16とチャンネル17に設定しました。 1. コメントアウトしました Rm_Init(&Rm_Config); 予約する Dma_Mux_Ip_Init(&Dma_Mux_Config); 割り込みは正常に発生しました。 2. コメントアウトしました Dma_Mux_Ip_Init(&Dma_Mux_Config); 予約する Rm_Init(&Rm_Config); それでもハードウェアエラーが発生します。 今は正常に動作しています。この問題が解決すれば完璧です。本当にありがとうございました! BR、zyzzzz Re: SPI communication failed in DMA mode(S32k328) こんにちは@zyzzzz あなたの設定に関して、一つ気づいた点があります。LPSPI5をDMAを使用するように設定していますが、しかし、RM構成では、チャネル0とチャネル1に割り当てられたDMAのMUXソースはLPSPI_1に対応し、LPSPI_5に対応していません。 また、既に電話をかけている場合は、 Dma_Mux_Ip_Init(&Dma_Mux_Config); また、以下の番号に電話する必要はありません。 Rm_Init(&Rm_Config); あるいはその逆も然り。これは、Rm_Init() が内部的に以下の初期化シーケンスを実行するためです。 Rm_Init() └─ Rm_InitGroup1() └─ Rm_Ipw_Dma_Mux_Init() └─ Dma_Mux_Ip_Init() その結果、DMAマルチプレクサが2回初期化されることになる。初期化関数は1つだけにしておくことをお勧めします。 BR、VaneB Re: SPI communication failed in DMA mode(S32k328) こんにちは@zyzzzz DMAチャネルの設定はDMAMUX0を使っているのに気づきました。ただし、リファレンスマニュアルに付属するS32K3xx_DMAMUX_map.xlsxファイルを参照すれば、LPSPI_5 DMA要求がDMAMUX0ではなくDMAMUX1にマッピングされていることを確認できます。 DMAMUXインスタンス0ではなくインスタンス1を使用するように設定を更新してください。 Re: SPI communication failed in DMA mode(S32k328) こんにちは、 @VaneB ご返信ありがとうございます。おっしゃることは理解できますが、現時点ではDMAMUXインスタンス1を選択することはできません。 DMA_INSTANCE_0を選択してからDMAハードウェアチャネル16を選択すると、DMA MuxソースとしてDMA_MUX_1_LPSPI_5_TX_REQUESTを選択できます。
記事全体を表示
#S32K312 IO 输入配置 我想使用LPUART0 RX,需要配置IMCR[699],但规范中只列出了IMCR[473],那我该怎么办? Re: #S32K312 IO input config 嗨@joshua9264 S32K3xx 参考手册第 12 版第 10.1.2 节指出: “附件 IOMUX 文件中定义的 IMCR 相对于 SIUL2 内存映射部分中定义的 IMCR 编号有 512 的偏移量。” 为了帮助阐明如何应用偏移量,RM 第 4.4.3 节还提供了一个示例。 BR,VaneB Re: #S32K312 IO input config 是的,我找到了。谢谢
記事全体を表示
关于MIMXRT1170和MIMXRT1180中外部存储器接口的ECC支持需要进一步说明 您好,NXP团队, 我们正在评估MIMXRT1170和MIMXRT1180在内存完整性是关键要求的关键应用中的性能。因此,了解这些设备上的确切 ECC 覆盖范围对于我们的架构和设备选择过程非常重要。 在查阅了现有文档后,我们未能找到关于哪些外部存储器接口提供 ECC 保护以及如何实现 ECC 的清晰总结。 1. 外部接口 ECC 覆盖范围 对于 MIMXRT1170 和 MIMXRT1180,下列哪些接口支持 ECC? FlexSPI NOR闪存 FlexSPI HyperFlash FlexSPI 超级内存 SEMC 同步动态随机存取存储器(SDRAM) SEMC SRAM/PSRAM eMMC SD卡接口 其他外部存储器接口(如有) 2. ECC实施 对于每个支持的接口: 硬件控制器是否原生支持ECC? ECC功能在硬件中是自动激活的,还是需要软件配置? 3. XECC 的使用 (RT1170) 参考手册讨论了 XECC 模块;但是,它与外部存储器的关系并不完全清楚。 请问您能否解释一下: 哪些存储器/接口可以通过 XECC 进行保护? XECC 是否仅适用于内部存储器,还是也可以保护存储在外部 同步动态随机存取存储器(SDRAM)、SRAM、HyperRAM、闪存等中的数据? 是否有任何使用示例或应用笔记来展示 XECC 对外部存储器接口的保护? 问候, Pooja Re: Clarification Required on ECC Support for External Memory Interfaces in MIMXRT1170 and MIMXRT118 i.MX RT1170 ECC 应用您可以参考 AN13204 了解 ECC 启用方法。 ECC主要用于内部存储器,对于外部存储器,ECC主要用于并行和串行的与非设备。您可以访问UM网站查看详细信息。你想使用哪种类型的内存进行ECC纠错? Re: Clarification Required on ECC Support for External Memory Interfaces in MIMXRT1170 and MIMXRT118 你好@Pooja_04 , 谢谢你的提问! 1. 外部接口 ECC 覆盖范围 MIMXRT1170 FlexSPI 和 SEMC 控制器 本身并不为外部存储器数据路径提供通用的原生 ECC。然而,RT1170集成了 三个独立的外部ECC控制器(XECC)实例,分别与 FlexSPI1、FlexSPI2 和 SEMC。eMMC 和 SD 卡(通过 uSDHC) 没有MCU端ECC。 MIMXRT1180 目前的产品文档明确规定了 SEMC Raw NAND 接口的硬件 ECC。确实如此。 RT1180 文档并未指定 SEMC SDRAM/SRAM、FlexSPI NOR/HyperFlash/HyperRAM 或 SD/eMMC 的通用控制器端 ECC。 无法识别 RT1170 型 XECC_FLEXSPI / XECC_SEMC 模块。eMMC/SD 设备可能实现内部介质 ECC,SD/eMMC 协议使用 CRC 进行传输错误检测,但这些机制不应被视为 MCU 端到端 ECC 保护。 2. ECC实施 MIMXRT1170 — XECC(外部存储器): ECC是 FlexSPI/SEMC 控制器本身不提供此功能;此功能由专用的 XECC 模块提供。 ECC不会自动启用。软件(或适用的 ROM/熔丝流程,通过熔丝)必须配置 ECC 地址区域并启用读/写 ECC 处理。 每个 XECC 实例支持 它具有四个可配置的受保护地址窗口,并且每个 32 位数据字都带有 32 位 ECC。 必须先初始化(预加载)整个区域,然后才能读取;否则读取操作将引发 ECC 错误。 MIMXRT1180 — SEMC 与非硬件 ECC: Provided natively by the SEMC controller hardware for the RAW NAND interface (8/16-bit). 3. XECC 的使用 (RT1170) XECC 旨在用于 外部存储器。这是 不适用于内部存储器——内部 TCM/Cache/OCRAM 使用独立的 ECC 机制(内核内置 ECC 和 FlexRAM/MECC 控制器)。 XECC 可以保护外部 同步动态随机存取存储器(SDRAM)、SRAM/PSRAM(SEMC 后面)和 NOR Flash / HyperFlash / HyperRAM(FlexSPI1/FlexSPI2 后面)中的数据。 使用示例/文档: AN13204 — “i.MX RT1170 ECC 应用” (涵盖外部存储器的 XECC、熔丝/软件配置、ROM 预加载、错误注入): https://www.nxp.com/docs/en/application-note/AN13204.pdf (配套代码:AN13204SW) MCUXpresso SDK XECC 示例 (仅限RT1170/RT1160) i.MX RT1170 参考手册 (IMXRT1170RM) — 专用的 XECC 分会。 因此,如果ECC保护 外部 SDRAM/SRAM 或 FlexSPI Flash/HyperRAM 这是您的关键应用程序的硬性要求。 RT1170(通过 XECC) 符合这一点,而 RT1180 没有提供等效的外部 ECC 控制器——在 RT1180 上,控制器侧的外部 ECC 仅限于 SEMC RAW NAND 接口。 此致, 加文
記事全体を表示
利用管道进行日志记录 大家好, 我正在尝试集成 freemaster pipes 进行日志记录(以后可能会用到它的更多功能)。 由于我使用的是 Linux 系统,所以我尝试了 freemaster light + python 的方案。 我可以正常连接,但是当尝试打开管道并打印管道日志消息时,我没有通过 rpc 服务器收到任何数据。 为了验证目标实现,我还通过 Windows GUI 进行了检查,发现它可以正确读取管道,因此问题似乎出在 PC 端。 请参见附件中的示例 Python 脚本。任何提示都欢迎。 顺祝商祺! Re: Utilize pipe for logging 没关系,看来我需要在接收端显式调用 PipeFlush 函数。没想到会这样。附件为可运行示例,供您参考。 Re: Utilize pipe for logging 你好, 太好了,你终于搞定了。我确认需要调用 PipeFlush 函数,因为它会导致管道数据在两个方向上交换。实际上,这是唯一一个会导致物理数据传输的管道调用。PC 端和目标端的所有其他操作都只是将数据缓冲到管道缓冲区。 使用 FreeMASTER 协议时,PC 是唯一的通信启动器。目标板无法自行启动。PipeFlush 是 PC 给目标用户一个机会来报告(然后发送)任何新的管道数据的地方。 问候, 米哈尔
記事全体を表示
LS1088AのDDRvツールに問題があります こんにちは、LS1088A SoCベースのカスタムボード上で新しいタイプのDDR4 SO-DIMMを検証しようとしているのですが、DDRvで問題が発生しています。過去にいくつかのDDR4モデルを検証しましたが、問題は発生しませんでした。 私が検証しようとしている新しいDDRモデルは、メンフィスのB075I IMM2G72D4SOD8AGです。その速度制限は2,666ですが、2,100MT/sで運行したいと考えています。QorQの新しい構成プロジェクトを作成し、SPD経由でDDR構成を正常に読み込むことができました。しかし、最初のステップ(クロックのセンタリング)は「自動検索と書き込みレベリング開始値の検出」部分で0.04%で一貫して失敗します。 テスト結果の概要を見ると、テストが失敗し、理由は「DDRインターフェースがWRLVL_START値以外の原因で故障しています。ボードのハードウェア問題を調査してください。" ログセクションには、以下の情報が表示されます。 ################## ## Result for: wrlvl_searcher ## ## ## Run  1 ## ####################################   テスト結果: [ ============================================================ 更新: WRLVL_CNTL = 0x86550605、WRLVL_CNTL_2 = 0x00000000、WRLVL_CNTL_3 = 0x00000000、SDRAM_CLK_CNTL = 0x02800000     ============================================================ 更新: WRLVL_CNTL = 0x86550607、WRLVL_CNTL_2 = 0x09060C0F、WRLVL_CNTL_3 = 0x0E110B0E、SDRAM_CLK_CNTL = 0x02800000     ============================================================ 更新: WRLVL_CNTL = 0x86550607、WRLVL_CNTL_2 = 0x09050C0F、WRLVL_CNTL_3 = 0x1611130E、SDRAM_CLK_CNTL = 0x02800000     DDRインターフェースがWRLVL_START値以外の原因で故障しているので、基板のハードウェア問題を調査してください。 <> {{DDR interface is failing due to an issue other than WRLVL_START values, please investigate HW issues on the board.}}     エラーキャプチャレジスタ: 0xE20、0x00000000 0xE24、0x00000000 0xE28、0x00000000 0xE40、0x00000080 0xE44、0x00000000 0xE48、0x0000001D 0xE4C、0x00000000 0xE50、0x00000000 0xE54、0x00000000 0xE58、0x00010000     ごみ: 0xF00、0x00000000 0xF04、0x00001002 0xF08、0x0000000A 0xF0C、0x14000C20 0xF10、0x00000000 0xF14、0x00000000 0xF18、0x00000000 0xF1C、0x00000000 0xF20、0x00000000 0xF24、0x2F003500 0xF28、0x2A003600 0xF2C、0x3E004A00 0xF30、0x44004600 0xF34、0x3A007000 0xF38、0x00000000 0xF3C、0x00000000 0xF40、0x00000000 0xF44、0x00000000 0xF48、0x00000001 0xF4C、0x94000000 0xF50、0x0F001300 0xF54、0x0C001800 0xF58、0x1F002C00 0xF5C、0x22002700 0xF60、0x1C000000 0xF64、0x00009000 0xF68、0x00000020 0xF6C、0x00000000 0xF70、0x0060007B 0xF74、0x00000000 0xF78、0x00000000 0xF7C、0x00000000 0xF80、0x00000000 0xF84、0x00000000 0xF88、0x00000000 0xF8C、0x00000000 0xF90、0x00000000 0xF94、0x80000000 0xF98、0x00000000 0xF9C、0x29002B00 0xFA0、0x2B002B00 0xFA4、0x27002D00 0xFA8、0x28002E00 0xFAC、0x27000000 0xFB0、0x10000003 0xFB4、0x42344241 0xFB8、0x40334332 0xFBC、0x43404150 0xFC0、0x00004133 0xFC4、0x44424444 0xFC8、0x44415134 0xFCC、0x51414251 0xFD0、0x42414241 0xFD4、0x50434252 0xFD8、0x50444342 0xFDC、0x42413444 0xFE0、0x43514340 0xFE4、0x44424444 0xFE8、0x42514441 0xFEC、0x40423443 0xFF0、0x43424342 0xFF4、0x43415042 0xFF8、0x51415341 0xFFC、0x54000D0D       データ: 0x00000005 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000   ]   検証手順が失敗した際の詳細なCCSログも添付しました。   これが何を意味するのか、また問題のデバッグ方法を説明していただけますか? QorIQ LS1デバイス Re: Problem with DDRv tool on LS1088A 新しいタイプのDDR4 SO-DIMMと比べて、以前使われていたSODIMMはどのようなものでしたか?新旧間の変更点 Re: Problem with DDRv tool on LS1088A こんにちは、 あなたの具体的なダンプに関して最も有効な解釈は、コントローラがトレーニング中に自動キャリブレーションエラー( ACE )を発生させ、DDRvの書き込みレベリング検索が調整しても有効な動作領域を見つけられなかった WRLVL_START です。これはまずリセット/クロック/構成/DQマップ/SIチェックを指し示しており、DDRリセットと DQn_MAP は、NXPのデバッグ履歴においてこのDDRv障害クラスに繰り返し関連付けられているため、優先順位が高い。ですので、チューニングマージンを決める前にDDRクロック/RCW、DDRリセットタイミング、SPD由来のランク/ジオメトリ、DQマッピング、パワー/SIを確認してください。 よろしくお願いします。
記事全体を表示
S32K3のeTPUクランク、カム、インジェクション、イグニッション こんにちは、 クランクとカムの信号に合わせてインジェクションと点火を作動させるドライバを実装する必要があります。 このドライバを実装するための最適なソリューションを理解する必要があります。 私の疑問は次のとおりです: 1) AN4907SW.zip で提供される API は、S32K3xx に存在する eTPU と互換性がありますか? 2)いいえの場合、この API を S32K3xx に適合させるのは良い解決策ですか、それとも ConfigTool を使用するのが最善の解決策でしょうか? このアプリケーションについて S32K3xx の例はありますか? よろしく、フランチェスコ。 Re: eTPU crank, cam, injections and Ignitions on S32K3 こんにちは@francescovico ビッグ エンディアンからリトルエンディアンにデータを変換するには、データ型のサイズに応じてビット シフトとマスクを調整してバイト順序を逆にする必要があります。 GCC は、このプロセスを簡素化する組み込み関数を提供します。例: uint32_t __builtin_bswap32 (uint32_t x)。詳細については、GCC ドキュメントの7.2.3 バイトスワッピング組み込みを参照してください。 Re: eTPU crank, cam, injections and Ignitions on S32K3 こんにちは@VaneB 、 私が正しく理解していれば、オートモーティブ機能 (CRANK、SPARK...) はビッグエンディアンマイクロコントローラ用に作られています。 S32K364 (リトルエンディアン) 上のオートモーティブ機能で eTPU を使用するには、次を選択して関数セットをダウンロードする必要があります。 そして関数を変更します: uint32_t *fs_memcpy32(uint32_t *dest、uint32_t *source、uint32_t size); void fs_memset32(uint32_t *開始、uint32_t 値、int32_t サイズ); 各 32 ビット値を交換して、リトルエンディアン コードとパラメータを読み書きするというのは本当ですか? よろしく、フランチェスコ。 Re: eTPU crank, cam, injections and Ignitions on S32K3 こんにちは@francescovico 電動化アプリケーション向け S32K39/37/36 マイクロコントローラにはeTPU が含まれています。ただし、現在、これらのデバイス向けに利用できる MPC5634 の AN4907 に類似した専用のドキュメントやデモはありません。 ただし、AN4907 ドキュメント、デモ、マイクロコードは S32K39/37/36 ファミリに適していますが、これらのデバイスはリトルエンディアン アーキテクチャを使用していることに注意してください。したがって、メモリ アクセス API を変更する必要があります。 リトルエンディアン に更新された CodeWarrior eTPU 関数セレクタ でモータ制御関連のモジュールを参照できます。 BR、ヴェインB Re: eTPU crank, cam, injections and Ignitions on S32K3 指摘していただきありがとうございます! エンディアン変換の問題が発生しました。その結果、欠落した歯のマスクが正しく構成されず、1 回転あたり 350 度、または 1 サイクルあたり 700 度とカウントされました。 現在、元の投稿のデモ アプリは修正されています。 Re: eTPU crank, cam, injections and Ignitions on S32K3 こんにちは@MilanBrejlさん、 現在、Fuel Cyl 1 etpu ドライバを使用しようとしています。 ドライバは s24AngleNormalEnd を「開始角度」として使用し、s24AngleStop で噴射を停止するようです。 u24InjectionTime の持続時間は決して尊重されません。 それは可能ですか? .rarが添付されていますインジェクターパラメータが以下の「燃料シリンダー 1」のピコスコープ取得を含むファイル: Etpu_Fuel_Ip_ConfigType fuel_1_config = { .s24角度法線終了= DEG2TCR2(-180)、 .s24アングルストップ= DEG2TCR2(-360)、 .s24角度オフセット再計算= DEG2TCR2(-30)、 .u24注入時間= USEC2TCR1(1200)、 .u24補償時間= USEC2TCR1(0)、 .u24注入時間最小値= USEC2TCR1(0)、 .u24オフタイム最小値= USEC2TCR1(0)、 .eGenerationDisable= ETPU_FUEL_GENERATION_ALLOWED }; ピコスコープ取得では、正確に 180° で注入が開始され、360° で注入が停止し、注入持続時間が 30 ms (1.2 ms であるべき) であることが確認できます。 よろしく、フランチェスコ。 Re: eTPU crank, cam, injections and Ignitions on S32K3 こんにちは@MilanBrejlさん、 現在、Fuel Cyl 1 etpu ドライバを使用しようとしています。 ドライバはs24AngleNormalEnd を「開始角度」として使用し、s24AngleStop ですべての噴射を停止するようです。 u24InjectionTime の持続時間は決して尊重されません。 それは可能ですか? .rarが添付されていますインジェクターパラメータが以下の「燃料シリンダー 1」のピコスコープ取得を含むファイル: Etpu_Fuel_Ip_ConfigType fuel_1_config = { .s24角度法線終了= DEG2TCR2(-180)、 .s24アングルストップ= DEG2TCR2(-360)、 .s24角度オフセット再計算= DEG2TCR2(-30)、 .u24注入時間= USEC2TCR1(1200)、 .u24補償時間= USEC2TCR1(0)、 .u24注入時間最小値= USEC2TCR1(0)、 .u24オフタイム最小値= USEC2TCR1(0)、 .eGenerationDisable= ETPU_FUEL_GENERATION_ALLOWED }; ピコスコープ取得では、正確に 180° で注入が開始され、360° で注入が停止し、注入持続時間が 30 ms (1.2 ms であるべき) であることが確認できます。 よろしく、フランチェスコ。 Re: eTPU crank, cam, injections and Ignitions on S32K3 こんにちは@MilanBrejlさん、 おっしゃる通り、 s24AngleOffsetRecalc は正の数である必要がありますが、次のように記述します。 s24角度オフセット再計算 = DEG2TCR2(30) 結果は同じです(。 私は 16 チャネルの 2 つの ETPU (A と B) を備えた S32K364 を使用しています。 ETPUA で燃料ドライバーを使用するとドライバーは正常に動作しますが、ETPUB チャネル 0 を使用する必要があります。 私の必要性は、STAC レジスタを使用して、ETPUA から ETPUB に TCR1 と TCR2 を共有することです。 STAC レジスタが正しく初期化されていない可能性があります。 よろしく、フランチェスコ。 Re: eTPU crank, cam, injections and Ignitions on S32K3 こんにちは@francescovicoさん、 これは、eTPU1 から eTPU2 に TCR1 と TCR2 を共有するように STAC_ENG1 および STAC_ENG2 レジスタを設定する方法です。 役に立つかどうか教えてください。 よろしくお願いいたします。 ミラノ Re: eTPU crank, cam, injections and Ignitions on S32K3 こんにちは@MilanBrejlさん、 私のレジスターはあなたの提案と全く同じです: しかし、問題はまだ存在しています。 添付のピコスコープ取得では、ETPU A で生成されたスパークが青色で、ETPU B で生成されたスパークが赤色で確認できます。 両方のスパークの終了角度は 180 度、滞在時間は 8000 マイクロ秒です。 よろしく、フランチェスコ。   Re: eTPU crank, cam, injections and Ignitions on S32K3 こんにちは@francescovicoさん、 私のサイトでもあなたの問題を再現し、根本的な原因を見つけました。両方の eTPU エンジン間で TCR1/TCR2 時間/角度バスを共有するだけでは不十分です。スパークおよび燃料機能は、実際のエンジン速度に基づいて時間を角度に変換します。TRR(ティック レート レジスタ)を使用します。このレジスタは、Angle Clock ロジックの一部であり、eTPU A で実行される Crank eTPU 機能によって管理されます。したがって、TRR の正しい値は eTPU A でのみ保持されます。次に、eTPU B TRR を使用した eTPU B の時間から角度への変換で間違った結果が返されます。 これはかなり基本的な問題で、おそらく両方の eTPU エンジンでエンジン制御を実行している人に会ったことがないので、これは解決されていません。特に、新しい S32K3 デバイスは 16+16 チャネルに制限されているため、これは重要になります。このユースケースを提起していただき、またお待ちいただきありがとうございます。 添付のデモ アプリケーションは、(このスレッド内の) 以前のものに基づいており、次の変更が追加されています。 Spark 2 チャネルは eTPU エンジン A から eTPU エンジン B に移動されます。 チャネルマスクはそれに応じて更新されます チャネルリンクは両方のエンジンの使用をサポートする必要があります(マクロ ETPU_IP_CHANNEL_TO_LINK を使用) ピン構成が更新され、割り込み構成が更新されました Crank eTPU FW の新機能: eTPU FW イメージが更新されました。Crank 関数は両方のエンジンで実行でき、他の eTPU エンジンの TRR 値も更新できます。 この新機能では、クランク構成に1つの新しいパラメータを設定する必要があります。 どこ これが役に立つことを願います。 よろしくお願いいたします。 ミラノ Re: eTPU crank, cam, injections and Ignitions on S32K3 こんにちは@MilanBrejlさん、 今では完璧に動作しています。 サポートしていただき本当にありがとうございます! よろしく、フランチェスコ。 Re: eTPU crank, cam, injections and Ignitions on S32K3 こんにちは。私もK396基板について調べており、クランクシャフト、カムシャフト、オイルインジェクターにETPUを使用したいと考えています。この件についてもう少し詳しくお話しいただけますでしょうか?
記事全体を表示
Utilize pipe for logging Hi community, I am trying to integrate freemaster pipes for logging (and maybe use more of its functionality later on). As I am running linux I tried to go the freemaster light + python path. I can properly connect but when trying to open the pipeline and print my piped log messages I am not receiving any data via the rpc server. To verify the target implementation I also checked via the Windows GUI which could read the pipe properly, so the issue seems to be on the PC side. See attached example python script. Any hints welcome. best regards Re: Utilize pipe for logging Never mind, seems I have to explicitly call PipeFlush on the receiver side. Did not expect that. Attached the working example as reference. Re: Utilize pipe for logging Hello,  it is great you got it finally working. I confirm the PipeFlush needs to be called as it causes the pipe data to be exchanged in both directions. This is actually the only pipe call which causes a physical data transfer. All other operations at both PC and target sides are just buffering the data to pipe buffers. When using FreeMASTER protocol, the PC is the only initiator of communication. The target board cannot start it by itself. The PipeFlush is the place where PC gives the target a chance to report (and then send) any new pipe data. Regards, Michal
記事全体を表示
マイクロコントローラ の選び方は?位置制御のためにエンコーダー付きのモーターを3つ制御する必要があります。 ステッピングやBLDCモーター(+モータ・ドライバまたはESC)で、xyz軸方向の負荷(例えば約3kg)の位置を制御したいと考えています。フィードバックループ用のエンコーダーやセンサも追加したいと思っています。 そのため、適切なマイクロコントローラを選ぶのに苦労しました。ブランドについては、STM32かESP32のどちらかにしようと考えています。3つのモーターがあるため、3つのPWM出力信号が必要ですが、クロック周波数や外部部品の必要性など、その他の要件が満たされているかどうかをどのように判断すればよいでしょうか? Re: How to choose a microcontroller? Need to control 3 motors with encoders for position control. こんにちは、 @pekomsさん MCXを選択する場合は、このプロジェクトではMCX A34x / A344~A346から始めてください。180 MHzのCortex-M33、2つのFlexPWM/eFlexPWMブロック、多数のPWM出力、ADC、タイマー、そしてエンコーダフィードバック用のハードウェア直交デコーダブロック2つを備えているため、3軸モーター制御に最も強力なMCX適合です。 カタログを精査した結果、この種のタスクに適したハイエンドMCXの主要候補として、MCX N94xとMCX A34xが浮上した。 BR ハリー
記事全体を表示
How to choose a microcontroller? Need to control 3 motors with encoders for position control. Im looking to control the position of a load (lets say around 3 kg) in xyz axis with either steppers or BLDC motors (+Drivers or ESC). I want to add encoders as well or some sensors for feedback loop. Based on that, I struggled to pick an appropriate microcontroller. I was thinking either STM32 or ESP32 for the brand. It requires 3 PWM output signals (since 3 motors), but how do I know if everything else is enough like the frequency of the clock, do I need external components, etc? Re: How to choose a microcontroller? Need to control 3 motors with encoders for position control. Hi @pekoms  For an MCX choice, start with MCX A34x / A344–A346 for this project. It is the strongest MCX fit for 3-axis motor control because it has a 180 MHz Cortex‑M33, two FlexPWM/eFlexPWM blocks, many PWM outputs, ADCs, timers, and two hardware quadrature decoder blocks for encoder feedback. A catalog pass also surfaced MCX N94x and MCX A34x as the main higher-end MCX candidates for this class of task. BR Harry
記事全体を表示
ログ記録にパイプを利用する こんにちは、コミュニティの皆さん、 ログ記録のためにfreemasterパイプを統合しようとしています(そして、将来的にはその他の機能も利用したいと思っています)。 Linuxを使っているので、FreeMaster Light + Pythonの道を試しました。 正常に接続はできますが、パイプラインを開いてパイプログメッセージを印刷しようとすると、rpcサーバー経由でデータが一切届きません。 ターゲット実装を確認するために、Windows GUIでパイプを正しく読み取れるか確認したので、問題はPC側にあるようです。 添付のPythonスクリプトの例を参照してください。どんなヒントでも歓迎です。 よろしくお願いいたします Re: Utilize pipe for logging まあいいや、レシーバでPipeFlushを明示的に呼ぶ必要があるようだ。それは予想外だった。参考として、動作例を添付しました。 Re: Utilize pipe for logging こんにちは、 ようやく動作するようになってよかったですね。PipeFlushを呼び出す必要があることを確認しました。なぜなら、この関数はパイプデータの双方向交換を引き起こすからです。これは、物理的なデータ転送を引き起こす唯一のパイプ呼び出しです。PC側とターゲット側の両方におけるその他の操作はすべて、データをパイプバッファにバッファリングするだけです。 FreeMASTERプロトコルを使用する場合、通信の開始者はPCのみとなります。ターゲットボードは自動で起動できません。PipeFlushは、PCがターゲットに対して新しいパイプデータを報告(そして送信)する機会を与える場所です。 よろしくお願いいたします。 ミハル
記事全体を表示
如何选择微控制器?需要使用编码器控制3个电机进行位置控制。 我希望使用步进电机或无刷直流电机(+驱动器或电调)来控制负载(假设约为 3 公斤)在 xyz 轴上的位置。我还想添加编码器或一些传感器用于反馈回路。 基于此,我很难选择合适的微控制器。我当时考虑的是STM32或者ESP32作为品牌。它需要 3 个 PWM 输出信号(因为有 3 个电机),但我如何知道其他方面是否足够,例如时钟频率、是否需要外部元器件等等? Re: How to choose a microcontroller? Need to control 3 motors with encoders for position control. 嗨@pekoms 对于 MCX 选择,本项目建议首先选择 MCX A34x / A344–A346。它是最适合三轴电机控制的 MCX,因为它具有 180 MHz Cortex-M33、两个 FlexPWM/eFlexPWM 模块、多个 PWM 输出、ADC、定时器和两个用于编码器反馈的硬件正交解码器模块。 目录浏览还发现 MCX N94x 和 MCX A34x 是此类任务的主要高端 MCX 候选产品。 BR 哈里
記事全体を表示
Gui_Guider may freeze when generating C code. After importing the font file, the generated C code keeps getting stuck. Even after I reduced the page to a single size and removed the icons to create a simple interface, it still gets stuck in the "Generating C code" state. Re: Gui_Guider在生成C code时会出现卡死的情况 I found the problem is that when I directly import a new font into Gui_Guider, the Generating C code freezes. How can I solve this problem? 回复: Gui_Guider在生成C code时会出现卡死的情况 Hi @vettle  May I ask what font you imported? Will this problem occur if you change the font? BR Harry
記事全体を表示
Gui_Guider在生成C code时会出现卡死的情况 在导入字体文件后生成C代码会出现一直生成的情况,我将页面缩减成一个,去除图标生成一个简单的界面也会一直卡在Generating C code的情况。 Re: Gui_Guider在生成C code时会出现卡死的情况 我发现原因就是我直接在Gui_Guider里导入一个新的字体然后Generating C code就会出现卡死,我如何解决这个问题? 回复: Gui_Guider在生成C code时会出现卡死的情况 嗨@vettle 请问您导入的是什么字体? 如果更改字体,还会出现这个问题吗? BR 哈里
記事全体を表示
Toolbox workflow 1 Table of Contents • Introduction • Overview • Context • References • Conclusion 2 Introduction This article provides a high-level overview of the typical workflow for developing an application using the toolbox. It explains how the main development stages fit together, from preparing the environment and selecting the target hardware to configuring the project, generating code, building the application, programming the target, and validating the results. The purpose of this topic is to help users understand the overall process and to guide them toward the related articles that describe each stage in more detail. 3 Overview Workflow Scope The workflow described in this article covers the main steps typically followed when developing an application with the toolbox. After the toolbox and supporting environment are prepared, the user can create a new model or open an existing example, select the target hardware, configure the required software components, prepare the Simulink model, generate code, build the application, program the target device, and debug and validate the behavior on hardware. This article is intended as an overview topic and does not replace the more detailed setup, modeling, and debugging documentation. Target Audience This article is intended for users who want to understand the overall development flow supported by the toolbox. It is useful both for new users who start from supported examples and evaluation boards and for advanced users who need to adapt the workflow to a custom target or project configuration. 4 Context Prerequisites Before following the workflow described in this article, the development environment should already be prepared. The setup process, including toolbox installation and the basic steps required to run an application, is described in the previous article. Depending on the selected project and application requirements, additional tools such as S32 Configuration Tools or EB tresos may be needed, especially when the default project configuration must be modified or when a custom project is created. Toolbox Workflow The development flow typically starts with creating a new project or opening an existing example and then selecting the target hardware. Figure 1. Opening a Simulink project or toolbox example. The selected target determines the available peripherals, supported examples, software configuration options, and build settings. As part of this step, the user can start from the default project associated with the selected target. This default project provides a ready-to-use baseline configuration and is typically the recommended option for evaluation boards and quick start development. For more advanced use cases, the workflow can also use a custom project configuration adapted to the application requirements. Figure 2. Selecting a custom project configuration. If the user continues with the default project configuration, additional low-level software changes may be limited. However, when the default project needs to be modified or when a custom project is used, tools such as S32 Configuration Tools or EB tresos may be required. Figure 3. Low-level software configuration using EB tresos or S32 Configuration Tool.  Figure 4. S32 Configuration Tool Configuration Template. Once the software stack is prepared, the Simulink model must be configured. This includes adding and parameterizing the relevant toolbox blocks, defining the application behavior, setting the model parameters, and aligning the model with the selected target and software configuration. Figure 5. Embedded Coder. Figure 6. Build or Generate Code step. After the model configuration is complete, code can be generated from the Simulink model. This step transforms the model into source code suitable for the selected target platform. The generated output reflects both the model behavior and the configuration settings applied in the previous stages. The generated code is then built using a supported compiler toolchain. The build process compiles and links the generated code together with the required software components and libraries. Build settings may vary depending on the target, compiler version, and selected optimization or debug options. Figure 7. Generated code. After a successful build, the application can be programmed onto the target hardware and executed. At this stage, the user can debug the application using the supported debug tools, inspect signals and variables, and verify that the application behaves as expected on the real hardware platform. Figure 8. Programming and debugging the application on target hardware. The final step of the workflow is validation and iteration. If issues are found during testing or debugging, the user may need to update the model, adjust the low-level software configuration, or modify build settings. The workflow is therefore iterative, allowing repeated cycles of configuration, code generation, build, programming, and validation until the desired result is achieved. Related Topics Additional details for each workflow stage are available in related documentation topics. For environment preparation, toolbox setup, and the basic steps required to run an application, refer to the previous article. More detailed information about model creation and configuration is provided in the next article. Other related topics may include examples library, supported boards and derivatives, low-level software configuration, compiler versions and options, and debugger usage. 5 References For more detailed information, refer to the related toolbox documentation and associated setup, modeling, software configuration, compiler, and debugging articles. MathWorks Simulink MathWorks Embedded Coder Generate Code from Simulink Models 6 Conclusion The toolbox workflow provides a structured path from model-based development to execution on the target hardware. Users can start quickly from the default project associated with the selected target, while still having the flexibility to create and use a custom project configuration when required. By following this workflow and using the related detailed documentation, users can iteratively configure, build, program, debug, and validate their applications more efficiently.
記事全体を表示
Battery Management System - Overview 1 Table of Contents • Introduction • Overview • Target Audience • Context • References • Conclusion 2 Introduction A Battery Management System (BMS) is a system that monitors and manages a battery pack to ensure it operates safely, efficiently, and reliably, making it a critical component in electric vehicles. Its main functions include measuring voltages, currents, and temperatures and balancing the cells to maintain consistent performance. This overview introduces a series on the architecture, development and integration of a battery management system developed using NXP hardware and software. To accelerate this process, MathWorks ecosystem is used to streamline the development, maintain traceability from model to implementation and to validate complex embedded applications.   3 Overview Articles roadmap Developing a battery management system is a complex undertaking, and explaining it thoroughly requires a structured series of articles. Each article focuses on a key stage of the development process, offering detailed insight into how such a system is designed, implemented, tested, and validated from concept to deployment. The series includes the following articles: Software and Hardware Environment - An overview of the required software environment, including NXP software development kits (SDKs), real-time drivers (RTDs), and MathWorks toolboxes, together with the hardware platform used in the application. Architecture and Model Description - A detailed description of the system architecture, including the model structure, input and output signals, and the core algorithms used in the battery management system. Validate the BMS Algorithms (Model-in-the-Loop) - An explanation of how validated MathWorks battery management assets - such as state-of-charge (SoC) and state-of-health (SoH) estimation algorithms - can be adapted, integrated, and verified within the application model. Preparing BMS Algorithms for Code Generation (Software-in-the-Loop) - Guidance on generating production-oriented code from validated models and running software-in-the-loop (SiL) simulations to compare code behavior against the model-in-the-loop (MiL) baseline. Bringing the BMS Closer to Hardware (Processor-in-the-Loop) - Steps to prepare the model for execution on target hardware by deploying the generated software to an NXP evaluation board while emulating battery measurements on a host PC. Deployment and Validation on the High-Voltage BMS Reference Design Kit - Configuration of external devices to supply real data to the BMS algorithms, followed by system-level validation. Extending the Controller with CAN Communication - Integration of controller area network (CAN) communication by defining the CAN database, configuring the communication stack, and validating message exchange on the NXP hardware. Final Results - A summary and discussion of results, along with final validation of the complete battery management system. What is the Battery Management System? A Battery Management System (BMS) is a combined hardware and software system responsible for monitoring, controlling, and protecting an electric vehicle's battery pack. Technically, it acts as the central authority that has full visibility into the battery's operating conditions, such as cell voltages, pack current, and temperatures. Based on this information, the BMS makes real-time decisions to keep the battery within safe operating limits. It also enforces critical protections - such as preventing overcharge, over-discharge, over-temperature, or short-circuit conditions - which are essential for safety, reliability, and regulatory compliance. From a functional perspective, the BMS performs several key jobs that directly impact vehicle performance and longevity. These include estimating battery states such as State of Charge (SoC), State of Health (SoH), and available power, which higher-level vehicle systems rely on for range prediction and energy management. The BMS also manages cell balancing, ensuring that individual cells within the pack age uniformly and maintain similar voltage levels. This combination of accurate state estimation and active control helps maximize usable energy, protect the battery from accelerated degradation, and maintain consistent performance throughout the vehicle's life. On the hardware side, a BMS typically consists of sensing components (voltage, current, and temperature sensors), cell monitoring and balancing ICs, a microcontroller, isolation components, and communication interfaces. These elements work together to acquire high-precision measurement data from the battery pack and execute control actions such as enabling contactors or activating balancing circuits. In many architectures, the system is distributed, with multiple cell monitoring units communicating with a central BMS controller. The software layer ties everything together and is often the most complex part of the system. BMS software includes low-level drivers for sensors and communication, real-time control logic, diagnostic and fault-handling mechanisms, and advanced algorithms for state of charge estimation. It must integrate seamlessly with the rest of the vehicle through networks such as CAN, allowing the BMS to exchange data with vehicle control units, chargers, thermal management systems, and the powertrain. Through this tight hardware-software integration, the BMS becomes a core enabler of safe operation, efficient energy use, and coordinated vehicle behavior. 4 Target Audience This article series is intended for engineers, technical specialists, and decision-makers involved in the development, integration, or evaluation of high-voltage battery management systems for electric vehicle applications. It is especially relevant for readers who want to understand how BMS algorithms, embedded software, hardware platforms, and validation workflows come together in a complete development process. The content is suitable for both engineers looking for practical implementation guidance and technical stakeholders interested in the benefits of using a Model-Based Design approach with MathWorks and NXP solutions. The main target audience includes: Embedded software engineers Control and algorithm engineers Battery system engineers Electric vehicle system architects Model-Based Design engineers Hardware and integration engineers Test and validation engineers Technical managers and project leads 5 Context In the electric vehicle architecture presented in this series, the Battery Management System is located in the rear zone of the vehicle. It is a safety-critical controller responsible for battery supervision, but it operates within a highly interconnected ecosystem. It bridges: Battery pack (physical layer) Vehicle Control Network (communication layer) Powertrain and Vehicle Behavior (functional layer) The HVBMS is implemented on the reference design bundle for 800 V high-voltage battery management systems. It provides a complete hardware solution including: RD-K358BMU - battery management Unit (BMU) RD33774CNT3EVB - cell monitoring unit (CMU) RD772BJBTPL8EV - battery junction box (BJB) 18 Cell Battery Pack Emulator 6 References Speed-Up BMS Application Development with NXP's HVBMS RD and Model-Based Design Toolbox (MBDT) Model-Based Design Toolbox NXP Community 800 V Battery Management System (BMS) Reference Designs Using ETPL Model-Based Design Toolbox (MBDT) 7 Conclusion This article introduced the Battery Management System within the context of an electric vehicle architecture and established the technical foundation for the rest of the series. It described the role of the Battery Management System and illustrated how a Model-Based Design workflow can be implemented by combining the MathWorks and NXP ecosystems. The next article will focus on the software and hardware environment needed to develop, simulate, and deploy a Battery Management System using MathWorks and NXP solutions.
記事全体を表示
IMX8MPセカンダリイメージブート IMG_CNTN_SET1_OFFSETセカンダリイメージブート(RM 6.1.6.2)は、i.MX8MP上のECSPI("SPI") NORブートで動作しますか、それともFlexSPI NOR(およびSD/eMMC)のみで動作しますか?表6-28では、「SPI」と「FlexSPI NOR」が別々のブートデバイスとして記載されており、セカンダリオフセットの有効値は「FlexSPI NORブートの場合」にのみ記載されています。 Re: IMX8MP secondary image boot こんにちは、 あなたの理解は間違っています。IMG_CNTN_SET1_OFFSETセカンダリイメージブートはSPIデバイスでも動作しますが、オフセットが異なります。 FlexSPI の有効な値は、0、1、2、3、4、5、6、および 7 です。 SPI の場合、ヒューズ値が 10 より大きい場合、セカンダリ ブートは無効になります。n = ヒューズ値が より大きい場合 10. • n == 0: オフセット = 4MB • n == 2: オフセット = 1MB • その他 & n <= 10 : オフセット = 1MB*2^n Re: IMX8MP secondary image boot ありがとうございます。これでオフセットマッピングの問題が解決しました。i.MX8MPボード上で再現するために2つのフォローアップです(ECSPI2でNOR起動、OPEN/非HAB設定、ヒューズ読み取り2 1 = 0 → n=0 → 4MB): ROMがSPI NORのセカンダリイメージに切り替わるトリガーは何ですか?これは無効なプライマリブートヘッダーやイメージ解析失敗、それとも特定のHAB認証失敗なのでしょうか?つまり、セカンダリイメージブートはオープン(非セキュア)構成でも機能するのか、それともデバイスがHABで閉じられている場合にのみ機能するのか? 同じリセット手順にフォールバックするのか、それとも電源のオンオフ/2回目のリセット(永続起動方式)が必要になるのか? 4MBオフセットにあるセカンダリイメージは、別途構築されたブート可能なイメージ(そのオフセット用の独自のIVT/ブートデータ)である必要がありますか、それともプライマリイメージとバイト単位で同一のコピーで十分ですか? Re: IMX8MP secondary image boot i.MX8MPがOPEN(SEC_CONFIG=open、非HAB)構成でECSPI(SPI)NORからブートする場合、IMG_CNTN_SET1_OFFSETセカンダリイメージブートの正確なトリガー条件は何ですか?ROMは無効または消去されたプライマリコンテナヘッダーのセカンダリイメージに切り替わるのか、それともHAB認証失敗時のみ(すなわち(閉鎖/セキュリティ保護された構成の場合のみ)?有効なセカンダリコピーが4MB(fuse n=0)にあり、プライマリヘッダーが消去され、ROMはオープン構成にフォールバックしません。
記事全体を表示
割り込みを有効にせずにDMAでLPI2Cペリフェラルを使うにはどうすればいいですか? こんにちは、 私は NXP S32K396 MCU を扱っており、 割り込みを有効にせずにeDMAを使ってLPI2Cマスタートランザクションを実行したいと考えています。私のプロジェクトでは LPI2C1ペリフェラルを使っています。 以下の割り込みが有効であれば、DMAを使ってLPI2Cの読み書きトランザクションを正常に実行できます: LPI2C1_IRQn eDMA0_DMATTCD_CH16_CH17_IRQn しかし、RTD LPI2C DMAの実装はこれらの割り込みに依存しているようです。 Lpi2c_Ip_MasterSendData()では、LPI2Cマスター割り込みは常にドライバによって有効化されます: さらに、Lpi2c_Ip_MasterTxDmaConfig() および Lpi2c_Ip_MasterRxDmaConfig() によって TX および RX 用に構成された DMA TCD は、常に DMA メジャーループ完了割り込みを有効にします。 Lpi2c_DmaTransferList[9u]. Param = DMA_IP_CH_SET_CONTROL_EN_MAJOR_INTERRUPT ; Lpi2c_DmaTransferList[9u]。値= 1U; また、別の関数であるLpi2c_Ip_MasterSendDataBlocking()では、LPI2C転送用のDMA TCDが設定されていないようです。 DMAを使ってLPI2Cの送受信トランザクション全体を行い、DMAを無効にし、eDMAチャネル割り込みを無効にLPI2C1_IRQnしたいと考えています。   可能であれば、NXPが LPI2CとDMAの両方の割り込みを無効にした状態でDMAを使用するLPI2CマスターTX/RXの例を提供していただけますか?   MCU:NXPS32K396 RTD: 6.0.0 NXP Studio: 3.6.1   どんなご支援でも大変ありがたく思います。どうぞよろしくお願いいたします! 必要なら、プロジェクトを添付できます。 Re: How to use LPI2C peripheral with DMA without enabling any interrupts? こんにちは@rkhw 現在のドライバ実装では、「Lpi2c_Ip_MasterSendData()」は転送完了と状態処理のためにLPI2Cマスター割り込みとDMAメジャーループ完了割り込みの両方に依存しています。 したがって、割り込みを有効にしなければDMAを有効にすることはできません。RTDドライバーはこの使用をサポートしていません。
記事全体を表示
Clarification on Integrating Custom LPDDR5 Timing into i.MX95 OEI and DDR PHY Firmware Usage Hello NXP Team, I am bringing up a custom board based on the i.MX9596 processor with LPDDR5 memory using the i.MX OEI bootloader. I generated the DDR configuration for my custom board using MCUXpresso Config Tools version 26.3. The generated files are: lpddr5_timing.c lpddr5_config.ds peripherals.c peripherals.h pin_mux.c pin_mux.h In the OEI source under boards/mx95lp5/ddr, I found these files: MIMX95_LPDDR5_EVK_19X19_6400MTS_FW2024.09_timing.c MIMX95_LPDDR5_EVK_19X19_6400MTS_FW2024.09_ECC_enabled_timing.c XIMX95LPD5EVK19_6400mbps_train_timing_a1.c I would like to confirm the correct integration procedure for a custom LPDDR5 board. Should the generated lpddr5_timing.c be used in place of MIMX95_LPDDR5_EVK_19X19_6400MTS_FW2024.09_timing.c, with OEI_DDR_CONFIG updated to reference the new timing file? Is XIMX95LPD5EVK19_6400mbps_train_timing_a1.c a silicon-specific training file provided by NXP that should remain unchanged for a custom board? OEI uses the following DDR PHY firmware binaries: lpddr5_imem_v202409.bin lpddr5_dmem_v202409.bin lpddr5_imem_qb_v202409.bin lpddr5_dmem_qb_v202409.bin Can these same firmware binaries be reused on a custom LPDDR5 board as long as the firmware version matches the generated DDR timing configuration? Is the ECC-enabled timing file required only when LPDDR5 ECC is enabled? If ECC is not used on the custom board, is the normal timing file sufficient? Please let me know if any additional files need to be regenerated or modified when migrating from the EVK DDR configuration to a custom LPDDR5 board. Thank you. Re: Clarification on Integrating Custom LPDDR5 Timing into i.MX95 OEI and DDR PHY Firmware Usage Hello, 1. Yes, you need to replace the MIMX95_LPDDR5_EVK_19X19_6400MTS_FW2024.09_timing.c with your custom configuration. 2. That is a different configuration for that specific silicon revision, it can be used as a reference if is your case. If you are not using this configuration, you can leave it untouched. 3. Yes, those binaries can be reused for similar configurations and normal timing file sufficient if you are not using ECC. Best regards.
記事全体を表示