Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
ZephyrにおけるPN5180のサポート追加 こんにちは、ZephyrでPN5180 NFCリーダのサポートが来るかどうか気になっています。NXPのIMXRT1064、PN5180、Zephyrを組み合わせることに非常に興味があります。ZephyrにNFCリーダライブラリを追加したり、NFCリーダライブラリにZephyrのサポートを追加する可能性はありますか?ありがとう! Re: Adding support for PN5180 in Zephyr なぜPN5180はZephyrと併用できないのでしょうか? Re: Adding support for PN5180 in Zephyr こんにちは、 残念ながら。ZephyrはPN5180をサポートしません。詳細については、リンク先の情報をご覧ください。 URL: https://www.nxp.com/design/software/embedded-software/zephyr-os-for-edge-connected-devices:ZEPHYR-OS-EDGE . 良い1日を。 ------------------------------------------------------------------------------- 注記: この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとうございます! - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 -----------------------------------------------------------------------------
查看全文
FS26 RESET 问题 大家好, 我们在SBC部分遇到了RESET问题。 在初步测试期间,我只组装了 NXP Semiconductors MFS2633HMDB2AD SBC 部分,并检查了 RESET 输出。RESET 线为高电平,集成电路工作正常。 组装好 MCU 和其他相关组件后,PMIC RESET 线始终为低电平,所有相关的 RESET 信号都被拉低。 连接 JTAG 调试器后,复位线变为高电平,系统成功进入调试模式。 补充说明: 使用 0Ω 电阻移除 MCU RESET 线。 MCU RESET line is HIGH. PMIC RESET 线保持低电平。 FS26 在调试模式下运行正常。 如果没有 JTAG 连接,PMIC RESET 输出将保持低电平。 这个问题似乎只在MCU集成后才会出现。单独测试时,SBC 部分工作正常,但连接 MCU 后,PMIC RESET 序列无法释放。 谢谢。 Re: FS26 Reset issue 郭伟孙您好, FS26 处于调试模式,所有电源输出(LDO 和 VCORE)均存在且在预期范围内。然而,RESET 线仍然没有变为高电平。 我们的应用程序包含一个外部看门狗,所以我们将其从电路中移除并再次进行了测试。即使移除外部看门狗,RESET 线仍然保持低电平。 请问还有哪些情况可能导致 RESET 线无法释放?或者我们应该进行哪些额外的检查? 谢谢! Re: FS26 Reset issue 在 INIT 阶段设置如上圈出的部分。 Re: FS26 Reset issue FCCU1 和 FCCU2 引脚分别连接推荐的上拉电阻和下拉电阻。我们应该保持这些连接不变,还是建议为了调试也把 FCCU 引脚与 MCU 隔离? Re: FS26 Reset issue 因为在调试模式下 RSTB 仍然拉低,这与 WD 无关。 请尝试在初始化阶段禁用 FCCU 功能,然后再进行测试。 Re: FS26 Reset issue HI 请确认 WD 刷新和电源轨 UV/OV 是否存在错误。 Re: FS26 Reset issue 我们已检查过 FCC 1 和 2 引脚,它们均为低电平,但 RESET 线仍未释放。 Re: FS26 Reset issue 根据我上次的回复,需要在 SBC 的 INIT 阶段禁用此 FCCU 功能以再次进行测试。
查看全文
FS26 Reset issue Hi Team, We are facing a reset issue in the SBC section. During initial testing, I assembled only the NXP Semiconductors MFS2633HMDB2AD SBC section and checked the reset output. The reset line was HIGH, and the IC was working properly. After assembling the MCU and other related components, the PMIC reset line is always LOW, and all associated reset signals are being pulled LOW. When I connect the JTAG debugger, the reset line becomes HIGH and the system enters debug mode successfully. Additional observations: Removed  MCU reset line using a 0Ω resistor. MCU reset line is HIGH. PMIC reset line remains LOW. FS26 is working correctly in debug mode. Without JTAG connection, the PMIC reset output remains LOW. It appears that the issue occurs only after MCU integration. The SBC section works correctly when tested independently, but after MCU connection, the PMIC reset sequence is not releasing. Thanks. Re: FS26 Reset issue Hi Guoweisun, The FS26 is operating in Debug mode, and all the power outputs (LDOs and VCORE) are present and within the expected range. However, the RESET line is still not going HIGH. Our application includes an external watchdog, so we removed it from the circuit and tested again. Even after removing the external watchdog, the RESET line remains LOW. Could you please let us know what other conditions could prevent the RESET line from being released or what additional checks we should perform? Thank you. Re: FS26 Reset issue The FCCU1 and FCCU2 pins are connected with the recommended pull-up and pull-down resistors. Should we leave these connections as they are, or do you recommend isolating the FCCU pins from the MCU as well for debugging? Re: FS26 Reset issue In the INIT phase setting as above circled. Re: FS26 Reset issue We ḥave checked the pins FCC 1 & 2 pin  are low still the reset line is not released high Re: FS26 Reset issue Since in debug mode still RSTB pull low which is not related with WD. Please try to disable FCCU function in INIT phase to test it again. Re: FS26 Reset issue Hi Please Confirm whether there is some error for WD refresh and the power rails UV/OV. Re: FS26 Reset issue According my last reply to disable this FCCU function in the INIT phase of SBC to test again.
查看全文
FS26リセットの問題 チームの皆さん、こんにちは。 SBCセクションでリセットの問題が発生しています。 初期テストでは、NXPセミコンダクターズのSBCセクションMFS2633HMDB2ADのみ組み立て、リセット出力を確認しました。リセットラインはHIGHで、ICは正常に動作していました。 MCUおよび関連部品を組み立てた後、PMICリセットラインは常にLOWとなり、関連するすべてのリセット信号はLOWに引き出されます。 JTAGデバッガを接続すると、リセットラインがHIGHになり、システムは正常にデバッグモードに入ります。 その他の観察事項: 0Ω抵抗を使ってMCUリセットラインを取り外しました。 MCUリセットラインが高値です。 PMICリセットラインはLOWのままです。 FS26はデバッグモードで正常に動作しています。 JTAG接続がない場合、PMICのリセット出力はLOWのままです。 この問題はMCU統合後にのみ発生するようです。SBCセクションは独立してテストすると正常に動作しますが、MCU接続後はPMICリセットシーケンスが解除されません。 ありがとうございます。 Re: FS26 Reset issue ハイ WD refreshと電源レールUV/OVに何らかのエラーが発生していないか確認してください。 Re: FS26 Reset issue デバッグモードでは、RSTB がまだローにプルダウンしているため、これは WD とは関係ありません。 再度テストするために、INITフェーズでFCCU機能を無効にしてみてください。 Re: FS26 Reset issue こんにちは、Guoweisun さん FS26はデバッグモードで動作しており、すべての電源出力(LDOおよびVCORE)は正常に動作し、想定される範囲内にあります。しかし、RESETラインはまだHIGHになりません。 私たちのアプリケーションには外部ウォッチドッグが含まれているため、回路から外して再度テストしました。外部ウォッチドッグを取り外した後も、RESETラインはLOWのままです。 RESETラインの解除を妨げる他の条件や、追加で行うべき点について教えていただけますか? よろしくお願いします。 Re: FS26 Reset issue INITフェーズの設定は、上記のように丸で囲んだ部分です。 Re: FS26 Reset issue FCCU1およびFCCU2のピンは推奨されるプルアップおよびプルダウン抵抗で接続されています。これらの接続はそのままにしておくべきでしょうか?それともデバッグのためにFCCUのピンもMCUから分離することをおすすめしますか? Re: FS26 Reset issue FCC 1番ピンと2番ピンはローレベルですが、リセットラインはハイレベルに解放されません。 Re: FS26 Reset issue 前回の返信でお伝えしたように、SBCのINITフェーズでこのFCCU機能を無効にして再度テストしてください。
查看全文
LLDP SDK で Set Custom Hostname NXP LX2160ARBD BoardのLLDP SDKのホスト名を変更したいです。local.conf で「hostname」と「hostname_pn-base-files」を使ってみましたが、しかしビルド後はデフォルトのホスト名が表示されます。カスタムレイヤーのホスト名とホストファイルを修正するためにbbappend付きのbase-filesレシピも試しましたが、それでもうまくいきませんでした。他にできることは何でしょうか? Re: Set Custom Hostname in LLDP SDK 私はそれぞれのディストリビューションのbbファイルでパラメータHOST_NAME = "CUSTOM_HOSTNAME"を使い、私の場合はls-image-mainです。 カスタムレイヤーにls-image-main.bbappendを作成し、そのファイルにこの行を追加しました。ディストリビューションのレシピをビルディングした後、ホスト名の変更が画像に反映されました。 Re: Set Custom Hostname in LLDP SDK Yoctoにカスタムマシンを追加したい場合は、以下を参照できます https://docs.nxp.com/bundle/UG10081_LLDP_L6.1.55_2.2.0/page/topics/how_to_add_a_custom_machine_in_flexbuild_based_on_.html よろしくお願いします。
查看全文
Can ELE Retain Keys in Host-Inaccessible Non-Volatile Storage? Hi, I would like to ask about persistent key storage for use with the EdgeLock Secure Enclave (ELE). Based on my understanding of the KW47 Security Reference Manual, keys used by ELE for cryptographic operations can be stored persistently using the Key Storage Services. My understanding of the typical flow is as follows: 1. Create a Key Blob for the target key and export it to the host. 2. Store the exported Key Blob in non-volatile memory such as Flash. 3. When the key is needed for a cryptographic operation, import the Key Blob and use the key through ELE. In this approach, the Key Blob is generated by ELE, so the host cannot read the actual key material. However, since the Key Blob itself is stored by the host in Flash, it appears that the host could still delete or overwrite the Key Blob. My question is: Is there a way to store a key (or its Key Blob) in a non-volatile storage area that is accessible by ELE but not accessible by the host, allowing cryptographic operations to be performed by ELE without the key material or Key Blob ever being exposed to the host at any point? In other words, is it possible for ELE to own and manage persistent key storage entirely within a secure region, such that the host never handles the key or Key Blob directly? Thank you in advance for your guidance. Re: Can ELE Retain Keys in Host-Inaccessible Non-Volatile Storage? Hi @t_hosomi, hope you are doing well. Your understanding of the key generation and storage in NVM flow is correct. However, since the ELE does not have a non-volatile memory (as stated in section 10.3.1 of the SRM), the only supported path is to store the exported key blob in host's NVM. Please let me know if this information is helpful. Re: Can ELE Retain Keys in Host-Inaccessible Non-Volatile Storage? Hi RomanVR, Thank you for your response. I understand that ELE itself does not provide non-volatile storage and that persistent key data must therefore be stored in the host's non-volatile memory. Thank you for clarifying this point.
查看全文
Adding support for PN5180 in Zephyr Hi, I was wondering whether or not there would ever come support for the PN5180 NFC reader in Zephyr. I am very interested in combining NXP’s IMXRT1064, PN5180 and Zephyr. Are there any prospects of adding the NFC reader library in Zephyr or adding support for Zephyr in the NFC reader library? Thanks! Re: Adding support for PN5180 in Zephyr What is the reason why PN5180 can not be used in combination with zephyr? Re: Adding support for PN5180 in Zephyr Hello, Unfortunately. Zephyr can't support PN5180. For the more information please refer to the information as the link. URL:https://www.nxp.com/design/software/embedded-software/zephyr-os-for-edge-connected-devices:ZEPHYR-OS-EDGE. Have a nice day. ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -----------------------------------------------------------------------------
查看全文
在 Zephyr 中添加对 PN5180 的支持 您好,我想知道 Zephyr 是否有可能支持 PN5180 NFC 阅读器。我对将 NXP 的 IMXRT1064、PN5180 和 Zephyr 结合起来非常感兴趣。Zephyr 是否有可能添加 NFC 读取器库,或者 NFC 读取器库是否有可能添加对 Zephyr 的支持?谢谢! Re: Adding support for PN5180 in Zephyr 为什么PN5180不能与Zephyr一起使用? Re: Adding support for PN5180 in Zephyr 你好, 很遗憾。Zephyr 不支持 PN5180。更多信息请参考链接中的资料。 URL: https://www.nxp.com/design/software/embedded-software/zephyr-os-for-edge-connected-devices:ZEPHYR-OS-EDGE . 祝你今天过得愉快。 ------------------------------------------------------------------------------- 笔记: - 如果此回复解答了您的问题,请点击“标记为正确答案”按钮。谢谢你! - 我们会持续关注帖子,从最后一条回复发出后持续7周,之后的回复将被忽略。 如果您之后有相关问题,请另开新帖并引用已关闭的帖子。 -----------------------------------------------------------------------------
查看全文
ELE能否将密钥保留在主机无法访问的非易失性存储中? 您好, 我想咨询一下关于 EdgeLock 安全隔离区 (ELE) 的持久密钥存储的问题。 根据我对 KW47 网络安全参考手册的理解,ELE 用于加密操作的密钥可以使用密钥存储服务持久存储。我对典型流程的理解如下: 1. 为目标密钥创建密钥 Blob 并将其导出到主机。 2. 将导出的密钥 Blob 存储在非易失性存储器(例如闪存)中。 3. 当需要密钥进行加密操作时,导入密钥块并通过 ELE 使用该密钥。 在这种方法中,密钥块由 ELE 生成,因此主机无法读取实际的密钥材料。然而,由于密钥块本身由主机存储在闪存中,因此主机似乎仍然可以删除或覆盖密钥块。 我的问题是: 是否有一种方法可以将密钥(或其密钥块)存储在 ELE 可访问但主机不可访问的非易失性存储区域中,从而允许 ELE 执行加密操作,而无需在任何时候将密钥材料或密钥块暴露给主机? 换句话说,ELE 是否有可能完全在安全区域内拥有和管理持久密钥存储,从而使主机永远不会直接处理密钥或密钥块? 感谢您事先的指导。 Re: Can ELE Retain Keys in Host-Inaccessible Non-Volatile Storage? 嗨@t_hosomi ,希望你一切都好。 您对 NVM 流程中密钥生成和存储的理解是正确的。 然而,由于 ELE 没有非易失性存储器(如 SRM 的 10.3.1 节所述),因此唯一支持的路径是将导出的密钥 blob 存储在主机的 NVM 中。 请告诉我这些信息是否有帮助。 Re: Can ELE Retain Keys in Host-Inaccessible Non-Volatile Storage? 你好 RomanVR, 感谢您的回复。 我了解到 ELE 本身不提供非易失性存储器,因此持久密钥数据必须存储在主机的非易失性存储器中。 感谢您澄清这一点。
查看全文
S32K328 HSE-B: Mem_43_INFLSを使用したA/Bスワップの推奨アーキテクチャ(Vector FOTAなし) NXPチームの皆様、こんにちは。 現在、S32K328上で動作する既存のアプリケーションにOTA A/Bスワップのサポートを追加する設計・実装段階にあります。 これは、完全なFOTAフレームワークを統合するのではなく、既存のソフトウェアをOTA機能で拡張する初期実装です。 現在の環境 MCU:S32K328(8MB Pフラッシュ) AUTOSARスタック:ベクターMICROSAR RTD: S32K3_RTD_6_0_0_QLP04_D2508_ASR_REL_4_7_REV_0000_20250822 バイナリ転送インターフェース:UART 画像アクティベーションサービス: HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK HSE A/B スワップは RTD 設定により有効化されます OTAバイナリは、カスタムOTA CDDによってUART経由で受信されます。 現在のVector構成には、NvM/Fee(D-Flash)専用のMemAccMが含まれています。P-FlashアプリケーションをプログラミングするためのMemAccM設定はなく、Vector OTA/FOTAも使用していません。 そのため、OTA CDDのMem_43_INFLSを使って非アクティブなアプリケーションのフラッシュを直接消去・プログラムすることを検討しています。 以下の点についてご指導いただければ幸いです。 1. 推奨されるアプローチ VectorのOTA/FOTAパッケージを使わない場合、A/Bスワップ環境でOTA画像プログラミングを管理するための推奨される低レベルのドライバーはMem_43_INFLSでしょうか? あるいは、MemAccMは、カスタムOTA実装の場合も含め、P-Flashプログラミングに対応するように拡張されるべきでしょうか? 2. 非アクティブなフラッシュブロックのアドレス指定 HSE A/Bスワップを有効にした後: 非アクティブなアプリケーションP-Flashブロックは常にメモリレイアウトで定義された固定物理アドレスを通じてアクセスされるのでしょうか? あるいは、HSEはパッシブブロックに対して何らかの論理マッピングや抽象化を提供しているのでしょうか? 3. 有効化の前提条件 HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK を正常に実行するための必須の前提条件は何ですか? 例: 画像ヘッダー形式 メタデータの要件 整列制約 認証/署名要件 フラッシュ状態または属性 4. フラッシュコントローラの並行処理 S32K328のC40フラッシュコントローラーはDフラッシュ(Fee/NvM)とPフラッシュ(非アクティブブロック)間の同時操作をサポートしていますか? そうでない場合、推奨される同期戦略は何ですか? アプリケーションレベルのスケジューリング RTDドライバ仲裁 MemAccM の使用状況 5. 推奨される建築様式 以下のアーキテクチャはNXPの推奨事項に準拠していますか? UART ↓ カスタムOTA CDD ↓ Mem_43_INFLS(非アクティブなPフラッシュの消去/書き込み) ↓ 画像認証 ↓ HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK ↓ システムリセット ↓ HSE/BAF がパッシブブロックをアクティブ化します 私たちは特に、この軽量化アプローチが適切であり、HSE(環境・安全・衛生)要件に準拠しているかどうかについて、ご助言を求めています。 HSE A/Bスワップ対応のカスタムOTAに関するアプリケーションノート、RTD例、または参考実装があれば、ぜひご指導いただけるとありがたいです。 再開まで今しばらくお待ちください。 よろしくお願いします、 ヴェンカテシュ KV #s32k328 Re: S32K328 HSE-B: Recommended Architecture for A/B Swap using Mem_43_INFLS (without Vector FOTA) こんにちは、 @venkatesh-kv 1.カスタムOTA実装では、パッシブパーティションを消去・プログラムするために直接このMem_43_INFLSを使うことができます。 MemAccMを拡張すべきかどうかはアーキテクチャ上の決定であり、主にアプリケーション内で共通のフラッシュアクセスおよび仲裁レイヤーが望まれるかどうかに依存します。 2. パッシブアプリケーション画像は通常、物理的なP-フラッシュアドレス範囲でプログラムされます。HSEは、パッシブブロック専用の論理アドレス指定抽象化を提供していません。アプリケーション/ブートローダーは新しいイメージを非アクティブなパーティションに書き込む責任があり、その後HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCKを使って次のリセット時にそのパーティションをアクティブにすることができます。 3. セキュアブートを使用する場合、シグネチャは(セキュアブートモードやその他の設定に応じて)更新され、次のリセット後に新しいアプリケーションが正常に認証・実行されるようにすべきです。 旧バージョンのHSEファームウェアでは、サービスHSE_SRV_ID_ACTIVATE_PASSIVE_BLOCKを実行するためにスーパーユーザー権が必要でした。これはファームウェアバージョン0.2.55.0以降では通常のユーザー権限にダウングレードされています。 4. 一度に1つのフラッシュ操作のみが実行可能。フラッシュアクセス仲裁の実装はアプリケーションアーキテクチャに委ねられています。 一般的に、複数のソフトウェアコンポーネントからの同時フラッシュ操作を避け、OTAプログラミング活動とシステム内の他のフラッシュユーザー間の競合を防ぐために、フラッシュアクセスが適切に同期されていることを確認することが推奨されます。 Fee/NvMとMem_43_INFLSの間に同期サポートはありません。 5. はい、その流れで合っています。実際には、交換前に有効なアプリケーションがパッシブパーティションに存在し、署名(またはセキュアブート設定全般)が適切に更新される必要があるという唯一の要件です。 S32K344には基本的なOTAデモ「SW32K3_OTADEMO_0.8.0_D2203」があります。これは新しいアプリケーションをパッシブブロックに書き込み、その後AB SWAPを要求する方法を示しています(これはHSEファームウェアの機能です)。このデモではRTD 1.0.0を使用しています。 次のより高度なデモは「S32K396 OTA Demo version 0.4.0」で、イーサネット経由でファームウェアを更新する方法を示しています。こちらはRTD 3.0.0を使用しています。P07。 両方のデモはS32K3リファレンスソフトウェアで見ることができます: https://www.nxp.com/webapp/swlicensing/sso/downloadSoftware.sp?catid=SW32K3-REFSW-D リンクをクリックして「Automotive SW - S32K3 - OTA Demo」で検索してください。 これが唯一のバージョンで、あくまで参考ソフトウェアです。必要に応じて他の派生版や新しいRTDパッケージに移行するのはユーザーが自由に行っています。 そして、以下のOTAトレーニングがあります: https://www.nxp.com/design/design-center/training/TIP-CONNECTS2021-AUT428 https://www.nxp.com/design/design-center/training/TIP-NXP-AUT-T3955A 両者はS32K3のトレーニングセクションでご覧いただけます: https://www.nxp.com/products/S32K3 また、「S32K3XX HSE and OTA Advance トレーニング [TR744101]」もご覧いただけます。これはドキュメント -> Secure files: https://www.nxp.com/products/S32K3 よろしくお願いいたします。 ルーカス
查看全文
FRDM-K64FでMCUxpresso 25.6を使用した場合、SDカードのシンボルが未定義になる 私のプロジェクトでは、双方向無線システム用の個別のパーソナライズデータを読み込むためにSDカードを使用したいと考えています。#include "tx_api.h" を取得していますまた、#include "tx_event_flags.h" が未定義として扱われます。 これは、SDKにAzure RTOSを含めていなかったためです。 私は「manage sdk components」を使ってAzureをSDKにインストールしてこれを克服しようとしましたが、どうやらAzure RTOSのサポートは2.11で終了しており、この問題に気づく前にプロジェクトに読み込んでいました。 SO I created a new SDK online, but it drops back to 2.10 to get Azureサポート.しかし、プロジェクトのSDKを変更しようとすると、持っているSDKを削除できず、別のSDKを追加しようとすると、SDK 2.x_FRDM-K64Fがすでに存在すると表示されます。 Azureのサポートはどうすればいいですか?SDカードへのアクセスだけに必要なんです! Re: Undefined SD Card symbols using MCUxpresso 25.6 on FRDM-K64F こんにちは、 @ve3id さん。 投稿ありがとうございます。 念のため、FRDM-K64FのSDKはすでにSDHC + FatFsに基づくSDカードファイルシステムの例を提供しており、FatFsはRTOSなしでベアメタルモードで動作可能です。FRDM-K64FのSDK例には、SDカードのマウントやディレクトリ/ファイルの読み書き操作を行うためのfrdmk64f_driver_examples_sdcard_fatfs/fatfs_sdcardスタイルのプロジェクトが含まれています。 もしAzure RTOSを使いたいなら、「SDK 2.x_FRDM-K64Fがすでに存在します」という問題については、IDEにそのIDのSDKがすでにインストールされていることを意味します。MCUXpresso IDEは、そのビューからインストール済みSDKパッケージを削除することをサポートしています。アンインストール方法については、下記の画像をご参照ください。 その後、再度SDK v2.10をインストールしてみてください。 お役に立てば幸いです。他に質問があれば、遠慮なくお尋ねください。 BR セレステ Re: Undefined SD Card symbols using MCUxpresso 25.6 on FRDM-K64F セレストさん、ありがとう。文献からはそれが明確ではありませんでした。しかし、コードをサンプルにコピー&ペーストすることで問題を解決し、次の問題に取り組んでいます。それは、マウント後にディレクトリを読み取ろうとするとゼロが返されるという問題です。 乾杯 ナイジェル Re: Undefined SD Card symbols using MCUxpresso 25.6 on FRDM-K64F こんにちは、 @ve3id さん。 どういたしまして、喜んでお手伝いします! 他に質問があれば、遠慮なく新しい投稿を作成してください。 BR セレステ
查看全文
S32K312 temperature sensor inaccurate reading Hello NXP Team, I am working on the S32K312​ internal temperature sensor and need help with incorrect temperature readings. I have reviewed similar threads and confirmed the basic configurations, but the ADC results do not reflect the ambient temperature. What I have done so far: (1) TEMPSENSE clock enabled​-Screenshot attached  (2)ADC configuration ADC instance: ADC0 Channel: Temperature Sensor (TEMPSENSE) Trigger mode: Software trigger (3)Measurement routine Periodically start ADC conversion Wait for conversion complete flag Read ADC data register (4)Result However, the converted temperature value does not match the actual ambient temperature. Any guidance, clarification, or reference code for the S32K312 temperature sensor would be greatly appreciated.   Thanks in advance for your support!   Best regards, Re: S32K312 temperature sensor inaccurate reading Hi@SunLucas The temperature channel requires a relatively long sampling time, with a minimum of 1.2 microseconds. Therefore, please check the sampling time settings. Re: S32K312 temperature sensor inaccurate reading I further switched the ADC voltage reference to 0x50, but the issue persists: The temperature readings deviate significantly from the ambient temperature (28°C). Temperature data retrieved via the API exhibits severe fluctuations, as shown in the attached plot. Re: S32K312 temperature sensor inaccurate reading Hi@SunLucas Then you should set TempSense voltage supply to: 5V * 16 = 0x50 Re: S32K312 temperature sensor inaccurate reading The TempSense voltage supply is configured as 0x58, hardware's VDD_HV_A supply voltage is 5V Re: S32K312 temperature sensor inaccurate reading Hi@SunLucas Please check the "TempSense Voltage Supply" and tell me what your current hardware's VDD_HV_A supply voltage is. Re: S32K312 temperature sensor inaccurate reading changed the sampling time division ratio from 2 to 4, but the collected temperature data is still incorrect. Please help me troubleshoot the root cause. The detailed configuration is as follows: Re: S32K312 temperature sensor inaccurate reading Hi@SunLucas You can send me your EB configuration file, and I'll check it for you. There are two points to note: first, the reference voltage of the Temper Sensor must match the onboard VDD_HV_A; second, the sampling time. Once you've verified that these two points are correct, then there are no other points to note for this module.
查看全文
LS1046A 10GB SFP+ Configuration on kernel 6.12 Hello,  I have a custom board with the LS1046A, and I'm trying to use fm1-mac9 with a soldered SFP+ 10GB module.  My RCW in SERDES 1 is 0x1040:  So 10GB in fm1-mac9 is well covered from the RCW's perspective. Looking at the SFP power and laser everything seems healthy, but I can't seem to get it to talk/link with the sfp in front of it, so I suspect my DTB configuration is incorrect.  This is my current configuration for that MAC:  xfi10g: ethernet@f0000 {   status = "okay";   pcsphy-handle = <&pcsphy6>;   pcs-handle = <&pcsphy6>;   pcs-handle-names = "xfi";   phy-connection-type = "10gbase-r";   fixed-link {     speed = <10000>;     full-duplex;   }; }; mdio@f1000 {   status = "okay";   pcsphy6: ethernet-phy@0{     compatible = "fsl,lynx-pcs";     reg = <0x0>;   }; }; sfp_mac9: sfp {   compatible = "sff,sfp";   i2c-bus = <&i2c3>;   status = "okay"; }; For reference, I'm running linux-qoriq kernel 6.12, and the SFP probes correctly during boot reading its EEPROM. Do you have a proper example of running this type of connection in fm1-mac9?  Re: LS1046A 10GB SFP+ Configuration on kernel 6.12 How about changing per LS1046ARDB, as fm1-mac10 is SFP+, and the driver support the SFP+, too. https://github.com/nxp-qoriq/linux/blob/lf-6.12.49-2.2.0/arch/arm64/boot/dts/freescale/fsl-ls1046a-rdb.dts#L156
查看全文
i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) Hi, These are my yocto build parameters: Release: imx-linux-walnascar BSP Version: imx-6.12.49-2.2.0 MACHINE: imx8mpevk DISTRO: fsl-imx-xwayland I have been using this build environment successfully for the past couple of months. However, I suddenly started encountering the attached error. To troubleshoot, I completely cleaned the build environment, reinitialized the repository (repo init), synced everything again, and performed a fresh build. Unfortunately, I am still facing the same issue. Please find the attached log file for your reference. I would appreciate your help in identifying the root cause and suggesting a solution. i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) bitbake imx-image-core Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) What "bitbake command" are you using? I will do verification. Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) Thank you for your response. I verified my build environment, and it already matches the configuration you recommended. Host OS: Ubuntu 22.04.5 LTS (Jammy) GNU tar version: GNU tar 1.34 $ cat /etc/os-release PRETTY_NAME="Ubuntu 22.04.5 LTS" ... $ tar --version tar (GNU tar) 1.34 However, I still encounter the same failure Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) Please check the tar version, if the host is Ubuntu 24.04 and tar is 1.35 Build inside a container or VM with: Ubuntu 22.04 LTS GNU tar 1.34 Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) Please find file below,  Here i am pasting the some lines of error  DEBUG: Executing python function extend_recipe_sysroot NOTE: Direct dependencies are ['/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/binutils/binutils-cross_2.44.bb:do_populate_sysroot', '/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/gcc/gcc-cross_14.3.bb:do_populate_sysroot', '/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/quilt/quilt-native_0.68.bb:do_populate_sysroot', '/home/vvdn/LWT_Build/sources/poky/meta/recipes-kernel/kern-tools/kern-tools-native_git.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-core/coreutils/coreutils_9.6.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/bison/bison_3.8.2.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/dwarfsrcfiles/dwarfsrcfiles.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/flex/flex_2.6.4.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/patch/patch_2.7.6.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/pkgconfig/pkgconfig_git.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/pseudo/pseudo_git.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/rpm/rpm_4.20.0.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-extended/bc/bc_1.08.1.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-kernel/kmod/kmod_34.1.bb:do_populate_sysroot'] NOTE: Installed into sysroot: [] NOTE: Skipping as already exists in sysroot: ['gettext-minimal-native', 'binutils-cross-aarch64', 'cmake-native', 'gcc-cross-aarch64', 'libtool-native', 'm4-native', 'quilt-native', 'texinfo-dummy-native', 'kern-tools-native', 'linux-libc-headers', 'file-native', 'openssl-native', 'coreutils-native', 'expat-native', 'ncurses-native', 'readline-native', 'util-linux-libuuid-native', 'zlib-native', 'bison-native', 'dwarfsrcfiles-native', 'elfutils-native', 'flex-native', 'git-native', 'gnu-config-native', 'json-c-native', 'libedit-native', 'lua-native', 'make-native', 'patch-native', 'perl-native', 'pkgconfig-native', 'pseudo-native', 'python3-native', 'rpm-native', 'bc-native', 'bzip2-native', 'libarchive-native', 'libidn2-native', 'lzlib-native', 'xz-native', 'zstd-native', 'kmod-native', 'acl-native', 'attr-native', 'curl-native', 'gdbm-native', 'gmp-native', 'gnutls-native', 'libtasn1-native', 'libcap-native', 'libffi-native', 'libgcrypt-native', 'libgpg-error-native', 'libmicrohttpd-native', 'libmpc-native', 'libunistring-native', 'mpfr-native', 'nettle-native', 'p11-kit-native', 'popt-native', 'sqlite3-native'] DEBUG: Python function extend_recipe_sysroot finished DEBUG: Executing python function sstate_task_prefunc DEBUG: Python function sstate_task_prefunc finished DEBUG: Executing python function do_package DEBUG: Executing python function package_setup_pkgv DEBUG: Python function package_setup_pkgv finished DEBUG: Executing python function package_convert_pr_autoinc DEBUG: Python function package_convert_pr_autoinc finished DEBUG: Executing python function package_prepare_pkgdata NOTE: Installed into pkgdata-sysroot: [] DEBUG: Python function package_prepare_pkgdata finished DEBUG: Executing python function perform_packagecopy ERROR: Error executing a python function in exec_func_python() autogenerated: The stack trace of python calls that resulted in this exception/failure was: File: 'exec_func_python() autogenerated', lineno: 2, function: 0001: *** 0002:perform_packagecopy(d) 0003: File: '/home/vvdn/LWT_Build/sources/poky/meta/classes-global/package.bbclass', lineno: 363, function: perform_packagecopy 0359: rpath_replace (dvar, d) 0360:} 0361:perform_packagecopy[cleandirs] = "${PKGD}" 0362:perform_packagecopy[dirs] = "${PKGD}" *** 0363: 0364:python populate_packages () { 0365: oe.package.populate_packages(d) 0366:} 0367:populate_packages[dirs] = "${D}" File: '/usr/lib/python3.10/subprocess.py', lineno: 421, function: check_output 0417: else: 0418: empty = b'' 0419: kwargs['input'] = empty 0420: *** 0421: return run(*popenargs, stdout=PIPE, timeout=timeout, check=True, 0422: **kwargs).stdout 0423: 0424: 0425:class CompletedProcess(object): File: '/usr/lib/python3.10/subprocess.py', lineno: 526, function: run 0522: # We don't call process.wait() as .__exit__ does that for us. 0523: raise 0524: retcode = process.poll() 0525: if check and retcode: *** 0526: raise CalledProcessError(retcode, process.args, 0527: output=stdout, stderr=stderr) 0528: return CompletedProcess(process.args, retcode, stdout, stderr) 0529: 0530: Exception: subprocess.CalledProcessError: Command 'tar --exclude=./sysroot-only -cf - -C /home/vvdn/LWT_Build/build/tmp/work/imx8mpevk-poky-linux/linux-imx/6.12.34+git/image -p -S . | tar -xf - -C /home/vvdn/LWT_Build/build/tmp/work/imx8mpevk-poky-linux/linux-imx/6.12.34+git/package' returned non-zero exit status 2. Subprocess output: got *at() syscall for unknown directory, fd 4 unknown base path for fd 4, path lib couldn't allocate absolute path for 'lib'. tar: ./usr/lib: Cannot mkdir: Bad address got *at() syscall for unknown directory, fd 4 unknown base path for fd 4, path lib couldn't allocate absolute path for 'lib'. got *at() syscall for unknown directory, fd 4 unknown base path for fd 4, path lib couldn't allocate absolute path for 'lib'. tar: ./usr/lib: Cannot mkdir: Bad address tar: ./usr/lib/modules: Cannot mkdir: No such file or directory Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) It seems that I don't have the permission to download the attachment. Would you please resend it again? Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) Hi @yipingwang  Awaiting for your prompt support in further debugging. Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) On your ubuntu PC, use the command "sudo apt install tar=1.34+dfsg-1build3" Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) @Sanjiv_MnsDid this resolve the issue ? Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) Hi @abannish  Please try below commands this works for me... wget http://archive.ubuntu.com/ubuntu/pool/main/t/tar/tar_1.34+dfsg-1build3_amd64.deb sudo dpkg -i tar_1.34+dfsg-1build3_amd64.deb  sudo apt-mark hold tar
查看全文
MCXW72 Matterロックの例として、Aliroミドルウェアの制御アクセスリクエスト NXPサポートの皆様、 私はルーヴェン・カトリック大学/COSICで応用暗号学の博士研究員をしています。私はCSA Aliro 1.0 Reader SDKの学術実装、セキュリティ、相互運用性に関する研究を行っています。 ダウンロードしました: MCUXpresso SDK 26.06.00 for MCX-W72-EVK; 対応するMCUXpresso設定ツールパッケージ、 mcuxsdk-examples-マター-release-v1.4.2; NXPのMatterのlock-app-aliroの例です。 マターの例では、以下の制御ミドルウェアが求められます: > /middleware/aliro/aliro_sdk.cmake しかし、AliroミドルウェアはMCXW72 SDK Builderパッケージやマターの例アーカイブには含まれていません。 MCUXpresso SDK 26.06.00およびMatter Aliroロックの例に対応したAliroミドルウェアパッケージの完全なアクセスを教えていただけますか? 当該資料は、許可された学術分析のみに使用され、適用されるライセンスまたは秘密保持契約に従って取り扱われます。 敬具、 サヨン・ダッタグプタ ポスドク研究員 COSIC、ルーヴェン・カトリック大学   セキュリティ(EdgeLock | セキュアブート | OTP) Re: Request for controlled-access Aliro middleware for MCXW72 Matter lock example こんにちは、 @Sayon さん。 あなたの調子が良いといいのですが。 申し訳ございませんが、Aliroソリューションはまだリリースされておらず、残念ながらミドルウェアもご利用いただけません。 ご迷惑をおかけして誠に申し訳ございません。 よろしくお願いいたします。 エドゥアルド。
查看全文
DSP Implementation: Microcontrollers or FPGAs Hi, I know this is a topic which has come up again and again on this sub, but I just needed some domain-specific advice from the people in the field here. What I wanted to know is that, if am interested in the DSP applications in Communications field and want to work on implementations for the same, is it worthwhile spending my time learning about microcontroller programming? Am an ECE undergrad, so I was wondering if I should directly focus on FPGAs, which are more interesting to me, honestly. I am confused because I have seen people recommend that you really do need embedded software programming skills to work with the SOCs that are being used more and more now. Really apologise if it's a redundant question! I just haven't been able to find a proper answer regarding the same, and am at a point right now where I might have to prioritise things just a tad bit. Would really appreciate any advice! Re: DSP Implementation: Microcontrollers or FPGAs Hello @endros , If your main interest is DSP for communications, focusing on FPGAs is definitely worthwhile, especially for high-throughput or real-time implementations. That said, having basic embedded C skills is still useful because many SoC/FPGA platforms involve software control, drivers, and system integration. I’d prioritize FPGA/DSP fundamentals, but spend enough time on MCU programming to be comfortable with embedded workflows. You don’t need to become a pure embedded software engineer, but you shouldn’t ignore it completely. Hope it helps. BR Celeste
查看全文
Request for controlled-access Aliro middleware for MCXW72 Matter lock example Dear NXP Support, I am a postdoctoral researcher in applied cryptography at KU Leuven/COSIC. I am conducting an academic implementation-security and interoperability study of CSA Aliro 1.0 Reader SDKs. I downloaded: MCUXpresso SDK 26.06.00 for MCX-W72-EVK; the corresponding MCUXpresso Config Tools package; mcuxsdk-examples-matter-release-v1.4.2; the NXP Matter lock-app-aliro example. The Matter example expects the following controlled middleware: >  /middleware/aliro/aliro_sdk.cmake However, the Aliro middleware is not present in the MCXW72 SDK Builder package or in the Matter example archive. Could you please provide access to the complete Aliro middleware package compatible with MCUXpresso SDK 26.06.00 and the Matter Aliro lock example? The material will be used solely for authorised academic analysis and will be handled according to any applicable licence or NDA. Kind regards, Sayon Duttagupta Postdoctoral Researcher COSIC, KU Leuven   Security(Edgelock | secure boot | OTP) Re: Request for controlled-access Aliro middleware for MCXW72 Matter lock example Hello @Sayon Hope you are doing well. My apologies, Aliro solution has not been released and, unfortunately, middleware is not available. I truly apologize for the inconvenience. Regards, Eduardo.
查看全文
Assistance Required for VSC8254 PHY Bring-up in 1G SGMII Mode on LX2160A Hello everyone, We are working on a custom board based on the LX2160A Rev2 SoC, where the VSC8254 PHY is connected to the SoC through eMDIO1. We are currently facing issues while bringing up the PHY in 1G SGMII mode. So far, we have successfully brought up the PHY in 10G XFI mode by configuring a fixed link in both the DPC file and the Linux kernel Device Tree. After booting, we execute the NXP-provided mdio_cl45_write script to program the required Clause 45 registers, following which the link comes up and operates correctly. However, when we switch the configuration to 1G SGMII mode, we make the following changes: Update the DPC and Linux Device Tree to use SGMII instead of XFI. Execute the corresponding Clause 45 register initialization sequence for 1G. Update the SERDES reference clock from 125 MHz to 100 MHz, as required for the new configuration. Despite these changes, the PHY link does not come up. For reference: The VSC8254 PHY is connected to SERDES1 MAC3 and MAC4. We are using RCW 6 for the 10G XFI configuration. We are using RCW 4 for the 1G SGMII configuration. Could you please let us know if there are any additional configuration changes or initialization steps required to bring up the PHY in 1G SGMII mode? Thank you for your time and support. @yipingwang @chenyin_h  Re: Assistance Required for VSC8254 PHY Bring-up in 1G SGMII Mode on LX2160A 1. Please configure RCW[SRDS_PLL_REF_CLK_SEL_S1] as "00". 2. In Linux Kernel, please configure "CONFIG_VITESSE_PHY". 3. In Linux Kernel dts file arch/arm64/boot/dts/freescale/fsl-lx2160a-rdb.dts, please modify dpmac3 and dpmac4 configuration similar as the following. &dpmac3 { phy-handle = <&aquantia_phy1>; phy-connection-type = "usxgmii"; managed = "in-band-status"; }; aquantia_phy1: ethernet-phy@4 { /* AQR107 PHY */ compatible = "ethernet-phy-ieee802.3-c45"; interrupts-extended = <&extirq 2 IRQ_TYPE_LEVEL_LOW>; reg = <0x4>; }; Modify to: &dpmac3 {         phy-handle = <&sgmii_phy1>;         phy-connection-type = "sgmii";         managed = "in-band-status"; };         sgmii_phy1: ethernet-phy@xx{                 reg = <0xxx>;//specify dpmac3 related MDIO PHY address         }; 4. Please modify dtc file dpc-usxgmii.dts as the following.        board_info {                 ports {                         mac@3 {                                 link_type = "MAC_LINK_TYPE_PHY";                                 enet_if = "USXGMII";                         };                         mac@4 {                                 link_type = "MAC_LINK_TYPE_PHY";                                 enet_if = "USXGMII";                         }; Modify to:         board_info {                 ports {                         mac@3 {                                 link_type = "MAC_LINK_TYPE_PHY";                         };                         mac@4 {                                 link_type = "MAC_LINK_TYPE_PHY";                         };
查看全文
DSPの実装:マイクロコントローラまたはFPGA こんにちは、このサブで何度も話題になっている話題だと知っていますが、この分野の方々からドメイン特有のアドバイスが欲しかったのです。私が知りたかったのは、通信分野のDSPアプリケーションに興味があり、その実装に関わりたい場合、マイクロコントローラプログラミングを学ぶことに時間を費やす価値があるのかということです。私はECEの学部生なので、正直なところFPGAの方が興味があるので、直接集中すべきか悩んでいます。混乱しています。なぜなら、最近ますます使われているSOCを扱うには組み込みソフトウェアのスキルが必要だと勧める人を見たからです。 重複した質問でしたら、本当に申し訳ありません!それに関して適切な答えが見つからず、今は少し優先順位をつけなければならない状況にある。どんなアドバイスでもいただけると大変ありがたいです! Re: DSP Implementation: Microcontrollers or FPGAs こんにちは、 @endros さん。 通信分野のDSPに興味があるなら、特に高スループットやリアルタイムの実装にはFPGAに注力する価値があります。とはいえ、基本的な組み込みCスキルは依然として有用です。なぜなら、多くのSoC/FPGAプラットフォームはソフトウェア制御、ドライバ、システム統合を伴うからです。FPGA/DSPの基礎を優先しつつ、組み込みワークフローに慣れるためにMCUプログラミングにも十分な時間を割くべきです。純粋な組み込みソフトウェアエンジニアになる必要はありませんが、完全に無視すべきではありません。 お役に立てば幸いです。 BR セレステ
查看全文
请求为 MCXW72 Matter 锁示例提供受控访问的 Aliro 中间件 尊敬的NXP技术支持: 我是鲁汶大学/COSIC应用密码学专业的博士后研究员。我正在进行一项关于 CSA Aliro 1.0 Reader SDK 的学术实施安全性和互操作性研究。 我下载了: MCUXpresso SDK 26.06.00 for MCX-W72-EVK; 相应的 MCUXpresso 配置工具包; mcuxsdk-examples-matter-release-v1.4.2 ; NXP Matter lock-app-aliro 示例。 Matter 示例需要以下受控中间件: > /middleware/aliro/aliro_sdk.cmake 但是,Aliro 中间件并未包含在 MCXW72 SDK Builder 包或 Matter 示例存档中。 能否提供与 MCUXpresso SDK 26.06.00 和 Matter Aliro 锁示例兼容的完整 Aliro 中间件包? 该材料将仅用于经授权的学术分析,并将根据任何适用的许可或保密协议进行处理。 亲切的问候, 萨永·杜塔古普塔 博士后研究员 鲁汶大学 COSIC   安全(Edgelock | 安全启动 | OTP) Re: Request for controlled-access Aliro middleware for MCXW72 Matter lock example 你好@Sayon 希望你一切都好。 非常抱歉,Aliro 解决方案尚未发布,而且很遗憾,中间件也不可用。 对于给您带来的不便,我深表歉意。 问候, 爱德华多。
查看全文