晶振波形异常 你好，@ lukaszadrapa 我们公司在使用贵公司的FS32K144HFT0MLHT这款MCU， 使用晶振为AV08000009这款8MHz的无源晶振，波形异常。请问这样的晶振波形 贵公司的MCU可以接受吗 是否会影响MCU的正常使用吗 Re: 晶振波形异常 嗨@Kyp 示波器截图似乎没有显示实际的 8 MHz 晶体波形。显示的频率（~256 Hz）与预期的振荡器频率不一致，很可能是由于所选示波器时基和采样率引起的混叠所致。因此，仅凭这一测量结果无法评估晶振（晶体振荡器）的质量。应该使用速度快得多的时基来观察实际的振荡器波形。 此致， Lukas Re: 晶振波形异常 HI ,lukaszadrapa   非常抱歉 ,我们用重新测了一下波形,图片如下 麻烦分析一下,有什么好的建议

S32K388 HSE_SWT Reboot for Fresh Chip flashing I have a fresh S32K388 which I'm trying to flash with some from-scratch firmware (this is not AUTOSAR nor RTD). I have the IVT setup to only boot core0, and I have hse_fw_header_start_address just set to zero. It appears though that this configuration is leading to resets with the MC_RGM DES reporting: 0x00000041 and the MC_RGM FES reporting 0x00010000 which, based on my reading on the S32K3XXRM, implies that HSE watchdog timeouts are leading to a destructive reset based on escalation. The interesting thing is that this behavior seems to go away when I connect with a j-link, but I can't seem to find a way to disable or service the SWT from my firmware. Do I need to download/install the standard HSE FW for the S32K388? Is there a reason this is required on the S32K388 and not on the S32K344? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing With some further testing - if I clear all the flags in MC_RGM FES/DES after reading them (so they're not sticky across boots), the boot loop starts to return: FES: 0x00010000 and occasionally DES: 0x00000040 (but most of the time DES: 0x00000000) And for clarity for the original post, I have the boot configuration word in the IVT set to 0x00000001 - which would seem to imply, in my reading, that only CM7_0_ENABLE is set and there shouldn't be any HSE/SWT_0 setting at all? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing Based on this post: https://community.nxp.com/t5/S32K/What-does-it-mean-HSE-SWT-RST-on-S32K311/m-p/1955147 And this image of S32K3xx_DCF_clients.xlxs from an older version of the S32K3XXRM: https://community.nxp.com/t5/S32K/S32K388-HSE-No-Response-Error/m-p/2090937/highlight/true?lightbox-message-images-2090937=336074i0A601700196531EB#M48394 It appears I may have solved my problem by writing: 0x40000101 0x00100006 to 0x1B000770in the UTEST memory sector (putting "2" into HSE_CLK_MODE_AND_GSKT_CTRL). In the current revision of S32K3xx_DCF_clients.xlxs, the description of HSE_CLK_MODE_AND_GSKT_CTRL is as follows: But in the S32K3XXRM, I can't find a reference to what I should be configuring in the gasket configuration (the closest looks like "HSE_B" but the table refers to an impossible 1:1 configuration): Is this just a documentation update failure? Should I have a 1:4 ratio in HSE_CLK_MODE_AND_GSKT_CTRL if I'm using Option A++ clocking (CORE_CLK at 160MHz, AIPS_SLOW_CLK at 40MHz)? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing And just in case my other comment turns out to not be the solution: The chip I am using is labelled S32K388HHMJBS 0P39J CTAJ2507E - let me know if you need me to read some registers for specific chip information HSE Firmware has never been installed - this is a factory-fresh device which I have only flashed with my bare-metal code For the IVT: hseFwHeaderStartAddr is zero recovery_app_start_address is zero I am uncertain which fields to provide from the IVT but everything is basically zero except the header set to 0x5AA55AA5, the boot_config set to 1, and the cm7_0_start_address set to the interrupt vector table I already provided the DES and FES I was getting in the original post, but let me know if those were unclear I will try and get this uploaded - I need to get approval to post this code publicly Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing As a quick correction - I meant to write "HSE_CLK at 160MHz and AIPS_SLOW_CLK at 40MHz" for that last sentence in the above comment. Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing Could you please provide: The exact S32K388 part number and chip revision being used. Confirmation whether HSE firmware has ever been installed on the device (or whether this is a completely blank/factory-fresh device). The IVT configuration, especially the values of hseFwHeaderStartAddr, appBootAddr, and any other HSE-related IVT fields. The complete reset status register dump after the reset (MC_RGM_DES, MC_RGM_FES, and any other relevant reset registers). Whether the issue occurs on multiple devices or only on a single board. A minimal project/application that reproduces the issue, or at least the startup code sequence executed before the reset occurs. At the moment it is not clear whether the reset is caused by HSE/SBAF, an application issue, or a device configuration issue, so the above information will help identify the root cause. Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing As far as we can tell - this has solved the issue. I would like to see the documentation updated to reflect that Option A++ requires this gasket change @davidtosenovjan 

Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 I have download imx-oei-master on github and use make to generate oei-m33-ddr.bin and oei-m33-tcm.bin. And I try to build image as picture attach. I have some questions: 1. Is my setting correct? 2. In "Type", I saw many of items. I don't know which one I need to select? 3. In "Load address" and "Entry point", Is my setting is correct or not? I only saw CM33_TCMU_OFFSET = 0x1ffc0000 in oei-m33-ddr.map. I even didn't see about lpddr5 4. In "Image Type", I also saw many of items. I don't know which one I need to select? By the way what is the difference between "Type" and "Image Type" 5. In "Container set", which one I should select Primary or Secondary image? Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 Please refer to the guidance here for building i.MX95 boot images: https://docs.mcuxpresso.nxp.com/secure/26.06/06_processor_specific_workflow.html#i-mx-95-bootable-image-examples It has detailed description and snapshot about what images are needed. Also note that the ddr quick boot binaries can be selected for i.MX95 B0 devices while adding image "OEI DDR no QB" as below:       Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 Thanks for your quickly reply.

LPC54113 Power API 「power」関数のAPIの使い方を知りたいです。SDKを通じて、この関数は特定の関数に直接使えることがわかりました。しかし、iap APIとは異なり、エントリーポイントや使用方法に関する説明は提供されていません。 LPC541XX Re: LPC54113 Power API こんにちは、 @jcxzさん はい、おっしゃる通りです。 POWER APIのより詳細な説明を含む他のSDKを参照することもできます。 BR アリス Re: LPC54113 Power API 54シリーズの他のチップのSDKsをダウンロードすることで、私はPOWER_TypeとPOWER_BASEを見つけることができました。ありがとうございます。 Re: LPC54113 Power API 私のLPC54S018はNXPのウェブサイトからSDKをダウンロードしました。PowerAPI、ClockAPIなどの機能が含まれています。 例えば、POWER_SetVoltageForFreq(...) など。 また、API関数を呼び出すためのエントリーポイントとプロトタイプについても説明しています。 LPC54113についても同様だと思います。

Boot LPC54S018 from SPI-MRAM (MR25H40). I am buy EVB LPC54S018M-EVK with LPC54S018 and connect to it SPI-MRAM chip = MR25H40. I need to load the firmware into LPC54S018 from SPI-MRAM (MR25H40). I connected the MRAM to FLEXCOMM9. I can read and write of data to this MRAM from my firmware normally - it ok. But I can't boot of MCU from it. On the oscillogramm, I see that (after RESET) the microcontroller's boot-ROM code begins communicating with the MRAM at the default speed = 12 MHz (boot-ROM sending it a wake-up command (opcode = 0xAB) and then three times sending a "read JEDEC-ID" command (opcode = 0x9F)). After that, no further activity occurs on the SPI. The wake-up command is processed normally by the MRAM, but the "read JEDEC-ID" command is not supported by the memory (according to the datasheet by MRAM). I thought that the boot-ROM code, having not received a response to the "read JEDEC-ID" command, would simply continue booting at the default speed. But for unknown reason, after three attempts to "read JEDEC-ID", the boot process is cancelled. I tried setting the ISP pins of LPC54S018 to the following states: 1) or ISP0 = high, ISP1 = high, ISP2 = high; 2) or ISP0 = high, ISP1 = low, ISP2 = high. Nothing changes - the microcontroller won't boot. Is there any way to continue booting of LPC54S018 from SPI-memory without waiting for a response to the "read JEDEC-ID" command? PS: I am attaching oscillograms of the loading process. Re: Boot LPC54S018 from SPI-MRAM (MR25H40). It appears that booting the LPC540xx from SPI-MRAM (MR20H40/MR25H40) is impossible. Because SPI-MRAM does not support the "read JEDEC-ID" command.  😞😞 But SPI-FRAM (unlike SPI-MRAM) supports the "read JEDEC-ID" command. I replaced SPI-MRAM to SPI-FRAM (FM25V05) and booted my LPC54S018 successfully! However, in the FM25V05, the firmware should start from address 0x0001, not from 0x0000. After the "read JEDEC-ID" command, the LPC540xx boot-ROM sends a read command 0x03 to the SPI memory first, with a 24-bit address. If the reading is unsuccessful, it then sends a read command 0x03 with a 32-bit address. The FM25V05 has a 16-bit address. However, if the boot image is shifted to address 0x0001, the LPC540xx boots successfully even from the FM25V05. 24-bit read commands are used by boot-ROM for booting, so the first byte read is skipped. See attached oscillogram. Later I'll try booting from the CY15B104QN (SPI-FRAM), which has 24-bit addressing. Re: Boot LPC54S018 from SPI-MRAM (MR25H40). Yes. Next, I tried booting from the CY15B104QN-50SXI SPI-FRAM. Its doesn't work 😞 Doesn't boot from the CY15B104QN. Although this chip responds to the "read JEDEC-ID" command. But CY15B104QN outputs a JEDEC-ID in reverse byte order: "00,2C,C2,7F,7F,7F,7F,7F,7F" (hex). That's probably why the boot-ROM LPC54018 refuses to boot from it. The FM25V05 outputs a JEDEC-ID in the form: "7F,7F,7F,7F,7F,7F,C2,23,00" (hex) - the LPC54018 boot-ROM accepts it and boots. But capacity of FM25V05 is too small for the my project. Now I'll try booting from the FM25V20A. I hope it will boot from there. PS: The CY15B104QN belongs to the new generation of SPI-FRAM chips - "EXCELON™" F-RAM" (Infineon). Apparently, the LPC54018 bootloader doesn't support them. Re: Boot LPC54S018 from SPI-MRAM (MR25H40). Hi @jcxz  It is great to hear that your board has booted successfully. Do you have any further questions or concerns? Thank you. BR Alice Re: Boot LPC54S018 from SPI-MRAM (MR25H40). I was able to successfully boot LPC54018 from FM25V20A-G! Final result of the LPC54018 MRAM/FRAM boot capability check: 1. Booting from SPI-MRAM (MR25H40): FAILED. Possible reason = JEDEC-ID read command not supported. 2. Booting from SPI-FRAM CY15B104QN, JEDEC-ID = "00,2C,C2,7F,7F,7F,7F,7F,7F" (hex): FAILED. Possible reason = boot-ROM does not recognize JEDEC-ID. 3. Booting from SPI-FRAM FM25V20A-G, JEDEC-ID = "7F,7F,7F,7F,7F,7F,C2,25,08" (hex): SUCCESSFUL. Possible reason = boot-ROM recognizes JEDEC-ID. 4. Booting from SPI-FRAM FM25V05, JEDEC-ID = "7F,7F,7F,7F,7F,7F,C2,23,00" (hex): SUCCESSFUL. Possible reason: The boot ROM recognizes the JEDEC-ID. However, the boot image must be located at address 1 (not 0). But the CY15B104QN memory family is newer. It replaces the outdated FM25Vxx. Therefore, I'd like to use the CY15B104QN. Why booting from CY15B104QN not supported? And will booting from the CY15B104QN (or other chips in this family) be added in future LPC540xx revisions?

水晶発振器の波形異常 こんにちは、@lukaszadrapa 弊社では貴社製のFS32K144HFT0MLHTマイクロコントローラを使用しています。 8MHzの受動水晶発振器（AV08000009）を使用した場合、波形が異常になります。この波形は貴社製MCUにとって許容範囲内でしょうか？ MCUの正常な動作に影響しますか？ Re: 晶振波形异常 こんにちは、 @Kypさん オシロスコープのスクリーンショットには、実際の8MHz水晶発振器の波形が表示されていないようです。表示されている周波数（約256Hz）は、予想される発振器の周波数と一致しておらず、選択されたオシロスコープのタイムベースとサンプリングレートによるエイリアシングが原因である可能性が最も高い。したがって、この測定だけで結晶振動子の品質を評価することはできません。実際の発振器波形を観測するには、より高速な時間軸を使用する必要がある。 よろしくお願いいたします。 ルーカス Re: 晶振波形异常 こんにちは、 lukaszadrapa 申し訳ございません。波形を再検査したところ、以下の画像が得られました。 これを分析して、何か提案があればお聞かせください。

在 MCUXpresso 安全配置工具 26.06 版中使用 IMX95 我从 github 下载了 imx-oei-master，并使用 make 生成了 oei-m33-ddr.bin 和 oei-m33-tcm.bin。我尝试将图像构建为图片附件。 我有一些问题： 1. 我的设置是否正确？ 2. 在“类型”中，我看到了很多项目。我不知道该选哪个？ 3. 在“加载地址”和“入口点”中，我的设置是否正确？我只在 oei-m33-ddr.map 中看到了 CM33_TCMU_OFFSET = 0x1ffc0000。我甚至都没听说过lpddr5。 4. 在“图像类型”中，我还看到了很多项目。我不知道该选哪个？顺便问一下，“类型”和“图像类型”有什么区别？ 5. 在“容器集”中，我应该选择主图像还是辅助图像？ Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 请参考此处的指南来构建 i.MX95 启动映像： https://docs.mcuxpresso.nxp.com/secure/26.06/06_processor_specific_workflow.html#i-mx-95-bootable-image-examples 它详细描述并展示了所需的图像。 另请注意，在添加映像“OEI DDR no QB”时，可以为 i.MX95 B0 设备选择 DDR 快速启动二进制文件，如下所示：       Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 感谢您的快速回复。

IW611 RU setup I would like some advice on how to set up the RU. For the RF test, the technical staff is conducting the test by referring to Chapter 12 of the manual “UM11749” for RU setup. However, when we edited the configuration file “TF_Config_20MHz.txt” and loaded it based on the example in Chapter 12.6, the output waveform resembled an unmodulated signal, and we were unable to confirm the expected waveform. Since a waveform is being output, we believe the file was loaded correctly. The configuration file is described as follows. =================================================================== FRAME_CTRL_TYPE=1 \\IEEE_TYPE_CONTROL FRAME_CTRL_SUBTYPE=2 \\TRIGGER \\configure Duration field \\ Max Duration time FRAME_DURATION=5484 \\0x156C \\configure commoninfo field of trigger frame \\ HE_trigger_frame.TrigCommonField.TriggerType = BASIC_TRIGGER; \\ HE_trigger_frame.TrigCommonField.UlLen = 1000; \\ Max \\ HE_trigger_frame.TrigCommonField.MoreTF = FALSE; \\ HE_trigger_frame.TrigCommonField.CSRequired = FALSE; \\ HE_trigger_frame.TrigCommonField.UlBw = TB_BW_20MHZ; \\ HE_trigger_frame.TrigCommonField.LTFType = LTF_1_GI_1_6uS; \\ HE_trigger_frame.TrigCommonField.LTFMode = MU_MIMO_SINGLE_STREAM; \\ HE_trigger_frame.TrigCommonField.LTFSymbol = 0; \\ HE_trigger_frame.TrigCommonField.UlSTBC = FALSE; \\ HE_trigger_frame.TrigCommonField.LdpcESS = TRUE; \\ HE_trigger_frame.TrigCommonField.ApTxPwr = 0 \\ HE_trigger_frame.TrigCommonField.PreFecPadFct = 1; \\ HE_trigger_frame.TrigCommonField.PeDisambig = 0; \\ HE_trigger_frame.TrigCommonField.SpatialReuse = 65535; \\ HE_trigger_frame.TrigCommonField.Doppler = FALSE; \\ HE_trigger_frame.TrigCommonField.HeSig2 = 0x1FF; \\ reserved TrigCommonField=0;1000;0;0;0;1;0;0;0;1;0;1;0;65535;0;511 \\configure userinfo field of trigger frame \\ HE_trigger_frame.TrigUserInfoField.AID12 = (5 & 0xFFF); \\ HE_trigger_frame.TrigUserInfoField.RUAllocReg = 0; \\ HE_trigger_frame.TrigUserInfoField.RUAlloc = 61; \\ 53 (106 tones) \\ HE_trigger_frame.TrigUserInfoField.UlCodingType = CODING_TYPE_LDPC; \\ HE_trigger_frame.TrigUserInfoField.UlMCS = 0; \\ HE_trigger_frame.TrigUserInfoField.UlDCM = FALSE; \\ HE_trigger_frame.TrigUserInfoField.SSAlloc = 0; \\ HE_trigger_frame.TrigUserInfoField.UlTargetRSSI = 80; TrigUserInfoField=5;0;61;1;0;0;0;80 \\configure trigger dependent user info field \\ HE_trigger_frame.BasicTrigUserInfo.MPDU_MU_SF = MPDU_SPACING_MULT_1; \\ HE_trigger_frame.BasicTrigUserInfo.TID_AL = 0; \\ HE_trigger_frame.BasicTrigUserInfo.AC_PL = FALSE; \\ HE_trigger_frame.BasicTrigUserInfo.Pref_AC = TB_AC_VO; BasicTrigUserInfo=0;0;0;0 =================================================================== If there are any errors in this description, please let me know. Also, if there are any other methods (ones that do not use a file), please let me know. Re: IW611 RU setup Hello @SA2  Could you share test logs and captured spectrum? Best Regards Shaun Re: IW611 RU setup Hello, Shaun. Thank you for your reply. I’m sharing a screenshot of the spectrum. Re: IW611 RU setup Hello @SA2  Could you share cmd you issued on both golden unit and DUT? Including labtool return value Best Regards Shaun Re: IW611 RU setup Hello, Shaun. There is something we would like to confirm before providing the command. We have reviewed Chapter 12, but all RF tests must be performed using conducted measurements. (The test is performed with the DUT sample for conducted measurements connected to the spectrum analyzer via an SMA cable.) Therefore, if we are performing conducted measurements using only one set of DUTs, should we refer to Chapter 12.2 ? Re: IW611 RU setup Hello @SA2  It is recommend to use standard test methods to measure. So that we could easy compare with our test report and find out if there are any issue. Best Regards Shaun

Clarification on eMIOS DMA Request Mapping Hello Team, I am currently using eMIOS1_CH13 for the LiPS sensor in DMA mode. The configuration uses DMA Channel 0 and DMAMUX0. While reviewing the S32K3xx DMAMUX mapping Excel, I observed that for eMIOS1, only DMA requests 0, 1, 9, and 10 are listed under DMAMUX0. However, my application is configured to use eMIOS1_CH13. Could you please clarify the following: Which DMA request source should be used for eMIOS1_CH13? Does eMIOS1_CH13 support DMA triggering, or is DMA support limited to the eMIOS channels corresponding to DMA requests 0, 1, 9, and 10? Thank you for your support. Best regards, Jyothsna Sagili Re: Clarification on eMIOS DMA Request Mapping Hi, according to the S32K3 DMAMUX mapping, eMIOS provides DMA request sources only for channels 0, 1, 9, 10, 16, 17, 18, and 19. These are the only eMIOS channels that can generate DMA requests. Since eMIOS1_CH13 is not one of these channels, it does not have a dedicated DMA request source in DMAMUX and cannot directly trigger eDMA transfers. If DMA triggering is required, please use one of the eMIOS channels associated with the available DMA request sources (0, 1, 9, 10, 16, 17, 18, or 19). BR, Petr

S32K388 HSE_SWT 新規チップ書き込みのための再起動 新しいS32K388を持っていて、最初から作ったファームウェアでフラッシュしようとしています(これはAUTOSARでもRTDでもありません)。IVTの設定ではcore0のみを起動するようにしており、hse_fw_header_start_addressはゼロに設定しています。 しかし、この構成ではリセットが発生し、MC_RGM DES が以下のように報告しているようです。 0x00000041 と MC_RGM FES が報告する 0x00010000 は、S32K3XXRM に関する私の読み方に基づくと、HSE ウォッチドッグのタイムアウトがエスカレーションに基づく破壊的なリセットにつながっていることを示唆しています。 興味深いのは、この挙動はj-linkに接続すると消えるように見えることですが、ファームウェアからSWTを無効化したりメンテナンスしたりする方法が見つかりません。S32K388用の標準HSEファームウェアをダウンロード/インストールする必要がありますか？ S32K388ではこれが必須なのに、S32K344では必須ではない理由は何ですか？ Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing さらにテストを進めてみると、FES/DES MC_RGMのフラグをすべて読み終えて(ブート間で固定されないように)すると、ブートループが戻り始めます:FES: 0x00010000、時々DES: 0x00000040(ただしほとんどの場合はDES: 0x00000000) 元の投稿を明確にするために、IVTのブート構成ワードを0x00000001に設定しています。私の解釈では、これはCM7_0_ENABLEのみが設定されており、HSE/SWT_0の設定は一切必要ないことを意味するように思えます。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing そして、もし他のコメントが解決策でなかった場合のために: 私が使っているチップはS32K388HHMJBS 0P39J CTAJ2507Eとラベル付けされています。特定のチップ情報をレジスタで読みたいことがあれば教えてください HSEファームウェアは一度もインストールされていません。これは工場出荷時の新品デバイスで、ベアメタルコードのみをフラッシュしました。 IVTの場合： hseFwHeaderStartAddr はゼロです recovery_app_start_address はゼロです IVTからどのフィールドを提供すればよいかは不明ですが、ヘッダーが0x5AA55AA5に設定され、boot_configが1に設定され、cm7_0_start_addressが割り込みベクタテーブルに設定されている以外は、基本的にすべてゼロです。 元の投稿で既にDESとFESの値を記載しましたが、もし不明瞭な点があればお知らせください。 アップロードを試みます。このコードを公開するには承認を得る必要があります。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing この投稿に基づいています： https://community.nxp.com/t5/S32K/What-does-it-mean-HSE-SWT-RST-on-S32K311/mp/1955147 そして、S32K3XXRM の旧バージョンからの S32K3xx_DCF_clients.xlxs の画像はこちらです: https://community.nxp.com/t5/S32K/S32K388-HSE-No-Response-Error/mp/2090937/highlight/true?lightbox-message-images-2090937=336074i0A601700196531EB#M48394 UTESTメモリセクタに0x40000101 0x00100006から0x1B000770まで書き込むことで（HSE_CLK_MODE_AND_GSKT_CTRLに「2」を入れることで）、問題が解決したようです。 S32K3xx_DCF_clients.xlxs の最新版では、HSE_CLK_MODE_AND_GSKT_CTRL の説明は以下のとおりです。 しかしS32K3XXRMでは、ガスケット構成で何を設定すべきかの参照が見つかりません(最も近いのは「HSE_B」のように見えますが、表は不可能な1:1構成を示しています): これは単なるドキュメント更新の失敗でしょうか?オプションA++クロック（CORE_CLKが160MHz、AIPS_SLOW_CLKが40MHz）を使用している場合、HSE_CLK_MODE_AND_GSKT_CTRLの比率を1:4にする必要がありますか？ Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 訂正させてください。上記のコメントの最後の文は、「HSE_CLK は 160MHz、AIPS_SLOW_CLK は 40MHz」と書くつもりでした。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 以下の情報を提供していただけますか: 使用されているS32K388の正確な部品番号とチップのリビジョン。 このデバイスにHSEファームウェアが過去にインストールされたことがあるかどうか（または、完全に初期状態のデバイスであるかどうか）を確認します。 IVT構成、特にhseFwHeaderStartAddr、appBootAddr、およびその他のHSE関連のIVTフィールドの値。 リセット後のリセットステータスレジスタの完全なダンプ（MC_RGM_DES、MC_RGM_FES、およびその他の関連するリセットレジスタ）。 問題が複数のデバイスで発生するのか、それとも単一の基板でのみ発生するのか。 問題を再現する最小限のプロジェクトやアプリケーション、あるいはリセット前に実行されたスタートアップコードのシーケンスを再現するもの。 現時点でリセットがHSE/SBAFによるものなのか、アプリケーションの問題なのか、デバイス設定の問題なのかは明らかではありませんが、上記の情報が根本原因を特定するのに役立ちます。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 私たちの知る限り、これで問題は解決しました。オプションA++がこのガスケットの変更を必要とすることをドキュメントに反映してほしい@davidtosenovjan 

关于 eMIOS DMA 请求映射的说明 各位同事好， 我目前在 DMA 模式下使用 eMIOS1_CH13 连接 LiPS 传感器。该配置使用 DMA 通道 0 和 DMAMUX0。 在查看 S32K3xx DMAMUX 映射 Excel 时，我发现对于 eMIOS1，DMAMUX0 下只列出了 DMA 请求 0、1、9 和 10。但是，我的应用程序配置为使用 eMIOS1_CH13。 请您澄清以下问题： eMIOS1_CH13 应该使用哪个 DMA 请求源？ eMIOS1_CH13 是否支持 DMA 触发，还是 DMA 支持仅限于与 DMA 请求 0、1、9 和 10 对应的 eMIOS 通道？ 感谢您的支持。 顺祝商祺！ 乔斯纳·萨吉利 Re: Clarification on eMIOS DMA Request Mapping 您好， 根据 S32K3 DMAMUX 映射，eMIOS 仅为通道 0、1、9、10、16、17、18 和 19 提供 DMA 请求源。只有这些 eMIOS 通道才能生成 DMA 请求。 由于 eMIOS1_CH13 不是这些通道之一，因此它在 DMAMUX 中没有专用的 DMA 请求源，不能直接触发 eDMA 传输。如果需要 DMA 触发，请使用与可用 DMA 请求源（0、1、9、10、16、17、18 或 19）关联的 eMIOS 通道之一。 BR，彼得

eMIOS DMA要求マッピングに関する説明 こんにちは、チームの皆さん、 現在、LiPSセンサのDMAモードではeMIOS1_CH13を使っています。この構成はDMAチャネル0とDMAMUX0を使用します。 S32K3xx DMAMUXマッピングExcelをレビューしていると、eMIOS1ではDMA要求0、1、9、10のみが記載されていることに気づきましたDMAMUX0。しかし、私のアプリケーションはeMIOS1_CH13を使うように設定されています。 以下の点を明確にしていただけますか? どのDMA要求ソースを使うべきかeMIOS1_CH13? eMIOS1_CH13 DMAトリガーをサポートしていますか?それともDMAはDMAリクエスト0、1、9、10に対応するeMIOSチャネルに限定されているのでしょうか? ご支援ありがとうございます。 よろしくお願いいたします。 ジョツナ・サギリ Re: Clarification on eMIOS DMA Request Mapping こんにちは、 S32K3 DMAMUXマッピングによると、eMIOSはチャネル0、1、9、10、16、17、18、19に対してのみDMAリクエストソースを提供します。これらはDMA要求を生成できる唯一のeMIOSチャネルです。 eMIOS1_CH13はこれらのチャネルの一つではないため、DMAMUX内に専用のDMA要求ソースがなく、eDMA転送を直接トリガーすることはできません。DMAトリガーが必要な場合は、利用可能なDMAリクエストソースに関連するeMIOSチャネルのいずれか(0、1、9、10、16、17、18、または19)を使用してください。 BR、ペトル

LPC54113 Power API I would like to know how to use the API of the "power" function. Through the SDK, I found that this function can be directly use on certain functions. However, unlike the iap API, there is no provided entry point or instructions on how to use it. LPC541XX  Re: LPC54113 Power API Hi @jcxz  Yes, you are correct. You can refer to other SDKs that contain more detailed description for the POWER APIs. BR Alice Re: LPC54113 Power API By downloading the SDKs of other chips in the 54 series, I was able to find POWER_Type and POWER_BASE.Thank you. Re: LPC54113 Power API For my LPC54S018, I downloaded the SDK from the NXP website. It includes functions of PowerAPI, ClockAPI, and so on. For example: POWER_SetVoltageForFreq(...), etc. It also describes the entry points and prototypes for calling the API functions. I think it's similar for the LPC54113.

RT1010/RT1011 FLEXIO EDMA i work with iMX RT1011 Nano Kit nice board i try to setup edma flexio for 8bit parallel from shifter 0 timer 0 set to 30mhz edma sent 512bytes (one per request ) code: FLEXIO_DEV->SHIFTCTL[TX_SHIFTER] = FLEXIO_SHIFTCTL_TIMSEL(WR_TIMER) | FLEXIO_SHIFTCTL_TIMPOL(0U) | FLEXIO_SHIFTCTL_PINCFG(3U) /* output */ | FLEXIO_SHIFTCTL_PINSEL(DATA_PIN_START) | FLEXIO_SHIFTCTL_PINPOL(0U) | FLEXIO_SHIFTCTL_SMOD(2U); /* transmit */ /* Timer0: WR strobe, one pulse per byte * TIMCMP low byte = (flexio_clk / (2*wr_clk)) - 1 * TIMCMP[15:8] = (beats*2)-1 = 1 for one byte per shifter load */ timDiv = (flexioClk_Hz / (2U * wrClock_Hz)); if (timDiv != 0U) { timDiv -= 1U; } timDiv &= 0xFFU; FLEXIO_DEV->TIMCMP[WR_TIMER] = (1U << 8U) | timDiv; FLEXIO_DEV->TIMCFG[WR_TIMER] = FLEXIO_TIMCFG_TIMOUT(1U) | FLEXIO_TIMCFG_TIMDEC(0U) | FLEXIO_TIMCFG_TIMRST(0U) | FLEXIO_TIMCFG_TIMDIS(2U) /* disable on compare */ | FLEXIO_TIMCFG_TIMENA(2U) /* enable on trigger high */ | FLEXIO_TIMCFG_TSTOP(0U) | FLEXIO_TIMCFG_TSTART(0U); FLEXIO_DEV->TIMCTL[WR_TIMER] = FLEXIO_TIMCTL_TRGSEL((4U * TX_SHIFTER) + 1U) /* Shifter0 flag */ | FLEXIO_TIMCTL_TRGPOL(1U) /* active low */ | FLEXIO_TIMCTL_TRGSRC(1U) /* internal */ | FLEXIO_TIMCTL_PINCFG(3U) /* output */ | FLEXIO_TIMCTL_PINSEL(WR_PIN) | FLEXIO_TIMCTL_PINPOL(1U) /* WR active low */ | FLEXIO_TIMCTL_TIMOD(1U); /* dual 8-bit baud/bit */ /* Enable DMA request from Shifter0 */ FLEXIO_DEV->SHIFTSDEN |= (1U << TX_SHIFTER); /* Enable FlexIO */ FLEXIO_DEV->CTRL |= FLEXIO_CTRL_FLEXEN_MASK; i saw the signal on the logic analyzer look like what i am except  but i get missing data in some 512 pack i mean send for example 200bytes and stop after that send ok all the 512 tzahi Re: RT1010/RT1011 FLEXIO EDMA Hi @TZAHI , Thank you so much for your interest in our products and for using our community. The most likely direction to check is whether the eDMA can continuously refill the FlexIO SHIFTBUF fast enough at the 30 MHz WR clock. With the current one-byte-per-request style configuration, the DMA request rate may be very high. This can be tight for eDMA, bus arbitration, and the FlexIO SHIFTBUF refill timing. A likely symptom is TX shifter underrun. Please first check SHIFTERR immediately after the failed transfer, before reinitializing or clearing FlexIO: Please also try increasing the CPU/bus clock if possible, or reducing the WR clock below 30 MHz, for example to 20 MHz or 10 MHz. If the transfer becomes stable at a lower WR clock, it would strongly indicate that the issue is related to DMA/FlexIO refill timing. Wish it helps you Best Regards May

IW611 RU セットアップ RUの設定方法についてアドバイスをいただきたいです。 RF試験については、技術スタッフがRUセットアップマニュアル「UM11749」の第12章を参照して試験を実施しています。しかし、設定ファイル「TF_Config_20MHz.txt」を編集すると第12.6章の例に基づいてロードしたところ、出力波形は変調されていない信号に似ており、期待される波形を確認することができませんでした。 波形が出力されていることから、ファイルは正しく読み込まれたと考えられます。 設定ファイルの内容は以下のとおりです。 =================================================================== FRAME_CTRL_TYPE=1 \\IEEE_TYPE_CONTROL FRAME_CTRL_SUBTYPE=2 \\TRIGGER 期間フィールドを設定します 最大継続時間 フレーム期間=5484 \\0x156C トリガーフレームのcommoninfoフィールドを設定します \\ HE_trigger_frame.TrigCommonField.TriggerType = BASIC_TRIGGER; \\ HE_trigger_frame.TrigCommonField.UlLen = 1000; \\ 最大 \\ HE_trigger_frame.TrigCommonField.MoreTF = FALSE; \\ HE_trigger_frame.TrigCommonField.CSRequired = FALSE; \\ HE_trigger_frame.TrigCommonField.UlBw = TB_BW_20MHZ; \\ HE_trigger_frame.TrigCommonField.LTFType = LTF_1_GI_1_6uS; \\ HE_trigger_frame.TrigCommonField.LTFMode = MU_MIMO_SINGLE_STREAM; \\ HE_trigger_frame.TrigCommonField.LTFSymbol = 0; \\ HE_trigger_frame.TrigCommonField.UlSTBC = FALSE; \\ HE_trigger_frame.TrigCommonField.LdpcESS = TRUE; HE_trigger_frame.TrigCommonField.ApTxPwr = 0 \\ HE_trigger_frame.TrigCommonField.PreFecPadFct = 1; \\ HE_trigger_frame.TrigCommonField.PeDisambig = 0; \\ HE_trigger_frame.TrigCommonField.SpatialReuse = 65535; \\ HE_trigger_frame.TrigCommonField.Doppler = FALSE; \\ HE_trigger_frame.TrigCommonField.HeSig2 = 0x1FF; \\ 予約済み TrigCommonField=0;1000;0;0;0;1;0;0;0;1;0;1;0;65535;0;511 トリガーフレームのユーザー情報フィールドを設定します \\ HE_trigger_frame.TrigUserInfoField.AID12 = (5 & 0xFFF); \\ HE_trigger_frame.TrigUserInfoField.RUAllocReg = 0; \\ HE_trigger_frame.TrigUserInfoField.RUAlloc = 61; \\ 53 (106トーン) \\ HE_trigger_frame.TrigUserInfoField.UlCodingType = CODING_TYPE_LDPC; \\ HE_trigger_frame.TrigUserInfoField.UlMCS = 0; \\ HE_trigger_frame.TrigUserInfoField.UlDCM = FALSE; \\ HE_trigger_frame.TrigUserInfoField.SSAlloc = 0; \\ HE_trigger_frame.TrigUserInfoField.UlTargetRSSI = 80; TrigUserInfoField=5;0;61;1;0;0;0;80 \\configure trigger dependent ユーザー info field \\ HE_trigger_frame.BasicTrigUserInfo.MPDU_MU_SF = MPDU_SPACING_MULT_1; \\ HE_trigger_frame.BasicTrigUserInfo.TID_AL = 0; \\ HE_trigger_frame.BasicTrigUserInfo.AC_PL = FALSE; \\ HE_trigger_frame.BasicTrigUserInfo.Pref_AC = TB_AC_VO; BasicTrigUserInfo=0;0;0;0 =================================================================== この説明に誤りがあれば、お知らせください。 また、ファイルを使用しない他の方法があれば教えてください。 Re: IW611 RU setup こんにちは@SA2 テストログやキャプチャしたスペクトラムを共有してもらえますか? よろしくお願いいたします。 ショーン Re: IW611 RU setup こんにちは、ショーン。 お返事ありがとうございます。 スペクトルのスクリーンショットを共有します。 Re: IW611 RU setup こんにちは@SA2 Golden UnitとDUTの両方で発行したCMDを教えてもらえますか?labtoolの戻り値を含む よろしくお願いいたします。 ショーン Re: IW611 RU setup こんにちは、ショーン。 コマンドを実行する前に、確認しておきたい点があります。 第12章は確認しましたが、すべてのRF検査は実施された測定を用いて行われなければなりません。 (このテストは、SMAケーブルを介してスペクトラムアナライザーにコネクテッドされたDUTサンプルを用いて進行中の測定を行います。) したがって、1組の被測定デバイス（DUT）のみを使用して伝導測定を行う場合、第12.2章を参照すべきでしょうか？ Re: IW611 RU setup こんにちは@SA2 測定には標準的な試験方法を用いることが推奨されます。SOすれば、検査結果と比較して問題がないか調べることができます。 よろしくお願いいたします。 ショーン

Crystal oscillator waveform abnormality Hello, @lukaszadrapa Our company is using your FS32K144HFT0MLHT MCU. The waveform is abnormal when using an 8MHz passive crystal oscillator (AV08000009). Is this waveform acceptable for your company's MCU? Will it affect the normal operation of the MCU? Re: 晶振波形异常 Hi @Kyp  The oscilloscope screenshot does not appear to show the actual 8 MHz crystal waveform. The displayed frequency (~256 Hz) is inconsistent with the expected oscillator frequency and is most likely caused by aliasing due to the selected oscilloscope timebase and sampling rate. Therefore, it is not possible to assess the crystal oscillator quality from this measurement alone. A significantly faster timebase should be used to observe the actual oscillator waveform. Regards, Lukas Re: 晶振波形异常 HI, lukaszadrapa We apologize, we retested the waveform, and the image is as follows. Please analyze this and offer any suggestions.

TJA1120A RGMII Mode- Delay Config This is the Device-Tree for TJA1120A - cpsw_port1, cpsw3g_phy0 &cpsw_port1 { status = "okay"; phy-mode = "rgmii-txid"; phy-handle = <&cpsw3g_phy0>; }; &cpsw_port2 { status = "okay"; phy-mode = "rgmii"; phy-handle = <&cpsw3g_phy1>; }; &cpsw3g_mdio { status = "okay"; pinctrl-names = "default"; pinctrl-0 = <&main_mdio1_pins_default>; cpsw3g_phy0: ethernet-phy@0 { compatible = "ethernet-phy-id001b.b031"; reg = <4>; }; cpsw3g_phy1: ethernet-phy@1 { compatible = "ethernet-phy-id0022.1620"; reg = <0>; txc-skew-ps = <900>; rxc-skew-ps = <900>; rxd0-skew-ps = <420>; rxd1-skew-ps = <420>; rxd2-skew-ps = <420>; rxd3-skew-ps = <420>; txd0-skew-ps = <420>; txd1-skew-ps = <420>; txd2-skew-ps = <420>; txd3-skew-ps = <420>; rxdv-skew-ps = <420>; txen-skew-ps = <420>; }; }; Here we give "rgmii-txid" as phy-mode for TJA1120A. But when I read register RGMII_TXC_DELAY_CONFIG, it reads 0x0014 which means no delay(15th bit), and RGMII_RXC_DELAY_CONFIG reads 0x8014 with means delay is set(15th bit).  Also if i change phy-mode to "rgmii-rxid" in DT, RGMII_RXC_DELAY_CONFIG reads 0x0014, and RGMII_TXC_DELAY_CONFIG reads 0x8014. I just tried setting "rgmii" in DT and then setting these registers using phytool, it had reflected perfectly and started pinging then RGMII_RXC_DELAY_CONFIG 15th bit set to HIGH and RGMII_TXC_DELAY_CONFIG 15th bit set to LOW. I wish to understand why this reversal happen at DT configuration of phy-mode. For our AM62A7 based ECU, internal delay on RX_Clock is needed by PCB, so it set "rgmii-txid". Its working perfectly fine. Also I would like to know the use of Pin Strapping for this PHY-Mode, if DTS takes care of it. Re: TJA1120A RGMII Mode- Delay Config Hi, Based on the TJA1120A documentation, the RGMII delay configuration can be a bit confusing because the register names and the delay described inside the register do not directly match. Please refer to the RGMII_RXC_DELAY_CONFIG/RGMII_TXC_DELAY_CONFIG registers bit description within device DS: 0xAFCC RGMII_RXC_DELAY_CONFIG: bit 15 = enables internal TXC delay 0xAFCD RGMII_TXC_DELAY_CONFIG: bit 15 = enables internal RXC delay   So, when checking the configuration, the important point is the actual register bit description and the final register read-back value after initialization. Also note that pin strapping only defines the default configuration after reset. The software driver can overwrite this later via MDIO, so the effective configuration should be verified by reading back the registers after the system has booted. Please also make sure that the same RGMII clock delay is not enabled on both MAC and PHY side unless this is intended by the board timing design. BR, Petr

从 SPI-MRAM (MR25H40) 启动 LPC54S018。 我购买了 EVB LPC54S018M-EVK，其中包含 LPC54S018，并将其连接到 SPI-MRAM 芯片 = MR25H40。 我需要将固件从 SPI-MRAM (MR25H40) 加载到 LPC54S018 中。我将 MRAM 连接到了 FLEXCOMM9。我的固件可以正常地对这个 MRAM 进行数据读写操作——没问题。但我无法从中启动MCU。 从示波器上，我看到（RESET后）微控制器的启动 ROM 代码开始以默认速度 = 12 MHz 与 MRAM 通信（启动 ROM 向其发送唤醒命令（操作码 = 0xAB），然后三次发送“读取 JEDEC-ID”命令（操作码 = 0x9F））。此后，SPI 上不再发生任何活动。唤醒命令由 MRAM 正常处理，但存储器不支持“读取 JEDEC-ID”命令（根据 MRAM 的数据手册）。我原以为，由于没有收到“读取 JEDEC-ID”命令的响应，启动 ROM 代码会继续以默认速度启动。但不知何故，在三次尝试“读取 JEDEC-ID”后，启动过程被取消。 我尝试将 LPC54S018 的 ISP 引脚设置为以下状态： 1) 或 ISP0 = 高，ISP1 = 高，ISP2 = 高； 2) 或 ISP0 = 高，ISP1 = 低，ISP2 = 高。 情况依旧没有改变——微控制器无法启动。 是否有办法在不等待“读取 JEDEC-ID”命令的响应的情况下，继续从 SPI 存储器启动 LPC54S018？ PS：我附上了加载过程的示波图。 Re: Boot LPC54S018 from SPI-MRAM (MR25H40). 看来无法从 SPI-MRAM (MR20H40/MR25H40) 启动 LPC540xx。因为 SPI-MRAM 不支持“读取 JEDEC-ID”命令。 😞😞 但 SPI-FRAM（与 SPI-MRAM 不同）支持“读取 JEDEC-ID”命令。我已将 SPI-MRAM 更换为 SPI-FRAM (FM25V05)，并成功启动了我的 LPC54S018！但是，在 FM25V05 中，固件应该从地址 0x0001 开始，而不是从 0x0000 开始。在执行“读取 JEDEC-ID”命令后，LPC540xx 启动 ROM 首先向 SPI 存储器发送 READ命令 0x03，地址为 24 位。如果读取失败，则发送带有 32 位地址的 READ命令 0x03。FM25V05 具有 16 位地址。但是，如果将启动映像移至地址 0x0001，即使从 FM25V05 启动，LPC540xx 也能成功启动。启动 ROM 使用 24 位读取命令进行启动，因此会跳过读取的第一个字节。 请参见附图示波图。 稍后我会尝试从 CY15B104QN（SPI-FRAM）启动，它具有 24 位寻址。 Re: Boot LPC54S018 from SPI-MRAM (MR25H40). 是的。接下来，我尝试从 CY15B104QN-50SXI SPI-FRAM 启动。它不起作用 😞 无法从 CY15B104QN 启动。虽然该芯片响应“读取 JEDEC-ID”命令。但 CY15B104QN 以相反的字节顺序输出 JEDEC-ID："00,2C,C2,7F,7F,7F,7F,7F,7F"（十六进制）。这大概就是为什么启动 ROM LPC54018 无法从中启动的原因。 FM25V05 输出 JEDEC-ID，格式为："7F,7F,7F,7F,7F,7F,C2,23,00"（十六进制） - LPC54018 启动 ROM 接受它并启动。但是 FM25V05 的容量太小，无法满足我的项目需求。 现在我尝试从 FM25V20A 启动。我希望它能从那里启动。 PS：CY15B104QN 属于新一代 SPI-FRAM 芯片——“EXCELON™”F-RAM（英飞凌）。显然，LPC54018 引导加载程序不支持它们。 Re: Boot LPC54S018 from SPI-MRAM (MR25H40). 嗨@jcxz 很高兴听到您的板已成功启动。 您还有其他问题或疑虑吗？ 谢谢！ BR 爱丽丝 Re: Boot LPC54S018 from SPI-MRAM (MR25H40). 我成功地从 FM25V20A-G 启动了 LPC54018！ LPC54018 MRAM/FRAM 启动能力检查的最终结果： 1. 从 SPI-MRAM (MR25H40) 启动：失败。可能原因 = 不支持 JEDEC-ID 读取命令。 2. 从 SPI-FRAM CY15B104QN 启动，JEDEC-ID = "00,2C,C2,7F,7F,7F,7F,7F,7F" (十六进制):失败。可能的原因 = 启动 ROM 无法识别 JEDEC-ID。 3. 从 SPI-FRAM FM25V20A-G 启动，JEDEC-ID = "7F,7F,7F,7F,7F,7F,C2,25,08" (十六进制):成功。可能的原因 = 启动 ROM 识别 JEDEC-ID。 4. 从 SPI-FRAM FM25V05 启动，JEDEC-ID = "7F,7F,7F,7F,7F,7F,C2,23,00" (十六进制):成功。可能的原因：启动 ROM 识别了 JEDEC-ID。但是，启动映像必须位于地址 1（而不是 0）。 但CY15B104QN系列内存是较新的产品。它取代了过时的FM25Vxx。因此，我想使用 CY15B104QN。为什么不支持从 CY15B104QN 启动？未来 LPC540xx 版本是否会增加从 CY15B104QN（或该系列的其他芯片）启动的功能？

MCUXpresso Secure Provisioning Tool バージョン 26.06 での IMX95 の使用 私はgithubからimx-oei-masterをダウンロードし、makeコマンドを使ってoei-m33-ddr.binとoei-m33-tcm.binを生成しました。そして、添付画像のようなイメージを構築しようと試みました。 いくつか質問があります。 1. 私の設定は正しいですか？ 2. 「タイプ」では、多くの項目を見ました。どれを選べばいいのか分かりません。 3. 「ロードアドレス」と「エントリポイント」の設定は正しいでしょうか？oei-m33-ddr.map には CM33_TCMU_OFFSET = 0x1ffc0000 しか見当たりませんでした。lpddr5についても見ていなかった 4. 「画像タイプ」でも多くのアイテムを見ました。どれを選べばいいのか分かりません。ところで、「タイプ」と「画像タイプ」の違いは何ですか？ 5. 「コンテナセット」では、「プライマリ画像」と「セカンダリ画像」のどちらを選択すればよいですか？ Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 i.MX95のブートイメージの構築についてはこちらのガイダンスを参照してください: https://docs.mcuxpresso.nxp.com/secure/26.06/06_processor_specific_workflow.html#i-mx-95-bootable-image-examples 必要な画像に関する詳細な説明とスナップショットが記載されています。 また、ddrクイックブートバイナリは、i.MX95 B0デバイスに対して「OEI DDR no QB」画像を追加することで選択可能であることにもご注意ください。       Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 迅速なご返信ありがとうございます。

S32K388 HSE_SWT 重启以进行新芯片刷写。 我有一块全新的 S32K388，我正在尝试用一些全新的固件（不是 AUTOSAR 也不是 RTD）刷入它。我已将 IVT 设置为仅启动 core0，并且已将 hse_fw_header_start_address 设置为零。 但这种配置似乎会导致 MC_RGM DES 报告 RESET： 0x00000041 和 MC_RGM FES 报告 0x00010000，根据我对 S32K3XXRM 的了解，这意味着 HSE 看门狗超时导致基于升级的破坏性 RESET。 有趣的是，当我连接 J-Link 时，这种现象似乎就消失了，但我似乎找不到从我的固件中禁用或维护 SWT 的方法。我需要为 S32K388 下载/安装标准 HSE 固件吗？ 为什么S32K388需要这个功能，而S32K344不需要？ Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 经过进一步测试——如果我在读取 MC_RGM FES/DES 标志后将其全部清除（这样它们就不会在启动后保持不变），启动循环开始返回：FES: 0x00010000，偶尔返回 DES: 0x00000040（但大多数情况下返回 DES: 0x00000000）。 为了更清楚地说明原帖内容，我已将 IVT 中的启动配置字设置为 0x00000001 - 根据我的理解，这似乎意味着只设置了 CM7_0_ENABLE，而根本不应该有任何 HSE/SWT_0 设置？ Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 万一我的另一条评论最终证明并不能解决问题： 我使用的芯片型号为 S32K388HHMJBS 0P39J CTAJ2507E - 如果您需要我读取某些寄存器以获取特定芯片信息，请告诉我。 HSE固件从未安装过——这是一台全新出厂的设备，我只刷入了自己的裸机代码。 对于 IVT： hseFwHeaderStartAddr 为零 recovery_app_start_address 为零 我不确定应该从 IVT 中提供哪些字段，但除了头部设置为 0x5AA55AA5、boot_config 设置为 1 以及 cm7_0_start_address 设置为中断向量表之外，其他字段基本上都为零。 我在原帖中已经提供了我得到的DES和FES值，但如果这些信息不够清晰，请告诉我。 我会尽量上传这段代码——我需要获得公开发布这段代码的许可。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 更正一下——我上面评论中的最后一句话应该是“HSE_CLK 频率为 160MHz，AIPS_SLOW_CLK 频率为 40MHz”。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 根据这篇帖子： https://community.nxp.com/t5/S32K/What-does-it-mean-HSE-SWT-RST-on-S32K311/mp/1955147 这是来自旧版 S32K3XXRM 的 S32K3xx_DCF_clients.xlxs 的图像： https://community.nxp.com/t5/S32K/S32K388-HSE-No-Response-Error/mp/2090937/highlight/true ?lightbox-message-images-2090937=336074i0A601700196531EB#M48394 我似乎通过在 UTEST 内存扇区中写入 0x40000101 0x00100006 到 0x1B000770（将“2”放入 HSE_CLK_MODE_AND_GSKT_CTRL）解决了我的问题。 在当前版本的 S32K3xx_DCF_clients.xlxs 中，HSE_CLK_MODE_AND_GSKT_CTRL 的描述如下： 但在 S32K3XXRM 中，我找不到关于垫片配置中应该如何配置的参考信息（最接近的似乎是“HSE_B”，但表格中提到的是一个不可能的 1:1 配置）： 这只是文档更新失败吗？如果我使用 Option A++ 时钟（CORE_CLK 为 160MHz，AIPS_SLOW_CLK 为 40MHz），那么 HSE_CLK_MODE_AND_GSKT_CTRL 中是否应该设置 1:4 的比例？ Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 请问您能否提供以下信息： 所使用的S32K388芯片的具体零件编号和版本号。 确认设备上是否曾经安装过 HSE 固件（或者这是否是一台完全空白/出厂全新的设备）。 IVT 配置，特别是 hseFwHeaderStartAddr、appBootAddr 和任何其他与 HSE 相关的 IVT 字段的值。 RESET后的完整RESET状态寄存器转储（MC_RGM_DES、MC_RGM_FES 和任何其他相关的RESET寄存器）。 无论问题是出现在多个设备上还是仅出现在单个板上。 一个能够重现该问题的最小项目/应用程序，或者至少是 RESET 发生之前执行的启动代码序列。 目前尚不清楚重置是由 HSE/SBAF、应用程序问题还是设备配置问题引起的，因此上述信息将有助于确定根本原因。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 据我们所知，这已经解决了这个问题。我希望文档能够更新，以反映选项 A++ 需要更换此垫片@davidtosenovjan