Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
T1042 DIFF_SYSCLK/DIFF_SYSCLK_B Termination Resistor Does DIFF_SYSCLK/DIFF_SYSCLK_B on the T1042 require an external termination resistor when used as an LVDS pair? The datasheet does not explicitly state it and only gives "Figure 11. LVDS receiver". AN4825 seems to show that it is internal, but this does not look to be consistent with the datasheet. Clocking Re: T1042 DIFF_SYSCLK/DIFF_SYSCLK_B Termination Resistor For T1042, you should treat the 100 Ω differential termination on DIFF_SYSCLK/DIFF_SYSCLK_B as internal , so you do not add another external 100 Ω resistor across the pair when the internal termination is enabled.
View full article
S32K328マイクロコントローラのCPU/熱負荷 私たちのプロジェクトでは、S32K328マイクロコントローラのCPU/熱負荷を実装するための支援が必要です。CPU/熱負荷をテストするためのAPIを教えてください。マルチコアで実行するための手順をすべて教えてください。 Re: CPU /Thermal load for S32K328 micro controller こんにちは、 S32K3には、「CPU/熱負荷テスト」専用の単一RTD APIはありません。通常、これは次のように実装されます。 アプリケーションのビジーループまたはRTOSタスクを使用して各コアにCPU負荷を生成する - ADC APIを介した内部TempSense経路によるダイ温度の監視 温度監視については、ADC TempSense APIをご確認ください。 Adc_Sar_Ip_TempSenseEnable() Adc_Sar_Ip_GetConvData() Adc_Sar_Ip_TempSenseCalculateTemp() 詳細については、例えばhttps://community.nxp.com/t5/S32K/Internal-Temperature-sensor/mp/1688673を参照してください。 S32K328でのマルチコア実行の場合: - S32K3マルチコアRTDプロジェクトを作成/使用する - NXPマルチコア起動フローを使用してセカンダリコアを起動します。 - 各コアでCPUストレステストを実行する - 定期的にTempSenseを読み取り、負荷に対する温度を記録する マルチコアプロジェクト生成ガイドについては、以下のリンクを参照してください。 https://community.nxp.com/t5/S32K/Multicore-applications-on-the-S32K3-series-processors/mp/2050051 BR、ペトル Re: CPU /Thermal load for S32K328 micro controller S32K UMによると、内部には温度センサ(TempSense)が搭載されています。S32 DESIGN STUDIO SDK には何らかのルーチンがあるのかもしれません。
View full article
EBトレソス こんにちは!NXPのウェブサイトでEB TRESOSのバージョン32.1.4は入手できますか? Re: EB TRESOS こんにちは、トニーさん。 社内チームに連絡を取り、返答を待っています。 よろしくお願いします、 ロビン Re: EB TRESOS それはまだ存在しないようだ。 Re: EB TRESOS 今すぐダウンロードできるはずです。 S32K3標準ソフトウェア-> 自動車ソフトウェア - EB tresos Studio / AUTOSAR構成ツール -> EB tresos Studio 32.1.4 をクリックしてください。 回复: EB TRESOS ありがとうございます。すべて準備完了です。
View full article
Can box can' t detect can signal when runing S32K344 WB's "s32k3_wb_can" project Hello,         I am porting S32K344 WB's "s32k3_wb_can" project code to my project. The CAN0's TX and RX pin is same with the WB's design(CAN0_RX: PTA6 and CAN0_TX: PTA7 ). The CAN0 work in CAN Classic mode, but the CANBox can't detect any CAN signal.        I try to debug the "s32k3_wb_can" project,  and find "CAN0_ISRCallback" function is never called. I check the s32k144 demo code, it seems the "CAN0_Callback_Func" function is called and installed with "CAN_InstallEventCallback(&can_pal0_instance,&CAN0_Callback_Func,(void*)0);", but S32K344's "s32k3_wb_can" project seems no such install procedure.         I have no S32K344 WB board, so I can't verify the WB's real running status. I want to know how to let the can0 run in "s32k3_wb_can" project.        The attachment is my project "s32k3_wb_can.zip". To decrease the project size, I remove the "Debug_FLASH" subfolder. My can is sample 8-pin can chip and the STB is default low, so I only manipulate CAN0_RX/CAN0_TX. Please help me check what's the problem. Thanks. Re: Can box can' t detect can signal when runing S32K344 WB's "s32k3_wb_can" project Hi @Jimmybai, The CAN0 work in CAN Classic mode, but the CANBox can't detect any CAN signal. Could you clarify what do you mean by this? Is CAN Classic working, but CAN FD not? Or how are you confirming CAN Classic functionality. I try to debug the "s32k3_wb_can" project, and find "CAN0_ISRCallback" function is never called. I check the s32k144 demo code, it seems the "CAN0_Callback_Func" function is called and installed You can use the following APIs to enable FlexCAN's IRQ and handler: IntCtrl_Ip_EnableIrq(FlexCAN0_1_IRQn); IntCtrl_Ip_InstallHandler(FlexCAN0_1_IRQn, CAN0_ORED_0_31_MB_IRQHandler, NULL_PTR); However, this should already be enabled by the initialization of the IntCtrl driver you are doing: retCode = IntCtrl_Ip_Init(&IntCtrlConfig_0); retCode = IntCtrl_Ip_ConfigIrqRouting(&intRouteConfig); Callback installation is done within FlexCAN's initialization, to whichever callback you've declared: Julin_AragnM_0-1780594748273.png Another reason your callback is never triggered may be that no valid Rx frames are being received. Have you tried scoping the CAN bus through an oscilloscope? Instead of testing the wb_can example, have you tried using FlexCAN_Ip_Example_S32K344 included in RTD package?  Or some of the examples shared in community: Example S32K344 FlexCAN_Ip TX/RX/EnhanceRXFIFO test S32DS3.4 RTD200 [RTD600 MCAL & IP] S32K3X4EVB-T172 FlexCAN Example Interrupt/Polling Best regards, Julián Re: Can box can' t detect can signal when runing S32K344 WB's "s32k3_wb_can" project By the way, the example project come from S32K344 WB's example folder---S32K344_Whiteboard_Example(LLD)_RTM_1.0.0
View full article
llcecan问题 嗨,NXP 小组: 测试硬件:S32G274 软件版本:bsp38 can setting: ip link set llcecan(0~3)type can \ bitrate 500000 \ sample-point 0.8 \ dbitrate 2000000 \ dsample-point 0.7 \ fd on 测试用例: 1: Vector v1640 can1 可以连接到 s32g 的 can0~can3, can2 可以连接到 s32g 的 llce_can0~llce_can3 2: vector1640 发送 can 数据,s32g 接收 can 数据。 3: 检查发送和接收的数据帧是否一致。 测试结果: 1:数据帧在 llce_can0~llce_can3 中丢失,但在 can0~can3 中没有丢失。 参考图像如下 图 1:我们可以看到 v1640 can1 共发送了 1,823,705 帧,而在图 2 中,s32g274 can0~can3 收到了 1,823,705 帧而没有任何帧损失。 我们可以看到,v1640 can2 发送的帧总数为 1 845 947,而 s32g274 llce_can0~llce_can3 接收的帧总数约为 1 845 887。损失 60 帧。 当 CPU 负载相对较高时,丢帧情况就会恶化。是否有可能增加 LLCE_CAN_MAX_RX_MB,以减少 CPU 负载。同时,如何解决丢帧问题?是否有任何优化项目? ZHANGBOWEN_0-1780368083252.png ZHANGBOWEN_1-1780368090168.png Re: llcecan question 你好,@张博文 感谢您的回复。 为了进一步调查这个问题,我首先希望在本地 RDB2 上重现这个问题。 您能否澄清以下问题? 1.您的测试使用的是哪个版本的 LLCE FW? 2。你有没有用其他版本的 BSP 测试过?如果是这样,结果也一样吗? 3.是否只有在通过所述的 8 个 CAN 通道进行基准测试时才会出现丢帧现象?请问您是否只对 LLCE CAN 接口进行过压力测试?有没有简化的测试设置可以重现该问题? 4.测试的负载是多少?发现帧丢失时的吞吐量值是多少?测试期间 CPU 的平均负载是多少? BR 切宁 Re: llcecan question 您好, 感谢您的回复。 在我将 LLCE_CAN_MAX_RX_MB 修改为 64 和 128 后,CPU 负载并没有减少,或者减少得不明显,因此很难观察到。 而 llcecan 的丢帧现象依然存在 Re: llcecan question 你好,@张博文 谢谢您的帖子。 从共享的描述来看,似乎是在系统负荷较高时丢失了帧。 我建议尝试更改 LLCE_CAN_MAX_RX_MB 中的 值。 drivers/net/can/llce/llce_can_common.c的新值,如 32 或 64,然后重建内核进行另一次测试,检查测试中是否仍存在问题。 BR 切宁 Re: llcecan question 您好, 感谢您的回复。 1.LLCE FW 版本为 HHFF_2A [REL_LLCE1_0_6|BLD_RDC2303221606]。 2.只对 bsp38 进行了测试。 3.仅对 llcecan 进行了无帧丢失的压力测试。但是,在同时对所有 8 个 can 通道进行压力测试时,出现了丢帧(4 通道 llce 测试和 8 通道 can 测试使用的软件相同)。 4. canoe 总线负载为 55% ,8 通道 can 测试期间的平均 CPU 负载为 60% ,4 通道 llce 测试期间的平均 CPU 负载为 37% Re: llcecan question 你好,@张博文 感谢您的回复。 1.请您帮助检查是否有更简单的方法来重现该问题? 2。我知道目前它只发生在 8 通道测试中,我能知道你的板上是否只有 4+4 CAN 接口吗?是否只能在 LLCE 上进行测试才能重现该问题?(说LLCE 接口上有 4 个以上通道) 在 RDB2 上,只有 2 个 FlexCAN,但有 16 个 LLCE CAN,如果能提供简化的测试方法,将非常有帮助。 BR 切宁 Re: llcecan question 您好, (1) 我在开发板上运行了我们的项目程序。我不方便把整个文件发给你进行测试。您可以直接使用 canoe 将 llcecan0 连接到 llcecan3,而无需运行任何程序,以每秒 8000 帧的速度进行流媒体测试。 (2) 它只能以每秒 8000 帧的速度流式传输 4 个频道的 llcecan。即使发送 1000 万帧,也不会出现丢帧现象
View full article
S32k396 -BGA -DC1 ScH 55517 RevB2 not flashing my evaluation board is not flashing ,  i am using micro usb port,  , i did check the Jtag connections actually , ,,,, The manual says J17 ,16 , 18 and 19 should all b at 2-4 position connector shorted , but if i place them there  reset Led turns on D15. abort or retry window appears , if J17, J18, J16, J19 have 1-2 position shorted this error message comes Connection from "127.0.0.1" via 127.0.0.1. Connection from port "62565" to 6224 Connection from "127.0.0.1" via 127.0.0.1. Connection from port "62570" to 7224 Telnet server running on 127.0.0.1:51794 Requesting next symbol pxCurrentTCB Symbol pxCurrentTCB not found. Requesting next symbol pxReadyTasksLists Symbol pxReadyTasksLists not found. Requesting next symbol xDelayedTaskList1 Symbol xDelayedTaskList1 not found. Requesting next symbol xDelayedTaskList2 Symbol xDelayedTaskList2 not found. Requesting next symbol xPendingReadyList Symbol xPendingReadyList not found. Requesting next symbol uxCurrentNumberOfTasks Symbol uxCurrentNumberOfTasks not found. Requesting next symbol uxDeletedTasksWaitingCleanUp Symbol uxDeletedTasksWaitingCleanUp not found. Requesting next symbol xSuspendedTaskList Symbol xSuspendedTaskList not found. Requesting next symbol xSchedulerRunning Symbol xSchedulerRunning not found. Requesting next symbol FreeRTOSDebugConfig Symbol FreeRTOSDebugConfig not found. Requesting next symbol _tx_thread_current_ptr Symbol _tx_thread_current_ptr not found. Requesting next symbol _tx_thread_created_ptr Symbol _tx_thread_created_ptr not found. Requesting next symbol _tx_thread_created_count Symbol _tx_thread_created_count not found. Requesting next symbol _tx_thread_system_state Symbol _tx_thread_system_state not found. Unable to load libusb0.dll Copyright 2025 P&E Microcomputer Systems,Inc. Command Line :C:\NXP\S32DS.3.5\eclipse\plugins\com.pemicro.debug.gdbjtag.pne_6.0.3.202506131845\win32\pegdbserver_console -device=NXP_S32K3xx_S32K396 -startserver -singlesession -serverport=7224 -gdbmiport=6224 -interface=USBMULTILINK -speed=5000 -port=U„ PEmicro Interface detected - Flash Version 10.98 CMD>RE Initializing. INFO: DAP IDCODE = 0x6BA02477 INFO: DAP successfully powered up. DP CTRL/STAT = 0xF0000000 Target has been RESET and is active. CMD>CM C:\NXP\S32DS.3.5\eclipse\plugins\com.pemicro.debug.gdbjtag.pne_6.0.3.202506131845\supportFiles_ARM\NXP\S32K3xx\nxp_s32k396_1x32x1524k.arp Initializing. INFO: DAP IDCODE = 0x6BA02477 INFO: DAP successfully powered up. DP CTRL/STAT = 0xF0000000 Initialized. ;version 1.01, 12/11/2023, Copyright 2023 P&E Microcomputer Systems, www.pemicro.com [S32K396] ;device nxp, s32k396, 1x32x1524k, ;begin_cs device=$00400000, length=$005F4000, ram=$20400000 Loading programming algorithm ... Done. Programming sequency is : erase, blank check, program, and verify {default} CMD>VC Verifying object file CRC-16 to device ranges ... block 00400000-00417EE7 ... Error! CRC Command Timed Out Current content of flash does not match application to be programmed CMD>EM Command is inactive for this .ARP file. Error Erasing flash of device Error occured during Flash programming. INFO: DAP IDCODE = 0x6BA02477 INFO: DAP successfully powered up. DP CTRL/STAT = 0xF0000000 Starting reset script (C:\NXP\S32DS.3.5\eclipse\plugins\com.pemicro.debug.gdbjtag.pne_6.0.3.202506131845\supportFiles_ARM\NXP\S32K3xx\S32K396.mac) ... REM Disable Watchdog REM Enable clocks for selected cores in MC_ME module (the sequence below enables all clocks). REM MC.ME Partition 0 configured, enabling clocks for Partition 1 Delaying for 50mS ... Done. Delaying for 50mS ... Done. Delaying for 50mS ... Done. REM Initialize RAM and DMA: REM Initialize DMA TCD: REM Copy valid executable code to RAM for each core to be used. REM Enable required cores in MC_ME: Delaying for 1000mS ... Done. Delaying for 1000mS ... Done. Delaying for 1000mS ... Done. INFO: DAP IDCODE = 0x6BA02477 INFO: DAP successfully powered up. DP CTRL/STAT = 0xF0000040 Warning: Unable to go to background. Core is running Warning: Unable to go to background. Core is running Warning: Unable to go to background. Core is running Warning: Unable to go to background. Core is running Warning: Unable to go to background. Core is running Warning: Unable to go to background. Core is running Warning: Unable to go to background. Core is running Warning: Unable to go to background. Core is running Warning: Unable to go to background. Core is running Warning: Unable to go to background. Core is running Warning: Unable to go to background. Core is running Reset script (C:\NXP\S32DS.3.5\eclipse\plugins\com.pemicro.debug.gdbjtag.pne_6.0.3.202506131845\supportFiles_ARM\NXP\S32K3xx\S32K396.mac) completed. PEmicro GDB Launch Failure : Error during flash programming. Terminating debug session. PE-ERROR: Error downloading to the device. Terminating debug session. Disconnected from "127.0.0.1" via 127.0.0.1. Disconnection by port "62565" from 6224 Disconnected from "127.0.0.1" via 127.0.0.1. Disconnection by port "62570" from 7224 INFO: DAP IDCODE = 0x6BA02477 Target Disconnected.   Please help Me out Re: S32k396 -BGA -DC1 ScH 55517 RevB2 not flashing Hi Did you refer to the section "2.7 Program the Code Into the Board" of Getting Started With S32K396-BGA-DC1 Evaluation Board? Since you mentioned "I am using a micro USB port," then configure the jumper according to "2. Using on board OpenSDA debugger" specifically "Change debugger selection jumpers to use OpenSDA ( J16 ,  J17 ,  J18 ,  J19  position 1-2)" Please refer to "3.1 Set Jumpers in the S32K396-BGA-DC1". Although J10 and J11 are not mentioned here, it is recommended that you Short J10 and Open J11 to make the FS26 PMIC work in debug mode. On my S32K396-BGA-DC1, LEDs D1, D2, D3, D4, and D30 are lit up green, and D11 is lit up red. I can successfully debug and download Siul2_Port_Ip_Example_S32K396_RTD600 in S32DSv3.6.1. What project did you download before? Did you modify the debug pins to other functions, such as GPIO? If so, please refer to the following: S32K344 RTD, PORT/DIO and Debugging Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------
View full article
使用世纪佳缘 J-Link 调试 i.MX95 上的 M7-Core 嗨,团队、 我目前正在开发 i.MX95 EVK,并在探索合适的平台和 SDK,以便开始开发--特别是针对 M7 内核的开发。根据恩智浦的建议,我使用 MCUXpresso SDK 以及 Visual Studio Code 和 MCUXpresso 扩展进行开发。 根据应用笔记 " 使用 VS Code 调试 Cortex-M (AN14120) ",调试需要 SEGGER J-Link。但是,应用笔记仅提供i.MX8系列和i.MX93的补丁和示例设置。据我所知,i.MX95 的调试程序与 i.MX93 类似,但我无法在文档或恩智浦的官方网站上找到 i.MX95 的特定 SEGGER J-Link 补丁。 能否请您帮助我,告诉我在 i.MX95 的 M7 内核上进行开发和调试所需的适当步骤、工具或补丁? 如果您能及时回复,我们将不胜感激,这将有助于开发工作的顺利进行。 Re: Debugging M7-Core on i.MX95 using SEGGER J-Link 亲爱的@Manuel_Salas 我打算购买 FRDM i.MX95,我能问一下这个主板是否支持 JTAG,如果是,软件是否完全支持? Re: Debugging M7-Core on i.MX95 using SEGGER J-Link 你好@Abinandhan 希望你一切都好。 遗憾的是,由于 i.MX95 仍处于试生产阶段,我们对其了解不多。 没有为i.MX95准备的**应用笔记**或补丁,因此,我们需要等待**版本**才能获得更多信息、调试步骤和补丁。 顺祝商祺! 萨拉斯
View full article
Power down of modules on LX2160 custom board In our custom board based on LX2160, there are no SPDT switches available to control the power rails through software. However, our objective is to reduce the power consumption contributed by the USB, WiFi, BT, PoE, and Cellular modules. Current observations and approach followed from our side: 1. WiFi, BT, and Cellular modules are connected through PCIe. We observed that these can be disabled through SerDes configuration. By configuring SerDes protocol with S2 = 9, all corresponding lanes are configured as SGMII instead of PCIe, thereby effectively disabling the PCIe-connected modules. 2. USB modules do not appear to have similar SerDes-based disable options. For USB, we are currently trying GPIO-based disable using: USB1_MUX_EN USB2_MUX_EN RCW configuration has already been verified, and the corresponding pins are confirmed to be configured as GPIO. However, even after driving these GPIOs for disable operation, the expected power reduction is not observed. 3.PoE module (AQR113c is used for ethernet) Please provide your comments/suggestions on any additional files or configurations that may need to be modified for complete disablement and power reduction. Re: Power down of modules on LX2160 custom board Is it possible to power down the USB, WiFi, BT, PoE, and Cellular modules when idle? Or this is some different configuration of the product where these interfaces will not be used at all?   Please note even when an interface is unused, power still needs to be applied to its power rail. LX2160A does not support removing power from its rails. If power is removed from interfacing devices, it needs to be ensured that leakage will not happen to LX2160A I/O's   So what you can do: 1) Maximun power is consumed by the cores. SDK supports taking the CPU to a lower frequency when not used to save on power consumption.  Refer Power management - [Layerscape Software Development Kit User Guide | NXP Semiconductors|https://docs.nxp.com/bundle/GUID-487B2E69-BB19-42CB-AC38-7EF18C0FE3AE/page/GUID-2E8E375E-7DCD-4671-B0CF-D4713D8BB9EB.html] 2) Unused IP's can be clock gated through DEVDISR. However once disabled they cannot be enabled. 3) If SerDes lanes are unused, they can be powered down. Refer section 26.10.2 Unused Lanes in LX2160A Reference manual 4) When a SerDes protocol is chosen through RCW setting, it also configures registers relevant to that protocol as per protocol requirement. So reconfiguring lanes is not the correct way. 5) From the schematic snippet, you have configured SerDes#2 for SRDS_PRTCL_S2 =3 but only a single lane is used.  You can use SRDS_PRTCL_S2=11 and power down unused lanes as per (4). Similar mechanism could be applied to other SerDes. 6)  If Gen3 is unused for PCIe, then PLLF can be powered down. Similarly unused PLL can be powered down Thanks Re: Power down of modules on LX2160 custom board How are you measuring power consumption? Please note that for SerDes lanes, you will need to check on the 0.9V and 1.8V power lanes that supply SerDes I/O's For DFS, check the power consumption of VDD (0.8V) supply. Since this is your custom board, do you have power measurment circuitry for power rails?  If you are emasuring at the input of your custom board, I am not sure how much difference you would see. It will also depend on the least count of your measurment. To check, you may operate the core/platform at a lower configuration. Check the Design checklist and it has graphs for VDD rail power consumption. Re: Power down of modules on LX2160 custom board Hi, Thanks for your timely response. I have attached my observations and test results for the points you shared regarding the power optimization suggestions. Please review them and let us know if any additional checks or configurations are recommended. Keypoints Observations CPU hotplug / frequency scaling observation We tested CPU hotplug, CPU frequency scaling, and different CPU modes using: lscpu | grep line Observations: On-line CPU(s): 9 Off-line CPU(s): 0-8,10-15 However, no measurable power reduction was observed in any of these cases. Unused IP clock gating through DEVDISR We understand that unused IPs can be clock gated through DEVDISR.However, since disabling these blocks is not reversible without reset, we consider this approach high risk and therefore not recommended for our current testing. Unused SerDes lane power-down Register writes are successful. However, no noticeable power consumption reduction has been observed so far. SerDes protocol configuration optimization PLL power-down for unused Gen3 PCIe Applied configuration: SRDS_REFCLKF_DIS_S2 = 1 SRDS_PRTCL_S2 = 11 SRDS_INTRA_REF_CLK_S2 = 0 SRDS_PLL_PD_PLL3 = 1 Re: Power down of modules on LX2160 custom board Hi, We are measuring consumption with these current sensors connected to BMC, where VCC_12V is sensing the input of custom board and VCC_0V8 is sensing the input of NXP(LX2160A) chipset Also when flashing(these are measured in VCC_12V i.e, total power consumption) - using CodeWarrior (could see a drop around 10W) and - using ( echo mem > /sys/power/state & echo freeze > /sys/power/state) (could see a drop around 6W)(but under this , as user interaction is not there , it is not recommended for our testing),  Re: Power down of modules on LX2160 custom board Discussed with internal team, we already answered your questions related to configuration. 10W consumption at the 12V input is pretty reasonable in our understanding for LX2160A.  Please kindly share your target, your schematics and configuration, log and application. We will check on what more can be achieved.
View full article
LX2160カスタムボード上のモジュールの電源オフ LX2160をベースにした当社のカスタム基板には、ソフトウェアで電源レールを制御するためのSPDTスイッチは搭載されていません。 しかし、私たちの目標は、USB、WiFi、Bluetooth、PoE、およびセルラーモジュールによる消費電力を削減することです。 現時点での観察結果と、弊社側で採用しているアプローチ: 1. WiFi、BT、およびセルラーモジュールはPCIeを介して接続されます。 これらの機能はSerDesの設定によって無効にできることが分かりました。 SerDesプロトコルをS2=9に設定することで、対応するすべてのレーンがPCIeではなくSGMIIとして構成され、結果としてPCIe接続モジュールが事実上無効になります。 2. USBモジュールには、同様のSerDesベースの無効化オプションはないようです。 USBに関しては、現在GPIOベースの無効化を試みています。 USB1_MUX_EN USB2_MUX_EN RCWの設定は既に検証済みであり、対応するピンがGPIOとして設定されていることが確認されています。 しかし、これらのGPIOを無効化動作に設定した後でも、期待される消費電力の削減は確認されなかった。 3. PoEモジュール(イーサネット接続にはAQR113cを使用) 完全な無効化と電力削減のために変更が必要となる可能性のある追加ファイルや設定について、ご意見・ご提案をお寄せください。 Re: Power down of modules on LX2160 custom board アイドル状態のときに、USB、WiFi、Bluetooth、PoE、およびセルラーモジュールの電源をオフにすることは可能ですか?それとも、これはこれらのインターフェースが全く使用されない、製品の別の構成なのでしょうか?   インターフェースが使用されていない場合でも、電源レールには電源を供給する必要があることにご注意ください。LX2160Aは、電源レールから電源を取り外すことをサポートしていません。 インターフェース機器への電源供給が停止した場合、LX2160AのI/Oに漏電が発生しないようにする必要があります。   では、あなたにできることは次のとおりです。 1) コアが最大電力を消費します。SDKは、CPUが使用されていないときに動作周波数を下げて消費電力を節約する機能をサポートしています。 パワーマネージメントについては、[Layerscapeソフトウェア開発キットユーザーガイド | NXP Semiconductors | https://docs.nxp.com/bundle/GUID-487B2E69-BB19-42CB-AC38-7EF18C0FE3AE/page/GUID-2E8E375E-7DCD-4671-B0CF-D4713D8BB9EB.html ]を参照してください。 2) 未使用のIPアドレスはDEVDISRを介してクロックゲーティングできます。しかし、一度無効にすると、再度有効にすることはできません。 3) SerDesレーンが使用されていない場合は、電源をオフにすることができます。セクション26.10.2を参照してください。LX2160Aの未使用レーンに関するリファレンスマニュアル 4) RCW設定でSerDesプロトコルを選択すると、プロトコルの要件に従って、そのプロトコルに関連するレジスタも構成されます。したがって、車線を再編成するのは正しい方法ではありません。 5) 回路図の抜粋から、SerDes#2 を SRDS_PRTCL_S2 =3 に設定していますが、1 つのレーンしか使用されていません。SRDS_PRTCL_S2=11を使用して、(4)に従って未使用レーンの電源をオフにすることができます。同様のメカニズムは他のSerDeにも適用できる可能性がある。 6) Gen3がPCIeに使用されていない場合、PLLFの電源をオフにすることができます。同様に、使用されていないPLLは電源を切ることができます。 よろしくお願いします。 Re: Power down of modules on LX2160 custom board こんにちは、 迅速なご対応ありがとうございます。ご指摘いただいた電力最適化に関するご提案について、私の観察結果とテスト結果を添付いたしました。内容をご確認いただき、追加の確認事項や設定が必要な場合はお知らせください。 要点 補足事項 CPUホットプラグ/周波数スケーリングに関する考察 CPUホットプラグ、CPU周波数スケーリング、およびさまざまなCPUモードをテストしました。 lscpu | grep line 観察結果: オンラインCPU数:9 オフラインCPU:0-8、10-15 しかし、これらのいずれのケースにおいても、測定可能な電力低下は観察されなかった。 DEVDISR を介した未使用 IP クロックゲーティング 未使用のIPアドレスはDEVDISRを介してクロックゲーティングできることは理解しています。しかし、これらのブロックを無効にするとリセットなしでは元に戻せないため、この方法はリスクが高いと考えており、現在のテストでは推奨していません。 未使用のSerDesレーンの電源オフ レジスタへの書き込みは成功しました。 しかしながら、これまでのところ、顕著な消費電力の削減は確認されていない。 SerDesプロトコル構成の最適化 未使用のGen3 PCIeに対するPLL電源ダウン 適用された構成: SRDS_REFCLKF_DIS_S2 = 1 SRDS_PRTCL_S2 = 11 SRDS_INTRA_REF_CLK_S2 = 0 SRDS_PLL_PD_PLL3 = 1 Re: Power down of modules on LX2160 custom board 電力消費量はどのように測定していますか? SerDesレーンについては、SerDes I/Oに電力を供給する0.9Vおよび1.8Vの電源レーンを確認する必要があることにご注意ください。 DFSの場合、VDD(0.8V)電源の消費電力を確認してください。 これはカスタム基板なので、電源レール用の電力測定回路は搭載されていますか? カスタムボードの入力でエマージングを行っている場合、どれほどの違いが見られるかは分かりません。それは、測定値の最小値にも左右されます。 確認のため、コア/プラットフォームをより低い構成で動作させてみてください。設計チェックリストを確認してください。VDDレールの消費電力に関するグラフが掲載されています。 Re: Power down of modules on LX2160 custom board こんにちは、 これらの電流センサーはBMCに接続されており、消費量を測定しています。VCC_12Vはカスタムボードの入力を、VCC_0V8はNXP(LX2160A)チップセットの入力を検出します。 また、フラッシュ時(これらはVCC_12Vで測定され、つまり総消費電力です) - CodeWarriorを使用すると(約10Wの低下が見られる可能性があります) - ( echo mem > /sys/power/state & echo freeze > /sys/power/state) を使用すると、約 6W の低下が見られる可能性があります (ただし、この方法ではユーザー操作がないため、テストには推奨されません)。 Re: Power down of modules on LX2160 custom board 社内チームと話し合った結果、設定に関するご質問には既に回答済みです。 LX2160Aの場合、 12V入力で10Wの消費電力は妥当な範囲だと考えています。目標、回路図、構成、ログ、アプリケーション情報を共有していただければ幸いです。さらに改善できる点がないか検討いたします。
View full article
在哪里可以下载 android_KK4.4.3_2.0.0-ga_core_source.tar.gz 嗨,恩智浦,在哪里可以下载 android_KK4.4.3_2.0.0-ga_core_source.tar.gz ? Android i.MX6 四核 Re: where can I download android_KK4.4.3_2.0.0-ga_core_source.tar.gz 你好,我也需要它、 我也需要,请将下载 URL 发到我的邮箱好吗? Re: where can I download android_KK4.4.3_2.0.0-ga_core_source.tar.gz 我需要"android_kk4.4.2_1.0.0-ga_source.tar.gz"& "android_kk4.4.3_2.0.1-ga_source.tar.gz"& "android_KK4.4.3_2.0.1_docs.tar"太。 您能通过电子邮件发送给我吗? 非常感谢 Re: where can I download android_KK4.4.3_2.0.0-ga_core_source.tar.gz 我已经自己下载了,谢谢。 Re: where can I download android_KK4.4.3_2.0.0-ga_core_source.tar.gz 你好@b36401、 我也需要,请通过电子邮件发送好吗? 顺祝商祺! Re: where can I download android_KK4.4.3_2.0.0-ga_core_source.tar.gz 我需要"android_kk4.4.2_1.0.0-ga_source.tar.gz" 您能发送到我的邮箱吗? Re: where can I download android_KK4.4.3_2.0.0-ga_core_source.tar.gz 我刚把文件通过电子邮件发送给你。
View full article
由于未找到访问令牌,FRDM-RW612 上的 KNX iot 下载 ETS 失败 你好 我按照以下链接中的步骤进行了操作,但在 ETS 下载时受阻 https://github.com/nxp-appcodehub/dm-knx-iot-zephyr-apps-with-ets-support-on-nxp-mcus 详细日志显示,原因是找不到访问令牌。我的问题是如何获取访问令牌并写入设备。谢谢 Shawn_LSQ_0-1778480616410.png 开发板 Re: KNX iot download ETS failed on FRDM-RW612 due to access token not find 你好,@Shawn_LSQ。 能否请您详细说明下载 ETS 配置的步骤? 通常,下载的第一部分包括通过 SPAKE2+ 协议建立安全通道,在当前 Zephyr 版本的 RW612 中,这可能需要长达 30 秒的时间。出现这种情况时,您应该可以看到类似的日志记录: 203418 : INF : oc_knx.c 1586 : oc_core_knx_spake_separa... > oc_core_knx_spake_separate_post_handler - start 加密计算部分完成后,流程将继续进行,您应该可以看到 ETS 方面的流程仍在继续。 BR、 米哈伊 Re: KNX iot download ETS failed on FRDM-RW612 due to access token not find 你好,米哈伊 OTBR 也使用 FRDM-RW612,并遵循以下链接 https://github.com/nxp-appcodehub/dm-knx-iot-zephyr-apps-with-ets-support-on-nxp-mcus/blob/main/docs/otbr_support.md 已附上 uart 日志 I。请检查一下,谢谢! Re: KNX iot download ETS failed on FRDM-RW612 due to access token not find 你好 我注意到 ETS 通过 ETS 消息启动了 PASE 请求,是我的 ETS 版本太新了吗?我使用 ETS V6.4.1 Shawn_LSQ_0-1778829436673.png Re: KNX iot download ETS failed on FRDM-RW612 due to access token not find 你好,@Shawn_LSQ。 你的 ETS 版本应该没问题,我也在使用 ETS 6.4.1 版本 8718,我认为没有问题。 你能否提供你正在使用的 OpenThread Border 路由器以及 OTBR 设备的配置的详细信息? 谢谢。 米哈伊 Re: KNX iot download ETS failed on FRDM-RW612 due to access token not find 你好,米哈伊、 谢谢您的答复!所有步骤均按照恩智浦的官方步骤进行。 我附上了 usart 日志信息供您分析,但没有看到您所说的内容。 Re: KNX iot download ETS failed on FRDM-RW612 due to access token not find 乌萨尔特日志 Re: KNX iot download ETS failed on FRDM-RW612 due to access token not find 你好,@Shawn_LSQ。 对不起,时间太长了。由于优先调用的原因,我目前无法进行进一步的调试,但从快速概览来看,我可以建议尝试使用 FreeRTOS OTBR 固件作为变通办法,因为我怀疑 Zephyr OTBR 可能存在问题。 RW612 FreeRTOS OTBR 编译说明可在此处获取。我从另一个主题中了解到,您在 Windows 上使用 CLI 构建时遇到了问题。我做了一个简单的测试设置,发现在 Git 安装过程中,需要选择几个选项,请看下面的图片。 git_screenshot2.png git_screenshot1.png 这样就可以通过命令提示符 (CMD) 进行构建。 您仍然需要通过命令行启用环境: sdk\repo\mcuxsdk\mcux-env.cmd 能否请您尝试这些说明并反馈意见? 我们还将在自述文件中更新适当的说明。 BR、 米哈伊     
View full article
配备 i.MX95 的红外热像仪 OX05B1S HI 根据 i.MX Linux 参考手册...有人能帮忙如何获得 SCH-89961 适配器卡吗。我的要求是将 RGB-IR 摄像机与 i.MX95 集成。或者其他与 i.MX95 兼容的 rgb-ir 摄像头? akak1_0-1778230986123.png 此致 Re: RGB-IR Camera OX05B1S with i.MX95 1.FRDM i.MX95 上的 OX05B1S + RPI-CAM-MINISAS 是的,但您还需要一根 FPC 电缆。 光有传感器是不够的。 2.Leopard Imaging LI-OX05B1S-MIPI-137H 它能与现有的 i.MX95 驱动程序一起使用吗? 是的,如果您使用的是 RAW MIPI 输出模式,而不是 ISP 处理输出。 3.500 万像素 RGB-IR GMSL2 摄像头(Jetson AGX Orin 类型) 它能在 i.MX95 上运行吗? 不,不是直接。不推荐使用。 4.预集成 ISP 的模块 我需要禁用 i.MX95 ISP 吗? 是 - 如果模块输出处理过的视频,则必须旁路或禁用 i.MX95 ISP。 Re: RGB-IR Camera OX05B1S with i.MX95 您好@yipingwang 谢谢您的快速回复。请您提供以下补充信息。 1.我想使用OX05B1S传感器,购买传感器和RPI-CAM-MINISAS 是否足以集成到 FRDM i.MX95?我还需要 FPC 电缆吗? 2.意愿 LI-OX05B1S-MIPI-137H - Leopard Imaging Inc. 3. 用于 NVIDIA Jetson AGX Orin 的 500 万像素 RGB-IR 全局快门 GMSL2 摄像机 怎么样? Leopard 和 e-Consystem 相机模块包含预集成的 ISP,这是否意味着我需要禁用 i.MX95 ISP? 请注意 Re: RGB-IR Camera OX05B1S with i.MX95 SCH‑89961 Rev.B 是一款内置恩智浦相机适配器板。 在 i.MX Linux 参考手册中,它被明确引用为用于连接的 MIPI‑CSI 适配器: OmniVision OS08A20 OmniVision OX05B1S 它不是商业产品(不通过 Mouser/Digi-Key 销售)。 恩智浦和选定的合作伙伴在内部使用它进行EVK 验证。 您不能直接购买 SCH-89961。 恩智浦不希望客户使用 SCH-89961。取而代之的是使用 i.MX95 EVK 支持的标准 mini-SAS 或 FPC MIPI 适配器。 支持的替代品包括 adapter 目的 rpi-cam-minisas FPC 摄像机 → 迷你 SAS IMX-MIPI-HDMI 显示/输出 IMX-LVDS-HDMI 显示/输出 这些信息已在i.MX95 摄像头软件包官方文档中列出 RAW MIPI-CSI RGB-IR 传感器(推荐使用) i.MX95 ISP本机支持 RGB-IR 融合。 最著名的选择 传感器 供应商 说明 OX05B1S OmniVision 官方支持 RGB-IR OS08A20 OmniVision 使用与 OX05B1S 相同的驱动程序 AR0234 RGB-IR onsemi 用于汽车视觉 OV2312 RGB-IR OmniVision 全局快门(需要移植) OS08A20& OX05B1S 在 i.MX95 上使用相同的内核驱动程序,开箱即用。 预集成 RGB-IR 摄像头模块(更简单) 提供支持 Linux 的现成红外热像仪的供应商: e-con 系统 RGB-IR 摄像机模块 传感器调整& ISP 支持 可根据要求定制i.MX95 功能 示例: OV2312 RGB-IR AR0830 RGB-IR Re: RGB-IR Camera OX05B1S with i.MX95 你好@yipingwang 非常感谢你的澄清。 还有一个问题,"22 针/15 针摄像头连接器 FPC 电缆" 是否可以单独购买。互联网搜索的结果有多种选择,因此要问。 Re: RGB-IR Camera OX05B1S with i.MX95 您好@yipingwang ,能否请您检查并回复?我在 Arrow electronics 网站上看到多个传感器零件编号。请帮我确定 FPC 电缆的确切零件号和零件编号。 https://www.arrow.com/en/search-result.html?keyword=ox05b1s&currPage=1 致敬 Re: RGB-IR Camera OX05B1S with i.MX95 是的,这些 22 针 ↔ 15 针 FPC(CSI 摄像机)电缆是标准电缆,很容易买到,您可以单独购买,不会有任何问题。 Re: RGB-IR Camera OX05B1S with i.MX95 我看到社区中与相机设置有关的主题还很少。谁能回答我的问题?感谢帮助... Re: RGB-IR Camera OX05B1S with i.MX95 您好@yipingwang和各位, ,我一直没有找到可以直接连接 RPI-CAM-MINISAS 适配器的基于 OX05B1S 的 FPC 摄像头模块,因此计划继续使用 https://leopardimaging.com/product/robotics-cameras/cis-2-mipi-modules/i-pex-mipi-camera-modules/global-shutter-mipi-cameras/5mp-ox05b1s/li-ox05b1s-mipi-137h/ 由于这个模块没有内置的 ISP,我假设我也能正常工作... 如果您发现这种方法有任何重大问题,请提供您的意见。 Re: RGB-IR Camera OX05B1S with i.MX95 我得出的结论是,尽管文档声称支持,但没有人尝试过将 RGB-IR 或 IR 摄像头与 i.MX93 或 i.MX95 配合使用。
View full article
Consult the S32K324 for the simplest write-protection methods NXP experts: I have developed a product with S32K324 chip, now I want to burn the program through jlink, I can't read back the burned program through any debugger, if I want to update the program, I can fully erase the flash and then burn it again, is there any such configuration method to prohibit reading the flash? After reading some other posts on the forum, I feel that it is a bit complicated to use HSE to set the password, and I would like to know if there is a simpler way, similar to ST's mcu, to write the configuration bits directly. Re: 咨询S32K324最简单的写保护方法 Hi @ktwor  If you prefer not to install the HSE firmware to enable secure debug, there is an alternative option to restrict access to the MCU via JTAG/SWD using a password, without relying on HSE. This approach is discussed in the following thread: [S32K3] Restrict the debug access with a password when HSE is not used Please review it and let me know if it meets your requirements. BR, VaneB Re: 咨询S32K324最简单的写保护方法 Hi @ktwor  Please modify the .boot_header as described in Section 32.5.3 of the Reference Manual. Additionally, refer to the image provided in the previously shared link, which also illustrates the required changes. VaneB_0-1779902701247.png Re: 咨询S32K324最简单的写保护方法 Hi @VaneB :     I found that in IVT, there is LF_CONFIG_ADDR. The address of LF_CONFIG_ADDR is 0x007D2000, ktwor_0-1779888683941.png Re: 咨询S32K324最简单的写保护方法 Hi @ktwor  Remove only the section corresponding to the XRDC configuration pointer (XRDC_CONFIG_ADDR) and keep all other sections unchanged. Re: 咨询S32K324最简单的写保护方法 Hi @VaneB :       I really don't understand how I should modify it. I'm using s32K324. This chip only has CM7_0 and CM7_1, but no CM7_2. So the position of CM7_2 in the IVT is reserved to be larger. Could you help me modify it? .section ".boot_header","ax" .long SBAF_BOOT_MARKER /* IVT marker */ .long (CM7_0_ENABLE << CM7_0_ENABLE_SHIFT) | (CM7_1_ENABLE << CM7_1_ENABLE_SHIFT) .long 0 /* Reserved */ .long CM7_0_VTOR_ADDR /* CM7_0 Start address */ .long 0 /* Reserved */ .long CM7_1_VTOR_ADDR /* CM7_1 Start address */ .long 0 /* Reserved */ .long 0 /* Start Address of Application on CM7_2 Core Reserved*/ .long 0 /* Reserved */ .long LF_CONFIG_ADDR /* Lifecycle configuration pointer */ .long 0 /* Reserved */ Re: 咨询S32K324最简单的写保护方法 Hi @ktwor  Did you update the IVT? If you refer to section 32.5.3 of the Reference Manual, you will see that after the Start Address of Application on the CM7_2 core, there is a reserved area, followed by the address of the LC configuration word, not the XRDC configuration pointer. Re: 咨询S32K324最简单的写保护方法 Hi VaneB. I did a test based on the information you provided, but unfortunately, after I advanced the lifecycle to OEM_PROD and powered off and back on, it was still accessible via SWD without a password, so I don't think my configuration is taking effect! ktwor_0-1779629094611.png As shown in the figure, I have written the password at 0x1B000080 and 0xDADADADA at 0x7D2000, and changed the LF_CONFIG_ADDR address in startup_cm7.s to 0x7D2000, please give me the possible reasons why the configuration is not working so that I can analyze the issue further, my MCU is S32K324, development environment is s32ds3.4 ktwor_1-1779629192985.png Re: 咨询S32K324最简单的写保护方法 Hi @VaneB :  I have  Removed only the section corresponding to the XRDC configuration pointer (XRDC_CONFIG_ADDR) and keep all other sections unchanged.However, it still hasn't taken effect and can still be accessed without a password. What else could be the reasons for the configuration not taking effect? Re: 咨询S32K324最简单的写保护方法 Hi @ktwor  Just to rule out some possible causes, have you already installed the HSE firmware on your device? Re: 咨询S32K324最简单的写保护方法 Hi @VaneB :     HSE has not been installed on my device.I don't have the HSE firmware, so I need to achieve JTAG password access without HSE.
View full article
S32K1 EEprom RTD Hi, I do not understand why is I use Eep_Ftfc_Example_S32K144 works okay. But if i remove Erasing and Write code and so i just want to read the previus stored data, it fails with error  "FTFC_EEP_IP_STATUS_BLOCK_INCONSISTENT". I have set both "Preserve Partitioning for teh device" and "Preserve this Range" from 0x10000000 to 0x1000ffff. So the second round code is: /* Initialize Clock */ Clock_Ip_Init(&Clock_Ip_aClockConfig[0]); /* partition only if it was not partitioned before for EERAM with code 0x4 */ Eep_DepartParitition(T_EEEPROM_SIZE); /* Initialize Eep driver */ Ftfc_Eep_Ip_Init(&EepFtfcCfg_VS_0); // /* Erase memory by writing erase value */ // for(i=0; i // { // retJobResultType = Ftfc_Eep_Ip_Erase(EEP_ERASE_START_ADD + i, FTFC_EEP_IP_PAGE_LONGWORD, FALSE); // if(FTFC_EEP_IP_STATUS_OK != retJobResultType) // { // Exit_Example(FALSE); // return 0; // } // } // // /* Write one or more complete eeprom pages to the eeprom device */ // for(i=0; i // { // retJobResultType = Ftfc_Eep_Ip_Write(EEP_ERASE_START_ADD + i, dataWrTestPatt + i, FTFC_EEP_IP_PAGE_LONGWORD, FALSE); // if(FTFC_EEP_IP_STATUS_OK != retJobResultType) // { // Exit_Example(FALSE); // return 0; // } // } /* Compares a eeprom memory area with an application data buffer */ for(i=0; i { retJobResultType = Ftfc_Eep_Ip_Compare(EEP_ERASE_START_ADD + i, dataWrTestPatt + i, FTFC_EEP_IP_PAGE_LONGWORD); if(FTFC_EEP_IP_STATUS_OK != retJobResultType) { Exit_Example(FALSE); return 0; } } Thank you in advance. Re: S32K1 EEprom RTD "FTFC_EEP_IP_STATUS_BLOCK_INCONSISTENT" may cause by the block addrees alignment, can you help to share more information about your EEPROM address setting besides Preserve this Range" from 0x10000000 to 0x1000ffff during intitial partition? Re: S32K1 EEprom RTD please share the FlexNVM Partition Code for data flash and EEPROM setting. It may need to know which part has been to set as EEPROM between 1000000 and 1000FFFF. And you may need to read EEPROM data according to the setting.  More detailed please refer to AN11983 Using the S32K1xx EEPROM Functionality Re: S32K1 EEprom RTD Hi db16122, thank you for you replay. ck182_0-1777878996851.png I have change nothings from the original example "Eep_Ftfc_Ip_Example_S32K144". Also I have notice that when execute this code: retJobResultType = Ftfc_Eep_Ip_Write(EEP_ERASE_START_ADD + i, dataWrTestPatt + i, FTFC_EEP_IP_PAGE_LONGWORD, FALSE); in the example, it write in Ram at address 0x14000000, that is correct, but never writes "something" in the Flex Memory.  I expect that "somethings" is writes not only in ram but also in Flex memory starting from address 0x10000000, but I never see any change.  I do not understand what I'm wrong I'm using DS3.4 with RDT 1.01.  Thanks Re: S32K1 EEprom RTD Hi @ck182, Once EEE is enabled on the FlexNVM, the FlexNVM (Backup) is no longer directly accessible by the application core. At that point, only the FlexRAM as EEPROM is accessible. If FlexNVM was partitioned with EEP_FTFC_LOAD_AT_RESET_ENABLED, then after a reset the contents of the Backup Flash are automatically copied into FlexRAM (EEPROM), and the EEERDY flag is set. At the beginning of main(), could you please confirm that: EEERDY == 1, DEPART contains a valid partition code, and valid data are present in FlexRAM (EEPROM)? Regards, Daniel
View full article
Re: S32G274A LLCE CAN サンプルプロジェクト Can_Llce_DS_Loopback_S32G274A_M7 を使用して LLCE CAN テストを既に完了しました。次に、M7 コア上に LLCE CAN チャネルを作成し、外部 CAN デバイスと通信するための独自のプロジェクトを作成したいと考えています。しかし、プロジェクトの作成時に問題が発生しています。チュートリアルを提供していただけないでしょうか? (https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-Create-a-Blinking-LED-application-project-for-S32G-using/ta-p/1562381 )取扱説明書のように Re: S32G274A LLCE CAN こんにちは、 JACK_Q お問い合わせいただきありがとうございます! LLCE CANが外部CANデバイスと通信する場合、以下のCAN2CANの例を参照してください。 Joey_z_0-1777537633719.png BR ジョーイ Re: S32G274A LLCE CAN サンプルコードは必要ありません。周辺機器を指定して独自のプロジェクトを作成したいのです。しかし、周辺機器の設定インターフェースにあまり詳しくなく、サンプルコードから周辺機器を少し削除しただけでエラーが発生します。プロジェクトの設定方法に関するドキュメントや、先ほど述べたようなLEDプロジェクトの作成手順書はありますか? Screenshot 2026-05-06 135313.png Re: S32G274A LLCE CAN こんにちは、 JACK_Q このアプリケーションドキュメントには、LLCE CAN2CANデモの現在の使用状況に関する情報が記載されていますので、参考にしてみてください。 Joey_z_0-1778047311288.png BR ジョーイ Re: S32G274A LLCE CAN こんにちは、 JACK_Q お返事ありがとうございます! 必要な書類が入手可能かどうか、社内で確認するお手伝いをいたします! BR ジョーイ Re: S32G274A LLCE CAN 要件を再定義しました。当初は、A53マイクロコントローラ上でS32G274A、vxWorks、SocketCANを実行するというものでした(これはうまくいきました)。現在は、S32DS3.5上でLLCEアプリケーションを開発することが目標です。CANドライバはM7コア上でLLCE CANを実行する必要がありますが、提供されているサンプルプロジェクト(CANTOCANまたはLOOPBACK)はすべてAUTOSARに基づいています。M7コア上で動作するベアメタルLLCE CANサンプルプロジェクトはありますか?あるいは、ベアメタル開発に関して参照できるリソースはありますか?
View full article
[FRDM-IMX95] Installing the i.MX 95 Camera Application (Japanese Blog) Introduction Here are two examples of how to implement camera-based applications using the FRDM-IMX95 board. Display preview images using Gstreamer Capture camera images using Python, process them with OpenCV, and then display the results. Strictly speaking, both methods use GStreamer, but the latter also serves as a foundation for use cases where each acquired image frame is input into an AI model. (Estimated time: 10 minutes) *Assuming the Linux image has been successfully written to the FRDM-IMX95. Required hardware FRDM-IMX95 (The photo shows a prototype, so the appearance may differ slightly from the commercially available product.) OS08A20 Camera Module HDMI input display For instructions on how to use the FRDM-IMX95, please refer to the FRDM-IMX95 Board User Manual .   FRDM-IMX95-resized.jpg Required software Linux demo image (running on L6.18.2_1.0.0) You are welcome to use an image file you built yourself. In that case, please use imx-image-full. Please also refer to "[Beginner's Guide] How to Build Yocto Linux BSP - i.MX FRDM Board Edition" (Japanese Blog) . The procedure for writing the image is described in section 4.2.2 of the method for writing the image generated by building a Linux BSP to the target board . Please refer to "Writing with uuu - Writing the entire wic image". table of contents 1. Modify the device tree and boot Linux. 2. Check the hardware and device tree. 3. Preview display in Gstreamer 4. Perform camera capture and image processing. 4.1 Camera Capture + Image Processing in Python 4.2 Code Explanation In conclusion 1. Modify the device tree and boot Linux. In the u-boot console, execute the following: This is the device tree configuration to allow Linux to recognize the OS08A20 camera module. u-boot=> setenv fdtfile imx95-15x15-frdm-os08a20-isp.dtb u-boot=> saveenv 2. Check the hardware and device tree. The i.MX 95 uses a framework called libcamera. The `cam -l` command can be used to verify that the hardware is correctly connected and that the configured device tree is correct. The following is the expected result: root@imx95-15x15-lpddr4x-frdm:~# cam -l [0:27:23.440218928] [901] INFO Camera camera_manager.cpp:340 libcamera v0.0.0+6489-lf-6.18.2-1.0.0 [0:27:23.544276996] [902] INFO MediaPipeline media_pipeline.cpp:240 Found pipeline: [os08a20 3-0036|0] -> [0|csidev-4ad30000.csi|1] -> [0|4ac10000.syscon:formatter@20|1] -> [2|crossbar] [0:27:23.545335314] [902] INFO Camera camera_manager.cpp:223 Adding camera '/base/soc/bus@42000000/i2c@42540000/os08a20_mipi@36' for pipeline handler imx8-isi Available cameras: 1: External camera 'os08a20' (/base/soc/bus@42000000/i2c@42540000/os08a20_mipi@36) The last line displayed (/base/soc/bus@42000000/i2c@42540000/os08a20_mipi@36) will be used later as the camera name. 3. Preview display in Gstreamer Execute the following two lines to set the appropriate environment variables. root@imx95-15x15-lpddr4x-frdm:~# export LIBCAMERA_IPA_MODULE_PATH="/usr/lib/libcamera/ipa" root@imx95-15x15-lpddr4x-frdm:~# export LIBCAMERA_PIPELINES_MATCH_LIST="nxp/neo,imx8-isi,uvc" Next, the following two commands should display a preview of the camera on the HDMI-connected display. root@imx95-15x15-lpddr4x-frdm:~# CAMERA0=/base/soc/bus@42000000/i2c@42540000/os08a20_mipi@36 root@imx95-15x15-lpddr4x-frdm:~# gst-launch-1.0 libcamerasrc camera-name="${CAMERA0}" ! \ video/x-raw, width=3840,height=2160,framerate=30/1,format=YUY2 ! \ queue ! \ waylandsink The first line defines a variable called "CAMERA0" and specifies the camera name (path) found using the `cam -l` command after Linux has started. This is then passed as `camera-name` to the `libcamerasrc` plugin of Gstreamer (gst-launch-1.0), specifying which camera to use. If you have multiple cameras, you can specify them in this way. You can also pass the `camera-name` directly without setting the variable CAMERA0. 4. Camera capture + image processing execution   4.1 Camera Capture + Image Processing in Python Next, create the following text file and save it as run-opencv.py. import os import cv2 os.environ["LIBCAMERA_IPA_MODULE_PATH"] = "/usr/lib/libcamera/ipa-nxp-neo-uguzzi/" os.environ["LIBCAMERA_PIPELINES_MATCH_LIST"] = "nxp/neo,imx8-isi,uvc" CAMERANAME = r"/base/soc/bus@42000000/i2c@42540000/os08a20_mipi@36" pipeline = ( f'libcamerasrc camera-name="{CAMERANAME}" ! ' 'video/x-raw,width=3840,height=2160,framerate=30/1,format=YUY2 ! ' 'imxvideoconvert_g2d ! ' 'video/x-raw,width=1280,height=720,framerate=30/1,format=BGRA ! ' 'appsink drop=true max-buffers=1' ) cap = cv2.VideoCapture(pipeline, cv2.CAP_GSTREAMER) if not cap.isOpened(): print("cannot open camera") exit() while True: ret, frame = cap.read() if not ret: break # BGRA -> BGR に変.してから処理 frame_bgr = cv2.cvtColor(frame, cv2.COLOR_BGRA2BGR) # エッジ強調処理 gray = cv2.cvtColor(frame_bgr, cv2.COLOR_BGR2GRAY) laplacian = cv2.Laplacian(gray, cv2.CV_64F, ksize=5) edge = cv2.convertScaleAbs(laplacian) edge_bgr = cv2.cvtColor(edge, cv2.COLOR_GRAY2BGR) result = cv2.addWeighted(frame_bgr, 1.0, edge_bgr, 0.5, 0) cv2.imshow('Edge Enhanced', result) if cv2.waitKey(1) & 0xFF == ord('q'): break cap.release() cv2.destroyAllWindows() To do this, do the following: python3 run-opencv.py 4.2 Code Explanation This sample uses Python and the OpenCV API. OpenCV has a mechanism for receiving data from Gsteamer pipelines, and this is utilized in the example. shigenobukatagi_0-1776220175808.png As shown, we are configuring the Gstmeamer pipeline using pipeline. The purpose of resizing is to improve the frame rate by reducing the CPU processing load in subsequent stages. The purpose of the format conversion is to convert to BGR, a format that OpenCV can use. These processes are performed on 2D GPUs to reduce CPU load. A simplified diagram of the pipeline is shown below. shigenobukatagi_0-1776647464589.png shigenobukatagi_1-1776220418672.png This is frame-by-frame processing. It receives one frame at a time from the pipeline configured in Gstmeamer and passes it on to the subsequent edge enhancement processing. In this way, the process is divided into two parts: the initial stage, which heavily relies on the SoC hardware (libcamerasrc (MIPI-CSI + ISP) → imxvideoconvert_g2d (GPU 2D)), is performed by Gstreamer, and the subsequent stage involves edge enhancement using the CPU/OpenCV. Since images can be extracted frame by frame with cap.read(), subsequent processing becomes easier. In conclusion We've shown you two examples of how to implement camera-based applications using the FRDM-IMX95 board. Use cases where acquired image frames are input into an AI model will be introduced in a separate article. *This article includes content that has been reviewed by the author based on AI-generated code. ========================= We are currently unable to respond to comments left in the " Comment " section of this post . We apologize for the inconvenience, but please refer to " Technical Questions to NXP - How to Contact Us( Japanese Blog) " when making inquiries.(If you are already an NXP distributor or have a relationship with NXP, you may ask your representative directly.) Let's try moving the camera using the FRDM-IMX95 board. Gstreamer Python/OpenCV We will implement these two methods. I am using Linux BSP 6.18.2_1.0.0. (Estimated time: 10 minutes) *Assuming the Linux image has been successfully written to the FRDM-IMX95. i.MX Processors Japanese Blog
View full article
Is dynamic SerDes PLL clock diving (10G XFI -> 1G 1000BASE-X) physically supported on LX2160A? Hey, I’ve been doing some deep-dive development on the LX2160A (working on a SolidRun board) and I'm running into a brick wall trying to get dynamic SFP hot-swapping to work between 10G and 1G fiber modules. I’m currently on the lsdk-21.08 branch, testing directly with the native runme.sh generated ubuntu-core.img. My goal is pretty straightforward: I want to boot the SFP cage in 10G (XFI) using the standard RCW, pull the 10G module out, plug in a standard 1G (1000BASE-X) module, and have the link gracefully down-shift without needing a reboot or an RCW reflash. When I first plugged the 1G module in, phylink threw a -22 (Invalid argument), because the MAC was locked to PHY_INTERFACE_MODE_10GBASER. To see if I could force the down-shift, I applied the usual community workarounds to drivers/net/ethernet/freescale/dpaa2/dpaa2-mac.c file. I spoofed the phylink capability masks to explicitly allow 1000baseX_Full on a 10G port, and added a bypass to ignore the phy_validate SerDes rejection. This actually worked perfectly and the -22 error cleared, the ethtool recognized the 1G speeds. But when the kernel reached down to execute the physical change, phy_set_mode_ext() threw a -95 error (operation not supported) straight from the SerDes driver. I’m hoping someone here can confirm the actual hardware limitations: Is the LX2160A silicon fundamentally incapable of dynamically re-tuning the SerDes PLL clock from 10.3 GHz (10G) down to 1.25 GHz (1G) on the fly? Is the dynamic switching in lsdk-21.08 strictly limited to protocols that already share the same SerDes clock speed (like swapping between 1G SGMII and 1G 1000BASE-X)? Thanks. LX2160A  Re: Is dynamic SerDes PLL clock diving (10G XFI -> 1G 1000BASE-X) physically supported on LX2160A Hello, No — you should not expect a lane booted in XFI/10G to hot-swap at runtime to native 1G 1000BASE-X/KX without a SerDes reconfiguration sequence, and that reconfiguration changes the PLL/lane settings that are normally established by the RCW at boot. Your -95 from phy_set_mode_ext() is consistent with the SerDes driver refusing a mode change that requires changing the underlying lane rate/protocol rather than just phylink policy. For your two specific questions: Can LX2160A dynamically retune a SerDes lane from 10.3125 Gbaud XFI down to 1.25 Gbaud 1G mode “on the fly”? Not as a simple live hot-swap transition. The reference manual shows that XFI/SFI uses a different lane rate and PLL setup than 1000Base-KX/SGMII: protocol notation explicitly distinguishes USXGMII/XFI at 10.3125 Gbaud from SGMII at 1.25 Gbaud PLL reference-clock recommendations differ: XFI/SFI uses 156.25 MHz or 161.1328125 MHz, while 1000Base-KX allows 100/125/156.25 MHz  PLL clock-net/VCO recommendations differ: XFI/SFI/10GBase-KR uses 00110b = 10.3125G clock net on 20.625G VCO, while 1000Base-KX uses 00000b or 10000b = 5G clock net  lane divider settings differ: BY_N_RATE_SEL = 000 for XFI/SFI/10GBase-R/10GBase-KR but 010 for 1000Base-KX and 1G SGMII on both TX and RX interface width also differs: XFI/SFI/10GBase-R uses 20-bit, while 1/2.5G SGMII uses 10-bit  The manual does define a PLL Reset and Reconfiguration procedure where software can halt the PLL/lanes, change per-PLL settings including VCO frequency and refclk frequency, then restart them. But that is an explicit reconfiguration flow, not an autonomous/live downshift mechanism for an inserted SFP module. It also recommends disabling controllers connected to the lane before doing so.  Is dynamic switching in LSDK 21.08 limited to cases that already share the same SerDes clocking/rate family? The LSDK 21.08 guide notes SFP support through phylink in the DPAA2 driver stack, but I did not find documentation claiming native runtime switching between XFI 10G and 1G 1000Base-X/KX on one active lane without SerDes reconfiguration.  By contrast, the LX2160A reference manual explicitly provides separate initialization flows for: 1000Base-KX, including enabling the KX AN reference clock, setting PCC8[SGMIIp_KX]=1 , and programming SGMII/KX-side registers  XFI/SFI/10GBase-KR/SXGMII, as a different class of protocol with different lane settings [ That separation strongly indicates runtime changes are only practical when the hardware remains within the same underlying SerDes operating regime, or when a full lane/PLL reconfiguration sequence is performed.  A few details from the LX2160A docs line up very closely with the behavior you observed: The 1000Base-KX sequence explicitly says SGPCS_EN must be set when reconfiguring a port from XFI/SFI/1000Base-KR to SGMII or 1000Base-KX operation. That is a true mode conversion, not just a link-mode advertisement change.  PCC8[SGMIIp_KX] must be set before any MDIO initialization of the PCS for 1000Base-KX.  The 1000Base-KX path also requires enabling the AN reference clock with PLLnCR1[EX_DLY_SEL]=10 , again showing this is a distinct PCS/PLL setup.  So the key takeaway is: phylink can be made to accept the module logically, but the SerDes still has to support the physical mode transition. On LX2160A, XFI-to-1G is not just an advertisement change; it requires changing lane rate, PLL settings, and PCS mode. [ The available documentation does show that LX2160A has a newer SerDes architecture with software-driven reconfiguration capability, and there is even an application note describing lane reconfiguration between protocol sets on LX2160A. But that note is about a controlled software sequence that changes SerDes protocol assignment and PLL mapping; it is not evidence of seamless SFP hot-swap downshift from XFI to 1G in a running Linux data path.  So the answer to your practical question on lsdk-21.08 + native LX2160A SFP cage is: Boot in XFI, pull 10G optic, insert plain 1G 1000BASE-X module, and expect graceful downshift with no reboot/RCW involvement:  the SerDes programming model argues against it.  Switching among protocols that keep the same 10.3125 Gbaud electrical regime is more plausible, because XFI/10GBase-KR/USXGMII@10G share the 10.3125G class in the SerDes documentation. Switching between XFI and 1G SGMII/1000Base-KX crosses baud-rate/PLL/PCS boundaries, so it is not a simple hot-plug transition. On LX2160A, native hot-swapping an SFP lane from 10G XFI to 1G 1000Base-X/KX is not documented as a seamless runtime feature because it requires a real SerDes/PLL/PCS reconfiguration, not just a phylink mode change. Regards
View full article
MIMXRT1061如何新建工程模板 使用芯片MIMXRT1061CVL5B。从官网构建了SDK,但是打开SDK发现提供的mdk工程都是基于MIMX1062的,并不符合我的需求。尝试使用MCUXpresso Config tool建立工程模板,但是更换芯片后就会报错。请教一下如何新建工程模板,第一次使用NXP的芯片,不是太了解这个工程建立。 Twiter_0-1776669402878.png i.MXRT 106x Re: MIMXRT1061如何新建工程模板 嗨,@Twiter、 导入项目后,在项目设置下右击 "MCU "并选择 "编辑 MCU": EdwinHz_0-1777328956644.png 然后,您就可以更换为 RT1061: EdwinHz_1-1777329041539.png 您将在多个窗口中看到提示,以确保哪些文件将被更改,但按照这些提示操作后,项目现在将设置为 RT1061,而不是 RT1062。 BR, Edwin. Re: MIMXRT1061如何新建工程模板 抱歉,才看到你的回复。我并没有找到你所描述的界面。下面我贴出我的界面给你。请你再次指点如何解决这个错误。 Twiter_0-1778050342375.png
View full article
RTOSヒープメモリの空き領域がSRAM0からDTCMに変更されました。 こんにちは、 私はheap_1.cでFreeRTOSを使用しています。そして構成 configAPPLICATION_ALLOCATED_HEAP = 1 が有効になっています。 以下に示すように、main.cからDTCM RAMにFreeRTOSヒープを割り当てました。 uint8_t ucHeap[ configTOTAL_HEAP_SIZE ] __attribute__ ((section(".my_heap"))); リンカースクリプトでは、ヒープセクションをDTCMメモリに以下のようにマッピングしました。 /* ヒープセクション */   /* データ密結合メモリ (D-TCM) */ dtcm (rw) : ORIGIN = 0x20000000、 LENGTH = 0x1F000 /* 124KB データ RAM */ stack_dtcm (rw) : ORIGIN = 0x2001F000、 LENGTH = 0x1000 /* 4KB */ .bss_tcm_data (NOLOAD) : { . = ALIGN (4); __dtcm_bss_start__ = .; *(.dtcm_bss*) . = ALIGN (4); __dtcm_bss_end__ = .; *(.my_heap) } > dtcm .heap (NOLOAD) : { . = ALIGN(4); _end = .; end = .; _heap_start = .; . += HEAP_SIZE; _heap_end = .; } > dtcm   .my_heap (NOLOAD) : { *(.my_heap) } > dtcm .mapファイルは、ヒープメモリがDTCMに配置されていることを確認しています。 しかし、この変更後、 FreeRTOSは正しく動作しなくなりました。 この設定内容を確認していただき、不足している点や間違っている点についてアドバイスをいただけますでしょうか? Re: Free RTOS heap memory changed from SRAM0 to DTCM こんにちは、 @Omkar9903 さん。 portMAcro.h ではportBYTE_ALIGNMENT はどのように定義されていますか? https://forums.freertos.org/t/memory-alignment-in-heap-1-c-file/13355 ヒープはそのバイト数に合わせてアラインメントされている必要があります。 エラー例外については、さらに詳しい情報を調べてみてください。 https://community.nxp.com/t5/S32K-Knowledge-Base/Example-S32K312-HARDFAULT-Handling-Interrupt-DS3-5-RTD300/ta-p/1806259 https://community.nxp.com/t5/S32K-Knowledge-Base/How-To-Debug-A-Fault-Exception-On-ARM-Cortex-M-V7M-MCU-S32K3XX/ta-p/1595570 https://community.nxp.com/t5/S32K-Knowledge-Base/Fault-handling-on-S32K14x/ta-p/1114447 BR、ダニエル Re: Free RTOS heap memory changed from SRAM0 to DTCM こんにちは、 @Omkar9903 さん。 「FreeRTOSが正しく動作していない」とはどういう意味でしょうか?もう少し詳しく説明していただけますか? 例えば、スケジューラが起動しない、タスクが実行されない、あるいはハードフォルトが発生しているといった状況でしょうか? また、.my_heap がセクションはデフォルトの.heapと同じように配置されますセクション。 最後に、問題を正確に分析するために、以下の詳細情報をご提供ください。 MCUバリアント RTDバージョン FreeRTOS RTD拡張バージョン BR、ダニエル Re: Free RTOS heap memory changed from SRAM0 to DTCM こんにちは、 @danielmartynek さん、 私は、RTDバージョン5.0.0、RTOSバージョンFreeRTOS Kernel V10.5.0を搭載したs32k341マイクロコントローラを使用しています。 問題は、クロック初期化関数、つまり「Clock_Ip_SetWaitStates」からハードフォルトが発生していることです。 main.c では、ヒープ配列を次のように宣言しました。 UNSIGNED8 ucHeap[8712] __attribute__ ((section(".dtcm_bss")));   MAPファイルで、ucHeapがDTCMメモリに正しく割り当てられていることを確認しました。 レビューのためにリンカーファイルを添付します。 何か不足している点や設定ミスがあればお知らせください。 マップファイルのスナップショット: main.c は sid.c に名前が変更されました。 Omkar9903_0-1776686466120.png ありがとうございます。
View full article
S32 Design Studio for ARM v2.2 Arm 2.2 用の S32 Design Studio のアクティベーションキーを申請しましたが、インストールに失敗しました。その後の再インストールで、アクティベーションキーが既に使用済みであることが判明した。至急調査をお願いいたします。ありがとう Re: S32 Design Studio for ARM v2.2 こんにちは、パブラさん。 上記のご返信でご指示いただいたライセンスキー(アクティベーションキー)は、私がソフトウェアのインストールに使用したキーと同じです。初めて試したときは、オンライン/オフラインの認証を求められました。「オンライン」を押したらインストールがロールバックされてこのポップアップが表示されました BSaketh_0-1776408699570.png 再インストールを再度試みると、次のメッセージが表示されます。 BSaketh_1-1776408779616.png この問題を解決していただけますか? よろしくお願いいたします。 バラバドラ・サケット Re: S32 Design Studio for ARM v2.2 こんにちは、バラバドラ・サケットさん。 アクティベーションプロセスはS32DSインストーラーに組み込まれています。インストールを進める前に、必ずアクティベーションコードを入手する必要があります。アクティベーションコードは通常、S32DSインストーラーのダウンロードに進むと、nxp.comアカウントに登録されているメールアドレスに自動的に送信されます。 メールボックスをご確認ください。 または別の方法として、 www.nxp.comにアクセスしてください。 > マイ NXP アカウント > ソフトウェア ライセンスとサポート > アカウントの表示 > ライセンス リスト > 詳細 (ライセンスを取得したいアイテムについて)。こちらで、該当アイテムの有効化コードをご確認いただけます。   それでも問題が解決しない場合は、お知らせください。ありがとう。良い1日を。よろしくお願いします   パブラ Re: S32 Design Studio for ARM v2.2 インストールが失敗したため、S32 Design Studio for Arm 2.2 のアクティベーションキーが使い果たされてしまったようです。そのため、再度インストールしようとすると、既に使用済みと表示されます。最善の方法は、NXPのサポートに直接連絡を取り、アクティベーション情報を伝えて、キーのリセットまたは再発行を依頼することです。これにより、インストールを完了できます。 Re: S32 Design Studio for ARM v2.2 NXPのカスタマーサービスに連絡するにはどうすればよいですか?私も同じ質問があります。
View full article