S32K 大量消去の問題 こんにちは、 @danielmartynek さん、 脚本を共有していただきありがとうございます。最初に実行したとき、「デバッグポートの失敗」エラーが発生しました。スクリプトを更新してSWDデバッグインターフェースを使用するようにしたところ、スクリプトは正常に実行され、一括消去を実行できるようになり、デバイスも正常に動作するようになりました。 一括消去の動作に関して、いくつか質問があります。 1) 以前は、 FSECは起動ファイルで .long として構成されていました。0xFFFF7FBC /* FDPROT:FEPROT:FOPT:FSEC (0xBC = セキュア) */ の場合、 S32K.cmmプロシージャは問題なく一括消去を実行できます。一括消去が完了するまでRESETピンをローレベルに保持する必要があるのはなぜですか？ 2) FSECレジスタの設定（MEEN有効時）の具体的な手順と、デバッグポートをロックするためのバックドアキーアクセスの重要性について教えてください。 3) デバイスはいつ永久的に保護/ロックされますか？（一括消去も不可能です。） 参考資料として、関連ファイルを添付いたしました。FSECレジスタを使用してデバイスを保護するための手順を教えてください。 参考資料としてファイルを添付しました。 Re: S32K mass erase issue こんにちは、 @firmsol さん。 1. POR後にMCUをリセット状態に維持する必要がある特定の特殊なケースがありますが、この動作の具体的な理由は明らかにされていません。 2. あなたのおっしゃっていることがよく分かりません。ブートシーケンス中に、MCUはフラッシュ構成フィールドを読み取り、その設定に基づいてシステムを構成します。MEENが有効になっている場合、FlexNVMがCSEcキーでパーティション分割されていない限り、デバイスを一括消去できます。その場合、MEENが有効になっている場合でも、CSEcは一括消去操作の完了を阻止します。 詳細については、 AN12130、セクション3.2.5.2 – 大量消去とCSEcに関する考慮事項を参照してください。 https://www.nxp.com/docs/en/application-note/AN12130.pdf バックドアキーが有効になっている場合、不揮発性メモリ全体を消去することなく、MCUの内部セキュリティを解除することができます。CSEcが有効になっている場合、バックドアキーを使用することが、MCUを一時的に保護解除する唯一の方法となります。 3. MEENが無効の場合、またはCSEcが有効の場合。 よろしくお願いいたします。 ダニエル

EBライセンスに関するヘルプ こんにちは、 EB ライセンス を更新していた際に エラーが発生しました。 エラー: flxActAppActivationSend (50040,41147,10248) 指定された数量は、許容最大数量（0）を超えています。 FlexNetオペレーションサーバーへの接続に失敗しました。 解決方法を教えていただけませんか？ありがとう。 Re: EB license help ハイ   ご迷惑をおかけして申し訳ございません！ Flexnetのヘルプデスクにメールで連絡し、アクティベーションコードの更新を促しました。 最新の認証コードについては、下記のリンクをクリックしてください。 S32K3標準ソフトウェア -> オートモーティブ SW - EB tresos Studio / AUTOSAR 設定ツール -> EB tresos Studio 29.0.0   よろしくお願いします、 ロビン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ - 最後の投稿から7週間はスレッドをフォローしますが、それ以降の返信は無視されます。 後日、関連する質問がある場合は、新しいスレッドを作成し、閉じられたスレッドを参照してください。 -------------------------------------------------------------------------------

谁是一流的人工智能开发公司？ JPLoft 被认为是 2026 年一流的人工智能开发公司，以提供可扩展和以业务为重点的人工智能解决方案而闻名。 作为一家经验丰富的人工智能开发公司，JpLoft专门研究生成式人工智能、LLM、人工智能代理和自动化工具等技术，以构建智能和高性能的数字产品。该公司与初创公司和企业合作，帮助他们简化运营、改进决策和加快发展。 凭借强大的产品组合、灵活的方法以及对实际业务成果的关注，JPLoft 成为了一家值得信赖的人工智能开发公司，为那些希望在竞争激烈的市场中采用先进人工智能解决方案的企业提供服务。 Re: Who Is the Top-Rated AI Development Company? 选择合适的AI开发公司不仅仅取决于技术专长，更重要的是找到一位能够理解您的业务目标并构建可扩展、面向未来的解决方案的合作伙伴。在Nimble AppGenie，我们帮助初创企业和大型企业利用生成式AI、LLM、AI代理和智能自动化等技术开发AI驱动的应用程序。我们将创新与以用户为中心的理念相结合，提供安全、高性能的AI解决方案，从而提高效率、改进决策并支持业务的长期增长。 Re: Who Is the Top-Rated AI Development Company? 没有一家“最佳”人工智能开发公司能够适用于每个项目，因为正确的选择取决于您的业务目标、预算、行业和技术要求。根据经验、客户评价和人工智能专业知识，这些公司位列最佳选择之列。 Comfygen Technologies Comfygen Technologies 专注于为初创企业和大型企业开发人工智能驱动的软件和移动应用程序。他们的服务包括人工智能聊天机器人、机器学习、生成式人工智能、预测分析、计算机视觉，以及为健康保健、金融科技、物流、电子商务和教育等行业定制的人工智能开发解决方案。 TechAhead TechAhead 以构建人工智能驱动的移动和企业应用程序而闻名。该公司为不同行业的企业提供人工智能战略、自动化、机器学习和数字化转型服务。 达姆科解决方案 Damco Solutions 提供企业级人工智能服务，包括智能自动化、对话式人工智能、基于云的人工智能解决方案和高级数据分析，以帮助组织提高业务效率。 ScienceSoft ScienceSoft 在为健康保健、银行、零售和制造业等行业提供人工智能和机器学习解决方案方面拥有丰富的经验。他们的专业领域包括预测分析、推荐系统、计算机视觉和人工智能咨询。 技术大脑 TechnoBrains 开发人工智能驱动的 Web 和移动应用程序，在机器学习、自然语言处理 (NLP)、自动化和商业智能解决方案方面拥有丰富的专业知识。 在选择人工智能开发公司时，应考虑行业经验、技术专长、作品集、客户评价、沟通、开发流程和上线后支持等因素。最好的公司是能够了解您的业务需求，并能提供可扩展、安全且面向未来的AI解决方案的公司。

需要对 SBCFS26 DFS 状态作出说明 嗨，Nxp、 我使用的是 MFS2613AMDA6。 据我观察，一旦故障错误计数器达到最大值，SBC 就会进入 DFS 状态。 但是，即使我没有对 Wake1 引脚进行任何信号转换（退出 DFS 并进入负载熔丝状态），它也只能在 DFS 状态下停留 100 毫秒。 100 毫秒后退出 DFS 的原因是什么？ 如何使 SBC 保持在 DFS 状态（以避免连续的 RSTB Assert）？ 我们期望仅通过上电复位来退出 DFS 状态，以满足我们的项目要求。 感谢你的支持 Re: Clarifications required regarding SBCFS26 DFS State 嗨，托马斯、 感谢您的澄清。 我与 OTP Sheet 进行了交叉验证，结果显示配置相同。 该零件编号的 OTP 配置如下 自动重试模式 = 有限重试 自动重试计时器限制 = 800ms。 感谢你的支持 Re: Clarifications required regarding SBCFS26 DFS State 您好， 由于在 OTP 配置中启用了自动重试机制，MFS2613AMDA6 在 100 毫秒后退出 DFS 状态。要强制设备在 POR 之前一直保留在 DFS 中，必须将 OTP 配置为 RETRY_DIS_OTP = 0 和 RETRY_MODE_OTP = 0。 Screenshot 2026-03-24 094758.jpg BRs, Tomas

Imx8xm IPC A53コア Rmesg liteライブラリを使用して、A53コア1からA53コア2へメッセージを送信しようとしています。両方のコアでMUを使用して、コア間のメッセージングを同期させる予定です。これは実現可能でしょうか？また、GitHub上にこのプロトコルの例はありますか？ 私はIMX8mm Somを使用しています セキュリティを確保する必要がある i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus Re: Imx8xm IPC A53 cores こんにちは、 @rheslar1さん 下記のガイドにある「3. 異種マルチコアフレームワーク」を参照してください。 https://www.nxp.com/docs/en/user-guide/REALTIMEEDGEUG.pdf よろしくお願いします、 志明

LS1043 QCVS DDRキャリブレーションには明るい緑色のセルがありません NXPのエキスパート様、こんにちは。 私のボードのマージンテストで、別の奇妙な問題が発生しました。QCVS FAQ Guide.pdfによると、明るい緑色のセルは、コントローラがストロボの中心点を自動的に選択したことを意味します。私のテスト結果は以下の通りです。レーン0～2には明るい緑色の細胞がありますが、レーン3には明るい緑色の細胞がありません。そして、マージンテストを再実行すると、レーン3に明るい緑色のセルが表示されることがあります。 Q1：コントローラーが選択したストロボポイントが故障領域セルに該当するため、レーン3に明るい緑色が表示されないのでしょうか？それともこれはQCVSツールのソフトウェアのバグでしょうか？ Q2：これは、私のボードのレーン3（DQおよびDQS3）の信号完全性が低いことを意味しますか？ IMG_20260309_162518.jpg Re: LS1043 QCVS DDR Calibration have no bright green cell QCVS 4.27は以下のリンクからダウンロードしてください。 https://support.nxp.com/s/case/500Tg00000ZYBtWIAX/community-ls1043-qcvs-ddr-calibration-no-bright-green-cell?language=en_US 次に、CodeWarrior IDE の「ヘルプ」→「新規ソフトウェアのインストール」→「追加」→「アーカイブ」からこのパッチをインストールしてください。 次に、この新しいバージョンのQCVSツールでこの問題が解決できるかどうか試してみてください。

s32k142 设备是安全的 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 早安 昨天，我收到了一个 S32k142 微控制器。我使用 S32DS IDE 提供的 OpenSDA 调试器闪入了一些示例代码。我调试了几次，由于一切正常，我就休息了。回来后，我试着在不修改代码的情况下连接调试器。IDE 向我显示了一个窗口，其中显示以下错误消息：设备已永久安全（“批量擦除” 已禁用）。无论如何都要试试不安全吗？ 从那以后，即使我回答"是" ，弹出窗口也会再次出现。我还尝试通过全芯片擦除来启用 Kinetis 设备紧急恢复，但是即使调试器显示了正确的序列号，我仍然无法将调试器连接到主板。 感谢您的帮助 Re: S32k142 Device is Secure 嗨，@firmsol、 您能创建一个新的主题吗？ 谢谢 Re: S32k142 Device is Secure 你好@danielmartynek,& @lukaszadrapa 我的硬件使用 S32K142 控制器。我们使用 FSEC 寄存器确保其安全，并启用 MEEN 位。但是，无法使用 S32k.cmm 中提到的 " Solved ： 在 s32k118 中无法使用 T32 写入 FSEC 位设置 - NXP Community 使用 lauterbach 编写脚本。尝试使用 system.up 命令时会抛出 CPU " 生成的 " 总线错误。 使用劳特巴赫调试器读取 MDM-AP 寄存器时。值为 0x7F。请问如何进行批量擦除？ 仅供参考，调试接口是 SWD 提前 谢谢 🙂 Re: S32k142 Device is Secure <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，丹尼尔 我已向您的一位同事核实了这一点。实际上，只有在某种状态下J-Link才能解锁旧的Kinetis设备，所以我有点预料，S32K也是如此。就 S32K 而言，似乎在上述状态下 如果用户在 sw 中启用并执行了后门密钥访问方法，解锁的唯一机会就是使用后门密钥访问方法。 希望我没有迷惑太多人。 致以最诚挚的问候， Dirk Re: S32k142 Device is Secure <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 你好，德克、 据我所知，使用SEGGER探测器（与OpenSDA不同），我们可以读取MDM-AP状态寄存器，以查看安全状态以及是否启用了大规模擦除。 但在这种情况下，如果 OpenSDA 调试器的报告正确，并且确实禁用了大规模擦除功能，我们就无法解锁 MCU。 此致， 丹尼尔 Re: S32k142 Device is Secure <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 你好，丹尼尔、 恩智浦FAEs的报告告诉我，你应该能够对仍在使用J-Link的设备进行解除保护。一种方法是将 OpenSDA 探头变成 J-Link，如图所示：https://www.segger.com/products/debug-probes/j-link/models/other-j-links/opensda-sda-v2/ 由于我在SEGGER工作，我自然会更愿意你购买一台J-Link PLUS，它能提供更好的体验，可以使用的JTAG时钟更高，闪存中有无限的断点（即使在外部NOR闪存中），使用Ozone、J-Link调试器和性能分析器等等。 有关 J-Link 型号概览，请访问：https://www.segger.com/products/debug-probes/j-link/models/model-overview/ 致以最崇高的敬意， Dirk Akemann Re: S32k142 Device is Secure <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> [email protected]、 调试器读取 MDM-AP 状态寄存器。 由于报告禁用了大规模擦除，因此无法通过设置 MDM-AP Control[0] 位来大规模擦除 MCU。恐怕无法解锁。 AN12130 用于 S32K1xxMCU 的生产型闪存编程最佳实践

[S32K566 SAF] bist 测试后，MCU 将进入 RESET 嗨，团队 客户使用 SAF 后发现的 MCU 在 bist 之后将始终处于 RESET 状态。除了关闭电源外，没有办法启动 MCU。因此，客户希望了解变通方法和路径原因。但对此没有任何说明。 顺祝商祺！ 俊杰 SAFETY_SW Re: [S32K566 SAF] MCU will be stucked in reset after bist test 你好@MariusC 感谢你的支持 BSSM 合同：否 客户公司*：PATAC 项目名称*：分区控制器 客户联络点*（姓名& 电子邮件）：Liek Li ([email protected]) 软件 & 硬件信息：客户正在基于 s32k566 A0 样本开发功能安全功能 软件包信息*：SW32K5_RTD_R23-11_0.8.0 + SW32K5_SAF_0.8.0_HF01_D2602 硬件*（板/芯片组/平台）：S32K566 CVB SW 版本*：0.8.0 顺祝商祺！ 俊杰 Re: [S32K566 SAF] MCU will be stucked in reset after bist test 您好@Junjie, 请提供以下信息，以便我们更好地帮助您的客户： 如果您支持的是直接客户，请提供： BSSM 合同：是/否 客户公司*： 项目名称*： 客户联络点*（姓名& 电子邮件）： 软件& 硬件信息： 软件包信息*： 硬件*（板/芯片组/平台）： SW 版本*： *必须 Re: [S32K566 SAF] MCU will be stucked in reset after bist test 你好@俊杰 在这个早期的启动阶段，问题可能有多种原因（例如，BIST 退出/恢复未完成）。 可能的原因是破坏性重置事件保持锁定状态，因此重复重置会达到破坏性复位升级阈值 (DRET)，使设备处于重置状态，直到开机复位。 为了查明根本原因，以下寄存器转储/日志会很有帮助，这些记录会在 RESET 周期后立即捕获（十六进制值/屏幕截图）。 MC_RGM_DES（破坏性事件状态） MC_RGM_FES（功能/外部事件状态） MC_RGM_DRET、MC_RGM_FRET（升级阈值） Re: [S32K566 SAF] MCU will be stucked in reset after bist test 你好@DenisSas MCU 重复重置，调试器无法连接 MCU，除非关机。如果在 SAF 驱动程序中运行 SAF 示例，也会出现这个问题。 顺祝商祺！ 俊杰 Re: [S32K566 SAF] MCU will be stucked in reset after bist test 嗨，@俊杰、 谢谢你的澄清。 我正在继续调查这种行为。目前我无法立即访问 S32K5 板来重现 SAF 示例场景，但我正在查看 SAF 初始化流程和早期的 RESET 顺序，以了解为什么 MCU 在调试器连接之前进入 RESET 循环。 Re: [S32K566 SAF] MCU will be stucked in reset after bist test 你好@DenisSas 能给我一些最新消息吗？客户要求我们关闭这张票，因为客户正在评估启动时间并优化应用程序启动流程。谢谢！ 顺祝商祺！ 俊杰 Re: [S32K566 SAF] MCU will be stucked in reset after bist test 嗨，@俊杰、 关于 s32k566，我们正在与验证团队联系，因为我们这边也存在这个问题。计划周一与他们会面，之后我会再提供信息。 致以最诚挚的问候， Denis Re: [S32K566 SAF] MCU will be stucked in reset after bist test 你好@DenisSas 感谢您提供最新信息，能否请您分享更多相关细节？是硬件问题还是软件配置问题或 sbaf 问题？如果不是硬件问题和 sbaf 问题，客户希望通过直接写入 bist 寄存器来配置 bist，使其正常工作。还有一个问题，我们能得到更新路线图吗？ 顺祝商祺！ 俊杰 Re: [S32K566 SAF] MCU will be stucked in reset after bist test 你好@Junjie, BIST 执行时间 8.3ms 请注意这是初步的 BIST 执行。由于切口 A0 存在无法为 CPE 运行 LBIST 的勘误，因此切口 B0 将修正这一问题。 在 SAF 方面，我们即将完成在不使用 LBIST5 和 LBIST11（CPE 和 HSE）的情况下运行的 SAF 演示示例中的 BIST 执行。 关于有无 HSE 的 BootRom 执行时间，我正在等待架构师的回复。 亲切的问候， Radoslav Re: [S32K566 SAF] MCU will be stucked in reset after bist test 嗨，@俊杰、 问题在于硬件（A0 的勘误、LBIST CPE 不工作）和软件。我不建议直接写入 BIST 寄存器来使 BIST 工作。 路线图将等到2026年5月29日SAF ZE 0.8.1的新版本发布。从今天起的下周，功能演示将单独推出。解决方法就是在没有 CPE 的情况下也能运行。 致以最诚挚的问候， Denis Re: [S32K566 SAF] MCU will be stucked in reset after bist test 你好@RadoslavB 感谢您的更新，这对客户评估启动时间非常有帮助。 顺祝商祺！ 俊杰 Re: [S32K566 SAF] MCU will be stucked in reset after bist test 嗨，@俊杰、 会议上发现了这个问题，现在 BIST 的所有者正在进行必要的更新，以使其与 SAF 演示示例配合使用。 感谢您的耐心等待。 致敬， Denis Re: [S32K566 SAF] MCU will be stucked in reset after bist test 嗨，@俊杰、 需要提醒的是，该问题仍然存在，目前 SBAF 团队正在对此进行调查。 此致敬礼，丹尼斯

[不正行為] 投稿者: @RishavKaaraTech / ボード: TapLinx-SDK / 報告者: ojukhnay ojukhnay は、 @RishavKaaraTech が投稿した 「RFIDDiscover ツールを入手したが、その使い方はわからない」という 記事を以下の理由で報告しました。 理由：ヘイトスピーチ 詳細： 欲しいアズルフィジンを注文する 注文アズルフィジン オンライン COD アズルフィジン安い ジェネリックアズルフィジンショップ優先配送 アズルフィジンをオンラインで代金引換で注文 canアズルフィジンを注文します アズルフィジンを注文できますか アズルフィジンオンライン購入 アズルフィジン翌日配達 速効性安価なアズルフィジンを発送 無料夜間薬局アズルフィジン 注文アズルフィジン購入 ジェネリックのアズルフィジン アズルフィジンカナダの格安処方箋 オンライン薬物購入アズルフィジン 低価格アズルフィジンの価格 関節リウマチ 購入処方箋なしでアズルフィジンを入手 購入ロンドンのアズルフィジン 薬局ジェネリックアズルフィジンを含む ウェルビーストア アズルフィジン 光線過敏症 最低価格アズルフィジンの価格 アズルフィジンを購入したい ジェネリックアズルフィジンショップ優先配送 アズルフィジンを購入する方法 アズルフィジンドイツへの迅速な配送 薬局一般的なアズルフィジンを含む 処方箋なしでアズルフィジンを入手 ジェネリックアズルフィジン ウェルビーアズルフィジン光感受性を保管する 購入アズルフィジンを海外でオンラインで購入 アズルフィジンを次に注文する場所 アズルフィジンをウィスコンシン州で購入する アズルフィジン貯蔵効果 アズルフィジンcをオンラインで安く注文 アズルフィジン錠を代金引換で購入 返信CAN アズルフィジンを購入する アズルフィジンを購入する方法 アズルフィジンの一般名 アズルフィジンを次に購入する場所 アズルフィジンをオンラインで購入 投稿リンク： https://community.nxp.com/t5/TapLinx-SDK-TagWriter-and/RFIDDiscover-tool-acquired-but-how-to-use-it/mp/2164324#M205 投稿者: @RishavKaaraTech |作成者に電子メールを送信する 報告者： ojukhnay |メール記者 報告された投稿には3件の返信があります。

S32K312-SECUREDEBUG は SCB レジスタを表示できません S32K312-SECUREDEBUGを使用する場合、デフォルトのsvdファイルを使用できません。SO私はS32K312_M7.svdを選択しましたが、SCBレジスタを表示できませんでした。しかし、S32K312に戻すと、自動的にデフォルトのSVDファイル、つまりS32K312_M7.svdが使用され、SCBレジスタも検出できます。 S32K312-SECUREDEBUG使用時にSCBレジスタを表示するにはどうすればよいですか？ 画像がS32K312-SECUREDEBUGを使用している状況 Snipaste_2026-03-13_11-50-53.png no found SCB.png     Re: S32K312-SECUREDEBUG cannot view the SCB register こんにちは、 @LZYさん まず、S32K3 SVDファイルにはNXPペリフェラルのレジスタ定義のみが含まれていることを明確にしておくことが重要です。これらには、標準的なARM Cortex-Mコアレジスタは含まれていません。これらのコアレジスタは、ARMCM7.svdファイルに別途記載されています。 S32K312_M7.svdを選択しても、Cortex-M7コアレジスタの可視性には影響しません。特に、デバッガオプション「ARMコアレジスタのサポート」が無効になっている場合はなおさらです。この構成では、どのS32K3 SVDファイルを選択しても、デバッガはペリフェラルのSVDファイルのみに依存し、Armコアのレジスタ定義をロードしようとはしません。 BR、VaneB Re: S32K312-SECUREDEBUG cannot view the SCB register こんにちは、ご回答いただきありがとうございました。参考になる読書方法も見つけました。 Snipaste_2026-03-16_20-22-47.png

有关 K5 的 MEM43 MRAM 的问题 你好，团队 请问 MEM43 MRAM 的情况如何？ 在 K3 中，使用下面的函数可以支持从 RAM 中加载 FLS 代码。(避免 RWW 错误） 但是，我在 K5 上没有找到相同的功能。 如何使用 K5 进行拉姆加载？ （它会更新未来的 RTD 版本吗？） 谢谢。 RTD Re: Question about MEM43 MRAM of K5 你好，卢克。 我已经向 RTD 团队问过这个问题了，一旦我计划在未来的版本中支持这个话题，我会尽快向你介绍这个话题，因为目前有些功能还不可用（高耐久性支持也是其中之一）。 不过，如果我们能通过这个渠道得到 SW 团队的答复就更好了。 BR. 阿克塞尔 Re: Question about MEM43 MRAM of K5 嗨，@Luke_Chun、 目前，RTD 团队没有任何更新 S32K5 的 " Mem Load Access Code " 的版本计划。 可以看到，MRAM 示例使用了 linker_ram（在 ITCM 和 SRAM0/1/2 上运行代码）。因此，本示例将在 SRAM 和 ITCM 上执行，对代码 MRAM（0x08000000 - 0x0BFFFFFF）执行编程/擦除操作没有问题。 如果在项目中使用 linker_mram（Platform 模块中的文件），则在编程/擦除 MRAM 时可能会出现边写边读的错误。 顺祝商祺！ 丹 Re: Question about MEM43 MRAM of K5 你好@DanNguyenDuy 感谢您的回复。 客户的应用程序（或某些 MCU 限制，例如 OTP）要求 MRAM 代码与目标 MRAM 区域位于同一个分区中。 我知道代码最好放在不同的分区中，但在某些情况下使用的是同一个分区。 在这种情况下，我们如何从 SRAM 执行 MRAM 代码？(假设 RTD 没有提供将代码加载到 SRAM 的功能）。 谢谢！ Re: Question about MEM43 MRAM of K5 嗨，@Luke_Chun、 在我看来，我们可以在"的基础上，通过创建指向指针的函数，在 RAM" 方法上加载访问代码（你需要考虑是否应该修改驱动程序来做到这一点）。正常：代码在 MRAM 上运行（"函数指针" 指向 MRAM 代码上的函数地址）。当使用同一分区时，需要将代码从 MRAM 复制到 SRAM，然后将"函数改为指针" 指向 SRAM 上的新地址代码，以便在 SRAM 而不是 MRAM 上运行代码。在完成对 MRAM 的编程/擦除操作后，可将"函数的指针" 还原到 MRAM 代码的初始值。 顺祝商祺！ 丹 Re: Question about MEM43 MRAM of K5 你好@DanNguyenDuy 感谢您的回复。 因此，我想知道恩智浦是否支持您提到的功能。 (我认为 RTD 计划中没有这项内容，对吗？） 如何支持这种情况？用户应用程序代码？ 谢谢！ Re: Question about MEM43 MRAM of K5 嗨，@Luke_Chun、 正如我评论的那样，RTD 没有支持此功能的版本计划。 在我看来，用户应用程序代码应该放在特定的 mram 分区中，不要读/写这个分区。 顺祝商祺！ 丹

i.MX93 - 1PPS input and PTP Goal: Validate synchronizing PTP time within ENET_QoS Ethernet controller using a Pulse-Per-Second (PPS) signal and GPRMC logs from GPS receiver Hardware: FRMD i.MX 93 Buildroot: 2025.11.1 Linux: 6.12.16 Linuxptp: 4.4 Device Tree overlay modifications: Change eqos status from "disabled" to "okay" Remove pinctrl_usdhc2_gpio and pinctrl_usdhc2_gpio_sleep entries from usdhc2 pinctrl-* entries Add "MX93_PAD_SD2_CD_B__ENET_QOS_1588_EVENT0_IN      0x31E" entries to pinctrl_eqos and pinctrl_eqos_sleep Remove usdhc2 cd-gpios entry and replace it with broken-cd Delete pinctrl_usdhc2_gpio and pinctrl_usdhc2_gpio_sleep nodes  Software location on target: Booting from eMMC Linux kernel and ptp apps ubooting and running from SD card  Running linux ptp software: ptp4l -E4H -i eth1 ts2phc -c /dev/ptp1 -s nmea --ts2phc.nmea_remote_host 10.128.240.54 --ts2phc.nmea_remote_port 3001 --ts2phc.pin_index 0  -l 7 -m PPS Input: I am currently just trying to verify timestamping of any event prior to having changes made to the FRDM i.MX 93 board to accept the PPS signal from the GPS receiver.  To generate these events, I am inserting an insulator between the legs of the mechanical switch of the SD card socket.  I have manually configured the IO pin connected to SD2_nCD as a GPIO input and verified that this action does change the pin input voltage.  I have assumed that the timestamping of any event by the hardware should not rely on any specific periodicity. Results of testing: ts2phc is receiving the GPRMC logs but logging indicates that polling always returns zero events Examination of registers via a script using the devmem program shows the following: SW_MUX_CTL_PAD_SD2_CD_B              0x00000001 SW_PAD_CTL_PAD_SD2_CD_B              0x0000031E MAC_SYSTEM_TIME_SECONDS              0x69AB35B0 MAC_SYSTEM_TIME_NANOSECONDS          0x10642013 MAC_TIMESTAMP_STATUS                 0x00000000 MAC_AUXILIARY_CONTROL                0x00000010 MAC_AUXILIARY_TIMESTAMP_NANOSECONDS  0x00000000 MAC_AUXILIARY_TIMESTAMP_SECONDS      0x00000000 I can see that the system time registers are appropriately counting time I never see anything other than zeros in the aux timestamp registers.  The reference manual is not clear on whether zeros would be expected to be read whenever the FIFO is empty or if they would return the most recent timestamp. I have tried this with the SION bit of the SW_MUX_CTL_PAD_SD2_CD_B register set to both 0 and 1 with no difference in outcome. I have tried setting all 4 of the ATSEN bits of the MAC_AUXILIARY_CONTROL register just in case the pin_index mapping was not as I expected, with no difference in outcome. Further questions arising from reading i.MX 93 Applications Processor Reference Manual, Rev. 6, 2025-07-01: Chapter 43 Ethernet Controller with TSN (ENET_QoS), Section 43.5, Table 417 lists two different event inputs: 1588_EVENT_AUX_IN and 1588_EVENT_IN.  What external pins or internal device ports do these two signals connect to?  What does the 1588_EVENT_IN port connect to within ENET_QoS?  I presume that 1588_EVENT_AUX_IN connects to ptp_aux_trig_i[0] and is controlled by the ATSEN0 bit.  (That also appears to be what the kernel and ts2phc expect.) Is that correct? Chapter 43, Section 43.5, Table 417 lists one event output: 1588_EVENT_OUT.  What external pins or internal device ports does this signal connect to?  What does the 1588_EVENT_OUT port connect to within ENET_QoS?  Is it associated with one of the PPS outputs? Chapter 43 does not seem to specify which edge (rising/falling/both) of the ptp_aux_trig_i inputs are used to trigger the timestamping. Re: i.MX93 - 1PPS input and PTP Hi, Thank you for your interest in NXP Semiconductor products, The AUX_IN signal is used to trigger the latching of the current time (this time will be used as a timestamp value in whatever application you may have) into the timestamp FIFO (you may have multiple timestamp values from previous trigger event). The EVENT_IN is input  to the media clock generation and recovery block and it’s used to trigger: The capture of Target Presentation Time read from the application and yield the result in MAC_PPSn_Target_Time_Seconds if recovery mode is enabled The capture of Current Presentation Time  at sampled trigger if generation mode is enabled 1588_EVENT_OUT is used by the processor for driving a PPS output. Regards Re: i.MX93 - 1PPS input and PTP When you use the term AUX_IN, is that that same as the term 1588_EVENT_AUX_IN in Table 417? If so, which specific ATSEN* bit does it map to? Does AUX_IN (1588_EVENT_AUX_IN) connect to the ENET_QOS_1588_EVENT0_IN mode of SW_MUX_CTL_PAD_SD2_CD_B? Re: i.MX93 - 1PPS input and PTP Hi @Kevin_M  Yes, it's the 1588_EVENTx_AUX_IN, please review the following fields, this is the AUX usage. PTGE Presentation Time Generation Enable When this bit is set the Presentation Time generation will be enabled. 0 - Presentation Time Generation is disabled 1 - Presentation Time Generation is enabled ... MAC_PPS0_TARGET_TIME_SECONDS PPS Target Time Seconds Register This field stores the time in seconds. PPS Target Time Seconds Register This field stores the time in seconds. When the timestamp value matches or exceeds both Target Timestamp registers, the MAC starts or stops the PPS signal output and generates an interrupt (if enabled) based on Target Time mode selected for the corresponding PPS output in the MAC_PPS_CONTROL register. ... 43.7.9.1 Programming Guidelines for Media Clock Generation 1. To set the PPS instance in Media Clock generation mode, program the appropriate Presentation Time Control (supported generation modes "1001-1011") to PPSCTRL_PPSCMD (for 0th instance)/PPSCMD#i (for 1,2,3 instances) of MAC_PPS_CONTROL register. 2. Based on the selected PPS instance, application must drive the appropriate trigger signal to the corresponding mcg_pst_trig_i[#i]. ... 43.7.9.2 Programming Guidelines for Media Clock Recovery 1. Enable the Current Presentation Time (CPT) Counter by setting the PTGE field of MAC_TIMESTAMP_CONTROL register. In addition to programming the initialization values for the System Time, update the MAC_PRESN_TIME_UPDT register with the equivalent Presentation Time init value. Only then the TSINIT field of MAC_TIMESTAMP_CONTROL register is set. 2. The Increment values used for the System time is also used for the Current Presentation time. This is because, the increment value is in Sub-seconds and Sub-nanoseconds. 1. Each ATSEN is mapped to the respective EVENT 2. Correct, you can confirm the AUX_IN here. https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/arch/arm64/boot/dts/freescale/imx8mp-pinfunc.h#L54 Best regards, Re: i.MX93 - 1PPS input and PTP @JosephAtNXP I am not trying to set up a PPS output or anything to do with IEEE 1722.  I am trying to timestamp the moment at which the state of ENET_QOS_1588_EVENT0_IN changes. Re: i.MX93 - 1PPS input and PTP @JosephAtNXP, are you still looking into the issue of why I cannot seem to get the 1588 PPS input to work with ENET_QoS? Re: i.MX93 - 1PPS input and PTP @Kevin_M any luck getting this solved? I've hit the same roadblock, where on the ENET instance I can get PTP to sync with a PPS input, but I cannot find a way in the reference manual or the drivers to use the EVENT0_IN pin with the ENET_QOS. Re: i.MX93 - 1PPS input and PTP NXP has confirmed that the AUX TIMESTAMP feature of the ENET_QoS is not connected to anything inside or outside of the i.MX93 chip. I have had some success routing PPS via SD2_CMD in 1588_EVENT0_IN mode and reading the time captured in MAC_PPS0_TARGET_TIME_SECONDS with MAC_PPS_CONTROL set to use Presentation Time Control option 0001 to capture presentation time on the rising edge of the PPS signal. Still have lots of details to work out, but this seems to be a possible solution. Re: i.MX93 - 1PPS input and PTP Thanks Kevin, that also seems to be the only way to do this, but I see it is not as yet covered by the stmmac driver, so will need to be added in.

eIQ Time Series Studio Command Line Interface eIQ Time Series Studio includes a command line interface (CLI) that allows you to generate time series models via the command line just like you would in the GUI. Full documentation of this feature can be found in the eIQ TSS documentation. A Quick Start with the basic key commands is also available.  Below is an example using the command line interface with eIQ Time Series Studio: #Assumes the following items: #1) tss_cli is in the executable path (C:\Program Files\NXP\eIQ_TimeSeriesStudio-1.5.5) #2) The dataset is in C:\tss\dataset #3) A workspace will be setup in C:\tss\workspace #4) The license key has already been retrieved from the TSS GUI #5) The TSS GUI is not also concurrently running #Install license Key tss_cli.exe license activate --key #Start TSS CLI tss_cli engine launch -e "C:\Program Files\NXP\eIQ_TimeSeriesStudio-2.0.5\tss_engine\tss_engine.exe" --port 18000 --workspace "C:\tss\workspace" #Install license key tss_cli license activate --key #Create a classification project for a FRDM-MCXN947 tss_cli project create --project_name cli_fan_project --algo_type cls --device FRDM-MCXN947 --channels 3 --label_target_num 4 #List all projects in the workspace and see details for the newly generated cli_fan_project tss_cli project list tss_cli project query --project_name cli_fan_project #Add training data tss_cli signal list --project_name cli_fan_project tss_cli signal import --project_name cli_fan_project --signal_name ON --file_path C:\tss\data\fan_state_monitoring_3channel\train\train_on.csv --label_id 1 --delimiter " " tss_cli signal import --project_name cli_fan_project --signal_name OFF --file_path C:\tss\data\fan_state_monitoring_3channel\train\train_off.csv --label_id 2 --delimiter " " tss_cli signal import --project_name cli_fan_project --signal_name FRICTION --file_path C:\tss\data\fan_state_monitoring_3channel\train\train_friction.csv --label_id 3 --delimiter " " tss_cli signal import --project_name cli_fan_project --signal_name CLOG --file_path C:\tss\data\fan_state_monitoring_3channel\train\train_clog.csv --label_id 4 --delimiter " " #Check training data tss_cli signal query --project_name cli_fan_project --signal_id 1 #Start training the model. It will print out an opt_ID number, which the first time you run it will be "1". tss_cli optimization start --project_name cli_fan_project -qs --opt_name cli_fan_opt --signals 1 2 3 4 #Get opt_id number while training is running tss_cli optimization list --project_name cli_fan_project #Check how far along the training is and get ranking of models to choose a result_ids tss_cli optimization progress --project_name cli_fan_project --opt_id 1   cli_list.jpg #Can stop the training if feel like have enough results tss_cli optimization stop --project_name cli_fan_project --opt_id 1 #Get the result_ids of the best result. It will also be the top ID when checking the progress above. In this case will use 48 tss_cli optimization results --project_name cli_fan_project --opt_id 1 result_list.png #Get Execution Time estimate for that model tss_cli library time_estimate --project_name cli_fan_project --opt_id 1 --result_id 48 #Get Label Names tss_cli signal list --project_name cli_fan_project label_names.png #Emulate the library on test data tss_cli emulation launch --project_name cli_fan_project --opt_id 1 --result_ids 48 --test_file_info "1" C:\tss\data\fan_state_monitoring_3channel\test\test_on.csv " " --test_file_info "2" C:\tss\data\fan_state_monitoring_3channel\test\test_off.csv " " --test_file_info "3" C:\tss\data\fan_state_monitoring_3channel\test\test_friction.csv " " --test_file_info "4" C:\tss\data\fan_state_monitoring_3channel\test\test_clog.csv " " #Create a TSS library tss_cli library compile --project_name cli_fan_project --opt_id 1 --result_id 48 --save_path "C:\tss\" --arch "cortex-m33" --toolchain "GCC" #Create a TSS example project tss_cli library sample_project --project_name cli_fan_project --opt_id 1 --result_id 48 --save_path "C:\tss" --arch "cortex-m33" --toolchain "GCC" Here's also some tips and common issues to be aware of:  Windows Workspace Permissions On Windows PCs, specify the workspace location when launching the TSS CLI server. The default workspace on Windows may not work properly due to a permissions issue, resulting in the following error: [PYI-12556:ERROR] Failed to execute script 'server' due to unhandled exception!   Workaround: Specify a workspace directory location where TSS has read/write access with the tss_cli engine launch --workspace  argument   Do Not Run CLI and GUI Simultaneously The TSS CLI and TSS GUI should not be run at the same time. Also only one user should interact with the TSS CLI at a time to avoid race conditions in the TSS database if it is on a shared server.    Engine Launch Syntax Correction The TSS CLI documentation uses tss_cli engine launch –engine , but the correct syntax is: tss_cli engine –exe_path   Windows Command Prompt Delimiters When using Windows Command Prompt and importing sensor data with the signal import command, use double quotes (" ") to specify the delimiters (ie a space in this case) instead of the single quotes ('  ')    Terminology Clarification "Optimization" in the documentation refers to the process of training the time series model.   Finding the Optimization ID during training The my-opt-id value can be found by viewing the optimization list with tss_cli optimization list --project_name cli_test_project   Finding the Label Name The label-name value used for emulation commands can be found by viewing the name of the signals with tss_cli signal list --project_name cli_test_project   Boolean Arguments Arguments such as quick search during training are Boolean values, which are automatically enabled when included as part of the command line argument. For example, use -qs rather than -qs true. NPU|ML

i.MX 8QuadMax 上的虚拟机监控器 我想将 i.MX 8QuadMax 用于嵌入式学习应用程序，我将在该应用程序上安装 QNX 和安卓系统，我需要一个合适的虚拟机监控器。根据你的经验，哪种免费虚拟机监控器适合这种情况？我在考虑 Xen 或 Jailhouse，但不知道哪一个可以用于这种配置，哪一个更容易实现。 谢谢。 Re: Hypervisor on i.MX 8QuadMax 嗨 @Thelonious 我也在做同样的事情，能否请你分享一下你构建 xen 所遵循的过程。 Re: Hypervisor on i.MX 8QuadMax 您好， 是的，在新 电路板支持包。 中仅支持 MX95，但是，有关如何配置 Yocto 项目工具以构建支持 4.14 内核的 Xen 的映像的说明可以在 Yocto 项目用户指南中找到。 Linux L4.14.98_2.0.0 文档 此外，您还可以参考虚拟化用户指南 L_VIRT_4.14.98_1.0.0_4.11_0.10_ga用户指南 此致 Re: Hypervisor on i.MX 8QuadMax 您好@Bio_TICFSL, 感谢您的回复。 与此同时，我发现了这个讨论，现在我有点困惑了： https://community.nxp.com/t5/i-MX-Processors/Xen-support-on-Imx-8mplus/td-p/2071961 在上一篇文章中，@Manuel_Salas说" Xen仅由 i.MX95 支持......" 您能告诉我在哪里可以找到与此主题相关的更具体信息吗？ 谢谢！ Re: Hypervisor on i.MX 8QuadMax 你好 对于 QNX 来说，XEN 更好，MX8Quadmax 在电路板支持包。上支持 XEN。 此致问候

NTP5312 Event Detection pin staying ON (low) Hello all, I'm struggling with NTP5312 event detection configuration. I have configured it to be in NDEF message TLV length mode (6). When I write a NDEF message from my phone, the pin goes low, I can generate an interrupt in my MCU and read it. But the pin stays low, even after the NFC field (phone) is removed. But according to AN11203, the pin behavior should be: • ED=ON: when Block 1 byte 1 i.e. NDEF length byte is non-zero during write command. • either: – ED=OFF when Block 1 byte 1 i.e. NDEF length byte is zero during write command – NFC Field is OFF. I tried to clear the pin by writing 1 to the lowest bit of 0x10AB but that did not have any effect. Only power cycle restores its state. How do I clear ED pin to prepare for the next NFC write event? Re: NTP5312 Event Detection pin staying ON (low) I'm not continuously transferring data; my use case is configuring the device by transferring configuration data over NFC - for example, as NDEF message containing a JSON object. I also have SRAM mirroring enabled to avoid writing to EEPROM. The first time after the power cycle works - I catch the interrupt and read the message. But I can't reset the ED pin state. I tried writing back zeroes over I2C bus - but it had no effect, ED pin stays low. The idea is: 1. NFC write occurs, ED pin goes low 2. MCU catches the interrupt, reads NDEF message and processes it. 3. MCU somehow resets ED pin back to HIGH to prepare for the next write (these writes are occasional, whenever there's a need to update the configuration). I'm stuck at step 3. The ED mode is NdefTlvLength, I tried writing 01h to ED_INTR_ CLEAR_REG and tried filling the SRAM with zeroes, erasing the message. Both failed, ED pin stays LOW. How else could I make NTP5312 release its ED pin? Re: NTP5312 Event Detection pin staying ON (low) Hi @azarubkin Hope you are doing well. I apologize for the confusion this may cause; with this configuration, ED pin state will change depending solely on ZERO/NON-ZERO Length byte. Could you please provide a few more details on what you are trying to achieve? If you are constantly transferring data, is the NTAG 5 - Bidirectional data exchange approach useful for you? Regards, Eduardo. Re: NTP5312 Event Detection pin staying ON (low) Hi, In this configuration, ED pin should be released by writing 00h to Block 1 Byte 1. Regards, Eduardo. Re: NTP5312 Event Detection pin staying ON (low) That is what I thought, but it didn't work for me. I tried writing an empty NDEF message with zero length, or zeroing out the whole 256 bytes of SRAM, but the ED pin stays high. I tried doing this from I2C side - should it work, or did you mean writing from NFC side? Re: NTP5312 Event Detection pin staying ON (low) Hi, I tried using OM2NTP5332, configuring ED pin for NDEF TLV length, and then alternate Block 1 Byte 1 between 00h and e.g. 10h by using NTAG 5 Cockpit (I2C): Screenshot 2026-03-11 172653.png When this byte is 00h, ED pin is OFF; when this byte is different than 00h (10h in this example). ED pin is ON. Regards, Eduardo. Re: NTP5312 Event Detection pin staying ON (low) Hi @azarubkin and @EduardoZamora , I am facing the same issue with the NTP5312. First, I configure register 0x103D with the values 0x79 0x00 0x01 0x00 (enable NFC field detection). When I read back the register, it correctly returns 0x79 0x00 0x01 0x00. My other register configurations are: 0x1037: [0]: 0x09; [1]: 0x00; [2]: 0xFF; [3]: 0x00 (other configurations are set with passwords) The ED pin is connected to a GPIO configured as an input, and I have an external pull-up resistor connected to the ED line. Others registers configurations: 0x1037: [0]: 0x09; [1]: 0x00; [2]: 0xff; [3]: 0x00 (others configs with passwords) I have the ED pin connected to GPIO pin configured as input. I also have a pull-up resistor connected to ED pin. The first time an NFC field is detected, the ED pin goes from HIGH to LOW and the interrupt is correctly generated. However, when I then try to read register 0x10AB, I get 0xFF 0xFF 0xFF 0xFF. Furthermore, when I attempt to write 0x01 0x00 0x00 0x00 to 0x10AB to clear the interrupt, I get a write error. Any insights on why these registers are returning 0xFF or failing to write? Could you try to replicate this setup on your end to confirm if you get the same error when accessing register 0x10AB? Regards, GS Re: NTP5312 Event Detection pin staying ON (low) Thank you. I decided to use a workaround: I switched ED mode to WriteSynchBlock, the synch block number is 2 (1 may work too, I'm not sure). That way I get an interrupt when NDEF message is written and the pin is released by explicit ED clear command. I've read the user manual for NTAG 5 Cockpit, and it mentions that  the hardware used to build the reference setup is the assembly of [LPC11U37H LPCXpresso board] acting as USB-I2C bridge I'm not sure if we have LPC11U37H LPCXpresso board. Would it be possible to use a different USB-I2C hardware? Re: NTP5312 Event Detection pin staying ON (low) Hi @EduardoZamora , Can you help me with my issue? Thanks! Regards, GS

imx8qm 刑務所 こんにちは、皆さん。 jailhouse を使用して imx8qm mek ボード上でデモを実行するためのすべての手順を示すドキュメントはありますか? 私はこれを調べていました: L5.4.70_2.3.3_LINUX_DOCS しかし、私が見つけたのはデバイスツリーへの参照だけでした。 Hypervisor Jailhouse Jailhouse Hypervisor デバイス ツリーを有効にします。 • imx8qxp-mek-root.dtb:ルートセルのDTB この情報をどうしたらいいのか分かりません。そのため、ステップごとの手順リストが必要なのです。 Br, ミルチャ Re: imx8qm jailhouse ジェリー137207 こんにちは、 HW 上で jailhouse を実行していますか? Re: imx8qm jailhouse こんにちは@Rita_Wang 私はMCIMX8QM socを使用していますが、ハイパーバイザー上でAndroidとFreeRTOSを実行する必要があります。 どのハイパーバイザーを使用できますか? Re: imx8qm jailhouse 時間の無駄。nxp imx8qm では、少なくとも nxp が提供するソフトウェアでは、そのままでは何も動作しません。Android は jailhouse では動作しませんが、imx95 では xen で動作する小さな Android デモがあります。freertos は 2 番目のコア m3 コアで実行でき、Android で emmc をフラッシュして、そのように実行することができます。ハイパーバイザーは必要ありません。 Re: imx8qm jailhouse こんにちは@Ahelion MCIMX8QM-CPU soc を使用する予定ですが、その上に FreeRTOS と Android を起動する必要がありますが、ハイパーバイザーは必要ですか。 また、 Jailhouse は最新バージョンの Android にすでに存在しますか? Re: imx8qm jailhouse こんにちは、Ahelion: jailhouse をベースに複数の OS を実行することに興味がありますが、関連情報が不足しています。Imx8qm mek ボードで jailhouse テスト デモを正常に実行しました。お互いに情報を共有したい場合は、[email protected] までメールしてください。 Re: imx8qm jailhouse 今のところ、サポートされていないと断言できます。imx8qm で jailhouse や xen を動作させることができませんでした。私が見つけたドキュメントはどれもlinux4.9を参照していますが、もう構築できません。 Re: imx8qm jailhouse こんにちは、 はい、i.MX8QM では xen がサポートされています。 添付文書をご参照ください。 良い一日をお過ごしください よろしくお願いいたします。 リタ Re: imx8qm jailhouse 何かアイデアはありますか? 最新のLinuxカーネルが最新のXENをサポートしていることがわかった Linux と Android を同時に実行するにはどうすればよいですか? Re: imx8qm jailhouse わかりました。確認のお手伝いをします。 Re: imx8qm jailhouse L5.4.70_2.3.3、私はこのガイドに従っていたので、ここで言及されているすべての BSP を使用しています。 Re: imx8qm jailhouse どのバージョンの BSP を使用しますか? Re: imx8qm jailhouse @Rita_Wang Xen は最新のカーネル 6x でサポートされますか? Re: imx8qm jailhouse こんにちは@Shivu_Guru_24さん、 返信が遅くなり申し訳ありません。XEN については、最新のカーネル 6x ではサポートされていません。 お客様がご利用になりたい場合は、お客様自身で移植していただくことも可能です。BSP 4.14.98ではサポートされています。お客様とご参照ください。 i.MX アプリケーションプロセッサ向け組み込み Linux | NXP Semiconductors   图像.png これがお役に立てれば幸いです 良い一日をお過ごしください よろしくお願いいたします。 リタ Re: imx8qm jailhouse @Rita_Wangもう1つあります。MCIMX8QM socを購入します。 この最新カーネルでどのハイパーバイザーがサポートしているか、Android と FreeRTOS をゲストとして実行する必要がありますか? jailhouseは私の要件を満たす最新のカーネルをサポートしています Re: imx8qm jailhouse こんにちは@Shivu_Guru_24さん、 Jailhouseはi.MX 8用のタイプ1ハイパーバイザーです。最新バージョンのBSPではXenはサポートされていません。 良い一日をお過ごしください よろしくお願いいたします。 リタ

复制： CAN 驱动程序 "混合 "传统和增强型 Rx FIFO 本帖复制自 此处 客户公司： AVNET 项目名称 ： BRP 客户联络点（姓名& 电子邮件）： Norm [email protected] 软件& 硬件信息： SW32K3_S32M27x_RTD_R21-11_6.0.0_D2506 硬件（板/芯片组/平台）：S32K314/S32K344 软件版本：RTD 6.0.0 & 7.0.0 ，S32DS v3.6.6 大家好 我从 AP 软件社区中看到，从 6.0.0 开始已添加了对 "MIXED "帧的支持： 有关 S32K312 上 CAN 增强型 FIFO MCAL 配置的询问 - NXP Community [ARTD-180915] [实施][S32K3] CLONE - FlexCAN 驱动程序需要支持 "MIXED "Can ID 消息类型 - NXP JIRA 但是，客户报告说，在以下 Rx 传统 FIFO 配置中无法接收扩展数据： 我测试了 K344，增强型 FIFO 在 RTD 6.0.0& 7.0.0 中都能正常工作、但是，当 CAN 配置为 传统 FIFO 时，我也 无法 接收 MIXED。 Q.这项新功能是否仅限于增强型 Rx FIFO，还是客户或我的项目配置有误？ 附上我用来测试的项目。我连接了一个外部 PEAK-USB 来传输 Std 和 Ext 帧。发送 Std 帧时未输入 canif_rxIndication ()。 如果可能，请分享 MCAL 中 RTD 6.0.0 传统 Rx Fifo 接收 MIXED 帧的例程。 致以最诚挚的问候， Julián 优先级：中等 RTD 来源：代理商 Re: Copy: CAN Driver 'MIXED' Legacy and Enhanced Rx FIFO 你好@Julián_AragónM、 门票为ARTDCC3-598。 我看到 S32CC 解决了这个问题，具体如下： 在函数 Can_Ipw_InitRxLegacyFifo() 中，代码改为 for (u8FilterIdx = 0U; u8FilterIdx< u8HwFilterCount; u8FilterIdx++++) { RxFifoFilters[u8FilterIdx].id = (Can_pHwObject->Can_pHwFilterConfig[u8FilterIdx].Can_u32HwFilterCode& 0x1FFFFFFFU); if ((CAN_43_FLEXCAN_EXTENDED == Can_pHwObject->Can_IdMessage) || \ (CAN_IPW_EXTENDED_ID_FILTER_MASK == (Can_pHwObject->Can_pHwFilterConfig[u8FilterIdx].Can_u32HwFilterCode& CAN_IPW_EXTENDED_ID_FILTER_MASK)) { RxFifoFilters[u8FilterIdx].isExtendedFrame = TRUE; } else if ((CAN_43_FLEXCAN_STANDARD == Can_pHwObject->Can_IdMessage) || \ (0U == (Can_pHwObject->Can_pHwFilterConfig[u8FilterIdx].Can_u32HwFilterCode& CAN_IPW_EXTENDED_ID_FILTER_MASK)) { RxFifoFilters[u8FilterIdx].isExtendedFrame = FALSE; } else { /* nothing */ } RxFifoFilters[u8FilterIdx].isRemoteFrame = FALSE; } 我测试了一下，成功了。您可以在身边试试。 但我认为，如果情况紧急，客户应该向 SW 团队申请 Hotfix，以获得正式修复。 顺祝商祺！ Nhi Re: Copy: CAN Driver 'MIXED' Legacy and Enhanced Rx FIFO 你好，@Nhi_Nguyen、 感谢您提供的信息。您能告诉我们票号吗？ 此外，有没有已知的解决方法？ 客户希望不使用"增强型 Fifo" 因为我们不需要额外的功能，而且他们担心这个外设会出现很多错误。 致以最诚挚的问候， Julián Re: Copy: CAN Driver 'MIXED' Legacy and Enhanced Rx FIFO 你好@Luis_Garabo、 这是司机的问题。基于 HWObject 中 Can ID 消息类型的驱动程序，将此对象中的所有 Hwfilters 设置为 IDE 忽略其配置。这导致可以接收扩展帧，但无法接收标准帧。我会向 SW 团队申请解决这个问题。 顺祝商祺！ Nhi Re: Copy: CAN Driver 'MIXED' Legacy and Enhanced Rx FIFO 你好@Nhi_Nguyen 非常感谢你提供的信息！ 致以最诚挚的问候， Julián Re: Copy: CAN Driver 'MIXED' Legacy and Enhanced Rx FIFO 你好，@Nhi_Nguyen、 很抱歉重开这个主题。我从 Jira 中看到 ARTDCC3-598 已关闭，并添加到了 ARTDCC3-526。 您是否碰巧知道是否有预计的修复日期，或者此修复程序将包含在哪个版本中？ 谢谢！ Re: Copy: CAN Driver 'MIXED' Legacy and Enhanced Rx FIFO 你好@Julián_AragónM、 对于 S32K3，该修复将包含在计划于 2026 年 11 月 27 日发布的下一个版本 8.0.0 中。 顺祝商祺！ Nhi Re: Copy: CAN Driver 'MIXED' Legacy and Enhanced Rx FIFO 你好，@Nhi_Nguyen、 谢谢！ 致以最诚挚的问候， Julián

S32K5 Crypto 驱动程序示例不起作用 大家好 我试图使用设计工作室 S32K5 RTD 0.8.0 P01 附带的 Crypto_43_HSE 示例，但当我导入该示例并尝试访问其附带的 configuration.mex 文件时，却出现了以下错误： 此外，在尝试将 EB TRESOS 配置导入 tresos studio 时，我只得到了配置缺失的故障提示： 顺祝商祺！ 耶稣-辛科 优先级：高 SECURITY_CRYPTO 来源：恩智浦内部来源：恩智浦内部 Re: S32K5 Crypto Driver examples not working 嗨 @Jesus_Cinco， 对于 EBT，你能否尝试使用我们自述文件中描述的方法作为示例，而不是导入。填写所需参数后，使用我们的分步指南中概述的 make generate 和 make 版本命令。 对于 DS，你能否确认一下你是否也安装了所需的 RTD 开发软件包？ 此外，您还需要安装完整的 RTD 示例，因为我们会在此基础上提供附加组件。 敬上， Himanshu Kumar Re: S32K5 Crypto Driver examples not working 你好@Jesus_Cinco, 我正在努力。我会尽快回复 . 敬上， Himanshu Kumar Re: S32K5 Crypto Driver examples not working 你好，希曼舒 我已经在 DS 中安装了完整的 RTD 开发软件包功能。我使用 Crypto 驱动程序创建了一些示例。 从哪里可以获得 RTD 示例插件？我在 Flexera 中没有看到它。 顺祝商祺！ 耶稣-辛科 Re: S32K5 Crypto Driver examples not working 您好@Jesus_Cinco, 能否请您确认一下 EBTresos 和 DS 上出现的仍然是这个问题？ 还请确认您使用的是SW32K5_RTD_R23-11_0.8.0_D2512_DesignStudio_updatesite.zip 文件。DS 中的代码包？ 问候， Himanshu Kumar Re: S32K5 Crypto Driver examples not working 你好，希曼舒 对不起，我错过了这个回复。 是的，没错。它在 ebtresOS 和 DS 中都失败了，我正在使用你指定的包裹。 顺祝商祺！ 耶稣-辛科 Re: S32K5 Crypto Driver examples not working 你好 @Jesus_Cinco S32DS 中的错误表明你还没有安装 S32K5 开发包。 EB Tresos 中的错误表明你尚未安装 S32K5 RTD 软件包。你应该查看发行说明，看看你需要安装的 RTD 版本是什么 Re: S32K5 Crypto Driver examples not working Hi Cuong、 如果我没有安装 S32K5 开发包，我将无法使用 S32K5 创建任何 RTD 项目，而且我能做得很好。这是唯一一个给我带来问题的示例项目。 顺祝商祺！ 耶稣-辛科 Re: S32K5 Crypto Driver examples not working 你好@Jesus_Cinco 我们这边工作正常。你能否验证一下系统上安装的所有软件包是否与所附屏幕截图中显示的软件包相匹配并且也匹配 DS 版本？   敬上， Himanshu Kumar Re: S32K5 Crypto Driver examples not working 你好，希曼舒 我按照您的指示使用全新安装的 Design Studio 3.6.6 重新安装了一切。 我有如下包裹： 在现有的例子中仍然没有显示。 顺祝商祺！ 耶稣-辛科 Re: S32K5 Crypto Driver examples not working 嗨 @Jesus_Cinco， 对于 EB Tresos 来说，加密驱动程序无法单独安装，我们必须安装 RTD 包，这是测试加密驱动程序的基本软件包。本例中为S32K5 RTD 0.8.0 - s32k5 rtd 0.8.0：RTD 封装支持 S32K5 -S32K5 RTD 0.8.0 P01：在 RTD 上测试的加密驱动程序包 从您共享的错误信息中可以看出，您尚未安装 S32K5 RTD 0.8.0： EcuC、Resource 和 BaseNXP 模块属于S32K5 RTD 0.8.0。他没有安装，所以才会显示错误 对于 S32DS，请尝试使用 3.6.7 版 ， Himanshu Kumar。 Re: S32K5 Crypto Driver examples not working 你好，@Jesus_Cinco、 我咨询了 S32 DS 团队，他们建议使用 3.6.7 版。能否请您确认该版本是否在您的终端运行？此外，我还为 Tresos 建议了一些步骤，请确认是否也可以接受。 敬上， HImanshu Kumar Re: S32K5 Crypto Driver examples not working 你好@Jesus_Cinco、 如果您的疑问/问题已得到解决，且没有后续问题，请在帖子中标记为已解决，以便结案。 请注意：如果案件没有后续问题，我们也没有收到回复，我们将在最近一次更新后的 7 个工作日内结案。节假日除外。 谢谢！ Himanshu Kumar Re: S32K5 Crypto Driver examples not working 您好@Jesus_Cinco, 由于没有后续问题，且距离上次更新已过去 7 个工作日，我们/我正在关闭此案例。如果有任何进一步的问题，请创建一个新的支持案例。 敬上， Himanshu Kumar

Key Extension S32 Compiler Versions 3.4 and 2.2 Re: 密钥延期 S32编译器 3.4和2.2版本 Hi,  it looks that both licenses are valid - if you mean activation key for S32DS. Are you using correct activation key? F4DA-AC30-917F-C0B1 for S32DS v3.4 and FCF9-575D-D74C-E86D for v2.2

S32K314 HSE SHE SecureBoot CMAC 更新 我尝试使用 SHE secureboot。 Daniel_Park_0-1770547436262.png 根据参考手册，我已经将 M ASTER_ECU_KEY 和 BOOT_MAC_KEY 加载到 HSE 的 NVM 中。 如文件所述，当BOOT_MAC为空时，会自动计算并填充。 当固件更新后，我需要为新固件更新BOOT_MAC时，我的顾虑就来了。 更新程序本身非常清晰，而且采用了与加载MASTER_ECU_KEY和BOOT_MAC_KEY 相同的方法，因此这部分并不存在问题。 问题发生在计算 BOOT_MAC 时。 具体来说，当我将 pFastCMacSrv->keyHandle 设置为BOOT_MAC_KEY句柄时、 我收到了如下所示的错误信息。我认为这是由于 SHE 密钥的特殊性所造成的限制。 0xA5AA52B4UL /**< @brief 密钥使用标志（使用密钥句柄提供）不允许执行请求的加密操作（密钥标志与加密操作不匹配； ，例如，密钥被配置为用于解密，而主机请求加密）。 在 SHE 中，由于某些标志限制，所提供的密钥 ID 要么无效，要么不可用。*/ 问题在 CMAC 更新流程中，如果不能直接使用BOOT_MAC_KEY句柄，应该如何获取并使用适当的CMAC 密钥进行计算？能否告知计算用于更新BOOT_MAC 的 CMAC 的正确方法？ Re: S32K314 HSE SHE SecureBoot CMAC Update 你好@丹尼尔-帕克 BOOT_MAC_KEY 只能用于 CMAC 校验操作。所有运行不同操作的尝试都会导致错误。也不能以任何方式导出 BOOT_MAC_KEY，否则将违反 SHE 规范。 我认为有两种解决方法： 将相同的密钥也加载到 NVM 目录中的普通密钥槽中，并使用此密钥生成新的 CMAC。 新申请的分发应经过 CMAC 离线计算，因为我认为分发没有任何签名的申请不是一个好主意。 更新期间，不应在运行时计算 BOOT_MAC。要离线计算，可以使用 OpenSSL 等工具，也可以让 HSE 在开发设置中计算。 此致， Lukas