Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
i.MX 8ULP SPI NAND Boot: Boot ROM does not fall back to FCB1 when FCB0 is corrupted Hi NXP Community, I am working with the i.MX 8ULP and booting from an SPI NAND flash (Winbond W25N04LW). My understanding is that if FCB0 is corrupted, the Boot ROM should automatically fall back to FCB1. However, when FCB0 is corrupted, the system fails to boot. Specifically, it appears that the Boot ROM does not even attempt to read FCB1. Here are my "SPI NAND boot parameters" Fuse settings: FlexSPI NAND Search Stride : 00 (64 pages) FlexSPI NAND Search Count : 00 (2) FlexSPI NAND CS Interval : 00 (100ns) FlexSPI NAND Column Address Width : 01 (13) All other Fuses are left at their default values. I monitored the SPI communication using a protocol analyzer. Upon power-on, the i.MX 8ULP issues a Page Data Read (13h) to read FCB0 at Page Address 0x000000. Since FCB0 is corrupted, I expected the Boot ROM to read FCB1 at Page Address 0x000040 (based on the 64-page search stride). Instead, it simply attempts to read FCB0 again without trying FCB1. For context, my SPI NAND memory map is as follows: 0x00000000 ┌─────────────────────────────────┐ │ Block 0 : FCB0 │ 0x00040000 ├─────────────────────────────────┤ │ Block 1 : FCB1 │ 0x00080000 ├─────────────────────────────────┤ │ Block 2 : DBBT0 │ 0x000C0000 ├─────────────────────────────────┤ │ Block 3 : DBBT1 │ 0x00100000 ├─────────────────────────────────┤ │ Block 4–15 : Primary firmware │ 0x00400000 ├─────────────────────────────────┤ │ Block 16–31 : Secondary firmware│ 0x00800000 └─────────────────────────────────┘ I tried two different methods to intentionally corrupt FCB0, but the behavior was identical in both cases (FCB1 was never read): Erased Block 0 completely. Modified the FCB fingerprint from 'NFCB' to 'NFC@'. Question: Are there any additional Fuse settings or specific configurations required to enable the fallback mechanism to read FCB1 when FCB0 is corrupted? Thanks in advance for your support. i.MX8ULP Re: i.MX 8ULP SPI NAND Boot: Boot ROM does not fall back to FCB1 when FCB0 is corrupted As an update, I would like to add a follow-up observation and question. Could it be that if the Boot ROM fails to read a given FCB, it is designed to retry reading that same FCB exactly once before stopping? If this hypothesis is correct, increasing the "FlexSPI NAND Search Count" fuse might resolve the issue by forcing the Boot ROM to search further. Although this is not explicitly detailed in the i.MX 8ULP Reference Manual, the Fusemap for the i.MX 91 (which I believe shares a compatible SPI NAND boot architecture) describes the Search Count as follows: FlexSPI NAND Search Count 00 - 2 01 - 2 10 - 4 11 - 8 Is it correct to assume that this search count specification is identical for the i.MX 8ULP? Any insights would be greatly appreciated.
View full article
i.MX95 LPDDR4x READ simulation pass/fail criteria specifically Hi Team for the Processor i.MX95 can i have LPDDR4x Read Timing margins & simulation pass/fail criteria Automotive Industrial
View full article
KinetisとLPC用のデバッグインターフェースのおすすめはありますか? 私は主にKinetisシリーズで開発をしており、近い将来LPCのパーツもいくつか手がけるかもしれません。P&E Microのデバッグインターフェースが引き出しいっぱいにあり、よく使っているCyclone ACPも含まれています。 時々、600ドルのCycloneから20ドルのLPC-Link2に切り替えることがあります。なぜなら、CycloneはMCUXpressoに多くの奇妙な問題があるからです。正直なところ、LPC-Link2は私の必要な機能のほとんどを満たしてくれるのですが、少し動作が遅いのが難点です。 Seggerインターフェースを検討しるべきでしょうか?MCUXpresso(そしてできればCodeWarrior 11でも)で十分にサポートされ、クラッシュや走行中のターゲットを止められない信頼性が高く、そこそこ高速なインターフェースを誰かおすすめできませんか?トレースサポートがあれば助かります。 よろしくお願いします! Re: Debug interface recommendations for Kinetis and LPC? こんにちは、@swetie42 さん。 NXP製品にご関心いただきありがとうございます。 あなたの用途には、MCU-Link Pro Debug Probeを検討してみてください。 標準のCMSIS-DAPファームウェアを使用したMCUXpresso IDEと良好に動作し、ベースのMCU-Linkとは異なり、MCU-Link ProはJ-Link LITEのファームウェアオプションも提供しています。CodeWarriorはJ-Linkをサポートしているため、Kinetisデバイス上でMCUXpresso IDEとCodeWarriorの両方を扱う必要がある場合に役立ちます。 MCU-Link ProはSWOプロファイリングもサポートし、エネルギー測定やアナログ信号監視などの追加機能も提供しています。   もちろん、SEGGERのエコシステムを好む場合や、より高度なデバッグ/トレース機能が必要な場合は、SEGGER J-Linkも良い選択肢です。正確なトレース能力はプローブモデルとターゲットデバイスによって異なります。詳細については、直接Seggerサポートにお問い合わせください:チケット |SEGER - The Embedded Experts(組み込みエキスパート)   つまり、一言で言えば、まずMCU-Link Proを検討する価値があると思います。   お役に立てば幸いです。   BR セレステ
View full article
S32K358 MC33FS6523CAE(FS6500 SBC)を用いた電源設計 Hello 私はS32K358を使用して設計しており、MC33FS6523CAEシングルボードコンピュータを使用する予定です。これはサポートされている組み合わせですか?また、S32K3の内蔵SMPSを考慮すると、VDD_HV_A/B、VREFH、V15にはどのSBC出力(VCORE、VCCA)を推奨しますか? よろしくお願いします。 https://www.nxp.com/products/FS6500?page=9&nrnd=false Re: S32K358 power supply design with MC33FS6523CAE (FS6500 SBC) こんにちは、サクシさん。 MC33FS6523CAEは、S32K358と互換性のあるシングルボードコンピュータです。しかしながら、以下に述べる理由から、S32K358に推奨するコンパニオンSBCはFS26であることを強調しておきたいと思います。 FS26は、S32K3シリーズ(S32K358を含む)向けに設計された専用のセーフティSBC取り付けソリューションです。S32K358デザインに特に関連するいくつかの利点を提供します。 - 専用のドキュメント:AN13850(FS26実装および動作)にはFS26とS32K358の接続に関する明示的なセクションが含まれています。 - ASIL D機能安全保障:FS26ファミリはS32K3搭載のASIL Dアプリケーション向けに特別に開発・検証されており、専用のRTDソフトウェアドライバとセーフティアプリケーションノートの組み合わせが本番環境で利用可能です。 - より高い電流LDO出力:FS26のLDO1とLDO2は、VDD_HV_AとVDD_HV_BをS32K358に直接供給します。当社のFRDM-A-S32K358評価ボードはFS26を伴うSBCとして使用しており、LDO1はVDD_HV_A(+3.3 V)、LDO2はVDD_HV_B(+3.3 V)を供給しています。 - 既製品ソフトウェア:S32K3 + FS26向けの本番対応RTDパッケージが利用可能で、ソフトウェア開発の労力を大幅に削減します。 MC33FS6523CAEは、単一のSBCパッケージに統合されたCAN FD + LINトランシーバが必要な場合、S32K358としてサポートされ機能的なSBCの選択肢として依然として存在します。 BRs、トーマス
View full article
RT600でのセキュアDFU 基板: RT685 EVK Zephyr toolchain: zephyr-sdk-1.0.1, zsdk nxp-v4.4.1.1 チームの皆さん、こんにちは! 私はZephyrベースのRT600アプリケーションを開発しており、合計3つの画像(MCUBoot、ARMコアイメージ、DSPコアイメージ)を含める予定です。 RT600はフラッシュレスMCUなので、それらの映像は外部フラッシュに収まらなければならず、読み書きや画像のリークリスクから適切に保護する方法を探しています。さらに、DFU機能を使って、ARMコアとDSPコアのイメージをSMPプロトコル(RT600をSMPサーバーとして動作させるか、MCUBoot シリアルリカバリー、またはその両方で動作する)で暗号化して更新したいと考えています。 nxp-zsdkに付属している例を見つけられませんでした。実践的な方法を教えていただけませんか? よろしくお願いいたします。 ユエ Re: Secure DFU on RT600 こんにちは、 @YueZ さん。 RT685 EVKについては、これを 2つの関連する設計タスク として扱うことをおすすめします。外部フラッシュに保存されるものの安全と、ArmおよびDSPファームウェアの安全な更新です。暗号化されたアップデートだけでは、アクティブイメージが外部フラッシュからの読み出し攻撃から保護されていることを保証するものではありません。 実用的な出発点としては 、DSPファームウェアをArmアプリケーションにパッケージ化し、それらを1つの署名済みイメージとして更新 することです。これにより、独立したDSPイメージマネジメントを行う前に、単一のMCUbootプライマリ/セカンダリスロット更新パスを起動できます。ZephyrのSMPイメージマネジメントフローは、MCUbootが起動時に処理するための二次スロットに更新をアップロードします。(zephyr/doc/services/device_mgmt/smp_groups/smp_group_1.rst at main · zephyrproject-rtos/zephyr ·GitHub)RT600では、起動イメージは内部フラッシュの外部に存在し、SRAMへの読み込みや外部メモリからの実行に使うため、フラッシュのレイアウトとブートチェーンは一緒に設計する必要があります。- https://www.nxp.com/docs/en/application-note/AN12985.pdf 私は以下の順序で進めます。 信頼できるブートチェーンを確立します:起動時にブートローダーを認証し、その後、署名済みのアプリケーション更新を検証させます。設計に本番キーのプロビジョニングとデバッグアクセスポリシーを含めてください。 プライマリおよびセカンダリフラッシュスロットを定義したアプリケーション側のSMPサーバーを通じて 、署名済みのArm plus-DSPアップデート を実証します。新たに構築されたDSPファームウェアが実際にアップロードされるイメージに含まれているか確認してください。 インストールされたイメージの機密性については、別途対処してください。NXPのRT600セキュアプロビジョニングワークフローは暗号化アプリケーションとOTFADキーブロブ(mcuxpresso.nxp.com/secure/latest/_sources/06_processor_specific_workflow.md)の作成を説明し、RT600 FOTAノートは署名付き暗号化されたOTAアプローチを説明しています。それらはRT600の有用な参考資料ですが、手順は既製のZephyr SMP統合ではありません。- https://www.nxp.com/docs/en/application-note/AN13478.pdf 独立したArmおよびDSPの更新が必要な場合は、別々の画像保存と検証を設計し、互換性のないArm/DSPバージョンが同時に起動されるのを防ぐ方法も用意してください。私はそれを、結合イメージの例ですでに実証された機能ではなく、2番目の統合マイルストーンとして捉えるべきでしょう。 アプリケーション側のSMPとブートローダー側のシリアルリカバリーはどちらも考慮できますが、それぞれ異なる更新経路です。最初のDFUマイルストーンを検証するために両方を実装する必要はありません。 DSPは独立して更新する必要があるのか、それともArmとDSPを同時に更新しても問題ないのか確認していただけますか?その判断が、よりシンプルな結合イメージパスが要件を満たすか、それとも複数イメージのブート&ロールバックデザインが必要かを決定します。   すてきな一日を、 カン ------------------------------------------------------------------------------- 注記: この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとうございます! - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 ------------------------------------------------------------------------------- Re: Secure DFU on RT600 こんにちは、カンさん。 情報提供ありがとうございました。とても分かりやすく、大変参考になりました!ご質問にお答えすると、2つの画像を1つにまとめることに問題はありません。別々にする必要はありません。 さらに、いくつか質問があるので、ご意見をお聞かせいただければ幸いです。また、NXPのセキュアプロビジョニングワークフローは初めてなので、もし私の理解が間違っていたらご指摘ください。 私が正しく理解していれば、2つのマイルストーンは次のとおりである。1) FOTAイメージの署名とブートチェーンの検証、2) オフチップフラッシュ上のOTFADの検証。どうやら、西側のビルドプロセスではイメージに署名するだけで暗号化は行われていないようです。出力されるhex(bin)イメージファイルは平文のままですが、これはOTFADの2番目のステップで暗号化されるはずです。OTAアップデート時には、署名付きイメージが受信され、OTFAD暗号化された状態でフラッシュメモリに書き込まれる。それは、転送中の画像が攻撃にさらされる可能性があるという意味ですか? XIPとRAMでの読み込み、署名や暗号化と組み合わせた場合、Zephyrで作業負荷を減らすためにどちらがおすすめでしょうか? ZephyrでRT600のOTFAD機能(およびOTFADがMCUBootシリアルリカバリーでサポートされているかどうか)を示す例はありますか?modules/hal/nxp/mcux/mcux-sdk-ng/ドライバ/otfad/fsl_otfad.hは見つけましたが、まだ何も言及されていません。出発点となる情報があれば大変ありがたいです! よろしくお願いいたします。 ユエ
View full article
DSP56F807PY80E: ADC reading differs from expected 2048 counts at 1.6 V input Hello NXP Community, I am troubleshooting an ADC offset issue on a board using the DSP56F807PY80E. The following voltages are measured at the device pins: Pins Function Measured voltage 102–109 ANA0–ANA7 inputs 1.60 V 99 and 110 VREF and VREF2 3.20 V 88, 100 and 111 VDDA 3.30 V For a single-ended conversion with no offset correction, I expect approximately 2048 counts, since the input voltage is half the reference voltage: ADC count = (1.60 / 3.20) × 4096 = 2048 However, the ADC readings differ from this expected value. Could someone please advise: Which ADC configuration and offset registers should I check? Could the difference be related to how the ADC result register is read or shifted? What is the recommended procedure to reset or reinitialize the ADC and verify its offset? Any guidance or example initialization code would be appreciated. Thank you for your support.
View full article
DSP56F807PY80E:在 1.6V 输入电压下,ADC 读数与预期的 2048 个计数不符 NXP社区的各位朋友,大家好! 我正在排查一块使用DSP56F807PY80E的电路板上的 ADC 偏移问题。在设备引脚上测得的电压如下: 引脚功能测量电压 102–109 ANA0–ANA7 输入 1.60伏 99 和 110 VREF 和 VREF2 3.20伏 88、100 和 111 VDDA 3.30伏 对于没有偏移校正的单端转换,我预计计数约为 2048 ,因为输入电压是参考电压的一半: ADC计数 = (1.60 / 3.20) × 4096 = 2048 然而,ADC读数与预期值有所不同。 请问有人能提供一些建议吗? 我应该检查哪些ADC配置和偏移寄存器? 这种差异是否与 ADC 结果寄存器的读取或移位方式有关? RESET或重新初始化ADC并验证其偏移的推荐步骤是什么? 任何指导或初始化代码示例都将不胜感激。 感谢您的支持。
View full article
采用 MC33FS6523CAE (FS6500 SBC) 的 S32K358 电源设计 Hello 我正在使用 S32K358 进行设计,并计划使用 MC33FS6523CAE SBC。这种搭配是否受支持?考虑到S32K3内部采用开关电源,您推荐将VDD_HV_A/B、VREFH和V15分别连接到哪些SBC输出(VCORE、VCCA)? 谢谢! https://www.nxp.com/products/FS6500?page=9&nrnd=false Re: S32K358 power supply design with MC33FS6523CAE (FS6500 SBC) 你好,萨克希, MC33FS6523CAE 是与 S32K358 兼容的 SBC。不过,我想强调的是,我们推荐与 S32K358 搭配使用的 SBC 是 FS26,原因如下所述。 FS26 是专为 S32K3 系列(包括 S32K358)设计的功能安全 SBC 连接解决方案。它为S32K358设计提供了一些特别相关的优势: - 专用的参考文档:AN13850(FS26 实现和行为)包含一个专门介绍 FS26 与 S32K358 连接的章节。 -ASIL D 功能安全覆盖范围:FS26 系列专用的 ASIL D 应用而开发和验证,采用 S32K3,并配备专用的 RTD 软件驱动程序和安全应用笔记组合,可随时用于生产。 - 更高电流的 低压差线性稳压器\(LDO\) 输出:FS26 低压差线性稳压器\(LDO\)1 和 LDO2 直接向 S32K358 提供 VDD_HV_A 和 VDD_HV_B。我们的 FRDM-A-S32K358 评估板使用 FS26 作为配套 SBC,其中 LDO1 提供 VDD_HV_A (+3.3 V),LDO2 提供 VDD_HV_B (+3.3 V)。 - 现成的软件:适用于 S32K3 + FS26 的生产就绪 RTD 软件包已可用,大大减少了软件开发工作量。 如果您需要在单个 SBC 封装中集成 CAN FD + LIN 收发器,MC33FS6523CAE 仍然是 S32K358 的一个受支持且功能齐全的 SBC 选择。 BRs,托马斯
View full article
i.MX95 LPDDR4x 读取模拟通过/失败标准 大家好 对于 i.MX95 处理器,能否提供 LPDDR4x读取时序裕量和仿真通过/失败标准? 汽车电子 工业控制
View full article
MIMXRT700-EVK 刷写错误 你好, 我无法使用 NXP LinkServer 将我的应用程序刷写到MIMXRT700-EVK上。 硬件/软件: 电路板:MIMXRT700-EVK MCU:MIMXRT798S 调试器:板载 MCU-Link MCU-Link固件版本:V3.172 链接服务器:26.6.137 操作系统:Ubuntu Linux 电源通过 J54 提供 刷写过程中,LinkServer 报告: Error: Wire Ack Fault - target connected? Error: Wire not connected Failed on connect: Ee(42). Could not connect to core. No connection to chip's debug port Flash operation exited with code 1 PC 可以正确检测到 MCU-Link,LinkServer 可以检测到探针。 重要的硬件观察结果是D4红色LED指示灯不亮。根据MIMXRT700-EVK文档,D4指示MCU/RESET状态,其中ON表示处理器正常活动,OFF表示处理器处于RESET状态。 我还执行了RT700预连接脚本,但SWD连接仍然失败,并显示以下错误: Error: Wire Ack Fault - target connected? Error: Wire not connected 支持请求 请问您能否提供以下建议: 为什么 当电路板通过 J54 供电时, D4 LED 灯不亮 ? 如何使RT700处理器退出RESET状态? 是否需要检查任何RESET、启动或硬件配置? 我应该使用哪种恢复程序来恢复LinkServer 的连接,以便我可以刷写应用程序? 评估板 Re: MIMXRT700-EVK Flashing Error 嗨@Aparna1 , 电源很可能没有正确分配给 MCU/电路板的其他部分,而是只分配给了板载调试器。 绿色的D10 LED指示灯也熄灭了吗? 请确保 J2 的跳线位置将引脚 7 和 8 短接。 BR, 埃德温。 Re: MIMXRT700-EVK Flashing Error 您好, 是的,我已经核实了以下内容: 绿色D10 LED指示灯亮起。 J2 将引脚 7 和 8 短接。 如果还需要我进行任何额外的检查,请告知。 问候, 阿帕娜 Re: MIMXRT700-EVK Flashing Error 这是连接 USB 后的状态 Re: MIMXRT700-EVK Flashing Error 您好, 请问我的工单有什么最新进展吗?我仍在等待回复。   谢谢!     Re: MIMXRT700-EVK Flashing Error 您好, 请问我的工单有什么最新进展吗?我仍在等待回复。   谢谢!   Re: MIMXRT700-EVK Flashing Error 您好, 请问我的工单有什么最新进展吗?我仍在等待回复。   谢谢!
View full article
RT600 上的安全 DFU 电路板:RT685 EVK Zephyr 工具链:zephyr-sdk-1.0.1,zsdk nxp-v4.4.1.1 大家好! 我正在开发一个基于 Zephyr 的 RT600 应用程序,该应用程序总共应该包含三个镜像(MCUBoot、ARM 内核镜像和 DSP 内核镜像)。 由于 RT600 是一个无闪存的 MCU,这些图像必须存储在外部闪存中,我正在寻找一种合适的方法来保护它们免受回读和其他可能泄露图像的潜在风险。除此之外,我还希望 DFU 功能能够以加密的方式通过 SMP 协议(RT600 作为 SMP 服务器运行,或通过 MCUBoot 串行恢复,或两者兼而有之)更新 ARM 内核和 DSP 内核映像。 我没有找到 nxp-zsdk 自带的示例,您能帮我找到一个可行的学习路径吗? 顺祝商祺! 岳 Re: Secure DFU on RT600 你好@YueZ , 对于 RT685 EVK,我建议将其视为两个相关的设计任务:保护存储在外部闪存中的内容,以及安全地更新 Arm 和 DSP 固件。单凭加密更新并不能证明活动映像受到保护,免受外部闪存读取。 一个切实可行的起点是将DSP 固件与 Arm 应用程序打包在一起,并将它们作为一个签名映像进行更新。这样,您就可以在进行独立的 DSP 映像管理之前,启动单个 MCUboot 主/辅助插槽更新路径。Zephyr 的 SMP 镜像管理流程会将更新上传到辅助插槽,供 MCUboot 在启动时处理。( zephyr/doc/services/device_mgmt/smp_groups/smp_group_1.rst at main · zephyrproject-rtos/zephyr · GitHub )在 RT600 上,启动映像位于内部闪存之外,可以加载到 SRAM 中,也可以从外部存储器执行,因此闪存布局和启动链需要一起设计。- https://www.nxp.com/docs/en/application-note/AN12985.pdf 我会按以下顺序进行: 建立可信的启动链:在启动时验证引导加载程序,然后让它验证已签名的应用程序更新。在设计中纳入生产密钥配置和调试访问策略。 通过应用端 SMP 服务器演示已签名的 Arm+DSP 更新,并定义主闪存槽和辅助闪存槽。确认新构建的 DSP 固件确实包含在上传的镜像中。 单独处理已安装镜像的保密性问题。NXP 的 RT600 安全配置工作流程描述了如何编写加密的应用程序和 OTFAD 密钥块( mcuxpresso.nxp.com/secure/latest/_sources/06_processor_specific_workflow.md ),其 RT600 FOTA 说明描述了一种签名和加密的 OTA 方法。这些是有用的 RT600 参考资料,但它们的程序并不是现成的 Zephyr SMP 集成。- https://www.nxp.com/docs/en/application-note/AN13478.pdf 如果需要独立的 Arm 和 DSP 更新,则设计单独的映像存储和验证,以及防止不兼容的 Arm/DSP 版本同时激活的方法。我会将其视为第二个集成里程碑,而不是组合图像示例已经证明的功能。 应用层SMP和引导加载程序层串行恢复都可以考虑,但它们是不同的更新路径;您无需同时实现两者即可验证第一个DFU里程碑。 请问DSP是否必须单独更新,还是Arm和DSP可以同时更新?该决定将决定更简单的组合映像路径是否满足您的要求,或者是否需要多映像启动和回滚设计。   祝你有美好的一天, 坎 ------------------------------------------------------------------------------- 笔记: - 如果此回复解答了您的问题,请点击“标记为正确答案”按钮。谢谢你! - 我们会持续关注帖子,从最后一条回复发出后持续7周,之后的回复将被忽略。 如果您之后有相关问题,请另开新帖并引用已关闭的帖子。 ------------------------------------------------------------------------------- Re: Secure DFU on RT600 嗨,Kan, 非常感谢您提供的信息,它非常清晰且很有帮助!回答你的问题,我觉得把两张图片合并成一张没问题;它们不需要分开。 此外,我还想听听您对以下几个问题的建议,如果我说错了,请您指正,因为我对NXP安全配置工作流程还不熟悉: 如果我理解正确的话,这两个里程碑是:1)验证 FOTA 镜像签名和启动链;2)验证片外闪存上的 OTFAD。看起来西部的版本过程只是对图像进行签名而没有加密;输出的 hex(bin)图像文件仍然是明文,应该在第二步中对 OTFAD 进行加密。在 OTA 更新过程中,会收到一个签名镜像,然后将其以 OTFAD 加密的形式写入闪存。这是否意味着传输中的图像容易受到攻击? 如果将签名和加密功能结合使用,您会推荐使用 XIP 还是 RAM 加载来降低 Zephyr 的工作负载? Zephyr 中是否有示例演示 RT600 上的 OTFAD 功能(以及 MCUBoot 串行恢复是否支持 OTFAD)?我找到了 modules/hal/nxp/mcux/mcux-sdk-ng/drivers/otfad/fsl_otfad.h,但目前还没有任何东西引用它。非常感谢您能提供一个起点! 顺祝商祺! 岳
View full article
S32DS 为 S32G399A 生成 PCFS ClockSourceFrequency = 0 你好, 在 S32 Design Studio 中生成时钟配置时,我注意到它将 PCFS 源频率设置为 0,即使 Mcu 元器件显示正确的值(附图)。这会导致无效寄存器被编程。 当我在“时钟”选项卡中查看 Clock_Ip_ _PBcfg.c 的预览时,我看到了预期值: /* PCFS initialization. */ { #if CLOCK_IP_PCFS_NO > 0U { CORE_PLL_DFS1_CLK, 50U, 1U, XBAR_2X_CLK, 800000000U, }, #endif #if CLOCK_IP_PCFS_NO > 1U { ACCEL_PLL_PHI1_CLK, 50U, 1U, PFE_PE_CLK, 300000000U, }, #endif { RESERVED_CLK, 0U, 0U, RESERVED_CLK, 0U, }, }, 但是,当实际通过“更新代码”生成代码时,我看到以下输出: /* PCFS initialization. */ { #if CLOCK_IP_PCFS_NO > 0U { CORE_PLL_DFS1_CLK, 50U, 1U, XBAR_2X_CLK, 0U, }, #endif #if CLOCK_IP_PCFS_NO > 1U { ACCEL_PLL_PHI1_CLK, 50U, 1U, PFE_PE_CLK, 0U, }, #endif { RESERVED_CLK, 0U, 0U, RESERVED_CLK, 0U, }, }, 注意,800000000U 和 300000000U 被设置为 0,文件的其余部分保持不变。由于这些值未设置,我遇到了调试器断开连接的问题,因为时钟斜坡没有按预期发生。如果我尝试修改生成的代码,将这些值添加回去,它就能正常工作。 这是已知问题吗?有没有办法在不手动修改文件的情况下,将这些值传递到生成的代码中? 版本: S32 设计工作室 3.6.0(版本 3.6.0.202411280511) S32 配置工具 1.8.0(时钟 14.0,外设 15.0) RTD 5.0.0 (S32_RTD_5_0_0_D2410),配置数据 PlatformSDK_S32XX_4_0_0 S32G399A,Cortex-M7_0 谢谢你! Re: S32DS generates PCFS ClockSourceFrequency = 0 for S32G399A 你好, @cpearson 感谢分享。 1.对于 RTD5.0.0,正如其版本说明中所述,它是作为 S32 Design Studio 的更新站点“S32 Design Studio IDE 3.5 - Update 13”提供的,并且配置元器件是使用“S32 Design Studio IDE 3.5 - Update 13”开发的。请问您是否也在 S32DS3.5.13 或更高版本的 3.5.x 上进行过测试,以确认该问题是否存在? 2. 如果该问题也出现在 3.5.13 版本中,您能否详细介绍一下触发信号该功能的步骤(可以通过RTD中现有的示例项目或自定义项目来实现)?我会重现并调查此事。 BR 陈银
View full article
iMX95 - EMMC 部件确认 大家好, 我们为 128GB EMMC 部件提供了两种替代方案。请问以下部件是否可以与IMX95一起使用? BIWIN零件 - BWEFMA128GN9KC SANDISK 零件 - SDINBDA6-128G-ZA 此致, 因德拉吉特·S Re: iMX95 - EMMC Part confirmation 你好@indrajith_shanmugam , 对于 eMMC i.MX95,支持 eMMC 5.1,没有特殊需求。 在这里,您可以根据 i.MX95 usdhc1 的接口需求来修改 emmc 数据表,这样就可以了。 希望这对您有所帮助。 如有任何疑问,请随时与我联系。 祝你今天过得愉快 顺祝商祺! Rita
View full article
MIMXRT700-EVK フラッシュエラー こんにちは、 NXP LinkServerを使って MIMXRT700-EVK にアプリケーションをフラッシュできません。 ハードウェア/ソフトウェア: ボード: MIMXRT700-EVK MCU:MIMXRT798S デバッガ:搭載MCU-Link MCU-Linkファームウェア:V3.172 リンクサーバー: 26.6.137 OS:Ubuntu Linux 電源はJ54から供給されます。 フラッシュ処理中、LinkServerは以下を報告します。 Error: Wire Ack Fault - target connected? Error: Wire not connected Failed on connect: Ee(42). Could not connect to core. No connection to chip's debug port Flash operation exited with code 1 MCU-LinkはPCによって正しく検出され、LinkServerはプローブを検出できます。 重要なハードウェアの観察点は、D4の赤いLEDが点灯していないことです。MIMXRT700-EVKのドキュメントによると、D4はMCU/リセットの状態を示し、ONは通常のプロセッサ活動、OFFはプロセッサがリセット中であることを示します。 RT700のプリコネクトスクリプトも実行しましたが、SWD接続は依然として以下のエラーで失敗します。 Error: Wire Ack Fault - target connected? Error: Wire not connected サポートリクエスト 何かアドバイスをいただけますか: 基板がJ54から電源供給されているのに、 D4 LEDが消灯しているのはなぜですか? RT700プロセッサをリセット状態からどうやって解除 できますか? リセット、起動、またはハードウェア構成の確認が必要な項目はありますか? アプリケーションをフラッシュするためにLinkServerのコネクティビティを復元するには、どのような復旧手順を使えばよいでしょうか? 評価ボード Re: MIMXRT700-EVK Flashing Error こんにちは、@Aparna1 さん。 おそらく、電力がMCUや基板全体に適切に分配されておらず、搭載デバッガにだけ送られている可能性が高いです。 緑色のD10 LEDも消灯していますか? J2のジャンパー位置がピン7と8をショートさせていることを確認してください。 BR、 エドウィン。 Re: MIMXRT700-EVK Flashing Error これはUSB接続後の状態です Re: MIMXRT700-EVK Flashing Error こんにちは、 はい、以下の点を確認しました。 緑色のD10 LEDが点灯しています。 J2はピン7と8を短絡させている。 私の方で追加の確認が必要な場合はお知らせください。 よろしくお願いいたします。 アパルナ Re: MIMXRT700-EVK Flashing Error こんにちは、 チケットの状況を教えていただけますか?まだ返答を待っています。   よろしくお願いします。     Re: MIMXRT700-EVK Flashing Error こんにちは、 チケットの状況を教えていただけますか?まだ返答を待っています。   よろしくお願いします。   Re: MIMXRT700-EVK Flashing Error こんにちは、 チケットの状況を教えていただけますか?まだ返答を待っています。   よろしくお願いします。
View full article
iMX95 - EMMC Part confirmation Hi team, We have two alternate part suggestion for 128GB EMMC part. Can you please confirm we can use below parts with IMX95? BIWIN part - BWEFMA128GN9KC SANDISK part - SDINBDA6-128G-ZA Regards, Indrajith S Re: iMX95 - EMMC Part confirmation Hi @indrajith_shanmugam , For the emmc i.MX95 support the emmc 5.1, and do not have special need. Here you make the emmc datasheet fit for the need for the interface of the i.MX95 usdhc1  will be OK. Hope this can do help for you Any questions please contact me freely Wish you have a nice day Best Regards Rita
View full article
i.MX95 LPDDR4x READシミュレーションの合否判定基準 こんにちは、チームの皆さん。 プロセッサi.MX95の場合、LPDDR4x の読み取り タイミングマージンとシミュレーションの合格/失敗基準を設定できますか? オートモーティブ インダストリアル
View full article
DSP56F807PY80E: 1.6V入力時のADC読み取り値が期待される2048カウントと異なる こんにちは、NXPコミュニティの皆さん、 DSP56F807PY80E を搭載したボードで、ADC オフセットの問題をトラブルシューティングしています 。デバイスのピンで測定された電圧は以下のとおりです。 ピンの機能 測定電圧 102~109 ANA0~ANA7入力 1.60V 99と110 VREFとVREF2 3.20V 88、100、111 VDDA 3.30V オフセット補正のないシングルエンド変換の場合、 入力電圧が基準電圧の半分であるため、 約 2048カウントになると 予想されます。 ADCカウント = (1.60 / 3.20) × 4096 = 2048 しかし、ADCの測定値はこの予想値とは異なっている。 どなたかアドバイスをいただけませんか: どのADC設定レジスタとオフセットレジスタを確認すればよいですか? この違いは、ADCの結果レジスタの読み込みやシフトの仕方に関係しているのでしょうか? ADCをリセットまたは再初期化し、オフセットを確認するための推奨手順は何ですか? 何かご指導や初期化コードの例があれば幸いです。 再開まで今しばらくお待ちください。
View full article
Debug interface recommendations for Kinetis and LPC? I do most of my development on the Kinetis series, and potentially some LPC parts in the near future. I've got a drawer full of debug interfaces from P&E Micro, including a Cyclone ACP that I use most. I sometimes find myself switching from the $600 Cyclone to the $20 LPC-Link2 because the Cyclone has so many weird problems with MCUXpresso. Honestly the LPC-Link2 does most of what I need, it's just a bit slow. Should I be looking at Segger interfaces? Can someone recommend a reliable, reasonably fast interface that's well-supported in MCUXpresso (and hopefully CodeWarrior 11 as well) that doesn't cause crashes all of the time, or fail to halt a running target? Trace support would be nice. Thanks! Re: Debug interface recommendations for Kinetis and LPC? Hello @swetie42 , Thanks for your interest in NXP products.  For your use case, I would suggest taking a look at MCU-Link Pro Debug Probe. It works well with MCUXpresso IDE using the standard CMSIS-DAP firmware, and unlike the base MCU-Link, MCU-Link Pro also provides a J-Link LITE firmware option. Since CodeWarrior supports J-Link, this can be useful if you need to work with both MCUXpresso IDE and CodeWarrior on Kinetis devices. MCU-Link Pro also supports SWO profiling and provides additional features such as energy measurement and analog signal monitoring.   Of course, a SEGGER J-Link is also a good option if you prefer the SEGGER ecosystem or need more advanced debug/trace capabilities. The exact trace capability will depend on the probe model and the target device. For more details, I suggest you directly contact Segger support: Ticket | SEGGER - The Embedded Experts   So, in a word, I think MCU-Link Pro would be worth considering first.   Hope it helps.   BR Celeste
View full article
MIMXRT700-EVK Flashing Error Hi, I am unable to flash my application to the MIMXRT700-EVK using NXP LinkServer. Hardware/Software: Board: MIMXRT700-EVK MCU: MIMXRT798S Debugger: On-board MCU-Link MCU-Link firmware: V3.172 LinkServer: 26.6.137 OS: Ubuntu Linux Power is supplied through J54 During flashing, LinkServer reports: Error: Wire Ack Fault - target connected? Error: Wire not connected Failed on connect: Ee(42). Could not connect to core. No connection to chip's debug port Flash operation exited with code 1 The MCU-Link is detected correctly by the PC, and LinkServer can detect the probe. The important hardware observation is that the D4 red LED is not glowing. According to the MIMXRT700-EVK documentation, D4 indicates the MCU/reset status, where ON indicates normal processor activity and OFF indicates that the processor is in reset. I also executed the RT700 preconnect script, but the SWD connection still fails with: Error: Wire Ack Fault - target connected? Error: Wire not connected Support Request Could you please advise: Why is the D4 LED OFF when the board is powered through J54? How can I bring the RT700 processor out of the reset state? Is there any required reset, boot, or hardware configuration that needs to be checked? What recovery procedure should I use to restore LinkServer connectivity so that I can flash the application? Evaluation Board Re: MIMXRT700-EVK Flashing Error Hi @Aparna1, It's likely that the power is not being properly distributed to the MCU/rest of the board, but rather just to the on-board debugger. Is the green D10 LED also OFF? Please make sure that the jumper position of J2 is shorting pins 7 and 8. BR, Edwin. Re: MIMXRT700-EVK Flashing Error Hi, Yes, I have verified the following: The green D10 LED is ON. J2 is shorting pins 7 and 8 . Please let me know if any additional checks are required from my side. Regards, Aparna Re: MIMXRT700-EVK Flashing Error    This is the Status after connecting USB  Re: MIMXRT700-EVK Flashing Error Hi, could you please provide an update on my ticket? I am still waiting for a response.   Thank you.     Re: MIMXRT700-EVK Flashing Error Hi, could you please provide an update on my ticket? I am still waiting for a response.   Thank you.   Re: MIMXRT700-EVK Flashing Error Hi, could you please provide an update on my ticket? I am still waiting for a response.   Thank you.
View full article
Secure DFU on RT600 Board: RT685 EVK Zephyr toolchain: zephyr-sdk-1.0.1, zsdk nxp-v4.4.1.1 Hi Team! I am working on a Zephyr-based RT600 application, which should include three images in total ( MCUBoot, ARM core image, and DSP core image). Since the RT600 is a flash-less MCU, those images have to live in the external flash, and I am looking for a proper way to protect them against read-back and other potential risks that could leak the image. On top of that, I would like to have the DFU feature to update both the ARM core and the DSP core images via SMP protocol (RT600 running as SMP server, or through MCUBoot serial recovery, or both) in an encrypted manner. I failed to find an example shipped with nxp-zsdk, could you please help me find a practical path to follow? Best regards, Yue Re: Secure DFU on RT600 Hi @YueZ , For the RT685 EVK, I recommend treating this as two related design tasks : securing what is stored in external flash, and securely updating the Arm and DSP firmware. An encrypted update alone does not establish that the active image is protected against external-flash read-back. A practical starting point is to package the DSP firmware with the Arm application and update them as one signed image . That lets you bring up a single MCUboot primary/secondary-slot update path before taking on independent DSP image management. Zephyr’s SMP image-management flow uploads an update to a secondary slot for MCUboot to process at boot.(zephyr/doc/services/device_mgmt/smp_groups/smp_group_1.rst at main · zephyrproject-rtos/zephyr · GitHub) On RT600, the boot images reside outside internal flash, either for loading into SRAM or for execution from external memory, so the flash layout and boot chain need to be designed together. - https://www.nxp.com/docs/en/application-note/AN12985.pdf  I would proceed in this order: Establish a trusted boot chain : authenticate the bootloader at startup, then have it verify signed application updates. Include production key provisioning and debug-access policy in the design. Demonstrate a signed Arm-plus-DSP update through an application-side SMP server, with a defined primary and secondary flash slot. Confirm that the newly built DSP firmware is actually included in the image being uploaded. Address confidentiality of the installed image separately . NXP’s RT600 secure-provisioning workflow describes writing an encrypted application and OTFAD key blobs,(mcuxpresso.nxp.com/secure/latest/_sources/06_processor_specific_workflow.md) and its RT600 FOTA note describes a signed-and-encrypted OTA approach. Those are useful RT600 references, but their procedures are not a ready-made Zephyr SMP integration. - https://www.nxp.com/docs/en/application-note/AN13478.pdf  If independent Arm and DSP updates are required, design separate image storage and verification, plus a way to prevent incompatible Arm/DSP versions from being activated together. I would treat that as a second integration milestone, not as a capability already demonstrated by the combined-image example. Application-side SMP and bootloader-side serial recovery can both be considered, but they are distinct update paths; you do not need to implement both to validate the first DFU milestone.  Could you confirm whether the DSP must be updated independently, or whether updating Arm and DSP together is acceptable? That decision determines whether the simpler combined-image path meets your requirements or whether a multi-image boot and rollback design is necessary.   Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: Secure DFU on RT600 Hi Kan, Thank you very much for the information, it is really clear and helpful! To answer your question, I am fine with packing the two images into one; they don't need to be separate. Additionally, I am eager to know your suggestions on a few more questions, and please correct me if I am wrong since I am new to the NXP secure-provisioning workflow: The two milestones are, if I understood it correctly: 1) verify FOTA image signing and boot chain; 2) verify OTFAD on the off-chip flash. It looks like the west build process only signs the image without encryption; the output hex(bin) image file remains in plaintext, which is supposed to be encrypted in the second step for OTFAD. On an OTA update, a signed image is received and then written into flash as OTFAD-encrypted. Does that mean the image in transit is exposed to attack? XIP or loading in RAM, which would you recommend for less workload in Zephyr if combined with signing and encryption?  Is there an example available in Zephyr demonstrating the OTFAD feature on RT600 (and whether OTFAD is supported by MCUBoot serial recovery)? I found modules/hal/nxp/mcux/mcux-sdk-ng/drivers/otfad/fsl_otfad.h, but nothing has referred to it yet. A starting point would be very much appreciated! Best regards, Yue
View full article