Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
SRAMにおけるダブルビットECCエラーに関連する障害反応 こんにちは、 @danielmartynek さん。  おはよう、 SRAMのECCエラー反応設定について質問があります。 SRAMで2ビットECCエラーが発生した場合、MCUはメモリフォールト例外を生成しますか?それとも設定されたFCCU NCF[2]チャネルに基づいて反応しますか? 質問する理由は、現在NCF[2]チャネルをダブルビットECCエラーに対して特定の反応をトリガーする設定をしていないからです。しかし、SRAMに2ビットのECCエラーを注入すると、やはりメモリ障害例外が発生します。 NCF[2]チャネルを設定した後に何が起こるのか、教えていただけますか?メモリフォルト例外は依然として発生しますか?それともNCF[2]チャネル構成に従って反応がトリガーされるのでしょうか? もし両方の反応が起こる場合、どちらが最初にトリガーされるのでしょうか:メモリ故障例外か、FCCU NCF[2]チャネルに設定された反応か? NCF[2] ECCエラー:PRAMC、TCM、キャッシュ、eDMA、ECC後のEDC(PRAMC)、HSE RAMエラー、QSPI FLASHA ECCエラー すべてのSRAM ECCの修正不能エラー ERM_SRAMまたはECCキャッシュのメモリエラー ERM_M7_Dcache+Icache ECC、またはセーフティマスターDMAまたはFMUによる読み取り:フラッシュから発生。新しく追加されたもの、またはHSE RAM ECC。QSPIフラッシュECC なし なし ディセーブルされる   機能リセット Re: Fault reaction related to Double bit ECC error in SRAM こんにちは、 正しい。選択されたFCCU NCF2反応は、システムの挙動を変化させます。 R3では、FCCUが機能リセットを開始します。したがって、BusFaultハンドラの実行は保証されておらず、リセット前にハンドラが完了しない可能性があります。 アラーム/R1_R3では、バス故障とFCCU警報の両方が発生することがあります。それらの処理順序は、設定された優先順位によって決まります。 よろしくお願いいたします。 ピーター Re: Fault reaction related to Double bit ECC error in SRAM こんにちは、チームの皆さん、 迅速なご対応ありがとうございます。つまり、NCFの設定に基づいてシステムの動作が変わるということですね。R3を設定した場合、バス障害ハンドラが確実に実行されるとは限らないということですね。 Re: Fault reaction related to Double bit ECC error in SRAM こんにちは、 はい、FCCU NCF2に対して特別な反応が設定されていない場合でも、お客様が観測されたバス障害は想定内の動作です。 SRAMにおける修正不能なダブルビットECCエラーは、Cortex-M7例外パスおよびFCCU NCF2に独立して報告されます。したがって、NCF2を設定してもBusFaultは置き換えられたり抑制されたりしません。BusFaultが有効の場合、MCUはBusFaultハンドラに入ります。そうでない場合は、例外がハードフォルトにエスカレートします。 FCCU NCF2がアラーム反応に設定されている場合、両方の反応が発生する可能性があります。デフォルトの優先順位では、バス障害が最初に処理され、次に保留中のFCCUアラーム割り込みが処理されます。NCF2がR3に設定されている場合、FCCUは機能リセットを生成するため、BusFaultハンドラがリセットが完了しないことがあります。 したがって、今回のテストでは、観測されたメモリ障害例外は想定内の動作です。NCF2の設定後も生成は継続されますが、最終的なシステム動作は選択されたFCCU反応によって異なります。 よろしくお願いします、 ピーター
View full article
RT1189 EVK Profinet Demo scan device failed I am setting up a Profinet Demo on the RT1189 EVK. The project built successfully following the reference guide UG10455 & UG10361, and I have flashed the firmware to the MCU. After configuring the IP address and setting ICE to Profinet mode, the device scanning step failed.I have tried ENET2 &ENET3,both failed to scan device. Could you please advise on troubleshooting steps and provide any suggestions for this issue? In addition, I would like to confirm whether log output should be available via J53 after flashing the firmware, as I observe no logs on my side. Looking forward to your prompt reply. Thank you. Re: RT1189 EVK Profinet Demo scan device failed Hi, shelly,  Update latest information: 1. I have re-imported the v26.06-LTS SDK, and applied the required configurations per the documentation — enabling EDMA and implementing several NETC ERRATA workarounds in mcuxsdk\devices\RT\RT1180\MIMXRT1189\MIMXRT1189_cm33_features.h.  I also added the following path to the sysbuild.cmake file: projects/goal_pnio_rpc/31_led_button/vsc/nxp/mimxrt1180_evk_cm7_rtos The project builds successfully. I flashed the firmware to the board using MCUXpresso Secure Provisioning Tool v26.06, and connected the PC to the ENET2\ENET3 ports of the EVK via Ethernet cables. Nevertheless, the device scanning still fails. 2. Document UG10455 specifies that SDK v26.06 is required, but the example screenshots and accompanying descriptions in the same document refer to v26.03. I would like to confirm which version should be taken as the official reference. For your reference, I initially tested with SDK v26.03 and encountered the same device scanning failure. Looking forward to your prompt reply. Thank you. Best Regards, ChandlerY Re: RT1189 EVK Profinet Demo scan device failed Hi,shelly,     Thanks for your reply, I use SDK version V26.03.I will try the SDK V26.06,but there are no v26.06 ,so I choose v26.06-LTS, is thar right?   And I want to know could I use SDK_26_06_00_MIMXRT1180-EVK.zip as SDK Repository and make profinet_project building successfully? It takes tool long to download SDK according documents. Best Regards, ChandlerY Re: RT1189 EVK Profinet Demo scan device failed Dear @ChandlerY , Thank you for your question about RT1180. Could you please let us know which SDK version you are using? This dependency is version 26.06: If you are using 26.09,  please try using 26.06 instead.  Please share your SDK version so we can help confirm further. Thank you! Best Regards, Shelly
View full article
RT1189 EVK Profinet Demo 扫描设备失败 我正在 RT1189 EVK 上设置 Profinet Demo。按照参考指南 UG10455 和 UG10361,该项目已成功构建,并且我已经将固件烧录到 MCU 中。 配置完 IP 地址并将 ICE 设置为 Profinet 模式后,设备扫描步骤失败。我尝试了 ENET2 和 ENET3,都无法扫描到设备。请问您能否提供故障排除步骤并就此问题提出一些建议? 此外,我想确认一下刷写固件后是否应该可以通过 J53 获取日志输出,因为我这边没有看到任何日志。 期待您的尽快回复。谢谢。 Re: RT1189 EVK Profinet Demo scan device failed 嗨,雪莉, 更新最新信息: 1.我已经重新导入了 v26.06-LTS 版本SDK,并根据文档应用了所需的配置——启用 EDMA,并在 mcuxsdk\devices\RT\RT1180\MIMXRT1189\MIMXRT1189_cm33_features.h 中实现了几个 NETC 勘误表的变通方案。 我还向 sysbuild.cmake 文件中添加了以下路径:projects/goal_pnio_rpc/31_led_button/vsc/nxp/mimxrt1180_evk_cm7_rtos 项目构建成功。我使用 MCUXpresso Secure Provisioning Tool v26.06 将固件刷写到板上,并通过以太网线将 PC 连接到 EVK 的 ENET2\ENET3 端口。然而,设备扫描仍然失败。 2. 文档 UG10455 规定需要 SDK v26.06,但同一文档中的示例屏幕截图和随附说明指的是 v26.03。我想确认一下哪个版本应该作为官方参考版本。供您参考,我最初使用 SDK v26.03 进行测试时也遇到了同样的设备扫描失败问题。 期待您的尽快回复。谢谢。 顺祝商祺! 钱德勒 Re: RT1189 EVK Profinet Demo scan device failed 嗨,雪莉, 感谢您的回复,我目前使用的是SDK 版本 V26.03。我会尝试使用 SDK V26.06,但是没有 V26.06 版本,所以我选择了 V26.06-LTS,这样对吗?   我想知道是否可以使用 SDK_26_06_00_MIMXRT1180-EVK.zip 作为 SDK 仓库,并成功构建 profinet_project?根据文档,该工具下载SDK需要很长时间。 顺祝商祺! 钱德勒 Re: RT1189 EVK Profinet Demo scan device failed 亲爱的@ChandlerY , 感谢您对RT1180的提问。 请与我们联系,告知您使用的是哪个SDK版本?此依赖项的版本为 26.06: 如果您使用的是 26.09 版本,请尝试使用 26.06 版本。 请提供您的SDK版本,以便我们进一步确认。谢谢你! 顺祝商祺! 雪莉
View full article
RT1189 EVK Profinetデモスキャンデバイスが失敗しました RT1189 EVK上でProfinetのデモをセットアップしています。プロジェクトはリファレンスガイドUG10455とUG10361に従って無事に構築され、私はMCUにファームウェアをフラッシュしました。 IPアドレスを設定し、ICEをProfinetモードに設定した後、デバイスのスキャン手順が失敗しました。ENET2とENET3の両方を試しましたが、どちらもデバイスのスキャンに失敗しました。トラブルシューティングの手順や、この問題に関するアドバイスをいただけますか? さらに、ファームウェアの書き換え後、J53経由でログ出力が利用可能になるはずかどうか確認したいのですが、私の環境ではログが全く表示されません。 迅速なご返信をお待ちしております。ありがとう。 Re: RT1189 EVK Profinet Demo scan device failed こんにちは、シェリーさん。 最新情報を更新してください。 1.v26.06-LTSを再インポートしましたSDKを適用し、ドキュメントに従って必要な設定を適用しました。例えば、EDMAの有効化や、mcuxsdk\devices\RT\RT1180\MIMXRT1189\MIMXRT1189_cm33_features.hでいくつかのNETC ERRATA回避策を実装しました。 また、sysbuild.cmake ファイルに次のパスを追加しました: projects/goal_pnio_rpc/31_led_button/vsc/nxp/mimxrt1180_evk_cm7_rtos プロジェクトは正常に構築されました。MCUXpresso Secure Provisioning Tool v26.06を使ってファームウェアをボードにフラッシュし、PCをEVKのENET2/ENET3ポートにイーサネットケーブルでコネクテッドしました。それにもかかわらず、デバイスのスキャンは依然として失敗する。 2. ドキュメントUG10455ではSDK v26.06が必要と明記されていますが、同じドキュメント内の例のスクリーンショットや説明はv26.03を指しています。どちらのバージョンを公式の参考資料とすべきか確認させてください。参考までに、私も最初にSDK v26.03でテストしましたが、同じデバイススキャンの失敗に直面しました。 迅速なご返信をお待ちしております。ありがとう。 よろしくお願いいたします。 チャンドリー Re: RT1189 EVK Profinet Demo scan device failed こんにちは、シェリーさん。 ご返信ありがとうございます。私はSDKバージョンV26.03を使っています。SDK V26.06を試してみますが、v26.06がないのでv26.06-LTSを選びました。これで合っていますか?   そして、SDK_26_06_00_MIMXRT1180-EVK.zipをSDKリポジトリとして使って、profinet_projectビルディングを成功させることは可能でしょうか?ドキュメントごとにSDKをダウンロードするのに時間がかかります。 よろしくお願いいたします。 チャンドリー Re: RT1189 EVK Profinet Demo scan device failed @ChandlerY様、 RT1180に関するご質問ありがとうございます。 どのSDKバージョンを使っているのか教えていただけますか?この依存関係のバージョンは26.06です。 バージョン26.09をご利用の場合は、代わりに26.06をお試しください。 SDKのバージョンを教えていただければ、さらに確認いたします。ありがとう! よろしくお願いいたします。 シェリー
View full article
Fault reaction related to Double bit ECC error in SRAM Hello @danielmartynek  Good morning, I have a question regarding the ECC error reaction configuration for SRAM. When a double-bit ECC error occurs in SRAM, will the MCU generate a memory fault exception, or will the reaction be based on the configured FCCU NCF[2] channel? The reason I am asking is that I have currently not configured the NCF[2] channel to trigger any specific reaction for double-bit ECC errors. However, when I inject a double-bit ECC error into SRAM, I still observe a memory fault exception. Could you please clarify what will happen once I configure the NCF[2] channel? Will the memory fault exception still occur, or will the reaction be triggered according to the NCF[2] channel configuration? If both reactions can occur, which one will be triggered first: the memory fault exception or the reaction configured for the FCCU NCF[2] channel? NCF[2] ECC errors: PRAMC; TCMs; Caches; eDMA; EDC after ECC (PRAMC);HSE RAM errors; QSPI FLASHA ECC errors  All SRAM ECC uncorrectable error ERM_SRAM or ECC cache memry  error ERM_M7_Dcache +Icache ECC or read done by safety masters DMA or FMU: Coming from flash. Newly added or HSE RAM ECC. QSPI FLASH ECC No No Disabled   Functional reset Re: Fault reaction related to Double bit ECC error in SRAM Hello, Correct. The selected FCCU NCF2 reaction changes the system behavior: With R3, FCCU initiates a functional reset. Therefore, execution of the BusFault handler is not guaranteed, and the handler may not complete before the reset. With Alarm/R1_R3, both BusFault and FCCU Alarm can occur. Their handling order depends on the configured priorities. Best regards, Peter Re: Fault reaction related to Double bit ECC error in SRAM Hello Team, Thanks for the quick response, it means based on NCF configuration behaviour of the system will change, if i configure R3 then we cant guarantee that bus fault handler not sure of execution. Re: Fault reaction related to Double bit ECC error in SRAM Hello, Yes, the BusFault you observe is expected, even when no specific reaction is configured for FCCU NCF2. An uncorrectable double-bit ECC error in SRAM is reported independently to the Cortex-M7 exception path and to FCCU NCF2. Therefore, configuring NCF2 does not replace or suppress the BusFault. If BusFault is enabled, the MCU enters the BusFault handler. Otherwise, the exception escalates to HardFault. If FCCU NCF2 is configured for an Alarm reaction, both reactions can occur. Under the default priority, the BusFault is handled first, followed by the pending FCCU Alarm interrupt. If NCF2 is configured for R3, the FCCU generates a functional reset, so the BusFault handler may not complete before the reset occurs. Therefore, for your current test, the observed memory fault exception is expected. It will still be generated after NCF2 is configured, although the final system behavior will depend on the selected FCCU reaction. Best regards, Peter
View full article
SRAM中与双比特ECC错误相关的故障反应 你好@danielmartynek  早上好, 我有一个关于SRAM的ECC错误响应配置的问题。 当 SRAM 中发生双位 ECC 错误时,MCU 会生成存储器故障异常,还是会根据配置的 FCCU NCF[2] 通道做出反应? 我之所以这样问,是因为我目前还没有配置 NCF[2] 通道来触发双比特 ECC 错误的任何特定反应。但是,当我向 SRAM 中注入双位 ECC 错误时,我仍然观察到内存故障异常。 请问配置 NCF[2] 通道后会发生什么情况?内存故障异常是否还会发生,还是会根据 NCF[2] 通道配置触发反应? 如果两种反应都可能发生,那么哪一种反应会先触发:内存故障异常还是为 FCCU NCF[2] 通道配置的反应? NCF[2] ECC错误:PRAMC;TCM;缓存;eDMA;ECC(PRAMC)后的EDC;HSE RAM错误;QSPI FLASH AECC错误 所有 SRAM ECC 不可纠正错误 ERM_SRAM 或 ECC 缓存内存错误 ERM_M7_Dcache +Icache ECC 或由功能安全主设备 DMA 或 FMU 执行的读取:来自闪存。新增或 HSE RAM ECC。QSPI 闪存 ECC 无 无 禁用   功能复位 Re: Fault reaction related to Double bit ECC error in SRAM 你好, 正确的。所选的 FCCU NCF2 反应改变了系统行为: 使用 R3,FCCU 启动功能 RESET。因此,BusFault 处理程序的执行无法保证,并且该处理程序可能在 RESET 之前无法完成。 使用 Alarm/R1_R3 时,BusFault 和 FCCU Alarm 都可能发生。它们的处理顺序取决于配置的优先级。 顺祝商祺! Peter Re: Fault reaction related to Double bit ECC error in SRAM 各位同事好, 感谢您的快速回复,这意味着根据 NCF 配置,系统的行为会发生变化。如果我配置 R3,那么我们无法保证总线故障处理程序一定会执行。 Re: Fault reaction related to Double bit ECC error in SRAM 你好, 是的,即使没有为 FCCU NCF2 配置任何特定反应,您观察到的 BusFault 也是预期的。 SRAM 中无法纠正的双位 ECC 错误会分别报告给 Cortex-M7 异常路径和 FCCU NCF2。因此,配置 NCF2 并不会取代或抑制 BusFault。如果启用了 BusFault,MCU 将进入 BusFault 处理程序。否则,异常将升级为 HardFault。 如果 FCCU NCF2 配置为报警反应,则两种反应均可发生。默认优先级下,首先处理 BusFault,然后处理待处理的 FCCU 报警中断。如果 NCF2 配置为 R3,则 FCCU 会生成​​功能 RESET,因此 BusFault 处理程序可能无法在 RESET 发生之前完成。 因此,对于您当前的测试而言,观察到的内存错误异常是预期的。即使配置了 NCF2,它仍然会生成,尽管最终的系统行为将取决于所选的 FCCU 反应。 此致, 彼得
View full article
11x21MMのウェットインレイNTAG215まとめて調達しようとしています NXP NTAG215 11x21MMのウェットインレイステッカーをまとめ注文しようとしているのですが、Aliexpress以外で卸売価格のサイトを見つけるのに苦労しています。 1000個を1個あたり0.12米ドルで販売しているサイトを見つけました。 しかし、それらはNTAG213であり、私はパスワード保護を探しています。 もしこの質問をする場所が適切でない場合は申し訳ありませんが、ここにいる誰かが知っているだろうと思い、またNXPが最も互換性の高いチップベースだと読んだことがあったので質問させていただきました。 お時間をいただきありがとうございました。 Re: Trying to source NTAG215 11x21MM wet inlay in bulk 必要ならおすすめできます。 Re: Trying to source NTAG215 11x21MM wet inlay in bulk こんにちは、 NXP Semiconductorsの製品にご関心をお寄せいただき、またサポートの機会をいただきありがとうございます。 なお、NXPは完成したインレイステッカーなどのエンドソリューションを販売していません。NTAG 215の製品ページのエンジニアリングサービス欄では、インレイステッカーのご要望をお手伝いできる当社の認定パートナーをご紹介します。 NXP製品は、無許可の購入先から購入された場合、偽造品や破損品、その他使用に適さない場合がありますので、これらの認定パートナーのいずれかにご連絡ください。 この情報があなたのアプリケーションに最適な解決策を見つける助けになれば幸いです。 よろしくお願いします、 アロンドラ
View full article
i.MX95 Neutron NPU:INT16 Conv2Dはタイル境界で誤った出力を出す;INT16はサポートされているのか? i.MX95(FRDM-IMX95、BSP LF6.12.49_2.2.0、eIQ Neutron SDK 2.2.2)上で、INT8モデルはNPU上で正しく動作しますが、INT16活性化畳み込みは誤った結果をもたらします。 最小限のテスト:3 ×3 CONV_2D 1件(16→16チャネル、入力1×32×64×16、同じパッド、ReLU)。NXPのtfliteプロファイラーとtflite量子化器(INT16活性化、INT8重み)で量子化し、Neutronコンバータ--targetimx95でコンパイルしました。 INT8: 正解です。 INT16 対称型: 出力行 6~8、14~16、22~24 は誤りです。その他の行はすべて正確です。これらは4つのNPUユニット間の境界にある行です(--dump-tile-ir 8行からなる4つのゾーンを示します。 INT16 非対称: すべての行が間違っています。 同じレイヤーを1×3畳み込みとして書き換えた場合(ユニット間で行の共有なし):正しい。 結果はSDK 2.2.2ランタイムでもSDK 3.3.0でも同じですLF6.18ランタイム上で。 SDK 2.2.2 SupportedOperatorsS.md では、N3/N3+(i.MX95はN3+として記載)のConv2DDenseカーネルのInt16入出力が記載されていますが、SDK 3.3.0 SupportedOperatorsS.md ではCONV_2D、MUL、AD、CONCATENATIONのみがINT8として記載されています。 質問: i.MX95 NPUはINT16活性化CNNレイヤーをサポートしていますか? これは既知の問題ですか? Re: i.MX95 Neutron NPU: INT16 Conv2D gives wrong output at tile boundaries; is INT16 supported? こんにちは@SwethaRaghavendran  SDKリリース間の違いから、これは既知の問題です。したがって、CONV_2D、MUL、ADD、CONCATENATIONでサポートされる量子化タイプについては、最新のSDKのドキュメントを参照してください。 よろしくお願いします、 志明
View full article
DD_CORE connectivity There are 2 VDD_CORE pins in 172HDQFP package of MCX N series – pin 16 and pin 105. It looks like pin 16 is an output in LDO mode while pin 105 is an input in DCDC mode. In schematics for evaluation boards which use BGA package, the 2 VDD_CORE pins are shorted on the board which is not a problem as the 2 balls are adjacent in the package. However, in 172pin package, the 2 pins pin 16 and pin 105 are on the opposite sides of the package and we don’t plan to short the 2 VDD_CORE pins on the board. Is it a problem if the 2 VDD_CORE pins are not connected on the board for LDO mode? Each VDD_CORE pin will have caps are described in the UG10092 Hardware Design Guide. Thanks and regards, Satish MCXN Power
View full article
S32K311 SPI Issues Hello, I am using a s32k31XEVB-Q100 and have some troubles to get the SPI Communication between the S32K311 and the FS23. I use the Lpspi and the Sbc_fs23_Ip driver in Non-Autosar. The SPI itself is working, but I have some trouble with the Sbc_fs23_Ip. int main(void) { /* Write your code here */ Clock_Ip_StatusType clockStatus; volatile Sbc_fs23_Ip_StatusType sbcStatus; Std_ReturnType eReturnValue = E_NOT_OK; clockStatus = Clock_Ip_Init(&Clock_Ip_aClockConfig[0]); if (CLOCK_IP_SUCCESS != clockStatus) { exit_code = -1; } /* Initial Pins */ Siul2_Port_Ip_Init(NUM_OF_CONFIGURED_PINS_PortContainer_0_BOARD_InitPeripherals, g_pin_mux_InitConfigArr_PortContainer_0_BOARD_InitPeripherals); /* Initial ISR */ IntCtrl_Ip_Init(&IntCtrlConfig_0); IntCtrl_Ip_EnableIrq(FlexCAN0_0_IRQn); /* already enabled in IntCtrl_Ip - Interrupt Controller */ //IntCtrl_Ip_EnableIrq(FlexCAN0_1_IRQn); //IntCtrl_Ip_EnableIrq(FlexCAN0_2_IRQn); //IntCtrl_Ip_EnableIrq(FlexCAN0_2_IRQn); OsIf_Init(NULL_PTR); // FlexCAN Init FlexCAN_Ip_Init(INST_FLEXCAN_0, &FlexCAN_State0, &FlexCAN_Config0); FlexCAN_Ip_SetRxIndividualMask(INST_FLEXCAN_0,CAN_RX_MB_IDX,0xFFFFFFFF); FlexCAN_Ip_ConfigRxMb(INST_FLEXCAN_0, CAN_RX_MB_IDX, &CAN_rx_info, CAN_Rx_MSG_ID); FlexCAN_Ip_SetStartMode(INST_FLEXCAN_0); //FlexCAN_Ip_Receive(INST_FLEXCAN_0,CAN_RX_MB_IDX,&rxData,false); // LPSPI Init lpspi_status = Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_0_Instance_0); uint8 y = 0; for (uint8 x=0; x<50; x++) { txTestSpiBuffer[0] = y++; txTestSpiBuffer[1] = y++; txTestSpiBuffer[2] = y++; txTestSpiBuffer[3] = y++; //lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txBuffer, rxBuffer, NUMBER_OF_BYTES, TIMEOUT); lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txTestSpiBuffer, rxTestSpiBuffer, 4, ((uint32)1000000UL)); } /* Initialize Sbc driver */ Sbc_fs23_Ip_InitDriver(&Sbc_fs23_Ip_Config); /* Call function Sbc_fs23_GoToInitState to put device into INIT state*/ eReturnValue = Sbc_fs23_Ip_GoToInitState(SBC_FS23_DEVICE_ID); y = 0; for (uint8 x=0; x<50; x++) { txTestSpiBuffer[0] = y++; txTestSpiBuffer[1] = y++; txTestSpiBuffer[2] = y++; txTestSpiBuffer[3] = y++; //lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txBuffer, rxBuffer, NUMBER_OF_BYTES, TIMEOUT); lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txTestSpiBuffer, rxTestSpiBuffer, 4, ((uint32)1000000UL)); } First I use Lpspi_Ip_SyncTransmit from Lpspi-Driver directly. This is just to see that the SPI in generel is working. Then I use the Sbc_fs23_Ip driver. Here I have some issues with the SPI.  Because I thought maybe something is reconfigured in the Sbc_fs23_Ip driver I use the Lpspi_Ip_SyncTransmit from Lpspi-Driver directly again. In the Fisrt loop where I use the  Lpspi-Driver directly the communication looks good. Then the function Sbc_fs23_Ip_GoToInitState is called. There also multiple commands are send via SPI, but the it looks like the Datas are not send correctly After that I used the Lpspi_Ip_SyncTransmit directly again and the communication looks good again. In Lpspi_Ip.c I can wait until the TCF Flag from LPSPI0 is set to send the next data. This works, but shouldn't be the solution. LOCAL_INLINE void Lpspi_Ip_PushDataToFifo(uint8 Instance, uint8 NumberOfWrites) { LPSPI_Type* Base = Lpspi_Ip_apxBases[Instance]; Lpspi_Ip_StateStructureType* State = Lpspi_Ip_apxStateStructureArray[Instance]; uint32 Data = 0u; uint8 Index = 0u; /* Default data will be sent if TX buffer is null */ Data = State->ExternalDevice->DeviceParams->DefaultData; /* To increase the performance of transfer, we will reduce the checking conditions in per "for" statement so we should have more than 1 "for" * statement here */ if (NULL_PTR != State->TxBuffer) { if (State->ExternalDevice->DeviceParams->FrameSize < 9u) { for (Index = 0; Index < NumberOfWrites; Index++) { Data = *((const uint8*)(&State->TxBuffer[State->TxIndex + Index])); Base->TDR = Data; } } else if (State->ExternalDevice->DeviceParams->FrameSize < 17u) { for (Index = 0; Index < NumberOfWrites; Index++) { Data = *((const uint16*)(&State->TxBuffer[2u * (State->TxIndex + Index)])); Base->TDR = Data; } } else { for (Index = 0; Index < NumberOfWrites; Index++) { Data = *((const uint32*)(&State->TxBuffer[4u * (State->TxIndex + Index)])); Base->TDR = Data; while ((Base->SR & LPSPI_SR_TCF_MASK) == 0U) { /* NEW, WAIT TILL TCF FLAG IS SET */ } } } } else { for (Index = 0; Index < NumberOfWrites; Index++) { Base->TDR = Data; } } State->TxIndex += NumberOfWrites; } What I also see is that the Datas are in the wrong order. When calling Sbc_fs23_Ip_GoToInitState the first command is to read the SBC_FS23_IP_M_STATUS_ADDR (0x03) So the 0x06 should at the beginning of the Transmitted Datas? Do you have an Idea what could be wrong? I have been having these problems for several days now and am unable to make any progress. Re: S32K311 SPI Issues Hi As an initial guess, the SPI configuration or data packing may be incorrect. The bytes appear to be swapped during the generic SPI transfer, which can happen when using a 32-bit SPI frame with byte-oriented buffers and byte swapping disabled. Also, using the same PCS for a generic SPI test is not ideal while the SBC is connected, because the SBC will also receive those test frames. Please use a separate PCS or disconnect/disable the SBC during a generic LPSPI test. The attached main.c confirms that the project is based on S32K3 RTD 7.0.1, build S32K3_RTD_7_0_1_D2602_ASR_REL_4_9_REV_0000_20260206 . It includes and uses Sbc_fs23_Ip , but the exact FS23 SBC driver package version cannot be determined from the source file. The attached Blink.mex also identifies the SBC component but does not contain its package release. For comparison, the latest FS23 SBC driver 2.0.0 is used with S32K3 RTD 7.0.1, and the available S32K312 FS23 demo uses different SPI settings, including 8-bit transfers and chip select kept asserted. I recommend comparing your configuration with the available FS23 demo, especially the SPI data width, chip-select behavior, and transfer sequence. BR, Petr
View full article
DD_CORE 连接 MCX N 系列的 172HDQFP 封装中有 2 个 VDD_CORE 引脚——引脚 16 和引脚 105。看起来在 低压差线性稳压器\(LDO\) 模式下,引脚 16 是输出,而在 DCDC 模式下,引脚 105 是输入。 在使用 BGA 封装的评估板的原理图中,板上的 2 个 VDD_CORE 引脚是短接的,但这并不成问题,因为封装中的 2 个焊球是相邻的。然而,在 172 引脚封装中,引脚 16 和引脚 105 位于封装的相对两侧,我们不打算将板上的 2 个 VDD_CORE 引脚短接。 如果 LDO 模式下电路板上的 2 个 VDD_CORE 引脚未连接,是否会有问题?每个 VDD_CORE 引脚的电容在 UG10092 硬件设计指南中有详细描述。 感谢并致意 萨蒂什 MCX N 电源
View full article
i.MX95 Neutron NPU: INT16 Conv2D gives wrong output at tile boundaries; is INT16 supported? On i.MX95 (FRDM-IMX95, BSP LF6.12.49_2.2.0, eIQ Neutron SDK 2.2.2), INT8 models run correctly on the NPU, but INT16-activation convolutions give wrong results. Minimal test: one 3×3 CONV_2D (16→16 channels, input 1×32×64×16, SAME padding, ReLU). I quantized it with NXP's tflite-profiler and tflite-quantizer (INT16 activations, INT8 weights) and compiled it with neutron-converter --target imx95. INT8: correct. INT16 symmetric: output rows 6–8, 14–16 and 22–24 are wrong; all other rows are exact. These are the rows at the boundaries between the 4 NPU units (--dump-tile-ir shows 4 zones of 8 rows). INT16 asymmetric: all rows wrong. The same layer rewritten as a 1×3 conv (no rows shared between units): correct. The result is the same with the SDK 2.2.2 runtime and with SDK 3.3.0 on the LF6.18 runtime. The SDK 2.2.2  SupportedOperatorsS.md lists Int16 input/output for the Conv2DDense kernel on N3/N3+ (i.MX95 is listed as N3+), but the SDK 3.3.0 SupportedOperatorsS.md lists CONV_2D, MUL, ADD and CONCATENATION as INT8 only. Questions: Are INT16-activation CNN layers supported on the i.MX95 NPU? Is this a known issue? Re: i.MX95 Neutron NPU: INT16 Conv2D gives wrong output at tile boundaries; is INT16 supported? Hi @SwethaRaghavendran  Based on the differences between SDK releases, this is a known issue; therefore, please refer to the documentation in the latest SDK for information on the quantization types supported by CONV_2D, MUL, ADD, and CONCATENATION. Best Regards, Zhiming
View full article
S32K311 SPIに関する問題 こんにちは、 私はs32k31XEVB-Q100を使用していますが、S32K311とFS23間のSPI通信に問題があります。 私はNon-AutosarでLPSPIとSbc_fs23_Ipドライバを使っています。 SPI自体は動作していますが、Sbc_fs23_Ipにいくつか問題があります。 int main(void) { /* Write your code here */ Clock_Ip_StatusType clockStatus; volatile Sbc_fs23_Ip_StatusType sbcStatus; Std_ReturnType eReturnValue = E_NOT_OK; clockStatus = Clock_Ip_Init(&Clock_Ip_aClockConfig[0]); if (CLOCK_IP_SUCCESS != clockStatus) { exit_code = -1; } /* Initial Pins */ Siul2_Port_Ip_Init(NUM_OF_CONFIGURED_PINS_PortContainer_0_BOARD_InitPeripherals, g_pin_mux_InitConfigArr_PortContainer_0_BOARD_InitPeripherals); /* Initial ISR */ IntCtrl_Ip_Init(&IntCtrlConfig_0); IntCtrl_Ip_EnableIrq(FlexCAN0_0_IRQn); /* already enabled in IntCtrl_Ip - Interrupt Controller */ //IntCtrl_Ip_EnableIrq(FlexCAN0_1_IRQn); //IntCtrl_Ip_EnableIrq(FlexCAN0_2_IRQn); //IntCtrl_Ip_EnableIrq(FlexCAN0_2_IRQn); OsIf_Init(NULL_PTR); // FlexCAN Init FlexCAN_Ip_Init(INST_FLEXCAN_0, &FlexCAN_State0, &FlexCAN_Config0); FlexCAN_Ip_SetRxIndividualMask(INST_FLEXCAN_0,CAN_RX_MB_IDX,0xFFFFFFFF); FlexCAN_Ip_ConfigRxMb(INST_FLEXCAN_0, CAN_RX_MB_IDX, &CAN_rx_info, CAN_Rx_MSG_ID); FlexCAN_Ip_SetStartMode(INST_FLEXCAN_0); //FlexCAN_Ip_Receive(INST_FLEXCAN_0,CAN_RX_MB_IDX,&rxData,false); // LPSPI Init lpspi_status = Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_0_Instance_0); uint8 y = 0; for (uint8 x=0; x<50; x++) { txTestSpiBuffer[0] = y++; txTestSpiBuffer[1] = y++; txTestSpiBuffer[2] = y++; txTestSpiBuffer[3] = y++; //lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txBuffer, rxBuffer, NUMBER_OF_BYTES, TIMEOUT); lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txTestSpiBuffer, rxTestSpiBuffer, 4, ((uint32)1000000UL)); } /* Initialize Sbc driver */ Sbc_fs23_Ip_InitDriver(&Sbc_fs23_Ip_Config); /* Call function Sbc_fs23_GoToInitState to put device into INIT state*/ eReturnValue = Sbc_fs23_Ip_GoToInitState(SBC_FS23_DEVICE_ID); y = 0; for (uint8 x=0; x<50; x++) { txTestSpiBuffer[0] = y++; txTestSpiBuffer[1] = y++; txTestSpiBuffer[2] = y++; txTestSpiBuffer[3] = y++; //lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txBuffer, rxBuffer, NUMBER_OF_BYTES, TIMEOUT); lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txTestSpiBuffer, rxTestSpiBuffer, 4, ((uint32)1000000UL)); } まず、Lpspi-DriverのLpspi_Ip_SyncTransmitを直接使っています。これは、SPIが全体的に正常に動作しているかどうかを確認するためのものです。 その後、Sbc_fs23_Ipドライバを使います。SPIに関していくつか問題があります。 Sbc_fs23_Ipドライバの何かが再設定されているのかと思い、またLpspi-DriverのLpspi_Ip_SyncTransmitを直接使っています。 FisrtループではLpspi-ドライバを直接使うので通信は良好です。 次に、関数Sbc_fs23_Ip_GoToInitState が呼び出されます。SPI を介して複数のコマンドが送信されますが、データが正しく送信されていないようです。 その後、Lpspi_Ip_SyncTransmitを直接再び使用したところ、通信は再び良好になったようです。 Lpspi_Ip.c 内LPSPI0のTCFフラグが設定されるまで次のデータを送信するのを待てます。これは機能するが、根本的な解決策ではない。 LOCAL_INLINE void Lpspi_Ip_PushDataToFifo(uint8 Instance, uint8 NumberOfWrites) { LPSPI_Type* Base = Lpspi_Ip_apxBases[Instance]; Lpspi_Ip_StateStructureType* State = Lpspi_Ip_apxStateStructureArray[Instance]; uint32 Data = 0u; uint8 Index = 0u; /* Default data will be sent if TX buffer is null */ Data = State->ExternalDevice->DeviceParams->DefaultData; /* To increase the performance of transfer, we will reduce the checking conditions in per "for" statement so we should have more than 1 "for" * statement here */ if (NULL_PTR != State->TxBuffer) { if (State->ExternalDevice->DeviceParams->FrameSize < 9u) { for (Index = 0; Index < NumberOfWrites; Index++) { Data = *((const uint8*)(&State->TxBuffer[State->TxIndex + Index])); Base->TDR = Data; } } else if (State->ExternalDevice->DeviceParams->FrameSize < 17u) { for (Index = 0; Index < NumberOfWrites; Index++) { Data = *((const uint16*)(&State->TxBuffer[2u * (State->TxIndex + Index)])); Base->TDR = Data; } } else { for (Index = 0; Index < NumberOfWrites; Index++) { Data = *((const uint32*)(&State->TxBuffer[4u * (State->TxIndex + Index)])); Base->TDR = Data; while ((Base->SR & LPSPI_SR_TCF_MASK) == 0U) { /* NEW, WAIT TILL TCF FLAG IS SET */ } } } } else { for (Index = 0; Index < NumberOfWrites; Index++) { Base->TDR = Data; } } State->TxIndex += NumberOfWrites; } もう一つ気づいたのは、データの順序が間違っているということです。 Sbc_fs23_Ip_GoToInitState を呼び出す際、最初のコマンドは SBC_FS23_IP_M_STATUS_ADDR (0x03) を読み取ることです。 では、送信データの最初にその0x06が起こるべきでしょうか? 何が問題なのか、アイデアはありますか?ここ数日間、これらの問題に悩まされており、全く進展がありません。 Re: S32K311 SPI Issues ハイ まず考えられるのは、SPIの設定またはデータパッキングに問題がある可能性があるということです。バイトは一般的なSPI転送中にスワップされているように見えます。これはバイト指向バッファやバイトスワッピングが無効化された32ビットSPIフレームを使用する場合に起こり得ます。また、SBCがコネクテッドの間に同じPCSを汎用SPIテストに使用するのは理想的ではありません。なぜなら、SBCもそれらのテストフレームを受け取るからです。一般的なLPSPIテスト中は、別のPCSを使用するか、SBCを切断/無効化してください。 添付の main.c は、プロジェクトがS32K3 RTD 7.0.1に基づいていることを確認します。ビルド S32K3_RTD_7_0_1_D2602_ASR_REL_4_9_REV_0000_20260206 。このパッケージには Sbc_fs23_Ip が含まれていますが、ソースファイルから正確なFS23 SBCドライバパッケージのバージョンを特定することはできません。添付 Blink.mex はSBCコンポーネントも識別していますが、そのパッケージリリースは含まれていません。 比較のために、最新のFS23 SBCドライバ2.0.0はS32K3 RTD 7.0.1と併用されており、利用可能なS32K312 FS23デモでは8ビット転送やチップセレクトのアサートを含む異なるSPI設定が使われています。お使いの構成を、利用可能なFS23デモと比較することをお勧めします。特に、SPIデータ幅、チップセレクト動作、および転送シーケンスについて比較してください。 BR、ペトル
View full article
i.MX95 Neutron NPU:INT16 Conv2D 在图块边界处输出错误;是否支持 INT16? 在 i.MX95(FRDM-IMX95、电路板支持包。 LF6.12.49_2.2.0、eIQ Neutron SDK 2.2.2)上,INT8 模型在 NPU 上运行正常,但 INT16 激活卷积会给出错误的结果。 最小测试:一个 3×3 CONV_2D(16→16 通道,输入 1×32×64×16,SAME 填充,ReLU)。我使用 NXP 的 tflite-profiler 和 tflite-quantizer(INT16 激活,INT8 权重)对其进行了量化,并使用 neutron-变流器 --target imx95 对其进行了编译。 INT8:正确。 INT16 对称:输出第 6-8 行、第 14-16 行和第 22-24 行错误;所有其他行都正确。这些是 4 个 NPU 单元边界处的行(--dump-tile-ir 显示 4 个区域,每个区域 8 行)。 INT16 不对称:所有行都错误。 将同一层重写为 1×3 卷积(单元之间不共享行):正确。 使用 SDK 2.2.2 运行时和 SDK 3.3.0 运行时,结果相同。在 LF6.18 运行时上。 SDK 2.2.2 SupportedOperatorsS.md将 N3/N3+ 上的 Conv2DDense 内核的输入/输出列为 Int16(i.MX95 列为 N3+),但 SDK 3.3.0 SupportedOperatorsS.md将 CONV_2D、MUL、ADD 和 CONCATENATION 列为仅 INT8。 问题: i.MX95 NPU 是否支持 INT16 激活 CNN 层? 这是已知问题吗? Re: i.MX95 Neutron NPU: INT16 Conv2D gives wrong output at tile boundaries; is INT16 supported? 你好@SwethaRaghavendran 由于 SDK 版本之间存在差异,这是一个已知问题;因此,请参阅最新 SDK 中的文档,了解有关 CONV_2D、MUL、ADD 和 CONCATENATION 支持的量化类型的信息。 此致, 志明
View full article
S32K311 SPI 问题 你好, 我正在使用 s32k31XEVB-Q100,但在 S32K311 和 FS23 之间建立 SPI 通信时遇到了一些问题。 我在非Autosar环境下使用Lpspi和Sbc_fs23_Ip驱动程序。 SPI 本身工作正常,但我在使用 Sbc_fs23_Ip 时遇到了一些问题。 int main(void) { /* Write your code here */ Clock_Ip_StatusType clockStatus; volatile Sbc_fs23_Ip_StatusType sbcStatus; Std_ReturnType eReturnValue = E_NOT_OK; clockStatus = Clock_Ip_Init(&Clock_Ip_aClockConfig[0]); if (CLOCK_IP_SUCCESS != clockStatus) { exit_code = -1; } /* Initial Pins */ Siul2_Port_Ip_Init(NUM_OF_CONFIGURED_PINS_PortContainer_0_BOARD_InitPeripherals, g_pin_mux_InitConfigArr_PortContainer_0_BOARD_InitPeripherals); /* Initial ISR */ IntCtrl_Ip_Init(&IntCtrlConfig_0); IntCtrl_Ip_EnableIrq(FlexCAN0_0_IRQn); /* already enabled in IntCtrl_Ip - Interrupt Controller */ //IntCtrl_Ip_EnableIrq(FlexCAN0_1_IRQn); //IntCtrl_Ip_EnableIrq(FlexCAN0_2_IRQn); //IntCtrl_Ip_EnableIrq(FlexCAN0_2_IRQn); OsIf_Init(NULL_PTR); // FlexCAN Init FlexCAN_Ip_Init(INST_FLEXCAN_0, &FlexCAN_State0, &FlexCAN_Config0); FlexCAN_Ip_SetRxIndividualMask(INST_FLEXCAN_0,CAN_RX_MB_IDX,0xFFFFFFFF); FlexCAN_Ip_ConfigRxMb(INST_FLEXCAN_0, CAN_RX_MB_IDX, &CAN_rx_info, CAN_Rx_MSG_ID); FlexCAN_Ip_SetStartMode(INST_FLEXCAN_0); //FlexCAN_Ip_Receive(INST_FLEXCAN_0,CAN_RX_MB_IDX,&rxData,false); // LPSPI Init lpspi_status = Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_0_Instance_0); uint8 y = 0; for (uint8 x=0; x<50; x++) { txTestSpiBuffer[0] = y++; txTestSpiBuffer[1] = y++; txTestSpiBuffer[2] = y++; txTestSpiBuffer[3] = y++; //lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txBuffer, rxBuffer, NUMBER_OF_BYTES, TIMEOUT); lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txTestSpiBuffer, rxTestSpiBuffer, 4, ((uint32)1000000UL)); } /* Initialize Sbc driver */ Sbc_fs23_Ip_InitDriver(&Sbc_fs23_Ip_Config); /* Call function Sbc_fs23_GoToInitState to put device into INIT state*/ eReturnValue = Sbc_fs23_Ip_GoToInitState(SBC_FS23_DEVICE_ID); y = 0; for (uint8 x=0; x<50; x++) { txTestSpiBuffer[0] = y++; txTestSpiBuffer[1] = y++; txTestSpiBuffer[2] = y++; txTestSpiBuffer[3] = y++; //lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txBuffer, rxBuffer, NUMBER_OF_BYTES, TIMEOUT); lpspi_status = Lpspi_Ip_SyncTransmit(&MASTER_EXTERNAL_DEVICE, txTestSpiBuffer, rxTestSpiBuffer, 4, ((uint32)1000000UL)); } 首先,我直接使用 Lpspi-Driver 中的 Lpspi_Ip_SyncTransmit。这只是为了确认SPI总体上是否正常工作。 然后我使用 Sbc_fs23_Ip 驱动程序。我这里SPI接口有些问题。 因为我怀疑 Sbc_fs23_Ip 驱动程序中可能存在某些重新配置的情况,所以我再次直接使用了 Lpspi-Driver 中的 Lpspi_Ip_SyncTransmit。 在第一循环中,我直接使用 Lpspi-Driver,通信看起来不错。 然后调用函数 Sbc_fs23_Ip_GoToInitState。同时,通过 SPI 发送了多个命令,但数据似乎没有正确发送。 之后我再次直接使用了 Lpspi_Ip_SyncTransmit,通信看起来又正常了。 在 Lpspi_Ip.c我可以等到 LPSPI0 的 TCF 标志位被设置后再发送下一条数据。这种方法可行,但不应该作为最终解决方案。 LOCAL_INLINE void Lpspi_Ip_PushDataToFifo(uint8 Instance, uint8 NumberOfWrites) { LPSPI_Type* Base = Lpspi_Ip_apxBases[Instance]; Lpspi_Ip_StateStructureType* State = Lpspi_Ip_apxStateStructureArray[Instance]; uint32 Data = 0u; uint8 Index = 0u; /* Default data will be sent if TX buffer is null */ Data = State->ExternalDevice->DeviceParams->DefaultData; /* To increase the performance of transfer, we will reduce the checking conditions in per "for" statement so we should have more than 1 "for" * statement here */ if (NULL_PTR != State->TxBuffer) { if (State->ExternalDevice->DeviceParams->FrameSize < 9u) { for (Index = 0; Index < NumberOfWrites; Index++) { Data = *((const uint8*)(&State->TxBuffer[State->TxIndex + Index])); Base->TDR = Data; } } else if (State->ExternalDevice->DeviceParams->FrameSize < 17u) { for (Index = 0; Index < NumberOfWrites; Index++) { Data = *((const uint16*)(&State->TxBuffer[2u * (State->TxIndex + Index)])); Base->TDR = Data; } } else { for (Index = 0; Index < NumberOfWrites; Index++) { Data = *((const uint32*)(&State->TxBuffer[4u * (State->TxIndex + Index)])); Base->TDR = Data; while ((Base->SR & LPSPI_SR_TCF_MASK) == 0U) { /* NEW, WAIT TILL TCF FLAG IS SET */ } } } } else { for (Index = 0; Index < NumberOfWrites; Index++) { Base->TDR = Data; } } State->TxIndex += NumberOfWrites; } 我还发现数据顺序错误。 调用Sbc_fs23_Ip_GoToInitState 时,第一个命令是读取 SBC_FS23_IP_M_STATUS_ADDR (0x03) 所以 0x06 应该位于传输数据的开头吗? 你知道可能是什么问题吗?这些问题已经困扰我好几天了,我一直无法取得任何进展。 Re: S32K311 SPI Issues HI 初步猜测,可能是 SPI 配置或数据打包不正确。在通用 SPI 传输过程中,字节似乎发生了交换,这种情况在使用面向字节的缓冲区且禁用字节交换的 32 位 SPI 帧时可能会发生。此外,当 SBC 连接时,使用同一个 PCS 进行通用 SPI 测试并不理想,因为 SBC 也会接收到这些测试帧。请在进行通用 LPSPI 测试时使用单独的 PCS 或断开/禁用 SBC。 附件 main.c 确认该项目基于S32K3 RTD 7.0.1 ,版本 S32K3_RTD_7_0_1_D2602_ASR_REL_4_9_REV_0000_20260206 。它包含并使用 Sbc_fs23_Ip ,但无法从源文件中确定确切的 FS23 SBC 驱动程序包版本。附件 Blink.mex 也标识了 SBC 元器件,但没有包含其软件包版本。 为了进行比较,最新的 FS23 SBC 驱动程序 2.0.0 与 S32K3 RTD 7.0.1 一起使用,而可用的 S32K312 FS23 演示程序使用了不同的 SPI 设置,包括 8 位传输和片选信号保持钳位。我建议您将您的配置与可用的 FS23 演示进行比较,特别是 SPI 数据宽度、片选行为和传输序列。 BR,彼得
View full article
DD_COREコネクティビティ MCX Nシリーズの172HDQFPパッケージには2本のVDD_COREピン(ピン16とピン105)があります。LDOモードではピン16が出力、DCDCモードではピン105が入力のようです。 BGAパッケージを使用する評価ボードの回路図では、2つのVDD_COREピンが基板上でショートしますが、これは2つのボールがパッケージ内で隣接しているため問題ありません。しかし、172ピンパッケージでは、ピン16とピン105の2本がパッケージの反対側にあり、ボード上のVDD_COREピン2本をショートさせる予定はありません。 LDOモードでボード上で2つのVDD_COREピンがコネクテッドでなければ問題になりますか?各VDD_COREピンにはコンデンサが付けられており、UG10092ハードウェア設計ガイドで説明されています。 よろしくお願いいたします。 サティシュ MCX N パワー
View full article
正在寻找批量采购的 NTAG215 11x21MM 湿式镶嵌件 我正在寻找NXP NTAG215 11x21MM湿式镶嵌贴纸的批量货源,但除了速卖通之外,很难找到提供批发价格的网站。 我找到一个网站,1000 件售价为每件 0.12 美元。 但是这些是 NTAG213,而我需要的是密码保护。 如果问错地方了,我先道个歉。不过我觉得这里应该有人知道,而且我也读到过恩智浦(NXP)是兼容性最广的芯片组。 感谢您抽出时间。 Re: Trying to source NTAG215 11x21MM wet inlay in bulk 如果你需要的话,我可以推荐给你。 Re: Trying to source NTAG215 11x21MM wet inlay in bulk 你好, 感谢您对恩智浦半导体产品的关注,也感谢您给我们提供支持的机会。 请注意,NXP 不销售成品镶嵌贴纸等最终解决方案。在NTAG 215 产品页面的“工程服务”部分,您可以找到我们的授权合作伙伴,他们可以帮助您处理嵌体贴纸的请求。 我们建议您联系这些授权合作伙伴之一,因为从未经授权的渠道购买的 NXP 产品可能是假冒产品、损坏的产品或其他不适合使用的产品。 希望这些信息能帮助您找到适合您应用场景的解决方案。 此致, 阿隆德拉
View full article
Trying to source NTAG215 11x21MM wet inlay in bulk I am trying to source a bulk order of NXP NTAG215 11x21MM wet inlay stickers but am having trouble finding a site with wholesale pricing besides aliexpress.  I have found one site offering 1000pc for $0.12USD/pc however those are NTAG213 and I am looking for password protection. I apologize if this is not an appropriate place to ask, however I figured someone here would know, as well as I had read that NXP is the most widely compatible chip base.| Thank you for your time. Re: Trying to source NTAG215 11x21MM wet inlay in bulk If you need it, I can recommend it to you. Re: Trying to source NTAG215 11x21MM wet inlay in bulk Hello, Thank you for your interest in NXP Semiconductors products and for the opportunity to support you. Please note that NXP does not sell end solutions such as finished inlay stickers. On the NTAG 215 product page, under Engineering Services, you can find our authorized partners who may assist you with your request for inlay stickers. We recommend contacting one of these authorized partners, as NXP products purchased from unauthorized sources may be counterfeit, damaged, or otherwise unsuitable for use. I hope this information helps you find the right solution for your application. Best regards, Alondra
View full article
GUI-Guider-2.0.1-GAでは、画像をインポートしてカラーフォーマットを変更した後も、元の.cファイルが残ってしまいます。このソフトウェアでそれらを自動的に削除することはできますか? クリックして(カラー形式/オリジナルサイズ)を切り替え、各状態ごとに一度コンパイルしてください。 これにより、異なる.cファイルが生成されます。 通常、使用されていない.cファイルは自動的に削除されます。 選択したものだけを残してください。 フォントのインポートについても同様なので、ここでは説明しません。 もう一つ質問があります 何も変更を加えず、翌日に再コンパイルするだけで、.c ファイル内のコメントにある日付が変更されます。 これは、GitやSVNのようなバージョン管理システムにおける大きな落とし穴です。 コメントの日付は、ファイルが実際に変更された場合にのみ更新されるべきです。 日付は1つのファイルにのみ含まれていればよい。 そうしないと、再コンパイル中に変更が加えられなかった場合でも、Gitはすべての変更を一覧表示します。 上記の問題点がすべて改善されることを願っています。 Re: GUI-Guider-2.0.1-GA,软件中导入了图片切换颜色格式后,原有的格式.c文件还会保留,这个软件能自动清理吗? こんにちは、 @LRJ さん。 ご提案とご意見をありがとうございました。 1.まず手動で「クリーン」ボタンをクリックしてから、コードを再生成することもできます。 2. コメントの日付に関する問題については、既に認識しており、次期バージョンで改善する予定です。 BR、 セレステ
View full article
S32 Design Studio for S32 Platform v.3.4 License renewal/extension Hi Nxp Team,  I would like to renew my s32 design studio version 3.4 subscription  Activation code : F1F5-0CCF-9B6B-CE31
View full article