「お住まいの地域では利用できません」と表示された場合に、海外でCCTVを視聴する方法 海外からCCTVやCCTV-5を視聴しようとしているのに、「このコンテンツはお住まいの地域では利用できません」というメッセージが表示される?あなたは一人ではありません。多くの海外華人、留学生、旅行者は、CCTVアプリや中国プレスリリース、製品ニュースグループ(CMG)のストリーミングプラットフォームを利用する際に地域制限に直面しています。 良いニュースは、アクセスを改善し、お気に入りの番組を視聴し続けるためのいくつかの方法があることです。 防犯カメラの映像が「お住まいの地域ではご利用いただけません」と表示されるのはなぜですか？ CCTVは多くのテレビチャネル、ライブイベント情報、スポーツ大会、ニュース番組、ドキュメンタリー、バラエティ番組を放送しています。しかし、著作権契約や放送ライセンスの関係上、一部のコンテンツは中国本土から接続している視聴者のみが視聴可能です。 他国からCCTVにアクセスしている場合、以下のような現象が見られるかもしれません。 「このコンテンツはお住まいの地域ではご利用いただけません。」 ライブチャネルが読み込まれない。 画面が真っ暗になる、または再生エラーが発生する。 ストリーミングできないスポーツイベント情報。 バッファリングや不安定な映像品質。 これらの問題は特にCCTV-5、主要なスポーツイベント、独占ライブ中継の視聴時によく見られます。 海外から監視カメラを見る方法 海外にいる場合、以下の方法が視聴体験を向上させるのに役立ちます。 1. 中国向けに最適化されたネットワークを使用する 中国本土経由でトラフィックをルーティングする接続は、CANにより、プラットフォームがあなたのネットワークを国内接続として認識し、より地域限定のコンテンツへのアクセスを可能にします。 多くの海外ユーザーがSpeedX China アクセラレータを選んでいるのは、ライブテレビ、スポーツ、オンデマンド番組のストリーミングに安定した速度で最適化された中国ルートを提供するからです。 2. CCTVまたはCMGアカウントにサインインする アカウントにログインすることで、異なるデバイス間で視聴履歴や設定を同期できます。 3. アプリを定期的にアップデートする CCTVや関連するストリーミングアプリを最新の状態に保つことで、互換性が向上し、古いソフトウェアによる再生問題を減らせます。 一般的に制限されるコンテンツとは？ ライセンスポリシーによっては、海外の視聴者は以下へのアクセスが制限される場合があります: CCTV-5 ライブスポーツ 主要なフットボールおよびバスケットボールイベント情報 テレビドラマ バラエティ番組 ドキュメンタリー 特別生放送 ニュースコンテンツは多くの場合世界中で視聴可能である一方、エンターテインメントやスポーツ番組は地域限定であることが多い。 おわりに 地域ごとの制限により、海外に住んでいる際や旅行中にCCTVの視聴が困難になることがあります。幸いなことに、信頼できる中国最適化接続を使用することで、ライブチャネルやオンデマンドコンテンツへのアクセス能力が大幅に向上します。 速報を追う方、CCTV-5のスポーツ視聴、中国のテレビ番組を楽しむ方、SpeedX(回国VPN工具)は、よりスムーズな視聴体験を求める多くの海外ユーザーに安定したソリューションを提供します。 学生プロジェクト

#S32K388 S32K388 LPI2C 进入调试模式后将停止运行 在使用 lpi2c 时，我遇到了程序卡在调试模式的情况。但是，当我断开 PE 连接并重新启动程序后，它就能正常工作了。程序在运行时卡在了调试模式。 做 { /* 主发送数据 */ Lpi2c_Ip_MasterSend(实例); ElapsedTicks += OsIf_GetElapsed(&CurrentTicks, I2C_TIMEOUT_TYPE); while ((Lpi2c_Ip_MasterGetTransferStatus(Instance, NULL_PTR) == LPI2C_IP_BUSY_STATUS) && (ElapsedTicks < TimeoutTicks)); 有什么办法解决这个问题吗？

FS6500の障害フラグ消去動作 チームの皆さん、こんにちは。 FS6500の障害フラグ消去動作について質問があります。   データシートによると、MODEレジスタ（アドレス0x15）内のLPOOF（ビット0）およびDFS（ビット1）フラグは、電源投入リセットまたはレジスタ読み出し操作によってのみクリアされます。 しかし、私のハードウェアテストの結果はこうです。   MODEレジスタへの書き込みは、予期せずLPOOFおよびDFS障害ビットをクリアしてしまう。   データシートには書き込みアクセスでこれらのステータスフラグが消えるという説明はありません。 この現象の根本原因について説明してもらえますか?   これはシリコンの意図された挙動なのか、それとも記録されていない副作用なのか？   ありがとうございます。よろしくお願いいたします。   DEVKIT-MPC5744P FS6500

i.MX8MQ: Boot ROMはFlexSPI/QSPI NOR FLASHからの起動をサポートしていますか? こんにちは、 ハードウェア: - i.MX8MQ(REV A0)、EVKデザインに基づくカスタムボード - QSPI NOR:マイクロンMT25QL256A(32MB、3.3V、クアッドコネクテッド) - BSP: Yocto Scarthgap、NXP BSP、U-BOOT 2024.04(u-BOOT-IMX) 目標：FlexSPI NORフラッシュからブートローダー（SPL + ATF + U-Boot）を起動する。 カーネルとルートファイルシステムはeMMC上に残ります。 効果的な点: - U-Boot(uuu SDP/SDPV経由でRAMにロード)は問題なく動作します - 「SFプローブ」がフラッシュを正しく検出します:MT25QL256A、32 MiB - U-Bootはフラッシュの読み書きが安定してできる(検証 「SF Protect Unlock」後の読み返しテスト) - 画像はIMXBOOT_TARGETS = 「flash_evk_flexspi」で構築されます フラッシュメモリのレイアウト（チップからの読み出しで検証済み）： 0x000000: FCFB ヘッダー - 「qspihdr check」レポート 「Q(F)SPIにブート構成ヘッダーが見つかりました」 タグ = 42464346、バージョン = 56010000 0x001000: IVT - d1 00 20 41、エントリ = 0x007E1000、 boot_data = 0x007E0FE0、self = 0x007E0FC0 0x060000: U-Boot の適切な FIT (d00dfeed) が一致します CONFIG_SYS_SPI_U_BOOT_OFFS=0x60000 問題点: ブートスイッチをQSPI/FlexSPIに設定し、USBケーブルで起動した場合 物理的に切断されたため、ボードは起動しません。何もない シリアルコンソールに印刷され（SPLバナーは表示されません）、 ROMはシリアルダウンロードモードに切り替わります。 uuu -lsusb 2:1 MX8MQ SDP: 0x1FC9 0x012B NXP FLASH BT_FUSE_SELは焼損していません。ブート設定はGPIO経由で行われます。 ブートピン。 私が既に試したこと： - 両方のヘッダー形式: scripts/qspi_header (c0ffee01 タグ) および scripts/fspi_header (FCFBタグ)。soc.mak をSO修正した flash_evk_flexspiオフセット0のfspi_headerを使用します。 - 変動するFCFBパラメータ:sflashA1Size、serialClkFreq(50MHz -> 20MHz)、 dataSetupTime/dataHoldTime, sflashPadType - 「Uuu -B QSPI」(公式組み込みスクリプト) - 「Qspihdr Update Safe」および「Qspihdr init safe」 - フラッシュを完全に消去するのと、完全な画像を書き込むこと: 起動動作は基本的に同一です(SDPはその後に現れます) ~1.6秒対~1.8秒)を比較し、ROMが読み取っていない可能性を示唆しています フラッシュ自体が。 質問: 1.i.MX8MQブートROMはシリアルNORからの起動をサポートしていますか? FlexSPIでフラッシュを使うべきでしょうか?リファレンス・マニュアルのセクションは持っています NANDフラッシュとSD/MMCをブートデバイスとしてリストアップしていますが、できませんでした FlexSPI/QSPI NORのリストは見つかりません。i.MX8MM/8MNのドキュメントのようです 説明は難しいですが、8MQについてはよくわかりません。 2. もし対応しているなら、フラッシュの正確な予想レイアウトはどうなりますか? FCFB の場合、IVT はオフセット 0x400 または 0x1000 にあるべきでしょうか 0x0に存在しますか？ 3. 選択すべき正しいBOOT_MODE / BOOT_CFGの組み合わせは何ですか？ i.MX8MQでFlexSPI NORブートは可能ですか？ 4. REV A0シリコンに関して既知の正誤表はありますか？ FlexSPIブート？ よろしくお願いします。

S32K3 spi clk abnormal low I use S32K344 EVB to do spi test. I use LPSPI1 unit as master with pin from PTB14 to PTB17, and RTD 4.0.0 P19. The spi is mode 3: CPOL=1, CPHA=1 After call for Spi_SyncTransmit, I measure the scope like below, The clk pin get to low before the frame really tramsmit, what might be the reason for that? How to fix it? Re: S32K3 spi clk abnormal low Hi @zyt  This behavior is typically caused by the first workaround for ERR050456, which performs a reset of the LPSPI module. This situation has already been discussed in other threads, such as Extra SPI Clock Pulse Appears Before CS Line Goes Low on [MCU S32K312]. As explained in that thread, an alternative workaround can be applied that is expected to eliminate the low pulse. To enable this workaround define the following macro in your project: ERR_IPV_LPSPIV2_E050456_2ND_SOLUTION BR, VaneB

Kinetis(KW3x/4x、MCX W7xおよびMCX W23)オートモーティブ用パワープロファイルツール、IIoT、CGM、ローカライゼーション用 このページはKinetis(KW35/KW38/KW45/KW47)およびMCX Wx(MCX W71/72)に関する実験的なコネクティビティ電力プロファイリングツールに捧げられています。 これにより、あなたのアプリケーション(オートモーティブやIIoT)での消費電力を推定し、ソリューションのバッテリー寿命を評価するのに役立ちます。 このページには'One コネクティビティ Power Profiling Tool'専用の電源プロファイルツールが掲載されており、以下が含まれます: 新:KW43(オートモーティブ)およびMCX W70(IIoT)製品をシミュレーションに基づくスタンドアロンで提供。 KW3x/KW4x(オートモーティブ)およびMCX W7x(IIoT)製品として単独で販売されています。 単体でMCX W23(IIoT)製品。 MCX W71およびW72製品はスタンドアロン(IIoT)で提供されています。 新:シミュレーションに基づく単体(IIoT)のMCX W70製品。 Bluetooth LE 802.15.4 マター & ZED id:NXPナレッジベース [開始日: 2026年7月31日]

FRDM-MX95 PROソフトウェアパッケージはありますか? MX95 PRO向けに利用可能なOSソフトウェアパッケージはどのようなものか気になっています。 Android AAOSはデモイメージとして利用可能でしょうか?具体的に何が利用可能になるのか、誰かとCANで話し合える人はいますか? Re: FRDM-MX95 PRO software packages? 現在、IMX95 FRDM Pro用のLinux 6.18.20_2.0.0デモイメージのみが提供されています i.MXアプリケーション・プロセッサ向け組み込みLinux |NXP Semiconductors 上記のリンクからデモ画像をダウンロードできます。Android用にはボードファイルを確認しました。最新のAndroid 16.0.0_2.0.0はカーネル6.18.20_2.0.0をベースにしている。SO、FRDM Proのサポートは可能ですが、このバージョンはまだAndroidがこのボードで認証しておらず、19x19 EVKと15x15 FRDMのみです

RW612 FLEXCOMM3/I2S3 Supporting driver We are using RW612 FLEXCOMM3/I2S3 with the following fixed hardware wiring: - GPIO24 = I2S DATA input from PCM6120 SDOUT - GPIO25 = I2S SCK output to PCM6120 BCLK - GPIO26 = I2S WS output to PCM6120 FSYNC The codec is PCM6120 in slave mode. RW612 is intended to be the I2S master generating BCLK/WS and receiving audio data. What we have verified: - GPIO25/GPIO26 can be driven correctly in plain GPIO mode - FLEXCOMM3 clock source is AUDIO PLL at 12.288 MHz - I2C communication with PCM6120 is working - PCM6120 register configuration is accepted Observed behavior: 1. FLEXCOMM3 configured as I2S RX with kI2S_MasterSlaveNormalMaster does not generate any SCK/WS edges on GPIO25/GPIO26. 2. FLEXCOMM3 configured as I2S TX with kI2S_MasterSlaveNormalMaster also does not work: FIFOSTAT.TXNOTFULL=1, but TXLVL remains 0 after writes to FIFOWR, and no SCK/WS edges appear on the pins. 3. PCM6120 reports missing clocks (ASI_STS=0xFF, DEV_STS1=0x80). Questions: 1. Is RW612 FLEXCOMM I2S RX in Normal Master mode expected to drive SCK/WS onto external pins? 2. Is a single FLEXCOMM instance supported for the use case “master clock generation + receive data from external codec”, or is a dual-FLEXCOMM architecture (TX master + RX slave with I2S bridge) required? 3. For FLEXCOMM3 I2S TX master, are there additional prerequisites for FIFO writes to be accepted beyond I2S_TxInit(), FIFOWR writes, and MAINENABLE? 4. Is there any known limitation specific to FLEXCOMM3 on GPIO24/25/26 (AON domain) for I2S clock output? Pls help about the topic Re: RW612 FLEXCOMM3/I2S3 Supporting driver Hi @duyhung, hope you are doing well. Would you please clarify if you are using FreeRTOS or Zephyr to perform the tests? Are you using the FRDM-RW612 board? Please also provide which version (either SDK or Zephyr) you are using, and if you're taking an example as base for your development. Additionally, the Reference Manual of RW612 (UM11865) includes a basic configuration guide for I2S peripheral in section 28.2, would you please confirm if you have followed this general steps?

FRDM-MX95 PRO 软件套装？ 我想知道MX95 PRO会有哪些操作系统软件版本可用？是否会提供Android AAOS的演示镜像？我们能否联系到相关人员，了解具体有哪些服务或产品可供选择？ Re: FRDM-MX95 PRO software packages? 目前，仅提供适用于 imx95 frdm pro 的 Linux 6.18.20_2.0.0 演示镜像。 适用于 i.MX 应用处理器的嵌入式 Linux | 恩智浦半导体 您可以从上面的链接下载演示镜像。对于安卓系统，我检查了开发板文件，最新的安卓 16.0.0_2.0.0 基于内核 6.18.20_2.0.0，因此应该支持 FRDM Pro，但这个版本的安卓系统尚未在该开发板上验证过，目前只验证过 19x19 EVK 和 15x15 FRDM。

i.MX8MP散热器解决方案 我们正在考虑为基于 i.MX 8M Plus 的信息娱乐应用采用以下被动散热解决方案： 铝制散热片：20 × 20 × 1.5 毫米（最大可达 30 × 30 × 2 毫米） TIM：汉高贝格奎斯特间隙填充剂 TGF 2000 铝板将用作 i.MX 8M Plus 顶部的散热片。 对于典型的车载信息娱乐系统工作负载而言，这种解决方案是否足够？如果没有，您能否推荐合适的散热器尺寸或任何其他散热要求？ Re: i.MX8MP Heat Spreader Solution 嗨@Wobaffet ， 感谢您联系恩智浦技术支持！ 为此，我建议查阅i.MX8MP 硬件设计指南，特别是第 7.8 章“散热器注意事项”，其中提供了有关 i.MX8MP 热管理和散热器实施的详细信息和设计建议。 本章涵盖了确保设备具有良好的热性能和可靠运行所需的关键要求和注意事项。 此致， 查维拉

S32K3 DMA 逻辑链路通道 你好， 我应该如何使用DMA逻辑链路通道功能（主循环或次循环）？我使用通道 0 连接到通道 1。为什么通道 0 完成了传输并导致中断，而通道 1 没有传输任何数据？ 附件是我的测试项目 BR 杰森

FS6500的故障标志清除行为 大家好， 我有一个关于 FS6500 故障标志清除行为的问题。   根据数据手册，MODE 寄存器（地址 0x15）内的 LPOOF（位 0）和 DFS（位 1）标志只能通过上电复位或寄存器读取操作清除。 然而，根据我的硬件测试：   向 MODE 寄存器写入数据还会意外地清除 LPOOF 和 DFS 故障位。   数据手册中没有说明写入操作可以清除这些状态标志。 您能否帮忙解释一下造成这种现象的根本原因？   这是硅芯片的预期行为还是未记录的副作用？   谢谢 & 此致敬礼   DEVKIT-MPC5744P FS6500

S32K3 SPIクロック異常低 私はSPIテストを行うためにS32K344 EVBを使用しています。私はPTB14からPTB17までのピンを持つLPSPI1ユニットをマスターとして使用し、RTD 4.0.0を使用しています。P19.SPIはモード3：CPOL=1、CPHA=1です。 Spi_SyncTransmit を呼び出した後、以下のようにオシロスコープで測定したところ、フレームが実際に送信される前にクロックピンが低くなりました。その原因は何でしょうか？どうすれば直せますか？ Re: S32K3 spi clk abnormal low こんにちは、 @zyt この動作は通常、EPSPIモジュールのリセットを実行するERR050456の最初の回避策によって引き起こされます。この状況はすでに他のThreadで議論されており、例えば [MCU S32K312]でCSラインが低くなる前に追加のSPIクロックパルスが現れる。 そのThreadで説明されているように、低パルスを解消できると予想される代替の回避策を適用できます。この回避策を有効にするには、プロジェクトに次のマクロを定義してください。 ERR_IPV_LPSPIV2_E050456_2ND_SOLUTION BR、VaneB

i.MX8MQ: Does the Boot ROM support booting from FlexSPI/QSPI NOR flash? Hello, Hardware: - i.MX8MQ (REV A0), custom board based on EVK design - QSPI NOR: Micron MT25QL256A (32MB, 3.3V, Quad connected) - BSP: Yocto Scarthgap, NXP BSP, U-Boot 2024.04 (u-boot-imx) Goal: Boot the bootloader (SPL + ATF + U-Boot) from FlexSPI NOR flash. Kernel and rootfs remain on eMMC. What works: - U-Boot (loaded to RAM via uuu SDP/SDPV) runs fine - "sf probe" detects the flash correctly: mt25ql256a, 32 MiB - U-Boot can read and write the flash reliably (verified with read-back tests after "sf protect unlock") - Image is built with IMXBOOT_TARGETS = "flash_evk_flexspi" Flash layout (verified by reading back from the chip): 0x000000: FCFB header - "qspihdr check" reports "Found boot config header in Q(F)SPI" tag = 42464346, version = 56010000 0x001000: IVT - d1 00 20 41, entry = 0x007E1000, boot_data = 0x007E0FE0, self = 0x007E0FC0 0x060000: U-Boot proper FIT (d00dfeed), matches CONFIG_SYS_SPI_U_BOOT_OFFS=0x60000 Problem: With boot switches set to QSPI/FlexSPI boot and the USB cable physically disconnected, the board does not boot. Nothing is printed on the serial console (SPL banner never appears), and the ROM falls back to serial download mode: uuu -lsusb 2:1 MX8MQ SDP: 0x1FC9 0x012B NXP FLASH BT_FUSE_SEL is not blown; boot configuration is done via GPIO boot pins. What I have already tried: - Both header formats: scripts/qspi_header (c0ffee01 tag) and scripts/fspi_header (FCFB tag). Fixed soc.mak so that flash_evk_flexspi uses fspi_header with offset 0. - Varying FCFB parameters: sflashA1Size, serialClkFreq (50MHz -> 20MHz), dataSetupTime/dataHoldTime, sflashPadType - "uuu -b qspi" (the official built-in script) - "qspihdr update safe" and "qspihdr init safe" - Erasing the flash completely vs. writing the full image: boot behaviour is essentially identical (SDP appears after ~1.6s vs ~1.8s), which suggests the ROM may not be reading the flash at all. Questions: 1. Does the i.MX8MQ Boot ROM support booting from serial NOR flash over FlexSPI at all? The Reference Manual section I have lists NAND flash and SD/MMC as boot devices, but I could not find FlexSPI/QSPI NOR listed. i.MX8MM/8MN documentation seems to describe it, but I am unsure about 8MQ. 2. If it is supported, what is the exact expected flash layout? Should the IVT be at offset 0x400 or 0x1000 when an FCFB is present at 0x0? 3. What is the correct BOOT_MODE / BOOT_CFG combination to select FlexSPI NOR boot on i.MX8MQ? 4. Are there any known errata for REV A0 silicon regarding FlexSPI boot? Thank you.

发送协议 大家好 我正在尝试弄清楚如何在 S32K311 PCB 板上实现 SENT 协议，以检测致动器的位置，因为它有一个位置传感器。由于 NXP 没有与 SENT 协议相关的块集。如果有人愿意分享，那将对我们非常有帮助。

#S32K388 S32K388 LPI2Cはデバッグモードに入ると停止します lpi2cを使用している際に、プログラムがデバッグモードで停止してしまうという状況に遭遇しました。しかし、PE接続を切断してプログラムを再起動したところ、正常に動作しました。プログラムが実行中にデバッグモードで停止した。 する ヤージュ /* マスターがデータを送信する */ Lpi2c_Ip_MasterSend(Instance); ElapsedTicks += OsIf_GetElapsed(&CurrentTicks, I2C_TIMEOUT_TYPE); }while ((Lpi2c_Ip_MasterGetTransferStatus(Instance, NULL_PTR) == LPI2C_IP_BUSY_STATUS) && (ElapsedTicks < TimeoutTicks)); この問題を解決する方法はありますか？

RW612 FLEXCOMM3/I2S3 サポートドライバー 当社では、以下の固定ハードウェア配線でRW612 FLEXCOMM3/I2S3を使用しています。 - GPIO24 = PCM6120 SDOUTからのI2Sデータ入力 - GPIO25 = PCM6120 BCLKへのI2S SCK出力 - GPIO26 = PCM6120 FSYNCへのI2S WS出力 コーデックはスレーブモードのPCM6120です。 RW612は、BCLK/WSを生成し、オーディオデータを受信するI2Sマスターとして設計されています。 確認した内容: - GPIO25/GPIO26はプレーンGPIOモードで正しく駆動可能です - クロックFLEXCOMM3 12.288 MHzのオーディオ PLLです - PCM6120とのI2C通信が正常に動作している - PCM6120レジスタ構成が受け入れられます 観察された行動： 1. kI2S_MasterSlaveNormalMasterでI2S RXとして構成されたFLEXCOMM3は、GPIO25/GPIO26でSCK/WSエッジを生成しません。 2. kI2S_MasterSlaveNormalMaster で I2S TX として構成された FLEXCOMM3 も動作しません。FIFOSTAT.TXNOTFULL=1 ですが、FIFOWR への書き込み後も TXLVL は 0 のままで、ピンに SCK/WS エッジが表示されません。 3. PCM6120はクロックの欠落を報告します（ASI_STS=0xFF、DEV_STS1=0x80）。 質問: 1.RW612 FLEXCOMM I2S RXがノーマルマスターモードでSCK/WSを外部ピンに駆動することが期待されますか? 2. 「マスタークロック生成+外部コーデックからデータ受信」というユースケースで単一のFLEXCOMMインスタンスがサポートされているのか、それともデュアルFLEXCOMMアーキテクチャ(TXマスター+RxスレーブとI2Sブリッジ)が必要か? 3.FLEXCOMM3 I2S TXマスターの場合、I2S_TxInit()、FIFOWR書き込み、およびMAINENABLE以外に、FIFO書き込みを受け入れるための追加の前提条件はありますか？ 4. FLEXCOMM3のGPIO24/25/26（AONドメイン）におけるI2Sクロック出力に関して、既知の制限事項はありますか？ この話題について助けてください Re: RW612 FLEXCOMM3/I2S3 Supporting driver こんにちは、 @duyhung さん。お元気でお過ごしでしょうか。 テストを行うためにFreeRTOSを使っているのか、それともZephyrを使っているのか、教えていただけますか?FRDM-RW612ボードを使用していますか？ また、どのバージョン(SDKかZephyr)を使っているか、また開発の基準として例を取っているかも教えてください。 さらに、RW612(UM11865)のリファレンス・マニュアルには28.2節にI2Sペリフェラルの基本構成ガイドが含まれていますが、この一般的な手順を踏んだか確認していただけますか?

Is .exe the usual package format? Hi, I'm the developer of CAN/UART bootloaders for some microcontroller families. I want to figure out whether it makes sense to extend the range of supported microcontrollers and to add support for some NXP devices. So far, I never worked with NXP microcontrollers. I was a little bit surprised that when I search for the term "bootloader" here in the forums and on the NXP website, I find a lot of windows executables to be downloaded. When I add the term "bootloader" to the search bar on the main web site, the second hit is even a direct link to a crypto currency web side. When I want to have a look at the "Unified bootloader Demo", do I really have to have a Windows PC and have to download and execute an .exe file? best regards Torsten

KW45B41Z-EVK: BLE clock source and internal clock path for the BLE radio to get 2.4GHz Hello NXP Team, I am working with the KW45B41Z-EVK  and would like to understand the clock architecture used by the BLE subsystem. I have gone through the KW45B41 Reference Manual, KW45B41Z-EVK User Manual, and the SDK clock initialization code, but I could not find a detailed description of the BLE clock source and its internal clock path. Could you please clarify the following: What is the primary clock source used by the BLE (for example, SOSC, FRO, PLL, or another clock source)? What is the complete clock path from the oscillator to the BLE radio to get 2.4GHz? Specifically, which clock modules, multiplexers, dividers, or PLLs are involved before the clock reaches the BLE subsystem? Does the BLE subsystem use different clock sources during advertising, scanning, connected mode, or sleep mode? Is there a clock tree diagram or application note that illustrates the BLE clock architecture for the KW45B41 device? Which sections of the Reference Manual or any other NXP documentation describe this in detail? If possible, a block diagram of the BLE clock path or references to the relevant documentation would be greatly appreciated. Thank you for your support. Best regards,

SENT Protocol Hi community I am trying to figure out how to implement SENT protocol on S32K311 PCB board for position detection of Actuator as it has position sensor. As NXP doesn't have Block set related to SENT protocol. It will be a great help if someone is willing to share.