Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
S32K3 上的 LDREX/STREX/CLREX——似乎在 SRAM 中也能正常工作? 我之前问过一个问题——https://community.nxp.com/t5/S32K/Understanding-Atomics-i-e-STREX-LDREX-on-S32K3/m-p/2356118 ——而回答似乎暗示,即使我仅在单核上使用 LDREX/STREX/CLREX,也无法依赖其行为来防止中断服务程序(ISRs)或中断请求(IRQs)与主线程发生冲突,尤其是当被检查的内存位于 SRAM 中时。 不过经过一些测试,结果似乎与我的预期一致——能否请设计团队确认,LDREX/STREX/CLREX 并不负责解决来自单个内核的访问冲突?我知道这无法阻止DMA与Cortex-M7内核之间的独占访问,但内核自身之间的访问又如何呢?
View full article
Using Arduino interface of MIMX RT1170 EVK for sensor connection Hello. I am interfacing ultrasonic sensor to MIMX RT1170 EVK board. For interfacing the sensor I need to use Arduino interface for GPIOs connection. I am not able to find the proper connections for ultrasonic sensor connection, because not getting power at the pins. I gave supply to board using adapter (J43).  I need reference for pins connection and are there any settings required for powering ON the arduino interface region? Thank you.  Re: Using Arduino interface of MIMX RT1170 EVK for sensor connection Hi @SK02 , Thank you so much for your interest in our products and for using our community. regarding your issue, could you please verify the following power configuration? 1: The adapter is connected to J43 2:  The SW5 power switch is turned ON 3: J38 is set to pins 1–2 to select the external 5 V input Once these settings are confirmed, the board power rails—including those supplying the Arduino interface—should be available. Please try it. Best Regards May
View full article
如何使用 S32K 的编译脚本? 各位恩智浦专家:   目前,我使用 IDE("S32 Design Studio for S32 Platform 3.4" )手动编译项目。 我能否通过脚本在项目中执行清理、刷新、构建和切换链接文件等操作? 这样一来,我就能实现部分自动编译,而无需打开 IDE 进行操作。 Re: How to use the compilation script for S32K? 谢谢你,petervlna!  我试试看,非常感谢! Re: How to use the compilation script for S32K? 你好 是的,你可以在不打开 IDE GUI 的情况下自动版本 S32 Design Studio。S32 设计工作室基于 Eclipse,你可以利用 Eclipse 无头编译机制进行命令行编译。 您可以在以下链接中找到教程: https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/S32DS-list-of-HOWTOs/ta-p/1113475 对于命令行界面: https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-S32-Design-Studio-Command-Line-Interface/ta-p/1112410 顺祝商祺! Peter
View full article
T1042 DIFF_SYSCLK/DIFF_SYSCLK_B Termination Resistor Does DIFF_SYSCLK/DIFF_SYSCLK_B on the T1042 require an external termination resistor when used as an LVDS pair? The datasheet does not explicitly state it and only gives "Figure 11. LVDS receiver". AN4825 seems to show that it is internal, but this does not look to be consistent with the datasheet. Clocking
View full article
Flutter 在 IMX93 上的运行 你好 我有一个 IMX93 主板,我想在上面运行一个 Flutter 程序。我在 CPU 使用率方面遇到了很大问题(显示一个每秒刷新一次的时钟的静态画面时,CPU 使用率约为 20%% ;而滚动包含图片的整页内容时,CPU 使用率则超过 90%% )。这主要取决于栅格(在静态屏幕上,每秒约180毫秒)。我正在尝试启用 PxP,但要么是我无法启用,要么是 Flutter 无法使用它进行栅格化。 我看到 Flutter 使用的 API 包括 OpenGL ES、Vulkan 和 Metal,因此我不确定是否可以使用 PXP 来辅助 CPU。  谢谢!
View full article
Does the S32K364 support partial AB_SWAP mode? Hello! I have a customer’s S32K364 board here, which already has HSE configured in AB_SWAP mode. When I read the value of the DCMSTAT (0x402AC000) register, it is 0x00040FF1. According to the manual, this indicates that the DCMOTAA_EX bit is set.and the chip is in partial AB_SWAP mode. However, the manual also states, “This AB_SWAP mode is supported only for S32K328, S32K338, S32K348, S32K358, S32K356, S32K336, and S32K388." Is this a documentation error or is there another reason for this? Re: Does the S32K364 support the partial AB_SWAP mode? Hi@BianHaopeng1 看错文档了你,RN00176-for S32K396 HSE Firmware 0.2.50.0。 Re: Does the S32K364 support the partial AB_SWAP mode? For the S32K394, S32K374, and S32K364 devices, 0040_0000h is not available for IVT during AB-SWAP for boot loader but the ABSWAP function should be common feature
View full article
Zephyr 3.5.0環境下で、i.MX RT1020のMCUbootイメージのスワップが再起動時にサイレントエラーで失敗する。(FlexSPI/RAMFUNCの問題) 私は、 Zephyr RTOSバージョン3.5.0 が動作する MIMXRT1020-EVK ボード上で、 MCUboot と MCUmgr/SMP UDPトランスポートスタック を使用して、マルチイメージOTAファームウェアアップデートパイプラインを実装しています。Sysbuild経由。 ネットワーク接続、アップロード、状態書き込みの各セグメントは問題なく動作しているにもかかわらず、 MCUbootは再起動時にイメージスワップ操作を完全にスキップ/拒否し、目に見えるエラーログを表示することなく、古いスロット0のイメージにそのまま戻ってしまう。 私はIntercreateのsmpmgrスクリプトを使用して、UDP経由で署名付きアプリケーションアップデートを送信しています。OSリセットをトリガーする直前のフラッシュテーブルのスナップショットクエリは、セカンダリスロットが適切に有効化され、フラグが付けられていることを示しています。 ImageState( slot=0, version='1.0.0', hash=HashBytes('00ECFDFD...'), bootable=True, pending=False, confirmed=True, active=True, permanent=False ) ImageState( slot=1, version='1.0.0', hash=HashBytes('2FD1F2FC...'), bootable=True, pending=True, confirmed=False, active=False, permanent=True ) リモートリセットコマンドを実行すると、ボードは正常にシステム再起動をトリガーしますが、MCUbootはセクターシャッフリングや遅延処理を実行しません。スロット 0 のまったく同じ HashBytes 00ECFDFD... に即座に起動します。 Flashレイアウト設定(.overlay) &flexspi { ステータス = "正常"; reg = <0x402a8000 0x4000>, <0x60000000 DT_SIZE_M(8)>; is25wp064: is25wp064@0 { compatible = "nxp,imx-flexspi-nor"; サイズ = <67108864>; reg = <0>; spi-max-frequency = <133000000>; ステータス = "正常"; jedec-id = [9d 70 17]; 消去ブロックサイズ = <4096>; 書き込みブロックサイズ = <1>; パーティション { compatible = "fixed-partitions"; #address-cells = <1>; #size-cells = <1>; /* ステップ 1: ベースボード dts から競合するすべてのストックパーティションを削除します */ /delete-node/ partition@0; /delete-node/ partition@10000; /delete-node/ partition@310000; /delete-node/ partition@610000; /delete-node/ partition@630000; ブートパーティション: パーティション@0 { ラベル = "mcuboot"; reg = <0x00000000 DT_SIZE_K(64)>; }; /* slot0 のサイズを 3.5MB から 3.4MB (0x366000) に縮小しました */ slot0_partition: partition@10000 { ラベル = "image-0"; reg = <0x00010000 0x366000>; /* 3.5MB */ }; slot1_partition: partition@390000 { ラベル = "画像-1"; reg = <0x00376000 0x366000>; /* 3.5MB */ }; スクラッチパーティション: パーティション@710000 { ラベル = "image-scratch"; reg = <0x00710000 DT_SIZE_K(128)>; }; ストレージパーティション: パーティション@730000 { ラベル = "ストレージ"; reg = <0x00730000 DT_SIZE_K(832)>; }; }; }; }; app/prj.conf CONFIG_BOOTLOADER_MCUBOOT=y CONFIG_XIP=y CONFIG_MCUBOOT_BOOTLOADER_MODE_SWAP_WITHOUT_SCRATCH=y CONFIG_USE_DT_CODE_PARTITION=y app/sysbuild/mcuboot.conf CONFIG_XIP=y CONFIG_BOOT_SWAP_USING_MOVE=y CONFIG_BOOT_SIGNATURE_TYPE_RSA=y CONFIG_BOOT_SIGNATURE_KEY_FILE="bootloader/mcuboot/root-rsa-2048.pem" CONFIG_BOOT_VALIDATE_SLOT0=y # Zephyr 3.5.0 用の RAM 機能分離フラグの試行 CONFIG_FLEXSPI_CONFIG_IN_RAM=y NXP FlexSPIドライバがフラッシュチャネルからコマンドを実行する際に、フラッシュブロックへの書き込みや消去を安全に行えないという実行インプレース(XIP)制約に引っかかっている可能性があり、その結果、MCUbootがシステムを保護するために起動時にトランザクションを安全に破棄していると考えられます。 しかし、最新のNXP RAM機能フラグ(CONFIG_CODE_FLEXSPI_RAMFUNCやCONFIG_MCUX_CODE_QUICK_ACCESS_RAMFUNCなど)のいくつかは、「未定義シンボル」コンパイラ例外または依存関係警告をスローします。 Zephyr 3.5.0では、MCUboot子イメージコンテキストにおいて、すべてのフラッシュドライバ操作フックを内部SRAM(ITCM/SRAM)に安全に強制的に移行させるために必要なKconfig変数は具体的に何ですか? RT1020固有の隠れたハードウェアアライメント制限、FlexSPIルックアップテーブル(LUT)構成、または書き込みブロックサイズによって、MCUbootがパーマネント=Trueとマークされたセカンダリイメージスロットをサイレントにスキップしてしまうことはありますか? Re: i.MX RT1020 MCUboot image swap failing silently on reboot under Zephyr 3.5.0 (FlexSPI/RAMFUNC is こんにちは、 @Deepa-khatri2588 さん。 NXP MIMXRTシリーズにご関心をお寄せいただきありがとうございます! KConfigファイルとDTSファイルを確認しましたが、いくつか問題があるようです。例えば、`CONFIG_FLEXSPI_CONFIG_IN_RAM` と `CONFIG_CODE_FLEXSPI_RAMFUNC` は Zephyr 3.5.0 には存在しません。 KConfigの設定については、こちらの公式ドキュメントをご確認ください。 https://docs.zephyrproject.org/3.5.0/kconfig.html 以下のKConfig設定に注意することをお勧めします。 CONFIG_CODE_FLEXSPI=y CONFIG_XIP=y CONFIG_FLASH_MCUX_FLEXSPI_XIP=y CONFIG_FLASH_MCUX_FLEXSPI_XIP_MEM_ITCM=y CONFIG_FLASH_MCUX_FLEXSPI_NOR_WRITE_BUFFER=y CONFIG_FLASH_LOG_LEVEL_OFF=y CONFIG_MEMC_LOG_LEVEL_OFF=y CONFIG_MEMC=y DTSでは、ノードIDとオフセットアドレスが一致しないという問題があり、これも確認する必要があるかもしれません。 slot1_partition: partition@390000 {  ラベル = "画像-1"; reg = < 0x00376000 0x366000>;  }; よろしくお願いします、 ギャビン
View full article
Does the S32K364 support the partial AB_SWAP mode? 你好!我手上有一块客户的S32K364板子,已经安装了AB_SWAP模式的HSE。读取DCMSTAT(0x402AC000)寄存器值为0x00040FF1,按手册代表DCMOTAA_EX这个位有效,芯片处于partial AB_SWAP模式,但是手册中又提到“This AB_SWAP mode is supported only for S32K328, S32K338, S32K348, S32K358, S32K356, S32K336, and S32K388”,请问这是一个doc bug还是什么原因? Re: Does the S32K364 support the partial AB_SWAP mode? Hi@BianHaopeng1 你看错文档了,是 RN00176-for S32K396 HSE 固件 0.2.50.0。 Re: Does the S32K364 support the partial AB_SWAP mode? 对于 S32K394、S32K374 和 S32K364 设备,在 AB-SWAP 启动加载程序期间,0040_0000h 不可用于 IVT,但是 ABSWAP 功能应该是常见功能
View full article
Comparator pin description Hi, In 172-pin QFP part MCXN247VPBT, pins 135 & 139 only show CMP1_IN1 and do not have any suffix to indicate if these are CMP1_IN1P or CMP1_IN1N. Similarly, pins 156, 157, 162, 163 also have the same issue in datasheet as well as Config tool.   Can someone from NXP update this information in datasheet as well as config tool?  Thanks, Satish Acharya MCXN Re: Comparator pin description Thank you, Celeste. This answers my question. Re: Comparator pin description Hello @acharya_satishb , Thanks for your post.  I think there is no issue with either the datasheet or the Config Tool. The reason is that the pins you mentioned can be configured as either CMPx_INxP or CMPx_INxN. For example, pin 135 (also referred to as P0_3). As shown in “Table 375. CMP input connections” in reference manual, both CMP1_IN1P and CMP1_IN1N are mapped to P0_3. The same applies to other pins such as 139, 156, 157, 162, and 163. According to the table, only the inputs with index 4 and 5 are special cases. Therefore, these are explicitly differentiated in the pinmux. For instance, P4_15 is defined as CMP0_IN4P in the pinmux. About selecting the input used for the positive or negative mux, you can sconfigure the MSEL and PSEL bits in the CCR2 register.  And noted that PSEL should not be same as MSEL. Hope it helps. If you needs further help please do not hesitate to reach out. Any new issues, welcome to create a new post. BR Celeste -------------------------------------------------------------------------------------------------------------------- Note: If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! --------------------------------------------------------------------------------------------------------------------
View full article
Inquiry about PINCFG Field Configuration in S32K146 LPI2C MCFGR1 Register Hello everyone, I'm working with the LPI2C module on the S32K146 and have some questions about the PINCFG field in the MCFGR1 (Master Configuration Register 1) register. According to the reference manual, the PINCFG field is used to configure the I2C pin operating mode. However, I need to understand the following specific information: What are the application scenarios for each of the 8 different PINCFG configuration values (000 to 111)? What is the pin output type for each configuration value? Is it Open-Drain or Push-Pull output? Any application notes, reference code, or practical experience you can share would be greatly appreciated. Thank you! Re: Inquiry about PINCFG Field Configuration in S32K146 LPI2C MCFGR1 Register Hi @GXY  The PINCFG field defines how the LPI2C pins are electrically driven and used, depending on whether a standard 2‑pin I2C bus or a separated 4‑pin configuration is required. 000 – Standard mode: bidirectional open-drain 001 – Both signals configured as output-only open-drain 010 – Bidirectional push-pull 011 – SCL/SDA used as inputs; SCLS/SDAS used as push-pull outputs 100 – SCL/SDA: bidirectional open-drain for master; SCLS/SDAS: bidirectional open-drain for slave 101 – SCL/SDA: output-only open-drain for master; SCLS/SDAS: output-only open-drain for slave 110 – SCL/SDA: bidirectional push-pull for master; SCLS/SDAS: bidirectional push-pull for slave 111 – SCL/SDA: input-only open-drain; SCLS/SDAS: inverted output-only push-pull For additional information, please refer to the UM10204: I2C-bus Specification and User Manual. Additionally, example codes demonstrating standard I2C pin configurations are available within the S32K1 software packages. BR, VaneB
View full article
在 Zephyr 3.5.0 环境下,i.MX RT1020 的 MCUboot 镜像在重启时会无提示地交换失败(FlexSPI/RAMFUNC 问题) 我正在运行 Zephyr RTOS 版本 3.5.0 的 MIMXRT1020-EVK 主板上使用 mcuBoot 和 mc umGR/SMP UDP 传输堆栈 实现多映像 OTA 固件更新管道来源:Sysbuild。 虽然网络连接、上传和状态写入环节均运行正常,但在重启时,MCUboot 会完全跳过/拒绝执行镜像切换操作,直接回退到旧的插槽 0 镜像,且未显示任何可见的错误日志: 。我正在通过 Intercreate smpmgr 脚本经由 UDP 发送经过签名的应用程序更新。在触发操作系统 RESET 之前对闪存表进行快照查询表明辅助插槽已正确布防并已标记 ImageState( slot=0, version='1.0.0', hash=HashBytes('00ECFDFD...'), bootable=True, pending=False, confirmed=True, active=True, permanent=False ) ImageState( slot=1, version='1.0.0', hash=HashBytes('2FD1F2FC...'), bootable=True, pending=True, confirmed=False, active=False, permanent=True ) 运行远程重置命令后,板成功触发系统重启,但是 MCUboot 没有执行任何扇区洗牌或延迟。它会立即重新启动,并直接回到插槽 0 中的完全相同的 HashBytes 00ECFDFD...。 闪存布局配置 (.overlay) &flexspi { status ="okay"; reg =<0x402a8000 0x4000>,<0x60000000 DT_SIZE_M(8)>; is25wp064:is25wp064 @0 { 兼容 = " nxp,imx-flexspi-nor "; 尺寸<67108864> = ; reg =<0> ;spi-max-frequency =<133000000> ;状态 = " 好吧 ";jedec-id = [9d 70 17]; erase-block-size =;<4096> write-block-size =;<1> 分区 { compatible ="fixed-partitions"; #address-cells =<1>; #size-cells =<1>; /* 第 1 步:从基板 dts 中删除所有冲突的库存分区 */ /删除节点/ 分区 @0; /删除节点/ 分区 @10000; /删除节点/ 分区 @310000; /删除节点/ 分区; /删除节点/ 分区 @610000; /删除节点/ 分区 @630000; boot_partition: partition@0 { label ="mcuboot"; reg =<0x00000000 DT_SIZE_K(64)>; }; /* 将 slot0 缩减为 3.4MB (0x366000) 而不是 3.5MB */ slot0_partition: partition@10000 { label ="image-0"; reg =<0x00010000 0x366000>; /* 3.5MB */ }; slot1_partition: partition@390000 { label ="image-1"; reg =<0x00376000 0x366000>; /* 3.5MB */ }; scratch_partition: partition@710000 { label ="image-scratch"; reg =<0x00710000 DT_SIZE_K(128)>; }; storage_partition: partition@730000 { label ="storage"; reg =<0x00730000 DT_SIZE_K(832)>; }; }; }; }; app/prj.conf CONFIG_BOOTLOADER_MCUBOOT=y CONFIG_XIP=y CONFIG_MCUBOOT_BOOTLOADER_MODE_SWAP_WITHOUT_SCRATCH=y CONFIG_USE_DT_CODE_PARTITION=y app/sysbuild/mcuboot.conf CONFIG_XIP=y CONFIG_BOOT_SWAP_USING_MOVE=y CONFIG_BOOT_SIGNATURE_TYPE_RSA=y CONFIG_BOOT_SIGNATURE_KEY_FILE="bootloader/mcuboot/root-rsa-2048.pem" CONFIG_BOOT_VALIDATE_SLOT0=y # 尝试为 Zephyr 3.5.0 实现 RAM 功能隔离标志 CONFIG_FLEXSPI_CONFIG_IN_RAM=y 怀疑我们遇到了就地执行 (XIP) 限制,即恩智浦FlexSPI驱动程序在执行来自闪存通道的命令时无法安全地写入或擦除闪存块,从而导致McuBoot在启动时安全地删除事务以保护系统。 然而,一些现代的 NXP RAM 功能标志(例如 CONFIG_CODE_FLEXSPI_RAMFUNC 或 CONFIG_MCUX_CODE_QUICK_ACCESS_RAMFUNC)会引发“"”未定义符号的"编译器异常或依赖警告 在 Zephyr 3.5.0 中,在 MCUboot 子映像环境中,要安全地将所有闪存驱动程序操作钩子完全移至内部 SRAM(ITCM/SRAM)中,具体需要哪些 Kconfig 变量? 是否存在某些仅限于 RT1020 的隐藏硬件对齐限制、FlexSPI 查找表 (LUT) 配置或写入块大小,导致 MCUboot 会无提示地跳过标记为 permanent=True 的辅助映像槽? Re: i.MX RT1020 MCUboot image swap failing silently on reboot under Zephyr 3.5.0 (FlexSPI/RAMFUNC is 你好@Deepa-khatri2588、 感谢您对 NXP MIMXRT 系列的关注! 我已经检查了您的 KConfig 和 DTS 文件,似乎存在一些问题。例如,`CONFIG_FLEXSPI_CONFIG_IN_RAM` 和 `CONFIG_CODE_FLEXSPI_RAMFUNC` 在 Zephyr 3.5.0 中并不存在。 请查阅此官方文档中的 KConfig 设置:  https://docs.zephyrproject.org/3.5.0/kconfig.html 建议您注意以下 KConfig 设置: CONFIG_CODE_FLEXSPI=y CONFIG_XIP=y CONFIG_FLASH_MCUX_FLEXSPI_XIP=y CONFIG_FLASH_MCUX_FLEXSPI_XIP_MEM_ITCM=y CONFIG_FLASH_MCUX_FLEXSPI_NOR_WRITE_BUFFER=y CONFIG_FLASH_LOG_LEVEL_OFF=y CONFIG_MEMC_LOG_LEVEL_OFF=y CONFIG_MEMC=y 在 DTS 中,存在节点 ID 与偏移地址不匹配的问题,这一点可能也需要进行验证: slot1_partition:partition@390000{  标签 ="image-1"; reg =<0x003760000x366000>;  }; 致以最诚挚的问候, Gavin
View full article
LDREX/STREX/CLREX on S32K3 - seems to work in SRAM? I asked a question a little bit back - https://community.nxp.com/t5/S32K/Understanding-Atomics-i-e-STREX-LDREX-on-S32K3/m-p/2356118 - and the answer seemed to imply that I could not rely on the behavior of LDREX/STREX/CLREX even when I was only using it on a single core to prevent conflicts between things like ISRs/IRQs conflicting with the main thread if the memory being checked was in SRAM. Having done some testing though, it appears to work as I expect - could I get confirmation from the design team that LDREX/STREX/CLREX is not expected to deconflict accesses from a single core? I know that it won't prevent things like exclusive accesses between the DMA and the cortex-m7 core, but what about the core with itself?
View full article
How to use the compilation script for S32K? Hi, NXP experts:   Now i use the IDE ("S32 Design Studio for S32 Platform 3.4" ) for project compile by manual. Can I achieve operations such as cleaning, refreshing, building, and switching link files in the project through scripts? This way, I can achieve some automated compilation without having to open the IDE for operation. Re: How to use the compilation script for S32K? Thank you petervlna  !  I will have a try, thank you very much! Re: How to use the compilation script for S32K? Hello, Yes — you can automate S32 Design Studio builds without opening the IDE GUI. S32 Design Studio is Eclipse-based, you can utilize the Eclipse headless build mechanism for command-line compilation. You can find tutorial on this link: https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/S32DS-list-of-HOWTOs/ta-p/1113475 For command line interface: https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-S32-Design-Studio-Command-Line-Interface/ta-p/1112410 Best regards, Peter
View full article
i.MX RT1020 MCUboot image swap failing silently on reboot under Zephyr 3.5.0 (FlexSPI/RAMFUNC issue I am implementing a multi-image OTA firmware update pipeline using MCUboot and the MCUmgr / SMP UDP transport stack on a MIMXRT1020-EVK board, running Zephyr RTOS version 3.5.0 via Sysbuild. While the networking, upload, and state-writing segments are working flawlessly, MCUboot completely skips/refuses the image swap operation upon reboot, dropping right back into the older slot 0 image without throwing visible error traces I am sending signed application updates via an Intercreate smpmgr script over UDP. The snapshot query of the flash tables right before triggering an os reset indicates the secondary slot is properly armed and flagged ImageState( slot=0, version='1.0.0', hash=HashBytes('00ECFDFD...'), bootable=True, pending=False, confirmed=True, active=True, permanent=False ) ImageState( slot=1, version='1.0.0', hash=HashBytes('2FD1F2FC...'), bootable=True, pending=True, confirmed=False, active=False, permanent=True ) Upon running the remote reset command, the board successfully triggers a system reboot, but MCUboot does not execute any sector shuffling or delays. It boots instantly straight back into the exact same HashBytes 00ECFDFD... in Slot 0. Flash Layout Configurations (.overlay) &flexspi { status = "okay"; reg = <0x402a8000 0x4000>, <0x60000000 DT_SIZE_M(8)>; is25wp064: is25wp064@0 { compatible = "nxp,imx-flexspi-nor"; size = <67108864>; reg = <0>; spi-max-frequency = <133000000>; status = "okay"; jedec-id = [9d 70 17]; erase-block-size = <4096>; write-block-size = <1>; partitions { compatible = "fixed-partitions"; #address-cells = <1>; #size-cells = <1>; /* STEP 1: Delete all conflicting stock partitions from the base board dts */ /delete-node/ partition@0; /delete-node/ partition@10000; /delete-node/ partition@310000; /delete-node/ partition@610000; /delete-node/ partition@630000; boot_partition: partition@0 { label = "mcuboot"; reg = <0x00000000 DT_SIZE_K(64)>; }; /* Reduced slot0 to 3.4MB (0x366000) instead of 3.5MB */ slot0_partition: partition@10000 { label = "image-0"; reg = <0x00010000 0x366000>; /* 3.5MB */ }; slot1_partition: partition@390000 { label = "image-1"; reg = <0x00376000 0x366000>; /* 3.5MB */ }; scratch_partition: partition@710000 { label = "image-scratch"; reg = <0x00710000 DT_SIZE_K(128)>; }; storage_partition: partition@730000 { label = "storage"; reg = <0x00730000 DT_SIZE_K(832)>; }; }; }; }; app/prj.conf CONFIG_BOOTLOADER_MCUBOOT=y CONFIG_XIP=y CONFIG_MCUBOOT_BOOTLOADER_MODE_SWAP_WITHOUT_SCRATCH=y CONFIG_USE_DT_CODE_PARTITION=y app/sysbuild/mcuboot.conf CONFIG_XIP=y CONFIG_BOOT_SWAP_USING_MOVE=y CONFIG_BOOT_SIGNATURE_TYPE_RSA=y CONFIG_BOOT_SIGNATURE_KEY_FILE="bootloader/mcuboot/root-rsa-2048.pem" CONFIG_BOOT_VALIDATE_SLOT0=y # Attempted RAM function isolation flags for Zephyr 3.5.0 CONFIG_FLEXSPI_CONFIG_IN_RAM=y suspect we are hitting an execute-in-place (XIP) constraint where the NXP FlexSPI driver cannot write or erase flash blocks safely while executing commands out of the flash channel, causing MCUboot to safely drop the transaction on boot to protect the system. However, several modern NXP RAM function flags (such as CONFIG_CODE_FLEXSPI_RAMFUNC or CONFIG_MCUX_CODE_QUICK_ACCESS_RAMFUNC) throw "undefined symbol" compiler exceptions or dependency warnings In Zephyr 3.5.0, what are the precise Kconfig variables required to safely force all flash driver manipulation hooks entirely into internal SRAM (ITCM/SRAM) for the MCUboot child image context? Are there any hidden hardware alignment limits, FlexSPI look-up-table (LUT) configurations, or write-block sizes unique to the RT1020 that cause MCUboot to silently skip a marked permanent=True secondary image slot? Re: i.MX RT1020 MCUboot image swap failing silently on reboot under Zephyr 3.5.0 (FlexSPI/RAMFUNC is Hi @Deepa-khatri2588 , Thanks for your interest in NXP MIMXRT series! I’ve reviewed your KConfig and DTS files, and it appears there are some issues. For example, `CONFIG_FLEXSPI_CONFIG_IN_RAM` and `CONFIG_CODE_FLEXSPI_RAMFUNC` do not exist in Zephyr 3.5.0. Please check your KConfig settings in this official documentation:  https://docs.zephyrproject.org/3.5.0/kconfig.html I recommend paying attention to the following KConfig settings: CONFIG_CODE_FLEXSPI=y CONFIG_XIP=y CONFIG_FLASH_MCUX_FLEXSPI_XIP=y CONFIG_FLASH_MCUX_FLEXSPI_XIP_MEM_ITCM=y CONFIG_FLASH_MCUX_FLEXSPI_NOR_WRITE_BUFFER=y CONFIG_FLASH_LOG_LEVEL_OFF=y CONFIG_MEMC_LOG_LEVEL_OFF=y CONFIG_MEMC=y In DTS, there is an issue where node IDs and offset addresses do not match, which may also need to be verified: slot1_partition: partition@390000 {  label = "image-1"; reg = <0x00376000 0x366000>;  }; Best regards, Gavin
View full article
关于 S32K146 LPI2C MCFGR1 寄存器中 PINCFG 字段配置的咨询 大家好 我正在使用 S32K146 上的 LPI2C 模块,对 MCFGR1(主配置寄存器 1)寄存器中的 PINCFG 字段有一些疑问。 根据参考手册,PINCFG 字段用于配置 I2C 引脚工作模式。不过,我需要了解以下具体信息: PINCFG 的 8 个不同配置值(000 至 111)各自适用于哪些应用场景? 每个配置值的引脚输出类型是什么?这是开漏输出还是推挽输出? 如果您能分享任何应用笔记、参考代码或实践经验,我们将不胜感激。 谢谢! Re: Inquiry about PINCFG Field Configuration in S32K146 LPI2C MCFGR1 Register 你好@GXY  PINCFG 字段定义了 LPI2C 引脚的电气驱动和使用方式,具体取决于是需要标准的 2 引脚 I2C 总线还是单独的 4 引脚配置。 000 – 标准模式:双向开漏 001 – 两个信号均配置为仅输出开漏模式 010 – 双向推挽 011 – SCL/SDA 用作输入;SCLS/SDAS 用作推挽输出 100 – SCL/SDA:主设备用的双向开漏;SCLS/SDAS:从设备用的双向开漏 101 – SCL/SDA:主设备专用的只读开漏输出;SCLS/SDAS:从设备专用的只读开漏输出 110 – SCL/SDA:主设备双向推挽;SCLS/SDAS:从设备双向推挽 111 – SCL/SDA:仅输入、开漏;SCLS/SDAS:仅反相输出、推挽 有关更多信息,请参阅 UM10204:I2C 总线规格和用户手册。 此外,S32K1 软件包中还提供了演示标准 I2C 引脚配置的示例代码。 BR、VaneB
View full article
S32K用のコンパイルスクリプトの使い方は? NXPのエキスパートの皆様、こんにちは。 現在、私はIDE(「S32 Design Studio for S32 Platform 3.4」)を使用して、プロジェクトを手動でコンパイルしています。 スクリプトを使用して、プロジェクト内のリンクファイルのクリーンアップ、更新、ビルディング、切り替えなどの操作を実行することはできますか? こうすることで、IDEを開いて操作することなく、ある程度の自動コンパイルを実現できます。 Re: How to use the compilation script for S32K? petervlnaさん、ありがとうございます! 試してみます、どうもありがとうございます! Re: How to use the compilation script for S32K? こんにちは、 はい、S32 Design StudioのビルドはIDEのGUIを開かなくても自動化できます。S32 Design StudioはEclipseベースなので、Eclipseのヘッドレスビルドメカニズムを利用してコマンドラインコンパイルを行うことができます。 こちらのリンクからチュートリアルをご覧いただけます。 https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/S32DS-list-of-HOWTOs/ta-p/1113475 コマンドラインインターフェースの場合: https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-S32-Design-Studio-Command-Line-Interface/ta-p/1112410 よろしくお願いいたします。 ピーター
View full article
S32K3 の LDREX/STREX/CLREX は SRAM で動作するようです。 少し前に質問をしました - https://community.nxp.com/t5/S32K/Understanding-Atomics-ie-STREX-LDREX-on-S32K3/mp/2356118 - 回答では、チェック対象のメモリがSRAMにある場合、ISR/IRQなどがメインスレッドと競合するのを防ぐために、LDREX/STREX/CLREXをシングルコアでのみ使用している場合でも、その動作に頼ることはできないと示唆しているように思えました。 テストを行った結果、期待通りに動作しているようです。LDREX/STREX/CLREXは単一コアからのアクセスを競合しないように設計されている、という点について設計チームから確認をいただけますでしょうか?DMAとCortex-M7コア間の排他的アクセスのようなものを防ぐことはできないと分かっていますが、コア自身との排他的アクセスはどうでしょうか?
View full article
NTAG213チップの書き込みに関する問題 現在、貴社純正のNTAG213チップを使用していますが、エンコード処理中にデータが書き込まれないという問題が頻繁に発生しています。 例えば、1,000個のチップにデータを書き込んだ際、最初に80個のチップが故障した。再試行したところ、失敗回数は60回に減少した。試行を繰り返すにつれて不良率は低下したが、最後の26個のチップは10回以上の再試行後も全く書き込みができなかった。 現在のテスト段階ではある程度対処可能ですが、このような問題が実際の製造ラインで発生した場合、当社にとって重大な業務上および財務上の損失につながります。 この書き込みエラーの考えられる原因を説明していただき、この問題を解決するための解決策をご提示いただけますでしょうか? Re: NTAG213 CHIP Writing issue お世話になります。 問題はNTAGではなく、使用しているNFCリーダにある可能性もあります。量産用に特別に設計された当社のNFCリーダをベースにしたNFCリーダソリューションがあります。お使いのシステム構成について、もう少し詳しい情報をご提供いただけますでしょうか? また、ここは公開コミュニティであることをご留意ください。さらに具体的なご質問がある場合は、会社のドメインを使用してログインし、チケットを作成してください。
View full article
Flutter on IMX93 Hello I have an IMX93 board and I'm trying to run a flutter program on it. I'm having a loto of trouble with CPU usage (around 20% for a static screen with a clock that refresh every second, and over 90% for a full page scroll with images). Most of it depends from raster (around 180ms each second in the static screen). I am trying to enable PxP but either I am not able to either flutter can not use it to rasterize. I saw that flutter uses OpenGl ES, Vulkan and metal as API, so I'm not sure if it is possible to use pxp to help CPU.  Thanks
View full article
使用 MIMX RT1170 EVK 的 Arduino 接口连接传感器 您好。 我正在将超声波传感器连接到 MIMX RT1170 EVK 板。为了连接传感器,我需要使用 Arduino 接口来连接 GPIO 引脚。我无法找到超声波传感器连接的正确接线方式,因为引脚上没有电源。 我使用适配器 (J43) 为板提供电源。 我需要引脚连接参考,开启 arduino 接口区域需要任何设置吗? 谢谢。 Re: Using Arduino interface of MIMX RT1170 EVK for sensor connection 你好@SK02, 非常感谢您关注我们的产品并使用我们的社区。 关于您的问题,请确认以下电源配置是否正确? 1:适配器已连接至 J43 2:SW5电源开关已打开 3:将 J38 连接至第 1–2 引脚以选择外部 5 V 输入 确认这些设置后,主板电源轨——包括提供Arduino接口的电源轨——应该可用。 请您尝试一下。 顺祝商祺! 5月
View full article