Linkserverのダウンロードはひどく失敗しました MCUXpresso IDEとLinkserverの両方が必要なのですが、Linkserverをダウンロードしようとすると、ウェブサイトを操作するよりもひどい頭痛がします。もし関係あるなら、私はこのリンクからダウンロードしようとしていました。システム（Win10および様々なLinuxディストリビューションで試しました）、ブラウザ（Chrome、Firefox、Brave）、リンクサーバーのターゲットプラットフォーム（MAC、Linux、Windows、aarch64）に関係なく。必ず404エラーが発生します。「[url]に一時的な問題が発生しているか、移動した可能性があります」。 以前（2024年頃）このソフトウェアを使ったことがありますが、そのような問題は記憶にありません。サイト運営者やホスティング担当者は、ユーザーが「万が一のために」古いバイナリをバックアップしておくことを期待しているのでしょうか？ MCUXpresso IDEについてはまだ触れていませんでしたね。なぜ？昨日ダウンロードしたのですが、今日試してみたところ、アプリとサービス→ソフトウェアアカウント→プロファイル→アプリとサービス、といった画面をループしてしまい、時折「予期しないエラー」が表示されます。このサイトはどうしてこんなに不具合が多いのですか？最新バージョンが3月26日版であることは承知していますが、それでも、このような事態はあってはならないはずです。 Re: Downloading Linkserver fails miserably 私も同じように感じています。すべてのLinkServerダウンロードリンク（例：macOS aarch64、linux) では、10 バイトのファイル「NOT FOUND」が返されます。ダウンロードリンクを修正できますか？ Re: Downloading Linkserver fails miserably こんにちは、 申し訳ありませんが、ダウンロードサイトに問題が発生しています。ウェブチームに問題を報告しました。 どのバージョンをご希望か教えていただければ、お送りいたします。   BR アリス Re: Downloading Linkserver fails miserably 探しているのはこれです： MacOS Arch64 用 LinkServer インストーラー PKG Rev 26.3.1232026 年 3 月 26 日 26.17 KB LINKSERVER-MACOS-AARCH Re: Downloading Linkserver fails miserably おい、 古いバージョンが利用可能かどうかはわかりませんが、問題がなければ、Linux x86-64 用の最新版 (LinkServer_26.3.123.x86_64.deb.bin) が望ましいです。 よろしくお願いします。 Re: Downloading Linkserver fails miserably こんにちは、皆さん。 そちら側で再度ダウンロードを試していただけますか？   BR アリス Re: Downloading Linkserver fails miserably 試してみましたが、やはりうまくいきません... 同じ手順で、異なるバージョン、異なるブラウザを使用しても、どれも機能しません。「cache.nxp.com」が原因です。応答しない Re: Downloading Linkserver fails miserably こんにちは、私もWindows版で同じ問題が発生しています。私も送っていただけますか？ ありがとう、 ロバート Re: Downloading Linkserver fails miserably Linux版でも同じ問題が発生しています。幸いなことに、pyOCDを使うことができました。 https://github.com/zephyrproject-rtos/zephyr/blob/main/boards/nxp/frdm_mcxa153/board.cmake#L9 「pyocd pack install MCXA153VFM」でサポートをインストールしたら、正常に動作するようになりました！ Re: Downloading Linkserver fails miserably こんにちは。私もLinkserverユーティリティパッケージのWindowsインストーラーが必要です。 Re: Downloading Linkserver fails miserably 皆さん、こんにちは。 LinkerServerがダウンロード可能になりました。 ご迷惑をおかけして申し訳ございません。ご質問やご不明な点がございましたら、お気軽にお問い合わせください。 よろしくお願いします。 BR アリス Re: Downloading Linkserver fails miserably 皆さん、こんにちは。 ご迷惑をおかけして誠に申し訳ございません。 このチケットは私の側で最優先事項として設定し、できるだけ早く問題を解決するためにウェブチームにエスカレーションします。 いつもご利用いただき、ありがとうございます。 BR アリス Re: Downloading Linkserver fails miserably 笑 もしこんなに怪しくなかったら、これを手に入れるために「トレント」を探し回っていたでしょう。 Re: Downloading Linkserver fails miserably @Alice_Yang さん、これについて調べていただけますか？ Re: Downloading Linkserver fails miserably 今後何かをダウンロードする必要がある場合は、以下の方法で、くだらないキャッシュやログイン追跡を無視してファイルを直接取得できます。 https://www.nxp.com/lgfiles/updates/mcuxpresso/LinkServer_26.5.59.x86_64.deb.bin パスを完全に一致させる必要があるかもしれませんが、まあ、私の場合はうまくいきました。あなたにも役立つことを願っています。 Re: Downloading Linkserver fails miserably 新しい一日、同じ問題。キャッシュサーバーを修正するか、ダウンロードへの公開パスを提供してもらえませんか？ Re: Downloading Linkserver fails miserably 大爆笑。その通りです。 🤣 私はここで問題の数を数えるのをずいぶん前にやめました。オープンソースソフトウェアの代替手段と比べて、どれほど多くの独自仕様のゴミが壊れているかは、まさに奇跡的だ。無意味な「DRM」は、これらすべてに拍車をかけるものだ。あらゆる独自製品を比較すると、これが最も厄介なものだ。 私は疲れている。これと格闘するよりも、もっと使いやすい他のプラットフォームに移行する方がはるかに良い考えだ。

i.MX8QX6 – UUUフラッシュがlibusbエラーで停止する（LPDDR4行アドレスの不一致の可能性） こんにちは、 現在、以下の構成で作業を行っています。 SoC： NXP i.MX8QX6（MIMX8QX6AVLFZAC） LPDDR4: Micron MT53E768M32D2ZW-046 (AIT:C) Yoctoリリース: walnascar-6.12.34-2.1.0 Universal Update Utility を使用して imx-boot-imx8qxp-mek-sd.bin-flash_spl イメージをフラッシュしようとしています。 フラッシュ処理中にツールが停止し、最終的にLIBUSB_ERROR_NO_DEVICEを報告して、フラッシュ処理が完了しなくなります。 トラブルシューティングを実施しました 問題を特定するために、以下のことを試みました。 以前のリリースに含まれる古いimx-bootバイナリを使用してテストしました。 LF_v6.6.52-2.2.2_images_IMX8QXPC0MEK LF_v5.15.32-2.0.0_images_IMX8QXPC0MEK UUUツールの最新バージョンを使用しました フラッシュ処理を複数回繰り返した しかし、その行動は変わらない。 疑われる原因 メモリデバイスの仕様を精査した結果、社内調査により、 SoCのDDRコントローラ構成と実際のLPDDR4デバイスとの間でDDRアドレス行構成の不一致が発生している可能性があることが示唆されました。 Micronのデータシートによると、メモリデバイスは行アドレスR[16:0]（17行）を使用します。 しかし、SoCのドキュメントによると、DDRコントローラは最大16行のアドレス線（R0～R15）をサポートしているようです。 この違いから、 DDRコントローラ構成とメモリデバイスのアドレス指定方式に不一致がある可能性があると推測されます。 質問 LPDDR4構成における行アドレスの不一致が原因で、起動初期段階でUUUフラッシュ処理がLIBUSB_ERROR_NO_DEVICEエラーで停止する可能性はありますか？ これが原因である可能性がある場合、 i.MX8QX6 上のこの LPDDR4 デバイスの DDR パラメータを正しく設定するための推奨される方法は何ですか？ 構成はNXPが提供するDDRツール/RPAツールを使用して生成すべきでしょうか、それともこの特定のメモリデバイス用のリファレンス構成は既に用意されているのでしょうか？ 何かご助言やご提案があれば、大変ありがたく思います。 よろしくお願いします。 Re: i.MX8QX6 – UUU flashing stalls with libusb error (possible LPDDR4 row address mismatch) こんにちは、 @Yogesh_   私は自分のimx8qxpボードでテストしました。問題は発生していません。私は以下のコマンドを使用してflash.binファイルをフラッシュします。 uuu -b emmc .\imx-boot-imx8qxpc0mek-sd.bin-flash   Snipaste_2026-03-17_10-23-38.png ご質問にお答えします： Q1 & Q2：これはこの問題を引き起こしません Q3：DRAMの適切なパラメータを設定する必要があります。次に、新しいflash.binファイルを再コンパイルします。しかし、おっしゃる通りです。お使いのDRAMの行数は17ですが、imx8qxpがサポートする最大行数は16です。ですから、16行の別のDRAMに交換してください。つまり、最大4GB（32Gb）のLPDDR4密度をサポートするには、構成は16行2ランクでなければならない。 BR Re: i.MX8QX6 – UUU flashing stalls with libusb error (possible LPDDR4 row address mismatch) UUUツールがハングアップ／停止する問題を解決するための代替案をご提案いただけますでしょうか？以前のバージョンと最新バージョンのUUUツール両方を試してみましたが、依然として同じエラーが発生します。 Re: i.MX8QX6 – UUU flashing stalls with libusb error (possible LPDDR4 row address mismatch) ご返信ありがとうございます。 Yoctoで生成されたimx-boot-imx8qxp-mek-sd.bin-flash_splとflash.binイメージの両方のログを添付しました。flash.binはRPAツールを使用して設定され、SCFWポーティングキットでビルドされ、正常に起動しています。 Re: i.MX8QX6 – UUU flashing stalls with libusb error (possible LPDDR4 row address mismatch) こんにちは、 @Yogesh_ 以下のコマンドを実行した結果はどうなりますか？ uuu -lsusb BR Re: i.MX8QX6 – UUU flashing stalls with libusb error (possible LPDDR4 row address mismatch) こんにちは、 @Yogesh_ 以下のコマンドは使用しないでください sudo uuu -v -b emmc_all imx-boot-imx8qxp-mek-sd.bin-flash_spl 以下のコードを使用してください。 uuu -b emmc imx-boot-imx8qxp-mek-sd.bin-flash_spl 1. Windows OS上でuuuツールを実行してみてください。 2. 下記のコマンドの結果を共有してください。 uuu -lsusb BR

LS1043 DDR DQS vs DQ Calibration Hi, I am running QCVS DDR 1D margin test on my board, and I am confused about how this test runs internally. My questions are: Q1: The 1D margin test sweeps the strobe signal in the data eye for each byte lane. How is it achieved? I don't see any configuration register for adjusting the data eye timing for each byte lane. Is this configuration register reserved and not shown to users? Q2: Will centering the data eye for each byte lane be automatically done in the DDR initialization flow without any customer register configuration ? Re: LS1043 DDR DQS vs DQ Calibration Dear @lingjun , Regarding your questions: Q1. The tool “sweeps the strobe signal in the data eye for each byte lane, using small timing steps”, this sweep happens after the controller has already initialized using its normal internal calibration sequence. NXP does not expose these  DQS delay registers in the memory map, they are internal PHY registers accessed by the controller firmware used during training and by the QCVS validation tool.   Q2. Yes, the DDR controller performs automatic read/write leveling and strobe centering. The QCVS margin test uses this calibrated specific value timing as the reference point.   Best regards LFGP Re: LS1043 DDR DQS vs DQ Calibration Dear LFGP:  thanks your reply, It really helpful to me. But in margin test in my board occur another wired question.  From  QCVS FAQ Guide.pdf the  bright green cells means which the controller  automatic choose strobe center point. My test result show below, the Lane 0~2  have the bright green cells,but Lane 3 don't have bright green cell. Q1: Does the controller choose strobe point fall into the failing regions cell and so no bright green shown in Lane3? Q2: can your give some suggestion how to deal with the Lane3 issue?  thanks very much. IMG_20260309_162518.jpg

xtest 在 IMX8MPLUS 上失败 在 imx8mplus-BB 开发板上，安装 optee，在上面运行 xtest，下面会出现以下错误。 z23cc_0-1725417836722.png 后来，我将 r = ADBG_EXPECT_TEEC_RESULT(c,TEEC_ERROR_SECURITY,res)修改为 r = ADBG_EXPECT_TEEC_RESULT(c,TEEC_ERROR_GENERIC,res)，然后又发现了下面的问题。 z23cc_1-1725417906601.png z23cc_2-1725418162989.png 非常困惑，不知道如何解决 ！ Re: xtest fails on IMX8MPLUS 这是个老话题了，你可能已经不关心答案了，但也许其他人也会遇到同样的问题，并看到这个帖子。 在我的案例中，切换到另一个软件版本似乎就能解决问题。当我使用 optee-os 和 x-test6.6.52-2.2.0 ("4.4.0") 时，测试失败的方式与您提出的相同。在 optee-os 和 x-test6.12.49-2.2.0 ("4.8.0") 上，这种情况不再重现。 如果你是从头开始构建，记得使用恩智浦的 github 仓库进行 optee 和 x-test： -https://github.com/nxp-imx/imx-optee-test -https://github.com/nxp-imx/imx-optee-os Re: xtest fails on IMX8MPLUS 你使用的是哪个版本的 BSP？ Re: xtest fails on IMX8MPLUS 事实上，就是这个提交修复了我的问题（6.12 版有，6.6 版没有）： commit c6c7967f74d4c6267750b3ff42067c004f8cad33 Author: Jens Wiklander Date: Fri Dec 13 10:01:33 2024 +0100 core: pta: secstore: decrease TA buffer install_ta() uses a buffer allocated from the heap while hashing a TA while installing it. The buffer size is 8kB which is a bit large to reliably allocate from the heap, so decrease it to 1kB. Signed-off-by: Jens Wiklander Acked-by: Jerome Forissier Reviewed-by: Etienne Carriere diff --git a/core/pta/secstor_ta_mgmt.c b/core/pta/secstor_ta_mgmt.c index 162de43be..b8dc9283c 100644 --- a/core/pta/secstor_ta_mgmt.c +++ b/core/pta/secstor_ta_mgmt.c @@ -44,7 +44,7 @@ static TEE_Result install_ta(struct shdr *shdr, const uint8_t *nw, struct tee_tadb_ta_write *ta; void *hash_ctx = NULL; size_t offs; - const size_t buf_size = 2 * 4096; + const size_t buf_size = 1024; void *buf; struct tee_tadb_property property; struct shdr_bootstrap_ta bs_ta;

MCUXpresso IDEでJ-link seggerを使用してデバッグするためのピン配置MCXN546VKLTを備えたPCBの回路を作成する こんにちは@Habib_MS 、DCDC と LDO の両方の構成用の MCXNxxxVDFT の回路が記載されたドキュメントがありますが、MCUXpresso IDE で J-link segger を使用して適切にデバッグするには、DCDC と LDO の両方の構成用の MCXN546VKLT の PCB 回路とその電源ピン配列を構築する必要があります。j-link segger を使用してデバッグするためのピン配置回路図をご指導の上、お送りください。 コアとメモリ 開発ボード Re: To make a circuit of PCB with pinouts MCXN546VKLT to debug using J-link segger with MCUXpresso I こんにちは@Elakiya 、 ご投稿ありがとうございます。 回路設計が異なるため、デバイスを LDO モードと DCDC モードの両方で同時に動作するように構成することはできません。HLQFP‑100 パッケージの場合、2 つのモード間の唯一のハードウェアの違いはDCDC_LXピンにあります。 具体的には： LDO モードで動作している場合、DCDC を無効にするには、 DCDC_LX ピンをフローティングのままにする必要があります。 DCDC モードで動作する場合、 DCDC インダクタを DCDC_LX ピンに接続する必要があります。 詳細については、最新の UG10092 (rev 5) を参照してください。     お役に立てれば幸いです。他にご質問がございましたらお知らせください。 BR セレステ Re: To make a circuit of PCB with pinouts MCXN546VKLT to debug using J-link segger with MCUXpresso I 解決策をありがとうございます

SDK 2.2.0 MKL16Z128xxx4 和 McuXpresso IDE V25.6 你好，我以前使用过 McuXpresso V19.xxx 和上述 SDK，在构建时没有问题。 将集成开发环境升级到 V25.6 后，fsl_common.c 出现问题，错误信息是 构建目标：MKL16_BLE_CLIENT_V1_0.axf 调用：MCU 连接器 arm-none-eabi-gcc-nostdlib-Xlinker-Map= " mkl16_ble_client_v1_0.map "-Xlinker --gc-sections -Xlinker -print-memory-usage -Xlinker --sort-section=alignment -Xlinker --cref -mcpu=cortex-m0plus -mthumb -T MKL16_BLE_CLIENT_V1_0_Debug.ld -o"MKL16_BLE_CLIENT_V1_0.axf"./source/LPS22HH_driver.o ./source/LSM6DS3_driver.o ./source/STHS34PF80TR_driver.o ../source/VL53L1_driver.o ./source/adc_driver.o ./source/batt_driver.o ./source/ble_driver.o ./source/cop_driver.o ./source/eeprom_driver.o ./source/fonts.o./source/i2c_driver.o ./source/init_dev_from_struct.o ./source/irq_driver.o ./source/led_driver.o ./source/lptmr_driver.o ./source/main.o ./source/mode_driver.o ./source/mtb.o。/source/oled_driver.o。/来源/semihost_hardfault.o。/source/spi_driver.o。/source/swd_driver.o。/source/uart_driver.o。/drivers/fsl_adc16.o。/drivers/fsl_clock.o。/drivers/fsl_cmp.o。/drivers/fsl_common.o。/drivers/fsl_dac.o。/drivers/fsl_dma.o。/drivers/fsl_dmamux.o。/drivers/fsl_flash.o。/drivers/fsl_gpio.o。/drivers/fsl_i2c.o。/drivers/fsl_i2c_dma.o。/drivers/fsl_llwu.o。/drivers/fsl_lpsci.o。/drivers/fsl_lpsci_dma.o。/drivers/fsl_lptmr.o。/drivers/fsl_pit.o。/drivers/fsl_pmc.o。/drivers/fsl_rcm.o。/drivers/fsl_rtc.o。/drivers/fsl_sim.o。/drivers/fsl_smc.o。/drivers/fsl_spi.o。/drivers/fsl_spi_dma.o。/drivers/fsl_tpm.o。/drivers/fsl_tsi_v4.o。/drivers/fsl_uart.o。/drivers/fsl_uart_dma.o。/board/clock_config.o。/board/peripherals.o。/board/pin_mux.o。/cmsis/system_mkl16z4.o C: /nxp/mcuxpressoide_25.6.136/ide/plugins/com.nxp.mcuxpresso.tools.win32_25.6.0.202501151204/Tools/bin/.../lib/gcc/arm-none-eabi/14.2.1/../../../../../../arm-none-eabi/bin/ld.exe:。/drivers/fsl_common.o：在函数 `__assertion_failed' 中： C:\Software Projects\ConSyTech\MKL16_BLE_CLIENT_V1_0\workspace\MKL16_BLE_CLIENT_V1_0\Debug/../drivers/fsl_common.c:49:(.text.__assertion_failed+0x10)：对 “dbgConsole_printf” 的未定义引用 已用内存区域大小 区域大小%已用内存年龄 程序闪存： 12728B 128KB 9.71% Sram: 2968 B 16 KB 18.12% collect2.exe：错误：LD 返回 1 退出状态 make[1]：*** [makefile:48: MKL16_BLE_CLIENT_V1_0.axf] （译注：MKL16_BLE_CLIENT_V1_0.axf）。错误 1 make：*** [makefile:39: all] 错误 2 " make-r-j8 all " 以退出代码 2 终止。版本可能不完整。 08:49:54 版本失败。3 个错误，0 个警告。(耗时 430 毫秒） 请教如何纠正。 克莱斯 Re: SDK 2.2.0 MKL16Z128xxx4 and McuXpresso IDE V25.6 你好@claeskjellstrom 请添加 debug_console 和 serial_manager 元器件。如果问题仍然存在，请分享您的项目，我将帮助您进行检查。   谢谢！   BR 爱丽丝 Re: SDK 2.2.0 MKL16Z128xxx4 and McuXpresso IDE V25.6 嗨，Alice，因为时间有点紧，我又换回了 11.9.1Build 2710 版的集成开发环境，但现在的问题似乎是我根本看不到"Clocks Diagram" ，MKL02 和 MKL16 MCU 都是如此。它们之前一直在工作，但无论" 关于透视" ，我都看不到它们，而且由于它是一个裸金属项目，一直在低功耗（不同的时钟设置）下运行，所以非常依赖它们。说来话长，我尝试了各种方法，最后在 MKL02 项目中，通过更改 mexfile，我现在可以看到它们了。 如果我从一个完全空白的项目开始，除了某些文件外，总是看不到时钟图？ 此致 克莱斯       Re: SDK 2.2.0 MKL16Z128xxx4 and McuXpresso IDE V25.6 通过删除 x:// Program Data 文件夹/NXP/!!!!!!!!!delete 下以前版本的所有安装文件解决了这个问题。 Re: SDK 2.2.0 MKL16Z128xxx4 and McuXpresso IDE V25.6 您好， 谁能描述一下 mcuXpresso 版本和 mcu 配置工具之间的关系？如前所述，我使用的是 IDE 11.9.1，并尝试了不同版本的配置工具。我用 MKL16Z128xxx 的正确 SDK 制作了一个干净的项目，调用了所有驱动程序（fsl）等。据我所知，如果你有很久以前的配置工具生成的 mex 文件，你就不需要下载它，但显然版本真的很糟糕。当我运行配置工具作为独立组网 (SA)时，我收到的消息要么是太旧的版本，要么是更新版本。似乎什么都不合适。 Re: SDK 2.2.0 MKL16Z128xxx4 and McuXpresso IDE V25.6 您好， 对所附的屏幕转储有何评论？

リポジトリからの例のインポートに失敗しました こんにちは、NXPチーム VS Codeを使ってサンプルをインポートすると、必ず「'west'ツールが見つかりません」というエラーが表示されます。どうすればいいでしょうか？ VSCODE を使用して exsample をインポートすると、常に「'west' ツールが見つかりません」というエラーが発生します。どうすればいいですか？ ありがとう ハリー LPC55xx Re: Import Example from Repository fail 我已近解决了 すでに解決しました。

S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot Hardware: Board: S32G399A-VNP-RDB3 Boot Sequence: U-Boot loads M7 binary → startm7 command → Linux boots on A53 Software: M7 Core: RTD 5.0.0 (S32_RTD_5_0_0_QLP03_D2505) with FreeRTOS and IPCF A53 Cores: Linux Scarthgap BSP 46 Development Tool: S32 Design Studio for S32 Platform 3.5 Current Working Status: I have coupled several M7 example applications that work correctly: CAN communication DIO (LED control) GPT (timers) All these applications function properly in M7 standalone mode. But when I try and add the IPCF example to this, I'm facing the below problem. When the M7 RTD application calls Mcu_InitClock(), the A53 side experiences corrupted UART output and system hang. After U-Boot executes the startm7 command, the A53 becomes unresponsive and cannot proceed to Linux boot. U-Boot Command Sequence: => dcache off => mw.q 0x34000000 0x0 0x60000 => fatload mmc 0:2 0x80000000 myBin.bin => cp.b 0x80000000 0x34300000 ${filesize} => startm7 0x34500400 => boot Observed Behavior with Mcu_InitClock() M7 Console: Successfully displays all logs for UART, CAN, and DIO examples M7 application runs normally and all peripherals function correctly A53/U-Boot Console: Displays garbage characters: �c?�p8�p� System becomes completely unresponsive Cannot proceed to Linux boot I have also noticed that the linux device tree specifies the IPCF address range used for PFE reservations, I have modified the device tree with proper reservations for IPCF address range. [Linker snippet: MEMORY { int_itcm : ORIGIN = 0x00000000, LENGTH = 0x00000000 /* 0KB - Not Supported */ int_dtcm : ORIGIN = 0x20000000, LENGTH = 0x0000E000 /* 64K */ int_dtcm_stack : ORIGIN = 0x2000E000, LENGTH = 0x00002000 /* 8K */ int_sram_shareable : ORIGIN = 0x24000000, LENGTH = 0x00004000 /* 16KB */ int_hse_sram_shareable : ORIGIN = 0x22C00000, LENGTH = 0x00004000 /* 16KB */ IPCFsharedRAM (RW) : ORIGIN = 0x34000000, LENGTH = 0x00300000 /* 3MB */ int_sram_c0 : ORIGIN = 0x34300000, LENGTH = 0x00200000 /* 2.0MB - M7_0 code/data */ int_sram_no_cacheable_c0 : ORIGIN = 0x34500000, LENGTH = 0x00100000 /* 1MB, includes int_results */ ram_end_c0 : ORIGIN = 0x34600000, LENGTH = 0x00000000 /* End of core 0 ram */ int_sram_c1 : ORIGIN = 0x34600000, LENGTH = 0x00100000 /* 1.0MB */ int_sram_no_cacheable_c1 : ORIGIN = 0x34700000, LENGTH = 0x00080000 /* 512KB */ ram_end_c1 : ORIGIN = 0x34780000, LENGTH = 0x00000000 /* End of core 1 ram */ int_sram_c2 : ORIGIN = 0x34780000, LENGTH = 0x00100000 /* 1MB */ int_sram_no_cacheable_c2 : ORIGIN = 0x34880000, LENGTH = 0x00080000 /* 512KB */ ram_end_c2 : ORIGIN = 0x34900000, LENGTH = 0x00000000 /* End of core 2 ram */ int_sram_c3 : ORIGIN = 0x34900000, LENGTH = 0x00000000 /* 0MB */ int_sram_no_cacheable_c3 : ORIGIN = 0x34900000, LENGTH = 0x00000000 /* 0KB */ ram_end_c3 : ORIGIN = 0x34900000, LENGTH = 0x00000000 /* End of core 3 ram */ ram_rsvd2 : ORIGIN = 0x34900000, LENGTH = 0x00AFFFFF /* End of SRAM */ LLCE_CAN_SHAREDMEMORY : ORIGIN = 0x43800000 LENGTH = 0x3C800 LLCE_LIN_SHAREDMEMORY : ORIGIN = 0x4383C800 LENGTH = 0xa0 LLCE_BOOT_END : ORIGIN = 0x4383C8A0 LENGTH = 0x50 LLCE_MEAS_SHAREDMEMORY : ORIGIN = 0x4384FFDF LENGTH = 0x20 } ] I felt the garbage value was becuase the RTD Mcu_InitClock() function calls Clock_Ip_ResetClockConfiguration(), which attempts to write all MC_CGM MUX selectors. This includes MC_CGM_1 registers that control A53_CORE_CLK and XBAR_CLK.(?) When M7 reconfigures these shared clock sources, the A53 LinFlexD_0 UART loses its correct clock configuration, resulting in corrupted output and subsequent system hang. I would appreciate guidance on the following points: 1. Clock Initialization Sequence What is the recommended RTD clock initialization approach for AMP mode when U-Boot manages the clock tree? Should M7 skip Mcu_InitClock() entirely? Is there a specific API or configuration to enable only M7 partition clocks without affecting shared resources? 2. Is there a reference project or application note that demonstrates RTD with IPCF in AMP mode using the U-Boot boot flow? I would requrest someguidance on proper clock and resource partitioning for AMP scenarios. So, I would greatly appreciate your insights on this if you could help me with either; Documentation or guidelines for RTD initialization sequence in AMP mode Required U-Boot or ATF modifications to properly configure M7 peripheral clocks XRDC configuration examples for M7 and A53 resource partitioning Reference to any application notes or example projects for this use case I did come across scattered community posts on similar issues, but was not able to conclude anything. Came cross this document today [https://community.nxp.com/pwmxy87654/attachments/pwmxy87654/nxp-designs%40tkb/692/1/S32G_Bootloader_V1-2022.0909.pdf] and felt it is closer to what I'm facing and would appreciate if there was a cleaner and updated version of this. Thankyou. Re: S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot That's a great piece of advise 😊 Thankyou for your time in actually reading my questions and answering them. Re: S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot Hello, @sanchez  Thanks for your post. The issues are likely caused by the clock/resource, etc. confliction between M and A cores For multi-core working on S32G, it is suggested introducing a bootloader to boot the board, the sample method is documented in AN13750 BR Chenyin Re: S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot Hello, @sanchez  You are welcome, it is my pleasure to assist. BR Chenyin Re: S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot Adding few more details regarding the versions I'm using: Linux BSP 46 EB tresos AutoCore 8.8.7 for S32G3 GoldVIP-S32G3-1.15.0 S32DS.3.6.1 SW32G_RTD_4.4_5.0.0 SW32G_RTD_4.4_5.0.0_QLP04 SW32G_IPCF_4.11.0 S32G Real-Time security Crypto Driver(5.0.0 QLP01) - Not available S32G Safety Software Framework (2.0.3) - Not available S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot Hi @chenyin_h  As suggested by you, I'm trying to introduce a bootloader to the board following steps from AN13750. I've copied all the necessary files from plugins into the Tresos directory and have a fullt trusted license as well on the EB Tresos License Administrator. But to follow the next steps and remove un-required components, I;m getting this No License found error. I've referred to the bootloader manual and developer notes as well for GoldVIP and it is not clear to me what license is missing! Could you shed some light on this, please? S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot Hi again @chenyin_h  I've also tried installing this version, but I got this error while activating the license; Am i missing something? Activating NodeLocked License 6xxx-xxxx-xxxx-xxxx, Number Of Licenses: 1 Status: 4, Creating request Status: 5, Request created Status: 6, Context created Status: 7, Connected to remote server Status: 8, Request Sent Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 10, Waiting for response Status: 9, Polling for response Status: 11, Done ERROR: flxActAppActivationSend (50040,41147,10248) The quantity specified exceeds maximum quantity allowed (0). Connection to FlexNet Operations Server failed. Re: S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot Hello, @sanchez  Thanks for your reply. For building with bootloader project, I suggest using the following tool(EB tresos studio 27.1)instead of "EB tresos AutoCore 8.8.7 for S32G3". chenyin_h_0-1770606533038.png BR Chenyin Re: S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot Sure, thankyou Re: S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot Hello, @sanchez  Thanks for your reply. According to the log you shared, it is because "quantity specified exceeds maximum quantity allowed". As you may know, EB is not NXP's product, we obtained evaluation licenses from EB, and while users exceed the quantity EB defined, the license shown in the download page could not be used any more. Let me report it soon and usually it would be updated in a few days, sorry for your inconvenience. BR Chenyin  Re S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot Hi @chenyin_h  I’m following up regarding the status of the license update, as it has been couple of days and I have not yet seen it reflected on your website. We are currently working against a firm timeline, so I would greatly appreciate a clear update on where things stand and the expected timeframe for completion. If possible, please also confirm that I will be notified as soon as the license becomes active and publicly available. BR Re: Re S32G399 AMP Mode M7 RTD Clock Initialization Crashes A53/U-Boot Hello, @sanchez  Now, our team is in the process of updating the activation code information in the system. It will be reflected later. Also, please check the mail of your inbox of the community. BR Chenyin

S32K376 VCU – S32DS で SPI ベースの DIO (MSDI) を実装するにはどうすればよいですか? 私は、MSDI デバイスが SPI 経由でコネクテッドされているS32K376 VCU POC ボードに取り組んでいます。 回路図から、次の MSDI 関連信号が使用されます。 schourasiya_0-1770014720752.png SPI信号: MSDI_CS、MSDI_SCLK、MSDI_MOSI、MSDI_MISO 制御/ステータス信号: MSDI_INTB、MSDI_WAKEB アナログ/MUX信号: MSDI_AMUX デジタル入力と出力に使用されるMSDI SGx / SPxピン 私はこれをMBDT（Simulink）とS32構成ツール（S32CT）を使用して実装したいのですが、正しいソフトウェアアプローチがわかりません。 具体的には、以下の点について指導が必要です。 S32CTのSPIピンを外部MSDIデバイスで動作するように設定して使用する方法 MSDI_INTB と MSDI_WAKEB をどのように構成するか(DIO vs ICU/EXTI)、MBDT でどのように処理するか MSDIデジタル入力/出力（SGx / SPx）がソフトウェアでどのようにアクセスされるか MCAL サポート パターンはありますか? それとも、カスタム SPI コマンド + アプリケーション レベルの抽象化として実装する必要がありますか? MSDI_AMUX の一般的な処理方法 (ADC パス / 使用法の想定) S32K376/96 VCU および BMS サンプル POC プロジェクト用のMBDT + S32CTを使用してこのフローを示す実用的なリファレンスまたは例はありません。 推奨される実装アプローチ（ステップバイステップまたはブロックレベル）を提案していただけますか？ Re: S32K376 VCU – How to implement SPI-based DIO (MSDI) in S32DS? こんにちは@mariuslucianand これについてコメントしていただけますか? よろしくお願いいたします。 BR、ペトル Re: S32K376 VCU – How to implement SPI-based DIO (MSDI) in S32DS? こんにちは、みんな、 誰も返信しなかったので、私は自分の方でいろいろ試してみたところ、同じVCU POCボード上でS32K396を使用して作業している際に、外部MSDIデバイスがLPSPI3経由で接続されていることがわかりました。しかし、実行時にバスフォルトが発生し、SPIの初期化が失敗します。 確認された問題 Lpspi_Ip_Init() の実行中に、コードが次の箇所でエラーを起こします。 Base->CFGR1 = PhyUnitConfigPtr->Cfgr1; デバッガーの観測結果： schourasiya_0-1776852999802.png schourasiya_1-1776853010374.png インスタンス = 3 ベースアドレス = 0x40364000 レジスターには次のように記載されています: VERID = 53248 PARAM = 53249 CR = 53249 SR = 53249 続いて：BusFault：不正確なデータアクセスエラー ハードフォルトのエスカレーション：これは、LPSPI3へのレジスタアクセス時に発生します。 以下の件についてご協力をお願いします： 添付ファイルを参照して、具体的にどの設定/構成が間違っているのでしょうか？または MSDI I/Oピンデータに正しくアクセスするために、どのような追加設定/MBDTブロックセットが必要ですか？ schourasiya_2-1776853047143.png Re: S32K376 VCU – How to implement SPI-based DIO (MSDI) in S32DS? こんにちは、 MC33CD1030 ICからデータを取得するためのSPIペリフェラルの設定方法については、以下の記事を参照してください。 方法: NXP MBDTを使用してS32K396BMS-EVB上のMSDI MC33CD1030 なお、この記事はMC33CD1030 ICとの間でデータを送受信するためのSPI構成に焦点を当てています。CD1030に関する詳細については、データシートを参照してください。 よろしくお願いいたします。 ソリン・バンシラ

MC33772B's EPAD On the bottom side of the MC33772B, there is a 5.4 mm × 5.4 mm exposed metal area. However, the PCB design guide recommends a solder mask opening of only 3.7–3.8 mm, which suggests an EPAD size of about 3.7 mm. In actual inspection, the exposed metal area on the IC bottom is 5.4 mm, which is larger than the recommended PCB opening. According to the datasheet, the region from 3.7 mm (min) to 5.4 mm (max) is specified as a PCB routing keep-out area. If 3.7 mm is the recommended EPAD size and the 3.7–5.4 mm region is defined as a PCB routing keep-out area, what is the reason that this whole region is designed as exposed metal on the bottom side of the package? Re: MC33772B's EPAD You can read more PCB design for exposed pad from page 12 below link file. AN4388: Quad Flat Package (QFP) – Application Note 5.2 Solder stencil and solder paste Re: MC33772B's EPAD I already know your answer, but what I really want to understand is why the opened metal area on the bottom side of the MC33772 is 5.4 mm. According to the application note, the solder opening area is 3.7 mm, but the device’s bottom-side metal area is 5.4 mm. Why is there a difference? According to the datasheet, the 3.7 mm to 5.4 mm region is specified as a routing keep-out zone. Given that, I would like to understand why this same 3.7–5.4 mm area is exposed as open metal on the bottom side of the device.

[ABB] [SE050C] [纳米软件包] [Zephyr] 设置 PlatformsCP 你好 客户 ABB 正在通过 nRF5340 + Zephyr 使用 SE050C1，他正在集成我们的纳米软件包 MW。 在 SCP03 中进行通信需要它 我想，第一步是编译相应的纳米包库，我相信在这一阶段会涉及到一个独特的定义，即 CONFIG_PLUGANDTRUST_SCP03 ，我能问一下如何配置/定义它吗？是否需要将预处理器定义传递给 CMake？ 此外，我还发现还有一个定义 PLUGANDTRUST_SE05X_AUTH 需要设置为 PlatformSCP03 ，这个定义与 CONFIG_PLUGANDTRUST_SCP03 有什么关系？ 谢谢， Mehdi Re: [ABB] [SE050C][Nano-package][Zephyr] setting PlatformSCP 谢谢 Michael 正确的编译流程 会是什么样子吗？ 第 1 步——一方面，使用 CMake 构建 mw 库（在 Cmake 选项中定义了 CONFIG_PLUGANDTRUST_SCP03） 第 2 步 — 在 .proj 中使用 config_plugandtrust_scp03=Y 编译 Zephyr 示例文件 我的理解是，只有 CONFIG_PLUGANDTRUST_SCP3 需要在 proj 文件中声明，而 CONFIG_PLUGANDTRUST_SCP03 是一个 Cmake 选项，对吗？ 迈赫迪 Re: [ABB] [SE050C][Nano-package][Zephyr] setting PlatformSCP 你好，迈赫迪 的定义： CONFIG_PLUGANDTRUST_SCP03 : 在编译版本中启用 SCP03 代码/库（包括 SCP03 源文件、加密依赖关系） PLUGANDTRUST_SE05X_AUTH=PlatformSCP03 :告诉运行时代码在与 SE050 通信时实际使用 SCP03 身份验证 两者都必须设置，SCP03 才能正常工作。 对于 zephyr 编译，可在 zephyr prj.conf 文件中设置定义，默认情况下全部关闭： config_plugandtrust_scp03=n config_plugandtrust_eckey=n config_plugandtrust_eckey_scp03=n config_plugandtrust_sm_apdu_mutex=n   这样就无需更改 cmake 配置。   KInd regards, Michael Re: [ABB] [SE050C][Nano-package][Zephyr] setting PlatformSCP 你好，迈赫迪 使用平台 scp 需要做的唯一一件事是 在 prj.conf 文件中设置CONFIG_PLUGANDTRUST_SCP03=y 我用 zephyr 测试了纳米软件包： 1. 在示例文件夹内的 prj.conf 文件（示例：.\workspace\modules\crypto\nxp-plugandtrust\examples\se05x_GetInfo\zephyr\prj.conf）中，只需设置以下内容：CONFIG_PLUGANDTRUST_SCP03=y 2. 版本示例：> west 版本-b frdm_k64f 模块/crypto/nxp-plugandTrust/examples/se05x_getinfo/Zephyr--pristine 3. flash 二进制文件：C:\nxp\workspace\build\zephyr\zephyr.bin 到 k64 而且很有效。 此致敬礼， Parth

Doing I/O from an interrupt handler The relevant parameters for this question are as follows: 1. IDE: S32 DS for ARM v 2.2 (Yes, I know this is old, but so is the product in question; we need to support the existing code) 2. Chip: S32K148 3. OS: Windows 11 4. System OS: Bare metal Attempting to do any kind of SPI Master transfer in an ISR hangs, and usually the API that was interrupted is a blocking I/O (I2C or SPI) call. On a blocking call (to LPSPI_DRV_MasterTransferBlocking() ), the call hangs because sysTick interrupts do not seem to be happening, so the MCU does not get a sense of elapsing time. On a non-blocking call (LPSPI_DRV_MasterTransfer() followed by LPSPI_DRV_MasterGetTransferStatus(SPI1, &byte_remaining) ), byte_remaining stays at the original value. I have attempted to add a call to  LPSPI_DRV_MasterAbortTransfer(SPI1) before calling LPSPI_DRV_MasterTransfer() for the async transfer, but the result is the same. On a semi-related question, what triggers the SysTick_Handler() ? My intuition says it should be running all the time increasing the tick count every 1ms, but putting a break point in the body of it seems to hit only some time. Strangely, it is sometimes not hit even when a blocking SPI transfer is successful, which should be arming the system timer if it was unarmed before. Another semi-related question is that in the S32 Cookbook example code for SPI, there are no use of the SDK provided APIs; the examples do all the register bit banging directly. Are there any examples that are closer to production worthy code, in that they at least call the NXP APIs instead of re-inventing the wheel? Re: Doing I/O from an interrupt handler Hello @PetrS  Thank you very much. The interrupt priority indeed solved the problem. However, I do have a question: I agree that blocking inside an ISR is not a good idea, but what is the alternative in a single threaded application? I could spin in the application context until the SPI transfer is done. That will allow other I/O interrupts to happen (my understanding is that negative priority interrupts will fire anyway; they are not disabled when a positive priority ISR is entered). But in my situation doing overlapping I/O is neither possible nor desirable. 1. It is not possible because the S32K148 is the bus master for all the buses. So if it is doing a SPI transfer in an ISR, it cannot possibly drive another I/O bus and therefore cannot trigger interrupts. 2. It is not desirable because there could be shared globals between the ISRs, so I don't want to start a new I/O until the current one is complete. For a single threaded bare metal application, what would be your recommendation to handle this situation? Re: Doing I/O from an interrupt handler Hi, OK, then simply interrupts priorities could cause this behavior. The blocking API hangs simply because the LPSPI ISR cannot run while the GPIO ISR is active if both interrupts have the same priority. The blocking call waits for the ISR to finish the transfer and post the semaphore - but that ISR never gets CPU time until the GPIO ISR exits. The SDK’s driver indeed finishes transfers in the LPSPI interrupt, and only then posts the semaphore to release the blocking call, so equal‑priority ISRs will deadlock the transfer this way.  The non‑blocking API behaves the same: if called from a GPIO ISR of equal priority, the LPSPI ISR cannot preempt it, so byte_remaining never changes because the driver state machine is never serviced by the LPSPI IRQ. Only after raising LPSPI to a higher priority (numerically lower value) will the LPSPI interrupt fire immediately, complete the transfer, and allow both blocking and non‑blocking APIs to work as expected. Try  /* Smaller number = higher priority on Cortex-M */ INT_SYS_SetPriority(SysTick_IRQn, 0);     // if you rely on tick timeouts INT_SYS_SetPriority(LPSPI1_IRQn, 1);      // must be higher than GPIO INT_SYS_SetPriority(PORTC_IRQn, 2);       // your button’s PORTx IRQ   Note: regardless of the priority fix, it’s still advisable not to use the blocking SPI API inside an ISR, and likewise not to wait inside an ISR for a non‑blocking transfer to finish. The S32K LPSPI driver progresses transfers in its interrupt handler, and long ISRs can prevent other interrupts from running.   BR, Petr Re: Doing I/O from an interrupt handler Hello @PetrS  Thank you for your response, but I am afraid I don't really understand it. What you seem to be saying is that doing blocking I/O inside an ISR is a bad idea, and I agree. But why should it not work? The tick counter increments in an interrupt handler that priority -1, that is higher than any I/O interrupt priority. And I am not changing any interrupt mask in my code; does the driver change it under the hood? Our application is bare metal (single threaded), so waiting in an ISR context and application context is pretty much the same thing. The only difference is that in an ISR context, other I/O interrupts will be blocked. But this is exactly what I want anyway. The timer ISR, however, should not be blocked because of the higher priority. I have tried adding a call to ENABLE_INTERRPUTS() on the first line of the ISR, but it made no difference. I have tried the non-blocking version also, and that also hangs, in a different way. On a non-blocking call (LPSPI_DRV_MasterTransfer() followed by LPSPI_DRV_MasterGetTransferStatus(SPI1, &byte_remaining) ), byte_remaining stays at the original value. I have attempted to add a call to  LPSPI_DRV_MasterAbortTransfer(SPI1) before calling LPSPI_DRV_MasterTransfer() for the async transfer, but the result is the same. Both of the above API calls are made from the ISR. The use case is that if the user presses a button, a GPIO interrupt is fired and it wants to read a value over SPI. One thing worth pointing out again is that the API that the ISR is interrupting is a blocking SPI transfer. Adding a call to LPSPI_DRV_MasterAbortTransfer() in the ISR before starting the new transfer also did not help. I am on a very tight deadline on this issue; any help is greatly appreciated. Re: Doing I/O from an interrupt handler Hi, Blocking I/O from an ISR won’t work with the S32K1 SDK. LPSPI_DRV_MasterTransferBlocking() waits on an OSIF semaphore; in ISR context there’s no place to block and no tick/time base to advance, so it hangs. Use the non‑blocking API (LPSPI_DRV_MasterTransfer) and complete the transfer in the LPSPI ISR/callback, then signal a task/main loop. Also, SysTick fires on timer wrap, but its handler only runs when not masked and with sufficient NVIC priority—so if PRIMASK is set or you’re in a higher‑priority ISR, it will be deferred.  The cookbook projects are deliberately lightweight, showing peripheral use directly without the higher‑level driver abstractions; they’re intended as learning starting points, not production usage. If you want NXP driver‑style examples, look to SDK, or rather RTD driver/example projects rather than the cookbook.   BR, Petr Re: Doing I/O from an interrupt handler Hi, even though it now “works” you should still discourage doing the SPI transfer inside the ISR.  If you ever change priorities later, or add another peripheral, you can easily re‑create the deadlock condition you just diagnosed. The safest design would be always to keep ISRs short and defer real work to the main loop. Use the ISR only as a trigger; perform the SPI transfer synchronously in main() or as a non‑blocking transfer initiated in the ISR but completed by the LPSPI ISR, and main waits for the completion flag. BR, Petr

弗劳恩霍夫 IIS 将主办 2014 年飞思卡尔®杯欧洲、中东和非洲地区面向有志工程师的决赛 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 位于德国埃尔兰根的弗劳恩霍夫集成电路研究所（与汤姆逊合作）发明了我们目前在智能手机和媒体播放器中广泛使用的 MP3 文件。他们拥有超过 20,000 名研究人员，是德国乃至全球研发界的一支力量。 该学院将于2014年4月29日至30日举办飞思卡尔杯2014年欧洲、中东和非洲地区决赛。 对于参加活动的学生团队来说，这是一个绝佳的机会，可以一睹工程研发的最佳成果，并与塑造未来世界的弗劳恩霍夫研究所的优秀工程师进行交流。 请参阅新闻稿20130715_Freescale_2014 - 弗劳恩霍夫集成电路研究所 IIS 飞思卡尔杯内容

How to refund a wrong transaction How do I get a refund from Phone, for wrong transaction?076995-95414 - If you mistakenly sent money to the wrong number on Phone it is generally ... Functional Safety

MC33774の突然の停電 こんにちは、コミュニティの皆様 MC33774 の電源が突然失われた場合、どのレジスタが停電前の情報を保持しますか?データシートに関連するコンテンツが見つかりませんでした。助けていただけますか？ありがとう。 幸運をお祈りしています。 Re: Sudden power outage of MC33774 助けてくれてありがとう！ Re: Sudden power outage of MC33774 こんにちはヤンさん VBATUV が検出されると、POR が生成され、MC33774A はディープ スリープ モードに入ります。 Capture.JPG BR、トーマス

发送时 CAN 忙 嗨，恩智浦社区、 我重定向了 CanIf_RxIndication 函数。当将 CAN 模块设置为环回模式时，测试成功，发送和接收的数据一致。 然而，当我退出环回模式时，却无法发送报文，Can_43_FLEXCAN_Write 函数返回 0x02（忙）。 MCU 的 tx 引脚与 rx 引脚数据同步，而不是预期发送的数据。Rx 数据比 tx 数据慢约 130ns，而且是连续发生的（大约每秒发送一帧）。 收发器是 TJA1043。我已将 STB 和 EN 引脚设置为高电平。CANH 和 CANL 保持不变。 下面是 ESR 寄存器的信息。请帮助排除可能的原因。 非常感谢！ Johnson97_2-1767016016038.png Johnson97_3-1767016132618.png Re: CAN is busy when transmit Hi@Johnson97 在你提供的项目中，你的时钟配置完全错误。 您的 FXOSC 时钟为 20MHz Senlent_0-1767076783748.png 您设置的 MFI 为 120，ODIV2 为 4，超出了 PLL VCO 输出频率（240）的范围。 Senlent_3-1767076930306.png Senlent_2-1767076869206.png 您必须遵循参考手册中的要求： Senlent_4-1767077918366.png 供你参考： Senlent_5-1767077948858.png Senlent_6-1767077983979.png Senlent_7-1767078011090.png 最后，不要忘记重新配置 FlexCan 的波特率设置。 Re: CAN is busy when transmit 抱歉，为该项目购买的 Autosar 软件包已指定使用此版本的 RTD。 因此，我需要根据该版本配置 mcal，并验证其是否无误。 您能安装这个版本并帮我排除故障吗？ Re: CAN is busy when transmit Hi@Johnson97 您能否将 RTD 更新到新版本，或者修改 S32 DS 上的测试例程，以便我为您进行检查？(我还没有安装 RTD 版本）。 Re: CAN is busy when transmit 请查看随附的文件。RTD 软件包的版本是 sw32k3_s32m27x_rtd_rtd_r21-11_4.0.0_p19_d2403 Re: CAN is busy when transmit Hi@Johnson97 请分享您的项目，我将花一些时间为您进行审查。 Re: CAN is busy when transmit 非常感谢。问题已经解决。 除上述问题外，CAN 波特率相关寄存器的配置也与手册中规定的有效值不符。 微控制器 tx 引脚的波形符合预期。随后的问题应与收发器有关。 再次感谢您！

MCU-Linkデバッグプローブツールを使用してフラッシュロックされたLPC4088を一括消去する方法 こんにちは、 MCU-Link デバッグ プローブを使用して、外部フラッシュを備えた LPC4088 マイクロコントローラをプログラムしています。「LinkServer.exe」を使用して正常にフラッシュできましたMCU-Link デバッグ プローブ SWD インターフェイスを介したコマンド ツール。LPC4088にリリース（ロック）バージョンのファームウェアをフラッシュした後、「LinkServer.exe」経由でMCU-Linkデバッグプローブを使用してロック解除または一括消去することができませんでした。ソフトウェア。UART ブートローダー モードで Magic ソフトウェアを使用してロックを解除しました。しかし、MCU-Link デバッグ プローブは使用できませんでした。 MCU-Link デバッグ プローブ SWD インターフェイスを使用して LPC4088 のロックを解除する方法を教えてください。 ありがとうございます。 Re: How to mass erase flash locked LPC4088 using MCU-Link Debug Probe tool こんにちは@asanga_viraj LPC についてまだ質問がある場合は、LPC 製品フォーラムでチケットを作成してください。あなたの質問はすぐにそこにCAN表示されます。 この問題に関して、まだ解決していない場合は、フラッシュのリリースバージョンをロックする方法をお知らせください。   よろしくお願いします。 BR アリス Re: How to mass erase flash locked LPC4088 using MCU-Link Debug Probe tool こんにちは、アリス。 SWD インターフェースを使用して CP2 レベルロックされた LPC4088 のロックを解除する方法を説明していただけますか? ありがとうございます。

S32K344 FlexCAN 示例 CAN FD 正常模式：CAN0_Tx 和 Rx 上无信号 大家好 我正在使用 S32 Design Studio 3.6.5 和 FlexCAN IP 示例处理 S32K344 MCU。 我能够在内部环回模式下成功运行 FlexCAN 示例（并验证 Rx 缓冲区上的数据），但当我将其配置为用户/正常模式时，在物理 CAN 引脚（CAN0 TX/RX）上看不到任何活动。此外，生成的代码中还存在语法错误。 问题 生成代码后： 文件 generate/src/Siul2_Ip_Port_PBcfg.c 包含语法错误 即使我手动修复了语法错误以允许项目构建，但仍然没有使用逻辑分析器在CAN0 TX/RX引脚上观察到任何CAN活动。 以下是我的设置详情以及我迄今为止所做的尝试。 外设视图中的 FlexCAN 配置 FlexCAN 实例：CAN0 模式：启用 BRS 的 CAN FD 标称比特率500 kbps 数据比特率： 2 Mbps 时钟源： 24MHz 轮询模式（无中断） 尝试引脚配置 我尝试对 CAN0 引脚进行如下明确配置： PTA27 PTA28 PTD13 PTD14 采取的措施 通过 管理 SDK 元器件 添加了 Pins 和 Ports 元器件 为外围元器件添加了 Siul2_Port 使用 MSCR（FlexCAN 的 ALT 功能）配置上述引脚 再生代码 如果能就正确的 CAN 实例、引脚复用或已知的工具问题提供指导，我们将不胜感激。 Re: S32K344 FlexCAN example CAN FD normal mode: no signals on CAN0_Tx and Rx 更新：通过在外围设备 > 元器件中添加端口，并将引脚添加为 MSCR 索引，我得以生成正确的代码。 但在 PTA27 引脚上无法获得 CAN0 Tx 信号的问题依然存在。我用 Dio GPIO 示例切换了 PTA27，效果很好，但在 CAN FD 上却没有显示任何信号。 PFA 更新项目 zip。 Re: S32K344 FlexCAN example CAN FD normal mode: no signals on CAN0_Tx and Rx 嗨@pariks_hit 请参阅附件中的演示，RTD 为 3.0.0和 S32K3X4EVB。 Re: S32K344 FlexCAN example CAN FD normal mode: no signals on CAN0_Tx and Rx HI 谢谢你的压缩包，我使用了中断，并像你的主文件那样初始化了 STB 和 EN 引脚，现在我可以看到 Tx 引脚上有东西了。不过，我发现它的 CAN ERROR 信号多于 Saleae 中的实际 CAN 信号（截图附后）。我尝试使用传统 CAN 而不是 CAN FD（在这种情况下，我只能看到 CAN ERROR 信号，而看不到其他信号）。在 CAN FD 中，改变有效载荷大小也无济于事。我还尝试像您的项目那样配置引脚 PTA6 和 PTA7，而不是 PTA27 和 PTA28，但两者的 CAN0_Tx 波形相同，因此我认为这不是引脚问题。我还附上了我的项目压缩包，以备不时之需。 请帮帮我。 image (2).png image (1).jpg Re: S32K344 FlexCAN example CAN FD normal mode: no signals on CAN0_Tx and Rx 您好， 感谢您的确认，看来问题出在我在 Saleae 逻辑分析仪上设置的比特率上，我将其设置为 500k，现在我可以看到 CAN 帧了。

S32K148 SPI クロックエラー 現在、SPI を使用してデータを送信しているときに、電源投入後の最初の SPI 送信が異常であることがわかりました。アイドル時に SPI_CLK をハイレベルに設定し、対応するポートをデフォルトのハイ出力レベルに設定しました。初期化プロセス中に、PORT_INIT が完了すると、CLK ピンはハイレベルになります。ただし、SPI の初期化が完了すると、CLK ピンはローに引き下げられます。最初の通信が到着するまで、CLK ピンは再び上昇しません。しかし、このCASEでは、私の最初のコミュニケーションは間違った形式になります。 さらに、PCBA にハードウェア プルアップがなく、ソフトウェア PORT 構成にもプルアップがない場合、CLK ピンが出力として設定され、出力がハイ レベルであっても、実際のハイ レベルを出力できません (現在、この問題を一時的に回避するためにソフトウェア プルアップを設定しています)。これをどう解決できるだろうか？ 私が使用しているMCUはFS32K148です。MCAL バージョンを図に示します。本当に助かりました！！ ERROR.jpg Init.jpg SPI_CFG.jpg

S32K358 多核调试器 我 按照文件 S32K32X_Multicore_Project_Quick_Start_Guide.pdf 中的说明 删除了 路径 C:\NXP\S32DS.3.6.0\eclipse\plugins\com.pemicro.debug.gdbjtag.pne_5.9.2.202409131555\supportFiles_ARM\NXP\S32K3xx 中的 s32K358.mac 文件 ，但 core2 仍然无法调试。能否请您帮助排除故障并找出问题所在？ 回复： S32K358 multicore Debug 您能帮我调试一下项目吗？ 回复： S32K358 multicore Debug 已经解决了，是启动文件错了