2321887_ja-JP

MCUXpresso IDEでJ-link seggerを使用してデバッグするためのピン配置MCXN546VKLTを備えたPCBの回路を作成する

こんにちは@Habib_MS 、DCDC と LDO の両方の構成用の MCXNxxxVDFT の回路が記載されたドキュメントがありますが、MCUXpresso IDE で J-link segger を使用して適切にデバッグするには、DCDC と LDO の両方の構成用の MCXN546VKLT の PCB 回路とその電源ピン配列を構築する必要があります。j-link segger を使用してデバッグするためのピン配置回路図をご指導の上、お送りください。

コアとメモリ

開発ボード

Re: To make a circuit of PCB with pinouts MCXN546VKLT to debug using J-link segger with MCUXpresso I

こんにちは@Elakiya 、

ご投稿ありがとうございます。

回路設計が異なるため、デバイスを LDO モードと DCDC モードの両方で同時に動作するように構成することはできません。HLQFP‑100 パッケージの場合、2 つのモード間の唯一のハードウェアの違いはDCDC_LXピンにあります。

具体的には：

LDO モードで動作している場合、DCDC を無効にするには、 DCDC_LX ピンをフローティングのままにする必要があります。
DCDC モードで動作する場合、 DCDC インダクタを DCDC_LX ピンに接続する必要があります。

詳細については、最新の UG10092 (rev 5) を参照してください。

お役に立てれば幸いです。他にご質問がございましたらお知らせください。

BR

セレステ

Re: To make a circuit of PCB with pinouts MCXN546VKLT to debug using J-link segger with MCUXpresso I

解決策をありがとうございます