Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
MBDT対応CDDブロック - SBC FS23 こんにちは、 SBC FS23 SDKのモデルベースデザインツールボックスに、SBC FS23用のSimulink CDDブロックを統合することも可能です。現時点では、S32K3用のツールボックスでは、Uart、i2c、MclなどのブロックのみがCDDブロックとして利用可能です。 統合提案は何ですか?SBC FS23 CDD/RTD ドライバの作業には S32DS も使用する必要がありますか? よろしくお願いします。 Re: MBDT Supported CDD Blocks - SBC FS23 こんにちは、 @vc_andre さん S32K3 向けモデルベース デザイン ツールボックスにご興味をお持ちいただきありがとうございます。 残念ながら、現時点では S32K3 ツールボックスでは SBC FS23 はサポートされていません。ただし、FUTUREのリリースに組み込むかどうかは現在評価中です。 よろしくお願いいたします。 ドラゴス
記事全体を表示
[TJA1043] Occasional Failure to Transmit or Receive CAN Messages Dear NXP Technical Team, We have encountered an occasional issue where TJA1043T is unable to transmit or receive messages properly during use. Could you please confirm whether the following CAN bus environment might affect the normal operation of TJA1043T: Source voltage: 13.72V CAN_H voltage: 2.8V CAN_L voltage: 2.2V Thanks for your support. Alex Re: [TJA1043] Occasional Failure to Transmit or Receive CAN Messages Dear Tomas, Thank you for your detailed response and insights. As you suggested, we have captured the actual CAN bus waveforms during operation on the vehicle using the oscilloscope. Please refer to the attached screenshot for the waveform details. Measurement points: CAN_H and CAN_L at the TJA1043 transceiver side Could you please help us analyze the quality of the bus signals based on the waveform? Specifically, we would like to know: (1) Whether there are any noticeable ringing, overshoot, or signal integrity issues. (2)If the signal shape and level meet the requirements for reliable CAN communication. (3)Whether any observed anomalies might contribute to occasional communication errors or error frames. Your further guidance would be greatly appreciated. Best regards, Alex Re: [TJA1043] Occasional Failure to Transmit or Receive CAN Messages Dear Alex, If I understood correctly, the differential voltage between CAN_H and CAN_L in your setup is: V_diff = CAN_H - CAN_L = 2.8V - 2.2V = 0.6V This value is below the typical threshold for a dominant state, which is usually between 1.5V and 3V in Normal mode (see datasheet Table 8). In recessive state, the bus voltages should be approximately equal and centered around 0.5 × VCC. So differential voltage of 0.6V may not be reliably interpreted as either dominant or recessive, potentially leading to communication errors. To ensure proper operation: - Confirm correct bus termination. - Ensure consistent ground potential across all nodes. - Verify that the transceiver is in Normal mode and not in Standby or Sleep mode. - Check for any external biasing or leakage affecting the bus lines. If the issue persists, capturing bus waveforms during failure events and monitoring the ERR_N pin for diagnostic flags may help identify the root cause. BRs, Tomas
記事全体を表示
Copy: Issue with Tick Length > 7 µs using FLEXIO SENT on S32K344 This post is a copy from here Hello everyone, We’re facing an issue with SENT communication software example using the S32K344 microcontroller and the CDD_SENT driver from the NXP RTD. When configuring the Tick Length above 7 µs, the SENT communication fails. Context: The SENT receiver uses the FLEXIO module, which includes two 16-bit timers. At Tick Lengths above 7 µs, messages are lost, likely due to a timer overflow during sync pulse measurement (56 ticks). Our client manually modified the TIMDEC register from 000b to 101b (FLEXIO clock divided by 256), which allowed communication to work with a Tick Length of 90 µs, though with occasional corrupted messages. Questions: Is manually modifying the TIMDEC register in the RTD a recommended approach to solve this issue? Is there a way to configure the FLEXIO clock divider properly using the S32DS Config Tool, rather than editing the RTD code manually? What do you recommend to configure FLEXIO for SENT communication with Tick Lengths greater than 7 µs? In the Config Tool, the Tick Length configuration shows a valid range from 3 µs to 5000 µs. Is it normal to allow values as high as 5000 µs?  In the RTD for I2C, we noticed that the FLEXIO timer decrement mode can be configured directly via the Config Tool using the following options: Is it expected that such configuration options are not available in the SENT RTD? Even after manually changing this parameter in the SENT RTD, the client still experiences corrupted frames (1 out of 4). Could this be related to how the timer counts high vs. low states? Has anyone encountered similar behavior? Any insights or shared experiences would be greatly appreciated! Thanks in advance, Best regards, Imad EL MASOUDI Priority: MEDIUM RTD Re: Copy: Issue with Tick Length > 7 µs using FLEXIO SENT on S32K344 Hi @RaduBraga , FLEXIO SENT driver does not support clock divider that is supported in I2C (with clock divider is written to TIMDEC). I tried to run SENT with 9us is configured for Sent Tick Length: FLEXIO SENT will receive frame from SENT device that is configured by the tool Kexplorer with some parameters as below: with description about Sync low and sync high as below: In my case: Sync low = 5 x 9 = 45 Sync high = 51 x 9 = 459 It worked. Please let them try this with their device. Best regards, Nhi
記事全体を表示
S32G3 BSP44.0: fsl-image-ubuntu looking for virtual/x86_64-fslbsp-linux-gcc-crosssdk I'm trying to build an ubuntu image for the s32g399ardb3 using the S32G3 Linux BSP44.0. I have the machine set to s32g399ardb3ubuntu and running bitbake fsl-image-ubuntu gives an error: ERROR: Nothing PROVIDES 'virtual/x86_64-fslbsp-linux-gcc-crosssdk' (but /newhome/arthur/fsl-auto-yocto-bsp44.0_s32g/sources/meta-alb/meta-alb-sdk/recipes-devtools/binutils2.34/binutils-cross-canadian_2.34.bb DEPENDS on or otherwise requires it). Close matches: virtual/x86_64-fslbsp-linux-g++ virtual/x86_64-fslbsp-linux-gcc virtual/x86_64-fslbsp-linux-go I can build the fsl-image-auto image in BSP44.0 for s32g399ardb3. I can also build the fsl-image-ubuntu image in BSP43.0 for s32g399ardb3ubuntu. The machine I am building on is: SB Version: core-11.1.0ubuntu2-noarch:printing-11.1.0ubuntu2-noarch:security-11.1.0ubuntu2-noarch Distributor ID: Ubuntu Description: Ubuntu 20.04.6 LTS Release: 20.04 Codename: focal Kernel version is 5.4.0-204-generic and ldd (Ubuntu GLIBC 2.31-0ubuntu9.18) 2.31 There are log warnings qabout the preferred version of 2.35 of glibc not available. Am I missing a package? Regards, Arthur. Full log: arthur@nmgPowerEdgeT630:~/fsl-auto-yocto-bsp44.0_s32g/build_s32g399ardb3ubuntu$ bitbake fsl-image-ubuntu Loading cache: 100% |##############################################################################################################| Time: 0:00:02 Loaded 5800 entries from dependency cache. Parsing recipes: 100% |############################################################################################################| Time: 0:00:01 Parsing of 3692 .bb files complete (3691 cached, 1 parsed). 5803 targets, 615 skipped, 2 masked, 0 errors. NOTE: Resolving any missing task queue dependencies WARNING: preferred version 2.35 of cross-localedef-native not available (for item cross-localedef-native) WARNING: versions of cross-localedef-native available: 2.31+git 2.39+git WARNING: preferred version 2.38 of binutils-cross-aarch64 not available (for item virtual/aarch64-fsl-linux-binutils) WARNING: versions of binutils-cross-aarch64 available: 2.34 2.42 WARNING: preferred version 2.35 of cross-localedef-native not available (for item cross-localedef-native) WARNING: versions of cross-localedef-native available: 2.31+git 2.39+git WARNING: preferred version 2.35 of cross-localedef-native not available (for item cross-localedef-native-dev) WARNING: versions of cross-localedef-native available: 2.31+git 2.39+git WARNING: preferred version 2.38 of binutils-crosssdk-x86_64-fslbsp-linux not available (for item virtual/x86_64-fslbsp-linux-binutils) WARNING: versions of binutils-crosssdk-x86_64-fslbsp-linux available: 2.42 WARNING: preferred version 2.35 of nativesdk-glibc not available (for item virtual/nativesdk-libc) WARNING: versions of nativesdk-glibc available: 2.39+git WARNING: preferred version 2.35 of glibc not available (for item virtual/libc) WARNING: versions of glibc available: 2.31+git 2.39+git WARNING: preferred version 2.38 of binutils-native not available (for item binutils-native) WARNING: versions of binutils-native available: 2.42 WARNING: preferred version 2.35 of nativesdk-glibc not available (for item virtual/nativesdk-libintl) WARNING: versions of nativesdk-glibc available: 2.39+git WARNING: preferred version 2.35 of nativesdk-glibc not available (for item virtual/nativesdk-libiconv) WARNING: versions of nativesdk-glibc available: 2.39+git WARNING: preferred version 2.35 of glibc not available (for item glibc-utils) WARNING: versions of glibc available: 2.31+git 2.39+git WARNING: preferred version 2.35 of glibc not available (for item glibc-dbg) WARNING: versions of glibc available: 2.31+git 2.39+git WARNING: preferred version 2.35 of glibc not available (for item glibc-dev) WARNING: versions of glibc available: 2.31+git 2.39+git WARNING: preferred version 2.35 of glibc-locale not available (for item glibc-localedata-i18n) WARNING: versions of glibc-locale available: 2.31 2.39+git WARNING: preferred version 2.35 of glibc not available (for item glibc-thread-db) WARNING: versions of glibc available: 2.31+git 2.39+git WARNING: preferred version 2.38 of binutils-cross-canadian-aarch64 not available (for item binutils-cross-canadian-aarch64) WARNING: versions of binutils-cross-canadian-aarch64 available: 2.34 2.42 WARNING: preferred version 2.35 of nativesdk-glibc not available (for item nativesdk-ldconfig) WARNING: versions of nativesdk-glibc available: 2.39+git WARNING: preferred version 2.35 of nativesdk-glibc not available (for item nativesdk-glibc-dev) WARNING: versions of nativesdk-glibc available: 2.39+git WARNING: preferred version 2.35 of nativesdk-glibc not available (for item nativesdk-glibc) WARNING: versions of nativesdk-glibc available: 2.39+git WARNING: preferred version 2.35 of nativesdk-glibc not available (for item nativesdk-glibc-utils) WARNING: versions of nativesdk-glibc available: 2.39+git WARNING: preferred version 2.35 of glibc not available (for item glibc) WARNING: versions of glibc available: 2.31+git 2.39+git WARNING: preferred version 2.35 of glibc not available (for item ldconfig) WARNING: versions of glibc available: 2.31+git 2.39+git WARNING: preferred version 2.35 of glibc-locale not available (for item glibc-locale) WARNING: versions of glibc-locale available: 2.31 2.39+git WARNING: preferred version 2.35 of glibc not available (for item virtual/libintl) WARNING: versions of glibc available: 2.31+git 2.39+git ERROR: Nothing PROVIDES 'virtual/x86_64-fslbsp-linux-gcc-crosssdk' (but /newhome/arthur/fsl-auto-yocto-bsp44.0_s32g/sources/meta-alb/meta-alb-sdk/recipes-devtools/binutils2.34/binutils-cross-canadian_2.34.bb DEPENDS on or otherwise requires it). Close matches: virtual/x86_64-fslbsp-linux-g++ virtual/x86_64-fslbsp-linux-gcc virtual/x86_64-fslbsp-linux-go NOTE: Runtime target 'binutils-cross-canadian-aarch64' is unbuildable, removing... Missing or unbuildable dependency chain was: ['binutils-cross-canadian-aarch64', 'virtual/x86_64-fslbsp-linux-gcc-crosssdk'] NOTE: Runtime target 'packagegroup-cross-canadian-s32g399ardb3' is unbuildable, removing... Missing or unbuildable dependency chain was: ['packagegroup-cross-canadian-s32g399ardb3', 'binutils-cross-canadian-aarch64', 'virtual/x86_64-fslbsp-linux-gcc-crosssdk'] ERROR: Required build target 'fsl-image-ubuntu' has no buildable providers. Missing or unbuildable dependency chain was: ['fsl-image-ubuntu', 'packagegroup-cross-canadian-s32g399ardb3', 'binutils-cross-canadian-aarch64', 'virtual/x86_64-fslbsp-linux-gcc-crosssdk'] Summary: There were 48 WARNING messages. Summary: There were 2 ERROR messages, returning a non-zero exit code. Linux BSP Re: S32G3 BSP44.0: fsl-image-ubuntu looking for virtual/x86_64-fslbsp-linux-gcc-crosssdk Linux BSP support no longer includes the Ubuntu rootfs following the migration to Poky 5.0. This limitation is also documented in the Linux BSP Release Notes for BSP version 44. Re: S32G3 BSP44.0: fsl-image-ubuntu looking for virtual/x86_64-fslbsp-linux-gcc-crosssdk Apologies this is a duplicate of https://community.nxp.com/t5/AP-Software-Support/Linux-BSP-44-build-errors/td-p/2164327 with possibly a bit more information. Regards, Arthur.
記事全体を表示
s32k144 自定义 PCB 设计板通过 SWD 连接 segger jlink 时出现问题 我需要一些关于板启动问题的建议。 我使用 FS32K144UAT0VLLT(Rev-C 参考原理图)设计了自定义 PCB。我没有将 OpenSDA 适配器包括在内--目的是通过 SWD 对 Segger J-Link 进行编程/调试。 MCU 的电源由 UJA1169TK/F 提供(如 rev-C 版)。对于 MCU,我选择P5V0作为 VDD 电压轨。所有生成的电压均按板上的预期测量;电源由外部 12 V 电源供电。 当我运行 JlinkGDBServerCL_exe 时,它立即退出,没有任何有用的输出。从命令行运行 jLink_exe 会返回报告 RESET 引脚时出现错误:“RESET(引脚 15)为高,但应为低电平。”我已将 MCU 引脚 97 直接连接到 SWD 连接器 RESET(Segger 引脚 15)。 您能告诉我问题出在哪里吗? Re: S32k144 custom pcb design board issue connecting with segger jlink via SWD 嗨,@VaneB、 我监测了示波器上的RESET信号,看来RESET引脚仍处于浮空状态。但是,我注意到在发送连接请求时,我的调试工具会将 RESET 引脚拉到低位。 我正在检查我的印刷电路板,并将确认问题是否与装配有关。 谢谢! 萨曼 Re: S32k144 custom pcb design board issue connecting with segger jlink via SWD 你好@saman001 如果可能,在连接期间使用示波器监测 RESET 线路,尝试验证其是否按预期拉低。这可以帮助确定调试器是否正确断言了 RESET 信号。 此外,尝试调整 RESET 线路上上上拉电阻的值。如果您可以使用另一个调试器,试试看问题是否还会出现,也许会有所帮助 Re: S32k144 custom pcb design board issue connecting with segger jlink via SWD @VaneB, 嗨 感谢您的快速回复和支持。 我在 RESET 引脚(MCU 引脚 97)和 VDD_MCU(5V)之间连接了一个 5k 的电阻。 MCU 的 97 针也连接到 Segger 的 15 针。 但是,我仍然收到如下相同的错误信息: 我还检查了微控制器的所有 VDD 电源电源,所有电源都通过我的 PCB 上的电源层供电,其电压等级与 VDD_MCU 相同。 此致敬礼 通过 SWD 连接目标 ConfigTargetSettings() 启动 ConfigTargetSettings() 结束 - 耗时 37us InitTarget() 启动 SWD 已选定。执行 JTAG -> SWD 切换序列。 在 RESET RESET(引脚 15)下连接为高电平,但应为低电平。请检查目标硬件。 选择了社署。执行 JTAG -> SWD 切换序列。 访问 MDM-AP 时出现通信错误。 在 Reset initTarget () 端下连接-花了 421 毫秒连接失败。通过 RESET 密码 RESET 并重试。 RESET(引脚 15)为高电平,但应为低电平。请检查目标硬件。 ConfigTargetSettings() 开始 ConfigTargetSettings() 结束 - 耗时 18us InitTarget() 开始 SWD 已选定。执行 JTAG -> SWD 切换序列。 在 RESET RESET(引脚 15)下连接为高电平,但应为低电平。请检查目标硬件。 选择了社署。执行 JTAG -> SWD 切换序列。 访问 MDM-AP 时出现通信错误。 在 RESET initTarget () 端下连接-花了 434 毫秒出现 错误:无法连接到目标设备。 有关故障排除步骤,请访问: https://kb.segger.com/J-Link_Troubleshooting Re: S32k144 custom pcb design board issue connecting with segger jlink via SWD 你好@saman001 RESET_b 是否正确上拉?MCU 需要在 RESET_b 引脚上外接一个上拉电阻(通常在 4.7 kΩ 和 10 kΩ 之间)。如果缺少此电阻,则线路可能会浮动到高位,从而使调试器无法断言正确的 RESET 信号。 此外,在尝试通过调试器进行连接之前,请确保 MCU 已正确通电,并且所有电源轨均稳定且符合规范。 BR、VaneB
記事全体を表示
Power on boot up time and security features of LPC55S36JHI48 Hi experts, Q1: Can you share any documents describing the security features of LPC55S36JHI48 ? Does LPC55S36JHI48 have PSA level 3 certificate ? any document stating it ? Q2: What is the duration of boot rom execution after power on ? What is the amount of time from power on reset release to the first instruction execution of application image ? Re: Power on boot up time and security features of LPC55S36JHI48 Yes,  I tracked internally it was successfully created. We have another team for this topic will support it. Re: Power on boot up time and security features of LPC55S36JHI48 Hi Jun,  Regarding boot time,   As you suggest creating a private ticket,  is it ok like below case I just created ? case number  00733967 https://support.nxp.com/s/case/500Tg00000PBQ5eIAH/security-features-of-lpc55s36jhi48 Re: Power on boot up time and security features of LPC55S36JHI48 @limingzhou  Please follow the link on your screenshot to request the access right. You will see the security documents after getting approved. Thanks, Jun Zhang Re: Power on boot up time and security features of LPC55S36JHI48 Hi Jun, Thanks for your quick response. Regarding boot time,  we use booting from internal flash. And I raised a case ticket some days ago, like below link. Not get feedback yet. case number  00733967 https://support.nxp.com/s/case/500Tg00000PBQ5eIAH/security-features-of-lpc55s36jhi48 Re: Power on boot up time and security features of LPC55S36JHI48 Hi Jun, Again,  I tried to open the documentation section on the device homepage.  By selecting "Secure" option,  however there us nothing document available.  Seems no access rights.  I logged in using my NXP account, Re: Power on boot up time and security features of LPC55S36JHI48 Hi @limingzhou  All LPC55S3x security documents are posted on the device homepage https://www.nxp.com/products/LPC553x#myDocument Select "Secure" option, you will see the list LPC55S36 has PSA level 3 certificate, see declaration here https://products.psacertified.org/products/lpc55s36 Regarding to your Q2 of boot time, The LPC55S3x supports booting from internal flash, external flash, or ISP mode, depending on configuration. the boot time information is not documented in any existing files. So I suggest you creating a private ticket to request it. Please address your project information and why this information is necessary to you in your ticket. Our support team will get back to you for it. Thanks, Jun Zhang
記事全体を表示
MCM-IMX8Plus評価キットを使用したIMX219カメラ検出とストリーミング 6.1-mickledore (mickledore) イメージがすでにフラッシュされている MCM-IMX8Plus 評価キットを持っています。IMX219カメラを一緒に使いたいです。調べてみると、mcm-imx8m-plus_mipi-csi1-imx219.dtb を置き換える必要があることがわかりました。このdtbはどこでCANますか? Re: IMX219 camera detection and streaming with MCM-IMX8Plus evaluation kit こんにちは、 ご質問ありがとうございます。明確さと構成を維持するために、Threadごとに 1 つの主題を扱うため、このトピックについては新しい投稿を開いてください。 よろしくお願いいたします。 Re: IMX219 camera detection and streaming with MCM-IMX8Plus evaluation kit EMMC にイメージをフラッシュしようとしています。SDカードに画像があります。それをキットに挿入しました。起動後、cl-deploy を実行すると、「No destination device」と表示されます。SD カード イメージを EMMC にフラッシュするにはどうすればよいでしょうか? 私はこのリンクを参照しています: https://mediawiki.compulab.com/w/index.php?title=MCM-iMX8M-Plus:_Yocto_Linux:_Yocto_images_on_MCM-iMX8M-Plus_eMMC のインストール Re: IMX219 camera detection and streaming with MCM-IMX8Plus evaluation kit こんにちは、 IMX219 の統合については次のリンクを参照してください。 https://github.com/nxp-imx-support/meta-imx8mp-isp-imx219/blob/LF6.6.3_P24.1/recipes-kernel/linux/imx219/0001-linux-imx-add-imx219.patch よろしくお願いいたします。
記事全体を表示
使用 MCM-IMX8Plus 评估套件进行 IMX219 摄像头检测和流媒体传输 我有 MCM-IMX8Plus 评估套件,上面已经闪存了 6.1-mickledore (mickledore) 映像。我想用它来拍摄 IMX219 相机。经过研究,我知道必须替换 mcm-imx8m-plus_mipi-csi1-imx219.dtb。在哪里可以买到这个 dtb? Re: IMX219 camera detection and streaming with MCM-IMX8Plus evaluation kit 你好 谢谢您的提问。为了帮助我们保持清晰和有条理,请为此主题开一个新帖,因为我们每个主题只处理一个主题。 顺祝商祺! Re: IMX219 camera detection and streaming with MCM-IMX8Plus evaluation kit 我正在尝试在 EMMC 上闪存镜像。我的 SD 卡上有图像。我已经把它放进了我的工具包。启动后,当我运行 cl-deploy 时,它显示 “没有目标设备”。如何将 SD 卡映像闪存到 EMMC 中? 我指的是这个链接 : https://mediawiki.compulab.com/w/index.php?title=MCM-iMX8M-Plus:_Yocto_Linux:_Installing_Yocto_images_onto_MCM-iMX8M-Plus_eMMC Re: IMX219 camera detection and streaming with MCM-IMX8Plus evaluation kit 你好 您可以参考下一个链接中的 IMX219 集成: https://github.com/nxp-imx-support/meta-imx8mp-isp-imx219/blob/LF6.6.3_P24.1/recipes-kernel/linux/imx219/0001-linux-imx-add-imx219.patch 顺祝商祺!
記事全体を表示
[iMXRT1064 DMA/XBAR] Trigger DMA from GPIO rising edge Hi, I'm using iMXRT1064. I'm trying to trigger a DMA channel to start transfer after GPIO rising edge, without any CPU involvement. The only approach I found is to route GPIO signal through XBAR, and set DMA channel source to XBAR Request #{0,1,2,3}, but unfortunately the DMA channel does not start. For sanity, I changed DMA source to DMA Always On, and channel started on enable - so issue is not incorrect DMA channel configuration. I attached minimal MXUXpresso project that tries to do the above: CLOCK_EnableClock(kCLOCK_Dma); CLOCK_EnableClock(kCLOCK_Iomuxc); CLOCK_EnableClock(kCLOCK_Xbar1); --- DMAMUX_SetSource(DMAMUX, 0, (uint8_t)kDmaRequestMuxXBAR1Request0); IOMUXC_SetPinMux(IOMUXC_GPIO_AD_B0_15_XBAR1_IN25, 0U); XBARA_SetSignalsConnection(XBARA1, kXBARA1_InputIomuxXbarIn25, kXBARA1_OutputDmaChMuxReq30); ---- AT_NONCACHEABLE_SECTION_ALIGN( static edma_tcd_t _test_tcd[1], sizeof(edma_tcd_t) ); AT_NONCACHEABLE_SECTION_ALIGN( static uint32_t _test_dest, sizeof(uint32_t) ); AT_NONCACHEABLE_SECTION_ALIGN( static uint32_t _test_source, sizeof(uint32_t) ); static void _dma_callback( struct _edma_handle *handle, void *userData, bool transferDone, uint32_t tcds ) { PRINTF("DMA callback called!\n"); } ---- EDMA_DisableChannelRequest(BOARD_DMA0_CH0_Handle.base, BOARD_DMA0_CH0_Handle.channel); _test_source = 12345; _test_dest = 0; xbara_control_config_t config; config.activeEdge = kXBARA_EdgeRising; config.requestType = kXBARA_RequestDMAEnable; XBARA_SetOutputSignalConfig(XBARA1, kXBARA1_OutputDmaChMuxReq30, &config); edma_transfer_config_t transfer_config; EDMA_PrepareTransferConfig( &transfer_config, (void *)&_test_source, sizeof(uint32_t), sizeof(uint32_t), (void *)&_test_dest, sizeof(uint32_t), sizeof(uint32_t), sizeof(uint32_t), sizeof(uint32_t) ); EDMA_TcdReset(_test_tcd); EDMA_TcdSetTransferConfig(_test_tcd, &transfer_config, NULL); EDMA_TcdEnableInterrupts(_test_tcd, kEDMA_MajorInterruptEnable); EDMA_SetCallback(&BOARD_DMA0_CH0_Handle, _dma_callback, NULL); EDMA_InstallTCD(BOARD_DMA0_CH0_Handle.base, BOARD_DMA0_CH0_Handle.channel, _test_tcd); EDMA_EnableChannelRequest(BOARD_DMA0_CH0_Handle.base, BOARD_DMA0_CH0_Handle.channel); I would appreciate any help in solving this. i.MXRT 106x Re: [iMXRT1064 DMA/XBAR] Trigger DMA from GPIO rising edge I have found the issue - this is a bug in Config Tools code generation. XBAR clock is enabled at `pin_mux.c`, but afterwards gets disabled at `clock_config.c` - so after initializations XBAR clock remains disabled. Enabling it solves the issue.
記事全体を表示
IMX6ULLのGPMI機能を使用してNANDを操作する 図に示すベアマシン構成の後にチップセレクトとアドレスラッチがないのはなぜですか?    
記事全体を表示
Using the GPMI function of IMX6ULL to operate the NAND Why is there no chip select and address latch after the bare machine configuration shown in the figure?    
記事全体を表示
Secure Boot Fails at zImage Authentication - HAB State: 0x99 on i.MX with U-Boot 2024.04 Dear NXP Support, I’m working on enabling secure boot on a custom board based on an NXP i.MX SoC, using the following U-Boot version: U-Boot 2024.04+gen7+g0b041b8cc+dirty-wip (Apr 02 2024 - 10:58:58 +0000) During the boot process, the image loads correctly from flash to RAM, but authentication of the zImage fails. Below is the relevant boot log: Authenticate image from DDR location 0x80800000... Secure boot enabled HAB Configuration: 0xcc, HAB State: 0x99 No HAB Events Found! Authenticate zImage Fail, Please check Observations: Secure boot is enabled. Image is successfully loaded to DDR. No HAB events are reported. HAB configuration is 0xCC, and HAB state is 0x99. The system fails at authentication of the zImage. Questions: What does a failed authentication with no HAB events typically indicate? Is zImage the correct image format to sign, or should it be wrapped in a FIT image or Image format (Image)? Could the failure be due to misalignment, missing padding, or CSF-related issues? Are there specific U-Boot requirements or patches for secure boot with zImage in recent versions? Could you please help me understand what might be causing this authentication failure? I have attached full boot logs and signing details for your reference. U-Boot 2024.04+gen7+g0b041b8cc+dirty-wip (Apr 02 2024 - 10:58:58 +0000) DRAM: 128 MiB Core: 45 devices, 10 uclasses, devicetree: separate MMC: Loading Environment from SPIFlash... SF: Detected w25q256 with page size 256 Bytes, erase size 64 KiB, total 32 MiB OK In: serial Out: serial Err: serial Net: No ethernet found. Hit any key to stop autoboot: 0 SF: Detected w25q256 with page size 256 Bytes, erase size 64 KiB, total 32 MiB ubi0: attaching mtd3 ubi0: scanning is finished ubi0: attached mtd3 (name "ubi-partition", size 31 MiB) ubi0: PEB size: 65536 bytes (64 KiB), LEB size: 65408 bytes ubi0: min./max. I/O unit sizes: 1/256, sub-page size 1 ubi0: VID header offset: 64 (aligned 64), data offset: 128 ubi0: good PEBs: 504, bad PEBs: 0, corrupted PEBs: 0 ubi0: user volume: 2, internal volumes: 1, max. volumes count: 128 ubi0: max/mean erase counter: 29/24, WL threshold: 4096, image sequence number: 128498004 ubi0: available PEBs: 228, total reserved PEBs: 276, PEBs reserved for bad PEB handling: 0 UBIFS (ubi0:0): UBIFS: mounted UBI device 0, volume 0, name "rootfs", R/O mode UBIFS (ubi0:0): LEB size: 65408 bytes (63 KiB), min./max. I/O unit sizes: 8 bytes/256 bytes UBIFS (ubi0:0): FS size: 13997312 bytes (13 MiB, 214 LEBs), journal size 2027648 bytes (1 MiB, 31 LEBs) UBIFS (ubi0:0): reserved for root: 0 bytes (0 KiB) UBIFS (ubi0:0): media format: w4/r0 (latest is w4/r0), UUID A179EEE8-902D-42EF-837B-932CC0EC38EE, small LPT model Loading file '/boot/zImage' to addr 0x80800000... Done Loading file '/boot/power.dtb' to addr 0x80c00000... Done Kernel image @ 0x80800000 [ 0x000000 - 0x3e41a8 ] ## Flattened Device Tree blob at 80c00000 Booting using the fdt blob at 0x80c00000 Working FDT set to 80c00000 Authenticate image from DDR location 0x80800000... Secure boot enabled HAB Configuration: 0xcc, HAB State: 0x99 No HAB Events Found! Authenticate zImage Fail, Please check Any guidance or reference to known issues would be greatly appreciated. Thank you in advance for your support! Best regards, LoKI Evaluation Board Re:Secure Boot Fails at zImage Authentication - HAB State: 0x99 on i.MX with U-Boot 2024.04 Hi @Harvey021  I'm using NXP's official Code Signing Tool (CST) to sign the Linux kernel image (`zImage`) for secure boot on an i.MX6ULL platform. The signing process completes successfully with the following output: SignServer engine RSA priv enc end. CSF Processed successfully and signed data available in zImage-csf.bin SignServer engine finish start. SignServer engine finish end. SignServer engine destroy start. SignServer engine destroy end.    Device Info: - SoC: i.MX6ULL - Board: Custom board based on i.MX6ULL However, during boot, even with the signed image, I still receive the following: Authenticate image from DDR location 0x80800000... Secure boot enabled HAB Configuration: 0xcc, HAB State: 0x99 No HAB Events Found! Authenticate zImage Fail, Please check I have not yet tested the hab_status command but plan to do so shortly and share the results. This suggests that the signature verification is failing, despite no HAB events being reported. Could you please help me understand and resolve this issue? Specifically: Are there any common pitfalls or recommended debugging steps to troubleshoot the Authenticate zImage Fail error? Does the `Authenticate zImage Fail` message imply the HAB engine didn’t even attempt verification properly due to image format or structure? Regards, Loki Re: Secure Boot Fails at zImage Authentication - HAB State: 0x99 on i.MX with U-Boot 2024.04 Hi @LoKi  It seems that you don't attach your signing details. Can you please share? Do you have a chance to test hab events with the signed images in an open device? Which device are you working on? Regards Harvey
記事全体を表示
T2080RDB FRA ドーベル NXPのエンジニア: こんにちは   QorIQ-SDK-V2.0-20160527-yoctoソフトウェア開発キットを使用し、T2080RDBを搭載した2枚の同一ボード(serdes1(sgmii*2、xfi*2、pcie x4)とserdes2(srio*2))をカスタマイズしました。ボードAのsrio2を使用して、ボードBのsrio2にドアベルメッセージを送信しました。手順は以下のとおりです。   fra -r -f /usr/etc/fra_config_dstr_testspeed_txpoint.xml   ただし、次のエラーが発生しました。   fra> testspeed 送信 1024 1 0 Qman ErrInt: 無効なエンキュー状態 テストスピード: successQman ErrInt: DCP id 4 ssful ループ回数Qman ErrInt: ecir.fqid 0x0 0です   RCW 構成は次のとおりです。   リセット構成ワード (RCW): 00000000: 1205001b 15000000 00000000 00000000 00000010: 6d2d0002 30000000 ec027000 c1000000 00000020: 02100000 00000000 00000000 000307fe 00000030: 00000000 00000004 00000000 00000004   t2080rdb.dts ファイルは次のとおりです。 /include/ "t208xsi-pre.dtsi /include/ "t208xrdb.dtsi" / { モデル = "fsl,T2080RDB"; 互換性 = "fsl,T2080RDB"; #アドレスセル = <2>; #size-cells = <2>; 割り込み親 = <&mpic>;   リオ: rapidio@ffe0c0000 { reg = <0xf 0xfe0c0000 0 0x11000>;   ポート1 { 範囲 = <0 0 0xc 0x20000000 0 0x10000000>; }; ポート2 { 範囲 = <0 0 0xc 0x30000000 0 0x10000000>; }; }; };   t2080si-post.dtsi ファイルは次のとおりです。 /include/ "t2081si-post.dtsi &soc { /include/ "qoriq-rman-0.dtsi rman: rman@1e0000 { fsl、qman-チャネルID = <0x880 0x881>; };   &rio { 互換性 = "fsl,srio"; 割り込み = <16 2 1 11>; #アドレスセル = <2>; #size-cells = <2>; 範囲;   ポート1 { #アドレスセル = <2>; #size-cells = <2>; セルインデックス = <1>; };   ポート2 { #アドレスセル = <2>; #size-cells = <2>; セルインデックス = <2>; }; };     ご返信をお待ちしております Re: T2080RDB FRA DORRBELL こんにちは、 残念ながらあなたの投稿から問題を理解することはできません。 この問題をさらに詳しく説明していただけますか? 投稿には有効な NXP 部品番号すら記載されていません。 よろしくお願いいたします。 ピーター
記事全体を表示
s32k ADC-differential Hello:   does s32k1xx series or s32k3xx series has differential pins for ADC? or do we have any way to capture differential inputs?    BR! Re: s32k ADC-differential Thank you for your interest in our products and for contributing to our community. The ADC modules of S32K1 and S32K3 devices do not support differential inputs, just single ended. So, it is needed an external circuitry perform differential input. On the other hand, other automotive products can perform ADC differential input mode operation: For S32M2 please refer to Differential Programmable Gain Amplifier (DPGA_AE) chapter of its reference manual. For S32K39/37/36 please refer to SIGMA DELTA ANALOG TO DIGITAL CONVERTER (SDADC) chapter of its reference manual. I hope this information is helpful.
記事全体を表示
AN14114:随机误差 亲爱的恩智浦支持人员 在尝试第 31 页 AN14144 中的示例时,我们随机观察到以下错误: root@compass:/proc/mwlan/adapter0# ifconfig wlan0 down [ 106.985739] wlan:Received disassociation request on wlan0, reason: 3 [ 106.992290] wlan:REASON: (Deauth) Sending STA is leaving (or has left) IBSS or ESS root@compass:/proc/mwlan/adapter0# echo"rf_test_mode=1" > config root@compass:/proc/mwlan/adapter0# echo"radio_mode=0 11" > config root@compass:/proc/mwlan/adapter0# echo"tx_antenna=1" > config root@compass:/proc/mwlan/adapter0# echo"bw=0" > config root@compass:/proc/mwlan/adapter0# echo"channel=6" > config [ 164.581703] RFTM_COMMAND ERROR: 0xffffffffffff 能否提供有关此错误的更多详细信息? 谢谢! 顺祝商祺! 码头 Re: AN14114: random errors 你好,@Marco8105 感谢您的回复。 是的,我想是的。对于新用户来说,这有点令人困惑。 考虑一下你们的建议,我会与我们的内部团队讨论如何修改命令,以便更好地理解和避免混淆。 感谢您的宝贵建议。 鉴于问题已经解决,您是否介意我关闭此票? 如果没有其他关于此案例的疑问,请帮助将我之前的答案标记为此问题的解决方案。 如果您在使用我们的产品过程中遇到任何其他问题,请随时向我们提交新的案例。 顺祝商祺! Christine。 Re: AN14114: random errors 嗨,克里斯蒂娜 我是 Marco,那个实际正在使用该设备的工程师。 是的,这个提示解决了问题。谢谢。 但有点不幸的是,双声道设备的命令语法与单声道设备的命令语法相同,只是第二个参数已经过时了。真让人困惑。我本以为错误会在 radio_mode 命令中返回,而不是在通道选择命令中返回。 如果能提供一份错误描述清单,也会大有帮助。您可以将其添加到 AN14114 中。 顺祝商祺! 马可 Re: AN14114: random errors 你好,@pierluigi_p 感谢您为我提供日志。 从你提供的日志中,我看到你正在使用这条命令: echo"radio_mode=0 11" > > /proc/mwlan/adapter0/config 但它只适用于双 Wi-Fi 无线网络。IW611 是 1x1 无线电设备。 请尝试表 3 的模式索引。 请告诉我它是否适合你。 顺祝商祺! Christine。 Re: AN14114: random errors 所附日志 Re: AN14114: random errors 嗨,@Christine_Li、 对不起,我写错了,您说得对:我在主题里写对了,但在正文里写错了 是的,WiFi 是 IW611 /proc/mwlan/adapter0 是系统中唯一可用的适配器:Wifi 本身工作正常,问题仅与测试模式有关。 "> > " ,但错误依然存在。 RESET后错误也仍然存在 如果您需要更多详细信息,请告诉我。 谢谢! 顺祝商祺! 码头 Re: AN14114: random errors 你好,@pierluigi_p 1.首先,我认为您的描述中有一个错别字,我相信您指的是我们的 AN14114,而不是 AN14144。我说得对吗? 2.您使用的是哪种 Wi-Fi 产品?是 IW611 吗? 3.请检查/proc/mwlan/adapter0是否为正确的 Wi-Fi 接口,/proc/mwlan/目录下是否还有其他适配器?或者您可以列出所有适配器,看看哪个是正确的。 4.您的命令是: echo"rf_test_mode=1" > 配置似乎与我们的不同,能否请您更正后再试一次? echo "rf_test_mode=1" >> /proc/mwlan/adapter1/config echo "radio_mode=0 11" >> /proc/mwlan/adapter1/config echo "tx_antenna=1" >> /proc/mwlan/adapter1/config echo "bw=0" >> /proc/mwlan/adapter1/config echo "channel=6" >> /proc/mwlan/adapter1/config 5。完全 RESET 你的设备,是否还能重现这个问题? 为了更好地了解发生了什么,能否请您帮助提供此问题的日志?比如 dmesg 日志和控制台日志? 顺祝商祺! Christine。
記事全体を表示
CRS 核心无法在 GrayVIP 应用程序中发送以太网消息长达 2 小时 原帖:CESSCEP-9 - 软件:在 GrayVIP 版本中运行默认 CRS 项目 GrayVIP_S32N5_1_0_21_0 + GrayVIP_S32N5_5_0_17_0 - 硬件: 2x RDB 如何复制 通过连接的 P1 所示的 RJ45 电缆连接了 2 个板。 在附件 P1 所示的各自 RDB 上运行 2 个版本的 VIP 应用程序。 运行 2 小时后,GrayVIP21 的 CRS 无法发送以太网信息。 发现 Eth_43_NETC_axCtrlState[0] 被修改为 0,如附件 P2 所示。   先决条件: sw32n_rtd_r21-11_1.8.0_cd03 + s32n_fss_fw_r21-11_1.8.1 GRAY_VIP 优先级:高 来源:恩智浦内部来源:恩智浦内部 Re: The CRS core couldn't send ethernet msg within GrayVIP applications for 2 hours 您好@cuongnguyenphu, 我们的团队已受理此案,并将尽快提供答复。 致以最崇高的敬意, Radu。
記事全体を表示
RW612 - PM4電流が異常です。 こんにちは、エキスパートの皆さん。 当社では最近、一部の量産製品に u-blox W10 モジュールを採用しています。ただし、PM4 の電流消費量はモジュールごとに大きく異なり、約 300 µA から最大 1 mA の範囲であることがわかりました。 さらに調査するために、手直しや変更を加えずに 2 つの FRDM-RW612 開発キットでテストし、両方を NXP SDKs v25.6.0 の Power Manager Test (ベアメタル) サンプル アプリケーションでプログラムしました。 DK1 で JP9 を介して電流を測定すると、PM4 の電流消費量は約 400 µA であり、これは予想どおりです。 DK2 では、まったく同じテスト条件下で、PM4 の電流消費量は約 1 mA です。このテストを 120 回繰り返しましたが、結果は常に同じでした。 興味深いことに、DK2 に熱風を当てると、PM4 の電流が約 400 µA (正常値) に低下しました。しかし、数分間冷却すると、電流は再び約 1 mA まで上昇しました。再び熱風を当てると、電流は一時的に低下します。 この問題をどのように分析すればよいかアドバイスをいただけませんか?公式開発キットと変更されていないサンプルコードを使用しており、問題を確実に再現CANます。 Re: RW612 - PM4 current is abnormal. こんにちは、ダニエル。 この KO ボード上の黄色のケーブルは、0 オームの抵抗 (R218) を持つ VPA の電流を測定するために使用されます。 また、プライベートメッセージも送りました。 確認していただけますか? Re: RW612 - PM4 current is abnormal. こんにちは、 2 つの FRDM-RW612 ボードを使用して、25.09 SDK で電源マネージャ テストをテストしました。 それでも、どちらも期待通りの結果が得られました。 測定はJP9で行います。 KO FRDM ボード内のケーブルの用途を教えてください。 よろしくお願いいたします。 ダニエル。 Re: RW612 - PM4 current is abnormal. こんにちは、ダニエル。 VPA 電流を測定するための KO ボードの黄色いケーブル。 VPA電流を測定するためにR218を取り外しました Re: RW612 - PM4 current is abnormal. こんにちは、 遅れてごめんなさい。 現時点では電流消費量を測定する方法がありませんが、明日には測定できるようになるはずです。測定値を収集するのに少し時間をください。 ところで、KO FRDM 内のケーブルの用途を教えていただけますか? よろしくお願いいたします。 ダニエル。 Re: RW612 - PM4 current is abnormal. こんにちは、ダニエル。 もう一つのアップデートは次のとおりです: uBlox IRIS-W106-30Bモジュールを使用しました。 シールドカバーを開けて、特定のテスト条件(KO)でublox IRIS-W106-30Bモジュールの電流漏れを測定しました。CASE)。VPA で 657 µA の電流漏れを発見しました。 したがって、実験結果に基づくと、FRDM612 と ublox IRIS-W106-30B の両方における漏れ電流の発生源は、VPA から引き出される電流であると考えられます。 Re: RW612 - PM4 current is abnormal. こんにちは、ダニエル。 私のFRDMの写真は以下の通りです。 Re: RW612 - PM4 current is abnormal. こんにちは、 FRDM の写真を共有していただけますか? これを確認中です。更新情報を共有するまで、しばらくお待ちください。 よろしくお願いいたします。 ダニエル。 Re: RW612 - PM4 current is abnormal. こんにちは、ダニエル。 700µA の「ギャップ電流」を特定しました。測定結果から、この電流は VPA ピンから引き出されていることがわかっています。この問題はソフトウェアのアップデートやパッチで解決CANものなのでしょうか?当社はすでに U-blox から 1560 台を購入しており、顧客は 6 か国で RF 認証を受ける予定です。この問題が解決CANかどうかを知る必要があります。 パッチを使用してこの問題を解決することは可能ですか? Re: RW612 - PM4 current is abnormal. こんにちは、ダニエル。 PM3モードも試してみました PM3モード用。 FRDM612は両方とも同じです。 PM3の消費電流は約0.96mA しかし、PM4モードに入ると、問題のあるFRDM612は1.19mAになりますが、通常のFRDMは約0.47mAです。 Re: RW612 - PM4 current is abnormal. こんにちは、ダニエル。 申し訳ありませんが、JP9: 474mA は mA ではなく 474uA に修正する必要があります。 また、JP7とJP5を除く、JP9以降のパワーツリーも調べました。 これをさらに分析したい場合、電力消費源を特定するために R218 と R196 のみを測定することはCANますか?これら 2 つのパスの電力ツリーを測定すると役立ちますか? FRDM612 の回路図を添付ファイルにアップロードしました。 FRDM-RW612-SCH.pdf Re: RW612 - PM4 current is abnormal. こんにちは、 詳しい情報をありがとうございます。私はあなたの設定を完全に理解していることを確認したいだけです。 私の側でいくつかテストを行う必要があります。 一方、これがタイプミスであるかどうかを確認してください:「これは、約800mAの漏れがあることを意味します。」これらは800uAではないですか? また、「 DK1 では、JP9 を通じて電流を測定すると、PM4 の電流消費は約400 µAで、予想どおりです。」とも述べられています。しかし、「 FRDM1(OK CASE) JP9:474mA JP5:21uA JP7:444uA 」とも言及されています。JP9 の測定値は 474mA ではなく 474uA ですか? よろしくお願いいたします。 ダニエル。 Re: RW612 - PM4 current is abnormal. こんにちは、ダニエル。 あなたの理解は非常に正しいです。 AN14464を勉強しました。 JP9、JP5、JP7を測定するために3つの電流計を使用しました。 結果は次のとおりです。 FRDM1(正常CASE) JP9:474mA JP5:21uA JP7:444uA。 FRDM2(KO CASE)JP9:1.26mAJP5:21uA JP7:448uA。 KO の CASE、JP9 の消費電流は 1.26mA でしたが、JP5 と JP7 を合わせると 469uA でした。これは、JP9 ノードの下のどこかから約 800mA の漏れが発生していることを意味します。 トラブルシューティングのために試すことができる提案はありますか? Ublox W10 を使用していますが、この問題が発生しています。 小規模な生産も行いました。 413 モジュールの電流消費量は 300 ~ 500 uA です。 70 個のモジュールの電流消費量は 501 ~ 800 uA です。 32 個のモジュールの電流消費量は 801 ~ 900 uA です。 15 個のモジュールの電流消費量は 901 ~ 1050 uA です。 Re: RW612 - PM4 current is abnormal. こんにちは、 以下の点について確認させていただけますでしょうか? 2 つの FRDM ボードで同じ例を使用して同じテストを実行しました。 FRDM 1 熱風を当てても正常な電流消費を示します。 FRDM2 通常の状態では FRDM 1 よりも約 1 mA 多く消費しますが、熱風を当てると消費電流が FRDM 1 と同程度まで低下します。 私の理解は正しいでしょうか? 参考までに、AN14464 をご覧になることをお勧めします。 よろしくお願いいたします。 ダニエル
記事全体を表示
S32dsアクティベーションコード拡張   こんにちは、ライセンスの拡張を手伝ってください。 EA48-36AC-0466-D4B0 ありがとう〜 Re: S32ds activation code expand それから?リクエストファイルを再生成する必要がありますか? Re: S32ds activation code expand こんにちは、エリックさん。 c:\ProgramData\FLEXnet\ フォルダの内容をバックアップして削除してみてください。フォルダーはデフォルトで非表示になっています。 Re: S32ds activation code expand それでも動作しない場合は、アクティベーション ファイルの内容を以下に示します。 http://www.macrovision.com/fnp/2004/11/activation "> 1 FAILURE 6 41926C0C82BFC3C3EC25C316E63BA532839D2FB5 DENIED LicenseCAN not be generated, it is already expired. C72129731532F3DE29A2402D2243F0509E77540B 1 解決を手伝ってください。S32DS ライセンスの取得はSO難しく、ほぼ 2 か月間悩んでいます。 Re: S32ds activation code expand こんにちは、 延長させていただきました。同じキーで再度アクティベートしてください。 よろしくお願いいたします。 ピーター
記事全体を表示
S32K324 M7コアの起動中に発生したハードフォールト 説明: S32K324 Cortex-M7コアの起動フェーズでHardFaultが発生しています。FEEデモに基づいてドライバを設定した後、 startup_cm7.s 内の _INIT_DATA_BSS() でプログラムが停止します 。 詳細: MCU: S32K324、デュアルCortex-M7 開発環境: S32DS + Segger J-Link コールスタックには次の内容が表示されます: HardFault_Handler() at exceptions.c:97 memset() at 0x40a66c init_data_bss() at startup.c:144 _INIT_DATA_BSS() at startup_cm7.s:565 リンカーセクション: .sram_bss (NOLOAD) : { *(.bss) *(.bss*) *(.mcal_bss) } > int_sram_c0 .bss_tcm_data (NOLOAD) : { *(.dtcm_bss*) } > int_dtcm HardFault は.bss_tcm_data の memset() 中に発生します 。 スタートアップ初期化のようです #S32K324 Re: HardFault during startup on S32K324 M7 core こんにちは@Changyukeさん 遅れて申し訳ありません。数日間オフィスを離れていました。 ldr r3, [pc, #12] str r0, [r3, #32] このコードは、まず PC + 12 のメモリ アドレスから 32 ビットの値を読み取り、それをレジスタ R3 にロードします。この値は通常、データ構造またはメモリ領域へのポインターを表します。 次に、直接ストア命令は、R0 の内容を R3 + 32 として計算されたメモリ アドレスに書き込みます。このCASE、0x20440020 に解決されます。 この障害は MPU または XRDC の構成が原因ではないため、その場所の SRAM が適切に初期化されていないことが原因であると考えられます。初期化は、32 ビット書き込みではなく、64 ビット整列書き込みを使用して実行する必要があります。初期化されていない領域に 32 ビット書き込みを試みると、不正確なバス障害が発生します。 main() の始めで、メモリを初期化CAN。 volatile uint64* ptr = (uint64*)0x20440000; *ptr = 0ULL; // Write 64-bit zero 逆アセンブリでは、STRD 命令が表示されます。 プロジェクトは Mem_43_INFLS_eJobRuntimeInfo を CAN 更新しますか? よろしくお願いいたします。 ダニエル Any support, information, and technology (“Materials”) provided by NXP are provided AS IS, without any warranty express or implied, and NXP disclaims all direct and indirect liability and damages in connection with the Material to the maximum extent permitted by the applicable law. NXP accepts no liability for any assistance with applications or product design.  Materials may only be used in connection with NXP products. Any feedback provided to NXP regarding the Materials may be used by NXP without restriction. Re: HardFault during startup on S32K324 M7 core こんにちは@danielmartynek RTD を搭載した S32K324のデバッグ中に、アプリケーションが次の割り当てで常に HardFault に入ることを観察しました。 Mem_43_INFLS_eJobRuntimeInfo[インスタンスインデックス].JobResult = ジョブ結果;   デバッガーの観察: 変数 Mem_43_INFLS_eJobRuntimeInfo は 0x20440000 (サイズ: 40 バイト) にあります。 障害指示:   文字列 r0, [r3, #32] 例外レジスタ: CFSR = 0x00000400 (IMPRECISERR = 1) HFSR = 0x40000000 (強制 = 1) BFARVALID = 0 BFAR = 0x00000000 この現象は、上記の行が実行されるたびに再現されます。 アドバイスをお願いします: Mem_43_INFLS_eJobRuntimeInfo の正しい配置と構成については、どのドキュメントまたはアプリケーション ノートを参照すればよいですか? メモリ領域 (0x20440000) が有効であり、この変数に対して適切に初期化されているかどうかを確認するための推奨されるデバッグ方法はありますか? ありがとう、 チャンユケ Re: HardFault during startup on S32K324 M7 core こんにちは、ダニエル。 ご提案ありがとうございます。障害ステータス レジスタをチェックした結果は次のとおりです。 CFSR = 0x00000400 不正確さ = 1 精度 = 0 BFARVALID = 0 HFSR = 0x40000000 (強制 = 1) BFAR = 0x00000000 私も: MPU を無効にしました (プリプロセッサから MPU_ENABLE を削除しました)。 RM にリストされているオプション (オプション B core clk @120Mhz) に従ってシステム クロックを厳密に構成しましたが、システムは依然として HardFault 状態になります。 スタックから正確な障害命令をキャプチャする方法がよくわかりません。実際にこれをどのように行うのか明確にしていただけますか? 根本原因を絞り込む方法について、さらに何か提案はありますか? ありがとう、 チャンユケ Re: HardFault during startup on S32K324 M7 core こんにちは@Changyukeさん BFAR を使用した PRECISERR はまだ無効ですか? いずれにせよ、スタック中に障害が発生しない限り、スタック上に障害命令が表示されるはずです。https://community.nxp.com/t5/S32K-Knowledge-Base/S32K14x の障害処理/ta-p/1114447 POR 後、起動コードの先頭でそれをキャッチし、デバッガーをアタッチしてコードをステップ実行します。 Start: mov r0, #1 cmp r0, 0 /* change r0 to 0 in register view */ bne Start /* Capture after power-on reset */ MPU は system.c で無効に CAN します。MPU 領域が領域のサイズに揃っていない場合、予期しない動作が発生するCANがあります。 RMにリストされているクロックオプションの1つだけを使用してください。例:表158.オプション B - 低速モード (CORE_CLK @ 120 MHz)、その他の構成では予期しない動作が発生するCANがあります。 よろしくお願いいたします。 ダニエル Re: HardFault during startup on S32K324 M7 core こんにちは、ダニエル。 申し訳ありませんが、当初は問題は解決したと思っていましたが、さらにテストを行ったところ、特定の条件下では問題がまだ残っています。 S32K344 FEE デモを参照して、S32K324 で FEE 機能をテストしています。システムは、main() に到達する前に、起動フェーズ中に HardFault に入ります。リンカー ファイルおよびその他の構成は変更されていません。 観察された動作: 最初に NXP S32K344 FEE デモをフラッシュし、次に S32K324 プロジェクトをフラッシュすると、プログラムは正常に起動します。 S32K324 プロジェクトを直接フラッシュすると、電源投入時にシステムが常に HardFaults になります。 試みと観察: CPU 周波数を 80 MHz に下げても問題は解決しません。 FEE/Flash 初期化 (つまり、MemAcc_Init と Fee_Init) をコメント アウトしても、HardFault が発生します。 Core0 と Core1 のフラッシュ順序は現象に影響しません。 短い電源サイクルでは一貫して動作しますが、長期間の電源オフ (数日間) の後、電源オン時にシステムが再び HardFaults になります。 この問題は、起動メモリ、MPU/キャッシュ/TCM 構成、または電源投入時のフラッシュの準備状況に関連している可能性があると思われます。 S32K3xx デバイスで同様の動作に遭遇した方はいらっしゃいますか? また、推奨されるトラブルシューティング手順は何でしょうか? ご指導いただければ幸いです。 よろしくお願いいたします。 チャンユケ 回复: HardFault during startup on S32K324 M7 core こんにちは、ダニエル。 MEMACC 設定を更新し、FEE メイン関数の期間を調整したところ、すべて正常に動作するようになりました。助けてくれてありがとう! Re: HardFault during startup on S32K324 M7 core こんにちは、ダニエル。 早速のご返信ありがとうございます。 HardFault 中に障害ステータス レジスタをチェックしました。 CFSR = 0x00000400 (PRECISERR、正確なデータバスエラー) HFSR = 0x40000000 (強制) MMFAR = 0 外径 = 0 コンテキスト: FEE モジュールを統合する前は、プログラムは HardFault なしで正常に実行されます。この障害は、デモに従って FEE を設定および統合した後にのみ発生するため、問題は FEE 初期化シーケンスに関連していると考えられます。 また、デフォルトのリンカー ファイルやスタートアップ コードは変更していません。これらは SDKs の元のコードのままです。 よろしくお願いいたします。 チャンユケ Re: HardFault during startup on S32K324 M7 core こんにちは@Changyukeさん それはどのような障害例外ですか? CAN 構成可能障害ステータス レジスタ (CFSR) を読み取りますか? https://developer.arm.com/documentation/ddi0403/d/System-Level-Architecture/System-Address-Map/System-Control-Space--SCS-/Configurable-Fault-Status-Register--CFSR デフォルトのリンカー ファイルとスタートアップ コードを変更しましたか? もしSOなら、ファイルを共有してください。 よろしくお願いいたします。 ダニエル
記事全体を表示
clrc663 lpcd i and q value i getting 0x00 i am using clrc663 for card reader i implement lpcd mode there i am facing issue there lpcd calibration function i run i getting i and q value is 0x00 i am getting from antenna what is the issue how to i solve this  this function i am using    /* Perform LPCD Calibration */ phStatus_t Calibrate_LPCD(uint32_t dwLPCDDemo, uint32_t *pdwLPCDRefValue) {     phStatus_t wStatus;     uint8_t    bValueI = 0;     uint8_t    bValueQ = 0;     uint8_t    bVersion = 0;     uint8_t    bDigitalFilter = PH_ON;     uint16_t   wDetectionOption = PHHAL_HW_RC663_FILTER_OPTION1;     uint16_t   wPowerDownTimeMs = LPCD_POWERDOWN_TIME;     uint16_t   wDetectionTimeUs = LPCD_FIELD_ON_DURATION;  DEBUG_PRINTF("\nLPCD Calibration Starts. "); phhalHw_FieldOn(pHal); phhalHw_Wait(pHal, PHHAL_HW_TIME_MILLISECONDS, 5);       /* Configure the LPCD Mode Default to perform LPCD Calibration cycle.      * Provide Input Reference I and Q value of Zero and provide the Detection time to      * turn ON RF for this duration to measure the Load change using I and Q Channel Values.      * Configure suitable Power Down time to save power consumed by RC663 Reader IC. */     wStatus = phhalHw_Rc663_Cmd_Lpcd_SetConfig(pHal, PHHAL_HW_RC663_CMD_LPCD_MODE_DEFAULT,         bValueI, bValueQ, wPowerDownTimeMs, wDetectionTimeUs);     CHECK_STATUS(wStatus);  DEBUG_PRINTF("\nphhalHw_Rc663_Cmd_Lpcd_SetConfig. ");     /* Read the Version register to differentiate between RC663 Old(RC66301, RC66302) and RC663 Plus (RC66303). */     wStatus = phhalHw_Rc663_ReadRegister(pHal, PHHAL_HW_RC663_REG_VERSION, &bVersion); DEBUG_PRINTF("\nphhalHw_Rc663_ReadRegister. ");     CHECK_STATUS(wStatus);     if (bVersion == PHHAL_HW_CLRC663PLUS_VERSION)     {         /* Configure the Charge Pump to have high detection range.          * Enabling the charge pump increases the power level during the detection phase increasing          * the detection range. This leads to increase in average current consumption. */         wStatus = phhalHw_SetConfig(pHal, PHHAL_HW_RC663_CONFIG_LPCD_CHARGEPUMP, PH_ON);         CHECK_STATUS(wStatus); DEBUG_PRINTF("\nphhalHw_SetConfig. ");         /* Configuring the Digital Filter triggers the RC663 Plus algorithm to get average of multiple          * samples to detect change in I and Q values. This increases the RF ON time duration in turn          * increasing the average current consumption. */         wStatus = phhalHw_SetConfig(pHal, PHHAL_HW_RC663_CONFIG_LPCD_FILTER,             ((uint16_t)(bDigitalFilter) | wDetectionOption));         CHECK_STATUS(wStatus);     }       /* Perform LPCD Calibration cycle and get the LPCD reference I and Q Values. */     wStatus = phhalHw_Rc663_Cmd_Lpcd_GetConfig(pHal, &bValueI, &bValueQ); DEBUG_PRINTF("\nphhalHw_Rc663_Cmd_Lpcd_GetConfig. ");     CHECK_STATUS(wStatus);       *pdwLPCDRefValue = ((bValueI) | (bValueQ << 0x8)); DEBUG_PRINTF("\npdwLPCDRefValue. ");       DEBUG_PRINTF("\nLPCD Calibration Successful. ");       return PH_ERR_SUCCESS; }   then i called in main while loop  /* ------------------------------------------------------------------ * Run LPCD calibration once after power-up * ------------------------------------------------------------------ */ phStatus_t LPCD_Calibrate(void) { phStatus_t status; uint32_t refVal; char dbg_buf[64]; // Ensure RF ON before calibration phhalHw_FieldOn(pHal); phhalHw_Wait(pHal, PHHAL_HW_TIME_MILLISECONDS, 5); status = Calibrate_LPCD(LPCD_DEMO_MODE_DEFAULT, &refVal); // Turn RF off after calibration phhalHw_FieldOff(pHal); if (status == PH_ERR_SUCCESS) { gLpcdValueI = (uint8_t)(refVal & 0xFF); gLpcdValueQ = (uint8_t)((refVal >> 😎 & 0xFF); gLpcdCalibrated = 1; sprintf(dbg_buf, "LPCD Calibration OK (I=0x%02X, Q=0x%02X)\r\n", gLpcdValueI, gLpcdValueQ); DEBUG_UART2((unsigned char*)dbg_buf, strlen(dbg_buf)); } else { DEBUG_UART2((unsigned char*)"LPCD Calibration FAILED\r\n", 28); } return status; }     if (!lpcdCalibrated)     {         if (LPCD_Calibrate() == PH_ERR_SUCCESS)         {             lpcdCalibrated = 1;   // mark as done             DEBUG_UART2((unsigned char*)"LPCD Calibration OK\r\n", 23);             }         else         {             DEBUG_UART2((unsigned char*)"LPCD Calibration FAILED\r\n", 28);         }     } Re: clrc663 lpcd i and q value i getting 0x00   Hello sir, Thank you very much for sharing your Schematics with us. Still, I have to ask for the Smith Chart of your antenna. We do have an Application Note that shows the steps to perform these measurements using a cheap Nano-VNA. Re: clrc663 lpcd i and q value i getting 0x00 here i attached my hardware testing and my schematic in normal mode i getting uid thats not issue in lpcd mode i and q value i am getting 0x00,0x00. check my testing document here. Re: clrc663 lpcd i and q value i getting 0x00 Sorry, but the support for custom boards is very limited.   For me to provide any specifics would need to have your hardware since there are a lot of differences between the configurations that work for the antenna setup from the Evaluation kit and yours.   Still, do you mind please sharing the Smith Chart of your antenna and schematic, this could be a great starting point for us to provide a good recommendation.   As mentioned in my last post, there are some steps we recommend to follow from the beginning. One of these are the use of our EVK with your new antenna and a new matching circuit. All of this is shown across a lot of our documentation. Please take a look at NFC Antenna Design | NXP Semiconductors video 2.   The I and Q values should show a different value than 0x0 after RF On command is sent. Re: clrc663 lpcd i and q value i getting 0x00 i am using custom pcb clrc663 with stm32 hardware antenna tunning is correct only in software i used libraries nfcrdlibEx6_rc663_LPCD_Demo.c for calibration demo code there available that only i used but i getting 0x00 for i and q values then i used error register for identify what error i getting in printf debug i getting === EEPROM / LPCD Check Start === VERSION(0x7F)=0x1A ERROR(before)=0x00 ERROR(after LOADREG)=0x80 >>> EEPROM error (0x80) still present. LPCD may not calibrate correctly! === EEPROM / LPCD Check Done === // this is the code phStatus_t Rc663_EepromInitAndCalibrateLPCD( phhalHw_Rc663_DataParams_t *pHal, uint32_t *pdwLPCDRefValue) { phStatus_t status; uint8_t bVersion, bIrq1, bErr; uint8_t bValueI = 0, bValueQ = 0; char dbg[64]; uint8_t eepromVal; uint8_t addr; sprintf(dbg, "\r\n=== EEPROM + LPCD Init ===\r\n"); DEBUG_UART2((uint8_t*)dbg, strlen(dbg)); /* 1. Read chip version */ status = phhalHw_Rc663_ReadRegister(pHal, PHHAL_HW_RC663_REG_VERSION, &bVersion); CHECK_STATUS(status); sprintf(dbg, "VERSION(0x7F)=0x%02X\r\n", bVersion); DEBUG_UART2((uint8_t*)dbg, strlen(dbg)); /* 2. Clear any existing errors */ phhalHw_Rc663_ReadRegister(pHal, PHHAL_HW_RC663_REG_ERROR, &bErr); sprintf(dbg, "ERROR(before)=0x%02X\r\n", bErr); DEBUG_UART2((uint8_t*)dbg, strlen(dbg)); /* 3. Force LOADREG from EEPROM into registers */ status = phhalHw_Rc663_WriteRegister(pHal, PHHAL_HW_RC663_REG_COMMAND, PHHAL_HW_RC663_CMD_LOADREG); CHECK_STATUS(status); /* Small delay for EEPROM load */ phhalHw_Wait(pHal, PHHAL_HW_TIME_MILLISECONDS, 5); /* 4. Check error register again */ phhalHw_Rc663_ReadRegister(pHal, PHHAL_HW_RC663_REG_ERROR, &bErr); sprintf(dbg, "ERROR(after LOADREG)=0x%02X\r\n", bErr); DEBUG_UART2((uint8_t*)dbg, strlen(dbg)); if (bErr & PHHAL_HW_RC663_BIT_EE_ERR) { sprintf(dbg, ">>> EEPROM error (0x%02X) detected!\r\n", bErr); DEBUG_UART2((uint8_t*)dbg, strlen(dbg)); /* --- EEPROM Dump (first 16 bytes for debug) --- */ for (addr = 0; addr < 0x10; addr++) { phhalHw_Rc663_Cmd_ReadE2(pHal, addr, 1, &eepromVal); sprintf(dbg, "EEPROM[0x%02X] = 0x%02X\r\n", addr, eepromVal); DEBUG_UART2((uint8_t*)dbg, strlen(dbg)); } /* --- Bypass EEPROM and continue with manual init --- */ sprintf(dbg, "Bypassing EEPROM, using manual RF settings...\r\n"); DEBUG_UART2((uint8_t*)dbg, strlen(dbg)); phhalHw_Rc663_WriteRegister(pHal, PHHAL_HW_RC663_REG_DRVMODE, 0x89); phhalHw_Rc663_WriteRegister(pHal, PHHAL_HW_RC663_REG_TXAMP, 0x1F); phhalHw_Rc663_WriteRegister(pHal, PHHAL_HW_RC663_REG_DRVCON, 0x18); } else { sprintf(dbg, "EEPROM LOADREG OK.\r\n"); DEBUG_UART2((uint8_t*)dbg, strlen(dbg)); } /* 5. Clear IRQ flags */ phhalHw_Rc663_WriteRegister(pHal, PHHAL_HW_RC663_REG_IRQ0, 0x7F); phhalHw_Rc663_WriteRegister(pHal, PHHAL_HW_RC663_REG_IRQ1, 0x7F); /* 6. Enable calibration mode */ phhalHw_Rc663_WriteRegister(pHal, PHHAL_HW_RC663_REG_LPCD_OPTIONS, 0x02); /* 7. Start LPCD_CALIBRATE (0x37 is the hidden calibrate command) */ phhalHw_Rc663_WriteRegister(pHal, PHHAL_HW_RC663_REG_COMMAND, 0x37); /* 8. Wait for LPCDIRQ */ do { phhalHw_Rc663_ReadRegister(pHal, PHHAL_HW_RC663_REG_IRQ1, &bIrq1); } while (!(bIrq1 & PHHAL_HW_RC663_BIT_LPCDIRQ)); /* 9. Read I/Q results */ phhalHw_Rc663_ReadRegister(pHal, PHHAL_HW_RC663_REG_LPCD_RESULT_I, &bValueI); phhalHw_Rc663_ReadRegister(pHal, PHHAL_HW_RC663_REG_LPCD_RESULT_Q, &bValueQ); /* 10. Store */ *pdwLPCDRefValue = (uint32_t)bValueI | ((uint32_t)bValueQ << 8); sprintf(dbg, "[LPCD] Calibration done: I=0x%02X Q=0x%02X Ref=0x%08X\r\n", bValueI, bValueQ, *pdwLPCDRefValue); DEBUG_UART2((uint8_t*)dbg, strlen(dbg)); return PH_ERR_SUCCESS; } Re: clrc663 lpcd i and q value i getting 0x00 Hello sir, In order to calibrate the CLRC663 for LPCD, we highly recommend to please use NFC Cockpit. This is a GUI tool that allows the user to graphically fine-tune the antenna along with LPCD calibration (Section 4.5) . We encourage you to please use this method since the calibration has to be done depending of your own design. There is no manual to do this procedure in a step-by-step manner. NFC Cockpit allows the user to calibrate, while the reader is unloaded and then, loaded in real time. Please explore the possibility of checking the 4th video for the following antenna design video series: NFC Antenna Design | NXP Semiconductors
記事全体を表示