Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
What is the Best IPTV Service in USA in 2026 ? What is the Best IPTV Service in USA in 2026 ? After testing over a dozen IPTV services in 2026, Bolt IPTV (boltiptv.net) is the one I keep coming back to — especially if you're in the USA, Canada, or UK. Here's why it stands out: Content Library 51,000+ live channels including sports, news, and international TV 160,000+ movies and series on demand (VOD) Covers major US, UK, Canadian, and worldwide channels Streaming Quality Supports SD, HD, Full HD, 4K, and UHD Anti-freeze technology built into the servers Noticeably stable during peak hours and live sports events (NFL, Premier League, PPV fights) — where most services fall apart Device Support Works on literally everything: Firestick / Fire TV Android & iOS Smart TVs (Samsung, LG) PC, Mac IPTV players like TiviMate, IPTV Smarters, GSE Pricing Competitive monthly, quarterly, and annual plans with a free trial available before committing. My verdict: If you want a no-buffering, high-channel-count IPTV in 2026 without the headache of constantly switching providers, Bolt IPTV is worth testing first. Official site: www.boltiptv.net Re: What is the Best IPTV Service in USA in 2026 ? Dear Crawford Robert,   Thank you for reaching out to NXP and for your interest in our products. Could you please let us know if your inquiry is related to any specific NXP product or device? We would be happy to assist you further if so. Pls review our NXP website to find which part do you need:  https://www.nxp.com/ If your question is not related to NXP products, we’re afraid we may have limited ability to provide detailed support in this case. We truly appreciate your understanding. Please feel free to share more details if applicable — we’re always glad to help where we can. Have a nice day.
記事全体を表示
Where do I learn about in-vehicle networking? I want to learn more about CAN bus and in-vehicle networking in general. I am looking for courses or literature that can help me get both theoretical and practical knowledge about the CAN bus and OBD. I intend to use the knowledge to develop a CAN bus analysis hardware and software of my own. Thanks in advance! Switch Re: Where do I learn about in-vehicle networking? CAN bus protocal is public and originated from BOSCH as well as CANFD.Meanwhile NXP is pinoeer at CAN transceiver side you can check from hardware side.Meanwhile VECTOR is good at CAN configurator at software side.Hope it helps Re: Where do I learn about in-vehicle networking? Hello, NXP Learning Materials (Recommended) 1. In‑Vehicle Networking overview https://www.nxp.com/products/interfaces/in-vehicle-network:WIRED-CONNECTIVITY-AUTO Automotive Ethernet – training https://www.nxp.com/design/design-center/training/TIP-AUTOMOTIVE-ETHERNET-ENABLER-OF-FUTURE S32K CAN configuration tutorial https://community.nxp.com/t5/Model-Based-Design-Toolbox-MBDT/How-to-Build-and-Configure-a-CAN-with-S32K-to-Emulate-Automotive/m-p/754872 S32K tutorials hub (includes CAN topics) https://www.nxp.com/design/design-center/training/TIP-AUTOMOTIVE-ETHERNET-ENABLER-OF-FUTURE NXP Application Notes https://www.nxp.jp/docs/en/application-note/AN12728.pdf CAN transceiver design https://www.nxp.com/docs/en/supporting-information/AH1014.pdf Advanced CAN system example https://www.nxp.com/docs/en/application-note/AN14253.pdf Best regards, Peter
記事全体を表示
S32DS | S32k144 RTD DIO PIN PROJECT ERROR Hello, I am trying to set up a basic LED blink example using RTD AUTOSAR (MCAL) on an S32K144 LQFP100 with S32DS 3.6.7. I have configured PTC11 as a GPIO output in the Pins tool (.mex file), and added both Dio and Port components in the Peripherals/MCAL view. However, when I click 'Update Code', the code generation fails with the following errors: - [CODEGEN] Failed to generate file 'Port_Ci_Port_Ip_PBcfg.c' - TypeError: PinMode.match is not a function at GetPDO_IP (:187) - [CODEGEN] Failed to generate file 'Port_PBcfg.c' at GetPDO (port_utils.js:235) My setup: - Board: S32K144 LQFP100 - S32DS version: 3.6.7 - RTD / PlatformSDK_S32K1_S32M24 - Pin: PTC11 configured as PORTC:port_11, Output, GPIO - MCAL components added: Dio + Port (both in AUTOSAR Mode) In the Port MCAL configuration, the PortPin_0 fields 'PortPin Direction' and 'PortPin Mode' appear greyed out and show numeric values (0) instead of strings. I suspect the code generator expects a string value like 'ALT1' for PinMode but receives a number instead. Has anyone encountered this issue? Is the PortPin configuration supposed to be fully auto-generated from the .mex, or do I need to configure it manually? Any guidance would be greatly appreciated. Additionally, since I am new to RTD AUTOSAR, I would love to know if there are any recommended resources to learn the stack from scratch — tutorials, example projects, videos or any suggested order to learn the MCAL modules (Port, Dio, Adc, Pwm, Can...). I have experience with bare-metal embedded C but I am new to AUTOSAR. Any guidance would be greatly appreciated. Thank you! Re: S32DS | S32k144 RTD DIO PIN PROJECT ERROR I am still trying. I removed the Port library from Drivers, but it still doesn’t work. The PortPinMode is set to 0, while in the example and in the code you sent me it is set to GPIO. I’m not sure how to change that. I’m also a bit confused about the workflow. As I understand it: First, select the pin in the Pin Selector tool. Then, configure the pin in the Port module (low-level configuration). Finally, use DIO as the wrapper/interface so the application does not depend directly on the microcontroller, following the AUTOSAR principle. Re: S32DS | S32k144 RTD DIO PIN PROJECT ERROR Hi@antonio_esal I did find some errors when I opened the example program you created. Attached is the example program I created for your reference. In your project, you don't need to add the "Port" module to both MCAL and Drivers simultaneously. Re: S32DS | S32k144 RTD DIO PIN PROJECT ERROR Yes, I am doing that, the demo examples works fine, but when I try to do the same from a new project, I can not do It. Re: S32DS | S32k144 RTD DIO PIN PROJECT ERROR Hi@antonio_esal You can refer to the example code included in the RTD driver package to start learning.
記事全体を表示
The hardware signal capture for ls1028a pps has failed. Hello, currently I am conducting PPS signal testing. Referencing the document "UG10143" and its section 6.5.7.1, the kernel is a custom kernel built using flex-build. By using the command "cat /sys/class/pps/pps0/assert", the timestamp of the eno0 network interface can be captured. However, upon testing, when using an oscilloscope to capture the 1588_PULSE_OUT2 pin, no PPS signal was observed. How should the following sentence in the document be understood? External trigger signal To use the actual external trigger pin for signal input on the board. The signal multiplexing should be configured properly, through RCW, or/and FPGA/CPLD. Refer to specific SoC and board reference manuals for that. Does it mean that the RCW needs to be modified so that only 1588_PULSE_OUT2 can be used for multiplexing in order to be able to capture on the pin? If it's not just about modifying here, could you please explain how to make the modification so that the PPS signal can be captured on this pin? Please be as detailed as possible. Thank you. QorIQ LS1 Devices Re: The hardware signal capture for ls1028a pps has failed. LS1028A does support PPS output on 1588_PULSE_OUT2 . However, to observe the PPS signal on J12 of the LS1028ARDB , all of the following must be in place: RCW setting :  EC1_SAI3_6_PMUX = 0b101 Correct 1588 timer configuration Proper board-level mux/CPLD routing Also note that the default PPS pulse width may be only about 10 ns , so it can be easy to miss on the oscilloscope if the trigger or time scale is not set appropriately.
記事全体を表示
Theta Clearは試してみる価値があるか?2026年のレビュー シータクリアは、非現実的な「即席の天才」といった謳い文句ではなく、精神的な明晰さ、集中力の向上、ストレスバランスに焦点を当てているため、2026年に最も話題になる脳の健康プログラムの一つになりつつあります。認知能力を自然にサポートするように設計されたこのプログラムは、ガイド付きオーディオセッション、心を落ち着かせる周波数ベースのテクニック、そしてシンプルな日々のルーティンを組み合わせることで、集中力、記憶力、精神的なリラックス効果の向上を支援します。シータクリア準備完了 その際立った点は、初心者にも優しいアプローチであることだ。このシステムは、複雑な神経科学の概念や高価な機器を推奨するのではなく、一般の人々が自宅で簡単に実践できる実用的な方法に焦点を当てています。多くのユーザーは、このプログラムがプロセスを短く管理しやすいセッションに分割しているため、忙しいライフスタイルにも無理なく取り入れられ、余計なストレスも生じない点を高く評価している。 2026年には、デジタル過負荷、不安、睡眠不足、絶え間ない注意散漫といった問題が深刻化するにつれ、より多くの人々が精神的なパフォーマンスと感情のバランスを改善するための自然な方法を求めるようになるだろう。Theta Clearは、集中力、穏やかな思考、そして全体的な精神的健康をサポートするように設計された、体系的な思考法とリラクゼーションシステムを提供することで、この高まりつつあるトレンドに直接的に着目しています。 買う価値はありますか?シンプルで実践的な脳の健康プログラムを探している人にとって、その答えは「イエス」と言えるでしょう。その価値は、システムのシンプルさ、体系的な構造、そして心を落ち着かせるアプローチにある。しかし、効果は継続性に左右され、定期的にセッションに参加するユーザーは、時間の経過とともに集中力、リラックス効果、精神的な明晰さの向上を実感しやすいでしょう。 詳細はこちら:- https://tinyurl.com/ypfmxmsf
記事全体を表示
MPC860T programming Option Hi All,        I am having an outdated board with NXP processor MPC860T and I only need to program it with available ".bin" file. This board is having BDM interface (10 Pin Connector) for connecting the programming cable and earlier this interface was only used to program the board. Though in schematic JTAG option also available with 6 pin connector for TCK, TMS, TDI, TDO Ground & VCC, but I am not sure that it can also be used for programming or not. I am having limited resources, so requested to clarify the below given question please:- 1. I am having Caode warrior TAP (CWH-CTP-BASE-HE) programmer. Is it compatible to program the board ? If yes then what "Probe TIP" is required for board BDM interface connection and where to get it. If JTAG also can be used then what probe tip required ? Kindly mention the part no. for probe tip please. 2. As per MPC860T webpage, "USB TAP for PowerQUICC I" can also be used, but on webpage its interface details is not given (BDM or JTAG or Type of connector). Kindly guide whether it is compatible with my board for BDM interface and what kind of "Probe TIP" has to use to make it compatible (custom or purchase) ? Also guide for buying option of programming cable and prob tip. 3.  What IDE/software is required to program the board ? As per webpage "code warrior development suit" can be used. Does this software requires any licence purchase to use it with processor ? Thanking You Re: MPC860T programming Option Please purchase "USB TAP for PowerQUICC ®  I" from the following link, no need probe tip. https://www.nxp.com/design/design-center/software/development-software/codewarrior-development-tools/codewarrior-legacy/usb-tap-for-powerquicc-i:USBTAP_PQ1 Software: please use CodeWarrior for Power Architecture v8.8.
記事全体を表示
S32k312 Eval board - Get frequency API issue Dear Sir/Madam, Using S32k312 Mini Eval board for our application.  SW32K3_S32M27x_RTD_R21-11_5.0.0 RTD version used. Wnen get clock frequency called getting hard fault error,   Mcu_GetClockFrequency(SCS_CLK); - hard fault error Mcu_GetClockFrequency(AIPS_PLAT_CLK); - hard fault error Mcu_GetClockFrequency(CORE_CLK); - hard fault error Mcu_GetClockFrequency(CLKOUT_RUN_CLK);  - working fine This is the sequence I used for clock init, Added some delay after Mcu_SetMode(McuModeSettingConf_0); & tried still got the same issue. Is it PLL stabilization take time? if yes how long? I want to set the systick based on the core clock frequency using  OsIf_Timer_System_Internal_Init() API. can you support.    Thanks. Re: S32k312 Eval board - Get frequency API issue Hi @Thalapushpam1  Could you please compare your configuration with the attached .mex file? I have created a simple test on my side, calling Mcu_GetClockFrequency for some of the clocks you mentioned, and I did not encounter any issues. For your reference, I am also attaching my main file. Regarding the OsIf TimerClockRef, I believe the following thread could be a helpful reference: Delay function using OSIF BR, VaneB
記事全体を表示
UJA1169ドライバコード こんにちは、チームの皆さん、 SPIバスで設定可能なUJA1169ATKシングルボードコンピュータ用のサンプルドライバコードが必要です。 製品ページにはAUTOSARドライバが掲載されていますが、弊社ではNON_AUTOSAR**方法**で開発を進めています。 この件に関するサンプルプロジェクトを共有していただけますでしょうか。 よろしくお願いします、 モヒト Re: UJA1169 driver code 「追加アクセスをリクエスト」をクリックすると、NDA(秘密保持契約書)をアップロードして承認を待つ必要があります。 Re: UJA1169 driver code こんにちは、 私は秘密保持契約書(NDA)を所持していますが、表示されていません。追加の権限を求めているのですが、そのボタンが機能していません。 何度か試してみましたが、うまくいきませんでした。 より早く解決できるようご協力ください。 BR、 モヒト Re: UJA1169 driver code こんにちは UJA1169ATK ミニ高速CANシングルボードコンピュータ | NXP Semiconductors 上記のリンクからダウンロードできます。 ありがとう! BR
記事全体を表示
S32DS for DSでS32K344の周辺機器を設定する方法 こんにちは、 S32K344 WBのCAN、UART、SPI、I2Cなどの周辺機器の設定方法を研究し、それらを自社システムの低レベルドライバに移植したいと考えています。私はAUTOSARシステムを必要としないので、EB Tresos DSはダウンロードしません。私はS32およびRTD LLDドライバと、s32k3_wb_can、s32k3_wb_self_testなどのサンプルのみをダウンロードしました。S32DS for DSでS32K344のペリフェラルのピン、クロック、DDRなどを調整する方法がわかりません。学習するためのガイドドキュメントやビデオを提供していただけませんか?ありがとう。 Re: How config S32K344's periperial in S32DS for DS こんにちは 以下のトレーニングプレゼンテーションは、 S32K3のドキュメントに掲載されています。 S32K3xx通信モジュール:LP UARTおよびLIN(RTD搭載) - トレーニング S32K3xx通信モジュール Flex CAN - トレーニング S32K3xx通信モジュール Flex CAN (RTD搭載) - トレーニング S32K3 RTD 3.0.0に基づいたトレーニング・マテリアルもいくつかあります。 S32K3_RTD_Training_eDMA.pdfおよびS32K3_RTD_Training_CAN (2).pdf は、 S32K3xx FlexCAN レガシーおよび拡張 RXFIFO DMAからダウンロードできます。 添付のS32K3_RTD_Training_LPSPI.pdfおよびS32K3_RTD_Training_LPI2C.pdfも参照してください。 申し訳ありませんが、公開されているLPUARTトレーニング・マテリアルはS32K3 RTD 3.0.0に基づいています。行方不明です。 S32K344-WB ハードウェア用の RTD は、あなたが言及したもので、実際には SW32K3_RTD_4.4_2.0.0 をベースにしており、具体的にはS32K344_Whiteboard_Example(LLD)_RTM_1.0.0.zip です。S32K344-WBだけを学習したい場合は、まずここにあるサンプルを学習してテストすることをお勧めします。 新規プロジェクト開発においては、このような旧バージョンのS32K3 RTDを使用することはお勧めしません。以下の動画をご覧ください: S32 Design Studio 3.6.0 を使用した RTD 5.0.0 のダウンロード、インストール、設定方法 RTD5.0_download_install_configure.mp4 の動画の 3:40 のところで、S32K3 RTD のインストール後の多くの例を見ることができます。 S32K3 RTDとS32DSの両方がアップデートされました。 インストールをお勧めします S32K3_S32M27x リアルタイム・ドライバ ASR R23-11 バージョン 7.0.1 ( SW32K3_S32M27x_RTD_R23-11_7.0.1_D2603_DesignStudio_updatesite.zip ) S32DS v3.6.6 。 SW32K3_S32M27x_RTD_R23-11_7.0.1_D2603_DesignStudio_updatesite.zip は、 S32K3 標準ソフトウェア -> オートモーティブ SW - S32K3/S32M27x - Cortex-M 用リアルタイム・ドライバ -> S32K3_S32M27x リアルタイム・ドライバ ASR R23-11 バージョン 7.0.1 を クリックしてダウンロードできます。 お役に立てば幸いです。 よろしくお願いします、 ロビン ------------------------------------------------------------------------------- 注記: この投稿があなたの質問への回答になっている場合は、「解決策として承認」ボタンをクリックしてください。ありがとう! - 最後の投稿から7週間はスレッドをフォローしますが、それ以降の返信は無視されます。 後日、関連する質問がある場合は、新しいスレッドを作成し、閉じられたスレッドを参照してください。 Re: How config S32K344's periperial in S32DS.3.4 for DS ちなみに、私の設定はS32用のS32DSで、サンプルコードはS32K344_Whiteboard_Example(LLD)_RTM_1.0.0です。RTDはSW32K3_RTD_4.4_2.0.0です。私はEB TresosとAutoSarシステムを使用していないので、Tresosの例は使用していません。
記事全体を表示
MCXA 153 调试器和闪存编程器选件 我们可以在制作环境中对这个板进行编程的方法是什么? 我所知道的是:我们可以使用 MCU Link 调试探针一次调试一块板。如果我们想要批量编程那我们就得用 flasher-4 segger?一次 4 块板?PE Micro?我不明白。 有人能详细解释一下吗? 启动 ROM | 启动配置 | 闪存 MCXA Re: MCXA 153 Debuggers and Flash Programmers Option 你好@Gayathriii 感谢您的来信! 每台设备都需要一个编程器,这可以通过以下方式完成: MCU-Link Pro 调试探针 详见 AN14402:通过 MCU-Link 和 LinkServer 并行编程多个目标   PEmicro Cyclone 编程器 描述于 PEmicro 学习中心:生产编程:使用 Cyclone 编程器进行组编程   如果这些信息对您有帮助,请告诉我。
記事全体を表示
S32N55 HSE2 ADKP SetAttribute が OTP 書き込み時にチップハングを引き起こす - GCS カスタムボード - SoC:S32N55(B0シリコン) - GrayVIP: 1.0.24 - HSE2 FW: HSE_FW_S32N5_1_0_24_0 - ライフサイクル: OEM_OPEN - 基板:カスタムB/D(SGMIIのみ、RGMIIは非対応) EVBボード: - FSS/CRSの正常動作 - ADKP SetAttribute が成功しました カスタムボードの問題: CRS_ETH0/1_RGMII_RX クロックソースが利用できません (RGMIIインターフェースは搭載されていません) - 回避策を適用しました: 親クロックをCRS_SAFEに変更しました - 回避策実施後:FSS/CRS正常、セキュアブート正常 カスタムボードにクロック回避策を適用した後、 HSE_OTP_FOEM_ADKP_ATTR_ID SetAttribute が返す HSE_SRV_RSP_NOT_ALLOWED (0xAA55A21C)。 この障害が発生すると、チップは応答しなくなります。 - T32接続がAHB:0xE0042FE0でバスエラーにより失敗しました。 (CoreSight ROMテーブル) - FSSはJTAG経由では接続できません - ボードの回復には物理的な介入が必要 同じADKPプロビジョニングコードがEVBで正しく動作します 時計の変更なし。 GetAttribute 呼び出し (HSE_OTP_LIFECYCLE_ATTR_ID、 HSE_OTP_FOEM_ADKP_ATTR_ID) は正常に動作します カスタムボード、基本的なHSEコミュニケーションを確認 機能しています。 1. CRS_ETH0/1_RGMII_RXクロック構成が可能か HSE OTPの書き込み操作に影響しますか? 2. なぜチップはその後反応しなくなるのか ADKP SetAttribute が失敗し、 基板交換なしで復旧する方法はありますか? 3. 既知の問題や制限はありますか? カスタムボードでのADKPプロビジョニング CRSクロック構成の変更 HSE_FW_S32N5_1_0_24_0? 1. HSE_SRV_RSP_NOT_ALLOWED が発生する条件は何ですか? HSE_OTP_FOEM_ADKP_ATTR_ID の SetAttribute ライフサイクルがOEM_OPENと確認されたとき? 2. CRS_ETH0/1_RGMII_RXクロック構成が可能か HSE OTPの書き込み操作に影響しますか? 3. なぜチップはその後反応しなくなるのか ADKP SetAttribute が失敗し、 基板交換なしで復旧する方法はありますか? 4. 既知の問題や制限はありますか? カスタムボードでのADKPプロビジョニング CRSクロック構成の変更 HSE_FW_S32N5_1_0_24_0? Re: S32N55 HSE2 ADKP SetAttribute causes chip hang when OTP write - GCS custom board こんにちは、 @EddiePark さん、 遅れて申し訳ありません。数日間オフィスを不在にしていました。あなたが私の質問に返信してくれたという通知を受け取ったのですが、どうやらその返信を削除したようですね。 この件に関して、まだサポートが必要ですか? ありがとうございます。 Re: S32N55 HSE2 ADKP SetAttribute causes chip hang when OTP write - GCS custom board エディ・パークさん、こんにちは。 再度ご連絡いただきありがとうございます。現時点では、ご質問すべてにお答えできるわけではありません。ご指摘の時計とHSE(英国安全衛生庁)との間に何らかの関連性があることを示す資料は見つかりませんでした。クロック変更のために変更したレジスタを具体的に教えていただけますか?また、お使いのボードがRGMIIインターフェースを使用していない場合、なぜこの変更が必要なのですか? ありがとうございます。
記事全体を表示
FuelSync Pro 是合法的吗?2026 年回顾 FuelSync Pro 是一款先进的燃油管理解决方案,专为要求从每一滴燃油中获得最佳性能的驾驶员、车队经营者和汽车爱好者而设计。通过将先进的跟踪技术与智能分析相结合,FuelSync Pro 可以实时了解车辆的油耗模式,帮助您做出更明智的驾驶决策。 FuelSync Pro 让您掌控每英里里程 该系统与车辆的 OBD-II 端口无缝集成,可监控发动机性能、怠速时间、加速习惯和路线效率。其直观的移动应用程序提供易读的仪表盘、个性化的节油提示和详细的报告,有助于减少加油站的不必要开支。 无论您管理的是一辆汽车还是整个商业车队,FuelSync Pro 都能毫不费力地满足您的需求。异常用油警报、维护提醒和驾驶员行为评分可确保每次旅行都尽可能高效。 使用 FuelSync Pro,您不仅可以跟踪燃料,还可以控制燃料。驾驶更智能,花费更少,让您的发动机保持最佳运行状态。 告别污渍,焕发光彩
記事全体を表示
S32N55 HSE2 ADKP setAttribute 在 OTP 写入时导致芯片挂起——GCS 自定义板 -SoC:S32N55(B0 芯片)-GrayVIP:1.0.24 -HSE2 固件:HSE_FW_S32N5_1_0_24_0 -生命周期:OEM_OPEN-板:自定义 B/D(仅限 SGMII,无 RGMI I) EVB 板: - FSS/CRS 正常运行 - ADKP SetAttribute 成功 自定义板问题: -CRS_ETH0/1_RGMII_RX 时钟源不可用 (板上没有 RGMII 接口) -已应用变通方法:父时钟更改为 CRS_SAFE-解决方法后:FSS/CRS 正常,安全启动正常 在自定义主板上应用时钟变通办法后,HSE_OTP_ FOEM_ADKP_ATTR_ID setAttribute 返回 HSE_SRV_RSP_NOT_ALLOWED (0xAA55A21C)。 出现此故障后,芯片变得无响应: -T32 连接失败,在 AHB: 0xe0042FE0 (CoreSIGHT ROM 表)处出现总线错误-无法通过 JTAG 连接 FSS -板需要物理干预才能恢复 相同的 ADKP 配置代码 无需修改时钟即可在 EVB 上正常运行。 GetAttribute 调用(HSE_OTP_LIFECYCLE_ATTR_ID、HSE_OTP_FOEM_ADKP_ATTR_ID)在自定义板上正常运行,这确认了基本的 HSE 通信正常运行。 1.CRS_ETH0/1_RGMII_RX 时钟配置 会影响 HSE OTP 写操作吗? 2。为什么在 ADKP setAttribute 出现故障后芯片会变得无响应,是否有不更换主 板的恢复方法? 3.在 HSE_FW_S32N5_1_0_24_0 中 修改了 CRS 时钟配置的自定义主板上 ADKP 配置是否存在任何已知问题或限制? 1。生命周期得到确认后,哪些条件会触发 HSE_OTP_FOEM_ADKP_ATTR_ID setAttribute 的 HSE_SRV_RSP_NOT_ALLOWED 的 HSE_SRV_RSP_NOT_ALLOWE D? 2.CRS_ETH0/1_RGMII_RX 时钟配置 会影响 HSE OTP 写操作吗? 3.为什么在 ADKP setAttribute 出现故障后芯片会变得无响应,是否有不更换主 板的恢复方法? 4。在 HSE_FW_S32N5_1_0_24_0 中 修改了 CRS 时钟配置的自定义主板上 ADKP 配置是否存在任何已知问题或限制? Re: S32N55 HSE2 ADKP SetAttribute causes chip hang when OTP write - GCS custom board 你好,@EddiePark、 抱歉,我有几天不在办公室,耽误了您的时间。我收到了你回复我问题的通知,但你似乎删除了那些回复。 您还需要这方面的支持吗? 谢谢。 Re: S32N55 HSE2 ADKP SetAttribute causes chip hang when OTP write - GCS custom board 你好,@EddiePark、 感谢您再次联系我们。目前我还没有你的所有问题的答案,我找不到任何参考资料来表明你提到的时钟与HSE之间存在任何相关性。能否分享一下您为更改时钟而修改的确切寄存器?另外,如果您的主板不使用 RGMII 接口,为什么需要进行此更改? 谢谢。
記事全体を表示
LVDSパネル仕様からのピクセルクロックが動作しない VAR-SOM-MX8M-PLUS IMX8MP こんにちは、 私は、640x480 60HzのLCDにLVDSを使用するVariscite SOM VAR-SOM-MX8M-PLUS(このSOMモデルをGoogleで検索すると、彼らのウェブサイトが見つかります)を使用しています。仕様書に記載されている表示タイミングパラメータを使用しても、LCDに安定した画像を表示させることができません。 私のデバイスツリーの変更点: #include "imx8mp-var-som-symphony.dts" / { panel { compatible = "panel-lvds"; backlight = <&backlight>; width-mm = <211>; height-mm = <158>; label = "640x480"; data-mapping = "jeida-24"; status = "okay"; panel-timing { clock-frequency = <25175000>; hactive = <640>; vactive = <480>; hback-porch = <40>; hfront-porch = <8>; vback-porch = <25>; vfront-porch = <2>; hsync-len = <96>; vsync-len = <2>; hsync-active = <0>; vsync-active = <0>; de-active = <1>; }; port { panel_in: endpoint { remote-endpoint = <&lvds_out>; }; }; }; }; &clk { assigned-clock-rates = <0>, <0>, <1000000000>, <800000000>, <500000000>, <400000000>, <800000000>, <393216000>, <361267200>, <352450000>; }; &media_blk_ctrl { assigned-clock-rates = <500000000>, <200000000>, <0>, <0>, <352450000>; }; &ldb { status = "okay"; lvds-channel@0 { fsl,data-mapping = "jeida"; fsl,data-width = <24>; status = "okay"; port@1 { reg = <1>; lvds_out: endpoint { remote-endpoint = <&panel_in>; }; }; }; };   PLLクロックを更新して、25.175 MHzのピクセルクロック(25.175 * 14 = 352.450MHz )を反映させました。また、異なる乗数(14以外)がある場合に備えて、他のクロックも追加しました。 static const struct imx_pll14xx_rate_table imx_pll1443x_tbl[] = { PLL_1443X_RATE(1039500000U, 173, 2, 1, 16384), /* 74.25 MHz */ PLL_1443X_RATE(910000000U, 455, 3, 2, 0), /* 65 MHz */ PLL_1443X_RATE(1040000000U, 208, 3, 1, 0), /* 65 MHz */ PLL_1443X_RATE(455000000U, 379, 5, 2, 10923), /* 65 MHz */ PLL_1443X_RATE(650000000U, 325, 3, 2, 0), PLL_1443X_RATE(594000000U, 198, 2, 2, 0), PLL_1443X_RATE(519750000U, 173, 2, 2, 16384), /* 37.125 MHz */ /*PLL_1443X_RATE(420000000U, 175, 5, 1, 0),*/ /* 30 MHz */ PLL_1443X_RATE(393216000U, 262, 2, 3, 9437), /*PLL_1443X_RATE(378000000U, 126, 4, 1, 0),*/ /* 27 MHz */ PLL_1443X_RATE(361267200U, 361, 3, 3, 17511), PLL_1443X_RATE(352450000U, 220, 15, 0, 18432), /* 25.175 MHz */ PLL_1443X_RATE(400000000U, 200, 3, 2, 0), /* 25 MHz */ PLL_1443X_RATE(700000000U, 175, 3, 1, 0), /* 25 MHz */ PLL_1443X_RATE(350000000U, 175, 6, 1, 0), /* 25 MHz */ PLL_1443X_RATE(245760000U, 328, 4, 3, 0xae15), PLL_1443X_RATE(225792000U, 226, 3, 3, 0xcac1), PLL_1443X_RATE(122880000U, 328, 4, 4, 0xae15), PLL_1443X_RATE(112896000U, 226, 3, 4, 0xcac1), PLL_1443X_RATE(61440000U, 328, 4, 5, 0xae15), PLL_1443X_RATE(56448000U, 226, 3, 5, 0xcac1), PLL_1443X_RATE(49152000U, 393, 3, 6, 0x374c), PLL_1443X_RATE(45158400U, 241, 2, 6, 0xd845), PLL_1443X_RATE(40960000U, 109, 1, 6, 0x3a07), }; imx8mp-ldb.c 内のハードコードされたクロックをコメントアウトしました。 /* * Due to limited video PLL frequency points on i.MX8mp, * we do mode fixup here in case any mode is unsupported. */ /*if (ldb->dual) mode->clock = mode->clock > 100000 ? 148500 : 74250; else mode->clock = 74250;*/ return 0; 搭載PLLクロックを検証済み: root@imx8mp-var-dart:~# cat /sys/kernel/debug/clk/video_pll1/clk_rate 352450000 写真はこんな感じです 次に何を試すべきか、アドバイスをお願いします。 ありがとう、 ジョン i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP パネルの仕様を確認してください。タイミングが正しく設定されていないようです。h_totalが800、v_totalが525になっています。もう一度確認してください。 Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP サポート担当者の@joanxieに見てもらえるように再投稿します Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP こんにちは、 @synthesys 現在のタイミング設定を教えていただけますか? よろしくお願いします、 志明 Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP タイミングを更新して、htotal 800、vtotal 525 になるようにしました。写真は同じように写ります。 オシロスコープでクロックを測定したところ、ピクセルクロックは25MHzで問題ありませんが、垂直同期と水平同期が不安定です。 IMX8MPは640x480の解像度に対応していますか?水平・垂直同期のタイミングが不安定にならない理由は何だろうか? 私たちはimx6solox用の同じLCDを持っていますが、問題はありませんでした(カーネル4.9)。デバイスツリーのsimple-panelの設定は簡単で、すぐに動作しました。 Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP こんにちは、現在の時刻表はこちらです。 panel { compatible = "panel-lvds"; backlight = <&backlight>; width-mm = <211>; height-mm = <158>; label = "640x480"; data-mapping = "jeida-24"; status = "okay"; panel-timing { clock-frequency = <25175000>; hactive = <640>; vactive = <480>; hback-porch = <46>; hfront-porch = <8>; vback-porch = <38>; vfront-porch = <4>; hsync-len = <106>; vsync-len = <3>; hsync-active = <0>; vsync-active = <0>; de-active = <1>; }; port { panel_in: endpoint { remote-endpoint = <&lvds_out>; }; }; }; LCDのデータシートと、タイミングに関する該当ページを添付しました。当社には、LVDS信号をパラレルRGB信号に変換するLCD基板があります。先ほども述べたように、この同じLCDはIMX6SoloXでも問題なく動作します。 どういうわけか、12.5MHzだと画像は素晴らしいのですが、リフレッシュレートは30Hzしかありません。25MHz、リフレッシュレート60Hzの仕様を使用したい。 Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP 志明、 新しいタイミングを試してみましたが、画像は依然として悪く、最初の投稿で掲載した画像と似ています。パネルのタイミングを変更することが解決策ではないかもしれないと考えています。 これを有効にするために、デバイスツリーやカーネルに他に何か必要なものがあるのでしょうか? PLL(ピクセルクロック×7またはピクセルクロック×14)を変更してみましたが、依然として同じ問題が発生します。 他に何か提案はありますか? この問題に関して、引き続きサポートいただきありがとうございます。 ジョン Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP 参考までに、ピクセルクロック12.5MHzは安定しており、画像もかなり鮮明です。ピクセルクロックは63MHz~74.25MHzで安定しているが、わずかに色が変化する。ピクセルクロックが12.5MHz~63MHzの範囲では、不安定でノイズの多い画像が表示されます。とても奇妙だ! Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP こんにちは、 @synthesys データシートとあなたのdtsに記載されているタイミングパラメータを確認しました。 データシート: 水平方向: TH = 800 クロック // 合計 TWH = 30クロック // HSパルス幅 THS = 144クロック // HSの立ち下がりエッジからDENの開始へ TEP = 640クロック // DENパルス幅、hactive   垂直: TV = 525行 // 合計 TWV = 3ライン // VSパルス幅 TSTV = 35行 // VSからDENへの開始     Linuxでは、 htotal = hactive + hfront_porch + hsync_len + hback_porch となります。 hsync-active=0 を使用しているため、データシートからhsync_len + hback_porch = THS = 144、 hsync_len = TWH = 30 となります。 hback_porch = 144 - 30 = 114 hfront_porch = htotal - hactive - hsync_len - hback_porch = 800 - 640 - 30 - 114 = 16 垂直方向も同様なので、以下のパラメータを試してみることをお勧めします。 panel-timing { clock-frequency = <25175000>; hactive = <640>; vactive = <480>; hfront-porch = <16>; hsync-len = <30>; hback-porch = <114>; vfront-porch = <10>; vsync-len = <3>; vback-porch = <32>; hsync-active = <0>; vsync-active = <0>; de-active = <1>; }; よろしくお願いします、 志明 Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP こんにちは、 @synthesys  アノテーションを使用する代わりに、imx8mp-ldb.c の次のセクションを希望の `mclock` 値に変更してみてください。 そして、この`mclock`への変更は実際に私の場合うまくいきました。 imx8mp_ldb_encoder_atomic_check(struct drm_encoder *encoder, struct drm_crtc_state *crtc_state、 struct drm_connector_state *conn_state) { struct imx_crtc_state *imx_crtc_state = to_imx_crtc_state(crtc_state); struct imx8mp_ldb_channel *imx8mp_ldb_ch = enc_to_imx8mp_ldb_ch(エンコーダー); struct ldb_channel *ldb_ch = &imx8mp_ldb_ch->base; struct imx8mp_ldb *imx8mp_ldb = imx8mp_ldb_ch->imx8mp_ldb; struct ldb *ldb = &imx8mp_ldb->base; struct drm_display_mode *mode = &crtc_state->adjusted_mode; struct drm_bridge_state *bridge_state = NULL; struct drm_bridge *bridge;   bridge = drm_bridge_chain_get_first_bridge(encoder); bridge_state = drm_atomic_get_new_bridge_state(crtc_state->state, bridge);   if (!ldb_ch->bus_format) ldb_ch->bus_format = bridge_state->output_bus_cfg.format;   imx_crtc_state->bus_flags = bridge_state->input_bus_cfg.flags;   switch (ldb_ch->bus_format) { CASE MEDIA_BUS_FMT_RGB666_1X7X3_SPWG: imx_crtc_state->bus_format = MEDIA_BUS_FMT_RGB666_1X18; 壊す; CASE MEDIA_BUS_FMT_RGB888_1X7X4_SPWG: CASE MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA: imx_crtc_state->bus_format = MEDIA_BUS_FMT_RGB888_1X24; 壊す; デフォルト: -EINVAL を返します。 }   /* * i.MX8mp のビデオ PLL 周波数ポイントが限られているため、 * いずれかのモードがサポートされていない場合に備えて、ここでモードの修正を行います。 */ if (ldb->dual) mode->clock = mode->clock > 100000 ?148500 : 74250; そうでない場合、 mode->clock = mode->clock >=74250 ? 74250 : 25175;   0を返す。 }   imx8mp_ldb_encoder_mode_valid(struct drm_encoder *encoder, const struct drm_display_mode *mode) { struct imx8mp_ldb_channel *imx8mp_ldb_ch = enc_to_imx8mp_ldb_ch(エンコーダー); struct ldb_channel *ldb_ch = &imx8mp_ldb_ch->base; struct imx8mp_ldb *imx8mp_ldb = imx8mp_ldb_ch->imx8mp_ldb; struct ldb *ldb = &imx8mp_ldb->base;   /* パネルがあれば問題ないはずです */ if (ldb_ch->panel) MODE_OKを返します。   /* * i.MX8mp のビデオ PLL 周波数ポイントが限られているため、 * ここではモードの有効性チェックを行います。 */ if (ldb->dual && mode->clock != 74250 && mode->clock != 148500 && mode->clock != 25175) MODE_NOCLOCK を返します。   if (!ldb->dual && mode->clock != 74250 && mode->clock != 25175) MODE_NOCLOCK を返します。   MODE_OKを返します。 }   私の単純な推測では、オリジナルのimximp-ldb.c148.5MHzと74.25MHzのみをサポートしています。他の解像度をサポートするには、このセクションに必要なコードスニペットを追加する必要があります。 Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP こんにちは、 @Zhiming_Liu さん。他に何かご提案はありますか?PLLまたはドライバコードを変更しますか? Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP @Zhiming_Liu @JESON @joanxie 皆さんこんにちは。どうやら問題はハードウェアにあるようです。複数のLVDSラインに抵抗器を追加する必要がありました。このチケットはクローズできます。皆様のご意見に感謝いたします。
記事全体を表示
Has anyone worked with NXP LSDK or LLDP? As the title suggests, I need some help or maybe a push in the right direction I should say. NXP provides these types of SDKs (LSDK, LLDP). I’m real confused what I’m supposed to use. LLDP provides these types of massive Linux Distro solutions. I don’t need this, I need an embedded solution. With Xilinx chips it’s simple, the answer is petalinux. However, NXP’s LLDP has all these options for building out these crazy heavy duty Linux builds. I need some help in understanding how/what NXP SDK to use to create an embedded solution. If you have a bit of experience with this would you be so kind to provide me some direction please? Re: Has anyone worked with NXP LSDK or LLDP? LLDP provides Ubuntu Linux. For Debian Linux, you could refer to the following link. https://www.nxp.com/design/design-center/software/embedded-software/linux-software-and-development-tools/nxp-debian-linux-sdk-distribution-for-i-mx-and-layerscape:NXPDEBIAN If you want to use the latest simple yocto project, you could refer to the following link. https://github.com/nxp-qoriq/yocto-sdk
記事全体を表示
i.MX93 LPSPI7 Usage on Cortex-M33 and Sampling Rate Verification Hi NXP Team, I would like to ask whether LPSPI7 on the i.MX93 can be assigned to and controlled by the Cortex-M33 core instead of the Cortex-A55 cores. If this is supported, Is there any reference example or SDK project demonstrating LPSPI7 operation on the M33 core? In addition, I would like to evaluate the SPI performance when running on the M33 core. Is there a recommended method to measure the actual SPI sampling rate / data throughput? Are there any known limitations regarding the maximum achievable SPI clock frequency or sampling performance when LPSPI7 is controlled by the M33 core? Thank you. BR, Sean Linux Re: i.MX93 LPSPI7 Usage on Cortex-M33 and Sampling Rate Verification Can LPSPI7 be assigned to Cortex‑M33 instead of Cortex‑A55? Yes. Practical configuration steps (inferred from architecture) You will need: TRDC configuration Assign LPSPI7 peripheral region to M33 domain Remove A55 access (optional but recommended for isolation) Clock + reset setup Typically done by A55 → passed to M33 (or handled via SCFW/firmware depending on flow) Interrupt routing Ensure LPSPI7 IRQ enabled in M33 NVIC DMA (optional) Use eDMA channel: TX: mux slot 83 RX: mux slot 84 Is there an SDK example for LPSPI on M33 (i.MX93)? What likely exists (based on MCUXpresso design) Generic LPSPI driver for Cortex‑M33 Example projects (board-dependent): lpspi_master lpspi_interrupt lpspi_edma How to measure SPI throughput / sampling rate?   Method 1 — GPIO toggle (cycle-accurate) Method 2 — pure bus clock verification Method 3 — DMA stress test (recommended) For max throughput: Use LPSPI + eDMA Continuous transfer (loop / ping‑pong buffer) Measure: sustained bandwidth CPU utilization Performance / clock limitations on M33 The RM provides system capability but does not explicitly state “M33-specific SPI limit”. However: M33 runs @ ~250 MHz LPSPI supports DMA (important for high throughput) No architectural limitation tying SPI speed to A55 Re: i.MX93 LPSPI7 Usage on Cortex-M33 and Sampling Rate Verification I discussed more with the AE team, please refer to the following update from them. i.MX93 does not isolate M33 and A55 cores. LPSPI7 can be controlled by M33 without any changes, the bottom line is you don't control it from A55 side simutaniously. There's no specific SDK example for LPSPI7. You'll have to adapt to LPSPI7 using existing examples. To measure the actual SPI sample rate, an oscilloscope or logic analyser is recommended. M33 should be able to reach the max data rate specified in the specs, no known limitations as I'm aware of. Re: i.MX93 LPSPI7 Usage on Cortex-M33 and Sampling Rate Verification Hi @yipingwang , Thank you for your reply. Could you also confirm whether both TPM2 and ADC1 can be controlled by the M33 core? We noticed a statement in the i.MX93 Reference Manual indicating that "any peripheral can be assigned to any domain." Based on this, it appears that TPM2 and ADC1 should be assignable to the M33 domain. However, we would like to double-check and obtain confirmation from NXP. Thank you! Best Regards, Sean Re: i.MX93 LPSPI7 Usage on Cortex-M33 and Sampling Rate Verification Yes, there's no restriction to assign TPM2 and ADC1 to M33 Re: i.MX93 LPSPI7 Usage on Cortex-M33 and Sampling Rate Verification Hi @yipingwang , OK, thank you
記事全体を表示
i.MX RT1176 - Dual-core XIP and CM4 code execution from SDRAM Dear NXP Support Team, We are working with the i.MX RT1176 processor and plan to use both the CM7 and CM4 cores. Both program images will be stored in a single QSPI flash connected via FlexSPI1. We have two questions: 1. Dual-core XIP We would like to know whether both CM7 and CM4 can perform XIP (Execute in Place) operation simultaneously from the same QSPI flash. - Is simultaneous dual-core XIP from a single Flex SPI flash supported on the RT1176? - Are there any performance or bus arbitration considerations when both cores fetch instructions from the same flash interface concurrently? - Are there any NXP SDK examples or application notes demonstrating this configuration? 2. CM4 code execution from SDRAM We have seen that most examples load the CM4 image into ITCM RAM for execution. However, we are planning to run heavier tasks on CM4 and may need more code space than what ITCM offers. Can the CM4 core execute code from SDRAM (via SEMC) instead of ITCM? If so, are there any examples or application notes covering this approach? Any guidance would be appreciated. Best regards, Calixto Systems Pvt Ltd Re: i.MX RT1176 - Dual-core XIP and CM4 code execution from SDRAM Hi NXP Support, Just following up to see if there are any updates or guidance regarding these questions? Thank you! Re: i.MX RT1176 - Dual-core XIP and CM4 code execution from SDRAM Hi @sanjana291, 1. Yes, both CM7 and CM4 can perform XIP operation from the same QSPI flash. The FlexSPI controller that communicates with the QSPI flash is connected to the AXI/AHB bus matrix, which handles both cores as bus masters, but arbitrates access to ensure both can fetch instructions without mix-ups. With respect to performance or arbitration considerations, there aren't any specific issues since the bus matrix handles the transactions effectively. The best performance would still be having two instances of FlexSPI, connecting each core to a different flash device. 2. Yes, the CM4 can execute code from SDRAM (via SEMC) instead of ITCM by adjusting the linker file configuration.  For both cases, although possible, we do not have example projects demonstrating these setups, since generally they aren't the conventional or most efficient configurations, so the actual implementation would have to be done manually. BR, Edwin.
記事全体を表示
Arm CoreSight RT1176CVM8A no Trace Clock I have a custom board using the RT1176CVM8A and wish to get the arm trace working.  Using the script from here https://kb.segger.com/i.MXRT1176 I'm able to get the arm trace working on the EVK for the zephyr sample basic\blinky. My problem is when trying to transition to my board I'm unable to get the ARM_TRACE_CLK out of the board.  I have confirmed using GPIO that the board has the GPIO_DISP_B2_06 (ARM_TRACE_CLK -- ALT3) connected to the correct PIN.  Using the clock observe feature I have confirmed that I can configure the CSTRACE_CLK_ROOT to 100 MHz the same as on the EVK. Is there anything different between the two processor when it comes to enabling the Arm Trace?  Where can I find a detailed description of the Arm Trace register to see if they are being enabled correctly? Re: Arm CoreSight RT1176CVM8A no Trace Clock Hi @spencermacdonald, The issue is most definitely not on the trace clock signal or muxing, but I would just like to make sure you have adequate the following restriction that exists on the EVK to your custom board: As mentioned on the MIMXRT1170EVKHUG as well as AppNote AN14071, JTAG_nTRST is driven low by default and this can block the trace feature. On these documents we recommend setting this pad as a GPIO to work around this block and allow for the trace feature to function properly on the EVK. I understand that the issue is present on your custom board rather than the EVK, but my suggestion is to check whether your custom board also sets up TAG_nTRST driven low that could cause this issue. BR, Edwin.
記事全体を表示
Unreliable R52 Core Boot on S32Z2 EVB – Requires Multiple Power Cycles / Resets to Work Hi, I am working with the S32Z2 development board. I have successfully built, flashed, and run code on the Cortex-M33 core without any issues. However, when I try to run the same type of application (e.g., a simple LED blink) on the Cortex-R52 core, I am facing a very unreliable startup behavior. The R52 project does not work properly on the first attempt. It requires several power toggles, ON/OFF cycles, or board resets before it works. Even after these attempts, it only runs successfully one or two times before failing again. When it fails, there is no output, and the LED does not blink. Please guide me on how to achieve reliable, consistent booting of the R52 core on the S32Z2 EVB. Any insight into the root cause of this "reset-dependent" behaviour would be greatly appreciated. Thank you in advance for your support. BR, Karthik Re: Unreliable R52 Core Boot on S32Z2 EVB – Requires Multiple Power Cycles / Resets to Work Hi,karthik_nikil Thank you for contacting us. As my understand, you want to boot R52 directly on S32Z2 EVB, you can try to refer to the contents as the following link. It is the similar using with your application.   Guidance for IVT Flash Image Creation for R52_0_0 Core on S32Z280-594EVB Without Debug Probe. Also, if you still have any issue after referring the contents, you can contact me at any time, I will support you do my best. BR Joey Re: Unreliable R52 Core Boot on S32Z2 EVB – Requires Multiple Power Cycles / Resets to Work I have been running into the same issue.  We are using the S32ZE2 evaluation board.  I have flashed my binary to the integrated QSPI flash and configured the RCON/BOOTMOD pins appropriately.  It is unreliable, it will boot fine some times but not others.  On the EVB, switching on the 12V power has maybe a 30% success rate in actually booting right away (my bootloader code turns on the LED).  Pressing the reset button will allow it to boot properly if it did not boot on power up. We have also just received our first custom designed PCBs which have the S32Z2 chip on them.  These have an external QSPI.  We've worked through the RCON/BOOTMOD wiring and are running into the same issue now.  I have to power cycle the board multiple times before it attempts to boot at all (indicated by lighting LEDs). Re: Unreliable R52 Core Boot on S32Z2 EVB – Requires Multiple Power Cycles / Resets to Work Hi,AdamH_work Thank you for contacting us. You can post your issue in this link:Home Then, I will help you to check it. BR Joey
記事全体を表示
如何为新的 SJA1110-MGS-EVM 主板刷新 " flash_image_single_bank.bin "? 恩智浦团队你好, 目前,我正在尝试将 " flash_image_single_bank.bin " 闪存到新的 SJA1110-MGS-EVM 板上。但是,我遇到了以下问题: C:\tools\sw576913_SJA1110-EVM-Configuration-Tools\examples\SJA1110EVM>python read_deviceid.py 设备 ID SW0: 0xffffffff 设备 ID SW1: 0xffffffff C:\tools\sw576913_SJA1110-EVM-Configuration-Tools\examples\SJA1110EVM>python example_read_deviceid.py 设备 ID SW 0:0xFFFFFFFF 状态 SW 0: 0xFFFFFFFF 设备标识 SW 1: 0xFFFFFFFF 状态 SW 1: 0xFFFFFFFF 访问设备 ID 的不同方式: 直接注册访问: 0xFFFFFFFF 辅助函数:0xFFFFFFF 抽象寄存器访问权限 (RAW):0xFFFFFFF 抽象寄存器访问权限(对象):{'ID':30 70231311,'内容': 4294967295} C:\tools\sw576913_SJA1110-EVM-Configuration-Tools\examples\SJA1110EVM>example_load_sw.py --bin flash_image_single_bank.bin 未提供 deviceID。正在从连接的设备获取 deviceID... 在 CS=0 处找不到 SJA1110 设备(改为找到 id=fffffff) Traceback(最后一次通话) : 文件 " C:\tools\sw576913_SJA1110-EVM-Configuration-Tools\ examples\ SJA1110EVM\ example_load_sw.py ",第 78 行,位于 print ( " 交换机 {:} 的未知设备 ID ({: 08X}) " .format (_sw.DeviceID,_sw.cs)) ^^^^^ AttributeError:'SJA1110' 对象没有属性 'cs' 以下两种配置都会出现同样的问题: SW 2.6 SW 2.7 启动模式 关 关 SDL ON 状态 ON 状态 SDL 您能否帮助审查这个问题并提供支持? Br、 Pham Quoc Vi   Re: How to flash "flash_image_single_bank.bin" for new SJA1110-MGS-EVM board? 你好@ViPhamQuoc、 看来您使用的是 SJA1110-EVM 配置工具。请尝试使用 SJA1110-EVM 主机工具,它提供了所有源代码,因此可以在必要时对其进行修改。 我将通过私人电子邮件把我修复的 sja11xx_ftdi4232.py 发送给你。 FtdiPlatform.__init__例程进行了修改,以正确找到端口 A 和端口 C。 如果连接了更多 4 端口 FTDI 设备,则脚本将结束。 此外,还添加了一些调试打印。 我能从我的 MGS 主板上读取 deviceID SW1:0xb700030F。 请注意,SJA1110-EVM 配置工具和 SJA1110-EVM 主机工具专用于带有 2 个开关的 SJA1110-EVM 板,因此,预计会对 python 脚本进行改编。 顺祝商祺! 帕维尔 Re: How to flash "flash_image_single_bank.bin" for new SJA1110-MGS-EVM board? 你好@ViPhamQuoc、 改编时需要通过您要使用的脚本(例如SJA1110-EVM 主机工具 / read_device.py)并删除/注释涉及 SJA1110-EVM 第 2 个开关的行(例如print("DeviceId SW2: 0x%08X" % (platform.spi_read(0、cs=1))) ). SJA1110-EVM 配置工具中的脚本和 SJA1110-EVM 主机工具中的脚本都需要进行适配。 顺祝商祺! 帕维尔
記事全体を表示