Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
S32K118 FlexIO こんにちは、 FlexIOモジュールをS32K118でモーターホールセンサー信号の両端検出を実装する件について相談したいです。 現在、BLDCモーターからの3つのホールフィードバック信号の立ち上がりエッジと立ち下がりエッジの両方を取得する必要があります。FlexIOピンを入力キャプチャチャネルとして設定しようとしています。しかし、FlexIOで立ち上がりエッジと立ち下がりエッジを同時に検出するように設定する方法がよくわかりません。 デュアルエッジキャプチャのための適切なFlexIOタイマーとシフターの設定ワークフローを共有してもらえますか?それに、割り込みがすべてのエッジでトリガーできるのか、またS32K118 FlexIOをホール信号サンプリングに使う場合に既知の制限や注意点があるのかも知りたいです。どうもありがとうございます。 Re: S32K118 FlexIO こんにちは、 @Niuyanlin さん、 もし**アプリケーション**がBLDCモーターフィードバックのホールセンサーなら、FTMモジュールを検討することをお勧めします。 以下の適用ノートでは、シングルエッジおよびデュアルエッジキャプチャの設定方法とキャプチャ割り込みの生成方法が記載されています:AN5303: S32KにおけるFlexTimerモジュールの機能と動作モード – アプリケーションノート。 「ホールセンサーは独立したFTM(FTM_CHx)のチャンネルに接続されています。FTMはホールセンサー信号の降下エッジと上昇エッジの両方を検出し、キャプチャ割り込みを生成します。" 一方、FlexIOはタイマー減衰モードを通じて間接的に入力キャプチャ動作を構築する必要があり、動作は可能ですが、私の意見ではFTMモジュールの方が適しています。 よろしくお願いします、 ジュリアン
記事全体を表示
Authentication of another bootloader while S32K312 MCU SecureBoot is enabled Hello, I would like to inquire if there is a way to re-authenticate when changing the FBL after activating Secureboot. When changing to a different FBL while Secureboot is enabled, the META Data values ​​generated via the HMAC Key change. As the FBL is changed, the HSE needs to recalculate the META Data using the HMAC Key; however, because the HMAC Key is deleted due to the new FBL, recalculating the META Data becomes impossible. Consequently, a reset occurs due to a verification failure at the FBL, making it impossible to launch the application. Is there a way to re-authenticate the changed FBL using the HMAC Key, thereby allowing both the FBL and the application to run normally?   Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled Hi @jeongwoo  That is essentially the purpose of Secure Boot: to prevent execution of software that fails authentication. The key question is whether you still have access to the debug interface, or whether the issue must be recovered in the field without debugger access. In the field, if there is no alternate/recovery image that was designed with such functionality in advance (for example, importing an HMAC key, generating a new authentication tag, accepting a new externally generated authentication tag, or reinstalling/reconfiguring the SMR), then recovery is generally not possible. If you have access to the debug interface, the simplest solution is typically to calculate a new authentication tag externally and program the updated tag into flash using a debugger. This approach requires that the HSE_SMR_CFG_FLAG_INSTALL_AUTH flag was set when the SMR was installed. If HSE_SMR_CFG_FLAG_INSTALL_AUTH was not set, HSE uses the internally stored hash for verification. In that case, updating the authentication tag alone is not sufficient and the SMR must be reinstalled with the new image parameters. Regards, Lukas Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled Hello Lukas, In the previous state, our controller does not have HSE_SMR_CFG_FLAG_INSTALL_AUTH set. I'm trying to apply the method you mentioned — reinstalling the SMR with new image parameters. Is the relevant part of Fota_S32k3_SecureBootProcess shown below correct? pSmrEntryInstall->accessMode = HSE_ACCESS_MODE_ONE_PASS; pSmrEntryInstall->entryIndex = 0u; pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry; pSmrEntryInstall->pSmrData = (HOST_ADDR)IVT.pAppImg_addr_0; /* pointing to active partition */ pSmrEntryInstall->smrDataLength = smrEntry.smrSize; pSmrEntryInstall->pAuthTag[0] = (HOST_ADDR)smrEntry.pInstAuthTag[0]; /* pointing to passive partition */ pSmrEntryInstall->pAuthTag[1] = (HOST_ADDR)smrEntry.pInstAuthTag[1]; /* pointing to passive partition */ pSmrEntryInstall->authTagLength[0] = HmacTagLength; pSmrEntryInstall->authTagLength[1] = HmacTagLength; If this is correct, when I run the HSE_SRV_ID_SMR_ENTRY_INSTALL service, the HseResponse is returned as 0xA5AA5317, which corresponds to: #define HSE_SRV_RSP_KEY_EMPTY ((hseSrvResponse_t)0xA5AA5317UL) indicating that the key is empty. (As I asked previously, I suspect this is displayed because that part has been erased.) I would greatly appreciate it if you could guide me on how to inject the key or otherwise resolve this issue. Thank you very much. Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled Hi @jeongwoo  I can see no problem in those parameters. But you shared only hseSmrEntryInstallSrv_t but not hseSmrEntry_t (pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry;). Structure hseSmrEntry_t contains other important parameters needed for installation. To confirm if the key is erased or not, you can use service HSE_SRV_ID_GET_KEY_INFO, structure struct hseGetKeyInfoSrv_t. Using this service, you will get information in hseKeyInfo_t, so you can check the state of key. Regards, Lukas
記事全体を表示
KW45B41Z EVK not programming over on board Debugger MCU Link. Hi, I am trying to program the KW45B41Z-EVK using the kw45b41zevk_hello_world SDK example code. When I start debugging, the onboard debugger gets detected, but then I get the following error: 0 Available SWD Devices detected. Connect a device and try again. I have connected the USB cable to J14 and left JP22 open (to program using the onboard debugger itself). Also, JP28 pins 1 and 2 are shorted, as mentioned in the KW45UM. However, even after that, I am unable to program and debug the example. I have also tried the kw45b41zevk_led_blinky SDK example, but it behaves in the same way. I also tried using an external debugger to debug the board by shorting JP22, as mentioned in the KW45UM, but I am getting the same issue. I have attached a screenshot of the issue I am facing. I also tried to erase the flash and write the image using the Secure Provisioning Tool. First, I entered ISP mode by shorting JP25 to enable SW4, then long-pressed SW4 and Reset (SW3). Once the Test Connection passed, I erased the flash (location 0x00000000, size 0x100000) successfully. Then I used the following image: ${SPT_INSTALL_BIN}\data\sample_data\targets\KW45B41Z8\source_images\kw45b41zevk_led_blinky.s19 I was able to build and program the image successfully, and the intended RGB LED1 is also blinking indicating that KW45B41Z microcontroller is working fine. However, even after this, I am still unable to program or debug the board. Re: KW45B41Z EVK not programming over on board Debugger MCU Link. Hi, @kaif1  Which IDE are you using?  MCUXpresso IDE or MCUXpresso for VS Code? Let me have a try on my side, then let you know the default jumper settings. Best regards, Christine.
記事全体を表示
Getting a Dev Board PCB imported to Altium Our team is working with the S32K148-Q176 Evaluation Board RevB. We are designing a board to interface with the evaluation board and were trying to get a model of it to aid in that endeavor. The files are saved as a BRD when downloaded from your site. We use Altium here and so we cannot import that file. Would your engineering team be able to convert the .BRD to an ASCII .alg file, or another file format that altium can import? Re: Getting a Dev Board PCB imported to Altium Hi @rollypoli  Unfortunately, I do not have a way to convert the Allegro BRD database into Altium format. For similar requests in the past, I have typically recommended using the free Cadence Allegro viewer. Cadence provides a free viewer that can open BRD files and allows you to inspect the PCB database directly. Using the measurement and inspection tools available in the viewer, you should be able to accurately determine the placement and spacing of the connectors, mounting holes, and other mechanical features. This is usually sufficient to reproduce the board outline and connector locations on your own Altium design so that the new PCB remains mechanically compatible with the original board. The free Cadence viewer can be downloaded from: https://www.cadence.com/en_US/home/tools/pcb-design-and-analysis/allegro-downloads-start.html While this is not as convenient as having a native Altium design file, it has worked well for customers who needed to reference an Allegro PCB layout and recreate the relevant mechanical dimensions in another CAD tool. Regards, Lukas Re: Getting a Dev Board PCB imported to Altium Do you have the ability to convert it from a .brd to a .alg (ascII) allegro file? I will look at the viewer
記事全体を表示
S32K148 FlexCAN 仅输出 SOF 脉冲,然后进入总线关闭状态 我用S32DS开发了这个程序。当尝试发送 CAN 帧时,TX 引脚上只会输出一个短的低电平脉冲,后续的 ID 和数据位会被截断,因此无法发送完整的帧。USB-CAN 分析仪未收到任何数据,FlexCAN 控制器直接进入总线关闭状态。 我已经检查了时钟配置和寄存器值,并测试了不同的 CAN 通道,但问题仍然没有解决。我想找出哪个配置参数设置错误。感谢您的帮助。 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 嗨,朱利安, 感谢你的回复。我想更正并补充我之前匆忙写成的消息中的一些重要细节。 主板:这是第三方主板(不是 NXP EVB),型号为 S32K148_REV2_Q144。值得注意的是:我发现卖家提供的原理图存在错误(标注的收发器位置与实际 PCB 丝印不符),因此该电路板的参考设计文档可能并不完全可靠。 官方 CAN 示例:我尝试构建 Can_example_S32K148,但遇到了与 CAN 本身无关的环境问题(缺少工具链/包含路径,最终 Port_Ci_Port_Ip.h 和 Port_Ci_Port_Ip_Cfg.h 之间出现版本不匹配错误——“不同的供应商 ID”/“AutoSar 版本号不同”)。这看起来像是 RTD 包版本与我的项目不匹配,而不是 IDE 版本问题。我会尝试解决这个问题,但我认为这与硬件问题的核心无关。 新证据(来自您已审阅过的我自己的项目):自从我上次留言以来,我使用逻辑分析仪进行了更深入的验证: MB8 内容 100% 正确— 直接从 CDD_CanTransmit() 之后的寄存器读取:CS=0x0C080000 (CODE=0xC 待定,DLC=8),ID=0x00400304 (>>18 = 0x10,与配置匹配),DATA=0x01020304/0x05060708 (与我的 8 字节有效载荷完全匹配)。 引脚上的 TX 信号也正确——同时探测 PTE5 和收发器的 TXD 输入(200MHz 逻辑分析仪),两个波形相同,证实 PCB 走线良好。 但传输在大约 8-9 位转换后中止(大致为 SOF + 几个仲裁位),控制器随后进入总线关闭状态(ESR1 确认 FLTCONF=11,TXERRCNT 每次尝试递增)。 即使正确连接了 USB-CAN 分析仪并启用了 120Ω 终端(总线未浮空), CANH/CANL 也显示为零活动。作为对照测试,我在另一块已知可正常工作的 STM32 板上运行了相同的设置(浮空与终端),终端后 CANH 显示出了正确的转换。在我的 S32K148 板上,在相同的端接条件下,CANH/CANL 保持完全平坦。 在 CAN1 上也出现了同样的结果(不同的引脚/收发器)。 由于 MCU 端的 TXD 信号在收发器输入端之前均已确认正常,但即使正确端接,CANH/CANL 信号也始终没有响应,因此我怀疑是收发器输出级(或两个通道共用的某个部分,例如……)出现了问题。电源瞬态行为——我只能用逻辑分析仪检查,无法用示波器检查。 问题: “TXD 在收发器输入端正确,但 CANH/CANL 在正确端接下完全平坦”是否更强烈地表明收发器硬件故障,还是存在其他常见的板级问题(使能/待机电路、电源去耦)也可能导致这种症状? 当总线上没有实际活动时,FlexCAN 是否应该在发送完前几个仲裁位后中止(而不是完成整个帧并在 ACK 时失败)?我想确认一下我对位监控机制的理解是否正确。 对于示例项目中的 RTD 版本不匹配问题——是否有办法检查哪个 RTD 版本与给定的 S32 配置工具版本匹配,以便我可以获取匹配的示例包? 再次感谢您的帮助。 此致敬礼,艾普丽尔 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 嗨,朱利安, 我非常惊讶,也很感谢您回复我的问题。   我使用的是自己设计的硬件板;只有电源电路与官方 EVB 原理图不同,而其余电路与参考设计一致。 我测试了官方的 CAN 示例项目。我只配置了 CAN0 引脚,而没有启用和配置 MCAL 层中的 PORT 模块,但项目一直编译失败。   具体的编译错误是: “f ../board/Port_Ci_Port_Ip_Cfg.h:47:10: 致命错误: Port_Ci_Port_Ip_Types.h: 没有该文件或目录”。   我的自定义项目文件中已有此头文件,但是导入此官方示例项目后,代码生成过程中并未自动生成此头文件。 缺少头文件错误是否可能是由于 IDE 软件版本不匹配造成的?目前我正在使用S32DS 为 S32 平台进行开发,现在我正在下载S32DS for ARM 2.2.2来切换开发环境。 期待您的指导。   顺祝商祺!   四月 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 你好@April , 从你的项目来看,配置和流程似乎都是正确的。请问您使用的是恩智浦半导体的S32K148EVB芯片,还是您自己设计的芯片? 您是否尝试过测试 RTD 中包含的 Can_example_S32K148 项目?您可以简单地添加 CAN0 引脚并禁用环回模式以启用 Tx/Rx 并测试该程序。 最后,您是否确认两个节点(S32K148 和 CAN 分析仪)都设置为相同的位时序和协议配置(CAN 与 CAN FD)?您可以使用以下工具来计算值: MPC5xxx/S32Kxx/LPCxxxx:CAN / CAN FD 位定时计算。 如果您使用的是自定义设计,您可以参考S32K148 EVB 的原理图和S32K1xx 硬件设计指南,了解 CAN 接口设计和建议。 此致, 朱利安 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 你好@April , 1. 是的,这表明是收发器故障,而不是模块配置问题。能否确认一下您的定制设计中使用的是哪种收发器? 我建议检查 STB、EN、S、RS、WAKE、INH 或类似引脚与实际安装的收发器是否匹配。 S32K148 EVB 使用UJA1132HW ,但是,如果您使用的是TJA1043之类的芯片,则必须将其配置为正常模式( STB_N = 高EN = 高)。 2. 是的,如果收发器实际上没有驱动总线,那么在几个仲裁位之后提前中止是合理的。 3. 通常情况下,“不同的供应商 ID”/“AutoSAR 版本号不同”错误会在导入项目并尝试使用不同的 RTD / S32 配置工具版本更新配置时出现;但是,如果您只是从“文件 -> 新建 -> 从示例创建 S32DS 项目”导入示例,则应该不会有任何兼容性问题: 从您分享的项目来看,您使用的是 S32K1 RTD 3.0.0。然而,当我导入 QLP04 项目时,从属性中可以看到配置的是 GCC 11.4: 根据 RTD 版本说明,3.0.0QLP04 仅支持 NXP GCC 10.2: 我不确定你是如何导入和编译这个项目的,但请确保你至少安装了 S32DS 3.6.4 版本。仅安装了一个RTD软件包。S32DS不支持同时安装多个RTD版本。 此致, 朱利安 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 你好@April , 感谢您提供的补充信息。 1. 关于 TJA1051,确实该收发器只有 S 引脚用于配置正常模式,但是,请检查您是否使用的是TJA1051T/E衍生型号,因为该型号有一个额外的 EN 引脚,您必须将其拉高: 2. “找不到文件”错误很可能是由于端口配置错误,从而导致工具生成了错误的代码。您在端口容器中遇到的错误是由于“引脚”功能组名称应该以“端口容器名称”+“外围设备功能组名称”的形式命名造成的,在您的情况下应该是“ PortContainer_0_VS_0 ”。 在申请RMA之前,能否请您测试一下我附上的项目?这是 MCAL 中的一个简单的测试代码,它使 Rx 以中断模式运行,Tx 以轮询模式运行。成功回波 10 帧后,绿色 LED 指示灯会切换状态。 我使用 PCAN-USB 分析仪,通过 J11 CAN 接头对该程序进行了测试,设置如下: 我可以看到帧已成功回放,并且绿色 LED 指示灯每 10 帧切换一次: 由于我使用的是 S32K148-EVB,因此不需要启用收发器,但是,在您的设置中,请检查TJA1051 是否已正确启用(以及是否还需要启用 EN 引脚)。 此致, 朱利安 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 嗨,朱利安, 再次感谢您的耐心等待——自从我上次发消息以来,又有一些更新。 收发器检查:我仔细查看后确认它是TJA1051 ,而不是 UJA1132 系列 SBC。这个只有一个使能引脚(S 引脚),在我的板上硬连接到地(= 正常模式),所以你提到的多引脚 STB_N/EN 逻辑在这里并不适用——控制电路的这一部分看起来已经是正确的了。 与第二个独立项目进行交叉验证:我为该板(从经销商处购买)构建并运行了一个完全不同的 CAN 演示,使用了较旧的 Processor Expert/S32 SDK 堆栈 — can_pal — 而不是 RTD/AUTOSAR。按下按钮后,CAN_Send() 函数被正确调用,但我注意到返回值始终为 STATUS_BUSY (0x002),这意味着之前的传输实际上从未完成。就像我的 RTD 项目一样,USB-CAN 分析仪在所有三个通道上都没有接收到任何信号。现在我有两个完全独立的驱动程序堆栈,它们都给出了相同的结果,这让我相当确信这不是我这边的软件/配置问题。 关于官方示例项目:我按照您的建议将 GCC 版本切换回 10.2,但在构建过程中仍然遇到同样的“文件未找到”错误。我进一步研究了一下,现在怀疑这可能与端口模块(MCAL 层)未完全配置有关——似乎存在一个与端口模块和引脚工具的功能组链接方式相关的验证错误,但我无论尝试什么都无法正确配置它。 它们就是一个例子: 这是我之前自己搭建的项目的一部分: 鉴于目前的情况——控制引脚接线看起来正确,引脚上的 TXD 也已确认正确,并且两个独立的软件堆栈在所有三个通道上都显示出一致的“无总线活动”/传输卡顿行为——您认为这是否足以将其视为硬件故障并进行 RMA,或者还有其他值得先检查的地方吗? 再次感谢你在这件事上提供的帮助。 此致敬礼,艾普丽尔 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 你好@April , 我很高兴现在一切都按预期运行了! 请问之前的错误原因是什么?是简单的硬件连接问题吗? 祝你今天也过得愉快! 此致, 朱利安 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 你好,朱利安, 我迫不及待地想告诉你,现在一切都完美运行了!我非常激动地与大家分享这个好消息。我已经订购了全新的MCU板和CAN收发器进行重新测试,这次通信运行完美无瑕。原来我之前遇到的持续 BusOff 错误完全是硬件故障。 我还加载了您附加的测试项目,它也运行良好。你的示例代码可以像你描述的那样流畅地发送和接收 CAN 帧。 我非常感谢您这些天来给予我的所有耐心指导。我完全被这个问题难住了,独自一人根本无法解决这个问题,是你的详细回复帮我摆脱了困境。 祝您身体健康,工作顺利,天天幸福! 此致, 四月 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 你好@Julián_AragónM , 哈哈,不是线路问题。原有的 TJA1051 收发器模块存在缺陷,导致了 BusOff 问题。 再次非常感谢您的帮助!^_^ 此致, 四月
記事全体を表示
HSE INSTALL S32K311 下面的所有内容都是从附件中复制 S32DS版本:S32DS.3.5_b220726_win32.x86_64 (1).exe RTD版本:SW32K3_RTD_R21-11_3.0.0_P07_D2306_DS_updatesite.zip S32K311支持包版本:SW32K3_S32DS_3.5.6_D2309.zip SBAF版本:SBAF_S32K311_0_0_15_0, Bin文件:s32k311_Secure_Baf_0.12.0_0.15.0.6_pb230804.bin.pink HSE版本:HSE_FW_S32K311_0_2_40_0, bin文件为s32k311_hse_fw_0.12.0_2.40.0_pb230730.bin.pink 使用FULL_MEM 没有安全启动 当前遇到的一个问题 程序运行会一直卡在这里while ( FALSE == HSE_CheckStatus(HSE_STATUS_INIT_OK) );             Re: HSE INSTALL S32K311 这个是补充的printf信息 DCMROF21: 0x00040000 HSE GPR3: 0x000000C0 Current_SBAF_Version-0x4039c020: 0x00000C00 LC 配置字-0x4039C02C: 0x00000000 生命周期相关信息-0x402AC200: 0x00000000 HSE Status: 0x00000000 我从网上查阅资料,是不是芯片出场自带的SBAF不识别我现在使用的HSE固件? Re: HSE INSTALL S32K311 我怀疑是SBAF没有将flash中的hse固件复制到hse_nvm中,如果是这个问题,我应该怎么解决 Re: HSE INSTALL S32K311 这个是我打印的数据 DCMROF21: 0x00040000 HSE GPR3: 0x000000C0 HSE Status: 0x00000000 HSE 固件未启动(NVM 空或固件损坏) Re: HSE INSTALL S32K311 嗨@iiiddd 请问能否提供 HSE_CONFIG_GPR3 (0x4039C028) 的值?位 0 表示 HSE 固件是否存在。 BR,VaneB Re: HSE INSTALL S32K311 我在编写 UTEST 时调用了 RTD 库。 gHsePort_FlsIf.writeApi(UTEST_BASE_ADDR,(uint8_t*)hseFwFeatureFlag,FW_FEATURE_FLAG_LEN); 将使用 FLS_MAX_VIRTUAL_SECTOR 定义。我的 RTD 库默认值为 135,但访问地址 0x1B000000UL 需要 136。我使用的RTD库与HSE不兼容吗? Re: HSE INSTALL S32K311 嗨@iiiddd HSE_CONFIG_GPR3[0] 位未设置,这表明设备上不存在 HSE 硬件。 作为参考,下图显示了为在 S32K311 设备上安装 HSE FW FULL_MEM 而配置的链接器文件示例: Re: HSE INSTALL S32K311 我在调试时发现 pflash 中有与 hse 固件对应的数据。你的意思是说,sbaf 未能将 pflash 中的固件复制到 hsenvm 中吗?如果这是问题所在,那么可能是什么原因造成的呢?
記事全体を表示
mc9s08qg8 代码战士(经典 IDE)v6.3 Windows 11 我下载了文件,但是无法安装,安装程序提示我的操作系统不兼容。我使用的是Windows 11系统。 Re: mc9s08qg8 code warrior (Classic IDE) v6.3 windows 11 你好, 要在Windows 11系统中使用CodeWarrior,请更新至v11.1版本。我正在寻找 MC9S08QG8 设备,并且有此版本可供选择。 您可以从此链接下载: CodeWarrior ® for MCUs (Eclipse IDE) 11.1 此致敬礼,路易斯
記事全体を表示
i.MX8MplusのFinite-State Machine (FSM)について Toradex社のVeridin i.MX8Mplusを弊社で採用しております。 その際に、SoMの電源操作にSOM_PW_ON信号を入力しています。(i.mx8MPlusSoCのONOFF信号に直結)。※添付のオシロスコープの波形を参照してください。   SoM側の回路構成上High(1.8V)となるはずが起動後800msec程度、約0.3~0.4Vの中間電位となってしまします。 SoC側のONOFF信号としてのこの電位(0.3から0.4V)がどう扱われるのかを知りたいです。 データシートやリファレンスマニュアルには記載がありませんでした。 ONOFFの短時間の(<5s)操作ではシャットダウンに移行するケースがあるかと思いますが、操作の判定としてはHigh⇒Lowのエッジ及び、Lowの継続時間が条件となりますでしょうか その詳細な時間についてもmim/maxの時間を教えて頂きたいです。 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX8MplusのFinite-State Machine (FSM)について i.MX8M Plusの場合、ONOFFはレベルホールドボタン入力として処理され、0/50/100/500 msの条件と5/10/15秒の強制オフタイミングが設定可能で、観測された0.3~0.41.8V ONOFFネット上のVは、利用可能な入力閾値のドキュメントによって最も一貫して論理低と解釈されます。 Re: i.MX8MplusのFinite-State Machine (FSM)について 回答ありがとう御座います。 > 観測された0.3~0.41.8V ONOFFネット上のVは、利用可能な入力閾値のドキュメントによって最も一貫して論理低と解釈されます。 ちなみに、論理低と解釈される電圧閾値についても教えて頂けますでしょうか? また、論理低と解釈される場合、起動後800msec程度ONOFFは論理低がが続き、論理高に変化します。 その場合、ボタン入力があったと判定されるのでしょうか? 心配しているのはボタン入力により、起動直後にシャットダウン移行の判定となるケースがないかという事です。 Re: i.MX8MplusのFinite-State Machine (FSM)について > ちなみに、論理低と解釈される電圧閾値についても教えて頂けますでしょうか? 申し訳ございません。論理高と解釈される電圧閾値が知りたいです。 Re: i.MX8MplusのFinite-State Machine (FSM)について 回答ありがとう御座います。 > 観測された0.3~0.41.8V ONOFFネット上のVは、利用可能な入力閾値のドキュメントによって最も一貫して論理低と解釈されます。 ちなみに、論理高と解釈される電圧閾値についても教えて頂けますでしょうか? また、論理低と解釈される場合、起動後800msec程度ONOFFは論理低がが続き、論理高に変化します。 その場合、ボタン入力があったと判定されるのでしょうか? 心配しているのはボタン入力により、起動直後にシャットダウン移行の判定となるケースがないかという事です。 NXP TechSupport担当者様 本件如何でしょうか? もう一点追加で質問ですが、 ONOFFはレベルホールドボタン入力として処理され、0/50/100/500 msの条件 の所ですが、デフォルトは0となっていると思います。この場合、ノイズ等で一瞬、論理高もしくは論理低の閾値を超えた場合はレベルホールドされる事となりますでしょうか? このデフォルト設定では、ノイズを受けた場合に一瞬でも現状レベルホールドしている論理と逆の論理判定となるものが入った場合に誤動作する可能性があるのかを心配しております。 Re: i.MX8MplusのFinite-State Machine (FSM)について @Rita_Wang 様 何件か質問追加質問しております。 お手数ですがご回答をお願い致します。 Re: i.MX8MplusのFinite-State Machine (FSM)について @Rita_Wang 様 確認状況いかがでしょうか? 回答をお願いします。 Re: i.MX8MplusのFinite-State Machine (FSM)について メッセージを逃してすみません。確認をお手伝いしますし、来週返信します。 素敵な一日をお過ごしください Re: i.MX8MplusのFinite-State Machine (FSM)について @Rita_Wang 様 お世話になります。 パル技研 毛利です。 そろそろ1週間が経過しますが、回答の状況いかがでしょうか? よろしくお願いいたします。
記事全体を表示
i.MX RT1050 Download Algorithm My current development environment is MCUXPRESSO IDE, using the i.MX RT1050. I understand that because the i.MX RT1050 doesn't have internal flash, an algorithm needs to be downloaded when using external flash. However, this downloaded algorithm is dependent on the chosen flash memory. Does the official documentation explain how to obtain the desired downloaded algorithm for quick and easy use? Re: i.MX RT1050 下载算法 Hi SDFDSFSF, We suggest you do it in the following order: 1. Select an external Flash download algorithm in the project properties. NXP provides some mainstream Flash download algorithms. You can right-click the project -> Properties -> MCU settings -> Memory details and select the NXP-supported flash driver: The flash driver for MCUXpresso is usually located under nxp\LinkServer_xx.x.xx\binaries\Flash, with the .cfx extension. 2. If the selected Flash memory supports SFDP, try the SFDP driver first. In MCUXpresso, you can choose a driver like MIMXRT1050_SFDP_QSPI.cfx. The significance of this type of SFDP driver is that it reduces the dependence on specific part number-specific algorithms through flash self-describing parameters. 3. Create your own using a template. Please refer to the application manual : https://www.nxp.com/docs/en/application-note/AN13386.pdfGenerate a custom CFX file. When modifying it, key parameters should be derived from test results of the external flash datasheet and the flexspi_nor_polling demo in the SDK. In addition to the download algorithm, XIP/Boot Header configuration is also required. Please refer to Solved: Flash interface initialization - NXP Community. The above are the basic methods. You can provide more specific details, such as what model of Flash you are using, what specific difficulties you are encountering at this stage, and this will help you better. Best Regards, Shelly Zhang i.MX RT1050 下载算法 I'm using J-Link, and in MCUXpresso I selected MIMXRT1050_SFDP_QSPI.cfx. Download failed. Re: i.MX RT1050 下载算法 How can I create my own J-Link algorithm for the IMXRT1052 in the MCUXpresso IDE? My Flash file is WINBOD 25Q256JVEQ. My current MCUXpresso IDE version is MCUXpresso IDE v25.6. SDK_EVBK is version 26.06.00. I don't know which example program can be modified to generate the download algorithm I want. Re: i.MX RT1050 下载算法 Dear @SDFDSFSF , The reference example is located in the nxp/LinkServer directory, with the project name iMXRT1050_QSPI: If your pinouts differ from the evaluation board, you will need to modify the pinout configuration. The Flash configuration also needs to be modified according to the datasheet. Please confirm the following: 1. Check if the Flash hardware pins are configured correctly. The FlexSPI pins must be configured according to the RT1050 hardware development manual : Only group A or group B can be selected, and FlexSPI_DQS needs to be left floating. 2. Import the evkbimxrt1050_flexspi_nor_polling_transfer example into the SDK, and modify the flash configuration according to the flash datasheet. (This step can be omitted; it's only to verify that the flash configuration is correct.) 3. Modify the correct flash configuration in the iMXRT1050_QSPI project. Please refer to the following for this step. https://www.nxp.com/docs/en/application-note/AN13386.pdf Best Regards, Shelly Zhang Re: i.MX RT1050 下载算法 It's possible that your hardware pin configuration differs from the evaluation board. We suggest you modify the iMXRT1050_QSPI project to generate the cfx file yourself. Re: i.MX RT1050 下载算法 Is it okay if I use J-Link in the MCUXpresso IDE? I've seen some people say that the MCUXpresso IDE algorithm can only be used in CMSIS-DAP type emulators?
記事全体を表示
KW45B41Z EVKが搭載デバッガーMCUリンクでプログラムされていないこと。 こんにちは、 kw45b41zevk_hello_world SDKのサンプルコードを使ってKW45B41Z-EVKをプログラムしようとしています。デバッグを開始すると、オンボードデバッガーは検出されますが、その後、次のエラーが発生します。 検出された利用可能なSWDデバイスは0個です。 デバイスを接続して、もう一度お試しください。 USBケーブルは J14 に接続し、 JP22はオン ボードデバッガでプログラムするために開いたままにしています。また、 KW45UMで述べられているように、 JP28のピン1と2は短絡されています。しかし、その後もサンプルプログラムをプログラミングしたりデバッグしたりすることができません。 kw45b41zevk_led_blinky SDKの例も試しましたが、同じように動作します。 KW45UMで説明されているように、外部デバッガを使用してJP22をショートさせてボードのデバッグも試みましたが、同じ問題が発生します。 発生している問題のスクリーンショットを添付しました。 セキュアプロビジョニングツールを使用して、フラッシュメモリを消去してイメージを書き込むことも試しました。まず、 JP25をショートさせてSW4を有効にし、次にSW4とリセット(SW3)を長押ししてISPモードに入りました。接続テストが成功した後、フラッシュメモリ(位置0x00000000 、サイズ0x100000 )の消去に成功しました。次に、以下の画像を使用しました。 ${SPT_INSTALL_BIN} \data\sample_data\targets\KW45B41Z8\source_images\kw45b41zevk_led_blinky.s19 画像の構築とプログラムは無事にでき、意図した RGB LED1 も点滅しており、KW45B41Z マイクロコントローラが正常に動作していることを示しています。しかし、それでもなお、基板のプログラミングやデバッグができません。 Re: KW45B41Z EVK not programming over on board Debugger MCU Link. こんにちは、 @kaif1 どのIDEを使っていますか? MCUXpresso IDEまたはMCUXpresso for VS Code? 私の方で試してみて、デフォルトのジャンパー設定をお知らせします。 よろしくお願いいたします。 Christine。
記事全体を表示
MCUのSecureBootが有効S32K312別のブートローダーの認証 こんにちは。セキュアブートを有効にした後、FBLを変更する際に再認証を行う方法があるかどうかお伺いしたいのですが。 Securebootが有効になっている状態で別のFBLに変更すると、HMACキーを介して生成されるMETAデータ値が変更されます。FBLが変更されると、HSEはHMACキーを使用してメタデータを再計算する必要があります。しかし、新しいFBLによってHMACキーが削除されるため、メタデータの再計算が不可能になります。その結果、FBLでの検証失敗によりリセットが発生し、アプリケーションの起動が不可能になります。HMACキーを使って変更されたFBLを再認証し、FBLとアプリケーションの両方が正常に動作できるようにする方法はありますか?   Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled こんにちは、 @jeongwoo これがセキュアブートの本質的な目的であり、認証に失敗したソフトウェアの実行を防ぐことです。 重要なのは、まだデバッグインターフェースにアクセスできるか、それともデバッガアクセスなしで現場で問題を回復しなければならないかです。 現場では、事前にそのような機能を備えた代替・復旧イメージ(例:HMAC鍵のインポート、新しい認証タグの生成、外部生成の認証タグの受け入れ、SMRの再インストール・再構成など)がなければ、通常は復旧は不可能です。 デバッグインターフェースにアクセスできる場合、最も簡単な解決策は外部で新しい認証タグを計算し、デバッガを使って更新したタグをフラッシュにプログラムすることです。この方法では、SMRのインストール時にHSE_SMR_CFG_FLAG_INSTALL_AUTHフラグが設定されていることが必要です。 HSE_SMR_CFG_FLAG_INSTALL_AUTHが設定されていない場合、HSEは内部に保存されているハッシュを使用して検証を行います。その場合、認証タグの更新だけでは不十分であり、新しいイメージパラメータでSMRを再インストールする必要があります。 よろしくお願いいたします。 ルーカス Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled こんにちは、ルーカスさん。 前回の状態では、コントローラーにはHSE_SMR_CFG_FLAG_INSTALL_AUTHが設定されていません。あなたが言った方法、つまり新しいイメージパラメータでSMRを再インストールする方法を試そうとしています。以下に示す Fota_S32k3_SecureBootProcess の該当部分は正しいでしょうか? pSmrEntryInstall->accessMode = HSE_ACCESS_MODE_ONE_PASS; pSmrEntryInstall->entryIndex = 0u; pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry; pSmrEntryInstall->pSmrData = (HOST_ADDR)IVT.pAppImg_addr_0;/* アクティブなパーティションを指す */ pSmrEntryInstall->smrDataLength = smrEntry.smrSize; pSmrEntryInstall->pAuthTag[0] = (HOST_ADDR)smrEntry.pInstAuthTag[0];/* パッシブパーティションを指す */ pSmrEntryInstall->pAuthTag[1] = (HOST_ADDR)smrEntry.pInstAuthTag[1];/* パッシブパーティションを指す */ pSmrEntryInstall->authTagLength[0] = HmacTagLength; pSmrEntryInstall->authTagLength[1] = HmacTagLength; これが正しい場合、HSE_SRV_ID_SMR_ENTRY_INSTALL サービスを実行すると、HseResponse は 0xA5AA5317 として返され、これは以下に対応します。 #define HSE_SRV_RSP_KEY_EMPTY ((hseSrvResponse_t)0xA5AA5317UL) キーが空であることを示しています。(以前にも質問したように、この表示は該当部分が削除されたために生じているのではないかと推測しています。) キーの注入方法やこの問題の解決方法について、ぜひご案内いただけると大変ありがたいです。 ご返信よろしくお願いします。 Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled こんにちは、 @jeongwoo そのパラメータに問題は見当たりません。しかし、共有したのは hseSmrEntryInstallSrv_t だけで、hseSmrEntry_t (pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry;) は共有していません。 構造体 hseSmrEntry_t には、インストールに必要なその他の重要なパラメータが含まれています。 キーが消去されているかどうかを確認するには、Service HSE_SRV_ID_GET_KEY_INFO Structure Struct hseGetKeyInfoSrv_t を使うことができます。このサービスを使うと、hseKeyInfo_tの情報が得られ、キーの状態を確認することができます。 よろしくお願いいたします。 ルーカス
記事全体を表示
S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff I developed the program in S32DS. When trying to transmit CAN frames, only a short low-level pulse  is output on the TX pin, and the subsequent ID and data bits are truncated, so complete frames cannot be sent. No data is received by the USB-CAN analyzer, and the FlexCAN controller directly enters the bus-off state. I have checked clock configuration and register values, and tested different CAN channels, but the problem remains unsolved. I want to figure out which configuration parameter is set incorrectly. Thanks for your help. Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hi Julián, Thank you for your reply. I'd like to correct and add some important details to my earlier message, which was written in a hurry. Board: This is a third-party board (not an NXP EVB), model S32K148_REV2_Q144. Worth noting: I found errors in the seller's schematic (labeled transceiver position didn't match the actual PCB silkscreen), so the reference design documentation for this board may not be fully reliable. Official CAN example: I did try building Can_example_S32K148, but hit environment issues unrelated to CAN itself (missing toolchain/include paths, and finally a version mismatch error between Port_Ci_Port_Ip.h and Port_Ci_Port_Ip_Cfg.h — "different vendor ids"/"AutoSar Version Numbers are different"). This looks like an RTD package version mismatch with my own project, not an IDE version issue. I'll try to resolve it, but I don't think it's central to the hardware problem. New evidence (from my own project you already reviewed): I've done deeper verification with a logic analyzer since my last message: MB8 content is 100% correct — read directly from registers right after CDD_CanTransmit(): CS=0x0C080000 (CODE=0xC pending, DLC=8), ID=0x00400304 (>>18 = 0x10, matches config), DATA=0x01020304/0x05060708 (matches my 8-byte payload exactly). TX signal at the pin is correct too — probing PTE5 and the transceiver's TXD input simultaneously (200MHz logic analyzer), the two waveforms are identical, confirming the PCB trace is fine. But transmission aborts after only ~8-9 bit transitions (roughly SOF + a few arbitration bits), and the controller enters Bus-Off shortly after (ESR1 confirms FLTCONF=11, TXERRCNT increments each attempt). CANH/CANL show zero activity, even with the USB-CAN analyzer properly connected and 120Ω termination enabled (bus not floating). As a control test, I ran the same setup (floating vs. terminated) on a different, known-working STM32 board — CANH showed proper transitions once terminated. On my S32K148 board under identical terminated conditions, CANH/CANL remain completely flat. Same result on CAN1 (different pins/transceiver). Since MCU-side TXD is confirmed correct up to the transceiver input, but CANH/CANL never respond even with proper termination, I suspect the transceiver output stage (or something shared between both channels, e.g. supply transient behavior — I haven't been able to check this with a scope, only a logic analyzer). Questions: Does "TXD correct at transceiver input, but CANH/CANL completely flat under proper termination" more strongly suggest a transceiver hardware fault, or are there other common board-level issues (enable/standby circuit, supply decoupling) that could cause this exact symptom? Is it expected for FlexCAN to abort after only the first few arbitration bits (rather than completing the full frame and failing at the ACK slot) when there's no real bus activity? Want to confirm my understanding of the bit-monitoring mechanism. For the RTD version mismatch in the example project — is there a way to check which RTD version matches a given S32 Configuration Tool release, so I can get a matching example package? Thanks again for your help. Best regards, April Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hi Julián, I’m really surprised and thankful for your reply to my question.   I am using a self-designed hardware board; only the power supply circuit differs from the official EVB schematic, while the rest of the circuits are consistent with the reference design. I have tested the official CAN example project. I only configured CAN0 pins without enabling and configuring the PORT module inside the MCAL layer, and the project keeps failing to compile repeatedly.   The specific compile error is: " f../board/Port_Ci_Port_Ip_Cfg.h:47:10: fatal error: Port_Ci_Port_Ip_Types.h: No such file or directory".   I have this header file available in my self-configured project files, yet after importing this official example project, this header file is not generated automatically during code generation. Could this missing header file error be caused by mismatched IDE software versions? At present I’m developing on S32DS for S32 Platform, and I am downloading S32DS for ARM 2.2.2 to switch the development environment. Looking forward to your guidance.   Best regards,   April Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hello @April, From your project, configuration and routine seem to be correct. Could you please share if you are using an S32K148EVB from NXP, or if this is a custom design? Have you tried testing the Can_example_S32K148 project included within the RTD? You can simply add the CAN0 pins and disable loop back mode to enable Tx/Rx and test the routine.  Lastly, have you confirmed that both nodes (S32K148 and CAN analyzer) are set to the same bit timing and protocol configuration (CAN vs CAN FD)? You can use the following tool to calculate the values: MPC5xxx/S32Kxx/LPCxxxx: CAN / CAN FD bit timing calculation. If you are using a custom design, you can refer to the S32K148 EVB's schematic and Hardware Design Guidelines for S32K1xx for the CAN interface design and recommendations. Best regards, Julián Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hello @April, 1. Yes, this points to a transceiver fault, rather than module configuration. Can you check which transceiver is being used in your custom design? I'd recommend checking STB, EN, S, RS, WAKE, INH, or similar pins against the actual mounted transceiver. S32K148 EVB uses a UJA1132HW, however, if you are using something like a TJA1043, you must configure it to Normal mode (STB_N = high EN = high). 2.  Yes, early abort after a few arbitration bits is plausible if the transceiver is not actually driving the bus. 3. Usually, the "different vendor ids"/ "AutoSar Version Numbers are different" errors show up when importing a project, and trying to update the configuration with a different RTD / S32 Config Tool version, however, if you simply imported the example from "File -> New -> S32DS Project From Example", there should not be any compatibility issues: From the project you've shared, I can see you are using S32K1 RTD 3.0.0 QLP04, however, when I imported the project, I can see from properties that GCC 11.4 is configured: From RTD release notes, 3.0.0 QLP04 only supports NXP GCC 10.2: I'm not sure how you imported and compiled the project, but please make sure you have at least S32DS 3.6.4, and only one RTD package installed. S32DS does not support multiple RTD versions installed simultaneously. Best regards, Julián Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hello @April, Thank you for the additional information. 1. Regarding TJA1051, it is true this transceiver only has the S pin in order to configure normal mode, however, please check if you are using TJA1051T/E derivative, as this has an additional EN pin you must drive HIGH: 2. The 'File not found' error is most likely caused by a wrong Port configuration, and consequently, wrong code generation by the tool. The error you've shared in the Port container is caused because the 'Pins' functional group name should be named after 'Port container name' + 'Peripheral functional group name', in your case 'PortContainer_0_VS_0' Before requesting RMA, can you please test the project I've attached? It is a simple test code in MCAL, which enables Rx in interrupt, and Tx in polling mode. After 10 successful echoed frames, the green led is toggled.  I've tested the routine through the J11 CAN header, with a PCAN-USB analyzer, with the following settings: I can see the frames successfully being echoed, and the green led toggled every 10 frames: Since I've used S32K148-EVB, there is no need for transceiver enablement, however, in your setup, check that the TJA1051 is correctly enabled (and if it also needs EN pin to be enabled). Best regards, Julián Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hi Julián, Thanks again for your patience with this — a few updates since my last message. Transceiver check: I looked more closely and confirmed it's a TJA1051, not a UJA1132-series SBC. This one only has a single enable pin (S pin), which is hardwired to ground on my board (= Normal mode), so the multi-pin STB_N/EN logic you mentioned doesn't really apply here — that part of the control circuit already looks correct. Cross-check with a second, independent project: I built and ran a completely different CAN demo for this board (from the reseller, using the older Processor Expert/S32 SDK stack — can_pal — instead of RTD/AUTOSAR). Pressing the button correctly calls CAN_Send(), but I noticed the return value is consistently STATUS_BUSY (0x002), meaning the previous transmission never actually completes. And just like with my RTD project, the USB-CAN analyzer receives nothing at all, on all three channels. So now I have two completely independent driver stacks giving me the same result, which makes me fairly confident this isn't a software/config issue on my end. Regarding the official example project: I switched the GCC version back to 10.2 as you suggested, but I'm still hitting the same "file not found" errors during the build. I dug into it a bit more and I now suspect it might be related to the Port module (MCAL layer) not being fully configured — there seems to be a validation error tied to how the Port module and the Pins tool's functional group are linked, but I haven't been able to get it configured correctly no matter what I try.  they are form example: This is from the project I built myself earlier: Given everything so far — control pin wiring looks correct, TXD is confirmed correct at the pin, and two independent software stacks show consistent "no bus activity" / stuck transmission behavior across all three channels — do you think this is solid enough to treat as a hardware fault and proceed with an RMA, or is there anything else worth checking first? Thanks again for all your help with this. Best regards, April Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hello @April, I'm really glad everything works as expected now!  May I know the reason for the previous error? Was it simple HW connections?  Have a nice day as well! Best regards, Julián Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hello @Julián_AragónM, Haha,It wasn’t wiring issues. The original TJA1051 transceiver module was defective and caused the BusOff issue. Again, thank you so much for all your help ! ^_^ Best regards, April Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hello Julián, I can’t wait to tell you that everything works perfectly now! I’m absolutely thrilled to share the good news. I’ve ordered brand new MCU boards and CAN transceivers for retesting, and the communication runs flawlessly this time. It turns out the constant BusOff error I ran into before was purely a hardware fault. I also loaded up the test project you attached, and it works great too. Your sample code can send and receive CAN frames smoothly just as you described. I really appreciate all the patient guidance you gave me these days. I was totally stuck and helpless troubleshooting this issue alone, and your detailed replies pulled me out of the mess. Wish you good health, smooth work, and happiness every day! Best regards, April
記事全体を表示
S32K148EVB-Q176 received with UJA1131 instead of UJA1132 Hi, I recently bought an S32K148EVB-Q176 board. According to the documentation and schematics, I expected it to come with a UJA1132, but the board I received has a UJA1131. Because of this, I only have one LIN interface, while I was expecting the features of the UJA1132. I just wanted to ask if this is normal. Are there different versions of the S32K148EVB-Q176 with different SBCs, or did I receive the wrong board? Thank you! Re: S32K148EVB-Q176 received with UJA1131 instead of UJA1132 Hello @sousou54, Thank you for the report. This issue is currently under investigation. Could you please provide a photo of the large white label located on the product box? The information on this label can help us identify the manufacturing details of the board. Since the label may contain product-specific information, you can share the photo through a private message or by opening a support case (Support) rather than posting it publicly. Best regards, Julián Re: S32K148EVB-Q176 received with UJA1131 instead of UJA1132 Hello @sousou54, Just to inform you, I've received your pictures, and I have forwarded to the appropriate team. I am waiting for a response. Thank you for your understanding and cooperation. Best regards, Julián Re: S32K148EVB-Q176 received with UJA1131 instead of UJA1132 Hi @sousou54, For further information on this matter, please contact your NXP representative, or distributor from which you bought this kit. They should be able to provide assistance. Best regards, Julián 
記事全体を表示
mc9s08qg8 コードウォリアー(クラシックIDE)v6.3 Windows 11 ファイルをダウンロードしましたが、インストールできません。インストーラーによると、私のOSが間違っているとのことです。私はWindows 11を使用していますか? Re: mc9s08qg8 code warrior (Classic IDE) v6.3 windows 11 こんにちは、 CodeWarriorをWindows 11で使用するには、バージョン11.1にアップデートしてください。MC9S08QG8というデバイスを探していたのですが、このバージョンが見つかりました。 こちらのリンクからダウンロードできます: CodeWarrior® for MCUS (Eclipse IDE) 11.1 敬具、ルイス
記事全体を表示
Training material(PPT and Video) list for S32K3 (until Jan. 2026) Hi,     After you login www.nxp.com and       请切换到ENGLISH模式          点击下面链接 https://www.nxp.com/design/design-center/training:TRAINING-EVENTS?collection=trainings&start=0&max=12&sorting=sort_date.desc&parameters=TrainingType.Topics.deviceTax.applicationTax.country.region.application.TrainingLanguage.TrainingFormat.skillLevel.durationTime.provider&language=en&query=TrainingFormat%3E%3EOnline::training_date%3E%3E2026-02-02..*&keyword=s32k&siblings=false    You can get the following training topics with input the topic as searching keyword.  S32K3  Part 1 MKT Overview (DFAE Only) Training Presentation S32K3  Part 3 Hardware and Software Tools Overview (DFAE Only) Training Presentation S32K3  Part 5 RTD Overview and Demo (DFAE Only) Training Presentation S32K3 and MCSPTE1AK344 Motor Control Kit Training Presentation S32K3 Booting and Startup Process Memory (Chinese) Training Video S32K3 Debug Based on MCAL and FreeMASTER S32K3 Debug Based-On MCAL EB Freemaster (Chinese) Training Video S32K3 Debugging Skills Training Presentation S32K3 Deep Dive and Design Tips Part 1 Training Presentation S32K3 Deep Dive and Design Tips Part 2 Training Presentation S32K3 Deep Dive and Design Tips Part 3 Training Presentation S32K3 Deep Dive and Design Tips Part 4 Training Presentation S32K3 DFAE Day 1 Training Presentation S32K3 DFAE Day 2 Training Presentation S32K3 DFAE Training  HSE Security Aspects Day 2 S32K3 DFAE Training  Memory Link Boot Day 2 S32K3 DFAE Training Day 1 S32K3 Documents Location On Security Safety (Chinese) Training Video S32K3 Getting Started Training Presentation S32K3 How to Request Access to Safety Documentation S32K3 HSE Security Library Enablement Training Presentation S32K3 HSE-B with Demo (Chinese) Training Video S32K3 Memory Link Boot (Chinese) Training Video S32K3 Part 2 Architecture and Technical Overview DFAE Only Training Presentation S32K3 Part 4 K1 to K3 Hardware and Software Migration Guide DFAE Only Training Presentation S32K3 Safey Design Consideration Training Presentation S32K3 Software Enablement DFAE Training Part 1 S32K3 Software Enablement DFAE Training Part 1 - Auto MCU RTD Demo Porting Techniques S32K3 Software Enablement DFAE Training Part 1 - Getting Start with S32K RTD Features S32K3 Software Enablement DFAE Training Part 1 - HAL and EL demos Show S32K3 Software Enablement DFAE Training Part 1 - How to Import RTD MCAL to IAR project S32K3 Software Enablement DFAE Training Part 1 - How to Import RTD MCAL to S32DS project S32K3 Software Enablement DFAE Training Part 1 - How to Use GHS Complier Build S32K3 RTD MCAL S32K3 Software Enablement DFAE Training Part 1 - SW Commercial Offering HAL and EL Bundle S32K3 Software Enablement DFAE Training Part 2 S32K3 Software Enablement DFAE Training Part 2 - AUTOSAR and MCAL Architecture S32K3 Software Enablement DFAE Training Part 2 - MCAL Training AE S32K3 Software Enablement DFAE Training Part 2 - MCAL Training CAN S32K3 Software Enablement DFAE Training Part 2 - MCAL Training CRC S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Crypto S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Dio S32K3 Software Enablement DFAE Training Part 2 - MCAL Training DPGA S32K3 Software Enablement DFAE Training Part 2 - MCAL Training ETH S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Fee S32K3 Software Enablement DFAE Training Part 2 - MCAL Training GDU S32K3 Software Enablement DFAE Training Part 2 - MCAL Training I2C S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Icu S32K3 Software Enablement DFAE Training Part 2 - MCAL Training MCL S32K3 Software Enablement DFAE Training Part 2 - MCAL Training MCU S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem Acc S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem Eep S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem EXFIs S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem INFIs S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Multicore S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Ocu S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Port S32K3 Software Enablement DFAE Training Part 2 - MCAL Training SPI S32K3 Software Enablement DFAE Training Part 2 - MCAL Training UART S32K3 Software Enablement DFAE Training Part 3 S32K3 Software Enablement DFAE Training Part 3 - Function Safety General S32K3 Software Enablement DFAE Training Part 3 - Hands-On Creating Projects with Multiple MCAL Modules S32K3 Software Enablement DFAE Training Part 3 - Hands-On Creating Projects with Multiple MCAL Modules S32K3 Software Enablement DFAE Training Part 3 - HSE Hands-On Workshop-S32K3 HSE Security Library Enablement S32K3 Software Enablement DFAE Training Part 3 - HSE Hands-On Workshop-S32K3 HSE Security Library Enablement S32K3 Software Enablement DFAE Training Part 3 - HSE NXP Security on S32K3 S32K3 Software Enablement DFAE Training Part 3 - HSE NXP Security on S32K3 S32K3 Software Enablement DFAE Training Part 3 - Integrating Safety with S32 Safety Software Framework S32K3 Software Enablement DFAE Training Part 3 - Introduction of S32K3 HSE and Debugging Techniques S32K3 T-BOX Business Training Presentation S32K3 Zonal Aggregators, Telematics Box and Communications Protocols Training Presentation GC DFAE Training S32K SW Day 5 Training Presentation Introduction to S32K Hardware Security Engine HSE Library and Debugging Techniques Training Presentation K3 booting and startup process           Re: Training material(PPT and Video) list for S32K3 (until Jan. 2026) 享受这些培训! 干杯 奥利弗 Re: Training material(PPT and Video) list for S32K3 (until Jan. 2026) 我现在在哪里可以找到这些材料? 回复: Training material(PPT and Video) list for S32K3 (until Jan. 2026) 现在看不见了。我需要crypto的配置视频
記事全体を表示
S32K148 FlexCAN 出力SOFパルスのみバスオフに入ります 私はこのプログラムをS32DSで開発しました。CANフレームを送信しようとする際、TXピンには短い低レベルパルスのみが出力され、その後のIDやデータビットが切り詰められるため、完全なフレームを送信できません。USB-CANアナライザーにはデータが受信されず、FlexCANコントローラは直接バスオフ状態に入ります。 クロック設定やレジスタ値を確認し、さまざまなCANチャネルも試しましたが、問題は解決していません。どの設定パラメータが誤って設定されているのかを突き止めたい。ご協力いただきありがとうございます。 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff こんにちは、ジュリアンさん。 お返事ありがとうございます。先ほどのメッセージは急いで書いたため、いくつか重要な点を訂正し、追加したいと思います。 取締役会: これはサードパーティ製のボード(NXP EVBではありません)、モデルS32K148_REV2_Q144です。注意点として、販売者の回路図に誤り(ラベル付けされたトランシーバ位置が実際のPCBシルクスクリーンと一致しない)を見つけたため、この基板の**リファレンス・デザイン** **ドキュメント**は完全に信頼できるとは限りません。 公式CANの例: ビルドCan_example_S32K148試みましたが、CAN自体とは無関係な環境問題(ツールチェーンやインクルーパスの欠如、Port_Ci_Port_Ip.hとPort_Ci_Port_Ip_Cfg.hのバージョンミスマッチ—「異なるベンダーID」や「AutoSarバージョン番号が異なる」など)に遭遇しました。これは自分のプロジェクトとRTDパッケージのバージョンが不一致しているのであって、IDEの問題ではありません。解決しようと思いますが、ハードウェアの問題の中心ではないと思います。 新たな証拠(既にレビューいただいた私のプロジェクトから):前回のメッセージ以降、ロジックアナライザを使ってより詳細な検証を行いました。 MB8 の内容は 100% 正しいです。CDD_CanTransmit() の直後にレジスタから直接読み取った結果は次のとおりです。CS=0x0C080000 (CODE=0xC 保留中、DLC=8)、ID=0x00400304 (>>18 = 0x10、設定と一致)、DATA=0x01020304/0x05060708 (私の 8 バイトのペイロードと完全に一致)。 ピンのTX信号も正確で 、PTE5とトランシーバのTXD入力を同時に探査(200MHzロジックアナライザ)すると、2つの波形は同一であり、PCBトレースは問題ないことが確認できます。 しかし、送信はわずか8〜9ビットの遷移( おおよそSOF + 数ビットの仲裁ビット)で中止され、コントローラーは間もなくバスオフに入ります(ESR1がFLTCONF=11を確認し、TXERRCNTは各試みごとに増分します)。 CANH/CANLは、USB-CANアナライザーを正しく接続し、120Ω終端を有効にしていても(バスがフローティングしていない状態)でも、活動はゼロです。対照実験として、同じ設定(フローティング状態と終端状態)を別の正常に動作することが確認されているSTM32ボードで実行したところ、終端状態になるとCANHは適切な遷移を示しました。私のS32K148ボードでは、同一の終端条件下において、CANH/CANLは完全に平坦なままです。 CAN1でも同じ結果でした(ピンやトランシーバが違う)。 MCU側のTXDはトランシーバ入力まで正確であることが確認されていますが、CANH/CANLは適切な終端をしても応答しません。したがって、トランシーバの出力段階(または両チャネルで共有されている何か、例えば電源の過渡的な挙動については、オシロスコープでは確認できず、ロジックアナライザでしか確認できていません。 質問: 「TXDはトランシーバー入力で修正されるが、適切な終端でCANH/CANLは完全にフラット」というのは、トランシーバーのハードウェア故障を強く示唆するのでしょうか?それとも、他に一般的な基板レベルの問題(有効化/スタンバイ回路、電源デカップリング)がこの症状を引き起こす可能性があるのでしょうか? 実際のバスアクティビティがない場合、FlexCANは最初の数ビットのアービトレーション処理が完了した時点で(フレーム全体を完了してACKスロットで失敗するのではなく)処理を中止するのが想定される動作でしょうか?ビット監視メカニズムに関する私の理解を確認したいです。 サンプルプロジェクトのRTDバージョンの不一致についてですが、どのRTDバージョンが特定のS32構成ツールのリリースと一致しているか確認する方法はありますか?そうすれば、一致するサンプルパッケージを入手できます。 ご協力ありがとうございました。 よろしくお願いいたします、エイプリル Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff こんにちは、ジュリアンさん。 私の質問にご回答いただき、本当に驚き、そして感謝しています。   私は自作のハードウェアボードを使っています。公式のEVB回路と異なるのは電源回路のみであり、それ以外の回路はリファレンス・デザインと整合しています。 公式のCAN例プロジェクトもテストしました。MCALレイヤー内のPORTモジュールを有効化および設定せずにCAN0ピンのみを設定したところ、プロジェクトのコンパイルが繰り返し失敗します。   具体的なコンパイルエラーは次のとおりです。 「 f ../board/Port_Ci_Port_Ip_Cfg.h:47:10: fatal error: Port_Ci_Port_Ip_Types.h: そのようなファイルまたはディレクトリはありません"。   自分で設定したプロジェクトファイルにはこのヘッダーファイルが存在するのですが、公式のサンプルプロジェクトをインポートした後、コード生成時にこのヘッダーファイルが自動的に生成されません。 このヘッダーファイルの欠如エラーは、IDEソフトウェアのバージョンが不一致であることが原因かもしれませんか?現在は S32プラットフォーム用のS32DSで開発しており、開発環境を切り替えるために ARM 2.2.2用のS32DS をダウンロードしています。 ご指導をお待ちしております。   よろしくお願いいたします。   4月 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff こんにちは、 @April さん。 プロジェクトを見る限り、設定と手順は正しいようです。NXPのS32K148EVBを使っているのか、それともカスタムデザインなのか教えていただけますか? RTDに含まれているCan_example_S32K148プロジェクトをテストしてみましたか?CAN0ピンを追加し、ループバックモードを無効にしてTx/Rxを有効にしてルーチンをテストするだけで済みます。 最後に、両方のノード(S32K148とCANアナライザー)が同じビットタイミングとプロトコル構成(CAN対CAN FD)に設定されているか確認しましたか?以下のツールを使って値を計算できます:MPC5xxx/S32Kxx/LPCxxxx: CAN / CAN FD ビットタイミング計算。 カスタム設計を使用する場合は、S32K148 EVBの回路図およびS32K1xxのハードウェア設計ガイドラインを参照して、CANインターフェース設計や推奨事項を確認できます。 よろしくお願いします、 ジュリアン Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff こんにちは、 @April さん。 1. はい、これはモジュール構成ではなくトランシーバの故障を示しています。カスタム設計で使われているトランシーバは確認できますか? I'd recommend checking STB, EN, S, RS, WAKE, INH, or similar pins against the actual mounted トランシーバ. S32K148 EVBはUJA1132HWを使用しますが、 TJA1043のようなものを使用する場合は、ノーマルモード( STB_N = high、 EN = high)に設定する必要があります。 2. はい、トランシーバが実際にバスを駆動していない場合、数ビットの仲裁後の早期中止は可能です。 3. 通常、「異なるベンダーID」や「AutoSarバージョン番号が異なる」というエラーは、プロジェクトをインポートし、異なるRTDやS32設定ツールのバージョンで設定を更新しようとした際に発生しますが、単に「File -> New -> S32DS Project From Example」から例をインポートした場合は、互換性の問題は起きないはずです。 共有してくれたプロジェクトから、S32K1 RTD 3.0.0を使っているようですねしかし、プロジェクトをインポートしたところ、プロパティからGCC 11.4が設定されていることがわかります: RTDリリースノートより、3.0.0QLP04はNXP GCC 10.2のみをサポートしています: プロジェクトをどのようにインポートしてコンパイルしたのかはわかりませんが、少なくともS32DS 3.6.4がインストールされていることを確認してください。RTDパッケージは1つだけインストールされていました。S32DSは複数のRTDバージョンを同時にサポートしていません。 よろしくお願いします、 ジュリアン Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff こんにちは、ジュリアンさん。 この件に関して、引き続きご辛抱いただきありがとうございます。前回のメッセージ以降、いくつか更新情報があります。 トランシーバーチェック: よく見てみたら、UJA1132シリーズSBCではなく TJA1051であることが確認されました。このモデルはイネーブピン(Sピン)が1つだけで、ボードのアースにハードワイヤードされている(=ノーマルモード)ので、あなたが言及したマルチピンSTB_N/ENのロジックはここではあまり当てはまりません。制御回路のその部分はすでに正しく見えます。 別の独立したプロジェクトと照合してください: このボード用に全く異なるCANデモを作って実行しました(リセラーから、RTD/AUTOSARの代わりに古いプロセッサ Expert/S32 SDKスタック(can_pal)を使って)。ボタンを正しく押すとCAN_Send()が呼び出されますが、戻り値が常にSTATUS_BUSY(0x002)であることに気づきました。これは、前回の送信が実際には完了していないことを意味します。そして私のRTDプロジェクトと同様に、USB-CANアナライザーは3つのチャネルすべてで何も受信しません。つまり、完全に独立した2つのドライバースタックが同じ結果になっているので、これはソフトウェアや設定の問題ではないとかなり自信を持っています。 公式の例プロジェクトについて: ご提案通りGCCバージョンを10.2に戻しましたが、ビルド中に同じ「ファイルが見つかりません」エラーが出ます。さらに調べてみたところ、ポートモジュール(MCALレイヤー)が完全に設定されていないことに関係しているのではないかと疑っています。ポートモジュールとピンツールの機能グループの連携に関連した検証エラーがあるようですが、どんなに試しても正しく設定できていません。 これらは例です。 これは私が以前自分で作ったプロジェクトからのものです。 これまでの状況を踏まえると、コントロールピンの配線は正確で、ピンのTXDも正確であることが確認され、2つの独立したソフトウェアスタックでも3つのチャネルすべてで一貫して「バス活動なし」/送信動作が止まっていることを示しています。これをハードウェアの故障として扱いRMAを進めるに値すると思いますか?それとも他に最初に確認すべき点はありますか? この件に関してご協力いただき、改めて感謝申し上げます。 よろしくお願いいたします、エイプリル Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff こんにちは、 @April さん。 追加情報ありがとうございます。 1. TJA1051に関して、このトランシーバはノーマルモードを設定するためにSピンのみを持っていますが、TJA1051T/E微分を使っている場合は、 HIGHを駆動しなければならない追加のENピンがあるので確認してください。 2. 「ファイルが見つかりません」エラーは、ポート設定の誤り、ひいてはツールによるコード生成の誤りが原因である可能性が最も高いです。あなたが共有したポートコンテナのエラーは、「ピン」機能グループ名が 「ポートコンテナ名」+「ペリフェラル機能グループ」の後に名前付けされるべきであり、あなたの場合は「PortContainer_0_VS_0」と呼ばれています。 RMAを依頼する前に、添付したプロジェクトをテストしてもらえますか?これはMCALのシンプルなテストコードで、Rxを割り込みモードで、Txをポーリングモードで有効にします。10回のフレームのエコーが正常に完了すると、緑色のLEDが点滅します。 J11 CANヘッダーとPCAN-USBアナライザーでルーチンを以下の設定でテストしました: フレームが正常にエコーされているのが見え、緑色のLEDは10フレームごとに切り替えられていました: 私はS32K148-EVBを使っているのでトランシーバーのイネーブルメントは不要ですが、あなたの環境ではTJA1051が正しく有効になっているか(そしてENピンも有効化が必要かどうか)を確認してください。 よろしくお願いします、 ジュリアン Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff こんにちは、 @April さん。 すべてが期待通りに動作するようになって本当に嬉しいです! 先ほどのエラーの原因を教えていただけますか?単純なハードウェア接続だったのでしょうか? あなたも良い一日をお過ごしください! よろしくお願いします、 ジュリアン Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff こんにちは、ジュリアンさん。 すべてが完璧に動作していることをお伝えするのが待ちきれません!この朗報をお伝えできて、本当に嬉しいです。再テスト用に新しいMCUボードとCANトランシーバーを注文しましたが、今回は通信が完璧に動作しています。以前発生していた頻繁なBusOffエラーは、完全にハードウェアの故障だったことが判明しました。 添付していただいたテストプロジェクトも読み込んでみましたが、こちらも問題なく動作しました。サンプルコードは、あなたが説明した通り、CANフレームをスムーズに送受信できます。 この数日間、あなたが私に与えてくれた忍耐強い指導に本当に感謝しています。この問題の解決に一人では全く手詰まりで途方に暮れていましたが、あなたの詳細な回答のおかげで窮地から抜け出すことができました。 皆様のご健康と、仕事の順調な進行、そして毎日の幸せをお祈り申し上げます! よろしくお願いします、 4月 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff こんにちは、 @Julián_AragónM さん、 ハハ、配線の問題じゃなかったよ。元のTJA1051トランシーバーモジュールは欠陥があり、BusOffの問題を引き起こしました。 改めて、たくさんの助けを本当にありがとうございます!^_^ よろしくお願いします、 4月
記事全体を表示
i.MX 8M Plus LPDDR4 EVK - enabling eMMC boot0/boot1 Board: i.MX 8M Plus LPDDR4 EVK (MIMX8ML8DVNLZAA), IMX8MPEVKHUG rev 0 HAB: fused OPEN (SRK not burned, deliberately, still evaluating) I am implementing bootloader-update redundancy for a RAUC-based A/B update system and want to use the eMMC's hardware boot0/boot1 partitions (BOOT_PARTITION_ENABLE) the way many i.MX8M designs do — write the new bootloader to the inactive boot partition, flip which one is active, and rely on the ROM to fall back to the other if the newly-active one fails. I specifically want to avoid burning any BOOT_CFG/efuses for this. What I have observed on the EVK, using mmc-utils built from the poky/oe-core mmc-utils recipe: - mmc extcsd read /dev/mmcblk2 reports PARTITION_CONFIG with BOOT_PARTITION_ENABLE already set to boot0 (value 0x08). - boot0 (/dev/mmcblk2boot0) contains a valid-looking image (correct IVT tag at offset 0), but it does not match my currently deployed bootloader. - boot1 (/dev/mmcblk2boot1) is completely empty (all zero). - A byte-exact comparison confirms the board is actually booting from the raw eMMC user area at the standard 32 KiB offset (content matches my currently deployed imx-boot exactly) — not from boot0, despite PARTITION_CONFIG indicating boot0 is enabled. So on this board, EXT_CSD's BOOT_PARTITION_ENABLE appears to have no effect on the ROM's actual boot source. Per IMX8MPEVKHUG section 2.2, the EVK's SW4 switch only selects the coarse boot device class (eMMC vs SD vs QSPI vs NAND vs fuses vs USB serial download) — there is no switch position for the eMMC boot-partition sub-mode. Questions: 1. Is there a supported way to select "ROM boots from eMMC boot0/boot1 hardware partition" on the LPDDR4 EVK specifically, without setting BT_FUSE_SEL=1 / burning BOOT_CFG efuses — e.g. a jumper, resistor option, or alternate SW4/SW1101 combination not documented in IMX8MPEVKHUG rev 0? Or is this hard-strapped on this board's PCB to always boot from the eMMC user area regardless of EXT_CSD state? 2. If BOOT_CFG efuses are the only way to enable eMMC boot-partition mode: are the BOOT_CFG fuse banks that control this independent of the SRK-hash fuses used for HAB? I want to understand whether enabling eMMC boot-partition redundancy via fuses would force me to also commit to closing HAB (SRK burn) at the same time, or whether these are separable decisions. 3. For a custom board design (not the EVK) using the i.MX 8M Plus with eMMC, what is the recommended way to make eMMC boot0/boot1 redundancy available from first bring-up — i.e., what needs to be true in the BOOT_CFG GPIO strapping / PCB design so this is a day-one option rather than something that requires a later fuse commitment? Any pointers to the specific Reference Manual section covering the BOOT_CFG bit definitions for eMMC boot-partition selection (beyond the SW4 device-class bits already covered in IMX8MPEVKHUG) would also be appreciated. Thank you! Re: i.MX 8M Plus LPDDR4 EVK - enabling eMMC boot0/boot1 FYI for i.Mx8 UM at chapter 5.8.2.2.1 High Level eMMC Boot Flow The SCU ROM supports 4 eMMC boot scenarios: 1. In this scenario, the "eMMC fast boot" fuse is blown. The primary and secondary image container set are both in the boot partitions, and BOOT_PARTITION_ENABLE = 1 or 2. 2. In this scenario, the "eMMC fast boot" fuse is blown. The primary and secondary image container set are both in the User Area, and BOOT_PARTITION_ENABLE =7. 3. In this scenario, the "eMMC fast boot" fuse is not blown. The boot mode is Normal Boot, and the primary and secondary image container set are both in the User Area. 4. In this scenario, the "eMMC fast boot" fuse is not blown. The boot mode is Normal Boot, and the primary and secondary image container set are both in the boot partitions, and BOOT_PARTITION_ENABLE = 1 or 2. Re: i.MX 8M Plus LPDDR4 EVK - enabling eMMC boot0/boot1 Thanks for the pointer — though I believe chapter 5.8.2.2.1 describes a different chip family. The "SCU ROM" eMMC boot flow is specific to the i.MX8QuadMax/QuadXPlus/DualXPlus, which have a dedicated System Controller Unit (separate Cortex-M4 boot subsystem). The i.MX8M Plus has no SCU — its boot ROM runs directly on a Cortex-A53 — so the BOOT_PARTITION_ENABLE=1/2/7 scenarios in that chapter don't apply here. For i.MX8M Plus, redundancy appears to be handled via the Primary/Secondary Image mechanism in the i.MX8M Plus Reference Manual (Figure 6-1): the ROM boots from the device selected by BT_FUSE_SEL/BOOT_CFG, and on failure falls back to a Secondary Image at the IMG_CNTN_SET1_OFFSET fuse offset — on the same boot device, not a separate boot0/boot1 partition. This matches what I'm seeing on the LPDDR4 EVK: BOOT_PARTITION_ENABLE=1 is set in EXT_CSD, but the ROM ignores it and boots from the raw user-area offset regardless. So my questions remain, scoped to i.MX8M Plus: 1. Is there any non-efuse way on the LPDDR4 EVK (jumper, resistor, or undocumented SW1101/SW4 position) to select eMMC boot0/boot1 as the boot source, or is that purely a BOOT_CFG strap/BT_FUSE_SEL decision? 2. Are the BOOT_CFG fuse banks independent of the SRK-hash fuses for HAB, or does committing to BOOT_CFG-via-fuse also force HAB closure? 3. For a custom board design, what BOOT_CFG strapping is needed at layout time to keep hardware boot-partition redundancy available without a later fuse commitment? Happy to be corrected if I'm misreading which part chapter 5.8.2.2.1 actually applies to. Re: i.MX 8M Plus LPDDR4 EVK - enabling eMMC boot0/boot1 The fuses bits between Boot CFG and SRK Hash are separable. It seems there is the extra boot step needed if the SRK Hash burned, which is comparing the hash values from your boot image and fuse bits burned.
記事全体を表示
CSI demo question Hi, This is Bryan form Quectel FAE team. We are planning to prepare some CSI-related demos for the NXP trade show in September. Could you provide some assistance with demo examples? For instance, I noticed you have examples similar to motion detection — I would like to know how to analyze and work with the CSI data captured on our board.  We have rw610 && rw612 my email : [email protected] Re: CSI demo question Hi, @BryanNiu  By the way, to download our default SDK, you can just directly go to below link: Select Board | MCUXpresso SDK Builder Input and choose FRDM-RW612, then download the latest: SDK 26.06.00. Best regards, Christine. Re: CSI demo question Hi, @BryanNiu  For RW610 and RW612, both of them supports CSI. We already have demo in the default SDK release: wifi_cli example. The wifi_cli application is used to configure CSI generation and collection. The application is included in the SDK release. To generate CSI data, flash wi-fi_cli application onto the Wi-Fi device and run the following commands: wlan-set-csi-param-header wlan-set-csi-filter wlan-csi-cfg wlan-auto-null-tx For the details, you can refer to: AN14281: Channel State Information (CSI) on FreeRTOS | NXP Semiconductors Please let me know whether still have any other concerns on this case, if no, please do not hesitate to mark my answer as a solution for this thread. Best regards, Christine. Re: CSI demo question Hi @Christine_Li  Thank you for the information. We have successfully run the basic wifi_cli example from the SDK. We would like to go further and analyze CSI data to develop a demo. I came across the following repository for CSI motion detection on the RW61x — would this demo be compatible with our module? https://github.com/nxp-appcodehub/dm-motion-detection-using-wifi-csi-on-rw61x  Or is there a similar demo you could recommend? Thanks  Bryan Re: CSI demo question Hi, @BryanNiu  The demo you mentioned in the shared link is also designed for FRDM-RW612.  So, yes, it should work on FRDM-RW612. If you are using a RW612 module, I think it should also work. But from the SDK version, it is using SDK 25.09.00, a little older. Currently our latest SDK version is SDK 26.06.00. You can have a try with our latest SDK 26.06.00, and according the the AN I provided to you to learn more info about CSI on RW612. Please let me know whether still have any other concerns on this case. Best regards, Christine.
記事全体を表示
i.MX RT1050 ダウンロードアルゴリズム 現在使用している開発環境は、i.MX RT1050 を使用した MCUXPRESSO IDE です。i.MX RT1050 には内蔵フラッシュメモリがないため、外部フラッシュメモリを使用する際にはアルゴリズムをダウンロードする必要があることは理解しています。しかし、ダウンロードするアルゴリズムは使用するフラッシュメモリによって異なります。公式ドキュメントには、目的のアルゴリズムを迅速かつ容易に入手する方法が記載されていますか? Re: i.MX RT1050 下载算法 こんにちは、SDFDSFSFさん、 以下の順序で行うことをお勧めします。 1. プロジェクトのプロパティで、外部のFlashダウンロードアルゴリズムを選択します。NXPは、いくつかの主要なFlashダウンロードアルゴリズムを提供しています。 プロジェクトを右クリックして「プロパティ」→「MCU設定」→「メモリの詳細」を選択し、NXPがサポートするフラッシュドライバを選択してください。 MCUXpresso 用のフラッシュドライバは通常、nxp\LinkServer_xx.x.xx\binaries\Flash ディレクトリにあり、拡張子は .cfx です。 2. 選択したフラッシュメモリがSFDPをサポートしている場合は、まずSFDPドライバを試してください。 MCUXpressoでは、MIMXRT1050_SFDP_QSPI.cfxのようなドライバを選択できます。このタイプのSFDPドライバの重要な点は、フラッシュメモリに自己記述パラメータを組み込むことで、特定の部品番号固有のアルゴリズムへの依存度を低減できることです。 3. テンプレートを使って自分で作成する。 アプリケーションマニュアルを参照してください:https://www.nxp.com/docs/en/application-note/AN13386.pdfカスタムCFXファイルを生成します。変更する際は、主要なパラメータは、外部フラッシュデータシートのテスト結果とSDKに含まれるflexspi_nor_pollingデモから取得する必要があります。 ダウンロードアルゴリズムに加えて、XIP/ブートヘッダーの設定も必要です。詳細については、「解決済み:フラッシュインターフェースの初期化 - NXPコミュニティ」を参照してください。 上記は基本的な方法です。使用しているFlashの機種や、現時点でどのような問題に直面しているかなど、より詳細な情報を提供していただければ、より的確なサポートを提供できます。 よろしくお願いします、 シェリー・チャン i.MX RT1050 下载算法 J-Linkを使用しており、 MCUXpressoでMIMXRT1050_SFDP_QSPI.cfxを選択しました。ダウンロードに失敗しました。 Re: i.MX RT1050 下载算法 MCUXpresso IDEでIMXRT1052用の独自のJ-Linkアルゴリズムを作成するにはどうすればよいですか? 私のFlashファイルはWINBOD 25Q256JVEQです。 現在使用しているMCUXpresso IDEのバージョンはMCUXpresso IDE v25.6です。SDK_EVBKのバージョンは26.06.00です。どのサンプルプログラムを修正すれば、目的のダウンロードアルゴリズムを生成できるのか分かりません。 Re: i.MX RT1050 下载算法 お使いのハードウェアのピン構成が評価ボードと異なる可能性があります。iMXRT1050_QSPIプロジェクトを修正して、cfxファイルを独自に生成することをお勧めします。 Re: i.MX RT1050 下载算法 MCUXpresso IDEでJ-Linkを使用しても問題ないでしょうか? MCUXpresso IDEのアルゴリズムはCMSIS-DAPタイプのエミュレータでしか使用できないという意見も見かけたのですが。 Re: i.MX RT1050 下载算法 @SDFDSFSF様、 参考例は、nxp/LinkServer ディレクトリにあり、プロジェクト名は iMXRT1050_QSPI です。 ピン配置が評価ボードと異なる場合は、ピン配置構成を変更する必要があります。フラッシュメモリ構成もデータシートに従って変更する必要があります。 以下の点をご確認ください。 1. フラッシュハードウェアのピンが正しく設定されているか確認してください。FlexSPIピンはRT1050ハードウェア開発マニュアルに従って設定する必要があります。 グループAまたはグループBのいずれか一方のみを選択でき、FlexSPI_DQSは選択解除せずにそのままにしておく必要があります。 2. evkbimxrt1050_flexspi_nor_polling_transfer サンプルを SDK にインポートし、フラッシュデータシートに従ってフラッシュ構成を変更します。(この手順は省略可能です。フラッシュ構成が正しいことを確認するためだけのものです。) 3. iMXRT1050_QSPIプロジェクトで、正しいフラッシュ構成に変更します。この手順については、以下を参照してください。 https://www.nxp.com/docs/en/application-note/AN13386.pdf よろしくお願いします、 シェリー・チャン
記事全体を表示
S32K344 QSPI Initializations SCLK does not produce the expected value. I'm using the S32K344 LQFP176 to build a product that accesses QSPI peripherals. We want to make QSPI similar to LSPI in application, not to access FLASH, but to use ordinary devices. I've configured the clock tree QSPI_SFCK to 20MHz, disabled the relevant FLASH registers, and used a LUT table. During debugging, I observed the LUT executing, but QSPI's SCLK isn't being generated, although ultra-high-speed waveforms are appearing on SD0-SD3. Could you please help me figure out how to use this QSPI to access non-FLASH devices? Re: S32K344 QSPI Initializes SCLK不按我们希望出来 The S32K344 QuadSPI module is primarily intended as a serial flash memory interface, not as a generic LSPI-like interface for arbitrary QSPI peripherals. The QSPI_SFCK clock configuration only provides the clock source for the QuadSPI module; it does not automatically generate an external SCLK. The external SCKFA signal is generated only as part of a valid QuadSPI command sequence executed by the flash-oriented LUT/IP command engine. Therefore, if the connected device does not follow a flash-like command/address/data protocol, or if the LUT sequence/pin configuration does not match such a transaction, the behavior may not be suitable for this application. For a generic external device, LSPI should be used if the required protocol can be implemented there. If QuadSPI must be used, the external device protocol would need to be compatible with the QuadSPI flash-style transaction model, and the LUT sequence, pin muxing, chip select, command/address/data phases, and IP command trigger need to be checked accordingly.
記事全体を表示