Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
LS1021AXE7KQBのピンディレイを教えていただけますか? こんにちは、 現在、私は自分の基板用のプリント基板を設計しています。DDR4インターフェースの重要なタイミング要件のために、PCB上のLS1021AXE7KQBパッケージのピン遅延差を補正する必要があります。ですので、LS1021AXE7KQBのピンディレイ情報を教えていただけますか? よろしくお願いいたします! よろしくお願いいたします! ジェイソン QorIQ LS1デバイス Re: Could you please provide me the pin delay of LS1021AXE7KQB? DDR4インターフェースの内部ダイからパッドへの配線はすべてパッケージ内で長さがマッチングされているため、レイアウトトレース長のタスクはプロセッサとSDRAMのピン間で行われます。設計アプローチには必要ないため、具体的なパッケージ遅延値は提供されませんでした。 Re: Could you please provide me the pin delay of LS1021AXE7KQB? こんにちは、イーピン LS1021AのDDR4インターフェースの場合、PCBのパッケージ内のピン遅延差を補正する必要がありますか? よろしくお願いいたします! よろしくお願いいたします! ジェイソン Re: Could you please provide me the pin delay of LS1021AXE7KQB? 要求された文書はNXP機密所有のものであり、秘密保持契約(NDA)の下でのみ提供可能です。   NXPと秘密保持契約(NDA)を締結しましたか?はいの場合、NDAのコピーまたはNDA番号をご提供いただけますでしょうか?   新しいNDAを歌うこともできます https://www.nxp.com/webapp-signup/ndaReqForm Re: Could you please provide me the pin delay of LS1021AXE7KQB? AEチームに必要な情報を依頼しました。 Re: Could you please provide me the pin delay of LS1021AXE7KQB? こんにちは、 どんなご意見でも歓迎いたします! よろしくお願いいたします! よろしくお願いいたします! ジェイソン Re: Could you please provide me the pin delay of LS1021AXE7KQB? こんにちは、イーピン: 入手できました、本当にありがとうございます! ところで、もう一つ質問があります。LS1021AのeTSEC1およびeTSEC3は、ドライバーPHYに対してRGMIIモードとして設定されます。しかし、私の基板のサイズが非常に大きいため、PCBのトレースが長すぎるとRGMIIインターフェース(1回あたり250Mbps)のドライブ能力が不足するのではと心配しています。RGMIIインターフェースのルート制約、特に一般的なFR-4 PCB(Dk 4.2~4.4)に基づくPCB上のトレース長について教えていただけますか。Df 0.022)?なぜなら、NXPのウェブサイトでPCB設計に関する考慮事項が見つからないからです。また、チェックリストAN4878_Design回路図の設計要件のみを表示します。 よろしくお願いいたします! よろしくお願いいたします! ジェイソン Re: Could you please provide me the pin delay of LS1021AXE7KQB? 新しい質問のために新しいスレッドを作ってもらえますか? ありがとうございます。 Re: Could you please provide me the pin delay of LS1021AXE7KQB? 了解! ご返信よろしくお願いします。 よろしくお願いいたします! ジェイソン
記事全体を表示
Regarding 8M Plus Real time Accuracy Hi,  We would like to lean more about 8M Plus capabilities regarding its real-time applications. Are there any test reports or related materials available concerning TSN or real-time performance, or jitter? i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: Regarding 8M Plus Real time Accuracy Area Available material What it contains Real-time CPU/RTOS latency Harpoon User’s Guide Measured real-time latencies on i.MX 8M Plus / Zephyr , including IRQ latency and task latency in ns. Example results: no-load IRQ latency min/avg/max/stddev = 625 / 796 / 11,125 / 1,798 ns ; task latency = 2,583 / 2,671 / 13,041 / 6,045 ns . Under Linux CPU + memory load, IRQ latency = 625 / 798 / 4,250 / 4,674 ns , and task latency = 2,583 / 2,670 / 14,333 / 10,407 ns . Real-time benchmark method Harpoon User’s Guide — rt latency application Defines the benchmark as the time delta between hardware IRQ events and software actions, measured with a hardware timer and sub-microsecond precision. TSN capability i.MX 8M Plus product / reference material i.MX 8M Plus includes dual Gb Ethernet, with one Ethernet supporting TSN, and uses the integrated 800 MHz Arm Cortex-M7 for industrial real-time control. TSN hardware standards i.MX 8M Plus Reference Manual TSN support includes IEEE 802.1Qbv Time-Aware Shaper , 802.1Qav Credit-Based Shaper , IEEE 1588v2 PTP , and the Ethernet block implements 802.1Qbv-2015 , 802.3br , and 802.1Qbu frame preemption-related TSN functions. TSN test / validation environment Real-Time Edge User Guide Describes a TSN test environment for evaluating i.MX 8M Plus TSN capabilities, including traffic generation/analysis and monitoring of latency, jitter, and synchronization accuracy. TSN jitter / latency example Real-Time Edge User Guide — TSN endpoint sample app Provides TSN endpoint statistics including traffic latency min/mean/max and notes latency around 503 µs with latency jitter around 300 ns in the shown example. TSN application demo AN13588 Demonstrates a GenAVB/TSN real-time control application. It describes a 2 ms cycle , a 400 µs reserved/guaranteed control-traffic window , and a statistics thread for scheduling, processing timing, traffic correctness, and latency. TSN 802.1Qbv demo AN13995 Demonstrates TSN 802.1Qbv using i.MX 8M Plus and explains how time-aware shaping uses fixed repeating cycles to provide deterministic latency; it also includes Linux  tc  /  taprio  configuration examples.   Re: Regarding 8M Plus Real time Accuracy @yipingwang  Thank you for providing the information. Could you also please provide us with information about the iMX8M Plus EVK? Thanks. Re: Regarding 8M Plus Real time Accuracy We understand that no public "real-time performance report" has been officially released for i.MX95 EVK. However, NXP does internally perform real-time benchmarking on i.MX95 platforms. Internal benchmark documents indicate that cyclictest and EtherCAT performance evaluations have been executed on i.MX95 LPDDR5 EVKs running Real-Time Edge software with PREEMPT_RT Linux. Reported examples include a maximum cyclictest latency of approximately 38 µs during a 6-hour stress-ng test and EtherCAT filtered maximum jitter of approximately 12 µs under the documented test conditions. Because real-time performance depends strongly on BSP version, kernel configuration, CPU isolation, workload, and network traffic, these values should be considered reference measurements rather than guaranteed application-level limits.   Please refer to https://www.nxp.com/docs/en/user-guide/REALTIMEEDGEUG.pdf as supported benchmarking platforms and provide detailed cyclictest, stress, and rt_latency procedures. Re: Regarding 8M Plus Real time Accuracy Our distributor informed us that there is currently no official performance report available for the NXP i.MX95 EVK regarding real-time performance or jitter. However, they also provided documentation describing the testing methodology (e.g., cyclictest) for evaluating real-time latency. This leads to some confusion on our side. Since a standardized testing methodology exists, we assume that such tests must have been performed internally—at least on the reference EVK platform. Therefore, we would like to clarify: Has NXP conducted any internal measurements of real-time performance (e.g., latency, jitter) on the i.MX95 EVK? If so, are there any reference or baseline results that could be shared? We understand that real-time performance may vary depending on system configuration and workload. However, even a baseline result under controlled conditions (e.g., default BSP, minimal load) would be very helpful for initial evaluation. Thank you for your support. hankwang_0-1784018178178.pnghankwang_0-1784018178178.png Re: Regarding 8M Plus Real time Accuracy REALTIMEEDGEUG (Real-Time Edge Software User Guide) (https://www.nxp.com/docs/en/user-guide/REALTIMEEDGEUG.pdf) . Real-Time Edge Software (most relevant) NXP's Real-Time Edge Software officially supports the i.MX8M Plus EVK and includes: PREEMPT_RT Linux TSN stack IEEE 802.1AS (gPTP) synchronization TSN traffic shaping and scheduling EtherCAT, OPC-UA, CAN-related industrial protocols Heterogeneous real-time operation using Cortex-A53 + Cortex-M7 The internal document REALTIMEEDGEUG states that Real-Time Edge Software provides: Real-time networking (TSN) Real-time Linux (PREEMPT_RT) Pure RTOS/Bare-metal options Jailhouse partitioning Industrial protocol support Support for i.MX 8M Plus LPDDR4 EVK NXP Application Note AN13995 – TSN 802.1Qbv Demonstration using i.MX 8M Plus The Real-Time Edge Six Pack materials describing PREEMPT_RT + TSN support Re: Regarding 8M Plus Real time Accuracy @yipingwangThank you very much for the information you provided. Re: Regarding 8M Plus Real time Accuracy How to download: 1 Real-Time Edge Six Pack materials 2 Real-Time Edge User Guide — TSN endpoint sample app 3 Real-Time Edge User Guide 4 Harpoon User’s Guide — rt latency application 5 Harpoon User’s Guide 6 AN13588 Thanks
記事全体を表示
在 KW45B41Z-EVK 上实现 AI/ML NXP社区的各位好, 我正在开发一款适用于KW45B41Z-EVK (Cortex-M33) 的边缘 AI 应用,希望就如何在该板上部署机器学习模型获得一些建议。 由于 KW45 SDK 默认不包含 eIQ/TFLM 中间件,我的计划是: 模型训练:使用eIQ Time Series Studio (eIQ TSS)训练一个用于时间序列数据的 n 类分类模型。由于 eIQ TSS 中未列出 KW45 作为目标平台,因此我选择FRDM-MCXN947 (Cortex-M33) 作为导出模型的目标平台。 运行时部署:将FRDM-MCXN947 SDK中的 中间件/eiq/tensorflow-lite 文件夹移植到我的 KW45 SDK 项目中,并将其与 CMSIS-NN 链接。 我的问题: 将 eIQ TFLM 中间件从 MCXN947 SDK 移植到 KW45 SDK 是否是一种有效且受支持的方法? 在 eIQ TSS 中选择 FRDM-MCXN947 是否适合生成在 KW45 上运行的模型? 在 KW45B41Z-EVK 上实现 AI/ML 是否有其他推荐的或原生工作流程? 感谢您的帮助! KW45B41Z-EVK KW45 EIQ-TFLITE-MICRO EIQ-工具包#AIML Re: Implementing AI/ML on KW45B41Z-EVK 你好,希望你一切都好。 如果您使用的是 eIQ Time Series Studio (TSS),我建议您将项目从 FRDM-MCXW71 移植过来。它是 eIQ TSS 官方支持的目标,并且在软件上与 KW45 兼容。这两个设备都采用相同的 Cortex-M33 内核架构和类似的内存配置,因此生成的库应该与您的硬件更加匹配。 当使用硬件配置差异很大的设备(例如 FRDM-MCXN947)作为移植目标时,可能会生成不兼容的模型,例如,由于两个设备之间的可用 RAM 存在差异,或者生成了专门针对 MCXN947 的 NPU 加速模型。 希望这能帮到你! 此致, 索菲亚。
記事全体を表示
MCUXpressoセキュアプロビジョニングツールは、USB経由でターゲットボードに接続できません。 こんにちは、NXPさん。 質問があります: 開発ボード:MIMXRT1170-EVKB。MCUXpresso Secure Provisioning Toolを使用して接続できません(画像参照)。 hayden178_0-1788428456159.pnghayden178_0-1788428456159.pnghayden178_0-1788428456159.png コンピュータのデバイスマネージャーには、以下の情報が表示されます。 hayden178_1-1788428566738.pnghayden178_1-1788428566738.pnghayden178_1-1788428566738.png 開発ボードのDIPスイッチを図に示します。 hayden178_2-1788428637373.pnghayden178_2-1788428637373.pnghayden178_2-1788428637373.png プログラムをダウンロードしてIDEを使ってデバッグしましたが、問題はありませんでした。この問題のトラブルシューティング方法を教えてください。よろしくお願いします。 Re: MCUXpresso Secure Provisioning Tool无法通过USB连接目标板 こんにちは、@hayden178 さん。 ご質問ありがとうございます! ご提供いただいたDIPスイッチの設定と電源オプションを確認しましたが、問題はありませんでした。USB OTG1も問題なく選択できました。 したがって、何らかの異常により、フラッシュローダーがUSBポート経由でSRAMにデータを迅速にロードできない状態になっている可能性があります。まずはUARTインターフェースをお試しください。UARTインターフェースが正常に動作する場合は、USBインターフェースに切り替えてください。この時点で、フラッシュローダーは正常に動作し、USBポートも正しく機能するはずです。 UARTポートにも問題がある場合は、特定の出力を確認する必要があります。詳細なコマンドは、作業ディレクトリにあるgen_scripts/init_flashloader_win.batに記載されています。テストを再実行する前に、以前のログを削除し、新しいログを確認して、どのステップで失敗したかを確認してください。 よろしくお願いします、 ギャビン
記事全体を表示
i.MX8MP - Qt OpenGL / 大規模EGLレンダーターゲットを使用すると、Vivante 6.4.11.p4.xでWestonがクラッシュする こんにちは、NXPサポートの皆さん、 私たちはi.MX8MPプラットフォーム上の再現可能なグラフィックス問題を調査しています。 動作構成 ヨクト・スカースギャップ カーネル: 6.6.52 Vivanteスタック: 6.4.11.p2.x Weston 14.0.2.imx Qt 6.8.3 結果: Qt Quickは QOpenGLWindowは動作します クラッシュなし 設定エラー ヨクト・ライノーズ カーネル: 6.18.20 Vivanteスタック:6.4.11.p4.4および6.4.11.p4.6 Weston 14.0.2.imx Qt 6.8.3 および 6.8.4 結果: QQuickWindowがクラッシュする QOpenGLWindowがクラッシュする ウェストンがSIGSEGVと衝突 また、メモリ破損の症状も確認されました。 malloc(): unaligned tcache chunk detected グラフィック障害発生後には、無関係なプロセスが時折クラッシュする。 Qtはおそらく根本原因ではない 当初、この問題はQt Quickの問題のように見えた。 しかし、テストケースは最小限に絞りました: QOpenGLWindow   QML、シーングラフ、QRhi、テクスチャ、カスタムレンダリングは使用しません。 故障は依然として発生する。 ネイティブEGLテスト シンプルなネイティブのWayland/EGL/GLES3アプリケーションは安定しています: wl_egl_window eglCreateContext glClear eglSwapBuffers   最大サイズまでリサイズした場合でも:   1920x1080   何時間も。 追加のネイティブEGLテスト 私たちは以下の方法でネイティブのWayland/EGL/GLES3テストを作成しました。 テクスチャ割り当て FBOの作成 テクスチャへのレンダリング glFramebufferTexture2D() glBlitFramebuffer() eglSwapBuffers() 以下のサイズは正常に通過します。 500x500 640x480 800x480 900x540 1024x600   この問題は、以下のようなより大きなレンダリングターゲットで発生し始めます。   1280x720 1280x800   ウェストンの行動 OpenGLアプリケーションを起動した後、Westonはクラッシュします: weston.service: Main process exited status=11/SEGV   Qtアプリケーションは次のように報告します:   The Wayland connection broke. Did the Wayland compositor die?   これは、ウェストンが最初に衝突したことを示唆している。 Vivanteのユーザースペースの違い 正常に動作するシステムと故障しているシステムで異なるライブラリは以下のとおりです。 libGAL.so libEGL.so libGLESv2.so   この問題はどちらの環境でも再現可能です。   6.4.11.p4.4 6.4.11.p4.6   一方、年配の方は: 6.4.11.p2.x   6.6カーネルで動作します。 質問 Vivante 6.4.11.p4.x には、以下の点に関する既知の問題はありますか? Weston ウェイランド-EGL FBO(固定基地運営事業者) glBlitFramebuffer() 大きなレンダリングターゲット p2.xとp4.xの間には既知の回帰関係はありますか? 以下の項目について、推奨されるデバッグオプションはありますか? ガルコア libGAL libgbm_viv Westonバッファのインポートパス 何かご助言いただければ大変ありがたいです。 Vivanteスタックを使ったカーネル6.18.20でクラッシュを再現できる簡単なテストアプリ(6.4.11.p4.4と6.4.11.p4.6)を添付しました Re: i.MX8MP - Weston crash with Vivante 6.4.11.p4.x when using Qt OpenGL / large EGL render targets 私はさらに調査を進めた。 カーネル6.6.52とVivante p6.4.11.p4.4の組み合わせは動作します。 カーネル6.18.20とVivante p6.4.11.p4.4の組み合わせでクラッシュする 調査結果は明らかに悪化している。 500x500から1024x600への直接的なサイズ変更だけでも、クラッシュを引き起こすのに十分だ。 クラッシュはOpenGLの処理パス内で、スワップチェーンのサイズ変更直後に発生します。 同時に、systemd-journalのSEGVが再び発生します。 これは単なるアプリのエラーではなく、GL/Wayland/Vivanteスタックにおけるメモリ破損の強い兆候です。 仮説の現状 重要なのは1280x720という解像度だけではない。 むしろ、決定的な要因は「再構成」に直接ジャンプし、その後に「提示」を実行することである。 連続的に小さなサイズ変更を行う方が、直接的なサイズ変更よりもはるかに堅牢です。 ソフトウェアバックエンドは安定しており、問題はハードウェア-GL経路にあることが確認されています。 Re: i.MX8MP - Weston crash with Vivante 6.4.11.p4.x when using Qt OpenGL / large EGL render targets こんにちは、 Qtの問題よりもVivante/galcoreやバッファ管理の問題です。特にネイティブEGLテストもトリガーし、Westonが最初にクラッシュするプロセスなので。レンダリングターゲットが大きい場合に発生し、p4.xスタックでのみ発生するという事実は、特に興味深い。p2とp4のGAL/GBMの変更点を比較し、バッファの割り当てとインポートに関するgalcore/Westonのデバッグを有効にします。
記事全体を表示
How to get NPU Temperature and utilization for NXP i.MX93 EVK I am using i.MX93 EVK and want to monitor the Ethos-U NPU temperature & utilization(load) at runtime how can I get this data ? The agenda is to monitor the HW-parameters during the inference of AI-models. I could monitor the below parameters using i.MX8MPlus I want to achieve the similar for i.MX93. 8MPlus RAM=$(free -m | awk '/Mem:/ {print $3}') CPU_LOAD=$(vmstat 1 2 | tail -1 | awk '{print 100 - $15}') CPU_TEMP=$(awk '{print $1/1000}' /sys/class/thermal/thermal_zone0/temp 2>/dev/null || echo "N/A") GPU_TEMP=$(awk '{print $1/1000}' /sys/class/thermal/thermal_zone1/temp 2>/dev/null || echo "${CPU_TEMP}") GPU_LOAD=$(cat /sys/kernel/debug/gc/load 2>/dev/null | awk '/load/ {gsub("%","",$3); if (max=="" || $3>max) max=$3} END {if (max!="") print max "%"; else print "N/A"}') I.mx93 RAM=$(free -m | awk '/Mem:/ {print $3}') CPU_LOAD=$(vmstat 1 2 | tail -1 | awk '{print 100 - $15}') CPU_TEMP=$(awk '{print $1/1000}' /sys/class/thermal/thermal_zone0/temp) How can I monitor the GPU_LOAD & GPU_TEMP for i.MX93 npu(ethos-u) ? Linux Re: How to get NPU Temperature and utilization for NXP i.MX93 EVK Hi @sonal-acldigital  Neither the i.MX 8M Plus nor the i.MX 93 offers a method to monitor NPU temperature in real time. - imx8MP, thermal_zone0 represents the cpu-thermal temperature ,thermal_zone1 represents the soc-thermal temperature. - imx93, thermal_zone0 represents the cpu-thermal temperature. - NPU, There is no such tool like nputop. For information on performance tuning, please refer to Section 7.1.2, "Profiling for Hardware Accelerators," in the ML User Guide. B.R
記事全体を表示
HSE安装问题 帮助!我参考官方演示项目编写了一个 HSE 固件安装程序。但是,在执行两次 RESET 后,HSE 安装地址 0x007E0000 处没有任何数据。这是否意味着 HSE 安装失败了? 1131_0-1788746050565.png1131_0-1788746050565.png 这是 ld 文件 1131_1-1788746137817.png1131_1-1788746137817.png 这是重写的 IVT 向量 1131_2-1788746175542.png1131_2-1788746175542.png 1131_3-1788746225953.png1131_3-1788746225953.png 1131_4-1788746253844.png1131_4-1788746253844.png 最后,我附上我的 HSE 安装演示项目。 Re: HSE installation issues S32 版本为 3.6.8,芯片型号为S32K314,RTD版本为7.0.1。 Re: HSE installation issues 首先,您应该查看 HSE_CONFIG_GPR3 寄存器 (0x4039C028),以确定您的 HSE 固件是否已安装。
記事全体を表示
KW45:プログラミング/デバッグ中の断続的なワイヤACK障害およびフラッシュ消去失敗 チームの皆さん、こんにちは。 現在、KW45ベースのカスタムボードを使用しているのですが、ファームウェアのプログラミングとデバッグ中に断続的な問題が発生しています。 SEGGER J-LinkとNXP MCU-Linkのデバッグプローブの両方で基板をテストしましたが、問題は両方のプローブで発生しました。 このカスタムボードはKW45 EVKと同じブート構成を採用しており、JTAG/SWD接続も確認済みで、問題ないようです。 しかし、以下のような挙動が見られます。 動作が確認されているアプリケーションをダンプしたりプログラムしたりしようとすると: 時にはアプリケーションが成功裏にプログラムされますが、プログラムやデバッグセッション開始後、デバイスは最終的にフォールトアドレスにジャンプします。 デバッガーはその場所で停止します。 プログラミングやダンプ処理中に、ワイヤACKフォルトが発生することがあります。 MCUXpressoは、別の時には次のように報告している。 MIコマンドの実行中にエラーが発生しました。 MCUXpressoからフラッシュメモリを消去しようと試みましたが、フラッシュメモリの消去操作自体が正常に完了しませんでした。 既に実施済みのチェック JTAG/SWD接続を確認したところ、問題ないようです。 この問題はSEGGER J-LinkとNXP MCU-Linkデバッグプローブの両方でテストされました。 ブート構成はKW45 EVKと比較された。 テストには動作が確認されているアプリケーションを使っています。 この問題は断続的に発生します。プログラミングが成功することもありますが、ワイヤACKエラーやMIコマンドエラーが発生することもあります。 フラッシュメモリの消去も試みましたが、正常に完了しませんでした。 私の質問 KW45がコードのダンプやプログラミング中に断続的にWire ACKの故障を報告する原因は何でしょうか? MIコマンドの実行中にエラーを報告しますか? プログラミング後に、予期しないまたは無効なメモリ アドレスにジャンプまたは停止する? フラッシュメモリの完全消去を試みても失敗する? 問題には断続的なWire ACKの故障やフラッシュ消去時の故障が含まれているため、これはデバッグインターフェース、SWD/JTAGの信号整合性、電源の安定性、リセットシーケンス、フラッシュコントローラの状態、デバイスのセキュリティ/設定、起動設定、あるいは他のハードウェアレベルの問題に関連しているのではないかと疑っています。 以下のような推奨される手順を教えていただけますか: KW45デバイスを復元または消去します。 デバッグインターフェースが正しく動作しているか確認してください。 デバイスがセキュリティ保護されているか、または通常のプログラミングを妨げる状態になっていないかを確認してください。 ワイヤACK障害が、ターゲットハードウェア、デバッグプローブ、電源/リセット動作、またはSWD/JTAG信号の完全性のいずれかに起因するものかどうかを判断します。 必要に応じて以下の情報を提供できます。 MCUXpresso IDE バージョン:25.6.1 テストしたデバッグプローブ:SEGGER J-LinkおよびNXP MCU-Linkです ワイヤACK障害の詳細を含む完全なエラーログ デバッグコンソール出力 JTAG/SWDおよびブート接続の概略図 SWD/JTAGクロック周波数 電源およびリセット設定 障害状態からのメモリ/レジスタ情報 推奨されるトラブルシューティング手順についてご教示いただければ大変ありがたいです。 よろしくお願いいたします。
記事全体を表示
PCA9450 バック電圧の許容範囲外 i.MX8 Nanoへの電源供給にはPCA9450BHNYを使用しています。 生産テスト中に、Buck 1 (V_0V95_SOC) と Buck2 (V_0V85_ARM) の電圧を測定し、0.85V +/- 2% の電圧制限を確認します。 このテスト中は、CPUは停止し、フラッシュメモリはプログラムされていない状態になります。 2026年8月から電圧が上昇し、一部の基板で上限値を超えます。 個々の基板の電圧が上昇するだけでなく、数千枚の基板の平均値も上昇する。 PCN (202502007F01 : PCA9450 / MP90 デュアルウェハ製造ソース拡張) がありました 昨年(2025年4月25日)SSMCからPSMCへ 新しいウェハーファブが問題の原因になり得るのでしょうか? i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: PCA9450 Buck Voltage outside tolerance こんにちは! ご辛抱いただきありがとうございます。現在社内で確認中です。最新情報が入り次第、ご連絡いたします。
記事全体を表示
关于8M+实时精度 您好,我们想更多地了解 8M Plus 在实时应用方面的功能。是否有关于TSN、实时性能或抖动方面的测试报告或相关资料? i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: Regarding 8M Plus Real time Accuracy 面积 可用材料 它包含什么 实时 CPU/RTOS 延迟 鱼叉用户指南 测量实时延迟 i.MX 8M Plus / Zephyr 包括 IRQ 延迟和任务延迟(单位:纳秒)。示例结果:空载 IRQ 延迟最小值/平均值/最大值/标准差 = 625 / 796 / 11,125 / 1,798 ns 任务延迟 = 2,583 / 2,671 / 13,041 / 6,045 ns 。在 Linux 系统下,CPU + 内存负载,IRQ 延迟 = 625 / 798 / 4,250 / 4,674 ns ,任务延迟 = 2,583 / 2,670 / 14,333 / 10,407 ns 。 实时基准测试方法 Harpoon 用户指南 — 实时延迟应用程序 将基准定义为硬件 IRQ 事件与软件操作之间的时间差,使用硬件计时器以亚微秒精度进行测量。 TSN 能力 i.MX 8M Plus 产品/参考资料 i.MX 8M Plus 包含双千兆以太网接口,其中一个以太网接口支持 TSN,并使用集成式 800 MHz Arm Cortex-M7 用于工业实时控制。 TSN硬件标准 i.MX 8M Plus 参考手册 TSN支持包括 IEEE 802.1Qbv 时间感知整形器 , 802.1Qav 基于信用的整形者 , IEEE 1588v2 PTP 以太网模块实现了 802.1Qbv-2015 , 802.3br , 和 802.1Qbu 与帧抢占相关的TSN功能。 TSN 测试/验证环境 实时边缘计算用户指南 描述了用于评估 i.MX 8M Plus TSN 功能的 TSN 测试环境,包括流量生成/分析以及对延迟、抖动和同步精度的监控。 TSN抖动/延迟示例 实时边缘用户指南 — TSN 端点示例应用程序 提供 TSN 端点统计信息,包括流量延迟最小值/平均值/最大值和备注 延迟约为 503 微秒 和 延迟抖动约为 300 纳秒 在所示示例中。 TSN 应用演示 AN13588 演示 GenAVB/TSN 实时控制应用。它描述了一个 2毫秒周期 ,一个 400 微秒预留/保证的控制流量窗口 以及一个用于调度、处理时间、流量正确性和延迟的统计线程。 TSN 802.1Qbv 演示 AN13995 演示了使用 i.MX 8M Plus 的 TSN 802.1Qbv,并解释了时间感知整形技术如何利用固定的重复周期来提供确定性的延迟;它还包含 Linux 版本。  tc  /  taprio  配置示例。   Re: Regarding 8M Plus Real time Accuracy @yipingwang 感谢您提供信息。请问您能否也向我们提供有关 iMX8M Plus EVK 的信息? 谢谢。 Re: Regarding 8M Plus Real time Accuracy 我们了解到,i.MX95 EVK 尚未正式发布任何公开的“实时性能报告”。但是,NXP 内部确实对 i.MX95 平台进行了实时基准测试。内部基准测试文档表明,已在运行实时边缘软件和 PREEMPT_RT Linux 的 i.MX95 LPDDR5 EVK 上执行了 cyclictest 和 EtherCAT 性能评估。报告的例子包括:在 6 小时的压力测试期间,循环测试的最大延迟约为 38 µs;在记录的测试条件下,EtherCAT 滤波后的最大抖动约为 12 µs。由于实时性能很大程度上取决于 BSP 版本、内核配置、CPU 隔离、工作负载和网络流量,因此这些值应被视为参考测量值,而不是保证的应用级限制。   请参阅https://www.nxp.com/docs/en/user-guide/REALTIMEEDGEUG.pdf 作为支持的基准测试平台,并提供详细的循环测试、压力测试和 rt_latency 测试程序。 Re: Regarding 8M Plus Real time Accuracy 我们的代理商告知我们,目前还没有关于 NXP i.MX95 EVK 实时性能或抖动的官方性能报告。 但是,他们还提供了描述评估实时延迟的测试方法(例如,循环测试)的文档。 这导致我们这边有些困惑。由于存在标准化的测试方法,我们假设此类测试一定已在内部执行过——至少在参考 EVK 平台上执行过。 因此,我们想澄清如下: NXP 是否对 i.MX95 EVK 进行过任何实时性能(例如延迟、抖动)的内部测量? 如果可以,是否有任何参考结果或基准结果可以分享? 我们了解到,实时性能可能会因系统配置和工作负载而异。然而,即使是受控条件下的基准结果(例如,默认 BSP,最小负载)对于初步评估也非常有帮助。 感谢您的支持。 hankwang_0-1784018178178.pnghankwang_0-1784018178178.png Re: Regarding 8M Plus Real time Accuracy REALTIMEEDGEUG (实时边缘软件用户指南)( https://www.nxp.com/docs/en/user-guide/REALTIMEEDGEUG.pdf ) 实时边缘软件(最相关) 恩智浦半导体的实时边缘软件正式支持 i.MX8M Plus EVK,并包含以下内容: PREEMPT_RT Linux TSN 协议栈 IEEE 802.1AS (gPTP) 同步 TSN流量整形和调度 EtherCAT、OPC-UA、CAN 相关工业协议 使用 Cortex-A53 + Cortex-M7 的异构实时操作 内部文件REALTIMEEDGEUG指出,实时边缘软件提供: 实时网络(TSN) 实时 Linux (PREEMPT_RT) 纯RTOS/裸机选项 监狱隔断 工业协议支持 支持 i.MX 8M Plus LPDDR4 EVK NXP 应用笔记AN13995 – 使用 i.MX 8M Plus 进行 TSN 802.1Qbv 演示 实时优势产品概览材料中描述了 PREEMPT_RT + TSN 支持 Re: Regarding 8M Plus Real time Accuracy @yipingwang非常感谢您提供的信息。 Re: Regarding 8M Plus Real time Accuracy 下载方式: 1 Real-Time Edge 产品概览 materials 2 实时边缘用户指南 — TSN 端点示例应用程序 3 实时边缘用户指南 4. Harpoon 用户指南 — 实时延迟应用程序 5. 鱼叉用户指南 6 AN13588 谢谢!
記事全体を表示
FRDM-IMX95のサスペンド時の消費電力を可能な限り低く抑える FRDM-IMX95ボードでサスペンドモード時の消費電力を可能な限り低く抑える方法についてのガイダンスをお探しですか?ベアメタルm7コードを使用し、a55sをオフにすることで、約2.2Wまで消費電力を下げることができました。これは、エキスパンダー/PHY/PD_NETC の電源を完全に切った後の状態です。FRDM-IMX95はどのくらい低く設定できるのでしょうか? FRDMトレーニング Re: Lowest possible SUSPEND power consumption of FRDM-IMX95 最新の調査結果を自分の投稿に追記します…EXT_5V0とEXT_3V3_PWR_ENをオフにしてみましたが、それ以上の改善は見られませんでした。次にDDRセルフリフレッシュをテストしたところ、約193mA/1.1Wまで下げることができました。できればもっと値下げしたいのですが…。
記事全体を表示
KW45:编程/调试期间间歇性线路确认故障和闪存擦除失败 大家好, 我目前正在使用基于 KW45 的定制板,在固件编程和调试过程中遇到了间歇性问题。 我分别使用 SEGGER J-Link 和 NXP MCU-Link 调试探针测试了该电路板,两种探针都出现了该问题。 定制板的启动配置与 KW45 EVK 相同,JTAG/SWD 连接也已检查,看起来是正确的。 然而,我发现出现了以下情况: 当我尝试转储或编程一个已知可以正常运行的应用程序时: 有时应用程序编程成功,但在编程或启动调试会话后,设备最终会跳转到故障地址。 调试器随后在该位置停止。 在某些编程或转储尝试过程中,我收到 Wire ACK 故障。 MCUXpresso 在其他时候报道: 执行 MI 命令时出错 我还尝试使用 MCUXpresso 擦除闪存,但闪存擦除操作本身并未成功完成。 已执行的检查 已检查 JTAG/SWD 连接,连接似乎正常。 我们使用 SEGGER J-Link 和 NXP MCU-Link 调试探针测试了该问题。 已将启动配置与 KW45 EVK 进行了比较。 我使用一个已知可以正常运行的应用程序进行测试。 该问题是间歇性的:有时编程成功,但有时会出现 Wire ACK 故障或 MI 命令错误。 也尝试过闪存擦除,但未能成功完成。 我的问题 什么原因会导致 KW45 在转储或编程代码时间歇性地报告 Wire ACK 故障? 执行 MI 命令时出错? 编程后跳转到或停止在意外或无效的内存地址? 即使尝试完全擦除闪存也失败了吗? 由于该问题包括间歇性 Wire ACK 故障和闪存擦除期间的故障,我怀疑这可能与调试接口、SWD/JTAG 信号完整性、电源稳定性、RESET 序列、闪存控制器状态、设备安全/配置、启动配置或其他硬件级问题有关,而不是应用程序本身的问题。 请问您能否提供以下方面的推荐操作流程: 恢复或擦除 KW45 设备。 确认调试接口功能正常。 检查设备是否已锁定或处于阻止正常编程的状态。 确定 Wire ACK 故障是由目标硬件、调试探针、电源/复位行为还是 SWD/JTAG 信号完整性引起的。 如有需要,我可以提供以下信息: MCUXpresso IDE 版本:25.6.1 测试的调试探针:SEGGER J-Link 和 NXP MCU-Link 完整的错误日志,包括 Wire ACK 故障详情。 调试控制台输出 JTAG/SWD 和启动连接示意图 SWD/JTAG时钟频率 电源和 RESET 配置 来自故障状态的内存/寄存器信息 非常感谢您能提供任何故障排除步骤方面的指导。 先行致谢。
記事全体を表示
如何获取 NXP i.MX93 EVK 的 NPU 温度和利用率 我正在使用 i.MX93 EVK,想要监控 Ethos-U NPU 在运行时的温度和利用率(负载),请问如何获取这些数据? 本次议程旨在监测人工智能模型推理过程中的硬件参数。 我可以使用 i.MX8MPlus 监测以下参数,我想在 i.MX93 中实现类似的功能。 8MPlus RAM=$(free -m | awk '/Mem:/ {print $3}') CPU_LOAD=$(vmstat 1 2 | tail -1 | awk '{print 100 - $15}') CPU_TEMP=$(awk '{print $1/1000}' /sys/class/thermal/thermal_zone0/temp 2>/dev/null || echo "N/A") GPU_TEMP=$(awk '{print $1/1000}' /sys/class/thermal/thermal_zone1/temp 2>/dev/null || echo "${CPU_TEMP}") GPU_LOAD=$(cat /sys/kernel/debug/gc/load 2>/dev/null | awk '/load/ {gsub("%", "$3"); if (max== || $3>max) max=$3} END {if (max!=) print max "%"; else print "N/A"}') i.MX 93 RAM=$(free -m | awk '/Mem:/ {print $3}') CPU_LOAD=$(vmstat 1 2 | tail -1 | awk '{print 100 - $15}') CPU_TEMP=$(awk '{print $1/1000}' /sys/class/thermal/thermal_zone0/temp) 如何监测 i.MX93 npu(ethos-u) 的 GPU_LOAD 和 GPU_TEMP? Linux Re: How to get NPU Temperature and utilization for NXP i.MX93 EVK 你好@sonal-acldigital i.MX 8M Plus 和 i.MX 93 都没有提供实时监测 NPU 温度的方法。 - imx8MP,thermal_zone0 表示 CPU 温度,thermal_zone1 表示 SoC 温度。 - imx93,thermal_zone0 表示 CPU 温度。 - NPU,没有像 nputop 这样的工具。 有关性能调优的信息,请参阅第 7.1.2 节。《机器学习用户指南》中的“硬件加速器性能分析”。 B.R
記事全体を表示
S32DSのアクティベーションコードの有効期限が切れました こんにちは: 私の S32 Design Studio for S32 プラットフォーム v.3.4のライセンスが もうすぐ切れます。 確認して延長してもらえますか? アクティベーションコード:533B-878B-88A9-C68F ありがとうございます。 Re: S32DS activation code expired こんにちは、 お客様のS32DSライセンスが延長されました。
記事全体を表示
PCA9450降压电压外部容差 我们使用 PCA9450BHNY 为 i.MX8 Nano 供电。 在生产测试期间,我们测量 Buck 1 (V_0V95_SOC) 和 Buck2 (V_0V85_ARM) 的电压,并检查电压限制为 0.85V +/- 2%。 在此测试期间,CPU 停止运行,闪存未编程。 从 2026 年 8 月开始,某些电路板上的电压升高并违反了上限。 不仅单个电路板的电压升高,而且数千个电路板的平均电压也升高了。 存在一个 PCN(202502007F01:PCA9450 / MP90 双晶圆制造源扩展) 去年(2025年4月25日)从SSMC到PSMC 新的晶圆厂会不会是问题的根源? i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: PCA9450 Buck Voltage outside tolerance 您好! 感谢您的耐心等待。我目前正在内部核实此事,一旦有最新消息,我会立即回复您。
記事全体を表示
Test HAB on IMXRT1024 without burning fuses I have taken unsigned led blinky code and implemented HAB audit API (report status and report event). EVK board is open and fuses not burnt Unsigned image(CSF=0) - HAB fail with 4 events Signed image - HAB pass 0 events  So i assumed that even board is open HAB authentication runs and hence i can see events. But now i taken project firmware with same IVT (CSF=0) and i implemented same HAB audit but this time Unsigned image - HAB pass with 0 events Led blinky logs (unsigned): RVT header at 0x 2002c0: tag=0xdd len=0x 038 par=0x43 HAB: RVT version = 0x 40305 HAB: report_status() = 0x33(HAB_FAILURE) HAB: config = 0xf0(HAB_CFG_OPEN) HAB: state = 0x66(HAB_STATE_NONSECURE) HAB: event[0], 8 bytes HAB: hdr: tag=0xdb len=0x 0 8 par=0x43 HAB: status=0x33(HAB_FAILURE) reason=0x22(HAB_INV_ADDRESS) context=0x a(HAB_CTX_AUTHENTICATE) engine=0x 0(HAB_ENG_ANY) HAB: raw: db 0 8 43 33 22 a 0 HAB: event[1], 20 bytes HAB: hdr: tag=0xdb len=0x 014 par=0x43 HAB: status=0x33(HAB_FAILURE) reason=0x c(HAB_INV_ASSERTION) context=0xa0(HAB_CTX_ASSERT) engine=0x 0(HAB_ENG_ANY) HAB: raw: db 0 14 43 33 c a0 0 0 0 0 0 60 0 10 0 0 0 0 20 HAB: event[2], 20 bytes HAB: hdr: tag=0xdb len=0x 014 par=0x43 HAB: status=0x33(HAB_FAILURE) reason=0x c(HAB_INV_ASSERTION) context=0xa0(HAB_CTX_ASSERT) engine=0x 0(HAB_ENG_ANY) HAB: raw: db 0 14 43 33 c a0 0 0 0 0 0 60 0 10 20 0 0 0 1 HAB: event[3], 20 bytes HAB: hdr: tag=0xdb len=0x 014 par=0x43 HAB: status=0x33(HAB_FAILURE) reason=0x c(HAB_INV_ASSERTION) context=0xa0(HAB_CTX_ASSERT) engine=0x 0(HAB_ENG_ANY) HAB: raw: db 0 14 43 33 c a0 0 0 0 0 0 60 0 20 0 0 0 0 4 HAB: VERDICT = 4 EVENT(S) LOGGED -- see decoded fields above but  my  project firmware(unsigned) HAB: RVT header at 0x002002c0 HAB: tag=0xdd len=0x0038 par=0x43 HAB: RVT found and valid HAB: RVT version = 0x00040305 HAB: report_status() = 0xf0 HAB: config = 0xf0 HAB: state = 0x66 HAB: querying audit events... HAB: report_event(idx=0) returned 0x33 (no events or query HAB: VERDICT = PASS (no audit events logged) Why there is a difference  Re: Test HAB on IMXRT1024 without burning fuses Hi @Abhay2080 , Thanks for the reaching out! May I have the sdk version that has the led blinky code and the SPT version used for building the image?  Thank for your patience! Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: Test HAB on IMXRT1024 without burning fuses This is SDK version - SDK_25_06_00_MIMXRT1024xxxxx SPT version - 26.06 MCU xpresso - v25.6.136 unsigned image for led blinky if compiled through mcu xpresso and then signed image is created through both SPT and CST 4.0
記事全体を表示
Could you please provide me the pin delay of LS1021AXE7KQB? Hi, Currently, I'm designing PCB for my board. For critical timing requirement of DDR4 interface, I need to compensate the pin delay difference in the  LS1021AXE7KQB package on the PCB. So, could you please provide me the pin delay information of LS1021AXE7KQB? Thanks in advance! Best regards! Jason QorIQ LS1 Devices Re: Could you please provide me the pin delay of LS1021AXE7KQB? All internal die to pad wires of the DDR4 interface are length matched within the package, so the layout trace length task is to be done between processor's and SDRAM's pins. No specific package delay values were provided as they are not needed for the design approach. Re: Could you please provide me the pin delay of LS1021AXE7KQB? Hi,yiping For DDR4 interface of LS1021A, is it necessary to compensate pin delay difference in the package on the PCB?  Thanks in advance! Best regards! Jason Re: Could you please provide me the pin delay of LS1021AXE7KQB? The requested documents are NXP Confidential Proprietary and can only be provided under non-disclosure agreement (NDA).   Did you sign NDA with NXP? If yes, would you please provide your NDA copy or your NDA number?   You could sing a new NDA from https://www.nxp.com/webapp-signup/ndaReqForm Re: Could you please provide me the pin delay of LS1021AXE7KQB? Asked for the required information from the AE team. Re: Could you please provide me the pin delay of LS1021AXE7KQB? Hi, Any response is welcome! Thanks in advance! Best regards! Jason Re: Could you please provide me the pin delay of LS1021AXE7KQB? Hi, yiping: Get it, many thanks to you!!! BTW, I have another question.  eTSEC1 and eTSEC3 of LS1021A will be configured as RGMII mode to driver PHY. But the size of my board is very big,  I'm afraid that the too long trace on PCB will cause insufficient drive capability for RGMII interface(250Mbps per data signal) . Could you please provide the route constraint for RGMII interface, especially trace length on PCB based on common FR-4 PCB(Dk 4.2~4.4, Df 0.022)? Cause, I can't find any PCB design consideration on NXP website.  Also AN4878_Design Checklist only show the design requirement of schematic. Thanks in advance! Best regards! Jason Re: Could you please provide me the pin delay of LS1021AXE7KQB? Would you please create a new thread for your new question? Thanks. Re: Could you please provide me the pin delay of LS1021AXE7KQB? copy that! Thank you very much! Best regards! Jason
記事全体を表示
请求将已归档的 S32K3 FreeRTOS 2.0.0 和 TCP/IP 1.0.1 软件包添加到我的 NXP 帐户 您好,NXP支持团队, 我正在使用 S32 Design Studio 3.4 和 S32K3 RTD 2.0.0 开发一个 S32K344 项目。我有一个现有的以太网/lwIP项目,该项目最初是用以下软件版本创建的: S32 设计工作室:3.4 S32K3 RTD:2.0.0 FreeRTOS:10.4.6 UOS 2.0.0 S32K3 TCP/IP 协议栈:RTM 1.0.1 我现在需要在配置工具中修改项目,以添加 FlexCAN 配置。但是,我目前的 S32DS 安装中没有安装匹配的 FreeRTOS 和 TCP/IP 配置工具包。 因此,当我使用“更新代码”时,“配置工具”无法识别现有的 FreeRTOS/lwIP 组件,并建议删除诸如以下文件: FreeRTOSConfig.h lwipcfg.h lwipopts.h lwippools.h netifcfg.h netifcfg.c 我账户中可用的较新软件包与此项目不兼容。例如,FreeRTOS 2.0.1 和 TCP/IP 1.0.1 HF1 与 RTD 2.0.1 一致,而我的项目基于 RTD 2.0.0。 我知道配套的 FreeRTOS 2.0.0 软件包已被归档。请将以下已存档代码包/软件包的访问权限添加到我的 NXP 帐户中? SW32K3_FreeRTOS_10_4_6_UOS_2_0_0_DS_updatesite_D2204.zip 如果可能,还要提供匹配的 TCP/IP 数据包: S32K3_TCPIP_RTM_1_0_1_D2205_updatesite.zip 需要这些软件包,以便我可以使用最初开发该项目时使用的相同软件版本打开并重新生成现有项目,而无需将整个项目迁移到不同的 RTD 版本。 我的目标是:   MCU: S32K344 S32DS: 3.4 S32K3 RTD: 2.0.0 FreeRTOS: 10.4.6 UOS 2.0.0 TCP/IP Stack: RTM 1.0.1 请问能否为我的账户启用这些存档下载功能,或者提供获取它们的正确步骤? 谢谢! Re: Request to add archived S32K3 FreeRTOS 2.0.0 and TCP/IP 1.0.1 packages to my NXP account 你好@Aaditya773 , 我了解到您正在尝试访问旧版本。这些旧软件包已过时且不再维护,但是,如果该帐户之前申请过访问该软件包,您应该可以通过 Flexera 门户中的“以前”选项卡看到它: Julin_AragnM_0-1788887530794.pngJulin_AragnM_0-1788887530794.png 如果该帐户没有访问权限,我想引导您走上一条更可持续的道路:将您的项目迁移到 RTD 6.0.0 或 RTD 7.0.0。较新的 RTD(以及 FreeRTOS 和 Stack 版本)提供了已记录的已知问题、错误修复、优化,以及对 K3 衍生品的更广泛支持。 社区中有很多利用新型RTD封装实现以太网功能的案例: 示例 S32K358 GMAC lwIP FreeRTOS RDBESS S32DS 3.6.1 RTD600 示例 S32K389 GMAC1 SABRE lwIP FreeRTOS S32DS 3.6.1 RTD600 示例 S32K344 EMAC lwIP FreeRTOS miniEVB S32DS 3.6.1 RTD 6.0.0 [RTD600 MCAL] 示例 FRDM-A-S32K358 EMAC lwIP FreeRTOS S32DS 3.6 RTD 6.0.0 对于 RTD 6.0.0,您可以安装以下兼容软件包: SW32K3_S32M27x_RTD_R21-11_6.0.0_D2506_DesignStudio_updatesite.zip SW32K3_FreeRTOS_11.1.0_6.0.0_CD1_D2506_DesignStudio_updatesite.zip SW32K3_TCPIP_STACK_3.0.0_D2507_DesignStudio_updatesite.zip 对于 RTD 7.0.1,您可以安装以下兼容的 代码包,软件包: SW32K3_S32M27x_RTD_R23-11_7.0.1_D2603_DesignStudio_updatesite.zip SW32K3_FreeRTOS_11.1.0_7.0.0_CD1_HF1_D2511_DesignStudio_updatesite.zip SW32K3_TCPIP_STACK_5.0.0_CD01_D2605_DesignStudio_updatesite.zip 如果您确定需要使用旧版软件包才能继续使用旧版软件进行开发,请联系您指定的代理商或 NXP 联系人,以帮助我解决问题。 此致, 朱利安
記事全体を表示
#S32K388 Enhanced RX FIFO + eDMA: Continuous Circular Buffer Reception Without CPU Interrupts Hi NXP Support, I am using an S32K388 with the FlexCAN Enhanced RX FIFO and RTD. I would like to implement a continuous DMA-based CAN reception without any CPU interrupt. My requirements are: MCU: S32K388 CAN: Classical CAN, CAN FD disabled CAN payload: 8 bytes FlexCAN Enhanced RX FIFO enabled DMA reception enabled I need to receive CAN messages with any CAN ID, without filtering. I want DMA to automatically transfer every received CAN frame into a RAM software ring buffer. I do not want a FlexCAN RX interrupt. I also do not want a DMA major-loop-complete interrupt. DMA should continue running automatically without the CPU having to call FlexCAN_Ip_RxFifo() again. Ideally, each received FIFO element should trigger a DMA transfer immediately, so I do not want to wait for a large FIFO watermark. I checked the RTD source code. In FlexCAN_StartRxMessageEnhancedFifoData(), I found that the driver configures DMA approximately as follows: Source address = Enhanced RX FIFO output Source transfer size = 4 bytes Source offset = 4 bytes Destination transfer size = 4 bytes Destination offset = 4 bytes Minor loop size = 80 bytes Major loop count = num_enhanced_watermark EnMajorInt = TRUE DisAutoHwRequest = TRUE I understand that the current RTD implementation performs a finite DMA transfer and then stops, requiring FlexCAN_Ip_RxFifo() to be called again. My question is: Is it possible on S32K388 to configure the eDMA TCD so that the FlexCAN Enhanced RX FIFO DMA request continuously transfers received FIFO elements into a circular RAM buffer, without any CPU interrupt or software re-arming? In particular, can Destination Modulo and/or another eDMA TCD feature be used to implement this continuous ring buffer? If this is possible, could you please provide an example configuration or point me to an NXP example/reference implementation? I am willing to modify the RTD FlexCAN driver or configure the eDMA TCD directly if necessary. Thanks! Re: #S32K388 Enhanced RX FIFO + eDMA: Continuous Circular Buffer Reception Without CPU Interrupts Hello @zhangyu5454, The driver is written in a way that requires FlexCAN_Ip_RxFifo() to be called in order to re-arm reception inside the FLEXCAN_EVENT_DMA_COMPLETE event. It should be possible to have a continuous transfer from DMA to buffer; however, you will need to modify the RTDs or create your own driver. Unfortunately, this is out of our support scope, and if done, verification and functionality should be tested by you. You would have to set TCDn_CSR[D_REQ] = 0 (DisAutoHwRequest = FALSE) & TCDn_CSR[INTMAJOR] in order to keep the channel armed and disable interrupts, as well as configure your circular data queue. You can refer to S32K3's DMA Training Presentation, under S32K3 Product Page and 'Secure Files'. Best regards, Julián
記事全体を表示
KW45B41Z-EVKへのAI/MLの実装 こんにちは、NXPコミュニティの皆さん、 私はKW45B41Z-EVK(Cortex-M33)向けのエッジAIアプリケーションを開発しており、このボード上で機械学習モデルを展開する際にアドバイスをいただきたいです。 KW45 SDKにはデフォルトでeIQ/TFLMミドルウェアが含まれていないため、私の計画は以下の通りです: モデルトレーニング:eIQ Time Series Studio(eIQ TSS)を用いて時系列データのnクラス分類モデルを訓練します。KW45はeIQ TSSのターゲットとしてリストされていないため、モデルをエクスポートするターゲットプラットフォームとしてFRDM-MCXN947(Cortex-M33)を選択しました。 ランタイムデプロイ:FRDM-MCXN947 SDKのmiddleware/eiq/tensorflow-liteフォルダを私のKW45 SDKプロジェクトにポートし、CMSIS-NNと連携させます。 私の質問: MCXN947 SDKからKW45 SDKへのeIQ TFLMミドルウェアの移植は有効でサポートされている方法でしょうか? eIQ TSSでFRDM-MCXN947を選択することは、KW45上で動作するモデルを生成するのに適していますか? KW45B41Z-EVKにAI/MLを実装するための、他に推奨されるワークフローやネイティブなワークフローはありますか? ご協力いただきありがとうございます! KW45B41Z-EVK KW45 EIQ-TFLITE-MICRO EIQ-ツールキット#AIML Re: Implementing AI/ML on KW45B41Z-EVK こんにちは、お元気でお過ごしでしょうか。 eIQ Time Series Studio (TSS) を使用している場合は、FRDM-MCXW71 からプロジェクトを移植することをお勧めします。eIQ TSSで公式にサポートされているターゲットであり、KW45ともソフトウェア互換性があります。両デバイスは同じCortex-M33コアアーキテクチャと似たメモリプロファイルを共有しているので、生成されるライブラリはあなたのハードウェアにかなり近いはずです。 FRDM-MCXN947のようにハードウェアプロファイルが大きく異なるデバイスをポーティング対象として使用する場合、両デバイス間の利用可能なRAMの違いや、MCXN947特有のNPU加速モデルの生成などにより互換性のないモデルを生成するリスクがあります。 お役に立てば幸いです! よろしくお願いします、 ソフィア。
記事全体を表示