P71D600 Secure Element SDK ? こんにちは、 SE P71D600を使っているので、チップにどのSDKがプリインストールされているかどうやって確認すればいいのか知りたいです。 SDKのバージョンや詳細の検証方法を教えていただけませんか? ありがとう。 JCOP ID1 JCOP ID2 スマート・カード Re: P71D600 Secure element SDK ? こんにちは、SDKバージョンと言うと、いくつかの意味があります: もしカードのコンプライアンスレベルについて話しているなら、特にJava Card 3.0.5とGlobal Platform 2.3を指しており、おそらく変わることはないと思います(ただし、いくつかの機能や修正は時間とともに変わるかもしれません)。 どのOSレベル、パッチ、モジュールやOS機能などを指しているのか、その多くはJCOP 4.5のユーザーガイダンス&管理マニュアルのNDAに記載されているGET DATA (IDENTIFY)コマンドから取得できます。 もしISDにどのパッケージやライブラリが読み込まれているかを指しているなら、GlobalPlatformのGET STATUSコマンドで読み取ることができます(NDAは不要です)。 Re: P71D600 Secure element SDK ? こんにちは、@Kan_Li さん、 @makinako さん。 ご回答ありがとうございます。 はい、その通りです。@Kan_Li JCOP 4.5です。私の間違いです。質問していたことを明確にさせてください。 私は生体認証マッチングアルゴリズムの開発に取り組んでおり、その中でカード照合（MoC）機能はサードパーティベンダーによって提供されています。NXPは異なるMoC生体認証プロバイダーをサポートする製品を提供しています。例えば、MoCの機能はID3やNeurotechnology(NT)によって提供されることがあります。 質問ですが、特定の カードにすでに登録されているMoCソリューションやバイオメトリクスプロバイダーをどうやって特定すればよいのでしょうか? 両方のプロバイダ用のSDKsを持っており、対応するアプレットやモジュールを構築できます。しかし、プリロードされた部品がどのように動作し、どの溶液がカードに含まれているかをどうやって特定すればよいのか少し混乱しています。 この情報がどのように識別できるのか、詳しく教えていただけますか? よろしくお願いします！ Re: P71D600 Secure element SDK ? こんにちは、 @elgin_1950 さん。 P71D600に基づくと、JCOP 4.5ですか?JCOP 4.5ではSDKsとは呼ばず、モジュールとアプレットがあります。構成はOEF番号を読むか、正確なタイプ名を確認することで識別できます。説明をお願いします。 すてきな一日を、 カン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとうございます! - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 ------------------------------------------------------------------------------- Re: P71D600 Secure element SDK ? こんにちは、 @elgin_1950 さん。 ご説明ありがとうございます！ 特定のカードにすでにMoCソリューションやバイオメトリクスプロバイダーがプリインストールされているかを特定するには、 最も簡単で信頼できる方法は 、カードの OEF番号を確認することです。 どのOEFがロードされているかを確認し、OEFツールでそのセットアップにどの構成が適用されているかを確認すると、MoCがサポートされているかどうか、もし対応ならどのバージョンかを即座に特定できます。OEF(Original Equipment Feature)はカードの構成を一意に識別し、どのMoCプロバイダー(ID3またはNeurotechnology)が設定されているかも含めます。この情報は、NXPの営業担当者やFAEから提供されたカードデータシートや注文情報から確認できます。 バイオメトリをサポートするJCOP 4.5 P71製品では、カード上に標準のJavaCardバイオメトリパッケージが表示されます: javacardx.biometry javacardx.biometry1toN ただし、 これらのパッケージの存在だけではMoCのサポートが有効であることは保証されません 。一部の構成にはこれらのパッケージのプレースホルダーバージョンが含まれている場合があります。機能的なMoCが存在するか、どのプロバイダーが設定されているかを確認するために、OEF構成と照合する必要があります。 どのパッケージやモジュールを探すべきか、その識別子、アクティブなMoCセットアップの検証方法など、詳細な技術的な詳細については、アプリケーションノートをご参照ください。 AN6844 – JCOP 4 P71 カード上のマッチ機能使用 この文書はNXPのセキュアリソースポータルから入手可能であり、 NXPとの有効な秘密保持契約（NDA）が必要です。まだアクセスできない場合は、NXPの営業担当者またはFAEに連絡してNDA手続きを開始し、書類の提出を依頼してください。 お役に立てば幸いです！さらに支援が必要な場合は、遠慮なくフォローアップするか、 https://support.nxp.com で個別サポートケースを開いてください。   すてきな一日を、 カン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとうございます! - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 -------------------------------------------------------------------------------    

P71D600 安全元件 SDK？ 您好， 我一直在使用SE P71D600，想知道如何查看芯片上预装了哪个SDK。 请问如何验证SDK版本或详细信息？ 谢谢。 JCOP ID1 JCOP ID2 Smart Card Re: P71D600 Secure element SDK ? 您好，您提到的 SDK 版本可能意味着以下几种情况： 如果您指的是该卡的合规级别，那么具体来说是 Java Card 3.0.5 和 Global Platform 2.3，我想这不太可能改变（尽管某些功能和修复可能会随着时间的推移而改变）。 如果您指的是可用的操作系统级别、补丁、模块和操作系统功能等，那么大部分信息都可以通过 GET DATA (IDENTIFY) 命令获取，您可以在 JCOP 4.5 用户指南和管理手册中找到详细信息（需遵守 NDA）。 如果您指的是 ISD 中加载了哪些软件包/库，可以使用 GlobalPlatform GET STATUS 命令读取（无需签署保密协议）。 Re: P71D600 Secure element SDK ? 你好@elgin_1950 ， 根据 P71D600 来看，它是 JCOP 4.5 吗？在 JCOP 4.5 中，我们不称之为 SDK，而是称之为模块和小程序。可以通过读取 OEF 编号或检查确切的类型名称来识别配置。请说明。 祝你有美好的一天， 坎 ------------------------------------------------------------------------------- 笔记： - 如果此回复解答了您的问题，请点击“标记为正确答案”按钮。谢谢你！ - 我们会持续关注帖子，从最后一条回复发出后持续7周，之后的回复将被忽略。 如果您之后有相关问题，请另开新帖并引用已关闭的帖子。 ------------------------------------------------------------------------------- Re: P71D600 Secure element SDK ? 嗨@Kan_Li和@makinako ， 感谢您的回复。 是的，你说得对， @Kan_Li，是JCOP 4.5，我的错。让我澄清一下我的问题。 我正在开发一种生物特征匹配算法，其中卡片匹配 (MoC) 功能由第三方供应商提供。恩智浦半导体提供支持不同MoC生物识别服务提供商的产品。例如，MoC 功能可以由 ID3 或神经技术 (NT) 提供。 我的问题是：如何确定特定卡片上已预装了哪个 MoC 解决方案或生物识别提供商？ 我拥有这两个提供商的 SDK，可以构建相应的 applet 和模块。但是，我对预装元器件的工作原理以及如何确定卡上存在哪种解决方案感到有些困惑。 请问如何才能识别出这个问题？ 谢谢您！ Re: P71D600 Secure element SDK ? 你好@elgin_1950 ， 谢谢你的解释！ 要确定特定卡片上已预装了哪个 MoC 解决方案或生物识别提供商，最简单、最可靠的方法是检查卡片的OEF 号码。您可以检查已加载的 OEF，并在 OEF 工具中查看已应用于该设置的配置，从而立即确定是否支持 MoC，如果支持，则确定其版本。OEF （原始设备功能）唯一标识了卡的配置，包括已配置的 MoC 提供商（ID3 或 Neurotechnology）（如有）。您可以从NXP 销售联系人或 FAE 提供的卡片数据表或订购信息中找到此信息。 在支持生物识别的 JCOP 4.5 P71 产品上，您将在卡上看到标准的 JavaCard 生物识别软件包： javacardx.biometry javacardx.biometry1toN 但是请注意，这些软件包的存在本身并不能确认 MoC 支持的有效性——某些配置可能包含这些软件包的占位符版本。您需要与 OEF 配置进行交叉检查，以确认是否存在功能性 MoC 以及配置了哪个提供商。 有关完整的详细技术说明（包括要查找哪些代码包和模块、它们的标识符以及如何验证活动的 MoC 设置），请参阅应用笔记： AN6844 – JCOP 4 P71 使用卡片匹配功能 该文档可通过 NXP 的安全资源门户获取，需要与 NXP 签署有效的保密协议。如果您还没有访问权限，请联系您的 NXP 销售代表或 FAE 以启动 NDA 流程并索取该文件。 希望这能帮到你！如果您需要进一步的帮助，请随时访问https://support.nxp.com进行后续跟进或提交私人支持案例。   祝你有美好的一天， 坎 ------------------------------------------------------------------------------- 笔记： - 如果此回复解答了您的问题，请点击“标记为正确答案”按钮。谢谢你！ - 我们会持续关注帖子，从最后一条回复发出后持续7周，之后的回复将被忽略。 如果您之后有相关问题，请另开新帖并引用已关闭的帖子。 -------------------------------------------------------------------------------    

如何获取 NXP i.MX93 EVK 的 NPU 温度和利用率 我正在使用 i.MX93 EVK，想要监控 Ethos-U NPU 在运行时的温度和利用率（负载），请问如何获取这些数据？ 本次议程旨在监测人工智能模型推理过程中的硬件参数。 我可以使用 i.MX8MPlus 监测以下参数，我想在 i.MX93 中实现类似的功能。 8MPlus RAM=$(free -m | awk '/Mem:/ {print $3}') CPU_LOAD=$(vmstat 1 2 | tail -1 | awk '{print 100 - $15}') CPU_TEMP=$(awk '{print $1/1000}' /sys/class/thermal/thermal_zone0/temp 2>/dev/null || echo "N/A") GPU_TEMP=$(awk '{print $1/1000}' /sys/class/thermal/thermal_zone1/temp 2>/dev/null || echo "${CPU_TEMP}") GPU_LOAD=$(cat /sys/kernel/debug/gc/load 2>/dev/null | awk '/load/ {gsub("%", "$3"); if (max== || $3>max) max=$3} END {if (max!=) print max "%"; else print "N/A"}') i.MX 93 RAM=$(free -m | awk '/Mem:/ {print $3}') CPU_LOAD=$(vmstat 1 2 | tail -1 | awk '{print 100 - $15}') CPU_TEMP=$(awk '{print $1/1000}' /sys/class/thermal/thermal_zone0/temp) 如何监测 i.MX93 npu(ethos-u) 的 GPU_LOAD 和 GPU_TEMP？ Linux Re: How to get NPU Temperature and utilization for NXP i.MX93 EVK 你好@sonal-acldigital i.MX 8M Plus 和 i.MX 93 都没有提供实时监测 NPU 温度的方法。 - imx8MP，thermal_zone0 表示 CPU 温度，thermal_zone1 表示 SoC 温度。 - imx93，thermal_zone0 表示 CPU 温度。 - NPU，没有像 nputop 这样的工具。 有关性能调优的信息，请参阅第 7.1.2 节。《机器学习用户指南》中的“硬件加速器性能分析”。 B.R Re: How to get NPU Temperature and utilization for NXP i.MX93 EVK @pengyong_zhang感谢您澄清 i.MX 8M Plus 和 i.MX 93 的热区划分。请您澄清以下问题： i.MX8MPLUS 1. GPU 温度：是否有专门的系统路径（如 /sys/class/thermal/thermal_zoneX/temp）来读取单个 GPU 温度，还是仅包含在 soc-thermal 区域（thermal_zone1）中？ 2. GPU 负载：读取 /sys/kernel/debug/gc/load 是检查 GPU 负载的标准方法吗？还是也需要按照 ML 用户指南第 7.1.2 节中详述的过程进行检查？ i.MX93： 由于没有像 nputop 这样的原生工具来监测 NPU 负载和温度，我们想问：将推理执行卸载到 NPU 与单独在 CPU 上运行相比，通过测量 CPU 负载的减少量来推导出相对 NPU 利用率是否有效？ 如果这种方法不推荐，是否有其他驱动节点或性能计数器可以用来估算推理运行期间的 NPU 活动？

USB 初始化失败：-22 您好， 我尝试使用 uuc 工具通过 USB 端口将 wic.b2z 镜像刷入 eMMC 存储。刷写过程中出现 USB 初始化失败：-22 错误。我使用的是 imx8mp 处理器。 运行 bootcmd_mfg: run mfgtool_args;if iminfo ${initrd_addr} ; then if test ${tee} = yes; then bootm ${tee_addr} ${initrd_addr} ${fdt_addr} ; else booti ${loadaddr} ${initrd_addr} ${fdt_addr} ; fi; else echo "运行 fastboot ..."; fastboot 0; fi; 按任意键停止自动启动：0 正在检查 43800000 处的图像... 未知图像格式！ 运行 fastboot... USB 初始化失败：-22 u-boot=>     i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus

i.MX95/i.MX952 - LPDDR5/LPDDR4X memory compatibility guide The purpose of this document is to provide extended guidance for selection of compatible LPDDR5 and LPDDR4x memory devices that are supported by the i.MX 95 and i.MX 952 processors. In all cases, it is strongly recommended to follow the DRAM layout guidelines outlined in the NXP Hardware Developer's Guides for the specific SoCs. Please note that some of the LPDDR4x devices may not support operation at low speeds and in addition, DQ ODT may not be active, which can impact signal integrity at these speeds. If low speed operation is planned in the use case, please consult with the memory vendor the configuration aspects and possible customization of the memory device so correct functionality is ensured. LPDDR5 - maximum supported densities SoC Max Data bus width Maximum density Assumed memory organization Notes i.MX 95 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses and x8 (byte mode) organization 1, 3, 7 i.MX 952 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses and x8 (byte mode) organization 1, 3, 7, 9   LPDDR5 - list of validated memories Note: The memory vendors often list their devices as LPDDR5x in their high-level product information while in fact, they are in most cases backward compatible with the LPDDR5 mode. This may lead to the false impression that there are not so many LPDDR5 devices on the market. In such cases, it is strongly recommended to check the full datasheet to confirm if the device is in fact LPDDR5/LPDDR5x or LPDDR5x only. The SoC cannot be used with devices that only support the LPDDR5X mode. The validation process is an ongoing effort - regular updates of the table are expected. SoC Density Memory Vendor  Validated Memory Part#  Notes i.MX 95 128Gb/16GB Micron MT62F4G32D8DV-023 FAAT:C - 64Gb/8GB  Samsung K3KL9L90QM-MHCT - 32Gb/4GB  Samsung K3KL8L80QM-MHCT 2 32Gb/4GB  Samsung K3KL8L80EM-MUCV 2        64Gb/8GB  SK HYNIX H58G66DK9VX067N 2 64Gb/8GB Micron MT62F2G32D4DS-023 FAAT:C 2, 6 32Gb/4GB Micron MT62F1G32D2DS-020 WT:D 2 16Gb/2GB Micron MT62F1G16D1DS-023 IT:B 2 64Gb / 8GB Rayson RS2G32LO5D24DB-31BT 2 32Gb/4GB Rayson ATL5X4G32M7E-31IT 2 64Gb / 8GB CXMT CXDB6CCBM-MA-A 2 i.MX 952 128Gb/16GB Micron MT62F4G32D8DV-023 FAAT:C 9 32Gb/4GB Micron MT62F1G32D2DS-020 WT:D 2   LPDDR5 - list of incompatible devices The SoC cannot be used with memory devices that only support the LPDDR5x mode. LPDDR4x - maximum supported densities SoC Max Data bus width Maximum density Assumed memory organization Notes i.MX 95 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses 1 i.MX 952 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses 1, 9   LPDDR4x - list of validated memories The validation process is an ongoing effort - regular updates of the table are expected. SoC Density Memory Vendor Validated Memory Part# Notes i.MX 95 64Gb/8GB Micron   MT53E2G32D4DE-046 AUT:C  5 8Gb/1GB Micron MT53E256M32D1KS-046 IT:L 2 128Gb/16GB Micron MT53E4G32D8GS-046 2 64Gb/8GB SK Hynix H54G66BYYVPX104 2 32Gb/4GB Intelligent Memory IMBG32L4KBB_V10 2 48Gb/6GB Micron MT53E1536M32D4DT-046 WT:A 3, 8 24Gb/3GB Micron MT53E768M32D4DT-053 AIT:E 3, 8 8Gb/1GB Samsung K4U8E3S4ADGHCL  2 32Gb/4GB Intelligent Memory IMBG32LK4BBG-046I 2 32Gb/4GB Alliance Memory AS4C1G32MD4V-046BIN 2 64Gb/8GB Rayson ATL4X8G32M2D-46IT 2 64Gb/8GB Rayson ATL4X8G32M2D-46AIT 2 64Gb/8GB DW DWCTB36HLC0 2 8Gb/1GB Alliance Memory AS4C256M32MD4V-062BAN 2 32Gb/4GB ISSI IS46LQ32K01S2A-046BLA2 2 32Gb/4GB Nanya NT6AT1024T32AV-J1 2 64Gb/8GB Nanya NT6AT2048F32AV-J1 2 i.MX 952 64Gb/8GB Micron   MT53E2G32D4DE-046 AUT:C  9   LPDDR4/4X - list of incompatible devices Note: This SoC supports LPDDR4x memory devices. This SoC is not compatible with memories that only support LPDDR4. Combo Devices that support both LPDDR4x and LPDDR4 are compatible with the SoC. Note 1: The numbers are based purely on the IP documentation for the DDR Controller and the DDR PHY, on the settings of the implementation parameters chosen for their integration into the SoC, SoC reference manual and on the JEDEC standards JESD209-5 (LPDDR5) and JESD209-4C/JESD209-4-1 (LPDDR4/4X). Therefore, they are not backed by validation, unless said otherwise and there is no guarantee that an SoC with the specific density and/or desired internal organization is offered by the memory vendors. Should the customers choose to use the maximum density and assume it in the intended use case, they do it at their own risk. Note 2: The memory part number did not undergo full JEDEC verification however, it passed all functional testing items. Note 3: Memory devices with binary densities (e.g., 1 GB, 2 GB, 4 GB) are preferred because they simplify memory management by aligning with system addressing schemes and reducing software complexity. Note 4: All memory parts are available at vendors unless stated otherwise. Checked Q2 2026 Note 5: Memory device supports both LPDDR4x and LPDDR4, however can only be used in LPDDR4x mode Note 6: Not validated by NXP but confirmed working on a non NXP Board Note 7: The maximum density supported may change in the future when DRAM vendors make higher density options available Note 8: This DRAM part number is not recommended for new designs Note 9: This SoC is in Pre-Production IMX95EVK

[lx2080a][lx2160a] 如何关闭 CPU 核心？ 对于LX2080A，我们需要禁用8个核心中的4个。请问如何关闭8个核心中的特定4个核心？ 为了进行测试，我将以下内容添加到 rcw_2200_750_3200_19_5_2.rcw 文件中，但它无法启动。 .pbi 写入 0x01e00094, 0x00000f0 。结尾 还有其他需要修改的地方吗？ Re: [lx2080a][lx2160a] How do I turn off CPU cores? 如果目的是保持前四个 LX2080A 集群处于活动状态，并禁用后面四个活动核心，请使用 physical-core 位图： 复制 # 禁用物理核心 8、10、12、14 .pbi 写入 0x01e00094, 0x00005500 。结尾 Re: [lx2080a][lx2160a] How do I turn off CPU cores? 我们应用了它。但它没能启动。 .pbi 写入 0x01e60060,0x0000000f 写入 0x01e00094,0x000000f0 。结尾 因此，在未应用该版本的情况下，我从 uboot 提示符读取寄存器，如下所示。 看来活跃核心的数量是奇数。 > md.l 0x01e00094 01e00094: 00000000 00000000 00000000 00000000 ................ 01e000a4: 87360220 00000040 00000000 00000000 .6.@........... => md.l 0x01e60060 01e60060: 0000aaaa 00000000 00000000 00000000 ................ 01e60070: 00000000 00000000 00000000 00000000 ................ 这会不会是原因？ 谢谢 Re: [lx2080a][lx2160a] How do I turn off CPU cores? 您设置的目标寄存器用于禁用核心是正确的，但我建议不要只做如下更改： .pbi 写入 0x01e00094, 0x00000f0 。结尾 使用完整的 32 位值，并确保启动/版本路径不会尝试启动已禁用的核心： .pbi 写入 0x01e00094, 0x000000f0   /* COREDISR: 禁用核心 4、5、6、7 */ 。结尾 0x01e00094 是 DCFG + 0x94；LX2160A/LX2080A RM 列出了 DCFG 基地址 = 0x1E0_0000 和偏移量为 0x94 的 COREDISR。COREDISR 是用于禁用/时钟门控未使用的物理内核的已记录机制，可以在 PBI 系统就绪之前对其进行编程。核心 4-7 的位/字段对应于核心 4 禁用到核心 7 禁用，因此，如果您想保留核心 0-3 并禁用核心 4-7，则 0x000000f0 是预期掩码。 另一个重要的附加项目是启动版本。对于 LX2/LS2 四核处理器，官方/内部指南建议配对： 启动 版本 @ 0x01e60060 = 0x0000000f COREDISR     @ 0x01e00094 = 0x000000f0   /* 禁用 Core7:4 */ 因此，只有核心 0-3 被释放用于启动，而核心 4-7 被禁用。启动释放寄存器 BRRL 位于 RST 基址 0x1E6_0000 + 0x60，其位 CR0...CR15 将相应的内核从启动保持状态中释放出来。还要确认主启动核心未包含在您的 COREDISR 掩码中；RM 表示可以通过 BRCORENBR[CORE_NBR] 识别启动核心。 两种用于检查启动失败的实用方法： 请使用 0x000000f0，而不是 0x00000f0，以避免任何解析器/工具歧义。 如果 RCW/PBI 映像使用 STOP-with-CRC 命令，则在更改 PBI 后重建必须更新 PBI CRC；CRC 涵盖从 Load RCW 命令到 STOP-with-CRC 命令的所有 PBI 命令。 启动后，通过读取 COREDISR 和核心禁用状态寄存器来确认结果；LX2 实验使用 COREDISABLESR @ 0x01E00990 来确认禁用核心掩码。另请注意，通过 COREDISR 禁用的核心以后不得通过软件重新启用。 对于“保留核心 0-3，禁用核心 4-7”，请使用 COREDISR = 0x000000f0，并确保启动释放掩码仅释放活动核心，例如：BRRL = 0x0000000f；否则固件可能会尝试启动您已禁用的核心。 Re: [lx2080a][lx2160a] How do I turn off CPU cores? .pbi 写入 0x01e00094,0x00005500 写入 0x01e60060,0x000000aa 。结尾 我们应用了它。但是它无法启动。 还有其他需要调查的事项吗？ Re: [lx2080a][lx2160a] How do I turn off CPU cores? 系统可以启动，但结果如下。 => md.l 0x01e00094 01e00094: 0000aa00 00000000 00000000 00000000 ................ 01e000a4: 87360220 00000040 00000000 00000000 .6.@........... => md.l 0x01e60060 01e60060: 0000aaaa 00000000 00000000 00000000 ................ 01e60070: 00000000 00000000 00000000 00000000 ................ 内核还检测到 8 个 CPU。 您能在LX2080a上测试一下吗？ 谢谢， Re: [lx2080a][lx2160a] How do I turn off CPU cores? LX2160A 的核心编号是按照簇组的顺序排列的。16 个核心分为 8 个簇，每个簇包含两个核心。编号如下： 核心 0 和 1 位于集群 1 中 核心 2 和 3 位于集群 2 中 ... 以此类推，直到第 14 和 15 号核心，它们位于第 8 集群中。 禁用集群中的所有核心会导致系统崩溃。所以你的目的不可能实现。 Re: [lx2080a][lx2160a] How do I turn off CPU cores? 请尝试以下配置。 .pbi 写入 0x01e00094,0x0000aa00 写入 0x01e60060,0x000000aa 。结尾 Re: [lx2080a][lx2160a] How do I turn off CPU cores? 结果似乎相同。 => md.l 0x01e00094 01e00094: 00008888 00000000 00000000 00000000 ................ 01e000a4: 87360220 00000040 00000000 00000000 .6.@.......... . => md.l 0x01e60060 01e60060: 0000aaaa 00000000 00000000 00000000 ................ 01e60070: 00000000 00000000 00000000 00000000 ................ Re: [lx2080a][lx2160a] How do I turn off CPU cores? 似乎禁用集群中的所有核心会导致系统崩溃。 我们只禁用一个集群中的一个核心。 .pbi 写入 0x01e00094, 0x00008888 写入 0x01e60060, 0x00002222 。结尾 Re: [lx2080a][lx2160a] How do I turn off CPU cores? 以下设置似乎正确。 .pbi 写入 0x01e00094, 0x00005500 写入 0x01e60060, 0x000000aa 。结尾 关于 `0x01e60060` 释放寄存器中的值 `0x0000aaaa`，我认为核心 1、3、5、7、9、11、13 和 15 是已禁用的核心（用 1 表示），而核心 0、2、4、6、8、10、12 和 14（用 0 表示）是 LX2080A 实际支持的活动核心。 每个集群连接一个核心，共八个集群，必须禁用四个集群；这样就剩下四个活动核心——每个剩余的四个集群中各有一个。但即使在修改了 `COREDISR` 和 `BRRL` 之后，`BRRL` 和 `COREDISABLESR` 寄存器仍然显示 `0x0000aaaa`。 因此，我检查了 `atf/nxp/soc-lx2160/soc.c` 中的 SoC 初始化例程（其中簇计数最初设置为 8），并将簇数更改为 4 后，系统成功启动。目前，我在 `get_num_cluster()` 中将该值硬编码为 4，但我希望得到其他建议或反馈。 => md.l 0x01e00094 01e00094: 00005500 00000000 00000000 00000000 .U.............. => md.l 0x01e60060 01e60060: 0000ffaa 00000000 00000000 00000000 ................ => md.l 0x01e00990 01e00990: 0000ffaa 00000000 00000000 00000000 ........ 谢谢。

S32K312 Freertos build issue for the FreeRTOS_Toggle_Led_Example_S32K312 Hi Team, I have downloaded the following RTD and FreeRTOS packages from the NXP website: SW32K3_RTD_R23-11_7.0.1_P02_D2603_DesignStudio_updatesite.tar SW32K3_FreeRTOS_11.1.0_0.8.0_CD1_D2603_DesignStudio_updatesite.tar I am using a Windows system and have successfully imported/opened the FreeRTOS_Toggle_Led_Example_S32K312 project in S32 Design Studio (V3.6.10). However, when I try to build the application, I encounter the error #include "FreeRTOSConfig.h file not found as shown in the attached screenshot (BE1). Additionally, when I open the project's .mex file, Config Tools displays the following error (Refer attached Mex file) "The tool does not support the selected processor." Could you please guide me on the following points? Is there any specific version of S32 Design Studio required for these RTD and FreeRTOS packages? Are there any additional updates, plugins, or device support packages that need to be installed for S32K312? What is the correct procedure to build and run the FreeRTOS_Toggle_Led_Example_S32K312 sample application? My end goal is to run FreeRTOS on the S32K312 EVB. Could you please advise on the recommended setup and installation steps? I have attached the build error screenshots (BE1 and Mex) for reference. Thank you for your support. Best regards, Pramod Jadhav Re: S32K312 Freertos build issue for the FreeRTOS_Toggle_Led_Example_S32K312 Thanks for the quick update the given RTD version is resolved my issue. Re: S32K312 Freertos build issue for the FreeRTOS_Toggle_Led_Example_S32K312 Hi, the SW32K3_RTD_R23-11_7.0.1_P02_D2603_DesignStudio_updatesite.zip includes just Crypto driver. You need to install based RTD package first before adding FreeRTOS one. PetrS_0-1788946493548.pngPetrS_0-1788946493548.png Once you have RTD & FreeRTOS sucesfully installed, just create new project from example PetrS_1-1788946542398.pngPetrS_1-1788946542398.png After it is loaded, open mex file and click on Update Code button. It should add missing drivers etc.  Then you can Build the demo You can also right click on project in Project Explorer window and select Update Code and Build Project. PetrS_0-1788946711279.pngPetrS_0-1788946711279.png BR, Petr

se05x_TP_PlatformSCP03keys.cを使ってプラットフォームSCP03キーをデフォルトに戻す方法は? こんにちは、NXPコミュニティの皆さん、 SE051のセキュア要素を扱っており、Plug and Trustミドルウェアを使ってプラットフォーム SCP03キーをデフォルト値に正しく戻す方法についてお尋ねしたいです。 これまでにやったこと: demos/se05x/se05x_RotatePlatformSCP03Keys/se05x_TP_PlatformSCP03keys.c を修正し、キーのリバートセクション (doc:start:revert-scp03-keys と doc:end:revert-scp03-keys の間) をコメントアウトしました。 私は自分のセットアップでアプリケーションをビルドし実行しました。 実行は成功し、「おめでとうございます!!! キーローテーション成功!!!!」というメッセージが表示されました。 キー変更を確認するために、/tmp/SE05X/plain_scp.txtを新しいキー値(0x4041...ENC、MAC、DEK用)で更新し、SSSCLI Connectで正常に接続できました。 その後の操作(ssscli generate rsa、ssscli set aes、ssscli se05x readidlist)はすべて正常に完了し、鍵が書き込まれIDが問題なく取得されたことが確認されました。 今、プラットフォームSCP03キーをデフォルトのキー(sss/ex/inc/ex_sss_tp_scp03_keys.hで定義)に戻したいと考えています。 どなたかse05x_TP_PlatformSCP03keys.cの修正方法や、このキーリバートを行う正しい手順について教えてもらえますか? 環境: ボード：MCIMX8M-WEVK（OM-SE051ARD搭載） Plug and Trust MW バージョン: v04.07.01 OP-TEE OSバージョン：3.19.0 Linuxカーネル:6.1.151 OEF ID: A8FA アドバイスやコードに関するヒントをいただければ大変ありがたいです。 SE050 Re: How to revert Platform SCP03 keys back to default using se05x_TP_PlatformSCP03keys.c? こんにちは、 @Uc_S さん。 キーをデフォルトに戻すだけなら、nanoパッケージの例が 推奨されるよりシンプルな経路 です。更新すれば3つの scp03_* 配列(認証用現在のキー)と3つの NEW_scp03_* 配列(デフォルトキーをターゲットに)だけを更新し、ex_se05x_rotate_scp03_keys()内のリバートコールはコメントアウトすればよいのです。詳細については、以下をご参照ください。 変更点1 — 現在のキー（SCP03セッションを開くために使用）を設定します。 38～43行目は、 ex_set_scp03_keys() に渡される認証キーです。プレースホルダー 0xABCD... の値を現在のキー( 0x4041... に置き換えてください。😞 uint8_t scp03_enc_key[AES_KEY_LEN_nBYTE] = { 0x40, 0x41, 0x42, 0x43, 0x44, 0x45, 0x46, 0x47, 0x48, 0x49, 0x4A, 0x4B, 0x4C, 0x4D, 0x4E, 0x4F }; uint8_t scp03_mac_key[AES_KEY_LEN_nBYTE] = { 0x40, 0x41, 0x42, 0x43, 0x44, 0x45, 0x46, 0x47, 0x48, 0x49, 0x4A, 0x4B, 0x4C, 0x4D, 0x4E, 0x4F }; uint8_t scp03_dek_key[AES_KEY_LEN_nBYTE] = { 0x40, 0x41, 0x42, 0x43, 0x44, 0x45, 0x46, 0x47, 0x48, 0x49, 0x4A, 0x4B, 0x4C, 0x4D, 0x4E, 0x4F }; c   変更点2 — 新しいターゲットキー（デフォルトのSE051C A8FAキー）を設定します。 45～50行目は、 PutKey を介して SE051 に書き込ま れるキーです。 0x4041... のプレースホルダーをSE051C OEF A8FAのデフォルト値に置き換えてください。 uint8_t NEW_scp03_enc_key[AES_KEY_LEN_nBYTE] = { 0xbf, 0xc2, 0xdb, 0xe1, 0x82, 0x8e, 0x03, 0x5d, 0x3e, 0x7f, 0xa3, 0x6b, 0x90, 0x2a, 0x05, 0xc6 }; uint8_t NEW_scp03_mac_key[AES_KEY_LEN_nBYTE] = { 0xbe, 0xf8, 0x5b, 0xd7, 0xba, 0x04, 0x97, 0xd6, 0x28, 0x78, 0x1c, 0xe4, 0x7b, 0x18, 0x8c, 0x96 }; uint8_t NEW_scp03_dek_key[AES_KEY_LEN_nBYTE] = { 0xd8, 0x73, 0xf3, 0x16, 0xbe, 0x29, 0x7f, 0x2f, 0xc9, 0xc0, 0xe4, 0x5f, 0x54, 0x71, 0x06, 0x99 }; c   変更点3 — リバートブロックをコメントアウトする ex_se05x_rotate_scp03_keys() では、85行目から90行目までコメントアウトして、コードが1回だけ回転(→現在のデフォルト)を行い、再び回転しようとしないようにします。 /* -- Comment out the revert block below -- */ // SMLOG_I("Reverting SCP03 keys(version - %02x) to OLD KEYS \n", KEY_VERSION); // ret = ex_se05x_change_keys(&se05x_session, &scp03_enc_key[0], &scp03_mac_key[0], &scp03_dek_key[0]); // if (ret != 0) { // SMLOG_E("Error in ex_se05x_change_keys \n"); // return 1; // } c     すてきな一日を、 カン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとうございます! - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 ------------------------------------------------------------------------------- Re: How to revert Platform SCP03 keys back to default using se05x_TP_PlatformSCP03keys.c? @Kan_Li ご説明いただきありがとうございます。 私の場合、現在のキーは既知です(0x4041...ENC、MAC、DEK)で、これらのキーを使ってSSSCLIを通じてSCP03セッションを正常に確立できます。 現在の認証キーが使えるので、se05x_TP_PlatformSCP03keys.cをデフォルトに戻すためにキー回転を修正する方法について詳しく教えていただけますか? 具体的には、以下の点について知りたいです。 セッション設定時に認証のために、現在のキー(0x4041...)で更新すべき変数やマクロはどれでしょうか。 ターゲットのデフォルトキー値を保持する変数または構造体はどれですか（例：sss_tp_scp03_keys.h）PutKey操作の場合。 se05x_TP_PlatformSCP03keys.cのコードスニペットや特定の行参照などは（または関連するブート/認証ヘッダー）を提供していただけると大変ありがたいです。 Re: How to revert Platform SCP03 keys back to default using se05x_TP_PlatformSCP03keys.c? こんにちは、 @Uc_S さん。 プラットフォームSCP03キーをデフォルト値に戻すのは、 現在のキーが既知である場合にのみ可能であり、SE051に対してキー更新( PutKey )コマンドを出す前に、SCP03セッションが成功裏に認証されている必要があります。 現在の鍵を紛失または忘れてしまった場合、SE051への認証および鍵のローテーションを実行することはできません。バックドアやオーバーライド機構は存在せず、これはデバイスのセキュリティモデルを維持するための設計上のものです。 さらに、工場出荷時リセットは効果 がなく 、プラットフォームSCP03キーは工場出荷時リセット手順の影響を受けません。 このような状況では、 SE051を、NXPがデフォルトで提供するキーを搭載した新しいデバイスに交換する以外に選択肢はありません。   すてきな一日を、 カン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとうございます! - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 ------------------------------------------------------------------------------- Re: How to revert Platform SCP03 keys back to default using se05x_TP_PlatformSCP03keys.c? @Kan_Li 詳細なご指導をいただき、ありがとうございます。 あなたの指示に従い、キーを更新し、リバートブロックをコメントアウトし、ナノパッケージの例を無事に構築・実行しました。 しかし、実行中に、PUT KEY APDUコマンドの実行中に、SCP03キー更新操作がSWステータスコード6A80で失敗しました。実行ログの概要は以下のとおりです。 Plug and Trust nano package - version: 1.6.1 ... Establish Secure Channel to SE05x ! Sending GP Initialize Update Command !!! ... CardCryptogram verified successfully...Calculate HostCryptogram Sending GP External Authenticate Command !!! APDU Tx> :84 82 33 00 10 ... APDU Rx< :69 82 Authentication Successful!!! Created scp03 Session Changing SCP03 keys(version - 0b) to NEW KEYS APDU Tx> :84 d8 0b 81 58 ... APDU Rx< :6a 80 Error in DoAPDUTxRx Error in ex_se05x_change_keys SE05x Rotate SCP03 keys Example Failed ! 根本的な原因としては、OpenSSLバージョン(ビルドPCとターゲット評価ボードの両方でOpenSSL 3.xが使用)がPutKey時のキーの派生やフォーマットに影響を与えているか、特にDEKの値が以前に不一致または書き換えられた可能性があります。 現時点では、これらの可能性をさらに調査したり対処したりするだけの十分な時間的余裕がありません。後日、時間があれば個別に調べてみます。 ご協力いただき、改めて感謝申し上げます。

アーカイブされたS32K3 FreeRTOS 2.0.0およびTCP/IP 1.0.1パッケージをNXPアカウントに追加するリクエスト こんにちは、NXPサポートチームの皆さん、 私は S32 Design Studio 3.4とS32K3 RTD 2.0.0を使って、S32K344プロジェクトに取り組んでいます。私はすでに動作中のイーサネット/lwIPプロジェクトを持っており、もともとは以下のソフトウェアバージョンで作成されました。 S32 デザインスタジオ:3.4 S32K3 RTD: 2.0.0 FreeRTOS: 10.4.6 UOS 2.0.0 S32K3 TCP/IPスタック：RTM 1.0.1 次に、構成ツールでプロジェクトを修正して、FlexCAN構成を追加する必要があります。しかし、現在のS32DSのインストールには、対応するFreeRTOSとTCP/IP設定ツールパッケージがインストールされていません。 このため、 Update Codeを使用すると、Configuration Toolsは既存のFreeRTOS/lwIPコンポーネントを認識せず、次のようなファイルの削除を提案します。 FreeRTOSConfig.h lwipcfg.h lwipopts.h lwippools.h netifcfg.h netifcfg.c 私のアカウントで利用可能な新しいパッケージはこのプロジェクトと互換性がありません。例えば、FreeRTOS 2.0.1とTCP/IP 1.0.1 HF1はRTD 2.0.1に準拠していますが、私のプロジェクトはRTD 2.0.0に基づいています。 対応するFreeRTOS 2.0.0パッケージはアーカイブされていると理解しています。以下のアーカイブ済みパッケージへのアクセスを私のNXPアカウントに追加していただけますか? SW32K3_FreeRTOS_10_4_6_UOS_2_0_0_DS_updatesite_D2204.zip そして可能であれば、対応するTCP/IPパッケージも含めます: S32K3_TCPIP_RTM_1_0_1_D2205_updatesite.zip これらのパッケージは、既存のプロジェクトを元のソフトウェアバージョンで開いて再生成し、プロジェクト全体を別のRTDリリースに移行する必要がないために必要です。 私の目標は：   MCU: S32K344 S32DS: 3.4 S32K3 RTD: 2.0.0 FreeRTOS: 10.4.6 UOS 2.0.0 TCP/IP Stack: RTM 1.0.1 これらのアーカイブされたダウンロードを私のアカウントで有効にしていただけるか、正しい取得手順を教えていただけませんか? よろしくお願いします。 Re: Request to add archived S32K3 FreeRTOS 2.0.0 and TCP/IP 1.0.1 packages to my NXP account こんにちは、 @Aaditya773 さん。 古いリリースにアクセスしようとしているのは理解しています。これらの古いパッケージは古く、現在は積極的に管理されていませんが、もしアカウントが以前にパッケージへのアクセスをリクエストしていれば、Flexeraポータル内の「前回」タブから確認できるはずです。 Julin_AragnM_0-1788887530794.pngJulin_AragnM_0-1788887530794.pngJulin_AragnM_0-1788887530794.pngJulin_AragnM_0-1788887530794.png もしアカウントにアクセスできない場合は、より持続可能な方法として、プロジェクトをRTD 6.0.0またはRTD 7.0.0に移行することをお勧めします。新しいRTD(およびFreeRTOSやStackのリリース)は、既知の問題、バグ修正、最適化、そしてK3派生モデルのより広範なサポートを提供しています。 新しいRTDパッケージでのイーサネット実現に関するコミュニティの例はいくつかあります: 例：S32K358、GMAC、lwIP、FreeRTOS、RDBESS、S32DS 3.6.1、RTD600 例：S32K389 GMAC1 SABRE lwIP FreeRTOS S32DS 3.6.1 RTD600 例：S32K344 EMAC lwIP FreeRTOS miniEVB S32DS 3.6.1 RTD 6.0.0 [RTD600 MCAL] サンプル FRDM-A-S32K358 EMAC lwIP FreeRTOS S32DS 3.6 RTD 6.0.0 RTD 6.0.0では、以下の互換パッケージをインストールできます: SW32K3_S32M27x_RTD_R21-11_6.0.0_D2506_DesignStudio_updatesite.zip SW32K3_FreeRTOS_11.1.0_6.0.0_CD1_D2506_DesignStudio_updatesite.zip SW32K3_TCPIP_STACK_3.0.0_D2507_DesignStudio_updatesite.zip RTD 7.0.1の場合、以下の互換性のあるパッケージをインストールできます: SW32K3_S32M27x_RTD_R23-11_7.0.1_D2603_DesignStudio_updatesite.zip SW32K3_FreeRTOS_11.1.0_7.0.0_CD1_HF1_D2511_DesignStudio_updatesite.zip SW32K3_TCPIP_STACK_5.0.0_CD01_D2605_DesignStudio_updatesite.zip もし古いパッケージが必要で、古いSWバージョンの開発を続ける必要がある場合は、担当の代理店またはNXPの担当者にご連絡ください。 よろしくお願いします、 ジュリアン Re: Request to add archived S32K3 FreeRTOS 2.0.0 and TCP/IP 1.0.1 packages to my NXP account こんにちは、ジュリアンさん。 ご回答いただき、またRTD 6.0.0への移行パスをご共有いただき、ありがとうございます。 新しい環境を設定してみましたが、残念ながら古いS32K344-WBプロジェクトは新しいソフトウェアスタックで正しく動作しません。このプロジェクトは元々、旧世代のS32DS 3.4 / PlatformSDK 2.0.0をベースに作成されたため、元の構成の一部は新しい環境にスムーズに移行できません。 このプロジェクトは具体的には以下に依存しています。 S32 デザインスタジオ 3.4 S32K344 / S32K3 プラットフォームSDK 2.0.0 ${PLATFORMSDK_S32K3_2022_03_S32K344_M7_2.0.0_PATH} SW32K3_RTD_4_4_2_0_0_D2203 SW32K3_FreeRTOS_10_4_6_UOS_2_0_0_DS_updatesite_D2204.zip S32K3_TCPIP_RTM_1_0_1_D2205_updatesite.zip 利用可能なダウンロード履歴と過去のダウンロード履歴を確認しましたが、私のアカウントのアーカイブされたパッケージは見つかりません。 現時点では、新しいパッケージはこの特定のレガシープロジェクトの代替としてはなさそうなので、NXPが必要なアーカイブ済みS32DS 3.4互換パッケージを私のアカウントで提供していただけると非常にありがたいです。 特に、以下の内容を追加またはアクセスを提供していただければ幸いです。 S32K3 / S32K344 PlatformSDK 2.0.0 / RTD 2.0.0 SW32K3_FreeRTOS_10_4_6_UOS_2_0_0_DS_updatesite_D2204.zip S32K3_TCPIP_RTM_1_0_1_D2205_updatesite.zip S32DS 3.4でS32K344に必要な対応するS32設定ツール/デバイスサポートパッケージ このプロジェクトで正しく動作する他のセットアップが見つからなかったので、これらのアーカイブ済みパッケージを利用可能なダウンロードに追加していただけると本当にありがたいです。 ご協力いただき、誠にありがとうございました。 Re: Request to add archived S32K3 FreeRTOS 2.0.0 and TCP/IP 1.0.1 packages to my NXP account こんにちは、 @Aaditya773 さん。 SWパッケージは「前回」タブからは利用できないため、おそらくそのアカウントは最初からそのパッケージにアクセスできなかったのでしょう。 もし割り当てられたFAEや営業担当者がいれば、アカウントへのアクセスを申請できるよう連絡を取ってほしいです。 一方で、S32K344-WBプロジェクトを新しいRTDに移行したい場合、プロセス中の問題を私がサポートできます。 よろしくお願いします、 ジュリアン

The bootloader requires the fs26 installation package. I am currently using unified_bootloader_demo_v2.1 to port and develop a bootloader project based on S32K344. The RTD is version 2.0, and my controller uses the FS26 chip.The SBC driver package is at least compatible with RTD 3.0; could you provide one compatible with RTD 2.0?SBC package or handwritten implementation code? Even better if you could provide a bootloader project for RTD 3.0 or higher? Thank you so much! 回复： bootloader需要fs26安装包 Hello, I'm currently modifying bootloader v2.1, and it says there's an error in the ECC checksum of 4 bytes. This function... Boot_PowerONClearAllFlag needs to be modified. Directly performing an 8-byte check reveals that only the ExchangeInfo area in the startup function is not initialized. Is this modification acceptable? /*when power on, clear all flag in RAM for ECC.*/ void Boot_PowerONClearAllFlag(void) { uint16 infoCrc = 0u; uint8 index = 0u; /*clear RAM with 8 bytes for ECC*/ for(index = 0u; index < (gs_stBootInfo.infoDataLen >> 3u); index++) { *((uint64 *)gs_stBootInfo.infoStartAddr + index) = 0u; } infoCrc = Boot_CalculateInfoCRC(); SetInforCRC(infoCrc); } 回复： bootloader需要fs26安装包 Hi We apologize that the Unified bootloader demo shared by the community is provided "as is," without examples of higher S32K3 RTD versions. We sincerely apologize for any inconvenience this may cause. The FS26 SBC Autosar 4.4 version 1.0.0 is designed for use with the S32K3 RTD 2.0.0 . I have already requested this older version driver from the internal team for you. Please wait for them to add download permissions for this version of the software to your account. Incidentally, there's an error in the example code that needs attention. The S32K3 common problem checklist, specifically section 3.4.3 , mentions the need to use 8- byte writes for ECC initialization of RAM. Check whether the RAM (pay special attention to the standby RAM) is written in 8-byte format during ECC initialization. For example: *(uint64 *)0x20400000 = 0; Failure to comply may result in an ECC error. The NXP bootloader sample project uses a 4-byte zeroing ECC initialization method. *(uint32 *)0x20400000 = 0; That's incorrect; don't refer to it. There is also a discussion about this in the section on S32K3 sharing data between Bootloader and Application . Best Regards, Robin 回复： bootloader需要fs26安装包 Hello, in image 1, I need to modify the startup_cm7.s startup file regarding RAM initialization. To minimize changes, can I simply modify `extern void Boot_PowerONClearAllFlag ( void );` in bootloader v2.1? 回复： bootloader需要fs26安装包 Changing Boot_PowerONClearAllFlag() from a 4-byte write to an 8-byte/64-bit write is key to resolving the S32K3 RAM ECC initialization issue. Your change seems to work. For issues related to ExchangeInfo , please refer to the discussion in s32k312Will the data in the SRAM area not be reset during the reset process? 1.0 0 FS26 SBC Autosar 4.4 version 1.0.0 should already be added to your account.

NXP S32M276CHABMKHSR VPRE output voltage range Hello,  I have a question about the VPRE output voltage range of NXP S32M276XX IC. I used external P-MOSFET voltage-regulator for VPRE in my design as below shows. Ted_Qiao_0-1788752795769.pngTed_Qiao_0-1788752795769.pngTed_Qiao_0-1788752795769.pngTed_Qiao_0-1788752795769.pngTed_Qiao_0-1788752795769.png When external P-MOSFET regulator is activated(set CONFIG-VPREEXT = 1), the output voltage of VPRE pin is around 7.0V; When external P-MOSFET regulator is not activated(set CONFIG-VPREEXT = 0, then internal regulator to be used), the output voltage of VPRE pin is around 6.3V. The status that I described is normal or not? What exactly output range is the VPRE in both status? By the way, In the datasheet, the typical output voltage of VPRE is 6.4V. Ted_Qiao_1-1788753322135.pngTed_Qiao_1-1788753322135.pngTed_Qiao_1-1788753322135.pngTed_Qiao_1-1788753322135.pngTed_Qiao_1-1788753322135.png Re: NXP S32M276CHABMKHSR VPRE output voltage range Hello @Ted_Qiao, The two regulators, one using the external ballast PMOS and the other using the internal ballast PMOS, are enabled by default. The external regulator has a slightly higher regulation point, so it is the only one active under normal conditions. The internal regulator becomes active only when the external regulator is disabled. The exact regulation points are not specified in the datasheet. Only a typical value of 6.4 V is provided for both the internal and external regulators. The actual regulation point depends on production variations and operating conditions. For example, on my EVB I measured approximately 6.2 V with the internal ballast PMOS and approximately 6.8 V with the external ballast PMOS. The absolute maximum rating for VPRE is 7.5 V, so the voltage you measured is well below this limit. BR, Daniel Re: NXP S32M276CHABMKHSR VPRE output voltage range Hi @Ted_Qiao, Between resets, these bits can only be changed once, from 1 to 0. As shown below, the reset value of both bits is 1, and they can only be written to 0. Therefore, if you need to change any of them back to 1, the MCU must be reset. danielmartynek_0-1788937659360.pngdanielmartynek_0-1788937659360.pngdanielmartynek_0-1788937659360.png danielmartynek_1-1788937747975.pngdanielmartynek_1-1788937747975.pngdanielmartynek_1-1788937747975.png Regards, Daniel Re: NXP S32M276CHABMKHSR VPRE output voltage range Hi Daniel, Thanks for your explanation. It's clear for me now. My further question, how could I switch freely between internal regulator mode and external regulator mode in application software? I try to set the relevant register according to [S32M27x Reference Manual], Set if using VPRE internal regulator (VPREINT=1, VPREEXT=0) or using VPRE external regulator (VPREINT=0, VPREEXT=1). But it could not switch freely during operating mode.  The background for doing it is that I want to do some tests with the regulator mode switching. Thanks！  Ted_Qiao_0-1788917986227.pngTed_Qiao_0-1788917986227.png

88W9098 エネルギー検出 (ed_mac) チューニング こんにちは、 私たちは、SDIO経由でSDR50で動作するu-blox M2-JODY-W377に88W9098を使用しています。githubからlf-6.18.20_2.0.0のドライバ/ファームウェアバージョンがあります。2.4GHzチャネル6のアクセスポイントとして使っています。 ed_macを有効にする(wifi_mod_para.confで「init_hostcmd_cfg=nxp/ed_mac.bin」を使ったり、mlanutlをed_mac_ctrl_V3_909x.confで使用したり)すると、社内の適用テストの安定性やレイテンシが大幅に悪化する問題に直面しています: ed_mac_test.pnged_mac_test.pnged_mac_test.pnged_mac_test.pnged_mac_test.pnged_mac_test.pnged_mac_test.pnged_mac_test.pnged_mac_test.png ここで詳しくは説明できませんが、これは複数のマシンを使い、88W9098アクセスポイントを中央に配置して、特定の社内段階をエンドツーエンドでレイテンシ測定するものです。ed_macを使うと平均200〜250ms高い曲線もありますが、全体的にカゲが強く、ランダムな「レイテンシ」が増えることもあります。 オフセット「ed_ctrl_2g.offset」を調整してみました。そして「ed_ctrl_5g.offset」をデフォルトの0x8とは異なる値に設定しましたが、試したどの値もテストには影響しませんでした。影響を与える唯一の方法は、有効化(2g/5g)を0にするか、起動時にファイルを読み込まないことです。 他に試せることはある? Re: 88W9098 Energy Detect (ed_mac) tuning @mjourdan様、 詳細な説明とテストデータをありがとうございました。ed_mac（エネルギー検出MAC）機能の設計上、実際に見られる動作は想定内ですが、いくつか確認して明確にしておくべき点があります。 なぜed_mac APモードでレイテンシが高くなるのか ed_mac機能は、EU ETSI EN 300 328適応性適合性試験のために特別に設計されています。その基本的な仕組みは、ファームウェアがチャネル上のエネルギーを閾値以上に検知した場合に、送信を能動的に抑制することです。アクセスポイントのシナリオでは、無線機が周囲エネルギーを検知するとバッファリングされたダウンリンクパケットが直接遅延し、測定しているレイテンシスパイクや「バースト」が発生します。オフセットパラメータを調整すると閾値感度(無線機のトリガーのしやすさ)は変わりますが、抑制動作自体は消えません。だからこそ、オフセット値がエンドツーエンドのレイテンシテストに測定可能な影響を与えなかったのです。 設定ファイルの不一致 あなたはed_mac_ctrl_V3_909x.confを使用しているようですね。当社のアプリケーションノートAN13756によると、88W9098の正しい設定ファイルは ed_mac_ctrl_V2_909x.conf です(デフォルトはed_ctrl_2g.offset = 0x08、ed_ctrl_5g.offset = 0x08)。V3バージョンは、ed_ctrl_txq_lockフィールドの値が異なり、このデバイスの検証済み構成ではありません。ed_mac_ctrl_V2_909x.confを使って、レイテンシの影響が改善するか試してみてください。 重要な質問：貴社の展開において、EUの適応性に関する要件を満たす必要がありますか？ ETSI EN 300 328の適応性要件は、EU/EEA市場で運用され、最大RF出力が10 dBm EIRP以上と宣言されている機器にのみ適用されます。確認いただけますか: この機器はEU域内で展開されており、ETSI EN 300 328認証の対象となっていますか？ あなたのモジュール(u-blox M2-JODY-W377)の宣言されたRF出力電力はどれくらいですか? EU準拠があなたのユースケースに必要でない場合、正しい解決策は単純 にed_mac構成をロードしない ことです。すでに確認済みでレイテンシ問題は完全に解決されます。 コンプライアンスが必要な場合は、まずed_mac_ctrl_V2_909x.confに切り替えることをおすすめします。レイテンシの問題が続く場合は、APモードの挙動を改善するための新しいファームウェアバージョンがあるかどうか検討できます。 上記の質問への回答をお知らせください。それに応じて対応させていただきます。 よろしくお願いいたします。 維東 Re: 88W9098 Energy Detect (ed_mac) tuning ウェイドンさん、ありがとう。はい、製品は確実に10dBm以上のEIRPを出力しており、EN 300 328準拠が必要です。 ed_mac_ctrl_V2_909x.conf ( https://github.com/u-blox/u-blox-sho-host-based/blob/main/JODY-W3/txpower_config/ed_mac_ctrl_V2_909x.conf ) を試してみましたが、動作に変化はありませんでした。 私たちが理解していないのは、このモジュールをDoodleLabs(QCA988Xベース)のものと交換し、同じ環境で同じテストを行うと、EN 300 328も認証される一方で、レイテンシの問題は全くないということです。だから、なぜ88W9098のed_mac実装がこのような問題を引き起こすのに、他のチップメーカーのものは起きないのか疑問に思っています。 バージョンlf-6.18.20_2.0.0の他に、hotfix/lf-6.12.49_2.2.0_hotfixも試しましたが、問題は依然として発生しています。 さらに詳しい情報はこちら： * JODYのアクセスポイントには2つのステーションがあります。 * テスト中にステーションとJODYの間で使用される帯域幅は非常に低い（約6KiB/s）ですが、主にSTA→AP方向の小さなパケットが多数含まれています。 Re: 88W9098 Energy Detect (ed_mac) tuning @mjourdan様、   お客様のご依頼内容を社内チームに報告いたしました。専門家の回答を一緒に待ちましょう。何か新しい情報が入り次第、すぐに皆さんと共有します。   よろしくお願いいたします。 維東 Re: 88W9098 Energy Detect (ed_mac) tuning @mjourdan様、 内部チームがこの問題を分析中です。以下の情報を教えていただけますか?社内チームから以下のフィードバックを受けました。 ====================================================== ドライバーのロードパラメータと、問題を再現するために使われた完全なドライバーのロード/アンロードコマンドシーケンス。 ed_mac_ctrl_V2_909x.conf 設定ファイル。 ログ さらなる調査のために、問題を再現する際に取得した画像です。 ホストの詳細（以下を含む）： ホストプラットフォーム カーネルバージョン ドライバーバージョン 使用されているインターフェース(PCIe/SDIO)   これらの詳細は、お客様のセットアップと社内テストを関連付け、分析を迅速化するのに役立ちます。 ====================================================== ありがとうございます よろしくお願いいたします。 維東 Re: 88W9098 Energy Detect (ed_mac) tuning @mjourdan様、 何か進展はありましたか？ よろしくお願いします！ よろしくお願いいたします。 維東 Re: 88W9098 Energy Detect (ed_mac) tuning こんにちは、ウェイドンさん。現在you-bloxで問題のトラブルシューティングを行っているので、もしNXPにエスカレーションされた場合に備えて衝突を防ぐため、今は彼らとだけ相談するつもりです。助けてくれてありがとう。 Re: 88W9098 Energy Detect (ed_mac) tuning @mjourdan様、 はい、わかりました。 最新情報のご提供ありがとうございます。 よろしくお願いいたします。 維東 Re: 88W9098 Energy Detect (ed_mac) tuning @mjourdan様、 弊社の社内チームは、お客様からご報告いただいた問題に関して、追加のテストを実施いたしました。検査結果を皆様と共有したいと思います。調査に役立つ洞察が得られれば幸いです。 ================================================ リリースSD9098---17.92.1.p149.159-MM6X17552.p22 (FP92)を使用したQA環境で問題を検証しましたが、問題は再現しませんでした。 観察されたpingレイテンシは 約1〜2秒でした。 テスト手順： ビルドをロードし、リリース構成フォルダにあるデフォルトのed_mac_ctrl_V2_909x.confを使用してEDMACを有効にしました。 CH6でAPUTを起動しました。 2人の元STAをつなげた。 旧STAからAPUTへのpingテストを実施しました。 テストされたシナリオ： auto_ds=1、ps_mode=1 auto_ds=2、ps_mode=2 HT20およびHT40で構成されたAPUT セキュリティモード:OPENおよびWPA3 旧STA省電力モード：有効と無効 顧客が観察した問題を分析し再現するために、以下の情報も提供していただけませんか: お客様が使用するファイル/ビルドの詳細を読み込む 構成とテスト環境の詳細 顧客のセットアップで観察されたノイズ/干渉レベル 顧客側からの関連ログ この情報を得れば、より深い分析を行い、問題の再現を試みることができます。 ================================================ ありがとうございます。 よろしくお願いいたします。 維東

Gui-guider 2.0的一些建议 希望Gui-guider 2.0在设置中增加一个选项来控制开启或者关闭生成的文件中时间戳. 然后生成的每一个页面(screen)都会有相应的gg_event_screen.c,哪怕我的页面没有使用注册任何事件, 希望在没有注册任何事件的时候不要生成事件的任何内容. 另外希望能有一个机制能选择把一些没有显示的图片或者资源打包进项目,虽然目前可以在幽灵页上放图片和字体的方式包含进工程项目,但是不太优雅. 关于字体,目前在设置中有一个控制所有字体的默认生成范围的设置,希望未来能控制所有字体的生成的范围. 致谢

S32K388 GMAC0 Eth_43_GMAC driver not getting RX interrupt Hi, I'm using the following configuration: S32K388EVB-Q289 S32DS 3.6.8 RTD 7.0.1 I used the provided Eth_InternalLoopback_S32K388 example project as base, and modified it so that it can receive frames from my PC through a media converter. I have added in the RTD fix which was mentioned in Example S32K388 GMAC0 lwIP FreeRTOS S32DS 3.6.1 RTD600. I was able to hit the breakpoint in  Eth_43_GMAC_Receive(EthConf_EthCtrlConfig_EthCtrlConfig_0, 0U, &Status); And was able to inspect the Ethernet frame in EthIf_RxIndication(Eth_43_GMAC_apxInternalCfg[PartitionId]->Eth_43_GMAC_apCtrlConfig[CtrlIdx]->EthCtrlEthIfIdx, FrameType, IsBroadcast, MacSrcAddr, Payload, PayloadLength, IngressTimeTuplePtr, RxHandleId); However, when I added a while 1 loop, enabled the Rx Interrupt and linked it to the GMAC0_CH0_RX_IRQHandler I was not able to get any interrupt anywhere. I have attached my project below. James_Zhang_SE_0-1788220964718.pngJames_Zhang_SE_0-1788220964718.pngJames_Zhang_SE_0-1788220964718.png S32K3 AUTOMOTIVE-RTD  Re: S32K388 GMAC0 Eth_43_GMAC driver not getting RX interrupt Hello @James_Zhang_SE , I checked the attached project. To enable RX IRQ in RTD7.0.1, you need to change Ingress QueueHandlerFunction and enable QueueInterrupt: PavelL_0-1788263577590.pngPavelL_0-1788263577590.pngPavelL_0-1788263577590.png After that change, I hit breakpoint at GMAC_RxIRQHandler(), resp. at Eth_43_GMAC_Receive(). I also noticed that your RGMII TXCLK is defined as Input -> it should be Output. However, to see your TX frame in Wireshark, you need to change the init sequence accordingly to  Example S32K388 GMAC0 lwIP FreeRTOS S32DS 3.6.1 RTD600. So, in your project, it looks like: PavelL_1-1788264277735.pngPavelL_1-1788264277735.pngPavelL_1-1788264277735.png Best regards, Pavel Re: S32K388 GMAC0 Eth_43_GMAC driver not getting RX interrupt Hi Pavel, Thank you very much for your support. After applying the fixes you suggested, the GMAC driver is now working for me. I do have a few additional questions, and I would appreciate your guidance: Is there any detailed documentation that describes the complete procedure for configuring and using the GMAC driver? I would like to go through the documentation myself first so that I can better understand the driver before asking too many questions. Inside EthIf_RxIndication(), do I need to call Eth_43_GMAC_ReleaseRxBuffer(CtrlIdx, RxHandleId); at the end of the function to release the received buffer? There are quite a few GMAC configuration options available. Is there any documentation or reference that explains what each configuration parameter does and how it should be configured? Thank you again for your help. I really appreciate your support.

Some suggestions for Gui-guider 2.0 I hope Gui-guider 2.0 will add an option in the settings to control whether timestamps in the generated files are enabled or disabled. Then each generated page (screen) will have a corresponding gg_event_screen.c file, even if my page does not register any events. We want to prevent any event content from being generated when no events are registered. Additionally, I would like a mechanism to selectively include some images or resources that are not currently displayed in the project. Although it is possible to include images and fonts from the ghost page into the project, it is not very elegant. Regarding fonts, there is currently a setting in the settings to control the default generation range of all fonts. Hopefully, in the future, we can control the generation range of all fonts. Acknowledgments

spi: spi_nxp_lpspi: DMA モード、-EIO または破損したデータを返します こんにちは、みんな 最近、SPI DMAのマルチセンサー通信で問題が発生しました。SPIトランザクションが-EIOで返却されるか、データが破損している場合です。私が見つけたドライバに掘り下げると、spi_nxp_lpspi転送開始時に両方のLPSPI DMA要求有効ビットを有効にしますが、転送の最後には1ビットだけが無効になります。2つのDMAチャネルのうち2番目に終了するものが、自身のDERビットをクリアせずにSPIコンテキストを完了するため、各転送は次のリクエストに1つのEnable Leakを送ります。 In ドライバ/spi/spi_nxp_lpspi/spi_nxp_lpspi_dma.c, 両方のビットがtransceive_dma()(:346)で同時に有効化されています: if (channel == dma_data->dma_tx.channel) { spi_mcux_issue_TCR(spi_dev); dma_data->state = LPSPI_TRANSFER_STATE_TX_DONE; base->DER &= ~LPSPI_DER_TDDE_MASK; } else { dma_data->state = LPSPI_TRANSFER_STATE_RX_DONE; base->DER &= ~LPSPI_DER_RDDE_MASK; } lpspi_dma_callback()では、最初に終了するチャネルが自分のビットをクリアします(:249–:253): if (channel == dma_data->dma_tx.channel) { spi_mcux_issue_TCR(spi_dev); dma_data->state = LPSPI_TRANSFER_STATE_TX_DONE; base->DER &= ~LPSPI_DER_TDDE_MASK; } else { dma_data->state = LPSPI_TRANSFER_STATE_RX_DONE; base->DER &= ~LPSPI_DER_RDDE_MASK; } 両方のビットをクリアすると、すべてのトランザクションが警告なしに通過するようです。以下は私が使用したパッチです。 @@ lpspi_dma_callback() case LPSPI_TRANSFER_STATE_TX_DONE: case LPSPI_TRANSFER_STATE_RX_DONE: dma_data->state = LPSPI_TRANSFER_STATE_RX_TX_DONE; /* TX and RX both done here. */ + base->DER &= ~(LPSPI_DER_TDDE_MASK | LPSPI_DER_RDDE_MASK); spi_context_complete(ctx, spi_dev, 0); spi_context_cs_control(ctx, false); break; @@ error: + base->DER &= ~(LPSPI_DER_TDDE_MASK | LPSPI_DER_RDDE_MASK); LOG_ERR("DMA callback error with channel %d.", channel); spi_context_complete(ctx, spi_dev, ret); spi_context_cs_control(ctx, false); 添付は私が使ったテストアプリケーションです。上記の解決策がアプリに組み込まれています。 私の質問は、ドライバーが片方だけクリアして両方がクリアされない理由があるのでしょうか?

TJA1410 - TXはフルスイングしません 私はカスタム基板上でTJ1410Aを使用しています。このPMDチップと連携できるMacを評価中です。データが差動線でこのPMDチップに送信されると、データフレームは3線式RX（MACに対するRX）でMACに送信されます。TJ1410チップに供給されるVCCは3.3Vで、RX（3.3Vでハイレベル）に何らかの動作が見られます。現在は、活動が3.2Vから2Vの間で変動する（以前は3.3Vから0Vの間で変動していた）。そのためMacはこれをRXハイと認識し、静かだと思い込んでしまいます。電圧振幅が正しくないのはなぜですか？（オシロスコープのキャプチャ画面を添付します）。また、この部品（TJ1410）のデータシートをお持ちでしたら、ぜひ共有してください。 bitmasker_0-1788968416352.png Re: TJA1410 - TX does not have full swing こんにちはビットマスク 良い一日！ VIOピンの接続を確認してもらえますか?VIOが電源に接続されているか確認してください。TJA1410AはVIOで1.8Vから3.3Vまで対応しています。VCCで3.3Vを供給しているのにVIOが開いたまままたは接続されていない場合、RX出力がグラウンドにスイングできません。 データシートは公式ウェブサイト TJA1410「ドキュメント > Secure」セクションでご覧いただけます。 残念ながら、これは機密ファイルなので、アクセスするには当事務所とのNDAが必要です。NDAに署名したい旨を伝えるサポートチケットを開くことをお勧めします。そうすれば、適切なチームにリクエストが回されるようにしましょう。 RafaR_1-1788987187012.pngRafaR_1-1788987187012.png この情報がお役に立てば幸いです。他に何かご不明な点がありましたら、お気軽にお問い合わせください。 良い一日をお過ごしください。幸運を祈ります。

GUI-Guider 1.9.1 こんにちは、NXPサポートの皆さん、 GUI-Guider 1.9.1 GA Windows インストーラー+オフラインテンプレートzipパッケージの公式ダウンロードリンクを教えていただけませんか?ありがとう。 eGUI Re: GUI‑Guider 1.9.1 こんにちは、 @Leo_China さん。 GUI Guider v1.9.1のインストーラーは提供されなくなりました。 しかし、すでにGUI Guider v1.9.xでプロジェクトを作成している場合は、GUI Guider v1.10.xを利用できます既存のプロジェクトを直接インポートできます。 よろしくお願いします、 パブロ

ブートローダーにはfs26インストールパッケージが必要です。 現在、S32K344をベースとしたブートローダープロジェクトの移植と開発にunified_bootloader_demo_v2.1を使用しています。RTDはバージョン2.0で、コントローラーにはFS26チップを使用しています。SBCドライバパッケージは少なくともRTD 3.0と互換性がありますが、RTD 2.0と互換性のあるものを提供していただけませんか？SBCパッケージですか、それとも手書きの実装コードですか？RTD 3.0以降に対応したブートローダープロジェクトを提供していただけるとさらに助かります。 どうもありがとうございます！ 回复： bootloader需要fs26安装包 こんにちは。現在ブートローダーv2.1を修正しているのですが、ECCチェックサムの4バイトにエラーがあると表示されます。この関数は... Boot_PowerONClearAllFlag を変更する必要があります。8バイトのチェックを直接実行したところ、起動関数内の ExchangeInfo 領域のみが初期化されていないことがわかりました。この変更は許容範囲内でしょうか？ /*電源投入時に、ECC用のRAM内のすべてのフラグをクリアします。*/ void Boot_PowerONClearAllFlag(void) ヤージュ uint16 infoCrc = 0u; uint8 インデックス = 0u; /* ECC用に8バイトでRAMをクリア */ for(index = 0u; index < (gs_stBootInfo.infoDataLen >> 3u); index++) ヤージュ *((uint64 *)gs_stBootInfo.infoStartAddr+ インデックス) = 0u; } infoCrc = Boot_CalculateInfoCRC(); SetInforCRC(infoCrc); } 回复： bootloader需要fs26安装包 こんにちは。画像1で、RAM初期化に関してstartup_cm7.s起動ファイルを変更する必要があります。変更を最小限に抑えるため、ブートローダーv2.1の`extern void Boot_PowerONClearAllFlag ( void );`だけを変更すれば良いでしょうか？ 回复： bootloader需要fs26安装包 こんにちは コミュニティから提供された統合ブートローダーのデモは、より新しいS32K3 RTDバージョンの例を含めず「現状のまま」提供されており、ご迷惑をおかけすることを深くお詫び申し上げます。 FS26 SBC Autosar 4.4 バージョン 1.0.0は、 S32K3 RTD 2.0.0で使用するように設計されています。既に社内チームにこの旧バージョンのドライバをリクエスト済みです。お客様のアカウントにこのバージョンのソフトウェアのダウンロード権限が追加されるまでお待ちください。 ちなみに、サンプルコードに注意すべきエラーがあります。S32K3の共通問題チェックリスト、特にセクション3.4.3では、RAMのECC初期化には8バイトの書き込みが必要であると記載されています。 ECC初期化中にRAM（特にスタンバイRAM）が8バイト形式で書き込まれているかどうかを確認してください。 例えば、*(uint64 *)0x20400000 = 0; 規定を遵守しない場合、ECCエラーが発生する可能性があります。 NXPのブートローダーサンプルプロジェクトは、4バイトのゼロフィルECC初期化方式を使用しています。 *(uint32 *)0x20400000 = 0; それは間違いです。その記述は参照しないでください。 S32K3におけるブートローダーとアプリケーション間のデータ共有に関するセクションでも、これについて議論されています。 よろしくお願いします、 ロビン 回复： bootloader需要fs26安装包 Boot_PowerONClearAllFlag() の書き込みを 4 バイトから 8 バイト/64 ビットに変更することが、S32K3 の RAM ECC 初期化の問題を解決する鍵となります。あなたの変更はうまくいったようです。 ExchangeInfoに関連する問題については、s32k312「リセット処理中に SRAM 領域のデータはリセットされませんか？」の議論を参照してください。 1.0 0 FS26 SBC Autosar 4.4 バージョン 1.0.0は既にアカウントに追加されているはずです。

TJA1410 - TX does not have full swing I am using TJ1410A on a custom board. I am evaluating  mac to work with this PMD chip. When data is sent to this PMD chip on differential wire, it then sends the data frame to MAC on 3-wire RX (RX with respect to mac). The VCC provided to TJ1410 chip is 3.3 V and I see some activity on RX (which was high at 3.3V). Now the activity fluctuates from 3.2 V to 2V (instead of 3.3 to 0V). So the mac sees this as RX high and thinks that it is silent. Why is the voltage swing not correct (attaching a scope capture screenshot). Also do you have a datasheet on this part (TJ1410) - please share.  bitmasker_0-1788968416352.png Re: TJA1410 - TX does not have full swing Hello bitmasker Good day! Could you verify your VIO pin connection, confirm VIO is connected to your supply. The TJA1410A supports 1.8 V to 3.3 V on VIO. If you are supplying 3.3 V on VCC but VIO is left open or unconnected, the RX output cannot swing to ground. You can find the datasheet on our official website TJA1410 under the "Documentation > Secure" section. Unfortunately, it is a confidential file, so you must have an NDA in place with us to access it. I recommend opening a support ticket stating that you wish to sign an NDA so that your request can be routed to the appropriate team. RafaR_1-1788987187012.pngRafaR_1-1788987187012.png I hope this information has helped you, please let me know if you need help with anything else. Have a great day and best of luck.