S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 程序运行时没有进入中断，没调用pit_notifaction 软件环境 S32DS 3.6.0  RTD 6.0.0 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 有在函数内部增加断点进行测试，函数没有被调用，可能的原因有哪些呢？计数器在正常计数，没有进中断。 不同软件版本会有影响吗？ Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  目前，我无法访问 S32K311 主板。不过，我在 FRDM-A-S32K312 上测试了相同的配置和代码，并确认 PitNotification 函数被调用，且计数器如预期般递增。 您能否在通知函数内部设置一个断点，以验证该函数是否被调用？ BR、VaneB

Could you provide the Motor Control eTPU Library source package? I am using MPC5777C eTPU PWMM for 3-phase motor PWM generation. The Motor Control eTPU Library document states that the library release package includes eTPU source files: etpuc_ .c / etpuc_ .h For PWMM, I need: etpuc_pwmm.c etpuc_pwmm.h the CodeWarrior eTPU project or build environment I need to modify the PWMM edge placement algorithm, specifically the center-aligned / inverted center-aligned edge calculation, to implement phase-dependent carrier polarity for AZSPWM/NSPWM. Could you provide the Motor Control eTPU Library source package or advise how to obtain AN5335SW / the PWMM eTPU source code? Re: Could you provide the Motor Control eTPU Library source package? Hello, In order to get source code, please rise a ticket at NXP.com as this wont be handled over the public community. Best regards, Peter

S32K311 UART、RTD 7.0.1、S32 Platform 3.6.7 で DMA を使用して送受信を行うデモがどうしても必要です。

Lauterbasch JTAG (QSPI ブート) を使用して LS2088ARD をリカバリする ハイ → ジャンパーとスイッチの設定を変更することで、LS2088ARDB の QSPI フラッシュから起動することができました。 ->起動後、誤ってQSPIフラッシュのブート領域を消去してしまいました（bl2、rcw、ubootがすべて消去されました）。ターゲットが起動していません。 ->私は、フェイルセーフ方式であるls2088a_sieve_sram_failsave.cmmを使用してLauterbasch JTAGでブートしようとしています。以下に示すように「RCWを上書きする」 Data.Set EDBG:0x42001080 %Long 0x9b ; RCW_src=ハードコード済み -> これにより、ターゲットはJTAG(ls2088a_sieve_sram_failsave.cmm)によって提供されるRCWで起動します。 -> ただし、RCW_SRCがQSPI_bootではないため、QSPIが動作していないことに注意してください。 ->QSPIピンマルチプレクサ、クロックが初期化されていない場合、QSPIはどのように動作しますか？ 質問：新しい.cmmファイルや提案を提供していただけますか？QSPIフラッシュが空/消去された場合に、JTAGを使用してターゲットを復旧するために使用できるスクリプト。 よろしくお願いいたします。

在 s32k144 中能否使用 Trace32 验证后门？ 你好，  我关于使用Trace32分析s32k144芯片有几个问题。 我已经确认，使用 Trace32 设置密码是可行的。  喜欢 Data.set SD:400%Long&pwd_1 Data.set SD:404%Long&pwd_2 Data.set SD:40C%字节 0xBF 但之后，我不确定在启用安全设置后是否还能访问调试端口。  在参考手册中 1.我认为这意味着 T32 在网络安全之后无法访问。对吧？  但说明书中提到 "即使某些内存位置受保护，仍允许通过调试器进行批量擦除。" 2。安全检查后是否可以使用 Trace32 进行大规模擦除？ 3. 那么……在 s32k144 中能否使用 Trace32 验证后门？  4。而且... 参考手册说 这是否意味着，在固件中插入代码是验证后门密钥的唯一方法？ 谢谢。  Re: Is it possible Verify Backdoor using Trace32 in s32k144? @lukaszadrapa  谢谢你回答我的问题。    那么，我有几个问题想请教您。   你说   如果未被 MEEN 位禁用，并且仅当 CSEc 未启用时   使用Trace32可以进行批量擦除。   1. 如何将 CSEc 设为禁用？   2. 如果 Trace32 只能通过 SWD 端口访问目标设备，     是否仍可使用 Trace32 进行批量擦除？ 3. 此外，如果 Trace32 支持除 SWD 端口以外的任何访问 S32K144 的方法，    如果您能也提供一些关于这些方法的信息，我将不胜感激。 感谢您的支持。  Re: Is it possible Verify Backdoor using Trace32 in s32k144? 你好@LGI  我认为这意味着 T32 在网络安全之后无法访问。对吧？ 但说明书中提到 "即使某些内存位置受保护，仍允许通过调试器进行批量擦除。" 如果设备是安全的，则只能运行边界扫描链操作和执行大规模擦除。而且，只有在未被 MEEN 位禁用且未启用 CSec（启用 cSec 阻止大规模擦除命令）的情况下，才能执行批量擦除。 安全检查后是否可以使用 Trace32 进行大规模擦除？ 是的，但并非总是如此——正如上文所述。 那么……在 s32k144 中能否使用 Trace32 来验证后门？ 否。 而且... 参考手册说 这是否意味着，在固件中插入代码是验证后门密钥的唯一方法？ 是的。您可以参考这个 SW 示例： https://community.nxp.com/t5/S32K-Knowledge-Base/Example-S32K144-Verify-Backdoor-Access-Key-S32DS1-3/ta-p/1102820 此致， Lukas

i.MX8MP: TP2860エンコーダチップを搭載したCSI0（連続クロックモード） こんにちは、 IMX8MPベースのプラットフォームにTP2860ビデオエンコーダーを統合しようとしていますが、ビデオをキャプチャすることができません。CSISは受信するMIPIデータストリームと同期していないようです。 プラットフォーム：VARカスタムボード上のVariscite DART-MX8M-PLUS カーネル: linux-imx 6.6.52 (NXP BSP、imx8-mipi-csi2-sam ドライバー)、yocto ビルド カメラ：TechPoint TP2860 MIPIエンコーダ（AHD/TVI → MIPI-CSI2ブリッジ）、出力MIPIクロック：297MHz（実測値） インターフェース: CSI0 (mipi_csi_0 @ 0x32e40000)、2レーン、500 Mbps/レーン、FHD30 (1920x1080@30) パイプライン: TP2860 -> MIPI D-PHY -> CSIS -> (MediaMix Gasket) -> ISI0 -> /dev/video2 v4l2パイプラインは問題ないようです（添付のpipeline_info.txtを参照）。 関連する（フラット化された）デバイスツリー情報はdevicetree.txtに添付されています。 DPHYSTATUSは0xC2（すべてのレーンがHS）を報告しますが、 CSISフレーム開始カウンタは常にゼロです（実際、mxc-mipi-csi2.0カウンタはすべてゼロです）。 NXPのAN13857を読みましたが、いくつか質問があります。 TP2860は、バースト間（連続クロックモード）でMIPIクロックレーンをHSに維持します。これは、ドライバのs_stream有効化の前後両方でCSIS DPHYSTATUS = 0xC2となることで確認できます。 => CSISレジスタダンプ（CSISベース0x32e40000）： CSIS_CMN_CTRL [0x04] = 0x00004105 (ENABLE=1、LANE_NR=1->2レーン、HDR_MODE=0) CSIS_DPHYCTRL [0x24] = 0x13000007 (hs_settle=0x13、D-PHY有効) CSIS_DPHYSTATUS [0x20] = 0x000000C2 (HSCLK=1、HSDAT1=1、STOPSTATE_CLK=0) CSIS_INTSRC [0x14] = 0x00000000 (割り込みは発生していません) => CSIS_DPHYSTATUS[0x20] = 0x000000C2 ビット7：HSCLK = 1（HSのクロックレーン） ビット6：HSDAT1 = 1（HSのデータレーン1） ビット1：ULPS_CLK = 0（ULPSではない） ビット0：STOPSTATE_CLK = 0（LP-11停止状態では決して0にならない） これはNXPのAN13857警告と一致します。 i.MX 8MM、 i.MX 8MN、およびi.MX 8MPでは、接続されたカメラがLP状態で動作する必要があります。 Rx DPHYを有効にする前に。しかし、カメラが連続クロックモードで動作する場合、クロック レーンは常にHSモードになっている可能性があります。この場合、Rx DPHY は HS モードを検出せず、 誤って停止状態またはULPS状態にとどまっている。 TP2860レジスタのI2C経由のストリーミング時の読み出し： 0x40 -> 0x08 (s_streamの後にドライバによって選択されたMIPIページ) 0x02 -> 0x7d (MIPI_EN0=1、全ビットがセット) 0x28 -> 0x00 (STOP_CLK=0、ULPM=0) 0x10 -> 0x20 (MIPI TX有効、リセット状態ではない) 0x29 -> 0x00 (データレーン停止/ULPS: なし) アナログエンコーダーの経路を除外するために、TP2860の内部BT.1120テストパターンを有効にしてみました。 0x40 -> 0x08 (MIPIページ) 0x22 -> 0x80 (TP_ENA=1: アナログデコーダをバイパスし、デジタルパターンを送信) しかし、それでは状況は改善しない。 TP2860の設定は以下のとおりです。 0x02=0x3d、0x03=0x35、0x04=0x35 を書き込む <-- MIPI_ENx=0 (レーンオフ) タイミング: 0x2B=0x09 (T_PREP リセットデフォルト)、0x2C=0x0a デコーダPLLリセット: REG 0x06 |= 0x80、msleep(10) MIPI PLLリセット: REG 0x14 |= 0x80、msleep(10)、deassert msleep(50) (PLLロックのための拡張セトル) 0x02=0x7d、0x03=0x75、0x04=0x75 <-- レーンを有効化（LP→HSをクリーンアップ） 質問: iMX8MP Rx D-PHYをカメラと連続クロックモード（STOPSTATE_CLKが常に0）で使用するための、サポートされているBSPメカニズムはありますか？CSIS / D-PHY は HS-RXイネーブルをアサートする前にクロックレーン上のLP-11を監視することに依存しないモードはありますか？ iMX8MPにおいて、連続クロックMIPI-CSI2ソースを使用したCSIS動作に関して、AN13857以外に既知の正誤表やアプリケーションノートはありますか？ TP2860エンコーダーチップを搭載した同じハードウェアは、Boundary Devices i.MX8 MQセットアップでも動作します。 どんなご支援でも大変ありがたく思います。 グラフィックスとディスプレイ i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Yocto Project

Desperately seeking a demo for sending and receiving data via UART using DMA on the S32K311, RTD 7.0.1, S32 Platform 3.6.7

使用 Lauterbasch JTAG（QSPI 启动）恢复 LS2088ARD HI -> 通过更改跳线和开关设置，我能够在 LS2088ARDB 上从 QSPI Flash 启动。 -> 启动后，我不小心删除了 QSPI 闪存的启动区域（bl2、rcw、uboot 都被抹掉了。）。目标无法启动。 -> 我正在尝试使用 ls2088a_sieve_sram_failsave.cmm 使用 Lauterbasch JTAG 进行启动，这是一种故障安全方法。在此处"覆盖了 RCW" ，如下所示 Data.Set EDBG:0x42001080%Long 0x9b ; RCW_src=HARDCODED -> 有了这个，目标将使用 JTAG 提供的 RCW（ls2088a_sieve_sram_failsave.cmm）启动。 -> 但请注意，QSPI 无法正常工作，因为 RCW_SRC 不是 QSPI_boot。 ->如果 QSPI 引脚多路复用和时钟未初始化，QSPI 将如何工作？ 问题：能否提供一些建议或新的 .cmm 文件？当QSPI闪存为空或已被擦除时，可用于通过JTAG恢复目标设备的脚本。 谢谢并致以诚挚的问候

S32 Design Studio のライセンス更新 こんにちは、私のS32 Design Studioももうすぐ期限切れになります。延長を手伝ってください。 詳細は以下の通りです。 Arm向けS32 Design Studio アクティベーションID: 5D87-991A-4C45-DD49 評価期間：11日間 機能バージョン: 2.2 機能ステータス：評価中（11日間） よろしくお願いします。

モーター制御eTPUライブラリのソースパッケージを提供していただけますか？ 私は3相モータのPWM生成にMPC5777C eTPU PWMMを使用しています。 モーター制御eTPUライブラリのドキュメントには、ライブラリのリリースパッケージにeTPUソースファイルが含まれていると記載されています。 etpuc_ .c/ etpuc_ .h PWMMには以下が必要です。 etpuc_pwmm.c etpuc_pwmm.h CodeWarrior eTPUプロジェクトまたはビルド環境 AZSPWM/NSPWMにおける位相依存キャリア極性を実装するために、PWMMエッジ配置アルゴリズム、特に中心揃え/反転中心揃えエッジの計算を修正する必要があります。 モーター制御eTPUライブラリのソースパッケージを提供していただけますか？あるいは、AN5335SW / PWMM eTPUのソースコードを入手する方法を教えていただけますか？ Re: Could you provide the Motor Control eTPU Library source package? こんにちは、 ソースコードを入手するには、NXP.comでチケットを発行してください。この件は公開コミュニティでは対応されません。 よろしくお願いいたします。 ピーター

MPC5744P 以下是您问题的英文翻译：> 为什么当我通过 S32DS 修改 MPC5744P 的某些寄存器值时，只能修改部分 embsys 寄存器？在修改某些读写寄存器值时，会出现以下错误提示："错误：指令执行期间 ONCE 状态寄存器出现错误。" 为什么我通过S32DS修改MOC5744P的某些寄存器值时，也只有部分embsys寄存器可以被修改？修改某些RW寄存器的值时，会报出“Error : Error in ONCE status register during instruction execution”的错误？ 将上述一段话翻译成英文 Re: MPC5744P 你好 由于不清楚具体情况，我只能做个笼统的回答： 错误不是寄存器访问错误-它是由你的写 入触发的调试链接失败而发生这种情况是因为那些特定的寄存器： cause RESET 在当前模式下不可用 需要解锁 / 时钟 / 序列 或者无法通过调试器安全地写入 顺祝商祺！ Peter

S32 设计工作室许可证续期 你好，我的 S32 Design 工作室订阅也快到期了，请帮我续费， 详情如下： 适用于 ARM 的 S32 设计工作室 激活ID：5D87-991A-4C45-DD49 试用天数：11 功能版本：2.2 功能状态：试用（11天） 谢谢！

MPC5744P あなたの質問の英語訳は次のとおりです。> S32DS を介して MPC5744P の特定のレジスタ値を変更すると、embsys レジスタの一部しか変更できないのはなぜですか？特定のRWレジスタ値を変更すると、「エラー：命令実行中にONCEステータスレジスタでエラーが発生しました。」というエラーが報告されます。 S32DS による MOC5744P の一部のレジスタの値も、一部の embsys レジスタのみ変更可能です。これらの RW レジスタの値を変更すると、命令実行中にエラー : ONCE ステータス レジスタのエラーが発生しますか? 上記の部分を和訳して翻訳します Re: MPC5744P こんにちは、 詳細が分からないので、一般的な回答をさせていただきます。 このエラーはレジスタアクセスエラーではありません。書き込みによって発生したデバッグリンク障害です。 そしてそれは、特定のレジスタが原因で起こります。 原因リセット 現在のモードではアクセスできません ロック解除/クロック/シーケンスが必要 またはデバッガ経由で安全に書き込むことができない よろしくお願いいたします。 ピーター

跪求S32K311 SPI使用DMA进行发送和接收demo，RTD 7.0.1 S32 Platform 3.6.7 Re: 跪求S32K311 SPI使用DMA进行发送和接收demo，RTD 7.0.1 S32 Platform 3.6.7 Hi@北大街老司机潜在王者 附件是基于S32K344制作的，你导入可以参考修改即可。 

Is it possible Verify Backdoor using Trace32 in s32k144? HI,  I have question about s32k144 using Trace32. I already check that setting password using Trace32 is possible.  like Data.set SD:400 %Long &pwd_1 Data.set SD:404 %Long &pwd_2 Data.set SD:40C %Byte 0xBF but after that, I don't know is it possible to access debug port after secure setting.  in Reference manual  1. I think it means T32 cannot access after security. right?  but the manual mention that "A mass erase via the debugger is allowed even when some memory locations are protected." 2. Is it possible to mass erase using Trace32 after security?  3. So...Is it possible Verify Backdoor using Trace32 in s32k144?  4. And....the reference manual said Does this mean that inserting code into the firmware is the only way to verify the backdoor key? thank you.  Re: Is it possible Verify Backdoor using Trace32 in s32k144? @lukaszadrapa  Thanks for answer my question.    So, I have some question for your answer.   you said   if it is not disabled by MEEN bits and only if CSEc is not enabled   It is possible mass erase using Trace32.   1. How can I set CSEc not enabled?   2. If Trace32 is only able to access the target via the SWD port,     would it still be possible to perform a mass erase using Trace32? 3. In addition, if Trace32 supports any access methods to the S32K144 other than the SWD port,    I would appreciate it if you could provide some information about those methods as well. thank you for your support.  Re: Is it possible Verify Backdoor using Trace32 in s32k144? Hi @LGI  I think it means T32 cannot access after security. right? but the manual mention that "A mass erase via the debugger is allowed even when some memory locations are protected." If the device is secured, you are allowed only to run boundary scan chain operations and to perform mass erase. And mass erase can be performed only if it is not disabled by MEEN bits and only if CSEc is not enabled (enabled CSEc blocks mass erase command). Is it possible to mass erase using Trace32 after security? Yes but not always – as mentioned above. So...Is it possible Verify Backdoor using Trace32 in s32k144? No. And....the reference manual said Does this mean that inserting code into the firmware is the only way to verify the backdoor key? Yes. You can take a look at this SW example: https://community.nxp.com/t5/S32K-Knowledge-Base/Example-S32K144-Verify-Backdoor-Access-Key-S32DS1-3/ta-p/1102820 Regards, Lukas

Urgent - HSE2 Installation Guide and Verification Method for S32K566 Hello, I am writing to urgently request guidance on HSE2 installation for the S32K566, as our project deadline is June 30th. Our project requires implementing security features on the S32K566, specifically installing HSE2 firmware and utilizing HSE2 functionality to enable SMR (Secure Memory Region) operation. However, we are currently unable to successfully install HSE2, and we also do not know how to verify whether the installation has been completed correctly. Based on our understanding, HSE2 installation on the S32K566 involves using SBAF (e.g., setting UTEST flags), but we have been unable to locate any installation guide or verification procedure covering this process. Could you please provide the following: A step-by-step guide for installing HSE2 firmware on the S32K566 A method or procedure to confirm that HSE2 has been successfully installed and is operational Any relevant documentation, application notes, or example code would be greatly appreciated. Thank you for your support. #S32K5 #HSE2 Re: Urgent - HSE2 Installation Guide and Verification Method for S32K566 Hi @HarryJung  S32K5 is still in NPI status, it is not supported by our online support team yet. Please contact your FAE or a person who provided this device to you for further support. Thanks for understanding. Regards, Lukas

Desperately seeking a demo for sending and receiving data via SPI using DMA on the S32K311, RTD 7.0.1, S32 Platform 3.6.7 Re: 跪求S32K311 SPI使用DMA进行发送和接收demo，RTD 7.0.1 S32 Platform 3.6.7 Hi @north Avenue Older Driver Potential King The attached file is based on the S32K344; you can import it and modify it as needed. 

i.MX8MP: CSI0 with TP2860 encoder chip in continous clock mode Hi there, we're trying to integrate a TP2860 video encoder in a IMX8MP based platform, but we're unable to capture any video. It seems the CSIS doesn't sync to incoming MIPI data stream. Platform: Variscite DART-MX8M-PLUS on VAR CustomBoard Kernel: linux-imx 6.6.52 (NXP BSP, imx8-mipi-csi2-sam driver), yocto build Camera: TechPoint TP2860 MIPI encoder (AHD/TVI -> MIPI-CSI2 bridge), output MIPI clock: 297 MHz (measured) Interface: CSI0 (mipi_csi_0 @ 0x32e40000), 2-lane, 500 Mbps/lane, FHD30 (1920x1080@30) Pipeline: TP2860 -> MIPI D-PHY -> CSIS -> (MediaMix Gasket) -> ISI0 -> /dev/video2 The v4l2 pipeline looks ok (see attached pipeline_info.txt) The relevant (flattened) devicetree info is attached in devicetree.txt. DPHYSTATUS reports 0xC2 (all lanes in HS) but the CSIS Frame Start counter is always zero (in fact, all mxc-mipi-csi2.0 counters are zero). We have gone through NXP AN13857 and have a number of questions: The TP2860 keeps its MIPI clock lane in HS between bursts (continuous clock mode). This is confirmed by CSIS DPHYSTATUS = 0xC2 both before and after drivers' s_stream enable: => CSIS register dump (CSIS base 0x32e40000): CSIS_CMN_CTRL [0x04] = 0x00004105 (ENABLE=1, LANE_NR=1->2 lanes, HDR_MODE=0) CSIS_DPHYCTRL [0x24] = 0x13000007 (hs_settle=0x13, D-PHY enabled) CSIS_DPHYSTATUS [0x20] = 0x000000C2 (HSCLK=1, HSDAT1=1, STOPSTATE_CLK=0) CSIS_INTSRC [0x14] = 0x00000000 (no interrupts fired) => CSIS_DPHYSTATUS[0x20] = 0x000000C2 bit 7: HSCLK = 1 (clock lane in HS) bit 6: HSDAT1 = 1 (data lane 1 in HS) bit 1: ULPS_CLK = 0 (not in ULPS) bit 0: STOPSTATE_CLK = 0 (never in LP-11 stop state) This matches the NXP AN13857 warning: "i.MX 8MM, i.MX 8MN, and i.MX 8MP require the connected camera to work in the LP state before enabling the Rx DPHY. But if the camera works in continuous clock mode, the clock lane may always be in the HS mode. In this case, Rx DPHY may not detect the HS mode and wrongly remains in the stop or ULPS state." TP2860 register readback over I2C during streaming: 0x40 -> 0x08 (MIPI page selected by driver after s_stream) 0x02 -> 0x7d (MIPI_EN0=1, all bits set) 0x28 -> 0x00 (STOP_CLK=0, ULPM=0) 0x10 -> 0x20 (MIPI TX enabled, not in reset) 0x29 -> 0x00 (data lane stop/ULPS: none) We tried to enable TP2860 internal BT.1120 test pattern (to rule out the analog encoder path): 0x40 -> 0x08 (MIPI page) 0x22 -> 0x80 (TP_ENA=1: bypass analog decoder, send digital pattern) But that doesn’t improve the situation. We’re setting up the TP2860 like this: Write 0x02=0x3d, 0x03=0x35, 0x04=0x35 <-- MIPI_ENx=0 (lanes off) Timing: 0x2B=0x09 (T_PREP reset default), 0x2C=0x0a Decoder PLL reset: REG 0x06 |= 0x80, msleep(10) MIPI PLL reset: REG 0x14 |= 0x80, msleep(10), deassert msleep(50) (extended settle for PLL lock) 0x02=0x7d, 0x03=0x75, 0x04=0x75 <-- enable lanes (clean LP->HS) Questions: Is there a supported BSP mechanism to use the iMX8MP Rx D-PHY with a camera in continuous clock mode (STOPSTATE_CLK permanently 0)? Does the CSIS / D-PHY have a mode that does not depend on observing LP-11 on the clock lane before asserting HS-RX enable? Are there known errata or application notes beyond AN13857 for the iMX8MP regarding CSIS operation with continuous-clock MIPI-CSI2 sources? The same hardware containing the TP2860 encoder chip works on a Boundary Devices i.MX8MQ setup Any help is greatly appreciated. Graphics & Display i.MX 8 Family | i.MX 8QuadMax (8QM) | 8QuadPlus i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Yocto Project

紧急 - S32K566 的 HSE2 安装指南和验证方法 你好 我写信是想紧急请教关于 S32K566 平台 HSE2 安装的相关指导，因为我们的项目截止日期是 6 月 30 日。 我们的项目需要在 S32K566 上实现安全功能，特别是安装 HSE2 固件和利用 HSE2 功能来启用 SMR（安全内存区域）操作。 然而，我们目前无法成功安装 HSE2，也不清楚如何验证安装是否已完成。 据我们所知，在 S32K566 上安装 HSE2 需要使用 SBAF（例如设置 UTEST 标志），但我们尚未找到任何涵盖此过程的安装指南或验证流程。 请提供以下内容： 在 S32K566 上安装 HSE2 固件的分步指南 一种用于确认 HSE2 已成功安装并可正常运行的方法或流程 任何相关的文档、应用笔记或示例代码将不胜感激。 感谢您的支持。 #S32K5 #HSE2 Re: Urgent - HSE2 Installation Guide and Verification Method for S32K566 你好@HarryJung S32K5 目前仍处于 NPI 状态，我们的在线支持团队尚不提供相关支持。请联系您的 FAE 或向您提供此设备的人员，以获得进一步支持。感谢您的理解。 此致， Lukas

i.MX8MP：CSI0 接口搭配 TP2860 编码器芯片，运行于连续时钟模式 您好， 我们正在尝试将 TP2860 视频编码器集成到基于 IMX8MP 的平台中，但我们无法捕获任何视频。看来CSIS无法与传入的MIPI数据流同步。 平台：VAR CustomBoard 内核上的 Variscite DART-MX8M-PLUS：linux-imx 6.6.52（恩智浦 电路板支持包，imx8-mipi-csi2-sam 驱动程序），yocto 版本 摄像头：TechPoint TP2860 MIPI 编码器（AHD/TVI-> MIPI-CSI2 桥），输出 MIPI 时钟：297 MHz（测量） 接口：CSI0（mipi_csi_0 @ 0x32e40000），2 车道，500 Mbps/Lane，FHD30 (1920x1080 @30) 管道：TP2860-> MIPI D-PHY-> CSIS-> (MediaMix Gasket)- > ISI0-> /dev/video2 v4l2 管道看起来没问题（参见附件 pipeline_info.txt） 相关的（扁平化）设备树信息已附在 devicetree.txt 文件中。 DPHYSTATUS 报告 0xC2（所有通道均处于 HS 模式），但 CSIS帧起始计数器始终为零（实际上，所有 mxc-mipi-csi2.0 计数器均为零）。 我们已经研读了恩智浦（NXP）的AN13857文档，并有以下几个问题： TP2860 在两次突发传输之间将 MIPI 时钟通道保持在 HS 状态（连续时钟模式）。这通过 CSIS DPHYSTATUS = 0xC2 在驱动程序启用 s_stream 之前和之后均保持该值得到了证实： => CSIS 寄存器转储（CSIS 基址 0x32e40000）： CSIS_CMN_CTRL [0x04] = 0x00004105 (ENABLE=1, LANE_NR=1->2 条通道, HDR_MODE=0) CSIS_DPHYCTRL [0x24] = 0x13000007 (hs_settle=0x13, D-PHY 启用) CSIS_DPHYSTATUS [0x20] = 0x000000C2 (HSCLK=1, HSDAT1=1, STOPSTATE_CLK=0) CSIS_INTSRC [0x14] = 0x00000000 (未触发中断) => CSIS_DPHYSTATUS[0x20] = 0x000000C2 第 7 位：HSCLK = 1（时钟通道处于 HS 模式） 第 6 位：HSDAT1 = 1（数据通道 1 处于 HS 模式） 第 1 位： ULPS_CLK = 0（未处于 ULPS 状态） 第 0 位：STOPSTATE_CLK = 0（从未处于 LP-11 停止状态） 这与 NXP AN13857 中的警告一致： " i.MX 8MM、 i.MX 8MN 和 i.MX 8MP 要求连接的摄像头在启用 Rx DPHY 之前处于 LP 状态 。但如果相机处于连续时钟模式，时钟 通道可能始终处于HS模式。在这种情况下，Rx DPHY 可能无法检测到 HS 模式，导致 错误地保持在停止或 ULPS 状态。" TP2860 在直播期间通过 I2C 进行寄存器回读： 0x40 -> 0x08 (驱动程序在 s_stream 之后选择的 MIPI 页面) 0x02 -> 0x7d (MIPI_EN0=1, 所有位均已设置) 0x28 -> 0x00 (STOP_CLK=0, ULPM=0) 0x10 -> 0x20 (启用 MIPI TX, 未处于 RESET 状态) 0x29 -> 0x00 (数据通道停止/ULPS: 无) 我们尝试启用 TP2860 内部 BT.1120 测试模式（排除模拟编码器路径）： 0x40-> 0x08（MIPI 页面）0x 22-> 0x80（TP_ENA=1：绕过模拟解码器，发送数字图案） 但这并不能改善现状。 我们将按以下方式配置 TP2860： 写入 0x02=0x3d、0x03=0x35、0x04=0x35<-- MIPI_ENx=0（通道关闭） 计时：0x2b=0x09（T_PREP RESET 默认），0x2C=0x0A 解码器 PLL 重置：REG 0x06 |= 0x80，msleep (10) MIPI PLL RESET: REG 0x14 |= 0x80、msleep(10)、deassert msleep(50)（PLL锁定时的扩展稳定时间） 0x02=0x7d, 0x03=0x75, 0x04=0x75HS） 问题： 是否支持将 imx8MP Rx D-PHY 与处于连续时钟模式的摄像机配合使用 BSP 机制（STOPPSTATE_CLK 永久为 0）？CSIS / D-PHY 是否有一种模式，在使能 HS-RX 之前，无需依赖时钟通道上 LP-11 的观测结果？ 除了 AN13857 之外，还有关于使用连续时钟 MIPI-CSI2 源进行 CSIS 操作的 imx8MP 的已知勘误表或应用笔记吗？ 包含 TP2860 编码器芯片的相同硬件适用于边界设备 i.MX8 MQ 设置 任何帮助都将不胜感激。 图形与显示 i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Yocto Project