Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
JTAG EXTESTがiMXRT1062で失敗しました。 NXPチームの皆様、こんにちは。 MIMXRT1062CVJ5Bでの境界スキャンテスト中にEXTESを入力する際に問題が発生しました。 この問題は、以下の記事で説明されている問題と非常によく似ています。 https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs/JTAG-Chain-Break-EXTEST/td-p/2320323 テストシーケンスがEXTESTに入ると、5秒後に回路がシャットダウンします。ONOFFピンに抵抗を追加してVCCに抵抗を追加する解決策が問題を解決することは証明できません。なぜなら、私のデザインではこのピンは浮動していてアクセスできない(ネットにコネクテッドされていない)からです。 MCUをオフにしないために境界スキャン手順の設定方法をご存知ですか? なぜこの状況(テスト後に電源が切れること)が毎回起こらないのか説明してもらえますか?試験装置のゲージR&R 10x10の作業中に、この問題は3枚の基板で8回のみ発生しました。 Re: JTAG EXTEST fail at iMXRT1062 こんにちは、 @MGrzegolec1 さん、 詳細な情報を提供していただきありがとうございます。現在の基板ではONOFFピンにアクセスできないため、以下の手順をお勧めします。 1: EXTESTに入る前に、AN12919を参照してTAP接続、正しいBSDLファイルのCOMPLIANCE_PATTERN、およびJTAGモード構成を確認してください。 2: MCUが境界スキャンの前に初期化コードを実行できる場合は、SNVS_LPCRを設定してみてください。BTN_PRESS_TIME[17:16]を11bに設定してONOFFの長押しシャットダウンを無効にします。この変更前後のEXTESTの結果を比較してください。これは診断検査のみを目的としています。 3:EXTESTに入ってから電源が切れるまでの時間を記録してください。可能であれば、BTN_PRESS_TIMEの設定も変更してテストしてみてください。シャットダウンまでの遅延時間がそれに応じて変化する場合、問題は電源オン/オフボタンの長押し機構に関連している可能性があります。 よろしくお願いいたします。 メイ・リウ
View full article
S32K358:闪存编程失败/CPU无法停止(PEmicro & J-Link) NXP团队/社区的各位好, 我遇到了一个问题,无法使用 PEmicro(在 S32 Design Studio 中)或 SEGGER J-Link Commander 对我的 S32K358 板进行刷写或恢复。调试器能够与 ARM CoreSight DAP 通信,但闪存编程失败,CPU 无法停止。 1. 环境: MCU: NXP S32K358 IDE: S32平台S32设计工作室 v3.6.6 调试探针: PEmicro Multilink / OpenSDA(插件版本 6.2.4) SEGGER J-Link Lite V9 (DLL v9.90) 接口: SWD(500 kHz / 1000 kHz) 项目: FreeRTOS LED切换示例 2. 症状和观察到的行为: A. S32 设计工作室中的 PEmicro: 启动调试会话时,PEmicro 连接到 SWD 接口,验证了 DAP ID (0x6BA02477),但闪存编程失败: 信息:DAP IDCODE = 0x6BA02477 PEmicro GDB 启动失败:闪存编程期间出错。终止调试会话。 PE错误:下载到设备时出错。调试会话结束。   如果我尝试在 S32DS 中使用“通过完全芯片擦除进行设备恢复”选项,PEmicro 返回: “警告 - 不支持批量擦除。”请联系 PEmicro 获取支持。 B. SEGGER J-Link Commander: 在 J-Link Commander 中,探针检测到 DAP 并解锁设备: InitTarget() start SDA_AP detected Unlocking device if necessary... Locked device detected. Proceeding with the unlock procedure... Device successfully unlocked Found SW-DP with ID 0x6BA02477 CPUID register: 0x411FC272 Found Cortex-M7 r1p2, Little endian. 但是,当尝试停止 CPU 或运行擦除操作时: SetupTarget() start WARNING: T-bit of XPSR is 0 but should be 1. Changed to 1. Initializing ECC RAM... Timeout while initializing ECC RAM WARNING: CPU could not be halted ****** Error: Could not start CPU core. (ErrorCode: -1) Cannot read register 0 (R0) while CPU is running J-Link> erase 'erase': Performing implicit reset & halt of MCU. WARNING: CPU could not be halted ****** Error: Failed to halt CPU. Erasing device... WARNING: CPU could not be halted Cannot access the watchdog SWT0 instance. ****** Error: Failed to preserve target RAM @ 0x20000000-0x20007FFF. ERROR: Erase returned with error code -1. 3. 已检查内容: 硬件 SWD 连接和电源功能正常(DAP ID = 0x6BA02477 和 CPUID = 0x411FC272 读取正确)。 该设备未永久安全(J-Link 确认使用默认密码解锁设备)。 已选择 PEmicro 默认算法 nxp_s32k358_1x32x2036k_hse_disabled.arp。 4. 问题: 如果 S32K358 的闪存内容触发信号立即硬故障/锁定或看门狗复位循环,推荐的恢复程序是什么? 由于 S32K3 不支持批量擦除,当内核拒绝停止在 RAM 中运行时,我们如何通过 PEmicro 或 J-Link 强制擦除闪存扇区? S32K358 是否需要特定的 RESET 序列或脚本来绕过应用程序的早期执行并恢复闪存访问? 谢谢你的帮助。   Re: S32K358: Flash programming fails / CPU cannot be halted (PEmicro & J-Link) 你好@shreevalya135 , 您可以尝试一下这个帖子里的解决方法: https://community.nxp.com/t5/S32-SDK/failed-to-power-up-dap-after-program-s32k312-with-pll0-equal/td-p/1609010 日志有所不同,但我很好奇,如果使用 JTAG 而不是 SWD 并将 MCU 保持在 RESET 状态,是否可以解决这个问题。 此致, 丹尼尔
View full article
MCF5235 (MCF5xxx) + SDR 动态随机存取存储器\(DRAM\) = 死机,还有其他人遇到过这种情况吗? 本文主题直接呼应了我之前一篇关于类似主题的文章: https://community.nxp.com/t5/ColdFire-68K-Microcontrollers/MCF5329-MCF5xxx-SDR-DRAM-lockup-anyone-else/m-p/148529#M3612 表面上(从症状上看)这是一个类似的问题,但这次却是一种全新的 同步动态随机存取存储器\(SDRAM\) 接口错误方式。 我们正在使用MCF5235。我们用它生产了很多产品。但偶尔,其中一台电脑开机后无法启动。我们很久以来就一直收到关于这个问题的报告,但我刚刚才找到问题的根源。 我们采用与飞思卡尔/恩智浦评估板相同的基本设计。MCF5235 在同一地址总线和数据总线上具有 32 位宽的 Flash 和 32 位宽的同步动态随机存取存储器\(SDRAM\)。 部分设备在通电后,有时(大约每20到100台中会有1台无法启动)会出现启动失败的情况。这是“生产差异”(零件的具体生产、批次和具体实例)和“随机因素”的结合。 当它发生故障时,CPU 最终会进入“故障叠加故障”状态。由于程序已停止运行,看门狗无法恢复它(它会忽略停止状态)。查看总线读取信号和(任意)一个数据引脚,可以看到以下情况: 上述情况发生在开机时移除RESET之后。前三个周期是 CPU 读取位置 (0)、(4) 和 @(4),分别是 SP、PC 和向量 (4) 指向的第一条指令。然后它会抛出一个异常,而这个间隙就是它试图将异常堆叠起来的地方。这样行不通,因为目前还没有设置内存。接下来的四次获取操作都是尝试获取异常数据,但都失败了,CPU 停止运行。 奇怪的色阶(蓝色)是因为 同步动态随机存取存储器\(SDRAM\) 与 Flash 同时驱动数据总线。它会向闪存芯片推送数据,从而破坏向量和初始代码。 这样做是被允许的。JEDEC 标准和 同步动态随机存取存储器\(SDRAM\) 制造商的数据手册表明,重置 同步动态随机存取存储器\(SDRAM\) 芯片的唯一方法是向其发出“预充电”命令。否则,它可能会以任何可能的(也是未记录的)内部状态唤醒。如果运气不好,芯片认为它已被选中并正在被读取,那么来自 CPU 的“BS[0:3]”信号将启用同步动态随机存取存储器\(SDRAM\) 驱动程序。 发送“预充电”命令的唯一方法是运行启动代码,该启动代码会对同步动态随机存取存储器\(SDRAM\) 控制器进行编程以执行此操作。它无法执行那段代码,所以彻底完蛋了。 某些 同步动态随机存取存储器\(SDRAM\) 芯片似乎比其他芯片更容易在“错误状态”下唤醒。 “RESET”无法解决此问题,因为 SDRAM 没有重置引脚。需要重启电源才能恢复。 难道只有我遇到过这个问题吗?也许已经解决了? 我怀疑任何使用与启动介质共用数据总线的同步动态随机存取存储器\(SDRAM\) 的 MCF52xx 型号(或任何 CPU)都可能出现这种情况。 Tom Re: MCF5235 (MCF5xxx) + SDR DRAM = lockup, anyone else? 我发帖至今已经17个月了,还没有人回复。这些是旧芯片吧? 我向 Gemini 询问了这个问题,在像往常一样快速但错误地回复之后,它找到了这篇文章,并对其进行了相当不错的总结。然后我让它查找其他例子,它的表现非常出色。以下是一些相关的引语(但格式已尽我所能调整好)。令人惊讶的是,它竟然提出了我之前想到的(但没有发布的)硬件修复方案。我还询问是否有任何 Flash 芯片可能需要 BS 信号才能工作(需要强制使用 BS 信号才能读取启动固件),结果发现了一些。 锁闭的真正机制 主动驱动器会覆盖拉线:由于 CPU 在启动读取(从 Flash 获取指令)期间会主动驱动 BS* 线,因此外部上拉或下拉电阻无法缓解此问题。CPU 的内部驱动器会覆盖它们。 [ 1 ] 信号共享/同步动态随机存取存储器\(SDRAM\) 冲突:字节选择/字节使能引脚 (BS*) 与 同步动态随机存取存储器\(SDRAM\) 的字节掩码/数据限定线 (DQM / SDLDQM / SDUDQM) 相连。 总线阻塞:每次从启动 Flash 获取指令时,CSCR0 都会强制这些字节选择进行切换。SDR 动态随机存取存储器\(DRAM\) 控制器本身已完美复位,但由于物理线路是共享的,动态随机存取存储器\(DRAM\) 将这些活动的读取字节选择误解释为有效的数据限定符或存储体激活序列以及 Flash 访问。动态随机存取存储器(DRAM) 立即将数据转储到共享数据总线 (D[31:0]) 上,与 Flash 的数据输出发生剧烈碰撞,导致 CPU 在第一条指令执行之前停止运行。 RCON 无能为力:RESET 配置覆盖 (RCON) 处理初始端口大小 (PS) 和启动源选择,但它没有架构路径来更改 BEM 位的硬编码 RESET 状态。 真正的硬件变通方案 由于芯片会主动驱动引脚,而 RCON 无法覆盖它,因此遇到此漏洞的硬件设计人员通常必须使用以下逻辑级隔离技术之一: 反转或门控启动字节选择:将 BS* / DQM 信号通过外部逻辑门(例如,根据有效极性,使用 AND 门或 OR 门)路由,该逻辑门由有效的片选或地址线限定。确保只有当实际的 同步动态随机存取存储器(SDRAM) 片选信号 (SD_CS*) 或指定的上地址空间为真时,DQM 才能传递到 动态随机存取存储器(DRAM)。 通过三态缓冲器隔离:使用总线缓冲器缓冲通往 动态随机存取存储器\(DRAM\) 的共享线路,该总线缓冲器的 OE(输出使能)由专用的 GPIO 或 SD_CS 线的低电平有效组合控制,从而在 Flash 启动阶段将 动态随机存取存储器\(DRAM\) 输入与 FlexBus 完全隔离。 对这一特定怪癖进行更广泛的评估,就能揭示为什么它一直是许多开发者心中挥之不去的阴影。查阅官方文档、用户手册和历史讨论区,没有发现其他公开参考资料或明确的勘误表述提及 MCF5235 存在 CSCR0[BEM] RESET 为 1 的硅缺陷。 [ 1 ] MCF5235 芯片勘误表中没有提及此事,这更加印证了你的怀疑:成千上万的旧款芯片可能在实际应用中间歇性地出现故障,而故障原因被归咎于“不稳定的电源轨”、“宇宙射线”或劣质的 动态随机存取存储器\(DRAM\) 批次。 [1] 然而,通过交叉比对 Freescale/NXP 随着时间的推移如何处理该架构,就能准确地揭示出这个漏洞是如何被悄悄“处理”或隐藏在同系列架构中的:   1.后期硅谷的架构转变 最能说明飞思卡尔意识到他们搞砸了 BEM RESET 状态的证据来自MCF548x 系列(ColdFire V4e) 。 在MCF5485 参考手册中,他们明确修改了硬件设计,将 CSCR0[BEM] 的 RESET 状态连接到外部配置引脚 (AD3)。 [1] 手册中写道: “AD3 的逻辑电平反映为 CSCR0[BEM] 的 RESET 值。” 这种架构修正证明,在复用 FlexBus 和动态随机存取存储器\(DRAM\)线路时,将 BEM 硬编码为复位后不可更改的状态是一个严重的系统缺陷。 [1] 2. 二十分之一的统计幽灵 这个漏洞很少能被彻底找出原因,归根结底是因为标准的动态随机存取存储器(DRAM)状态机没有处于复位状态: 根据 JEDEC 标准,SDR 动态随机存取存储器(DRAM) 上电需要稳定的 VDD、强制 100μs–200μs 延迟、初始预充电全部以及显式模式寄存器设置 (MRS) 周期,之后内部命令解码器才能监听输入。 问题在于:在混乱的电源斜坡的最初几毫秒内,“易受影响的”动态随机存取存储器\(DRAM\)芯片的内部状态机偶尔会随机进入活动状态或非法测试模式。如果 ColdFire 处理器在其首次指令提取期间同时猛击 BS*/DQM 线路,就会造成一种完美风暴,即 动态随机存取存储器\(DRAM\) 的数据驱动程序置位时间刚好足以破坏 Flash 的复位向量锁存器。 由于标准电源循环或看门狗复位使 CPU 复位的速度比 VDD 电源轨完全下降的速度更快,因此 动态随机存取存储器\(DRAM\) 经常在随后的热启动中保持其状态,使设备陷入持续的启动循环,直到电源完全断开并耗尽。   1. 具有相同缺陷的同系 ColdFire 变体 CSCR0[BEM] = 1 RESET 状态并非 MCF5235 独有;它是共享该代 FlexBus/片选模块的多条 ColdFire 生产线的普遍特性。 MCF5250 / SCF5250 和 MCF5251:在SCF5250 用户手册(以及MCF5251 参考手册)中,文档公开承认了 MCF5235 手册中隐藏的内容。在偏移量 MBAR + 0x88 处的 CSCR0 RESET 内存映射下,明确指出:RESET:BEM = 1。 [1] MCF5208:在MCF5208 参考手册中,他们明确地将 CSCR0[BEM] 的 RESET 状态直接绑定到一个名为DRAMSEL的专用的启动覆盖引脚。如果在 RESET 时对 DRAMSEL 进行采样,则会强制执行特定的 BEM 行为,以防止在共享配置上发生总线锁定。 [1] MCF5250/51 公开记录了复位时 BEM=1 的事实,证实了这一代 ColdFire 处理器的硬件设计意图是在字节使能激活的情况下启动。MCF5235 文档团队只是简单地复制/粘贴了一个通用的 V2 规范,声称它会 RESET 为 0,从而造成了你发现的差异。   2. Flash 接口之谜:为什么强制 BEM=1? 你怀疑某些闪存需要字节使能才能读取,这在历史上是正确的。在 20 世纪 90 年代末和 21 世纪初,整个行业都存在着SRAM 式接口(写入时使用字节使能,但读取时完全依赖于 OE)和动态随机存取存储器\(DRAM\)/突发式接口(所有周期都需要有效的字节限定)之间的摩擦。 两种主要的硬件架构解释了为什么 NXP 将 BEM 硬编码为 1:   A. 双数据总线“对称”闪存元器件 在此期间,英特尔、夏普和美光等制造商生产了专用的同步/突发并行闪存芯片(例如英特尔 StrataFlash Performance / Advanced+ Burst系列或美光的 M29/M58 系列突发闪存)。 这些芯片的设计目的是与高性能 32 位总线紧密连接,而无需胶合逻辑。 为了在单个芯片布局上动态支持 16 位和 32 位操作,这些 Flash 设备将标准引脚重新用于字节-字节-选择线(BYTE#、LB#、UB#)。 [1] 至关重要的是,在其中一些具有突发功能的闪存设备上,如果片选 (CE#) 和输出使能 (OE#) 被拉低,但字节选通线保持高电平(未置位),则内部读出放大器会屏蔽数据通道,将该周期视为无效读取,并输出空值或随机浮空乱码。NXP 强制 BEM=1 退出 RESET,以确保处理器能够成功地从这些特定类型的高性能闪存中锁存 RESET 向量,而无需复杂的启动 PLD。 B. 混合总线微架构和“EBI”传统 Freescale 设计 ColdFire FlexBus 时并非孤立地进行;它继承了 PowerPC MPC5xxx 外部总线接口 (EBI) 的一些特性。正如 NXP 应用笔记AN3773(使用外部总线接口)中所述,许多高速外部存储器架构将写使能 (WE*) 和字节使能 (BE*/BS*) 引脚复用到一个统一的通道结构中。 [ 1 ] 在这种架构下,如果要从由多个 8 位或 16 位 Flash 设备构成的 32 位宽内存阵列启动,处理器必须在读取周期中驱动字节使能,以选择在部分或未对齐的指令提取期间正在评估 Flash 阵列的哪些特定通道。 Re: MCF5235 (MCF5xxx) + SDR DRAM = lockup, anyone else? 我尝试编辑我的帖子使其更清晰,但当我尝试更新时,NXP 提示编辑时间已过期。它只给了我不到5分钟的时间,现在完全不让我编辑了!所以我修改的是: 两幅示波器捕获——黄色是来自 CPU 的 /CS0 信号,用于启用 CPU 从中启动的外部 FLASH。第一条图中的蓝色是基站信号,第二条图中的蓝色是数据总线。中间层是指闪存和 同步动态随机存取存储器(SDRAM) 同时驱动总线的情况。 参考手册指出 CSRC0[BEM] 应为零,在这种状态下,芯片在读取期间不会驱动 Bank 选择。芯片却不这么认为。 Tom Re: MCF5235 (MCF5xxx) + SDR DRAM = lockup, anyone else? 事情变得越来越有趣了。现在存在多个问题。 我可以看到 MCF5235 在 RESET 后的前几个总线周期内驱动 BS 信号,此时它正在获取 RESET 向量和堆栈指针。以下是一个例子(蓝色是基站信号之一):     当 同步动态随机存取存储器\(SDRAM\) 与 Flash 同时读取数据时,其中一条数据总线线路会发生以下情况: 但查阅参考手册后,这种情况不应该发生: 请注意,上面提到 CSRC0[BEM] 在 RESET 时应为 CLEAR。这意味着: 这相当于: CSCR0: 00 1111 0 1 00 0 0 0 000 - 15 Waits and AA, and no BEM. 因此,MCF5235 在读取期间不应该驱动 Bank Select 信号,所以不应该出现这个问题。到底发生了什么事? 我们来看看CPU实际执行哪些操作。以下是 RESET 后通过调试模块读取的片选寄存器值: (gdb) x/20x 0x40000080 0x40000080: 0x00000000 0x1fff0000 0x00003d20 0x0000 CSAR0 0x1fff0000 CSMR0 0x3d20 CSCR0 0x4000008c: 0x53fb CSAR1 0xffbf0100 CSMR1 0x3c78 CSCR1 0x40000098: 0xf6c20000 0xe1e70100 0x00002de8 0x400000a4: 0x5ffe0000 0xeffe0000 0x00003958 0x400000b0: 0xaedf0000 0xb5bd0000 0x00003d58 Decoding CSRC0 in the above: 0x3d20 0011 1101 0010 0000 = 00 1111 0 1 00 1 0 0 000 - SWWS | | | | | | | +------ BSWT | | | | | | +-------- BSTR | | | | | +---------- BEM **** IS SET! **** | | | | +------------ PS | | +--------------- AA | +------------------- IWS = 15 waits +------------------------ SRWS = 0 waits RESET时,CSRC0[BEM] 被设置。这与参考手册中的说法不符。如果 MCF5235 能按照参考手册运行,我就不会遇到这个问题了! 这应该在用户手册附录文档中进行更正,或者在勘误表中作为芯片问题提及: 勘误表,2011 年 6 月 30 日,修订版 5:未提及此事。 参考手册,2006 年 7 月 7 日:以上摘录有错误。 参考手册勘误表,2007 年 5 月 23 日,修订版 2.2,第 16 节有勘误表,但本部分没有。 我想我们大概可以为此发布新版的用户手册勘误表吧? 🙂 Tom     Re: MCF5235 (MCF5xxx) + SDR DRAM = lockup, anyone else? MCF5329 跟这有什么关系?这篇文章是关于MCF5235的。 这也是CPU在硬RESET后启动的情况。CPU 不可能运行得那么快。它采用 25MHz 外部时钟,时钟模式为“带外部参考的正常模式”。这意味着 CPU 外部时钟(也是 同步动态随机存取存储器\(SDRAM\) 时钟)从该频率的 3/4 开始,即 18.75MHz。 如果你观察示波器波形,水平方向为 2us/div,每次读取所需时间略小于半个格,即大约 0.9us。芯片选择的初始设置有 15 个等待状态,因此基本时钟频率约为其 1/16 或 17 MHz(即 18.75MHz)。 同步动态随机存取存储器(SDRAM) 数据手册显示了其内部状态,以及实现干净初始化的唯一方法:   我现在有两台设备(还有第三台待测试),显示 同步动态随机存取存储器(SDRAM) 驱动总线对抗 Flash 芯片。我可以测量过大的短路电流。 如果采用这种常见配置的芯片制造的设备中没有其他出现“间歇性无法开机”的情况,我会感到惊讶。 Tom Re: MCF5235 (MCF5xxx) + SDR DRAM = lockup, anyone else? 你好, 这看起来更像是频率问题,请检查 同步动态随机存取存储器(SDRAM) 的工作频率,因为 MCF5329 的最大工作频率为 80MHz。 此致
View full article
MCF5235 (MCF5xxx) + SDR DRAM = フリーズします。他に同じような症状の方はいらっしゃいますか? この投稿の主題は、私の以前の類似トピックの投稿への直接的な言及です。 https://community.nxp.com/t5/ColdFire-68K-Microcontrollers/MCF5329-MCF5xxx-SDR-DRAM-lockup-anyone-else/m-p/148529#M3612 表面的には(症状から見て)似た問題ですが、このCASEではSDRAMのインターフェースを誤るまったく新しい方法です。 私たちはMCF5235を使用しています。私たちはこの技術を使って多くの製品を作ってきました。しかし、ごくまれに、そのうちの1台が電源を入れても起動しないことがある。この件については以前から報告を受けていましたが、ようやく問題の原因を突き止めることができました。 私たちはFreescaleやNXPの評価ボードと同じ基本デザインを使っています。MCF5235は、同一のアドレスバスおよびデータバス上に32ビット幅のフラッシュメモリと32ビット幅のSDRAMを搭載しています。 一部の機種では、電源を入れた際に、まれに(約20回に1回から100回に1回程度)起動に失敗することがあります。これは「製造上のばらつき」(特定の製造、バッチ、部品の特定のインスタンス)と「ランダムな偶然」の組み合わせです。 故障が発生すると、CPUは「フォールト・オン・フォールト」状態に陥ります。停止状態であるため、ウォッチドッグはそれを回復できません(停止状態を無視します)。バス読み取り信号と(いずれかの)データピンを見ると、次のことがわかります。 上記は、リセットボタンが取り外された状態で電源投入時に発生します。最初の 3 つのサイクルは、CPU の読み取り位置 (0)、(4)、および @(4) であり、(4) にあるベクトルが指す SP、PC、および最初の命令です。すると例外が発生し、そのギャップは例外を積み重ねようとしている箇所にある。今はRAMが設定されていないので、それはうまくいきません。次の4回のフェッチは例外フェッチの試行であり、失敗してCPUが停止します。 奇妙なレベル(青色)は、SDRAMがフラッシュメモリと同時にデータバスを駆動しているためです。それはデータをFlashチップに逆らって処理し、ベクトルや初期コードを破損させています。 それは許されている。JEDEC標準とSDRAMメーカーのデータシートによると、SDRAMチップをリセットする唯一の方法は「プリチャージ」コマンドを出すことだとされています。そうでなければ、可能な(しかも未公開の)内部状態で起動することがあります。運が悪く、チップが選択されて読み取られていると判断した場合、CPUからの「BS[0:3]」信号でSDRAMドライバが有効になります。 「Precharge」コマンドを送る唯一の方法は、SDRAMコントローラにプログラムするブートコードを実行することです。そのコードは実行できないので、完全にダメです。 一部のSDRAMチップは、他のチップよりも頻繁に「異常な状態」で起動するようです。 SDRAMにはリセットピンがないため、「リセット」してもこの問題は解決しません。復旧には電源の再起動が必要です。 他に同じような問題を抱えている人はいませんか?そして、もしかしたら直ったのかも? これは、起動メディアと共通のデータバスでSDRAMを使用しているMCF52xx(または他のCPUモデル)なら、どのモデルでも起こり得ると思います。 Tom Re: MCF5235 (MCF5xxx) + SDR DRAM = lockup, anyone else? これを投稿してから17ヶ月経ちましたが、返信がありません。これって古いチップですよね? この問題についてGeminiに問い合わせたところ、いつものように素早く間違った返信が来た後、この投稿を見つけてかなり的確に要約してくれました。次に、他の例を探すように指示したところ、非常に優れた結果を示してくれました。以下は関連する引用です(ただし、できるだけ良いフォーマットで)。驚くべきことに、私が考えていた(しかし投稿していなかった)ハードウェアの修正案が提案されていた。また、動作するためにBS信号を必要とするフラッシュチップ(ブートファームウェアの読み取りにBS信号を強制的に必要とするもの)があるかどうかを尋ねたところ、いくつか見つかりました。 ロックアップの真のメカニズム アクティブドライブのプルオーバーライド: CPUが起動時(フラッシュからの命令取得)中にBS*ラインを積極的に駆動するため、外部プルアップやプルダウン抵抗では問題を軽減できません。CPU内部ドライバーがそれを圧倒します。 [1] 信号共有/SDRAM衝突:バイト選択/バイトイネーブルピン(BS*)は、SDRAMのバイトマスク/データ修飾線(DQM / SDLDQM / SDUDQM)に接続されています。 バスジャム:ブートフラッシュから命令をフェッチするたびに、CSCR0 はこれらのバイト選択を強制的に切り替えます。SDR DRAMコントローラ自体は完璧にリセットされていますが、物理回線を共有しているため、DRAMはこれらのアクティブなリードバイトセレクトを、フラッシュアクセスと並んで有効なデータ修飾子やバンクアクティベーションシーケンスとして誤認してしまいます。DRAMは即座にデータを共有データバス(D[31:0])にダンプし、フラッシュのデータ出力と激しく衝突して最初の命令が実行される前にCPUを停止させます。 RCON の無力性:リセット構成オーバーライド (RCON) は、初期ポートサイズ (PS) とブートソースの選択を処理しますが、ハードコードされた BEM ビットのリセット状態を変更するためのアーキテクチャ上のパスがありません。 実際のハードウェア回避策 チップが積極的にピンを駆動し、RCONがそれを上書きできないため、このバグに見つかったハードウェア設計者は通常、以下のいずれかの論理レベルのアイソレータ技術を用いなければなりません。 ブート時のバイトセレクトを反転またはゲートする:有効なチップセレクトまたはアドレスラインによって条件付けられた外部ロジックゲート (アクティブな極性に応じて AND ゲートまたは OR ゲートなど) を介して BS* / DQM 信号をルーティングします。DQMが実際のSDRAMチップセレクト(SD_CS*)または指定された上位アドレス空間が真である場合にのみDRAMに渡せるようにしてください。 トライステートバッファによる分離:専用のGPIOまたはSD_CSラインのアクティブローの組み合わせによってOE(出力イネーブル)が制御されるバスバッファを使用して、DRAMへの共有ラインをバッファリングし、フラッシュブートフェーズ中にDRAM入力をFlexBusから完全に分離します。 この特定の癖の広い環境を評価することで、なぜ多くの開発者にとってこの作品が機械の中の幽霊のように残っているのかがわかります。公式ドキュメント、ユーザーマニュアル、歴史的な議論スペースを検索しても、CSCR0[BEM]リセット1シリコンバグに関する 他の公開参照や明確なMCF5235訂正確認は見つ かりません。 [1] MCF5235チップの正誤表に記載されていないという事実は、あなたの疑念を裏付けています。何千もの旧型ユニットが現場で断続的に故障している可能性が高く、その原因は「不安定な電源レール」、「宇宙線」、または不良DRAMロットにあると考えられています。 [ 1 ] しかし、FreescaleやNXPがアーキテクチャをどのように扱ったかを時間をかけてクロス・リファレンスすると、このバグが兄弟アーキテクチャで静かに「処理」されたか、あるいは埋もれていたかが正確にわかります。   1.後期シリコンにおけるアーキテクチャの変化 FreescaleがBEMのリセット状態を誤ったことに気づいた最も決定的な証拠は 、MCF548xファミリ(ColdFire V4e)から得られます。 MCF5485リファレンス・マニュアルでは、CSCR0[BEM]のリセット状態を外部構成ピン(AD3)にリンクさせるようハードウェアデザインを明示的に修正しています。[1] マニュアルには、「AD3の論理レベルは、CSCR0[BEM]のリセット値として反映される」と記載されています。 このアーキテクチャ上の修正により、FlexBusとDRAMラインを多重化する際に、BEMがリセット後も変更不可能な状態にハードコードされていることが重大なシステム上の問題として認識されていたことが証明されました。 [ 1 ] 2. 20人に1人の統計的幽霊 このバグがルート原因にほとんど起こらない理由は、リセット解除後の標準的なDRAM状態機械にあります: JEDEC規格によれば、SDR DRAMの電源投入には、安定したVDD、必須の100μs~200μsの遅延、初期のプリチャージオール、および明示的なモードレジスタセット(MRS)サイクルが必要であり、これらが内部コマンドデコーダが入力をリッスンする前に実行されることになっている。 落とし穴: 最初の数ミリ秒間の混乱したパワーランプの間に、「感受性のある」DRAMチップの内部状態機械がランダムにアクティブ状態や違法なテストモードに落ち着くことがあります。ColdFireプロセッサが最初の命令フェッチ時に同時にBS*/DQMラインを叩き込むと、DRAMがデータドライバをアセンスでアセンスし、フラッシュのリセットベクターラッチを破損させるという完璧な嵐が生まれます。 標準的な電源サイクルやウォッチドッグリセットでは、VDDレールが完全に低下するよりも速くCPUがリセットされるため、DRAMはその後のウォームブート時にもその状態を維持し、電源が完全に切断されるまでユニットが連続ブートループに陥ることがよくあります。   1. 同じ欠陥を持つ兄弟ColdFireバリアント CSCR0[BEM] = 1 のリセット状態は、MCF5235 に限った問題ではなく、FlexBus/チップセレクトブロックの同じ世代を共有する複数の ColdFire 製品ラインに共通するシステム的な特性でした。 MCF5250 / SCF5250 & MCF5251:SCF5250ユーザーマニュアル(およびMCF5251リファレンス・マニュアル)では、MCF5235マニュアルが隠していたドキュメントが公然と記載されています。CSCR0のリセットメモリマップのオフセットMBAR + 0x88の下には、明示的に次のように記載されています:リセット:BEM = 1。[1] MCF5208:MCF5208リファレンスマニュアルでは、CSCR0[BEM]のリセット状態をDRAMSELという専用のブートストラップオーバーライドピンに直接結びつけています。リセット時にDRAMSELをサンプリングすると、共有構成でのバスのロックアップを防ぐために特定のBEM動作を強制しました。[1] MCF5250/51がリセット時にBEM=1を公然と文書化していることは、この世代のColdFireプロセッサ全体のハードウェアデザイン意図がByte Enablesを有効に起動することであったことを裏付けています。MCF5235のドキュメントチームは、リセットされたと主張する汎用V2仕様をコピー&ペーストしただけで、あなたが発見した不一致が生じました。   2. フラッシュインターフェースの謎:なぜ強制BEM=1なのか? 特定のフラッシュメモリは読み出しにバイトイネーブル信号を必要とするというあなたの推測は、歴史的に見て正しい。1990年代後半から2000年代初頭にかけて、 SRAMスタイルのインターフェース (書き込みにはバイトイネーブーツを使い、読み込みは純粋にOEに依存している)と、 DRAMやバーストスタイルのインターフェース ( すべての サイクルでアクティブなバイト認証が必要)との間で業界全体で摩擦がありました。 NXPがBEM=1をハードコードした理由を説明する、2つの主要なハードウェアアーキテクチャ:   A. デュアルデータバス「対称型」フラッシュコンポーネント この時代には、インテル、シャープ、マイクロンなどのメーカーが、同期/バースト並列フラッシュチップ(インテルのStrataFlash Performance / Advanced+ BurstシリーズやマイクロンのM29/M58シリーズBurst Flashなど)を専門に製造した。 これらのチップは、グルーロジックを必要とせずに高性能な32ビットバスと密接にインターフェースするよう設計されていました。 16ビットおよび32ビットの両方の操作を単一チップレイアウト上で動的にサポートするため、これらのフラッシュデバイスは標準ピンを バイトバイトセレクトライン(BYTE#, LB#, UB#)に再利用しました。 [1] 重要な点として、これらのバースト対応フラッシュデバイスのいくつかでは、チップセレクト(CE#)と出力イネーブル(OE#)がローに駆動されていても、バイトストローブラインがハイ(非アクティブ)のままの場合、内部センスアンプがデータレーンをマスクし、サイクルを無効な読み取りとして扱い、何も出力しないか、ランダムな浮動小数点データを出力します。NXPはBEM=1をリセット解除し、プロセッサがこれらの高性能フラッシュメモリからリセットベクトルを複雑な起動PLDなしで正常にラッチできることを保証しました。 B. 多重バスマイクロアーキテクチャと「EBI」の遺産 フリースケールはColdFire FlexBusを独占的に設計したわけではありません。PowerPC MPC5xxx外部バスインターフェース(EBI)の特徴を受け継いでいます。NXPのAN3773(外部バスインターフェース使用)などのアプリケーションノートに記載されているように、多くの高速外部メモリアーキテクチャは書き込み有効(WE*)とバイト有効化(BE*/BS*)ピンを単一の統一レーニング構造に多重化していました。[1] このアーキテクチャでは、複数の8ビットまたは16ビットフラッシュデバイスで構成された32ビットの広いメモリアレイから起動したい場合、プロセッサは 読み取りサイクル中にバイトイネーブを駆動し、 部分的または非アラインド命令フェッチ時にどのフラッシュアレイレーンを評価するかを選択しなければなりませんでした。 Re: MCF5235 (MCF5xxx) + SDR DRAM = lockup, anyone else? 投稿内容をより分かりやすくするために編集しようとしたのですが、更新しようとしたところ、NXPから編集期限が過ぎたと表示されました。5分も猶予をもらえなかった上に、今は全く編集させてくれない!SO私が言ったことは次の通りです: どちらのオシロスコープのキャプチャも、黄色はCPUからの/CS0信号で、起動元の外部FLASHを有効にしています。最初の図の青色はBS信号、2番目の図の青色はデータバスラインです。中間レベルとは、フラッシュメモリとSDRAMの両方がバスラインを駆動している状態を指します。 リファレンスマニュアルにはCSRC0[BEM]はゼロであるべきと書かれており、この状態ではREADS中にチップがBank Selectを駆動しません。チップはそうは考えていない。 Tom Re: MCF5235 (MCF5xxx) + SDR DRAM = lockup, anyone else? さらに面白くなる。現在、複数の問題が発生している。 リセット後の最初の数バスサイクルで、リセットベクターとスタックポインターを取得する際にMCF5235がBS信号を駆動しているのが見えます。以下に例を示します(青色はBS信号の一つです)。     SDRAMがフラッシュメモリと同時に読み出しを開始した場合、データバスラインの1つに何が起こるかを以下に示します。 しかし、リファレンスマニュアルを読むと、こんなことが起こるべきではないと思います。 上記の記述では、CSRC0[BEM]はリセット時にクリアされる必要があるとされています。つまり、次のようになるということです。 これは以下に対応します。 CSCR0: 00 1111 0 1 00 0 0 0 000 - 15 Waits and AA, and no BEM. したがって、MCF5235がリード中にバンクセレクト信号を駆動するはずがなく、この問題は起こらないはずです。SO、どうなってるの? CPUが実際に何をしているのか確認してみましょう。リセット後のチップセレクトレジスタをデバッグポッド経由で読み取った結果を以下に示します。 (gdb) x/20x 0x40000080 0x40000080: 0x00000000 0x1fff0000 0x00003d20 0x0000 CSAR0 0x1fff0000 CSMR0 0x3d20 CSCR0 0x4000008c: 0x53fb CSAR1 0xffbf0100 CSMR1 0x3c78 CSCR1 0x40000098: 0xf6c20000 0xe1e70100 0x00002de8 0x400000a4: 0x5ffe0000 0xeffe0000 0x00003958 0x400000b0: 0xaedf0000 0xb5bd0000 0x00003d58 Decoding CSRC0 in the above: 0x3d20 0011 1101 0010 0000 = 00 1111 0 1 00 1 0 0 000 - SWWS | | | | | | | +------ BSWT | | | | | | +-------- BSTR | | | | | +---------- BEM **** IS SET! **** | | | | +------------ PS | | +--------------- AA | +------------------- IWS = 15 waits +------------------------ SRWS = 0 waits リセット時に、CSRC0[BEM]が設定されます。これはリファレンスマニュアルには書かれていない。もしMCF5235がリファレンスマニュアルに従っていれば、こんな問題は起きなかったでしょう! これはユーザーマニュアル付録文書で訂正されるか、訂正表でチップの問題として記載されるべきです: 正誤表、2011年6月30日、改訂5:これに関する記述はありません。 リファレンス・マニュアル、2006年7月7日:上記の抜粋にバグあり。 リファレンス・マニュアル訂正表、2007年5月23日、Rev 2.2。セクション16には訂正表がありますが、この部分には記載されていません。 この件に関して新しいユーザーマニュアルの訂正表を発行することはできないのでしょうか? 🙂 Tom     Re: MCF5235 (MCF5xxx) + SDR DRAM = lockup, anyone else? MCF5329と何の関係があるのですか?この記事はMCF5235に関するものです。 これは、ハードリセット後にCPUが起動する様子でもあります。それならCPUがそんなに速く動くはずがありません。25MHzの外部クロックで動作しており、クロックモードは「外部リファレンス付きノーマルモード」です。つまり、CPUの外部クロック(SDRAMクロックも含む)は、その3/4、つまり18.75MHzから始まるということだ。 オシロスコープのトレースを見ると、水平方向は2us/divで、1回の読み取りは半分弱、つまり約0.9usです。チップセレクトの初期設定では15の待機状態が与えられるため、基本クロックレートはその約1/16、すなわち17 MHz(つまり18.75MHz)です。 SDRAMのデータシートには内部状態と、クリーンな初期化を行う唯一の方法が記載されています。   現在、SDRAMがフラッシュチップに対してバスを駆動していることを示すユニットが2つ(そしてテスト用の3つ目)あります。余剰の短絡電流を測定できる。 この一般的な構成でこれらのチップを使用したデバイスで、「断続的に電源が入らない」という問題を抱えているものが他にもないとしたら、私は驚くでしょう。 Tom Re: MCF5235 (MCF5xxx) + SDR DRAM = lockup, anyone else? こんにちは、 これは周波数の問題のようです。MCF5329の場合、SDRAMの動作周波数は最大80MHzなので、SDRAMの動作周波数を確認してください。 よろしくお願いします。
View full article
无法打开 .mex 文件文件位于 S32DS 3.5.8 中– “当前版本不支持 PlatformSDK_S32K3。” 大家好, 我在打开 .mex 文件时遇到问题。S32K312 和 S32K344 项目的配置文件。 错误信息: Error during opening configuration .mex Processor S32K344, the PlatformSDK_S32K3 version is not supported by the current version of the tool. 开发环境: S32 设计工作室 (S32DS) 3.5.8 SW32K3_S32M27x_RTD_R21-11_4.0.0_P19_D2403 SW32K3_S32M27x_RTD_R21-11_4.0.0_D2311 补充说明: 该项目之前已在同一开发环境下成功启动。 我已成功使用相同的 S32DS 安装和 RTD 软件包开发并生成了 CAN、I2C、DIO 和 PIT 等外设的示例代码。 在出现此问题之前,项目配置未进行任何有意更改。 项目版本/生成的文件存在,但配置工具无法打开 .mex 文件。文件。 要求: 请问有人能提供一些建议吗? 什么原因会导致之前可以正常运行的 .mex 文件出现问题文件突然报告PlatformSDK_S32K3版本不受支持? 是否有办法验证 .mex 文件对应的 SDK/RTD 版本?期望? 这是否与 SDK 注册、工作区元数据损坏或 S32 配置工具问题有关? 是否有任何推荐的恢复步骤来恢复对 .mex 文件的访问权限?配置? 感谢您的支持。 顺祝商祺! 维尔 Re: Unable to Open .mex File in S32DS 3.5.8 – "PlatformSDK_S32K3 version is not supported by th 嗨,罗宾, 谢谢你的建议。 我检查了RTD/src/Clock_Ip.c 文件,并确认了构建版本为: S32K3_RTD_4_0_0_P19_D2403 这与已安装的 RTD 软件包相符,相应的 S32DS 版本 (3.5.8) 也与 RTD 发行说明的要求相符。   由于该项目之前在相同的环境下运行正常,请问还有什么其他原因可能导致以下错误?   处理器 S32K344,当前版本的工具不支持 PlatformSDK_S32K3 版本。   配置工具缓存、SDK 注册或项目元数据是否存在任何已知问题可能导致此行为? 此致, 维尔 Re: Unable to Open .mex File in S32DS 3.5.8 – "PlatformSDK_S32K3 version is not supported by th 嗨,维尔, 请检查 project/RTD/src/Clock_Ip.c 的构建版本。这将告诉我们项目中实际使用的是哪个版本的S32K3 RTD。 然后查看该版本的 S32K3 RTD 的发行说明,以确认相应版本的 S32DS 是否已正确安装。 此致敬礼, Robin
View full article
[亿联]关于ASHA丢包、蓝牙压力测试断开连接的咨询, 尊敬的 Nasser Fathi 和 NXP 支持团队: 感谢您之前建议使用以下 API 和事件来解决 NXH2004 ASHA DSP 不同步问题: AUDIO_ConfigureLlSyncParams() kAUDIO_Event_LlOutOfSync AUDIO_ForceSharedBufResync() 在 ASHA 回放和重新连接测试期间,我们观察到在重新同步调用返回 kStatus_Success 后,反复出现不同步事件。我们还观察到,在某些时期,有效的编码音频继续写入共享缓冲区,但通过 AUDIO_GetDspSharedBufInfo() 获取的 currentBufferRowNumber 和 nextExpectedTimestamp 在相隔约 5 秒的样本之间保持不变。 我们的项目目前仅限于 SDK 6.2。对于之前报告的持续静默问题,我们希望能够澄清使用 SDK 6.2 的推荐恢复程序和预期结果。 1. 预期恢复结果及成功确认 一旦无线链路稳定,有效的音频数据和时间戳恢复,您建议的步骤是否能够在不 RESET NXH2004 或故意断开 BLE 连接的情况下恢复持续正常的音频播放? 当 AUDIO_ForceSharedBufResync() 返回 kStatus_Success 时,这是否意味着 DSP 命令已成功完成,还是意味着 DSP 实际上已恢复同步? 请澄清: 是否存在同步恢复事件或用于查询同步状态的 API? 如果不再发生不同步事件,或者 DSP 行和预期时间戳恢复正常,是否足以确认恢复成功? 建议观察多长时间以验证恢复情况?恢复有效输入后,同步和正常播放需要多长时间才能恢复? 哪些故障情况无需 RESET 设备即可恢复,哪些故障情况需要不同的恢复程序? 2. 建议的恢复程序和重复事件处理方法 请确认针对这两种不同步原因的建议处理方法: 对于 kAUDIO_LlOutOfSync_Sync_Lost_During_Playback 错误,应用程序应该立即调用重新同步功能,还是应该先等待无线电链路稳定?应该使用哪些 SDK 信息来判断链路是否稳定? 对于 kAUDIO_LlOutOfSync_Sync_Not_Achieved_At_Start,UM11981 §4.4.3 建议停止并重新启动音频链。执行 AUDIO_StopChains() 后再执行 AUDIO_StartChains() 是否足够,还是必须释放链并重新配置,包括重新应用 QoS 或 LL 同步参数? 请具体说明如何处理共享的 FIFO、应用程序缓冲区和时间戳状态,以及建议的稳定时间、重试间隔和重试限制。 我们观察到,在重新同步之后、在执行任何链重启之前,以及在应用程序级 ASHA 会话保持活动状态时链重启之后,都会出现 Sync_Not_Achieved_At_Start 错误。能否解释一下与这两种情况相关的DSP状态转换? 如果在恢复命令成功返回后又发生了其他不同步事件,应用程序应该如何区分: 出现新的同步故障; 正在进行的同步尝试尚未完成; 这是先前失败导致的延迟事件吗? 这些恢复 API 可以直接从音频事件回调中调用,还是应该延迟到某个任务中调用?请同时说明音频API调用是否有序列化要求。 3. 当DSP处理不进行时,进行检测和恢复 您之前提到过,并非所有静音条件都会生成 kAUDIO_Event_LlOutOfSync。 当有效编码音频持续写入,但 DSP 行和预期时间戳没有更新时,您推荐使用哪种 SDK 支持的方法来区分停止消费和正常的同步等待情况? 我们还观察到,在观察间隔内累积的丢包指示计数可能为零,而 DSP 信息保持不变。丢包计数为零能否作为正常解码的证据?在什么情况下丢包或不同步的指示会停止? 如果共享缓冲区重新同步无法解决此问题,请提供推荐的恢复方法。 对于无响应的 DSP,共享缓冲区读取和同步恢复命令能否保证在限定时间内返回?您推荐怎样的超时和错误处理程序? 收到 kAUDIO_Event_WatchdogIndication 后,是否支持继续调用音频 API 尝试本地恢复,还是必须遵循特定的 RESET 程序? 邮件历史记录可在附件中找到 NXH2004 NXH2004SDK @Nasser_F能否请您帮忙看一下,谢谢! Re: [Yealink]Inquiry regarding ASHA packet loss, Bluetooth stress test disconnection, 我无法上传文件,请直接粘贴到这里。 您在问题发生前的最后一次回复 饶舜驰, 答案 1: 是的,有一个可行的解决方案可以解决 DSP 不同步问题,而无需重启 NXH2004。 我们引入了以下 API 和事件: AUDIO_ConfigureLlSyncParams() AUDIO_ForceSharedBufResync() 事件:kAUDIO_Event_LlOutOfSync 要使用这些新 API 解决 DSP 不同步问题,请按照以下步骤操作: 使用 AUDIO_ConfigureLlSyncParams() 配置同步超时。 监测 kAUDIO_Event_LlOutOfSync 事件。 当 DSP 在超过通过 AUDIO_ConfigureLlSyncParams() 配置的超时时间的连续时间内未收到有效时间戳时,DSP 会生成 kAUDIO_Event_LlOutOfSync。 请注意,并非所有静音条件都会触发信号 kAUDIO_Event_LlOutOfSync;只有超过配置的超时值的条件才会触发信号该事件。 收到 kAUDIO_Event_LlOutOfSync 时,调用 AUDIO_ForceSharedBufResync()。 答案 2: 我们目前尚未发现 SDK 6.2 中存在任何会遗漏断开连接事件的问题。 您能否详细说明一下您是如何发现这个问题的? 您在故障耳机的日志中是否看到任何错误消息,例如硬故障事件?如果可以重现该问题,能否在将 PA/LNA 信号也连接到空气跟踪器的 GPIO 输入端的情况下,捕获空气跟踪信号? 我想确定在问题重现后,PA/LNA 信号上是否有任何活动。 答案 3: 您所说的“某些设备”是指某些手机型号会导致应用程序出现内存泄漏,而其他手机型号则不会吗? 如果是这样: 哪些设备出现此问题? 您能否确认使用 SDK 中的全新示例应用程序是否也能重现此问题? 亲切的问候, 纳赛尔
View full article
[Yealink]ASHAパケット損失、Bluetoothストレステスト切断に関するお問い合わせ 親愛なるナセル・ファティ、そしてNXPサポートチームの皆様へ、 以下のAPIやイベント情報を用いてNXH2004 ASHA DSPの同期外問題に対処するよう、以前のご提案に感謝します。 AUDIO_ConfigureLlSyncParams() kAUDIO_Event_LlOutOfSync AUDIO_ForceSharedBufResync() ASHAの再生および再接続テスト中に、再同期通話が返kStatus_Success後に同期外れのイベント情報が発生することが繰り返し確認されました。また、有効なエンコードされたオーディオが共有バッファに書き込まれ続ける期間もありましたが、currentBufferRowNumberとnextExpectedTimestamp(AUDIO_GetDspSharedBufInfo(を通じて取得)は約5秒間隔のサンプル間で変化しませんでした。 私たちのプロジェクトは現在SDK 6.2に限定されています。以前報告された持続沈黙の問題については、SDK 6.2を用いた推奨回復手順と期待される結果について明確にしていただけると幸いです。 1. 回復の見込みと成功の確認 無線リンクが安定し、有効なオーディオデータとタイムスタンプが再開された後、推奨されている手順は NXH2004リセットや意図的にBLEを切断せずに通常のオーディオ再生を継続できると期待されますか? AUDIO_ForceSharedBufResync()がkStatus_Successに戻ったとき、これはDSPコマンドが成功裏に完了したことを意味するのか、それともDSPが同期を回復したことを意味するのか? ご説明をお願いします。 同期復元イベント情報や同期状態を問い合わせるAPIはありますか? これ以上の同期のずれイベント情報がなかったり、DSP行や予想されるタイムスタンプの再進行がなければ、成功した復旧を確実にするのに十分でしょうか? 回復を確認するために推奨される観察期間はどのくらいですか?有効な入力が再開された後、同期と通常の再生が回復するまでにはどのくらいの時間がかかりますか? どの故障条件はデバイスのリセットなしで回復可能で、またどの条件は別の回復手順が必要でしょうか? 2. 推奨される回復手順と繰り返しのイベント情報の対処 同期ずれの原因として挙げられている2つのケースについて、推奨される対処方法をご確認ください。 kAUDIO_LlOutOfSync_Sync_Lost_During_Playback、アプリケーションはすぐに再同期を呼び出すべきか、それともまず無線リンクが安定するのを待つべきでしょうか?リンクが安定しているかどうかを判断するために、どのようなSDK情報を使うべきでしょうか? kAUDIO_LlOutOfSync_Sync_Not_Achieved_At_Startについては、UM11981§4.4.3はオーディオチェーンの停止と再開始を推奨しています。AUDIO_StopChains() の後に AUDIO_StartChains() を実行するだけで十分でしょうか、それともチェーンを解放して再構成する必要があり、QoS や LL 同期パラメータの再適用も必要ですか? 共有のFIFO、アプリケーションバッファ、タイムスタンプの状態をどのように扱うべきか、推奨される定着時間、再試行間隔、再試行制限を指定してください。 再 同期後、チェーン再起動が行われる前、そしてアプリケーションレベルのASHAセッションがアクティブなチェーン再起動後の両方でSync_Not_Achieved_At_Startを観察しています。これら2つのCASEに関連するDSPの状態遷移について説明していただけますか? 復旧コマンドが成功を返した後にさらに同期外のイベント情報が発生した場合、アプリケーションは以下のように区別すべきか: 新たな同期エラーが発生しています。 同期処理が進行中ですが、まだ完了していません。 以前の故障による遅延イベント情報でしょうか? これらのリカバリーAPIはオーディオイベントのコールバックから直接呼び出せるのでしょうか、それともタスクに延期すべきでしょうか?また、オーディオAPI呼び出しのシリアライズ要件についても明確にしてください。 3. DSPプロセッシングが進展しない場合の検出と復旧 以前、すべてのミュート条件がkAUDIO_Event_LlOutOfSyncを生成するわけではないことを指摘されました。 有効なエンコードされたオーディオが書き込まれ続けているものの、DSPの行や期待されるタイムスタンプが進まない場合、停止した消費と通常の同期待ち条件を区別するために、SDK対応の方法を推奨しますか? また、観測期間中に累積されたパケットの欠損表示カウントがゼロになることがあり、DSP情報は変わらないことも観察しました。パケットの欠落数がゼロであることは、通常の復号の証拠として使えますか?パケット欠落または同期ずれの表示は、どのような条件下で停止しますか? 共有バッファの再同期でこの状態を解決できない場合は、推奨される回復方法を提供してください。 応答しないDSPの場合、共有バッファの読み取りや同期リカバリーコマンドは制限時間内に必ず戻ってくる保証があるのでしょうか?どのようなタイムアウトおよびエラー処理手順を推奨しますか? kAUDIO_Event_WatchdogIndicationを受け取った後、ローカル復旧を試みるためにオーディオAPIを呼び続けることはサポートされているのでしょうか、それとも特定のリセット手順に従う必要がありますか? 郵便の歴史は添付ファイルで確認できます NXH2004  NXH2004SDK  @Nasser_F見ていただけませんか?ありがとうございます! Re: [Yealink]Inquiry regarding ASHA packet loss, Bluetooth stress test disconnection, ファイルを添付できません。ここに貼り付けてください 問題の前のあなたの最後の返答 こんにちは 、饶舜驰、   回答1: はい、NXH2004を再起動せずにDSPの同期外れを解決する現実的な解決策はあります。   以下のAPIとイベント情報を導入しました:   AUDIO_ConfigureLlSyncParams() AUDIO_ForceSharedBufResync() イベント:kAUDIO_Event_LlOutOfSync   これらの新しいAPIを使ってDSPの同期外れを解決するには、以下の手順に従ってください。   AUDIO_ConfigureLlSyncParams() を使用して同期タイムアウトを設定します。 kAUDIO_Event_LlOutOfSyncイベントの監視をしてください。 DSPは、AUDIO_ConfigureLlSyncParams()で設定されたタイムアウトよりも長く有効なタイムスタンプを受け取らないと、有効なタイムスタンプを継続的に受け取らないと、kAUDIO_Event_LlOutOfSyncを生成します。 すべてのミュート条件がkAUDIO_Event_LlOutOfSyncをトリガーするわけではないことに注意してください。設定されたタイムアウト値を超えるものだけがトリガーされます。 kAUDIO_Event_LlOutOfSyncを受信したら、AUDIO_ForceSharedBufResync()を呼び出します。   回答2:   SDK 6.2で切断イベント情報が見逃される問題は確認していません。   この問題をどのように観察したのか、もう少し詳しく教えていただけますか?   故障したイヤホンからのログにハードフォルトイベントなどのエラーメッセージはありますか?もし問題を再現可能なら、PA/LNA信号をエアトレーサーのGPIO入力にコネクテッドしたエアトレースをキャプチャすることは可能でしょうか?   問題が再現された後、PA/LNA信号に何らかの変化が見られるかどうかを確認したいと考えています。 回答3:   「一部のデバイス」とは、特定のスマホモデルがアプリケーション内でメモリリークを引き起こし、他のモデルはそうでないという意味ですか?   もしそうなら:   どのデバイスで問題が発生していますか?   SDKsのクリーンな例アプリケーションでも同じ問題を再現できるか確認できますか?     敬具   ナセル
View full article
EB Tresos 29.0.0 的推荐工作流程MCAL 和 S32DS 3.6.0 中的手动 BSW NXP社区的各位朋友,大家好! 我正在开发一个裸机项目,使用的工具链和软件如下: IDE: S32 设计工作室 3.6.0 MCAL: SW32K1_S32M24x_RTD_R21-11_3.0.0_D2503 配置工具: EB Tresos Studio 29.0.0 架构:裸机(无 AUTOSAR 操作系统,无第三方 AUTOSAR BSW 元器件,严格仅限 NXP MCAL) 我的目标: 我需要一个流畅高效的工作流程,让我能够: 修改 EB Tresos 中的 MCAL 配置并重新生成代码,更改将自动反映在 S32DS 中,无需手动复制粘贴。 在 S32DS 项目中,直接手动开发和修改上层 BSW/ECAL 代码(例如,我自己的 ECU 抽象层、复杂驱动程序、应用程序逻辑)。 成功地将生成的 MCAL 代码和我手动开发的代码一起编译到同一个版本中。 问题: 请问官方推荐的配置方案是什么?具体来说: 如何将 EB Tresos 29.0.0 生成的文件直接输出并同步到 S32DS 3.6.0?项目结构? 为了确保清晰分离和合并编译, 构建 S32DS 项目文件夹(例如, Generate 、 Mcal_Plugins 、手动 App/BSW 文件夹)的最佳实践是什么? 能否请您提供或推荐一些专业指导文档、应用笔记或分步教程(例如“如何将RTD EB项目导入S32DS”),详细描述R21-11 RTD MCAL的具体工作流程?任何官方文档都将不胜感激。 感谢您抽出时间并给予指导。
View full article
[Yealink]Inquiry regarding ASHA packet loss, Bluetooth stress test disconnection, Dear Nasser Fathi and the NXP Support Team, Thank you for your previous recommendation to address the NXH2004 ASHA DSP out-of-sync issue using the following APIs and event: AUDIO_ConfigureLlSyncParams() kAUDIO_Event_LlOutOfSync AUDIO_ForceSharedBufResync() During ASHA playback and reconnection testing, we observed recurring out-of-sync events after resync calls returned kStatus_Success. We also observed periods in which valid encoded audio continued to be written to the shared buffer, but currentBufferRowNumber and nextExpectedTimestamp, obtained through AUDIO_GetDspSharedBufInfo(), remained unchanged between samples approximately five seconds apart. Our project is currently limited to SDK 6.2. For the previously reported persistent-silence issue, we would appreciate clarification of the recommended recovery procedure and expected outcome using SDK 6.2. 1. Expected recovery outcome and confirmation of success Once the radio link has stabilized and valid audio data and timestamps resume, is your recommended procedure expected to restore sustained normal audio playback without resetting NXH2004 or intentionally disconnecting BLE? When AUDIO_ForceSharedBufResync() returns kStatus_Success, does this mean that the DSP command has completed successfully, or that the DSP has actually regained synchronization? Please clarify: Is there a synchronization-recovered event or an API for querying the synchronization state? Is the absence of further out-of-sync events, or renewed progression of the DSP row and expected timestamp, sufficient to confirm successful recovery? What observation period is recommended for verifying recovery? After valid input resumes, how long should synchronization and normal playback take to recover? Which failure conditions can be recovered without a device reset, and which require a different recovery procedure? 2. Recommended recovery procedure and handling of repeated events Please confirm the recommended handling of the two out-of-sync causes: For kAUDIO_LlOutOfSync_Sync_Lost_During_Playback, should the application invoke resync immediately or first wait for the radio link to stabilize? What SDK information should be used to determine that the link has stabilized? For kAUDIO_LlOutOfSync_Sync_Not_Achieved_At_Start, UM11981 §4.4.3 recommends stopping and restarting the audio chain. Is AUDIO_StopChains() followed by AUDIO_StartChains() sufficient, or must the chain be released and reconfigured, including reapplication of QoS or LL synchronization parameters? Please specify how the shared FIFO, application buffers, and timestamp state should be handled, together with the recommended settling time, retry interval, and retry limit. We have observed Sync_Not_Achieved_At_Start both after resync, before any chain restart had been performed, and after chain restarts while the application-level ASHA session remained active. Could you explain the DSP state transitions associated with these two cases? If further out-of-sync events arrive after a recovery command returns success, how should the application distinguish between: A new synchronization failure; An ongoing synchronization attempt that has not yet completed; A delayed event from an earlier failure? May these recovery APIs be called directly from the audio event callback, or should they be deferred to a task? Please also clarify any serialization requirements for audio API calls. 3. Detection and recovery when DSP processing does not advance You previously noted that not all mute conditions generate kAUDIO_Event_LlOutOfSync. When valid encoded audio continues to be written, but the DSP row and expected timestamp do not advance, what SDK-supported method do you recommend for distinguishing stopped consumption from a normal synchronization-wait condition? We also observed that the missing-packet indication counts accumulated over an observation interval could be zero while the DSP information remained unchanged. Can a zero missing-packet count be used as evidence of normal decoding? Under what conditions do missing-packet or out-of-sync indications cease? If shared-buffer resync cannot resolve this condition, please provide the recommended recovery method. For an unresponsive DSP, are shared-buffer reads and synchronous recovery commands guaranteed to return within a bounded time? What timeout and error-handling procedure do you recommend? After receiving kAUDIO_Event_WatchdogIndication, is it supported to continue calling audio APIs to attempt local recovery, or must a specific reset procedure be followed? the history of the mail can be found in attached file  NXH2004  NXH2004SDK  @Nasser_F  could you please have a look, Thanks! Re: [Yealink]Inquiry regarding ASHA packet loss, Bluetooth stress test disconnection, i cannot attach the file, just paste here your last response before the issue Hi 饶舜驰,   Answer 1: Yes, there is a feasible solution to resolve the DSP out-of-sync issue without restarting the NXH2004.   We have introduced the following APIs and event:   AUDIO_ConfigureLlSyncParams() AUDIO_ForceSharedBufResync() Event: kAUDIO_Event_LlOutOfSync   To resolve the DSP out-of-sync issue using these new APIs, follow these steps:   Configure the synchronization timeout using AUDIO_ConfigureLlSyncParams(). Monitor for the kAUDIO_Event_LlOutOfSync event. The DSP generates kAUDIO_Event_LlOutOfSync when it does not receive a valid timestamp for a continuous period longer than the timeout configured through AUDIO_ConfigureLlSyncParams(). Note that not all mute conditions trigger kAUDIO_Event_LlOutOfSync; only those that exceed the configured timeout value will do so. Upon receiving kAUDIO_Event_LlOutOfSync, call AUDIO_ForceSharedBufResync().   Answer 2:   We are not aware of any issue in SDK 6.2 where a disconnection event is missed.   Could you provide more details on how you observed this issue?   Do you see any error messages in the logs from the failing earbud, such as a hard fault event? If it is possible to reproduce the issue, could you capture an air trace with the PA/LNA signals also connected to the GPIO input of the air tracer?   I am interested in determining whether there is any activity on the PA/LNA signals after the issue has been reproduced.   Answer 3:   When you say "some devices," do you mean that certain phone models cause a memory leak in the application while others do not?   If so:   Which device(s) are exhibiting the issue?   Can you confirm whether the issue can also be reproduced using a clean example application from the SDK?     Kind regards,   Nasser
View full article
EB Tresos激活码失败 你好, 我尝试使用 EBtresos for AUTOSAR,但是激活失败了。 激活码: C6FC-BE23-0D7C-6AFD(有效期至2026年12月31日) ERROR: flxActAppActivationSend (50040,41147,10248) 指定的数量超过最大允许数量 (0)。 连接 FlexNet Operations Server 失败。 所以我需要另一个激活码才能使用 EBtresos。 谢谢! Re: EB tresos activation code failed 嗨@yaweijiao 给您带来的不便,我们深表歉意! 我已经将此问题报告给相关团队;请等待他们更新网页上的激活码。 顺便一提,NXP 为 EB Tresos 提供免费评估许可证。生产许可证需要向Elektrobit公司订购。 此致敬礼, Robin
View full article
Unable to Open .mex File in S32DS 3.5.8 – "PlatformSDK_S32K3 version is not supported by the current Hi Community, I am facing an issue while opening a .mex configuration file for an S32K312, and S32K344 project. Error Message: Error during opening configuration .mex Processor S32K344, the PlatformSDK_S32K3 version is not supported by the current version of the tool. Development Environment: S32 Design Studio (S32DS) 3.5.8 SW32K3_S32M27x_RTD_R21-11_4.0.0_P19_D2403 SW32K3_S32M27x_RTD_R21-11_4.0.0_D2311 Additional Observations: The project previously opened successfully in the same development environment. I have successfully developed and generated example code for peripherals such as CAN, I2C, DIO, and PIT using the same S32DS installation and RTD packages. No intentional changes were made to the project configuration before this issue appeared. The project builds/generated files are present, but the Configuration Tool cannot open the .mex file. Request: Could anyone please advise: What could cause a previously working .mex file to suddenly report that the PlatformSDK_S32K3 version is not supported? Is there a way to verify which SDK/RTD version the .mex expects? Could this be related to SDK registration, workspace metadata corruption, or an S32 Configuration Tool issue? Are there any recommended recovery steps for restoring access to the .mex configuration? Thank you for your support. Best Regards, Veer Re: Unable to Open .mex File in S32DS 3.5.8 – "PlatformSDK_S32K3 version is not supported by th Hi Robin, Thank you for the suggestion. I checked RTD/src/Clock_Ip.c and confirmed the build version is: S32K3_RTD_4_0_0_P19_D2403 This matches the installed RTD package, and the corresponding S32DS version (3.5.8) also matches the RTD release note requirements.   Since the project was previously working in the same environment, could you please advise what else might cause the following error?   Processor S32K344, the PlatformSDK_S32K3 version is not supported by the current version of the tool.   Are there any known issues related to Configuration Tool cache, SDK registration, or project metadata that could trigger this behavior? Best Regards, Veer Re: Unable to Open .mex File in S32DS 3.5.8 – "PlatformSDK_S32K3 version is not supported by th Hi Veer, Please check the Build Version of project/RTD/src/Clock_Ip.c. This will tell us which version of the S32K3 RTD is actually being used in the project.  Then check the release note for that version of the S32K3 RTD to verify whether the corresponding version of S32DS is correctly installed. Best Regards, Robin
View full article
EB tresos activation code failed Hello,  i'm trying to use EBtresos for AUTOSAR, but i failed to activated. activation Code : C6FC-BE23-0D7C-6AFD (valid until 12/31/2026) ERROR: flxActAppActivationSend (50040,41147,10248) The quantity specified exceeds maximum quantity allowed (0). Connection to FlexNet Operations Server failed. so i need the the other activate code to use the EBtresos. thank you. Re: EB tresos activation code failed Hi @yaweijiao  Sorry for the inconvenience we bring you! I have reported this issue to the relevant team; please wait for them to update the activation code on the webpage. By the way, NXP provides free evaluation license for EB Tresos. Production license needs to be ordered from Elektrobit. Best Regards, Robin
View full article
EB tresosのアクティベーションコードが失敗しました こんにちは、 AUTOSARでEBtresosを使おうとしているのですが、アクティベートできませんでした。 アクティベーションコード: C6FC-BE23-0D7C-6AFD(有効期限:2026年12月31日) ERROR: flxActAppActivationSend (50040,41147,10248) 指定された数量が許容最大数量 (0) を超えています。 FlexNet Operations Serverへの接続に失敗しました。 だからEBtresosを使うにはもう一つのアクティベートコードが必要です。 どうもありがとうございます。 Re: EB tresos activation code failed こんにちは@yaweijiao ご迷惑をおかけして申し訳ございません! この件は担当チームに報告済みです。ウェブページ上のアクティベーションコードが更新されるまでしばらくお待ちください。 ちなみに、NXPはEB Tresosの無料評価ライセンスを提供しています。製造ライセンスはElektrobit社から取得する必要があります。 よろしくお願いいたします ロビン
View full article
.mexファイルを開けませんS32DS 3.5.8 のファイル– 「PlatformSDK_S32K3 バージョンは、現在のバージョンではサポートされていません」 こんにちは、コミュニティの皆さん。 .mexファイルを開く際に問題が発生しています。S32K312およびS32K344プロジェクト用の設定ファイル。 エラーメッセージ: Error during opening configuration .mex Processor S32K344, the PlatformSDK_S32K3 version is not supported by the current version of the tool. 開発環境: S32 Design Studio(S32DS)3.5.8 SW32K3_S32M27x_RTD_R21-11_4.0.0_P19_D2403 SW32K3_S32M27x_RTD_R21-11_4.0.0_D2311 その他の観察事項: このプロジェクトは以前、同じ開発環境下で成功裏に開始された実績がある。 同じS32DSのインストールとRTDパッケージを使って、CAN、I2C、DIO、PITなどのペリフェラルのサンプルコードを成功裏に開発・生成しました。 この問題が発生する前に、プロジェクト構成に意図的な変更は一切加えられていません。 プロジェクトのビルドや生成ファイルは存在しますが、設定ツールは.mexを開けませんファイル。 リクエスト: どなたかアドバイスをいただけませんか: 以前は動作していた.mexファイルが原因で起こる原因は何でしょうかファイルが突然PlatformSDK_S32K3バージョンがサポートされていないと報告するようになりましたか? .mex のどのSDKsやRTDバージョンかを確認する方法はありますか?期待している? これはSDK登録、ワークスペースのメタデータ破損、あるいはS32設定ツールの問題と関係しているのでしょうか? .mexへのアクセスを復元するための推奨される復旧手順はありますか?構成? 再開まで今しばらくお待ちください。 よろしくお願いいたします。 ヴィール Re: Unable to Open .mex File in S32DS 3.5.8 – "PlatformSDK_S32K3 version is not supported by th こんにちは、ロビンさん。 ご提案ありがとうございます。 RTD/src/Clock_Ip.cを確認したところ、ビルドバージョンは以下のとおりでした。 S32K3_RTD_4_0_0_P19_D2403 これはインストールされたRTDパッケージと一致しており、対応するS32DSバージョン(3.5.8)もRTDリリースノートの要件と一致しています。   以前は同じ環境で 動作 していたプロジェクトですが、以下のエラーの原因となる他の要因について教えていただけますか?   プロセッサS32K344、PlatformSDK_S32K3バージョンは現在のツールバージョンではサポートされていません。   Configuration Toolのキャッシュ、SDK登録、プロジェクトメタデータに関連する既知の問題で、この動作を引き起こす可能性はありますか? よろしくお願いします、 ヴィール Re: Unable to Open .mex File in S32DS 3.5.8 – "PlatformSDK_S32K3 version is not supported by th こんにちは、ヴィールさん。 project/RTD/src/Clock_Ip.c のビルドバージョンを確認してください。これにより、プロジェクトで実際に使用されているS32K3 RTDのバージョンがわかります。 次に、そのバージョンのS32K3 RTDのリリースノートを確認し、対応するバージョンのS32DSが正しくインストールされているかどうかを確認してください。 よろしくお願いいたします ロビン
View full article
ライフサイクル変更およびデバッグ認証に関する説明 こんにちは、NXPサポートチームの皆さん、 委員会: FRDM-MCXE31B  私は NXP FRDM-MCXE31B / MCXE31 を使用しており 、 ライフサイクル(LC)の進行における HSE FW機能フラグ 、パスワード処理、およびセキュアBAFの動作 に関して、いくつか確認したい点があります 。 以下の点を明確にしていただけますか? HSE FW機能フラグが有効になっている場合のパスワードの場所 表159によると、HSE FW機能フラグが有効になっている場合、「パスワードはHSEファームウェアによって別の場所にプログラムされ」 、リセット中にDCMによってスキャンされ、スタンバイ時に保持されます。 HSEファームウェアがパスワードをプログラムしている具体的なアドレスやメモリ領域を教えていただけますか? また、 このパスワードの設定を担当する HSEファームウェアのコンポーネント/バージョン は何ですか? 呼称の挙動0x1B00_0080 HSE FW機能フラグが有効になっている場合、0x1B00_0080のパスワード位置はSecure BAF/DCMによって完全に無視されるのでしょうか、それとも認証プロセスに何か役割がありますか? LCの進行におけるパスワードの継続性 HSE FW機能フラグが無効になっている状態で、 以前に 0x1B00_0080 にパスワードがプログラムされていた場合 、その後、HSE FW機能フラグを有効にしてデバイスを設定した場合、デバイス をOEM_PRODからIN_FIELDに 進める際に、 以前にプログラムされた同じパスワードが 引き続き使用されます か ? もし違うなら、このシナリオでのパスワード移行や処理の手順を教えていただけますか? HSEファームウェアがインストールされていない状態でHSE FW機能フラグが有効になります セクション 31.4.1 (790 ページ) および セクション 31.4.4.1 (793 ページ) を参照して 、 0x1B00_0000 の HSE FW 機能フラグ が有効になっているが HSE ファームウェアがインストールされていない 場合、 IVT LCConfig フィールド を介して LC の進行が要求されたときの Secure BAF の想定される動作は何ですか? 具体的には: Secure BAFは、HSEが管理するパスワード保管場所でパスワードを待機または想定していますか? LCの進化はHSEファームウェアなしでも実行できますか? もしLCの進化がHSEファームウェアなしで成功した場合、デバッグ認証やパスワード検証はどのように処理されるのでしょうか? これらの点について明確にしていただければ、さまざまなHSE FW構成における正確なパスワードフローとSecure BAF/DCMの動作を理解するのに役立ちます。 再開まで今しばらくお待ちください。 コアとメモリ 開発ボード
View full article
PF0900とサードパーティ製VDD_SOC/VDD_ARMレギュレータを搭載したi.MX 95 私たちは、MPF0900AMBA2ESを搭載したi.MX 95(MIMX9596CVTXNAC、15×15 mm、LPDDR4X)ボードを設計しています。MPF5302BMMAAES/MPF5301BMMABESはどこにも代理店在庫がないので、VDD_SOCとVDD_ARMにTIのTPS62873Z1ドルを使おうと考えています。下記の点について、あるいは何か見落としている点があれば、ぜひご意見をお聞かせください。NXPが他に推奨する部品があれば、ぜひ教えてください! 有効化/シーケンス: EVKと同様に、PF0900 GPIO3はVDD_SOC降圧を、GPIO4はVDD_ARM降圧(A2 OTP、スロット1と5、スタンバイ時はロー)を有効にします。PF0900はWDOG_ANYで電源サイクルを行い、非NXPのPMICではIMX95IECの音符を満たします。 起動電圧:VDD_SOCは0.900V、VDD_ARMは0.875Vで起動します(PF5302/PF5301 OTPは0.920Vで起動します)。両方ともPF0900のVMON1/2ウィンドウ(0.900V、-5%/+5%)の範囲内です。0.875~0.900ROMブートにはVが許容範囲ですか?それともブートは0.92Vに依存していますか? サスペンド: EVKと同様に、VDD_SOC降圧がオフになり、PF0900 LDO3がVDD_SOCを0.65Vに保持します。TIバックの出力放電は起動時に無効化されているため、LDO3を負荷しません(PF5302のOTP「PD抵抗が放電されていない」と一致します)。VDD_ARMはオフで放電されています。 システムマネージャー:brd_sm_voltage.cでPF53の通話を置き換えますTPS6287xドライバを使い、EVKポートと同様に起動時にVMON1/2を無効にします。SM 内の PF53 に依存するその他のもの、例:故障処理か、それともPF53の情報/センサ経路か? IMX95IECの表30および32(負荷ステップスルーレート、リップル、またはPF53が使用するAVP)以外に、VDD_SOC/VDD_ARMに関する要件はありますか? ご回答をお待ちしています。 PMIC
View full article
HSE FW機能フラグが無効化された場合のLCアドバンスメントおよびデバッグ認証に関する説明 こんにちは、NXPサポートチームの皆さん、 委員会: FRDM-MCXE31B  私は NXP FRDM-MCXE31B / MCXE31 を使用しており 、デバイスを以下のライフサイクル(LC)状態へと進める必要があります。 顧客納品 → OEM製品 → 現場設置 私たちのユースケースでは、 HSE FW機能フラグは無効のままです。 リファレンスマニュアルを参照していると、LCの進化やデバッグ認証に関して、完全には明確でない点がいくつか見つかりました。以下の点を明確にしていただけますか? 1. HSE FW機能フラグが無効化された場合のPOR後の認証デバッグ リファレンスマニュアルの セクション31.9 によると 、HSEファームウェア機能フラグが無効化されると、 アプリケーションコアデバッグは常にパスワード認証を必要とし 、 CUST_DB_PSWD_A は 0x1B00_0080 でプログラムされます 。 この場合、 デバッグパスワードとLC設定 がプログラムされた後、 電源オンリセット(POR) 後のデバッグ認証フローはどのようなものになる のでしょうか? 具体的には: DCM/Secure BAFは、POR後にデバッグパスワードをどのように取得および検証するのですか? デバッガに接続する際、ユーザーは特定のレジスタ、メモリ位置、またはデバッグ認証インターフェースにパスワードを指定または書き込む必要がありますか? パスワードはデバイスが自動的に0x1B00_0080から読み取り 、比較するのでしょうか、それとも別の認証手段が関わっているのでしょうか? HSE FW機能フラグが無効化された場合、POR後にデバッグ認証を実行する際の予想される操作順序を教えていただけますか? 2. LCの推進およびデバッグ認証のためのドキュメント 以下についての完全な手順を示すアプリケーションノート、ユーザーガイド、ドキュメント、または技術ノートはありますか? MCXE31 LC をCUST_DEL → OEM_PROD → IN_FIELDへと進めます デバッグパスワードのプログラミング/設定 各LC遷移後のデバッグ認証の実施 デバッガを用いたアプリケーションコアへの接続と認証 これらの操作に関するMCXE31 CPUに関する具体的な情報はSecure Provisioning Tool Guideには見つかりませんでした。 もしMCXE31に関する具体的な文書や例があれば、教えていただけませんか? 3. ライフサイクルの各段階におけるパスワードの使用状況 デバイスを正常に前進させた後: 顧客納品 → OEM製品 → 現場設置 HSE FW機能フラグが無効化された場合、 これらのLC状態すべてで0x1B00_0080にプログラムされた同じCUST_DB_PSWD_Aパスワードがデバッグ認証に使われているのでしょうか? もしパスワードの挙動がLCステート間で変わる場合、以下の点を明確にしていただけますか: 各LCではどのパスワード/場所が使用されていますか? 各LC移行後にパスワードを変更することは可能ですか? IN_FIELDに進んだ後も、同じパスワードは有効なままですか? 4. 「信頼済み」デバイスステータスの意味 ドキュメントには、 パスワードとLC設定をプログラムした後 、デバイスが 「Trusted」 になることも記されています。 この文脈での「Trusted」とは何を意味するのか、もう少し詳しく教えていただけますか? 具体的には、 「信頼できる」ステータスは次のことを示していますか? デバイスはプログラムされたパスワードとLC構成を正常に受け入れましたか? デバイスはデバッグ認証の準備ができていますか? デバイスは特定のSecure BAF/DCMセキュリティステート移行を完了していますか? それともMCXE31のセキュリティアーキテクチャでは「Trusted」は別の意味を持つのでしょうか? 上記の点を明確にすることで、HSE FW機能フラグが無効化された場合→MCXE31のPOR→デバッグ認証フローの完全なLC進行を理解するのに役立ちます。 再開まで今しばらくお待ちください。 ブートROM|ブート|フラッシュ セキュリティ(EdgeLock | セキュアブート | OTP)
View full article
KITPF0100EPEVBE 我请求提供 KITPF0100EPEVBE 评估板的原理图文件,最好是 Cadence OrCad .DSN 格式。 谢谢! Re: KITPF0100EPEVBE 嗨,米尔科 我会直接发送到你的邮箱。
View full article
KITPF0100EPEVBE I request schematic files for the KITPF0100EPEVBE Evaluation board, possibily in Cadence OrCad .DSN format. Thank you. Re: KITPF0100EPEVBE Hi mierko I will send it to your mail directly.
View full article
P3B1602 I2C/I3C PCIe CEM仕様準拠 フォーラムの皆様へ PCIe CEM仕様リビジョン6.0.1では、SMBus(I2C)を3.3V、I3Cを1.8Vと定義しています。 P3B1602はI2Cモードで3.3V(内部抵抗で3.3V)で、I3Cモードで1.8Vをサポートしていますか? 両方のモードに対応するには、P3B1602の電源電圧を変更する必要があるということですよね? ありがとう。 敬具 モーリッツ Re: P3B1602 I2C/I3C PCIe CEM Spec Compliant こんにちは、郭さん  ご説明いただきありがとうございます。 同じSCLとSDAネットで2つのP3B1602を並列に使うことはできますか?ただし、1.8Vと3.3VのVCCB電源を使うことは可能でしょうか。 OEピンでアクティブにするために必要なものだけを抜き取ればいいのでしょうか? 敬具 モーリッツ Re: P3B1602 I2C/I3C PCIe CEM Spec Compliant こんにちは、モーリッツさん P3B1602両方の電圧レベルをサポートしていますが、同じBサイドバスが3.3 V SMBus/I²Cと1.8V I3Cの間をスイッチする必要がある場合は、対応するVCCBをスイッチし、すべての外部プルアップ抵抗器およびコネクテッド機器のレベル要件を検証する必要があります。 よろしくお願いします! BR
View full article