MRF13750H Schematic How to convert the MRF13750H-915MHz board to a schematic? The MRF13750H datasheet includes the reference board layout for 915 MHz, but not the schematic.

NFCリーダー・ライブラリ こんにちは、みんな。 DESFire EV3カードに対応したサンプルおよびライブラリのPN7642 NDA版の見つけ方とダウンロード方法。 私はすでに有効なNDAを持っています。 再開まで今しばらくお待ちください。 NFCリーダー・ライブラリ Re: NFC reader library こんにちは、 @dbogovicさん。 あなたの調子が良いといいのですが。 すでに有効なNDAをお持ちの場合、MIFARE DESFireをサポートするPN7642 SDKは、このページの指示に従ってSecure Access Rightsを通じて申請する必要があります: Secure Access Rights | NXP Semiconductors。また、 Secure Access Rights FAQs(セキュリティアクセス権FAQs)も確認することをお勧めします。NXP Semiconductors。 利用可能なセキュアリソースは PN7642製品ページのソフトウェアセクション(セキュア)で確認できます。 よろしくお願いいたします。 エドゥアルド。

MPC5746C FXOSC 输出频率 部件： MPC5746C（电源架构 Z4，SDK：NXP MPC57xx 平台 SDK）。 MPC5746C 的手册中指出，FXOSC 提供 8 -40 MHz 的输出频率。请帮我查找FXOSC在以下配置下的输出频率？ 1. FXOSC_CTL：OSCBYP = 0 且 OSCM = LCP 2. FXOSC_CTL：OSCBYP = 0 且 OSCM = FSP 3. FXOSC_CTL：OSCBYP = 1 且 OSCM = LCP 4. FXOSC_CTL：OSCBYP = 1 且 OSCM = FSP 请考虑为其他注册字段设置默认值。谢谢。 Re: MPC5746C FXOSC output frequency 感谢你的回复@petervlna 。 如何找到晶体/谐振器（OSCBYP = 0）和外部时钟（OSCBYP = 1）提供的频率？ Re: MPC5746C FXOSC output frequency 你好， FXOSC 模块不会根据 OSCBYP 和 OSCM 设置生成特定频率。FXOSC 的输出频率始终等于连接到 FXOSC 的外部源的频率（当 OSCBYP=0 时为晶体/谐振器，当 OSCBYP=1 时为外部时钟），在支持的 8–40 MHz 范围内。 因此，对于列出的所有四种配置，FXOSC 输出频率就是外部输入频率。OSCM 设置（LCP/FSP）会影响振荡器的工作模式，但不会改变时钟频率。 顺祝商祺！ Peter Re: MPC5746C FXOSC output frequency @petervlna请您协助解答我上面提到的关于 FXOSC 的问题。

IW612 Bluetooth RFテスト 皆さん、こんにちは。 IW612を基にモジュールのRFテストを実行しようとしています。そのために、いくつかの文書を参考にしました。例えば: AN14310 - NXP Bluetooth UARTドライバ統合 AN14114 - Linux OS上のRFテストモード AN14163 - Bluetooth ダイレクトテストモード 他にも。 いくつか問題に直面しています: - Wi-Fi 5 GHzでは、5 GHz付近の低チャネルで波形が生成されず、高チャネルでしか波形が見えません - Bluetoothについては、クラシックなBluetoothで波形を生成できず、BLEでしか波形を生成できません(hcitoolでスキャンやペア情報取得のコマンドは問題なく動作するため、ハードウェアの問題ではないと思います) 私のセットアップでは、SoM Variscite Dart IMX8M(バージョン2.0)と2ELラジオを使い、IW612をベースにしています。波形を取得するために、HackRFを使用しています。 私はカーネル6.6.23を搭載したシステムを使用しています。Yoctoのカスタムバージョンと、Firmware sduart_nw61x_v1.bin.seを搭載しています。バージョンからのデフォルト HCIコマンドのフィードバックはドキュメントと互換性がありますが、波形は見えません。システムや手順に何か不足している点があれば、ご指摘いただけますでしょうか？これは認証プロセスの一部なのですが、今ここで行き詰まっています。 どうもありがとうございました Re: IW612 Bluetooth RF Test Hello テストのコマンドと結果のスクリーンショットを教えてもらえますか? よろしくお願いいたします。 ショーン

NFC reader library Hello everyone. How to find and download the PN7642 NDA version of the examples and libraries with support for DESFire EV3 cards. I already have an active NDA. Thank you for your support. NFC Reader Library Re: NFC reader library Hello @dbogovic Hope you are doing well. If you already have an active NDA, PN7642 SDK supporting MIFARE DESFire must be requested through the Secure Access Rights by following the instructions from this page: Secure Access Rights | NXP Semiconductors. Also, I would recommend checking the Secure Access Rights FAQs | NXP Semiconductors. Available Secure Resources can be found in PN7642 product page, Software section (Secure). Regards, Eduardo.

MPC5746C FXOSC output frequency Part: MPC5746C (Power Architecture Z4, SDK: NXP MPC57xx platform SDK). In the manual of MPC5746C, it is stated that FXOSC provides 8 -40 MHz output frequency. Please help me in finding the output frequency provided by FXOSC for the following configurations? 1. FXOSC_CTL: OSCBYP = 0 and OSCM = LCP 2. FXOSC_CTL: OSCBYP = 0 and OSCM = FSP 3. FXOSC_CTL: OSCBYP = 1 and OSCM = LCP 4. FXOSC_CTL: OSCBYP = 1 and OSCM = FSP Please consider default values for the other register fields. Thanks. Re: MPC5746C FXOSC output frequency Thanks for your response @petervlna.  How can we find the frequency provided by the crystal/resonator(OSCBYP = 0) and external clock(OSCBYP = 1)? Re: MPC5746C FXOSC output frequency Hello, The FXOSC module does not generate a specific frequency based on the OSCBYP and OSCM settings. The FXOSC output frequency is always equal to the frequency of the external source connected to FXOSC (crystal/resonator when OSCBYP=0, or external clock when OSCBYP=1), within the supported range of 8–40 MHz. Therefore, for all four configurations listed, the FXOSC output frequency is simply the external input frequency. The OSCM setting (LCP/FSP) affects the oscillator operating mode, but does not change the clock frequency. Best regards, Peter Re: MPC5746C FXOSC output frequency @petervlna please provide your support for my FXOSC query mentioned above. 

LLCEの例とU-boot こんにちは、 Goldbox上でLLCEのサンプルを動作させようとしています。 CAN2CANのサンプルコードを少し修正したところ、S32DSからデバッグすると正常に動作しました。 しかし、U-bootから実行しようとすると、実行はされるものの、U-boot自体がハングアップしてしまう。 私が実行しているコマンドは以下のとおりです。 dcache オフ; mw.q 0x34000000 0x0 0x100000; dcache オン fatload mmc 0:2 ${loadaddr} /llce.elf bootm7 ${loadaddr} VTABLE バス上でCANトラフィックは確認できているので例は実行中ですが、U-bootがフリーズしてコマンドを受け付けられなくなりました。 デバッグの結果、問題の原因はPlatformInit()呼び出し、特にクロックを設定するコードにあることが分かりました。 しかし、そのコードを削除すると、サンプルコードは動作しなくなります。 何かご提案はありますか？ Re: LLCE example and U-boot こんにちは、 @GioMusto ご返信ありがとうございます。 はい、S32G2向けであってG3ではありませんが、導入された方法は似ています。 初期バージョンのソフトウェアパッケージに基づいているため、最近のバージョンのソフトウェアの組み合わせを使った際のステップバイステップガイドとは見なせません。 BR チェイン Re: LLCE example and U-boot こんにちは、 @chenyin_h さん、ご返信ありがとうございます。 あなたが投稿したガイドはS32G2用だと分かりました。S32G3でも同じですか？それとも何か違いがありますか？ 注意すべき点について何かご提案はありますか？よくある問題などです。 Re: LLCE example and U-boot こんにちは、 @GioMusto 投稿ありがとうございます。 ご指摘の問題は、M側とA側の間のクロックまたはその他のリソースの競合が原因である可能性があります。 1. S32G製品では、デフォルト設定でA53側で動作するBSPがシステムへの排他的アクセス権を持つことを前提と設計されており、他のソフトウェアコンポーネントによる潜在的な競合を考慮しません。一方、Mコアアプリケーションではクロックやメモリなどの重要なリソースにも触れる可能性があります。重要なリソースに関して、起こりうる競合や再構成を避けるために、コードのあらゆる部分に注意を払う必要があります。 2. M7アプリケーションとLinux BSPを同時に動作させる場合、推奨される方法は、まずM7ブートローダーを起動してリソースを管理することです。これはAN13750で紹介されました BR チェイン

MRF13750H 回路図 MRF13750H-915MHzボードを回路図に変換するにはどうすればよいですか？MRF13750Hのデータシートには、915MHz用のリファレンスボードのレイアウトは含まれていますが、回路図は含まれていません。

NFC读卡器库 大家好。 如何找到并下载支持 DESFire EV3 卡的 PN7642 NDA 版本示例和库？我已经签署了有效的 NDA。 感谢您的支持。 NFC读卡器库 Re: NFC reader library 你好@dbogovic 希望你一切都好。 如果您已经拥有有效的 NDA，则必须通过安全访问权限申请支持 MIFARE DESFire 的 PN7642 SDK，请按照此页面上的说明进行操作：安全访问权限 | NXP 半导体 。另外，我建议您查看NXP 半导体的“安全访问权限常见问题解答” 。 可在PN7642 产品页面的软件部分（安全）中找到可用的安全资源。 问候， 爱德华多。

HSE設置 S32K311 以下の内容はすべて添付ファイルからコピーしたものです。 S32DS バージョン: S32DS.3.5_b220726_win32.x86_64(1).exe RTDバージョン: SW32K3_RTD_R21-11_3.0.0_P07_D2306_DS_updatesite.zip S32K311 サポートパッケージ バージョン: SW32K3_S32DS_3.5.6_D2309.zip SBAFバージョン: SBAF_S32K311_0_0_15_0 ビン ファイル: s32k311_Secure_Baf_0.12.0_0.15.0.6_pb230804.bin.pink HSEバージョン: HSE_FW_S32K311_0_2_40_0 バイナリファイルはs32k311_hse_fw_0.12.0_2.40.0_pb230730.bin.pinkです。 FULL_MEMを使用する セーフブートなし 現在発生している問題 プログラムはここで停止します: `while ( FALSE == HSE_CheckStatus(HSE_STATUS_INIT_OK) );`           Re: HSE INSTALL S32K311 これは補足的なprintf情報です。 DCMROF21: 0x00040000 HSE GPR3: 0x000000C0 Current_SBAF_Version-0x4039c020: 0x00000C00 LC構成ワード -0x4039C02C: 0x00000000 ライフサイクル関連情報 - 0x402AC200: 0x00000000 HSEステータス: 0x00000000 ネットで調べてみたところ、チップに付属しているSBAFは、私が現在使用しているHSEファームウェアを認識しないようです。 Re: HSE INSTALL S32K311 SBAFがHSEファームウェアをフラッシュメモリからHSE_NVMにコピーできなかったことが原因ではないかと疑っています。もしこれが原因であれば、どのように解決すればよいでしょうか？ Re: HSE INSTALL S32K311 これが私が印刷したデータです。 DCMROF21: 0x00040000 HSE GPR3: 0x000000C0 HSEステータス: 0x00000000 HSEファームウェアが起動していません（NVMが空であるか、ファームウェアが破損しています） Re: HSE INSTALL S32K311 こんにちは@iiiddd HSE_CONFIG_GPR3(0x4039C028)の価値について教えていただけますか?ビット0は、HSEファームウェアが存在するかどうかを示します。 BR、VaneB

IW612 蓝牙射频测试 大家好， 我正在尝试对基于 IW612 的模块执行射频测试。为此，我参考了几份文件，例如： AN14310 - NXP 蓝牙 UART 驱动程序集成 AN14114 - Linux 操作系统上的射频测试模式 AN14163 - 蓝牙直连测试模式 还有其他人。 我遇到了一些问题： - 在 5 GHz Wi-Fi 频段中，我无法看到低频信道（接近 5 GHz）生成的波形，只能看到高频信道生成的波形。 - 对于蓝牙，我无法生成经典蓝牙的波形，只能生成 BLE 的波形（使用 hcitool 进行扫描和获取配对信息的命令运行正常，因此我认为这不是硬件问题）。 我的配置中，我使用的是 SoM Variscite Dart IMX8M（版本 2.0），配备基于 IW612 的 2EL 无线电。为了获取波形，我使用了 HackRF。 我使用的是内核版本为 6.6.23 的系统。Yocto 定制版本，固件为 sduart_nw61x_v1.bin.se，默认版本 HCI 命令的反馈与文档相符，但我看不到波形。如果我在系统或生成流程中遗漏了什么，请您帮忙看看。这是认证流程的一部分，现在我卡在这里了。 非常感谢 Re: IW612 Bluetooth RF Test Hello 能否将测试命令和结果截图分享给我们？ 顺祝商祺！ 肖恩

S32 Design Studio for ARM 2018.R1 has expired. The license for S32 Design Studio for ARM 2018.R1 has expired. Please also let us know if there is a separate procedure for renewing or reactivating the license.

PN7221 fails to detect ISO 14443-3B We ported PN7221 in accordance with the document AN14880 PN7160/PN7220 - Android 16 porting guide. During testing, ISO 14443-3B (NfcB) cards cannot be detected. Moreover, after tapping such a card, the NFC function malfunctions and fails to recognize any cards. It is necessary to toggle NFC off and on again to restore normal operation. Relevant logs are attached below for your analysis. ❯ 07-16 09:24:28.515 530 6384 D NxpTml : PN72xx - I2C Read successful..... 07-16 09:24:28.515 530 6384 D NxpNciR : len = 26 > 61051701010001FF010C0B00000000D103860500808001000000 07-16 09:24:28.515 530 6384 D NxpTml : PN72xx - Posting read message..... 07-16 09:24:28.516 530 6387 D NxpHal : read successful status = 0x0 07-16 09:24:28.516 530 6387 D NxpHal : NxpNci: RF Interface = Frame RF 07-16 09:24:28.516 530 6387 D NxpHal : NxpNci: Protocol = Unknown 07-16 09:24:28.516 530 6387 D NxpHal : NxpNci: Mode = B Passive Poll 07-16 09:24:28.516 530 6387 D NxpHal : NCI NTF: RF_DEACTIVATED len=26 type=1 07-16 09:24:28.517 530 6384 D NxpTml : PN72xx - Read requested..... 07-16 09:24:28.517 530 6384 D NxpTml : PN72xx - Invoking I2C Read..... 07-16 09:24:28.517 1599 6381 D libnfc_nci: rw_t4t_send_to_lower: conn_id sent to lower =0 07-16 09:24:28.517 530 542 I android.hardware.nfc2-service.nxp: write 07-16 09:24:28.517 530 6385 D NxpTml : PN72xx - Write requested..... 07-16 09:24:28.517 530 6385 D NxpTml : PN72xx - Invoking I2C Write..... 07-16 09:24:28.519 530 6385 D NxpNciX : len = 12 > 0000091D0000000000080100 07-16 09:24:28.519 530 6385 D NxpTml : PN72xx - I2C Write successful..... 07-16 09:24:28.519 530 6385 D NxpTml : PN72xx - Posting Fresh Write message..... 07-16 09:24:28.519 530 6385 D NxpTml : PN72xx - Tml Writer Thread Running................ 07-16 09:24:28.519 530 6387 D NxpHal : write successful status = 0x0 07-16 09:24:28.520 530 6384 D NxpTml : PN72xx - I2C Read successful..... 07-16 09:24:28.520 530 6384 D NxpNciR : len = 6 > 600603010001 07-16 09:24:28.520 530 6384 D NxpTml : PN72xx - Posting read message..... 07-16 09:24:28.521 530 6387 D NxpHal : read successful status = 0x0 07-16 09:24:28.521 530 6387 D NxpHal : NCI NTF: CORE_GENERIC_ERROR len=6 07-16 09:24:28.521 530 6384 D NxpTml : PN72xx - Read requested..... 07-16 09:24:28.521 530 6384 D NxpTml : PN72xx - Invoking I2C Read..... 07-16 09:24:28.523 530 6384 D NxpTml : PN72xx - I2C Read successful..... 07-16 09:24:28.523 530 6384 D NxpNciR : len = 5 > 0000020000 07-16 09:24:28.523 530 6384 D NxpTml : PN72xx - Posting read message..... 07-16 09:24:28.523 530 6387 D NxpHal : read successful status = 0x0 07-16 09:24:28.524 1599 6381 I libnfc_nci: rw_t3Bt_sm_get_id (): sub_state:WAIT_ENDEF_FILE_CTRL_TLV (17) 07-16 09:24:28.524 1599 6381 D libnfc_nci: rw_t4t_send_to_lower: conn_id sent to lower =0 07-16 09:24:28.524 530 542 I android.hardware.nfc2-service.nxp: write 07-16 09:24:28.524 530 6385 D NxpTml : PN72xx - Write requested..... 07-16 09:24:28.524 530 6385 D NxpTml : PN72xx - Invoking I2C Write..... 07-16 09:24:28.524 530 6384 D NxpTml : PN72xx - Read requested..... 07-16 09:24:28.524 530 6384 D NxpTml : PN72xx - Invoking I2C Read..... 07-16 09:24:28.525 530 6385 D NxpNciX : len = 8 > 0000050036000008 07-16 09:24:28.525 530 6385 D NxpTml : PN72xx - I2C Write successful..... 07-16 09:24:28.525 530 6385 D NxpTml : PN72xx - Posting Fresh Write message..... 07-16 09:24:28.525 530 6385 D NxpTml : PN72xx - Tml Writer Thread Running................ 07-16 09:24:28.525 530 6387 D NxpHal : write successful status = 0x0 07-16 09:24:28.527 530 6384 D NxpTml : PN72xx - I2C Read successful..... 07-16 09:24:28.527 530 6384 D NxpNciR : len = 6 > 600603010001 07-16 09:24:28.528 530 6384 D NxpTml : PN72xx - Posting read message..... 07-16 09:24:28.528 530 6387 D NxpHal : read successful status = 0x0 07-16 09:24:28.528 530 6387 D NxpHal : NCI NTF: CORE_GENERIC_ERROR len=6 07-16 09:24:28.530 530 6384 D NxpTml : PN72xx - Read requested..... 07-16 09:24:28.530 530 6384 D NxpTml : PN72xx - Invoking I2C Read..... 07-16 09:24:28.531 530 6384 D NxpTml : PN72xx - I2C Read successful..... 07-16 09:24:28.532 530 6384 D NxpNciR : len = 14 > 00000B21CBA4729CB97166900000 07-16 09:24:28.532 530 6384 D NxpTml : PN72xx - Posting read message..... 07-16 09:24:28.532 530 6387 D NxpHal : read successful status = 0x0 07-16 09:24:28.533 1599 6381 I libnfc_nci: rw_t3Bt_sm_get_id (): sub_state:???? UNKNOWN SUBSTATE (18) 07-16 09:24:28.533 1599 6381 I libnfc_nci: nfa_rw_update_pupi_id: 07-16 09:24:28.534 530 6384 D NxpTml : PN72xx - Read requested..... 07-16 09:24:28.534 530 6384 D NxpTml : PN72xx - Invoking I2C Read..... Re: PN7221 fails to detect ISO 14443-3B We've upgraded to version 3.2.5, but the test results remain unchanged. 07-17 01:13:52.157 533 542 D NxpHal : FW version found on the device = 0x30205 Re: PN7221 fails to detect ISO 14443-3B Hello @zhangkai  Please update to 3.2.5, you can get the FW file by going: nfc-NXPNFCC_FW/InfraFW/pn7220 at master · NXP/nfc-NXPNFCC_FW Re: PN7221 fails to detect ISO 14443-3B 06-24 10:20:33.259 390 401 D NxpHal : FW version found on the device = 0x302c4 Re: PN7221 fails to detect ISO 14443-3B Hello @zhangkai  which is the version of FW? if it low 3.2.5, please update to the newest, and test again. If still has question, please provide full log to us.

LED 的 IO 扩展 我目前正在设计用于定制测量设备的开关矩阵板。 为了路由信号，我计划使用光中继器，准确地说是 G3VM-61DR1。 所以我需要控制超过 250 个！以某种方式使用 LED（1.5-1.8V 6-8mA）。 同时开启的设备数量将少于25台。 供电电压为3.3V或更低，温度应在40°C左右。 我们只需要打开或关闭它们，不需要调光或PWM调光。 我不想使用LED驱动器，因为它可能会引入噪声。 我无法使用传统的矩阵式电路，因为无法预知哪些开关会同时处于开启状态。 因此，唯一的选择是为每个继电器/LED 提供一个独立的输出，您的 IO 扩展器看起来很有希望实现这一点，例如PCAL6524 。 由于通道数量较多，我希望尽可能减少每个通道的元器件数量，因此我有几个问题： 我能否依赖 Agile IO 设备的 7.5mA 电流设置，而省略 LED 串联电阻？ 如果可以的话，可能会有哪些副作用？ 由于这些设备最初配置为输入，因此当它们用于控制 LED 时，某些设备会经历高电流（例如，PCA9535A数据手册第 14/15 页）。对于这么多通道来说，为每个通道使用上拉电阻的传统解决方法并不理想。这是否也会影响 Agile IO 设备？ 能否通过给 LED 提供 3.3V 电压，给扩展器提供 1.65V 电压来解决这个问题？ 先感谢您 奥托

S32DS 3.4 ライセンスの問題 NXPチームの皆様へ S32DS 3.4の再アクティベーションを試みましたが、できず、下の画像のようなメッセージが表示されました。現在、古いコンピューターでライセンスを復元することができません。この問題を解決するお手伝いをしていただけないでしょうか？よろしくお願いいたします。

i.MX8M Plus DDR4-3200 EVK 设计文件和 DDR4 布局指南 你好 ， 我们希望采用 i.MX8M Plus+DDR4 设计我们的产品。 NXP能否向我们提供i.MX8M Plus+DDR4-3200的设计文件（sch和.brd）以及DDR4布局指南文档？

imx93でLPUART8を使用してコンソールを有効にする チームの皆さん、こんにちは。 i.MX93 EVKキットでは、 LPUART8をコンソールとして使用するボードを起動しようとしていますが、デフォルトのコンソールはLPUART1です。つまり、 u-boot dts、linux-imx dts、imx93_evk.c、imx93_evk.hで変更を行いました。 しかし、シリアルログを確認できず、EVKキットJ1001ヘッダーのピン32&33 （LPUART8のALTモード）を使用して確認しました。この設定も機能しません。変更内容と手順を教えてください。 よろしくお願いします。 ロビー Re: Enabling console using LPUART8 for imx93 こんにちは、 @AldoG さん。 LPUART8も使用しています 問題は、オプティーデバッグを有効にするとボードがハングアップして起動しないことです。CFG_TEE_CORE_LOG_LEVEL=3 U-Boot SPL 2024.04 (2026年3月27日 04:41:39 +0000) SOC: 0xa1009300 LC: 0x2040010 PMIC: オーバードライブ電圧モード Vx読み取りカウント(2728)がVxしきい値(1763)を超えているため、起動を続行します。 DDR: 3733MTS M33準備OK 通常起動 BOOTROMから起動しようとしています ブートステージ:プライマリブート 画像オフセット 0x0、ページサイズ 0x200、IVT オフセット 0x0 ROM_APIを使用して0x54000からイメージをロードします よろしくお願いいたします。 ラク**ブリープ** Re: Enabling console using LPUART8 for imx93 こんにちは、 今は動作してよかったですが、画像互換性については無理だと思います。たとえプロセッサがほぼ他のプロセッサよりダウングレードであっても、i.MX91用のイメージを自分で作成する必要がありますが、変更したもののほとんどは再利用できます。 よろしくお願いいたします。 アルド。 Re: Enabling console using LPUART8 for imx93 @AldoG さん、ありがとうございます。 今は正常に動作しています。i.mx93 イメージは imx91 と互換性がありますか。 よろしくお願いします。 ロビー。 Re: Enabling console using LPUART8 for imx93 こんにちは、 変更はすべて正しいです。ペリフェラルでクロックを有効にする設定が見落とされています。起動時にはデフォルトで有効になっていないためです。 /arch/arm/mach-imx/imx9/native/clock.c にて mxc_get_clock(enum mxc_clock clk)関数では、次のように追加します: リターンccm_clk_root_get_rate(LPUART8_CLK_ROOT); In Void init_uart_clk(U32インデックス)関数加算: CASE LPUART8_CLK_ROOT: /* 24歳男性 */ ccm_lpcg_on(CCGR_URT8、偽); ccm_clk_root_cfg(LPUART8_CLK_ROOT、OSC_24M_CLK、1); ccm_lpcg_on(CCGR_URT8、真); 休憩; また、/board/freescale/imx93_evk/imx93_evk.c でもご覧ください。 関数 int board_early_init_f(void) 加算: init_uart_clk(LPUART8_CLK_ROOT); この変更は同僚によって行われ、EVKで正しく動作しています。 よろしくお願いいたします。 アルド。 Re: Enabling console using LPUART8 for imx93 @AldoG さん、ありがとうございます。 応答に関しては、i.MX93 EVK はデフォルトのコンソール ポートとして LPUART1 を使用しますが、私のカスタム ボードは LPUART8 に設定されています。コンソールをLPUART1からLPUART8に変更し、ヘッダーJ1001を確認する必要があります。そのため、私は以下の変更を行いました。 u-boot-imx: lpuart8ノードを追加し、lpuart1とiomuxを無効にしました。 /configs/imx93_evk.h 内の "console= ttyLP7 ,115200 earlycon\0" \ を "ttyLP0" に変更しました。ファイル。 追加した static iomux_v3_cfg_t const uart_pads[] = { // MX93_PAD_UART1_RXD__LPUART1_RX | MUX_PAD_CTRL(UART_PAD_CTRL), // MX93_PAD_UART1_TXD__LPUART1_TX | MUX_PAD_CTRL(UART_PAD_CTRL), MX93_PAD_GPIO_IO13__LPUART8_RX | MUX_PAD_CTRL(UART_PAD_CTRL) MX93_PAD_GPIO_IO12__LPUART8_TX | MUX_PAD_CTRL(UART_PAD_CTRL) }; /imx93_evk/imx93_evk.c 内ファイル。 Linux-IMX: lpuart8ノードを追加し、lpuart1とiomuxを無効にしました。 imx.atf: /include/platform_def.h ファイル内の IMX_LPUART_BASE U(0x426a0000) を U(0x44380000) に変更しました。 メタフレッシュスケール: /conf/machine/imx93-11x11-lpddr4x-evk.conf 内の SERIAL_CONSOLES = "115200;ttyLP7" を変更しました。このファイルには、ヘッダーファイル /conf/machine/include/imx93-evk.inc が含まれています。 optee-os: set(CFG_UART_BASE UART1_BASE) を set(CFG_UART_BASE UART8_BASE) に変更しました。 詳細情報については、変更内容の画像を含むzipフォルダを追加してください。内容を確認して、最新情報をお知らせください。 よろしくお願いします。 ロビー よろしくお願いします。 ロビー Re: Enabling console using LPUART8 for imx93 こんにちは、 変更点を教えてもらえますか?正しく行っているか確認したいので。 また、使っているLinuxバージョンも教えてください。 よろしくお願いいたします。 アルド。 Re: Enabling console using LPUART8 for imx93 この問題の解決にご協力ください。すべてのパスを変更しました。

关于 MRF300AN 27MHz 参考设计中 C16 电容额定值的问题 您好，NXP支持团队， 我目前正在审查 MRF300AN 27MHz 参考设计，对输出端的电容 C16 有一个疑问。 根据我手头的物料清单（例如，来自 Farnell 的数据手册），C16 被指定为 39,000 pF (39 nF) / 50V 的贴片电容（ATC 零件号 200B393KT50XT） 。鉴于 MRF300AN 的工作漏极电压为 50V，且输出级需处理高射频功率（高达 300W 以上），我担心在此位置使用 50V 额定值的电容可能不足以保证长期可靠运行。 我的问题是： 物料清单中 C16 的额定电压为 50V 是否正确，还是可能是笔误？ 在这个电路中，C16 的具体作用是什么？它是输出匹配网络的一部分、直流阻隔电容，还是旁路/去耦电容？ 如果它确实是射频输出路径中的直流阻隔或匹配电容，那么使用更高电压额定值（例如 100V 或更高）的电容来处理电压瞬变和驻波岂不是更合适？ 非常感谢您能就此事作出澄清。感谢您的时间和支持。 顺祝商祺！

RT1170 NVCC_XXX 电源时序和未使用的 I/O 组 你好， 1 - 我想问一下，在 DCDC_IN 和 Pswitch 开启（内核也开启）的情况下，关闭未使用的 IO 组 NVCC_XXX 的电源是否安全，因为没有未使用的 IO 组引脚由外部驱动。 2 - 另外，为了维持 IO 状态，是否可以保持某个 IO 存储体开启，而其他存储体关闭？ 提前致谢

Enabling console using LPUART8 for imx93 Hi team,                  I'm trying to boot a board which uses LPUART8 as console but LPUART1 default console in i.MX93 EVK kit. So I had done the changes in u-boot dts, linux-imx dts,imx93_evk.c and imx93_evk.h. But unable to watch serial logs and same I checked using EVK kit J1001 header pin32&33 which are ALT modes of LPUART8. This configuration also doesn't work. Please let me know the changes need to be applied and also let me know the path. Thanks  Robbi Re: Enabling console using LPUART8 for imx93 Hi @AldoG , We are also using LPUART8 the issue is when we enable optee debug board hangs does not bootup, CFG_TEE_CORE_LOG_LEVEL=3 U-Boot SPL 2024.04 (Mar 27 2026 - 04:41:39 +0000) SOC: 0xa1009300 LC: 0x2040010 PMIC: Over Drive Voltage Mode Vx read count(2728) is greater than Vx threshold(1763) continue booting DDR: 3733MTS M33 prepare ok Normal Boot Trying to boot from BOOTROM Boot Stage: Primary boot image offset 0x0, pagesize 0x200, ivt offset 0x0 Load image from 0x54000 by ROM_API Thanks & Regards, Rak**bleep**h Re: Enabling console using LPUART8 for imx93 Hello, Glad that it is working now, regarding image compatibility I would say no, since even if the processor is practically a downgrade of the other it would require to create your own image for the i.MX91 but you may reuse almost all of your changes. Best regards/Saludos, Aldo. Re: Enabling console using LPUART8 for imx93 Thanks @AldoG ,                           It is working now. Is i.mx93 Image compactible for imx91. Thanks Robbi. Re: Enabling console using LPUART8 for imx93 Hello, All your changes are correct, you're missing some configuration for the clock to be enabled on the peripheral, since at boot time this is not being on by default. at /arch/arm/mach-imx/imx9/native/clock.c  in mxc_get_clock(enum mxc_clock clk) function add: return ccm_clk_root_get_rate(LPUART8_CLK_ROOT); in void init_uart_clk(u32 index) function add: case LPUART8_CLK_ROOT:  /* 24M */  ccm_lpcg_on(CCGR_URT8, false);  ccm_clk_root_cfg(LPUART8_CLK_ROOT, OSC_24M_CLK, 1);  ccm_lpcg_on(CCGR_URT8, true);  break; Also at /board/freescale/imx93_evk/imx93_evk.c in function int board_early_init_f(void) add: init_uart_clk(LPUART8_CLK_ROOT); This changes have been made and tested by a colleague and are working correctly on the EVK. Best regards/Saludos, Aldo. Re: Enabling console using LPUART8 for imx93 Thanks @AldoG ,                           For the response, i.MX93 EVK uses LPUART1 as default console port, but as my custom board is configured for LPUART8. I need to change my console from LPUART1 to LPUART8 and check in Header J1001. For that the modifications I had done: u-boot-imx: Added lpuart8 node and disabled lpuart1 along with iomux. changed "console=ttyLP7,115200 earlycon\0" \ from ttyLP0" in /configs/imx93_evk.h file. Added  static iomux_v3_cfg_t const uart_pads[] = { // MX93_PAD_UART1_RXD__LPUART1_RX | MUX_PAD_CTRL(UART_PAD_CTRL), // MX93_PAD_UART1_TXD__LPUART1_TX | MUX_PAD_CTRL(UART_PAD_CTRL),     MX93_PAD_GPIO_IO13__LPUART8_RX | MUX_PAD_CTRL(UART_PAD_CTRL),     MX93_PAD_GPIO_IO12__LPUART8_TX | MUX_PAD_CTRL(UART_PAD_CTRL), }; in /imx93_evk/imx93_evk.c file. linux-imx: Added lpuart8 node and disabled lpuart1 along with iomux. imx-atf: changed IMX_LPUART_BASE  U(0x426a0000) from  U(0x44380000) in /include/platform_def.h file. meta-fresscale: changed SERIAL_CONSOLES = "115200;ttyLP7" in /conf/machine/imx93-11x11-lpddr4x-evk.conf which includes header /conf/machine/include/imx93-evk.inc file. optee-os: changed set(CFG_UART_BASE UART1_BASE) to set(CFG_UART_BASE UART8_BASE). For more info add zip folder which contains images of changes done. Please go through it and let me know update. Thanks Robbi Thanks  Robbi Re: Enabling console using LPUART8 for imx93 Hello, Could you share the changes you have made, so I could check those are made correctly? Also, please share the Linux version you are working with. Best regards/Saludos, Aldo. Re: Enabling console using LPUART8 for imx93 Please help on this issue modified all paths.