i.MX95: EdgeLock Enclave Key Import Error - SAB CMD [0x47] Resp [0x1829] (Invalid Signature) Hi Team, We are currently working on importing a private key to an i.MX95 device following the guidelines in application note AN14898. Environment & References: Target Device: i.MX95 Demo Application: imx_sec_apps/imx-ele-apps SPSDK Version: Latest standard toolset Activities Completed So Far: Installed Python, pip, and the SPSDK toolset. Successfully built both the Host and Device applications. Copied device/bin/ele_key_import and device/scripts/run_test_on_board.sh to our target i.MX95 hardware. Executed the device-side flow to generate nxp_prod_ka_puk.bin. Transferred nxp_prod_ka_puk.bin back to our host environment. Generated SRK keys (secp384r1) using the SPSDK utility according to the SPSDK Documentation since we do not have final production keys yet. Generated the signed_msg.bin on the host side using the standard key import template (with the -k parameter set to secp384r1). Transferred the generated signed_msg.bin to the i.MX95 hardware. Command used to generate signed message: nxpimage signed-msg export -c key_exchange_temp.yaml -w assets Attached key_exchange_temp.yaml for reference. When running run_test_on_board.sh on the i.MX95 target device, all files are found, but the EdgeLock Enclave rejects the signature on the signed message block.Here is our target terminal log: nxp_prod_ka_puk.bin exists. oem_public_key.pem exists. signed_msg.bin exists. Hello, World! Jul 16 2026:06:54:40 9547bbd Signed Message: 728 bytes 02d802890200000000000000b8000000000000000000000000000000000000000000000000000000000000000000000000000000e6a7000000004701000000000000000000000000000000004707000000454c45090102090000000000920001010000000040000009010008000000000100000000000070577819deccdf2670d801e8f4291d3539081da49b1e1b63d55039e5993242b30f0000000000000000000000000000000000000000000000000000000000000000011c029000001000b40100000000000000a4015a01000000d7340143e14c00270102000030003000c2a99777d1fc00dc7e14d3d43ac3f68a44d9b52c882d3c09eac0db7fac1901242576bac6143785e5815db546e385d81000000000000000000000000000000000e14c00270102000030003000e358e1159c0cb645e7059c1b04b49e39b3563167472507278245d4dee439dd32e7ce3da413e397cbd7959cf147d25c2300000000000000000000000000000000e14c00270102000030003000482fb4f1ceb6e266221b0a13dbbb04c637a1c238b76b108397e98eb4557cafb2075036e05b9a0ee4fa6aa09a5f3951e500000000000000000000000000000000e14c00270102000030003000c93a6b4881ae912da31da8249e4f58473eb88cc1dc46f5ec6d363dc52b8a5c12c91e711ad726153d382dabbe6bef27cc000000000000000000000000000000000068005d00000000a5e31e11bfb02c62756d9d3ba5152768e5bea9aab8f3f13ccf3bd287a0438e9708088cafc5671e2aaf1bc3b413457b6a59a691dcef672fa65dac12ed328effac963c41ec0200b0a9acf67e0f2755f752872f77d2c20d6987f80e8008ac26de3d006800d800000000f4cf9cc965b3643d5dc5c5070a506196649daf898d328afd18e88eb9ece96e39646bf6385b9d42e1fc2f93f07f66e9c8c914becef9394c0c3cf549766483c7f94b6a9325bea51b79280eb76484e064637570c0ef7387ec0ffb8398ec36966c3a00000000 OEM Import PUK: 65 bytes 0451c46d24d30864c5275c634a3a339949654b34c0a4f294a8c107c504360ff4b55044918b71b16109a7bbfba8fbcf49b91720ad8e9c0109e6b2eed8f6a504ab64 hsm_open_session success hsm_open_key_store_service success hsm_open_key_management_service success SAB Error: SAB CMD [0x47] Resp [0x1829] - Invalid Signature in SIGNED message. hsm_key_exchange failed err:0xfe Key exchange failed: 254 Any insight on resolving this signature verification issue for the i.MX95 would be greatly appreciated. Thanks, Ankit Agrawal Re: i.MX95: EdgeLock Enclave Key Import Error - SAB CMD [0x47] Resp [0x1829] (Invalid Signature) Hi @Ankit_Agrawal  I am wondering if you burn SRKH  after SRK generation.  for necessary sign.yaml file please check my attached file.  Please try below command (precondition is you should have flash.bin: bootloader of system) to generate SRKH.   nxpimage ahab sign -c sign.yaml -b flash.bin -o flash_directsign.bin -fs outputs output will be as below. and from the ouputs folder, you could see bcf file(ahab_oem0_srk0_hash_nxpele.bcf).  you could follow below fuse command  (index 128 ~143) that you need to fuse for SRKH.  # nxpele AHAB SRKH fuses programming script # Generated by SPSDK 3.4.0 # Family: mimx9596, Revision: latest # Value: 0xCCC0605919B6400771CF88A002FB6BF27DFA9CE09BAD94516DD7E4D399369A8FF5A6A1A671809DF4A71A7CB208B4EDC009CDF3FF25EC074DECBBEE8300D5D44C # Description: SHA512 hash digest of hash of four SRK keys # Grouped register name: SRKH # OTP ID: OEM_SRKH0, Value: 0x5960C0CC write-fuse --index 128 --data 0x5960C0CC # OTP ID: OEM_SRKH1, Value: 0x0740B619 write-fuse --index 129 --data 0x740B619 # OTP ID: OEM_SRKH2, Value: 0xA088CF71 write-fuse --index 130 --data 0xA088CF71 # OTP ID: OEM_SRKH3, Value: 0xF26BFB02 write-fuse --index 131 --data 0xF26BFB02 # OTP ID: OEM_SRKH4, Value: 0xE09CFA7D write-fuse --index 132 --data 0xE09CFA7D # OTP ID: OEM_SRKH5, Value: 0x5194AD9B write-fuse --index 133 --data 0x5194AD9B # OTP ID: OEM_SRKH6, Value: 0xD3E4D76D write-fuse --index 134 --data 0xD3E4D76D # OTP ID: OEM_SRKH7, Value: 0x8F9A3699 write-fuse --index 135 --data 0x8F9A3699 # OTP ID: OEM_SRKH8, Value: 0xA6A1A6F5 write-fuse --index 136 --data 0xA6A1A6F5 # OTP ID: OEM_SRKH9, Value: 0xF49D8071 write-fuse --index 137 --data 0xF49D8071 # OTP ID: OEM_SRKH10, Value: 0xB27C1AA7 write-fuse --index 138 --data 0xB27C1AA7 # OTP ID: OEM_SRKH11, Value: 0xC0EDB408 write-fuse --index 139 --data 0xC0EDB408 # OTP ID: OEM_SRKH12, Value: 0xFFF3CD09 write-fuse --index 140 --data 0xFFF3CD09 # OTP ID: OEM_SRKH13, Value: 0x4D07EC25 write-fuse --index 141 --data 0x4D07EC25 # OTP ID: OEM_SRKH14, Value: 0x83EEBBEC write-fuse --index 142 --data 0x83EEBBEC # OTP ID: OEM_SRKH15, Value: 0x4CD4D500 write-fuse --index 143 --data 0x4CD4D500 you could use below command to burn SRKH nxpele -f mimx9596 batch outputs\ahab_oem0_srk0_hash_nxpele.bcf If you burn the SRKH already but failed with below invalid singing, please share the singed_message.bin to us.  with your SRKH (including srk output all).  Re: i.MX95: EdgeLock Enclave Key Import Error - SAB CMD [0x47] Resp [0x1829] (Invalid Signature) Hello @Ankit_Agrawal, Our internal team is reviewing your issue and will update you accordingly. In the meantime, please review the case below, which is similar to the issue you are encountering. The suggested solution is to verify that the fuse_version matches correctly. https://community.nxp.com/t5/i-MX-Processors/hsm-import-key-returns-with-0xF0-Bad-Signature/td-p/2163777 Thank you. Best Regards, Richard

Request for Reference Documentation: Integrating Ai tools with Cody Chat in S32DS Dear NXP Community Team, I am currently working with S32 Design Studio and using the Cody Chat feature available in the IDE. I would like to know whether it is possible to integrate external AI models such as OpenAI ChatGPT and Anthropic Claude into the Cody Chat section of S32 Design Studio. My requirement is to use an AI assistant directly inside S32DS for activities such as: C/C++ code generation and explanation Embedded C development Debugging compiler and linker errors CAN, SPI, I2C, UART and ADC development S32K3/S32K344 development Understanding and working with the current S32DS project context I found that the official Sourcegraph Cody documentation describes support for both OpenAI and Anthropic models, including model configuration and Bring Your Own Key (BYOK) options. Could you please clarify: Is the Cody integration used in S32 Design Studio capable of connecting to external AI providers such as ChatGPT/OpenAI and Claude? Can we configure our own API key for these AI providers in the Cody Chat section? Is there any official NXP documentation, S32DS documentation, Cody documentation, or example project explaining how to configure or integrate external AI models with Cody in S32DS? If this functionality is not directly supported in the current S32DS version, is there an official method to extend the Cody/Eclipse plugin to support external AI providers? Are there any restrictions in the S32DS implementation of Cody compared with the standard Sourcegraph Cody implementation? For reference, I found the following Sourcegraph documentation regarding supported LLMs and model configuration: Supported LLMs Cody Model Configuration Cody Model Configuration Examples Could you please provide the appropriate NXP reference documentation or recommended procedure for implementing this in S32DS? Thank you for your support. Best regards, Aravind Togaralli

Zephyr SDKをVS Codeにインポートする際にエラーが発生しました。 こんにちは、NXPさん。 画像に示すように、Zephyr SDKのインポートが繰り返し失敗します。原因は何でしょうか？また、どのようにトラブルシューティングすればよいでしょうか？ 魔法を解くテストもしてみましたが、結果は同じでした。 MCXA Re: VS Code 导入Zephyr SDK出现error こんにちは、 @hadden178さん MCUXpresso上でVS Codeを使ってテストしてみました。 正常にインポートできたので、GitHubリポジトリには問題がないようです。 ログに基づいて remote: Enumerating objects: 3105, done. remote: Counting objects: 100% (1405/1405) remote: Compressing objects: 100% (433/433) error: RPC failed; curl 56 Recv failure: Connection was reset おそらくネットワーク接続の問題だと思います。 リポジトリを手動で更新するには、`nxp\frdm_mcxa156`フォルダで`west update`コマンドを実行してみてください。 BR ハリー

VS Code 导入Zephyr SDK出现error Hi NXP, 如图导入Zephyr SDK时，一直失败，请问是什么原因，如何排除？ 另外测试过打开魔法，也是一样的结果。 MCXA Re: VS Code 导入Zephyr SDK出现error Hi @hayden178  我刚刚在我的MCUXpresso for vscode测试了一下。 我这边可以成功导入。说明git hub仓库是没有问题的。 根据您的log remote: Enumerating objects: 3105, done. remote: Counting objects: 100% (1405/1405) remote: Compressing objects: 100% (433/433) error: RPC failed; curl 56 Recv failure: Connection was reset 我认为大概率是网络连接问题。 您可以尝试在您的nxp\frdm_mcxa156文件夹下运行west update手动更新仓库。 BR Harry

MCUXpressoはメンテナンスのため一時的にサービスを停止します。 公式のMCUXpresso IDEは提供終了になるのでしょうか？1年以上アップデートされておらず、バグだらけです。その一方で、STM32CUBIDEは既に大きくリードしています。 アナログ（ADC｜CMP｜DAC｜オペアンプ）

MCUXpresso is being shut down for maintenance. Is the official MCUXpresso IDE going to be discontinued? It hasn't been updated in over a year, and it's riddled with bugs. Meanwhile, STM32CUBIDE has already pulled far ahead. Analog (ADC|CMP|DAC|OpAmps)

MIPI-DSI on an iMX95 no clock output Software summary ------------------------------------------------------------ Bootloader: U-Boot Kernel version: 6.6.138-7.6.1-devel #1 SMP PREEMPT Fri May 8 12:46:27 UTC 2026 Kernel command line: root=PARTUUID=74fae1d2-02 ro rootwait console=tty1 console=ttyLP0,115200 Distro name: NAME="TDX Wayland with XWayland Upstream" Distro version: VERSION_ID=7.6.1-devel-20260728203137-build.0 Distro variant: - Hostname: bmr-verdin-imx95-08828817 ------------------------------------------------------------ Hardware info ------------------------------------------------------------ HW model: Toradex Verdin iMX95 WB on Verdin Development Board Toradex version: 0089 V1.0C Serial number: 08828817 Processor arch: aarch64 ------------------------------------------------------------ We have a custom carrier board with the Toradex Verdin iMX95. We are running the Toradex multimedia image with customizations (the base device tree is imx95-verdin-wifi-dev.dts). We have a custom display from YES Optoelectronics (7” 1024x600) that is a MIPI-DSI 4 lane interface. I used the device tree and driver model from the raydium rm67191 as the starting point. I am able to get the power supply timing correct on startup and the backlight comes on and the BIST works (there is a pin on the display that can be pulled high for BIST), so I believe the display is working. All four data lanes show single-ended activity but the CLK lines are at 0 volts. At power up the CLK lines start at around 200mV and then they go to 1.2 volts for a little bit but then they go to 0 volts and they stay at 0 volts. I know the verdin SoM works because I can get the RVT70HSDNWCA0 display to work on a Mallow carrier board. The driver goes through probe → add panel → get modes → prepare → enable. Am I forgetting to turn on or configure a clock somewhere maybe? What does it mean when the CLK signals (both P and N) are at 0 volts? My overlay looks like /dts-v1/; /plugin/; &mipi_dsi { status = "okay"; panel@0 { compatible = "yes,ytc700tlbd"; reg = <0>; reset-gpios = <&gpio2 17 1>;//GPIO_ACTIVE_HIGH>; power-supply = <&reg_vcc_disp_dvdd>; backlight = <&lvds_backlight>; dsi-lanes = <4>; port@0 { reg = <0>; panel1_in: endpoint { remote-endpoint = <&mipi1_panel_out>; }; }; }; ports { /delete-node/ port@1; port@1 { reg = <1>; mipi1_panel_out: endpoint { remote-endpoint = <&panel1_in>; }; }; }; }; &displaymix_irqsteer { status = "okay"; }; &dpu { assigned-clocks = <&scmi_clk 80>, //IMX95_CLK_DISP1PIX>, <&scmi_clk 18>, //IMX95_CLK_VIDEOPLL1_VCO>, <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-parents = <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-rates = <0>, <3360000000>, <420000000>; status = "okay"; }; &pixel_interleaver { #address-cells = <1>; #size-cells = <0>; status = "okay"; channel@0 { reg = <0>; status = "okay"; }; }; &display_pixel_link { status = "okay"; }; Can someone confirm they were able to get a MIPI-DSI display to work with the iMX95? Any help would be appreciated!  Graphics & Display Linux Multimedia Re: MIPI-DSI on an iMX95 no clock output Also, here is what my clock summary looks like. cat /sys/kernel/debug/clk/clk_summary | grep -iE "mipi|dsi|dpu|display" ldbpll_vco 0 0 0 4800000000 0 0 50000 Y 4b400000.display-controller ldb_vco ldb_pll_div7 0 0 0 342857142 0 0 50000 Y 4b400000.display-controller ldb mipiphypllbypas 0 0 0 420000000 0 0 50000 Y deviceless no_connection_id disp1pix 1 1 0 46666666 0 0 50000 Y 4b400000.display-controller pix dispapb 4 5 0 133333333 0 0 50000 Y 4b400000.display-controller apb camapb 3 6 0 133333333 0 0 50000 Y 4acf0000.dsi pclk dispocram 1 1 0 400000000 0 0 50000 Y 4b400000.display-controller ocram dispaxi 1 1 0 800000000 0 0 50000 Y 4b400000.display-controller axi mipitestbyte 0 0 0 24000000 0 0 50000 Y deviceless no_connection_id mipiphypllref 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi ref mipiphycfg 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi cfg Re: MIPI-DSI on an iMX95 no clock output The target pixel clock is 51.2MHz. Re: MIPI-DSI on an iMX95 no clock output Hi @dastotz  Please share the screen's pixel clock. Best Regards, Zhiming

iMX95上のMIPI-DSIにはクロック出力がありません Software summary ------------------------------------------------------------ Bootloader: U-Boot Kernel version: 6.6.138-7.6.1-devel #1 SMP PREEMPT Fri May 8 12:46:27 UTC 2026 Kernel command line: root=PARTUUID=74fae1d2-02 ro rootwait console=tty1 console=ttyLP0,115200 Distro name: NAME="TDX Wayland with XWayland Upstream" Distro version: VERSION_ID=7.6.1-devel-20260728203137-build.0 Distro variant: - Hostname: bmr-verdin-imx95-08828817 ------------------------------------------------------------ Hardware info ------------------------------------------------------------ HW model: Toradex Verdin iMX95 WB on Verdin Development Board Toradex version: 0089 V1.0C Serial number: 08828817 Processor arch: aarch64 ------------------------------------------------------------ Toradex Verdin iMX95を搭載したカスタムキャリアボードをご用意しております。私たちはカスタマイズを施したToradexマルチメディアイメージを実行しています（ベースとなるデバイスツリーはimx95-verdin-wifi-dev.dtsです）。 YES Optoelectronicsのカスタムディスプレイ(7インチ、1024x600)があり、これはMIPI-DSI 4レーンインターフェースです。Raydium rm67191のデバイスツリーとドライバーモデルを出発点として使いました。起動時に電源のタイミングを正しく設定でき、バックライトも点灯し、BISTも動作します(ディスプレイにピンがあり、BIST用に高く引くことができます)ので、ディスプレイは動作していると思います。 4つのデータレーンはすべてシングルエンド動作を示しているが、CLKラインは0ボルトである。電源投入時、CLKラインは約200mVから始まり、その後少しの間1.2ボルトまで上昇しますが、その後0ボルトになり、0ボルトのままになります。 Verdin SoMが動作するのは、RVT70HSDNWCA0ディスプレイをMallowキャリアボードで動作させることができるからです。 ドライバーはプローブを経→てパネルを追加→モードを取得し→準備→有効にします。 もしかして、どこかで時計の電源を入れ忘れたり、設定し忘れたりしているのでしょうか？ CLK信号（P信号とN信号の両方）が0ボルトの場合、それはどういう意味ですか？ 私のオーバーレイはこんな感じです /dts-v1/; /plugin/; &mipi_dsi { status = "okay"; panel@0 { compatible = "yes,ytc700tlbd"; reg = <0>; reset-gpios = <&gpio2 17 1>;//GPIO_ACTIVE_HIGH>; power-supply = <&reg_vcc_disp_dvdd>; backlight = <&lvds_backlight>; dsi-lanes = <4>; port@0 { reg = <0>; panel1_in: endpoint { remote-endpoint = <&mipi1_panel_out>; }; }; }; ports { /delete-node/ port@1; port@1 { reg = <1>; mipi1_panel_out: endpoint { remote-endpoint = <&panel1_in>; }; }; }; }; &displaymix_irqsteer { status = "okay"; }; &dpu { assigned-clocks = <&scmi_clk 80>, //IMX95_CLK_DISP1PIX>, <&scmi_clk 18>, //IMX95_CLK_VIDEOPLL1_VCO>, <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-parents = <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-rates = <0>, <3360000000>, <420000000>; status = "okay"; }; &pixel_interleaver { #address-cells = <1>; #size-cells = <0>; status = "okay"; channel@0 { reg = <0>; status = "okay"; }; }; &display_pixel_link { status = "okay"; }; 誰か、iMX95でMIPI-DSIディスプレイを動作させられたか確認できますか? どんな助けでもいただければ幸いです！ グラフィックスとディスプレイ Linux マルチメディア Re: MIPI-DSI on an iMX95 no clock output また、私の時計の概要は以下のようになっています。 cat /sys/kernel/debug/clk/clk_summary | grep -iE "mipi|dsi|dpu|display" ldbpll_vco 0 0 0 4800000000 0 0 50000 Y 4b400000.display-controller ldb_vco ldb_pll_div7 0 0 0 342857142 0 0 50000 Y 4b400000.display-controller ldb mipiphypllbypas 0 0 0 420000000 0 0 50000 Y deviceless no_connection_id disp1pix 1 1 0 46666666 0 0 50000 Y 4b400000.display-controller pix dispapb 4 5 0 133333333 0 0 50000 Y 4b400000.display-controller apb camapb 3 6 0 133333333 0 0 50000 Y 4acf0000.dsi pclk dispocram 1 1 0 400000000 0 0 50000 Y 4b400000.display-controller ocram dispaxi 1 1 0 800000000 0 0 50000 Y 4b400000.display-controller axi mipitestbyte 0 0 0 24000000 0 0 50000 Y deviceless no_connection_id mipiphypllref 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi ref mipiphycfg 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi cfg Re: MIPI-DSI on an iMX95 no clock output 目標ピクセルクロックは51.2MHzです。 Re: MIPI-DSI on an iMX95 no clock output こんにちは、 @dastotzさん 画面のピクセルクロックを共有してください。 よろしくお願いします、 志明

iMX95 上的 MIPI-DSI 没有时钟输出 Software summary ------------------------------------------------------------ Bootloader: U-Boot Kernel version: 6.6.138-7.6.1-devel #1 SMP PREEMPT Fri May 8 12:46:27 UTC 2026 Kernel command line: root=PARTUUID=74fae1d2-02 ro rootwait console=tty1 console=ttyLP0,115200 Distro name: NAME="TDX Wayland with XWayland Upstream" Distro version: VERSION_ID=7.6.1-devel-20260728203137-build.0 Distro variant: - Hostname: bmr-verdin-imx95-08828817 ------------------------------------------------------------ Hardware info ------------------------------------------------------------ HW model: Toradex Verdin iMX95 WB on Verdin Development Board Toradex version: 0089 V1.0C Serial number: 08828817 Processor arch: aarch64 ------------------------------------------------------------ 我们有一块定制的载板，上面装有 Toradex Verdin iMX95。我们正在运行经过定制的 Toradex 多媒体映像（基本设备树为 imx95-verdin-wifi-dev.dts）。 我们有一块来自 YES Optoelectronics 的定制显示屏（7 英寸 1024x600），它采用 MIPI-DSI 4 通道接口。我以raydium rm67191的设备树和驱动程序模型为起点。我能够在启动时正确设置电源时序，背光灯会亮起，并且 BIST 功能正常（显示屏上有一个引脚可以拉高以启动 BIST），所以我认为显示屏是可以正常工作的。 所有四个数据通道均显示单端活动，但时钟线为 0 伏。上电时，CLK 线电压从大约 200mV 开始，然后短暂地升至 1.2 伏，但随后降至 0 伏并保持在 0 伏。 我知道 Verdin SoM 可以工作，因为我可以让 RVT70HSDNWCA0 显示屏在 Mallow 载板上工作。 驱动程序依次执行探测 → 添加面板 → 获取模式 → 准备 → 启用。 我是不是忘了打开或设置某个时钟？ 当 CLK 信号（P 和 N 均为 0 伏）为 0 伏时，这意味着什么？ 我的叠加层看起来像 /dts-v1/; /plugin/; &mipi_dsi { status = "okay"; panel@0 { compatible = "yes,ytc700tlbd"; reg = <0>; reset-gpios = <&gpio2 17 1>;//GPIO_ACTIVE_HIGH>; power-supply = <&reg_vcc_disp_dvdd>; backlight = <&lvds_backlight>; dsi-lanes = <4>; port@0 { reg = <0>; panel1_in: endpoint { remote-endpoint = <&mipi1_panel_out>; }; }; }; ports { /delete-node/ port@1; port@1 { reg = <1>; mipi1_panel_out: endpoint { remote-endpoint = <&panel1_in>; }; }; }; }; &displaymix_irqsteer { status = "okay"; }; &dpu { assigned-clocks = <&scmi_clk 80>, //IMX95_CLK_DISP1PIX>, <&scmi_clk 18>, //IMX95_CLK_VIDEOPLL1_VCO>, <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-parents = <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-rates = <0>, <3360000000>, <420000000>; status = "okay"; }; &pixel_interleaver { #address-cells = <1>; #size-cells = <0>; status = "okay"; channel@0 { reg = <0>; status = "okay"; }; }; &display_pixel_link { status = "okay"; }; 有人能确认一下他们是否成功让 MIPI-DSI 显示器与 iMX95 配合使用吗？ 若能得到任何帮助，我将不胜感激！ 图形与显示 Linux 多媒体 Re: MIPI-DSI on an iMX95 no clock output 另外，这是我的时钟概览。 cat /sys/kernel/debug/clk/clk_summary | grep -iE "mipi|dsi|dpu|display" ldbpll_vco 0 0 0 4800000000 0 0 50000 Y 4b400000.display-controller ldb_vco ldb_pll_div7 0 0 0 342857142 0 0 50000 Y 4b400000.display-controller ldb mipiphypllbypas 0 0 0 420000000 0 0 50000 Y deviceless no_connection_id disp1pix 1 1 0 46666666 0 0 50000 Y 4b400000.display-controller pix dispapb 4 5 0 133333333 0 0 50000 Y 4b400000.display-controller apb camapb 3 6 0 133333333 0 0 50000 Y 4acf0000.dsi pclk dispocram 1 1 0 400000000 0 0 50000 Y 4b400000.display-controller ocram dispaxi 1 1 0 800000000 0 0 50000 Y 4b400000.display-controller axi mipitestbyte 0 0 0 24000000 0 0 50000 Y deviceless no_connection_id mipiphypllref 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi ref mipiphycfg 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi cfg Re: MIPI-DSI on an iMX95 no clock output 目标像素时钟频率为 51.2MHz。 Re: MIPI-DSI on an iMX95 no clock output 嗨@dastotz 请分享一下屏幕像素时钟。 此致， 志明

RW612 - 更改发射功率 - FRDM-RW612 - 测试工具 使用 FRDM-RW612 评估套件时，如何在测试工具中更改 PHY1 和 PHY2 的 BLE TX 功率？ 该工具似乎不支持在 HCI 命令HCI_LE_Transmitter_Test [ v4 ]中设置 TX 功率。 https://www.bluetooth.com/wp-content/uploads/Files/Specification/HTML/Core-54/out/en/host-controller-interface/host-controller-interface-functional-specification.html#UUID-9b984fde-3e9f-05f3-d698-054ca618bcf3 NXP 测试工具 12 (BLE HCI 5.0 16.1.xml) 这看起来更像是“HCI_LE_Transmitter_Test [HCI_LE_Transmitter_Test [v2]]” 使用 HCI_Read_Trasmit_Power_Level 读取 TX 功率时： 类型[0] = 0x4 类型[1] = 0xC

S32K118 S32 Design Studio 3.5でSDKが表示されない こんにちは、 S32 Design Studio 3.5をインストールし、その後S32K1 RTD 3.0.0をダウンロードしてインストールしました。RTDをインストールした後、 S32K118用の新しいプロジェクトを作成しようとしました。 しかし、プロジェクト作成時に、S32K118に対して**SDK/RTDが利用可能であることは示されていません**。 どなたか、何が足りないのか、またはS32K1 RTD 3.0.0を正しく設定・インストールする方法を教えていただけませんか?S32 Design Studio 3.5に現れるのですか? よろしくお願いいたします。

SJA1105S+TJA1120A+RTL8211FI RTL8211FIはMDIO/MDCを通じてPHYアドレスを取得し、通常通りインターネットにアクセスできますが、両TJA1120AはMDIO/MDC経由でPHYアドレスを取得したり、通常インターネットにアクセスしたりすることはできません。その理由は？調整や変更が必要なハードウェアはありますか？ 1. NXP i.MX95 SOCを使用して、3つのネットワークカードPHY（1つのRTL8211FIと2つのTJA1120A）を外部に接続します。ここで、2つのTJA1120AはSJA1105Sを介して外部拡張されます。 2. リソースの割り当て： （１）NXP i.MX95のENET1をRTL8211FIに割り当てます（PHYアドレスは001です）。 （２）NXP i.MX95のENET2をSJA1105Sに割り当て、SJA1105SのRGMII1を最初のTJA1120A（PHYアドレス002）に割り当て、SJA1105SのRGMII2を2番目のTJA1120A（PHYアドレス004）に割り当てます。 3. 回路図についてはPDFファイルを参照してください。 Re: SJA1105S+TJA1120A+RTL8211FI こんにちは、 @leven さん。 回路図のレビューから、TJA1120Aデバイスに接続されたMDIO/MDCインターフェースの電圧レベルが問題の一つと考えられます。   TJA1120A VDDIOは1.8Vドメインに接続されているようです。したがって、TJA1120Aに接続されたMDIOおよびMDC信号もこの1.8 V I/Oドメインと互換性があるはずです。   しかし、回路図では、TJA1120AデバイスへのMDIO/MDC信号はU20レベルトランスレータを経由してルーティングされているように見える。ENET1_MDIO_BUF/ENET1_MDC_BUF側はTJA1120Aデバイスに向かって接続されており、レベルシフターの3.3V側にあるようです。これは不一致を引き起こします。なぜなら、TJA1120AのMDIO/MDCピンは1.8VのVDDIOドメインを基準としているからです。   これが、RTL8211FIには正しくアクセスできる一方で、TJA1120AデバイスはMDIO上で検出できない理由かもしれません。RTL8211FIのMDIO/MDC接続は1.8V側にあるようで、これは設定されているI/O電圧と一致しています。   TJA1120AのMDIOおよびMDCの電圧レベルをオシロスコープで直接確認してください。もし3.3Vで駆動され、TJA1120A VDDIOが1.8Vの場合、ハードウェア接続を調整して、MDIO/MDC信号がTJA1120A VDDIOと同じ電圧領域を使用するようにする必要があります。 よろしくお願いいたします。 パベル

NHS3100W8A1V 晶圆图文件 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 请问您能帮我提供 NHS3100W8A1V 的晶圆映射文件吗？ Re: Wafer map file for SL3S1206FUD2/HA SL3S1206FUD2/HA，我想获取该产品的对应电子晶圆图文件以确认（芯片状态），因为晶圆图显示了特定晶圆中的良品和不良品，所以它仅对该特定晶圆有效。 Re: Wafer map file for NHS3100W8A1V <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 你好， 晶圆映射可以显示特定晶圆中的好样品和坏样品，因此它仅对该特定晶圆有效。 这不是一份通用文件。顾客购买威化饼时即可获得。 请查收附件中的产品信息资质信息包。 祝你有美好的一天。 顺祝商祺！ 伊万。 ----------------------------------------------------------------------------------------------------------------------- 注：如果此回复解答了您的问题，请点击“正确答案”按钮。谢谢！ -----------------------------------------------------------------------------------------------------------------------

使用 1.8V 输出的外部振荡器驱动 RT117x 驱动 RTC_XTALI 是否可以使用1.8V直流电平的外部时钟驱动RTC_XTALI？ 因为确保外部时钟与 VDD_SNVS_ANA 匹配会增加设计的复杂性。此外，1.8V 也低于时钟输入的绝对最大额定值。 Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output 嗨@Marwan ， 如 MIMXRT1160/1170 处理器的硬件开发指南中所述，如果要将外部低频时钟馈送到 RTC_XTALI，则 RTC_XTALO 引脚必须保持未连接状态，或者由互补信号驱动。该强制时钟的逻辑电平不得超过 VDD_SNVS_DIG 电平。 此外，i.MX RT1170 交叉处理器数据手册指出，VDD_SNVS_DIG 的工作电压范围为 0.81 V 至 0.95 V，典型值为 0.85 V。 这意味着 1.8 V 的信号将超过 VDD_SNVS_DIG 电压等级。 最良好的问候， 巴勃罗

RT117x Driving RTC_XTALI using External oscillator with 1.8V output Is it possible to drive RTC_XTALI  with external clock with dc level of 1.8V? since ensuring that external clock match VDD_SNVS_ANA will increase the design complexity. Also 1.8V is below the absolute  maximum rating of clock inputs. Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output Hi @Marwan, As stated in the Hardware Development Guide for the MIMXRT1160/1170 Processor, if you want to feed an external low-frequency clock into RTC_XTALI, the RTC_XTALO pin must remain unconnected or be driven by a complementary signal. The logic level of this forcing clock must not exceed the VDD_SNVS_DIG level. Additionally, the i.MX RT1170 Crossover Processors Data Sheet states that VDD_SNVS_DIG has an operating voltage range of 0.81 V to 0.95 V, with a typical value of 0.85 V. This means that a 1.8 V signal would exceed the VDD_SNVS_DIG voltage level. Best Regard, Pablo

S32K118 SDK 未显示在 S32 Design Studio 3.5 中 您好， 我安装了S32 Design Studio 3.5 ，然后下载并安装了S32K1 RTD 3.0.0 。安装 RTD 后，我尝试为S32K118创建一个新项目。 但是，在创建项目时，**没有显示 S32K118 的 SDK/RTD 可用**。 请问有人能帮我了解一下可能缺少什么，或者如何正确配置/安装 S32K1 RTD 3.0.0 吗？这样它就能出现在S32设计工作室3.5中了吗？ 先行致谢。

SJA1105S+TJA1120A+RTL8211FI The RTL8211FI can obtain the PHY address through MDIO/MDC and access the internet normally, but the two TJA1120A cannot obtain the PHY address through MDIO/MDC nor access the internet normally. What is the reason for this? Is there any hardware that needs to be adjusted or modified? 1. Utilize the NXP i.MX95 SOC to externally connect three network card PHYs: one RTL8211FI and two TJA1120A, where the two TJA1120A are externally expanded through SJA1105S. 2. Resource allocation: (1) Assign ENET1 of NXP i.MX95 to RTL8211FI (PHY address is 001) (2) Assign ENET2 of NXP i.MX95 to SJA1105S, assign RGMII1 of SJA1105S to the first TJA1120A (PHY address 002), and assign RGMII2 of SJA1105S to the second TJA1120A (PHY address 004) 3. Please refer to the PDF for the schematic diagram Re: SJA1105S+TJA1120A+RTL8211FI Hello @leven , From the schematic review, one possible issue is the voltage level on the MDIO/MDC interface connected to the TJA1120A devices.   The TJA1120A VDDIO appears to be connected to the 1.8 V domain. Therefore, the MDIO and MDC signals connected to the TJA1120A should also be compatible with this 1.8 V I/O domain.   However, in the schematic the MDIO/MDC signals to the TJA1120A devices appear to be routed through the U20 level translator. The ENET1_MDIO_BUF / ENET1_MDC_BUF side, which is connected toward the TJA1120A devices, appears to be on the 3.3 V side of the level shifter. This would create a mismatch, because the TJA1120A MDIO/MDC pins are referenced to the 1.8 V VDDIO domain.   This may explain why the RTL8211FI can be accessed correctly, while the TJA1120A devices cannot be detected over MDIO. The RTL8211FI MDIO/MDC connection appears to be on the 1.8 V side, which matches its configured I/O voltage.   Please check the MDIO and MDC voltage levels directly on the TJA1120A pins with an oscilloscope. If they are driven at 3.3 V while the TJA1120A VDDIO is 1.8 V, the hardware connection should be corrected so that the MDIO/MDC signals use the same voltage domain as the TJA1120A VDDIO. Best regards, Pavel

NHS3100W8A1Vのウェハマップファイル <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> NHS3100W8A1V用のウェーハマップファイルを手伝ってもらえますか? Re: Wafer map file for SL3S1206FUD2/HA SL3S1206FUD2/HA、この製品の対応する電子ウェハーマップファイル(良好/ダイの状態)を確認したいのですが、ウェハーマッピングは特定のウェハー内の良好・不良サンプルを示すため、そのウェハにのみ有効です。」 Re: Wafer map file for NHS3100W8A1V <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、 ウェハーマッピングは特定のウェハー内の良質サンプルと不良サンプルを示すため、そのウェハにのみ有効です。 これは一般的な文書ではありません。顧客はウェハースを購入するときにそれを手に入れます。 添付の製品情報認証情報パッケージをご覧ください。 良い一日を。 よろしくお願いいたします。 イワン。 ----------------------------------------------------------------------------------------------------------------------- 注：この記事があなたの質問への回答になっている場合は、「正解」ボタンをクリックしてください。ありがとうございます！ -----------------------------------------------------------------------------------------------------------------------

Looking for Plug & Trust MW v02.16.00 for SE050 Project Hello everyone, I am working on a security project integrating the EdgeLock SE050 with an ESP32 running ESP-IDF v4.1.2 over I2C. My goal is to read the device certificate from the SE050 using PlatformSCP03. The reference source code I am using was written specifically for Plug & Trust MW Release v02.16.00. However, I can no longer find this older version on the NXP portal. When I download the newer v3 or v4 packages, I consistently run into build errors on ESP-IDF due to directory structure changes, missing header files, and SSS_MALLOC incompatibilities. Does anyone happen to have an archive of Plug & Trust MW v02.16.00 or know where I can download this legacy version? Alternatively, any advice on how to compile this project with newer Middleware versions would be greatly appreciated. Thanks in advance

SL3S1206FUD2/HA SL3S1206FUD2/HA，我想获取该产品的对应电子晶圆图文件以确认（芯片状态），因为晶圆图显示了特定晶圆中的良品和不良品，所以它仅对该特定晶圆有效。