ls1043a - Linux BSPでthermal_zone5アクティブであるべきですか? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 私はLS1043プロセッサのリファレンスボード、LS1043ardbで作業していますが、サーマルサブシステムに問題が発生しています。表示されるエラーは以下のとおりです。 [ 116.704475] thermal thermal_zone5: 臨界温度に達しました (104 ℃)、シャットダウンします 発生頻度はやや不規則ですが、発生する場合は起動後すぐに起こります。いつも起こるわけではない。システムが安定している場合、thermal_zone5 の温度は常に 0 になります。 dtsファイルfsl-ls1043a.dtsiでは、thermal_zone0～thernal_zone5が有効になっています。(fsl-ls1043a.dtsi\freescale\dts\boot\arm64\arch - qoriq-components/linux - QorIQサポート用のLinuxツリー) 問題は、ls1043でthermal_zone5を有効にするべきかどうかです。「QorIQ LS1043A Reference Manual, Rev. 5, 04/2019」の第35.1.1章「ローカル温度センサの配置」を調べてみると、LS1043の温度センサID 0-4で、ID 5-15は予約済みと記されている表が読めます。dtsiファイルによってthermal_zone5が有効になり、ls1043で利用可能になるというのは正しいでしょうか？ ありがとう、 ピーター Re: ls1043a - should thermal_zone5 be active in the Linux BSP? こんにちは、 Linux 4.19.68を搭載したLS1043Aプラットフォームでも同様の問題が発生しています。 システムは時折、以下のことを報告します。 thermal thermal_zone5: 臨界温度（104℃）に達したため、シャットダウンします   観察されたことの一つは、熱ゾーン0～4は概ね互いに近い値を示すのに対し、熱ゾーン5はしばしば著しく異なる値を報告し、他のゾーンとは異なる挙動を示すということである。   シャットダウン前に、熱ゾーンは次のような値を報告します。 thermal_zone0: 75000 熱ゾーン1: 76000 熱ゾーン2: 76000 熱ゾーン3: 75000 熱ゾーン4: 74000 熱ゾーン5: 0 以前の返信でNXPはthermal_zone5値は不確定であり、将来のLSDKリリースで修正を提供すると述べていました。 この問題が修正されたかどうか、もし修正されたならどのLSDK/カーネルリリースに修正が含まれているのか確認していただけますか? ありがとうございます。 Re: ls1043a - should thermal_zone5 be active in the Linux BSP? 私も最新のLSDK 20.12、カーネル5.4.47で同様の問題に直面しています。 [ 2115.927267] thermal thermal_zone1: 臨界温度に達したため、シャットダウンします (85℃) [ 2116.951246] thermal thermal_zone1: 臨界温度に達したため、シャットダウンします (85℃) [ 2117.975285] thermal thermal_zone1: 臨界温度に達したため、シャットダウンします (85℃) この問題を解決する回避策があれば教えていただけませんか? この問題の根本原因は何ですか？ Re: ls1043a - should thermal_zone5 be active in the Linux BSP? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 問題を認識しています。現在、サーマルゾーン5で報告される値は不確定で、任意のランダムなタイミングで問題を引き起こす可能性があります。今後のLSDKリリースで公式な修正を提供する予定です。 今のところ、DTSIからサーマルゾーン5を外してみて、改善するか試してみてはどうでしょうか

External JTAG debugger connection on FRDM-i.MX95 does not output expected JTAG signals Hello, I am trying to connect an external JTAG debugger to the FRDM-i.MX95 board. According to the board schematic, the JTAG/DAP signals appear to be routed to test points on the PCB, and some related components are marked as DNP. Based on this, I modified the board as follows: Connected the JTAG signals from the test points Mounted the DNP resistors related to the JTAG/DAP signal path Added a connector for an external debugger Connected VTref, GND, TCK, TMS, TDI, TDO, and RESET to the external debugger However, I cannot observe the expected JTAG signal output from the debugger/board side. For example, TCK/TMS/TDI do not appear as expected during the debugger connection sequence. Could you please confirm the following points? Is the above modification method correct for connecting an external JTAG debugger to the FRDM-i.MX95 board? Are there any additional resistors, jumpers, solder bridges, or board modifications required to enable the external JTAG/DAP interface? Is there any requirement for VTref voltage level or power sequencing before the external debugger starts driving JTAG signals? Does the i.MX95 on FRDM-i.MX95 require any boot mode, fuse setting, security setting, or software initialization before the JTAG/DAP interface becomes accessible? Can the external JTAG debugger access the Cortex-A55, Cortex-M33, and Cortex-M7 cores directly on this board, or is additional initialization by the bootloader/firmware required? Is there any recommended connector pin assignment or reference modification guide for using an external debugger with FRDM-i.MX95? I would appreciate it if you could provide any guidance, schematic references, or required modification details for enabling external JTAG debugging on the FRDM-i.MX95 board. Best regards, Re: External JTAG debugger connection on FRDM-i.MX95 does not output expected JTAG signals 1. Is your modification approach correct? In principle, yes. If the FRDM schematic exposes: TCK TMS TDI TDO nTRST or RESET VTref GND through test points and DNP stuffing options, then routing those signals to a connector is generally the correct approach. However, I cannot confirm that all required DNP resistors have been populated because the schematic itself was not returned by the search results. The user manual does not contain the JTAG circuitry. 2. Why would no TCK/TMS/TDI activity be seen? Normally, when a JTAG probe is connected: TCK/TMS/TDI are driven by the debugger. The target board does not generate them. If you see absolutely no toggling on TCK/TMS: Most common cause #1: VTref not detected Many probes (Lauterbach, J-Link, PE Micro, ULINK, etc.) will not drive JTAG pins until VTref is present and within a valid range. Check: VTref voltage at the connector. Common ground connection. Probe software reports the target voltage. For FRDM-i.MX95, the DAP I/O supply appears related to the 3.3 V domain (NVCC_CCM_DAP). The board documentation shows this domain powered from VDD_3V3. Most common cause #2: Board not powered Most debuggers use VTref for sensing only. They do not power the target. Verify: Board powered from J25. PMIC started. VDD_3V3 present. Board LEDs active. The board requires external PD power. Most common cause #3: Missing signal routing rework If the JTAG path contains: 0-Ω DNP resistors isolation resistors alternative stuffing options then missing even a single resistor can leave TCK/TMS disconnected. Since the schematic is not available in the search results, I cannot verify the exact resistor population list. Most common cause #4: Wrong pin mapping Verify with an ohmmeter: Probe pin → connector pin → resistor → test point → i.MX95 ball. Do not assume the test point labels match standard ARM 20-pin ordering. 3. Is a special boot mode required? For a non-secure device: No boot mode should be required just to observe JTAG clock activity. TCK/TMS should toggle as soon as the debugger detects VTref and starts a scan sequence. The boot switches affect: eMMC boot SD boot serial downloader and are unrelated to whether the debugger generates TCK. 4. Are security settings/fuses involved? Potentially. The i.MX95 implements authenticated debug and debug access control. [i.MX95RM_Rev4 | PDF], [i.MX95RM_Rev2 | PDF], [i.MX95 Sec...2026-final | PowerPoint] However: Security settings would usually prevent successful debug access. They would not normally prevent the debugger from generating TCK/TMS itself. Since you report no TCK activity at all, I would first investigate: VTref Probe configuration Cable pinout Missing population options before suspecting security. 5. Can A55, M33, and M7 be debugged? The i.MX95 debug architecture supports: Cortex-A55 Cortex-M33 Cortex-M7 through the CoreSight/DAP infrastructure. [i.MX95RM_Rev2 | PDF], [i.MX95RM_Rev5 | PDF] So from a silicon capability perspective, yes. Whether all domains are immediately visible depends on: system state, security configuration, debugger support. But no additional bootloader initialization is generally required for the debugger to detect the DAP itself. Recommended measurements Before further board rework, I would check: Power VTref = ? V VDD_3V3 present Board booting normally Continuity TCK connector ↔ SoC path TMS connector ↔ SoC path TDI connector ↔ SoC path TDO connector ↔ SoC path RESET connector ↔ SoC path Probe side Does the debugger software report target voltage? Does it show "target detected"? Does it report JTAG chain scan attempted? Oscilloscope Probe directly at: debugger connector pin SoC-side test point during connect attempt. If TCK is present at the debugger connector but absent at the SoC test point, the issue is almost certainly in the board rework. Re: External JTAG debugger connection on FRDM-i.MX95 does not output expected JTAG signals Thank you for your support. We reviewed our external JTAG debugger connection and found that the issue was caused by the wiring length between the FRDM-i.MX95 board and the external JTAG debugger. After shortening and rearranging the JTAG signal wires, the debugger was able to detect the target correctly and the JTAG signals were observed as expected. Therefore, this issue has been resolved by improving the JTAG wiring length and connection quality. Thank you again for your assistance. Re: External JTAG debugger connection on FRDM-i.MX95 does not output expected JTAG signals @kuni1 Hi there, would you be able to provide any updates or information on how you were able to attach the debugger? Where/how did you attach the RESET wire to the board? What debugging connector are you using? (J-Link, MCU-Link, etc) I am currently facing the same issues trying to attach a debugger to my FRDM board, and any help would be greatly appreciated.  Thank you

S32K3 Floating point cfg Hello Team, In my project, i am trying to do arithmetic operation using float data, but calculation is not happening as expected. #define macro -31.374 when i try to print in macro value using UTILS PRINTF, i am getting -32.374, similarly for other values, value get incremented by 1. Because of this, my calculations not happening as expected. Is there any cfg i need to do for this?  My current target setting nirmal_masilamani_0-1790009448678.pngnirmal_masilamani_0-1790009448678.png Re: S32K3 Floating point cfg Hi @nirmal_masilamani  Could you please clarify what you mean by "UTILS PRINTF"? How are you performing the calculations? Are the results stored in a float variable? If yes, does the variable already contain the wrong value when viewed in the debugger, or is the issue only observed when printing it? BR, VaneB Re: S32K3 Floating point cfg Hello @VaneB , Thank you for your support, yes issue was in PRINTF function, while debugging i was able to read the proper data.

how to enable a second camera on mx95 evk board Spoiler (Highlight to read) Hello, we would like to know how to use a camera in the DSI/CSI slot of the MX95 EVK evk board. Our camera has reset and standby pins, but we cannot find any GPIO pins to control them in the MX95 EVK schematic. Hello, we would like to know how to use a camera in the DSI/CSI slot of the MX95 EVK evk board. Our camera has reset and standby pins, but we cannot find any GPIO pins to control them in the MX95 EVK schematic. Re: how to enable a second camera on mx95 evk board Hi @yipingwang  Thank you. The camera we are using is the TechNexion AR0235, and we would like to use it with the CSI and CSI/DSI slots. Re: how to enable a second camera on mx95 evk board Let me confirm with the AE team. Re: how to enable a second camera on mx95 evk board Hi @yipingwang  Thank you for your help, but the camera still isn't working. Do you have any suggestions? Re: how to enable a second camera on mx95 evk board J14 A10 DSICSI_RST_SYNC → ADP5585 C0 → gpiochip9 line 6 → reset is typically active-low J14 A11 DSICSI_EN_PWDN → ADP5585 R4 → gpiochip9 line 4 → power-down is typically active-high Normal operation: line 6 = high , line 4 = low . Re: how to enable a second camera on mx95 evk board hi @yipingwang  @yipingwang  @I applied the following settings, but the camera initialization still failed hankwang_0-1790059212233.png Re: how to enable a second camera on mx95 evk board Hi @yipingwang  Thank you for confirming that J14 A10 (DSICSI_RST_SYNC) and A11 (DSICSI_EN_PWDN) are controlled via U81 (ADP5585). We've confirmed the ADP5585 on our board (i2c address 0x34, reporting as adp5585-00) probes successfully and is exposed to Linux as gpiochip9 with 11 GPIO lines (0-10; line 5 is reserved for PWM per our device tree). Could you help us map these two signals to the exact ADP5585 GPIO pins (e.g. R0-R4/C0-C4 per the datasheet), and the corresponding Linux gpiochip line number (0-10)? Also, what is the correct polarity (active-high/active-low) for each signal? We've already brute-force tested all pairwise combinations of the 10 available lines (90 combinations, both pulled low simultaneously) without success — the camera's boot-state register (0x3004) remains 0x0000 in every case. A precise pin mapping from the schematic or UM12022 would let us verify directly rather than continuing to guess. Re: how to enable a second camera on mx95 evk board On the 19 mm × 19 mm i.MX 95 EVK , The reset and standby pins on the i.MX95 EVK DSI/CSI connector (J14) are controlled through the ADP5585 GPIO expander U81 , not directly by i.MX95 GPIOs: J14 A10 – DSICSI_RST_SYNC : camera reset J14 A11 – DSICSI_EN_PWDN : camera standby/power-down Control voltage: 1.8 V In the device tree, reference U81 for reset-gpios and pwdn-gpios . Use NXP’s imx95-19x19-evk-os08a20-combo.dtb overlay as the example for enabling the second camera on the shared DSI/CSI port.

Question about Pins Tool and Blinking LED Knowledgebase HOWTO I have a few questions in regards to the Pins Tool and the Knowledge Base LED entry for the S32K1xx. The Entry in question can be found here: HOWTO: Create a Blinking LED example project using S32K1xx RTD with AUTOSAR  The Entry says to disable the Pins Tool. The MCAL Port User Manual however mentions that it is perfectly fine to use the Pins Tool for configurating the controller. Which information is correct? Is there a way to add Pins to the Pins Tool and have them automatically added to the respective MCAL entries (Port, Dio)? Or do I always have to add each pin three times (Pins Tool, Port, Dio)? What is the recommended workflow for this admittedly most basic of functionalities? Re: Question about Pins Tool and Blinking LED Knowledgebase HOWTO @VaneB  Thanks for clarifying the process. I highly recommend adding a way to synchronize the pins between the Pins Tool and the MCAL Port and Dio tools. The Pins Tool is very intuitive and easy to use while the MCAL settings section is tedious and unclear. Re: Question about Pins Tool and Blinking LED Knowledgebase HOWTO Hi @daniel_meier  This article was published quite some time ago, and the relationship between the Pins Tool and the PORT driver has changed across RTD releases. In the latest versions, when using MCAL drivers, the Pins Tool and PORT driver work closely together. This means the pins should be configured in the Pins Tool and also added to the PORT driver so the pin initialization structures are generated correctly. So, with MCAL, you will need to configure the pins in both the Pins Tool and the PORT driver (Peripheral Tool). The DIO driver only needs to be configured if those pins will be used as GPIOs. BR, VaneB

请求书面许可，以便在商业智能产品中使用您的 API/数据 你好， 我正在开发一款商业机会情报 SaaS 产品，我想咨询如何获得书面许可，以便以编程方式使用 NXP 产品变更通知/产品停产/生命周期结束信息。 预期用途： 自动检索已授权的 NXP PCN/EOL 数据； 在商业SaaS产品中使用； 用于溯源和变更检测的历史数据存储； 处理成衍生信号和分析； 仅向已认证用户显示注明来源的事实信息； 禁止将 NXP 原始数据作为独立组网 \\(SA\\) 数据集进行转售。 我们特别想知道 NXP 是否提供 API、数据源、授权数据访问方法或商业协议来允许这种用途。 NXP 的公开使用条款似乎要求对网站内容进行商业复制/分发前获得书面同意，因此我不想在未经明确授权的情况下自动访问。 请问您能否指引我联系相关的API/数据许可或法律部门的联系人/团队？ 谢谢你， 达里乌斯·西图

Request for Written Permission to Use Your API/Data in a Commercial Intelligence Product Hi, I’m building a commercial opportunity-intelligence SaaS product and I would like to request guidance on obtaining written permission to use NXP Product Change Notifications / Product Discontinuation / End-of-Life information programmatically. Intended use: automated retrieval of authorized NXP PCN/EOL data; use inside a commercial SaaS product; historical storage for provenance and change detection; processing into derived signals and analytics; limited display of factual, source-attributed information to authenticated users; no resale of NXP raw data as a standalone dataset. We would specifically like to know whether NXP offers an API, feed, licensed data access method, or commercial agreement that permits this use. NXP’s public Terms of Use appear to require prior written consent for commercial reproduction/distribution of website content, so I do not want to automate access without explicit authorization. Could you please direct me to the appropriate API/data licensing or legal contact/team? Thank you, Darius Citu

JCOP4 P71 — AES-GCM 和 AES-CCM 返回 NO_SUCH_ALGORITHM 我正在使用 NXP JCOP4 P71 卡，并试图了解为什么 AES-GCM 和 AES-CCM 似乎都不可用。 卡片详情： JCOP 4 P71 JCOP 版本：4.7 R1.01.4 平台 ID：J3R3510236310400 ATR：3BFA180000910131FE454A33523331302D333535FF JCOP 工具 6.15.0.11 Java Card Classic 3.0.5 其他加密功能，如 AES-128 ECB、SHA-256、RSA 和安全随机数生成，均能正常工作。 然而： * AES-GCM 返回 CryptoException.NO_SUCH_ALGORITHM * CryptoBaseX.ALG_AES_GCM 也返回 NO_SUCH_ALGORITHM * AEADCipher.ALG_AES_CCM 也返回 NO_SUCH_ALGORITHM 请问有人能澄清一下，GCM 和 CCM 是否应该支持此特定 JCOP4 P71 配置吗？ 尤其： 1. 平台 ID J3R3510236310400 是否支持 AES-GCM 和 AES-CCM？ 2. 这些算法是否依赖于特定的 OEF / 卡配置？ 3. 颁发后能否启用，还是需要不同的 JCOP4 卡配置？ 4. 是否有文档说明针对给定的 JCOP4 配置启用了哪些加密算法？ 我主要想确定这是否是此卡配置的预期行为，还是我的设置中遗漏了什么。 Smart Card

S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 亲爱的NXP，你好：         我们公司K148上有一个bootloader和app两个分区，在app里面有关闭jtag的功能，当在app中把jtag关了之后reset后bootloader起不来导致芯片变砖。经调查，bootloader有32K，从0x00到0x8000，关闭jtag是在0x408地址处写入了0xFFu, 0xFFu, 0xFFu, 0xFFu, 0xFCu, 0x7Fu, 0xFFu, 0xFFu，导致flash内容变化，reset后CSEc计算bootloader的boot_mac的值和原先的不一致导致变砖。请问NXP官方有没有什么成熟的方案来解决此问题？谢谢。 Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 K148的key槽.png  Hi,@lukaszadrapa  根据上面的手册，BOOT_MAC是一次性不可逆写入的。还是说有官方专门的API能变更它的值？如果是 ，能提供这个API接口吗？ Re: 晶振波形异常 使用贵公司的FS32K144HFT0MLHT这款MC， IMG_20260718_141710.jpg 晶振为AV08000009这款8MHz的无源晶振，波形异常。请问这样的晶振波形 贵公司的MCU可以接受吗 是否会影响正常使用 Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 嗨@vurtual 通常的做法是在生产过程中禁用调试接口，而不是之后在应用程序中禁用。在这种情况下，该过程可以在一个生产步骤中完成：重新编程 Flash 配置字段 (FCF) 以禁用调试端口，然后配置正确的 BOOT_MAC 值（或者允许 CSEc 在下次 RESET 后自动计算该值）。 如果在产品生命周期的后期需要禁用调试接口，也是可以的。但是，一旦 FCF 被重新编程，BOOT_MAC 也必须更新，因为安全启动计算包括修改后的 FCF 内容。否则，安全启动验证将失败。 BOOT_MAC 可以使用标准的 SHE 内存更新协议进行更新，就像 CSEc 密钥的更新方式一样。在将 BOOT_MAC 更新为与新的 FCF 内容匹配后，禁用调试端口后，安全启动应该可以正常工作。 问候， 卢卡斯 Re: 晶振波形异常 你好，@ lukaszadrapa 我们公司使用贵公司的FS32K144HFT0MLHT这款MCU， 配合晶振为AV08000009这款8MHz的无源晶振，波形异常。请问这样的晶振波形，贵公司的MCU可以接受吗，是否会影响MCU的正常使用，谢谢 IMG_20260718_141710.jpg Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 嗨@vurtual 你从哪里看出这是一项不可逆的操作？那不正确。BOOT_MAC 可以更新。 正如我之前提到的： “BOOT_MAC 可以使用标准的 SHE 内存更新协议进行更新，就像 CSEc 密钥的更新方式一样。” 这意味着您可以使用 CMD_LOAD_KEY 命令，该命令与用于导入和更新常规 SHE/CSEc 密钥的命令相同。 要更新 BOOT_MAC，您需要按照标准 SHE 密钥更新程序生成 M1–M5 值。密钥计数器必须递增，并且可以使用 MASTER_ECU_KEY 或 BOOT_MAC_KEY 授权更新。 因此，更新 BOOT_MAC 是受支持的操作，并且不是不可逆的。 此致， Lukas Re: 晶振波形异常 请为此另开一个帖子。谢谢。 Re: 晶振波形异常 好的，谢谢。 Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 我也在secure boot开启的状态下实现关闭jtag的功能。 在开始正式工作之前，我进行了一项实验，流程是： 实验1： 1. secure boot设定为并行模式，BOOT_DEFINE时size设为0x8000 2. 手动计算CMAC并通过master key将CMAC导入BOOT_MAC，重启后板子启动正常BOK=1 3. 关闭watch dog（WDOG_DRV_Deinit） 4. 改写0xFFF0起的8个字节 5. 重新计算CMAC后通过secure boot key将CMAC导入BOOT_MAC 6. 开启watch dog (WDOG_DRV_Init) 再次上电时能看到BOK=1 在这一流程调试OK的情况下，我将第4步的修改内容改为改写0x408起的8个字节(实现关闭JTAG)，即 实验2： 1. secure boot设定为严格模式，BOOT_DEFINE时size设为0x8000 2. 手动计算CMAC并通过master key将CMAC导入BOOT_MAC，重启后板子启动正常BOK=1 3. 关闭watch dog（WDOG_DRV_Deinit） 4. 改写0x408起的8个字节实现关闭JTAG的功能 5. 重新计算CMAC后通过secure boot key将CMAC导入BOOT_MAC 6. 开启watch dog (WDOG_DRV_Init) 执行这一流程时，发生了reset。执行后板子电流直接掉到0.0102A，并且第5步起始时我添加的log“calculate start"没有看到打印。所以我猜测是在第5、第6步之间发生了reset，导致flash确实发生了变化但是boot cmac还是旧值。  之后我改进了这一流程 实验3： 1. secure boot设定为严格模式，BOOT_DEFINE时size设为0x8000 2. 手动计算CMAC并通过master key将CMAC导入BOOT_MAC，重启后板子启动正常BOK=1 3. WDOG_DRV_Trigger 4. DISABLE_GLOBAL_IRQ 5. 改写0xFFF0起的8个字节 6. ENABLE_GLOBAL_IRQ 7. WDOG_DRV_Trigger 8. 重新计算CMAC后通过secure boot key将CMAC导入BOOT_MAC 这个流程成功了，没有发生reset 我想知道方案2中发生reset的原因..确保方案3中添加的关于中断禁止、WDOG_DRV_Trigger的步骤是有效的。

Pins Toolと点滅LEDに関する質問 ナレッジベース HOWTO Pins Toolと、S32K1xxに関するナレッジベースのLEDエントリについて、いくつか質問があります。 問題のエントリーはこちらでご覧いただけます:HOWTO: S32K1xx RTDを使ってAUTOSARで点滅LED例プロジェクトを作成  エントリには、ピンツールを無効にするように記載されています。 しかし、MCALポートのユーザーマニュアルには、コントローラの設定にピンツールを使うのは 全く問題 ないと書かれています。 どちらの情報が正しいですか？ Pins Toolにピンを追加して、それらを対応するMCALエントリ（Port、Dio）に自動的に追加する方法はありますか？ それとも、ピンを毎回3回（ピンツール、ポート、Dio）追加する必要があるのでしょうか？ この、確かに最も基本的な機能について、推奨されるワークフローは何ですか？ Re: Question about Pins Tool and Blinking LED Knowledgebase HOWTO @VaneBプロセスを明確にしていただきありがとうございます。 Pins ToolとMCAL PortおよびDioツール間でピンを同期させる機能を追加することを強くお勧めします。 Pins Toolは非常に直感的で使いやすい一方、MCALの設定セクションは煩雑で分かりにくい。 Re: Question about Pins Tool and Blinking LED Knowledgebase HOWTO こんにちは、 @daniel_meier さん。 この記事はかなり前に公開されており、ピンツールとPORTドライバーの関係はRTDのリリースごとに変化しています。 最新バージョンでは、MCALドライバーを使用する際、Pins ToolとPORTドライバーが密接に連携して動作します。つまり、ピンはピンツールで設定され、PORTドライバにも追加されてピンの初期化構造が正しく生成されるべきです。 SO、MCALではピンツールとPORTドライバー(周辺ツール)の両方でピンを設定する必要があります。DIOドライバーは、そのピンがGPIOとして使われる場合にのみ設定すればよいです。 BR、VaneB

EB tresos Studio 32.1.4ライセンスキー こんにちは、NXP チームの皆様、 EB Tresos Studio 32.1.4をダウンロードして使いたかったのです。ソフトウェアが別途ライセンスを購入する必要があるのか、それともページに記載されているアクティベーションキーを使ってもよいのか教えていただけますか?参考までに、アクティベーションキーを添付しました。このソフトウェアの使用は商業目的ではありません。これは学習目的のみに使用されます。 よろしくお願いします。 キラン kiran5_0-1790066799166.png Re: EB tresos Studio 32.1.4 License keys こんにちは、 @kiran5さん NXPはEB Tresos Studioの基本的な評価ライセンスを提供しており、ダウンロードページに記載されているアクティベーションキーを使用できます。このライセンスは限定的であり、主にNXPが提供するRTDソフトウェアの評価および設定を目的としています。 このライセンスはEB Tresos Studioのすべての機能を提供するわけではなく、AUTOSARの完全なスタックを設定することはできませんのでご注意ください。そのためには、Elektrobitから直接正式なライセンスを取得する必要があります。商用利用または制作利用の場合は、Elektrobit社からの適切なライセンスも必要となります。 したがって、学習、評価、基本的な作業だけを目的としている場合は、NXPが提供するアクティベーションキーを利用できます。 よろしくお願いいたします。 ルーカス

MX95 EVKボードで2台目のカメラを有効にする方法 ネタバレ （ハイライトして読む） こんにちは。MX95 EVK EVKボードのDSI/CSIスロットにカメラを接続する方法を教えていただきたいです。カメラはリセットピンとスタンバイピンは設置していますが、MX95 EVKの回路図にはそれらを制御するGPIOピンが見つかりません。 こんにちは。MX95 EVK EVKボードのDSI/CSIスロットにカメラを接続する方法を教えていただきたいです。カメラはリセットピンとスタンバイピンは設置していますが、MX95 EVKの回路図にはそれらを制御するGPIOピンが見つかりません。 Re: how to enable a second camera on mx95 evk board こんにちは@yipingwangありがとうございます。私たちが使用しているカメラはTechNexion AR0235で、CSIおよびCSI/DSIスロットで使用したいと考えています。 Re: how to enable a second camera on mx95 evk board AEチームに確認してみます。 Re: how to enable a second camera on mx95 evk board こんにちは、 @yipingwangさん。ご協力ありがとうございます。しかし、カメラはまだ動作しません。何かご提案はありますか？ Re: how to enable a second camera on mx95 evk board J14 A10 DSICSI_RST_SYNC → ADP5585 C0 → gpiochip9 ライン 6 → リセットは通常アクティブロー J14 A11 DSICSI_EN_PWDN → ADP5585 R4 → gpiochip9 ライン 4 → パワーダウンは通常アクティブハイ 通常動作：6行目＝高、4行目＝低。 Re: how to enable a second camera on mx95 evk board こんにちは@yipingwang @yipingwang @以下の設定を適用しましたが、カメラの初期化がまだ失敗します hankwang_0-1790059212233.png Re: how to enable a second camera on mx95 evk board こんにちは@yipingwang J14 A10 (DSICSI_RST_SYNC) と A11 (DSICSI_EN_PWDN) が U81 (ADP5585) を介して制御されていることを確認していただきありがとうございます。ボード上のADP5585(i2cアドレス0x34、adp5585-00として報告)が正常にプローブされ、Linuxに11本のGPIOライン(0-10ライン、デバイスツリー上PWM用に予約)を持つgpiochip9として露出していることを確認しました。 これら2つの信号を正確なADP5585 GPIOピン(例:データシート上のR0-R4/C0-C4)、対応するLinuxのgpiochipライン番号(0-10)はどうでしょうか?また、各信号の正しい極性（アクティブハイ／アクティブロー）は何ですか？ すでに10本のライン(90本の組み合わせ、両方とも同時にローを引く)のペアワイズの組み合わせをブルートフォースでテストしましたが、成功しませんでした。カメラのブートステートレジスタ(0x3004)はどの場合でも依然として0x0000のままです。回路図またはUM12022からの正確なピン配置図があれば、推測を続けるのではなく直接検証できるだろう。 Re: how to enable a second camera on mx95 evk board 19 mm × 19 mmのi.MX 95 EVKでは、i.MX95 EVK DSI/CSIコネクタ（J14）のリセットピンとスタンバイピンは、i.MX95 GPIOによって直接制御されるのではなく、ADP5585 GPIOエキスパンダU81を介して制御されます。 J14 A10 – DSICSI_RST_SYNC : カメラのリセット J14 A11 – DSICSI_EN_PWDN : カメラのスタンバイ/電源オフ 制御電圧：1.8V デバイスツリーでは、reset-gpios と pwdn-gpios については U81 を参照してください。共有DSI/CSIポートで2台目のカメラを有効にする例として、NXPのimx95-19x19-evk-os08a20-combo.dtbオーバーレイを使用してください。

The S32K148 has secure boot functionality, but the bootloader fails to start after JTAG is disabled. Dear NXP, hello: Our company's K148 has two partitions: a bootloader and an application partition. The application partition has a function to disable JTAG. When JTAG is disabled in the application, the bootloader fails to start after a reset, causing the chip to become bricked. Investigation revealed that the bootloader is 32KB, ranging from 0x00 to 0x8000. Disabling JTAG involved writing 0xFFu , 0xFFu , 0xFFu , 0xFFu , 0xFCu, 0x7Fu , 0xFFu , 0xFFu at address 0x408 , causing a change in the flash content. After a reset, the CSEc calculates a different boot_mac value for the bootloader, resulting in the bricking. Does NXP have any mature solutions to resolve this issue? Thank you. Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 K148的key槽.png Hi, @lukaszadrapa According to the manual above, BOOT_MAC is a one-time, irreversible write. Is there an official API that allows changing its value? If so, could you provide this API? Re: 晶振波形异常 Using your company's FS32K144HFT0MLHT MC IMG_20260718_141710.jpg The crystal oscillator is an 8MHz passive crystal oscillator (AV08000009), and the waveform is abnormal. Is this waveform acceptable for your company's MCU, and will it affect normal operation? Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 Hi @vurtual  The common approach is to disable the debug interface during manufacturing, rather than later from the application. In that case, the process can be done in a single production step: reprogram the Flash Configuration Field (FCF) to disable the debug port and then provision the correct BOOT_MAC value (or allow the CSEc to calculate it automatically after the next reset). If you need to disable the debug interface later in the product lifecycle, that is also possible. However, once the FCF is reprogrammed, the BOOT_MAC must be updated as well, since the secure boot calculation includes the modified FCF contents. Otherwise, the secure boot verification will fail. The BOOT_MAC can be updated using the standard SHE memory update protocol, in the same way that CSEc keys are updated. After updating the BOOT_MAC to match the new FCF contents, secure boot should operate correctly with the debug port disabled. Regards, Lukas Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 Hi @vurtual  Where do you see that this is an irreversible operation? That is not correct. BOOT_MAC can be updated.  As I mentioned previously: "The BOOT_MAC can be updated using the standard SHE memory update protocol, in the same way that CSEc keys are updated." This means you can use the CMD_LOAD_KEY command, which is the same command used to import and update regular SHE/CSEc keys. To update BOOT_MAC, you need to generate the M1–M5 values according to the standard SHE key update procedure. The key counter must be incremented, and the update can be authorized using either the MASTER_ECU_KEY or the BOOT_MAC_KEY. Therefore, updating BOOT_MAC is a supported operation and is not irreversible. Regards, Lukas Re: 晶振波形异常 Hello,@ lukaszadrapa Our company uses your FS32K144HFT0MLHT MCU with an 8MHz passive crystal oscillator (AV08000009), and the waveform is abnormal. Is this crystal oscillator waveform acceptable for your MCU? Will it affect the normal operation of the MCU? Thank you. IMG_20260718_141710.jpg Re: 晶振波形异常 Please create new thread for this. Thank you.  Re: 晶振波形异常 OK ,Thank you. Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 I also implemented the function to disable JTAG while Secure Boot is enabled. Before starting formal work, I conducted an experiment. The procedure was as follows: Experiment 1: 1. Secure boot is set to parallel mode, and size is set to 0x8000 during BOOT_DEFINE. 2. Manually calculate CMAC and import it into BOOT_MAC using the master key. After restarting, the board boots normally with BOK=1. 3. Disable watchdog (WDOG_DRV_Deinit) 4. Rewrite the 8 bytes starting at 0xFFF0 5. After recalculating CMAC, import CMAC into BOOT_MAC using the secure boot key. 6. Enable watchdog (WDOG_DRV_Init) When powered on again, BOK=1 can be seen. With this process debugged successfully, I changed the modification in step 4 to rewrite the 8 bytes starting from 0x408 (to disable JTAG), that is... Experiment 2: 1. Secure boot is set to strict mode, and size is set to 0x8000 during BOOT_DEFINE. 2. Manually calculate CMAC and import it into BOOT_MAC using the master key. After restarting, the board boots normally with BOK=1. 3. Disable watchdog (WDOG_DRV_Deinit) 4. Modify the 8 bytes starting from 0x408 to disable JTAG. 5. After recalculating CMAC, import CMAC into BOOT_MAC using the secure boot key. 6. Enable watchdog (WDOG_DRV_Init) A reset occurred during this process. After execution, the board current dropped directly to 0.0102A, and the log "calculate start" that I added at the beginning of step 5 was not printed. Therefore, I suspect that a reset occurred between steps 5 and 6, causing the flash memory to change but the boot cmac value to remain the old one. I then improved this process. Experiment 3: 1. Secure boot is set to strict mode, and size is set to 0x8000 during BOOT_DEFINE. 2. Manually calculate CMAC and import it into BOOT_MAC using the master key. After restarting, the board boots normally with BOK=1. 3. WDOG_DRV_Trigger 4. DISABLE_GLOBAL_IRQ 5. Rewrite the 8 bytes starting at 0xFFF0 6. ENABLE_GLOBAL_IRQ 7. WDOG_DRV_Trigger 8. After recalculating CMAC, import CMAC into BOOT_MAC using the secure boot key. The process was successful; no reset occurred. I want to know why the reset occurred in Solution 2... Please ensure that the steps added in Solution 3 regarding interrupt disabling and WDOG_DRV_Trigger are effective.

关于引脚工具和闪烁 LED 知识库操作指南的问题 关于引脚工具和 S32K1xx 的知识库 LED 条目，我有一些问题。 相关条目可在此处找到： HOWTO：使用 AUTOSAR 和 S32K1xx RTD 创建闪烁 LED 示例项目 该说明要求禁用图钉工具。 然而，MCAL 端口用户手册中提到，使用引脚工具配置控制器是完全可以的。 哪个信息是正确的？ 是否有办法将引脚添加到引脚工具中，并使其自动添加到相应的 MCAL 条目（端口、二极管）中？ 还是说我必须每次都添加三次每个引脚（引脚工具、端口、Dio）？ 对于这项最基本的功能，推荐的工作流程是什么？ Re: Question about Pins Tool and Blinking LED Knowledgebase HOWTO @VaneB谢谢你解释清楚流程。 我强烈建议在引脚工具和 MCAL 端口及二极管工具之间添加同步引脚的功能。 引脚工具非常直观易用，而 MCAL 设置部分则繁琐且不清晰。 Re: Question about Pins Tool and Blinking LED Knowledgebase HOWTO 嗨@daniel_meier 这篇文章发表已有一段时间了，引脚工具和端口驱动程序之间的关系在 RTD 的各个版本中都发生了变化。 在最新版本中，使用 MCAL 驱动程序时，引脚工具和端口驱动程序紧密配合使用。这意味着应该在引脚工具中配置引脚，并将其添加到端口驱动程序中，以便正确生成引脚初始化结构。 因此，使用 MCAL 时，您需要在引脚工具和端口驱动程序（外设工具）中配置引脚。只有当这些引脚将用作 GPIO 时，才需要配置 DIO 驱动程序。 BR，VaneB

S32K148はセキュアブート機能を備えているが、JTAGを無効にするとブートローダーが起動しない。 NXP様、こんにちは。 弊社のK148には、ブートローダーとアプリケーションパーティションの2つのパーティションがあります。アプリケーションパーティションには、JTAGを無効にする機能があります。アプリケーションでJTAGを無効にすると、リセット後にブートローダーが起動せず、チップが動作不能になります。調査の結果、ブートローダーは32KBで、アドレス0x00から0x8000の範囲であることが判明しました。JTAGを無効にするには、アドレス0x408に0xFFu 、0xFFu 、 0xFFu 、 0xFFu 、 0xFCu 、 0x7Fu 、 0xFFu 、 0xFFuを書き込む必要があり、これによりフラッシュメモリの内容が変更されます。リセット後、CSEcがブートローダーに対して異なるboot_mac値を計算してしまうため、チップが動作不能になります。NXPは、この問題を解決するための成熟したソリューションを提供していますでしょうか？よろしくお願いいたします。 Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 K148的key槽.png こんにちは、 @lukaszadrapa 上記のマニュアルによると、 BOOT_MACは一度だけ書き込まれる不可逆的な値です。この値を変更できる公式APIはありますか？もしあれば、そのAPIを提供していただけますか？ Re: 晶振波形异常 御社のFS32K144HFT0MLHT MCを使用しています IMG_20260718_141710.jpg水晶発振器は8MHzの受動型水晶発振器（AV08000009）ですが、波形が異常です。この波形は貴社製MCUにとって許容範囲内でしょうか？また、正常な動作に影響はありますか？ Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 こんにちは@vurtual 一般的な方法は、デバッグインターフェースを製造時に無効にすることであり、アプリケーションから後から無効化するのではなく、その場合、このプロセスは単一の生産ステップで完了します:フラッシュ構成フィールド(FCF)を再プログラムしてデバッグポートを無効化し、正しいBOOT_MAC値をプロビジョニングするか(または次のリセット後にCSEcが自動的に計算できるようにします)。 製品ライフサイクルの後半でデバッグインターフェースを無効化する必要がある場合も可能です。しかし、FCFが再プログラムされると、セキュアブートの計算には変更されたFCFの内容が含まれるため、BOOT_MACも更新する必要があります。そうしないと、セキュアブートの検証が失敗します。 BOOT_MACは標準的なSHEメモリ更新プロトコルを用いて更新可能で、CSEcキーの更新と同じ方法で行えます。BOOT_MACを新しいFCFの内容に合わせて更新した後、デバッグポートを無効にした状態でセキュアブートが正しく動作するはずです。 よろしくお願いいたします。 ルーカス Re: 晶振波形异常 この件のために新しいThreadを作成してください。ありがとう。 Re: 晶振波形异常 こんにちは、@ ルカシャドラパ 弊社では、貴社製FS32K144HFT0MLHTマイコンを8MHzのパッシブ水晶発振器（AV08000009）と組み合わせて使用していますが、波形が異常です。この水晶発振器の波形は貴社製マイコンにとって許容範囲内でしょうか？また、マイコンの正常な動作に影響はありますか？よろしくお願いいたします。 IMG_20260718_141710.jpg Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 こんにちは@vurtual これが不可逆的な操作であると、あなたはどこにお考えですか？それは正しくありません。BOOT_MAC更新可能です。 以前にも述べたように： 「BOOT_MACは標準的なSHEメモリ更新プロトコルで更新できます。CSEcキーの更新と同じ方法です。」 つまり、通常のSHE/CSEcキーのインポートや更新に使われるCMD_LOAD_KEYコマンドを使えます。 BOOT_MACを更新するには、標準のSHEキー更新手順に従ってM1～M5の値を生成する必要があります。キーカウンターは増分されなければならず、更新はMASTER_ECU_KEYまたはBOOT_MAC_KEYのいずれかで承認できます。 したがって、BOOT_MACの更新はサポートされている操作であり、元に戻せない操作ではありません。 よろしくお願いいたします。 ルーカス Re: 晶振波形异常 はい、ありがとうございます。 Re: S32K148有secureboot功能，但是bootloader在jtag关闭后起不来 セキュアブートが有効になっている間はJTAGを無効にする機能も実装しました。 正式な作業を開始する前に、私は実験を行った。その手順は以下のとおりである。 実験1： 1. セキュアブートはパラレルモードに設定され、BOOT_DEFINE 中にサイズが 0x8000 に設定されます。 2. マスターキーを使用してCMACを手動で計算し、BOOT_MACにインポートします。再起動後、ボードはBOK=1で正常に起動します。 3. ウォッチドッグを無効にする (WDOG_DRV_Deinit) 4. 0xFFF0から始まる8バイトを書き換える 5. CMACを再計算した後、セキュアブートキーを使用してCMACをBOOT_MACにインポートします。 6. ウォッチドッグを有効にする (WDOG_DRV_Init) 再び電源を入れると、BOK=1と表示される。 このプロセスのデバッグが成功したので、ステップ4の変更点を0x408から始まる8バイトを書き換えるように変更しました（JTAGを無効にするため）。つまり... 実験2： 1. セキュアブートは厳格モードに設定され、BOOT_DEFINE 中にサイズが 0x8000 に設定されます。 2. マスターキーを使用してCMACを手動で計算し、BOOT_MACにインポートします。再起動後、ボードはBOK=1で正常に起動します。 3. ウォッチドッグを無効にする (WDOG_DRV_Deinit) 4. 0x408から始まる8バイトを変更してJTAGを無効にします。 5. CMACを再計算した後、セキュアブートキーを使用してCMACをBOOT_MACにインポートします。 6. ウォッチドッグを有効にする (WDOG_DRV_Init) この処理中にリセットが発生しました。実行後、ボード電流は0.0102Aまで急激に低下し、ステップ5の冒頭に追加したログ「calculate start」は出力されませんでした。したがって、ステップ5とステップ6の間でリセットが発生し、フラッシュメモリの内容は変更されたものの、ブート時のcmac値は古いままだったと考えられます。 その後、私はこのプロセスを改善しました。 実験3： 1. セキュアブートは厳格モードに設定され、BOOT_DEFINE 中にサイズが 0x8000 に設定されます。 2. マスターキーを使用してCMACを手動で計算し、BOOT_MACにインポートします。再起動後、ボードはBOK=1で正常に起動します。 3. WDOG_DRV_Trigger 4. グローバル割り込みを無効にする 5. 0xFFF0から始まる8バイトを書き換える 6. ENABLE_GLOBAL_IRQ 7. WDOG_DRV_Trigger 8. CMACを再計算した後、セキュアブートキーを使用してCMACをBOOT_MACにインポートします。 処理は正常に完了しました。リセットは発生しませんでした。 解決策2でリセットが発生した理由を知りたいです。解決策3で追加された割り込み無効化とWDOG_DRV_Triggerに関する手順が有効であることを確認してください。

EB tresos Studio 32.1.4许可证密钥 您好，NXP团队： 我想下载并使用 EB tresos Studio 32.1.4。请问这款软件需要单独购买许可证吗？还是可以使用页面上提供的激活码？已附上激活密钥供您参考。本软件的使用不得用于任何商业用途。仅供学习之用。 谢谢！ 基兰 kiran5_0-1790066799166.png Re: EB tresos Studio 32.1.4 License keys 嗨@kiran5 NXP 为 EB tresos Studio 提供基本评估许可证，您可以使用下载页面上提供的激活密钥。此许可具有局限性，主要用于评估和配置 NXP 提供的 RTD 软件。 请注意，此许可证不提供 EB tresos Studio 的所有功能，也不允许您配置完整的 AUTOSAR 堆栈。为此，必须直接从 Elektrobit 获取完整许可证。商业/生产用途也需要获得 Elektrobit 的相应许可。 因此，如果您的目的仅仅是学习、评估和使用 NXP RTD 进行基本操作，则可以使用 NXP 提供的激活密钥。 此致， Lukas

如何在 MX95 EVK 板上启用第二个摄像头 剧透 （高亮部分可供阅读） 您好，我们想知道如何在 MX95 EVK evk 板的 DSI/CSI 插槽中使用摄像头。我们的相机有RESET和待机引脚，但在 MX95 EVK 原理图中找不到任何 GPIO 引脚来控制它们。 您好，我们想知道如何在 MX95 EVK evk 板的 DSI/CSI 插槽中使用摄像头。我们的相机有RESET和待机引脚，但在 MX95 EVK 原理图中找不到任何 GPIO 引脚来控制它们。 Re: how to enable a second camera on mx95 evk board 嗨@yipingwang谢谢。我们使用的是 TechNexion AR0235 相机，我们希望将其与 CSI 和 CSI/DSI 插槽一起使用。 Re: how to enable a second camera on mx95 evk board 我需要和AE团队确认一下。 Re: how to enable a second camera on mx95 evk board 您好@yipingwang，谢谢您的帮助，但是摄像头仍然无法工作。您有什么建议吗？ Re: how to enable a second camera on mx95 evk board J14 A10 DSICSI_RST_SYNC → ADP5585 C0 → gpiochip9 第 6 行 → RESET 通常为低电平有效 J14 A11 DSICSI_EN_PWDN → ADP5585 R4 → gpiochip9 第 4 行 → 掉电通常为高电平有效 正常操作：第 6 行 = 高电平，第 4 行 = 低电平。 Re: how to enable a second camera on mx95 evk board 嗨@yipingwang @yipingwang我应用了以下设置，但相机初始化仍然失败。 hankwang_0-1790059212233.png Re: how to enable a second camera on mx95 evk board 嗨@yipingwang 感谢您确认 J14 A10 (DSICSI_RST_SYNC) 和 A11 (DSICSI_EN_PWDN) 是通过 U81 (ADP5585) 控制的。我们已经确认，我们板上的 ADP5585（i2c 地址 0x34，报告为 adp5585-00）探测成功，并且在 Linux 中作为 gpiochip9 暴露出来，具有 11 条 GPIO 线（0-10；根据我们的设备树，第 5 线保留用于 PWM）。 您能否帮助我们将这两个信号映射到 ADP5585 的确切 GPIO 引脚（例如，根据数据手册，R0-R4/C0-C4 对应的 Linux GPIO 芯片行号（0-10）是多少？另外，每个信号的正确极性（高电平有效/低电平有效）是什么？ 我们已经对 10 条可用线路的所有两两组合（90 种组合，两条线路同时拉低）进行了暴力测试，但没有成功——相机的启动状态寄存器 (0x3004) 在所有情况下都保持为 0x0000。如果能从原理图或 UM12022 中获得精确的引脚映射，我们就可以直接验证，而无需继续猜测。 Re: how to enable a second camera on mx95 evk board 在 19 毫米 × 19 毫米的 i.MX 95 EVK 上，i.MX95 EVK DSI/CSI 连接器 (J14) 上的复位和待机引脚是通过 ADP5585 GPIO 扩展器 U81 控制的，而不是直接由 i.MX95 GPIO 控制的： J14 A10 – DSICSI_RST_SYNC：摄像头RESET J14 A11 – DSICSI_EN_PWDN：摄像机待机/掉电 控制电压：1.8V 在设备树中，引用 U81 以进行 reset-gpios 和 pwdn-gpios 的配置。以 NXP 的 imx95-19x19-evk-os08a20-combo.dtb 覆盖层为例，启用共享 DSI/CSI 端口上的第二个摄像头。

JCOP4 P71 — AES-GCMおよびAES-CCMの返NO_SUCH_ALGORITHM 私はNXP JCOP4 P71カードを使っており、なぜAES-GCMもAES-CCMも利用できないのか理解しようとしています。 カードの詳細： JCOP 4 P71 JCOPバージョン：4.7 R1.01.4 プラットフォームID:J3R3510236310400 ATR: 3BFA180000910131FE454A33523331302D333535FF JCOPツール 6.15.0.11 Java Card Classic 3.0.5 AES-128 ECB、SHA-256、RSA、セキュアランダム生成などの他の暗号機能も正常に動作します。 しかし： * AES-GCMが戻CryptoException.NO_SUCH_ALGORITHM * CryptoBaseX.ALG_AES_GCMもまた戻ってきてNO_SUCH_ALGORITHM * AEADCipher.ALG_AES_CCMもまた戻ってきてNO_SUCH_ALGORITHM この特定のJCOP4 P71構成でGCMとCCMがサポートされていると期待されているのか、どなたか説明してもらえますか? 特に： 1. AES-GCMおよびAES-CCMはプラットフォームID J3R3510236310400でサポートされているか? 2. これらのアルゴリズムは特定のOEFやカード構成に依存しているのか? 3. 発行後に有効化できますか?それとも異なるJCOP4カード構成が必要ですか? 4. 特定のJCOP4構成でどの暗号アルゴリズムが有効になっているかを示すドキュメントはありますか? 私が主に知りたいのは、これがこのカード構成における想定される動作なのか、それとも設定に何か不足している点があるのかということです。 スマート・カード

EB tresos Studio 32.1.4 License keys Hi NXP Team, I wanted to download an use the EB tresos Studio 32.1.4. Can you please tell me if the software needs a seperate license to be purchased or can i use the activation key given in the page. Have attached the activation key for reference. The use of this software is not for any commercial purpose. It is only for learning purpose. Thanks Kiran kiran5_0-1790066799166.png Re: EB tresos Studio 32.1.4 License keys Hi @kiran5  NXP provides a basic evaluation license for EB tresos Studio, and you can use the activation key provided on the download page. This license is limited and is primarily intended for evaluation and configuration of the RTD software provided by NXP. Please note that this license does not provide all EB tresos Studio features and does not allow you to configure the complete AUTOSAR stack. For that purpose, a full license must be obtained directly from Elektrobit. A commercial/production use also requires an appropriate license from Elektrobit. Therefore, if your intention is only learning, evaluation, and basic work with NXP RTD, you can use the activation key provided by NXP. Regards, Lukas

Device Integration (Software) for MFRC531 01T I need to Integrate with an NXP Mifare reader (crypto1)  MFRC531 01T and i need some help on the related protocol commands over RS232 in order to poll for SIDs, authenticate and read block/sectors. Re: Device Integration (Software) for MFRC531 01T Hello @Menspa  Unfortunately, NXP does not provide Demo examples based on the MFRC531; therefore, you will need to refere the MFRC531 datasheet(MFRC531 Standard ISO/IEC 14443 A/B reader solution)and use NXP's library NxpNfcRdLib, to develop your card read/write application.