技术咨询：i.MX8 PCIe RC PERST 的外部下拉设计 背景： 目前，PERST# 由 i.MX8 的一个普通 GPIO 引脚控制，未添加任何外部上拉或下拉电阻。在上电启动期间，在 Boot ROM/SPL 阶段，GPIO PAD 引脚未初始化，处于高阻抗浮空状态。在噪声环境下，引脚电平会发生翻转，导致 PCIe 端点设备异常复位，从而阻止链路建立。我们计划添加外部电阻以消除浮空噪声，并已设计了两种方案；希望获得 NXP 的官方意见。 方案一：将上拉电阻连接到 3.3V 在引导加载程序配置 GPIO 之前，PAD 处于高阻抗状态；PERST# 持续被拉高，RESET 信号提前释放，因此无法满足 PCIe CEM 规范中 TPV_PERST 的时序要求（电源稳定后，PERST# 必须保持有效至少 100 毫秒）。这会导致上电不稳定吗？NXP 是否认可这种方案？ 方案二：将下拉电阻连接到地线 在启动阶段，PERST# 保持低电平，这可以满足上电复位时序要求。然而，令人担忧的是，在系统正常运行期间，下拉电阻与外部噪声结合可能会意外地将 PERST# 拉低，从而触发设备意外复位。这种风险是否真实存在？NXP 推荐使用多大的电阻值？ 关键问题： 在官方推荐的方案中，当 i.MX8 GPIO 控制 PERST# 时，NXP 是否允许添加外部下拉电阻，还是明确禁止使用外部上拉/下拉电阻？是否建议使用 POR 硬件延迟电路来生成 PERST#？ 我们期待您的回复。谢谢你！       Re: Technical Inquiry External Pull--down Design for i.MX8 PCIe RC PERST 对于 EP，预期行为是 EP 的电源由 RC 控制，当 RC 打开 EP 的电源时，RST 也由 RC 控制，这样就能满足上电时序要求。对于您的应用，EP 与 imx8 同时上电，因此建议的连接方式是添加外部 10k 下拉电阻以满足 EP 的上电顺序。对于您提到的噪声影响（由 RST 浮空引起），外部 10k 下拉电阻可以消除它。（如果没有其他强大的外部拉力作用的话）。    

S32K118割り込み こんにちは、皆さん。 LPTIタイマーまたはLPTMR0タイマーに割り込みを設定しようとしています。 両方のタイマーは正しく動作しています（終了カウントフラグは安定します）が 割り込みを取得する方法がない。 評価ボードとS32DS IDEを使ってS32K118っています。 どなたか助けていただけますか? よろしくお願いいたします。 Re: S32K118 Interrupts 「S32SDK_S32K1xx_RTM_4.0.2.exe」をインストールすることで割り込みの例も入手できます。 Re: S32K118 Interrupts ハイ S32DS v3.4のS32K1 SDK 4.0.3にあるLPITおよびLPTMR割り込みの例を参照してください。 lpit lptmr interrupt S32K1 SDK RTM 4.0.3.png よろしくお願いします、 ロビン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 -------------------------------------------------------------------------------

i.MX8M-Plus RDC Sema42 クラスター内分離 i.MX8M-PlusのRDCを使用して、A53クラスタ内のコアを分離したいと考えています。RDCセマフォを使って、A53クラスターから特定のCPUが周辺機器にアクセスするのを禁止することは可能でしょうか? Rev 3 IMX8MPRMリファレンスマニュアルには、ゲートレジスタRDC_SEMAPHOREx_GATEnにおけるGTFSMフィールドの動作について明確ではありません(セクション3.2.6.1)。ロックドメインを知らせるための2ビットと、セマフォをロックしている「プロセッサ」を知らせるための4ビットがあります。 「プロセッサ」とはクラスタ(A53、M7)ですか、それともクラスタ内のコアですか? もしA53クラスターのcore0がセマフォをUART1にロックした場合、core1...3はUART1にアクセスできるのでしょうか? Re: i.MX8M-Plus RDC Sema42 for intra-cluster isolation No. i.MX8M Plusでは、RDCセマフォ「プロセッサ」はバス・マスタ/RDCマスターであり、個別のA53コアではありません。A53クラスタはRDC目的で1つのA53プラットフォームマスター/ドメインとして表示されます。A53クアッドコアクラスタは単一のマスタードメインとして扱われ、つまり4つのA53コア（core0～core3）すべてが同じRDCドメインに属します。その結果、Sema42セマフォのGTFSMフィールドは、どのドメイン（例えば、A53クラスタ対M7コア）がロックを保持しているかを識別するのであって、クラスタ内のどの個々のコアがロックを保持しているかを識別するわけではありません。 したがって、A53 core0がUART1のセマフォをロックした場合、A53 core1–3はそのRDCセマフォによって個別にブロックされません。同じA53/RDCドメインにいる場合はUART1にもアクセスできます。 クラスタ内コア分離には、ハードウェアのRDC/Sema42ではなく、OSレベルのリソース管理やスピンロックなどのソフトウェアレベルの仕組みに依存する必要があります。 Re: i.MX8M-Plus RDC Sema42 for intra-cluster isolation ご回答ありがとうございます。 i.MX 8QuadMaxには2つのコア複合体（A53とA72）があります。xRDC2を使用してこれら2つのコア複合体を分離することは可能でしょうか？ Re: i.MX8M-Plus RDC Sema42 for intra-cluster isolation はい、A53とA72の分離は有効なユースケースです。ただし、それらを別々のSCFWリソースパーティションとしてモデル化し、それに応じてリソースを割り当てる場合に限ります。これは、A53 core0をA53 core1から分離しようとするのとは異なり、xRDC2はそのような目的で設計されていません。

S32K3XXがLWIPプロトコルスタック上で自身のIPアドレスを確立できない問題について。 こんにちは： S32DSで独自のローカルIPアドレスを作成し、LWIPプロトコルスタックでローカルIPアドレスを無効にしましたが、上の右下の画像に示すように、シングルステップデバッグ中に接続確立に失敗するエラーが発生します。何が問題なのでしょうか？設定が不足しているのでしょうか？ローカルIPアドレスの作成は許可されておらず、プロトコルスタックで設定する必要があるということでしょうか？ お忙しい中、お返事いただき、改めてありがとうございました！ 回复： 关于S32K3XX 在LWIP 协议栈上自己建立IP地址无法建立的问题 こんにちは、@sunshine88 さん。 はい、 Enable iface は選択されたままでなければなりません。なぜなら、生成された設定はイーサネットインターフェースの初期化とlwIP接続に必要だからです。したがって、インターフェースを無効にして自分の netif_add() コールだけで作成するのは、この例では正しいアプローチではありません。 初期テストでは、TCP/IPスタック設定ページで静的IPv4アドレス、サブネットマスク、ゲートウェイを設定し、コードを再生成してください。 インターフェースが初期化された後もIPアドレスはプログラム的に変更可能ですが、生成されたインターフェース構成自体は省略してはなりません。 よろしくお願いいたします。 パベル 回复： 关于S32K3XX 在LWIP 协议栈上自己建立IP地址无法建立的问题 前述のとおり、LWIPデモの実行に成功した後は、すべてのIP設定は設定ページから行う必要があります。手動設定は許可されておらず、IP設定を無効にすることもできません。私が使用したS32DSのバージョンはS32 Design Studio for S32 Platform Version: 3.5、RTDのバージョンはV4.0.0です。TCPIP_STACKのバージョンはV1.0.4です。改めて確認しますが、IPアドレスは設定ページで構成する必要があります。無効になっているIP設定ページでは手動で構成することはできません。 スクリーンショット 2026-09-18 164944.png スクリーンショット 2026-09-18 165031.png スクリーンショット 2026-09-18 165228.png 回复： 关于S32K3XX 在LWIP 协议栈上自己建立IP地址无法建立的问题 こんにちは、@sunshine88 さん。 IPv4アドレス自体がこのエラーの原因ではありません。lwIPでは、 netif_add() を介して静的IPv4アドレスを直接提供できます。 デバッガのスクリーンショットによると、 netif_add() はネットワークインターフェースの初期化コールバック ETHIF_INIT が ERR_OK 返さないため、 NULL を返します。したがって、エラーはイーサネットインターフェースまたはその下位ドライバの初期化時に発生し、インターフェースがlwIPに追加される前に発生します。 TCP/IPスタック構成のスクリーンショットでは、 「ifaceを有効にする」オプションが選択されていません。ネットワークインターフェースを有効にし、必要な静的IPv4アドレス、サブネットマスク、ゲートウェイを設定してください。次に、設定を再生成し、対応するS32K3 lwIPの例にある初期化シーケンスを使用します。 アプリケーションで住所を割り当てたい場合は、まず成功 netif_add() 確認してください。 これは初期化の失敗を検出しやすくするだけのものであることにご注意ください。GMAC/イーサネットの基礎設定を修正するわけではありません。 まずは、ネットワーク初期化を変更しずに、あなたのS32K3デバイスとソフトウェアパッケージのバージョンに合わせて元のlwIP例をビルドし実行することをお勧めします。元の例が正常に動作したら、静的IPv4アドレスのみを変更して結果を確認してください。 初期化がそれでも失敗する場合は、以下の情報も提供してください。 正確なS32K3デバイスと評価ボード S32 Design Studio版 RTDおよびTCP/IPスタックパッケージのバージョン ETHIF_INIT の定義と、その関数が返すエラー 変更されていないlwIPの例が同じハードウェアで動作するかどうか 同じ質問が3つの別々のコミュニティ投稿で寄せられたようです。トラブルシューティング情報を一箇所にまとめるため、議論はどちらか一方のフォーラムのみで行ってください。 よろしくお願いいたします。 パベル 回复： 关于S32K3XX 在LWIP 协议栈上自己建立IP地址无法建立的问题 スクリーンショット 2026-09-18 100140.png スクリーンショット 2026-09-18 100315.png スクリーンショット 2026-09-18 100756.png 上記の問題には、アップロードされたコード行が含まれていません。ご確認ください。

Technical Inquiry External Pull--down Design for i.MX8 PCIe RC PERST Background: Currently, PERST# is controlled by a normal GPIO of the i.MX8, and no external pull-up or pull-down resistor has been added. During power-on startup, in the Boot ROM/SPL stage, the GPIO PAD is uninitialized and remains in a high-impedance floating state. In a noisy environment, the pin level toggles, causing abnormal reset of the PCIe endpoint device and preventing the link from being established. We now plan to add external resistors to eliminate floating noise, and have drafted two schemes; we would like to obtain NXP's official opinion. Scheme 1: Connect a pull-up resistor to 3.3V Before the bootloader configures the GPIO, the PAD is in a high-impedance state; PERST# is pulled high continuously, and the reset is released early, so it cannot meet the timing requirement of TPV_PERST in the PCIe CEM specification (PERST# must remain asserted for at least 100 ms after power is stable). Will this cause unreliable power-on? Does NXP approve this scheme? Scheme 2: Connect a pull-down resistor to GND During the boot stage, PERST# remains low, which can meet the power-on reset timing requirement. However, the concern is that during normal system operation, the pull-down resistor in combination with external noise may unexpectedly pull PERST# low, triggering an unexpected device reset. Is this risk real? What resistor value does NXP recommend? Key Questions: In the officially recommended scenario where an i.MX8 GPIO controls PERST#, does NXP allow adding an external pull-down resistor, or does it explicitly prohibit external pull-up/pull-down resistors? Is it recommended to use a POR hardware delay circuit to generate PERST#? We look forward to your reply. Thank you!       Re: Technical Inquiry External Pull--down Design for i.MX8 PCIe RC PERST For EP, the expected behavior is that the power supply for EP is controlled by RC, when RC turns on the power of EP, the RST is also controlled by RC, then the power-up timing can be met. for your application, the EP is powered on together with imx8, then the recommended connection is to add external 10k pull-down to meet power-up sequence of EP. for the noise effect you mention (caused by floating of RST), it will be eliminated by the external 10k power-down. (if no other strong external pull-up on it).     

S32K118 Interrupts Hi all, I am triyng to setup an interrupt on LPTI timer or LPTMR0 one. Both timers are running in the correct way (the end count flags will be settled) but no way to get the interrupt. I am using S32K118 evaluation board and S32DS IDE. Can someone help me? Thanks in advance. Re: S32K118 Interrupts You can also get the interrupt examples through installing "S32SDK_S32K1xx_RTM_4.0.2.exe" Re: S32K118 Interrupts Hi Please refer to the LPIT and LPTMR interrupt examples in S32K1 SDK 4.0.3 of S32DS v3.4. lpit lptmr interrupt S32K1 SDK RTM 4.0.3.png Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

i.MX8M-Plus RDC Sema42 for intra-cluster isolation I would like to use the RDC on i.MX8M-Plus to isolate the cores within the A53 cluster. Is it possible to use the RDC semaphores to disallow certain cpus from the A53 cluster accessing a peripheral? The reference manual IMX8MPRM Rev 3 is not quite clear on how the GTFSM field works in the gate register RDC_SEMAPHOREx_GATEn (section 3.2.6.1). It has two bits to inform about the locking domain and four bits to inform which "processor" is locking the semaphore. Is a "processor" a cluster (A53, M7) or a core within the cluster?  If core0 on A53 cluster locks the semaphore to UART1, can core1...3 still access UART1? Re: i.MX8M-Plus RDC Sema42 for intra-cluster isolation No. On i.MX8M Plus, the RDC semaphore “processor” is a bus master / RDC master, not an individual A53 core. The A53 cluster appears as one A53 platform master/domain for RDC purposes. The A53 quad-core cluster is treated as a single master domain, meaning all four A53 cores (core0–core3) belong to the same RDC domain. As a result, the Sema42 semaphore's GTFSM field identifies which domain (e.g., A53 cluster vs. M7 core) holds the lock, not which individual core within the cluster. So if A53 core0 locks the semaphore for UART1, A53 core1–3 are not individually blocked by that RDC semaphore. They can still access UART1 if they are in the same A53/RDC domain. For intra-cluster core isolation, you would need to rely on software-level mechanisms (such as OS-level resource management or spinlocks) rather than the hardware RDC/Sema42. Re: i.MX8M-Plus RDC Sema42 for intra-cluster isolation thanks for your response. the i.MX 8QuadMax has two core complexes (A53 and A72). is it possible to use xRDC2 to isolate between the two? Re: i.MX8M-Plus RDC Sema42 for intra-cluster isolation Yes, A53-vs-A72 isolation is a valid use case, provided you model them as separate SCFW resource partitions and assign resources accordingly. It is different from trying to isolate A53 core0 from A53 core1, which xRDC2 is not designed to do.

关于S32K3XX 在LWIP 协议栈上自己建立IP地址无法建立的问题 你好：            现在我在S32DS 中中自己建立本机IP地址，设置LWIP协议栈中本地IP地址失效，但是单步调试时会报错，无法建立链接，如上最下面右侧所示，请问问题出在哪里？是缺少什么设置吗？难道时不允许自己建立本地IP，必须在协议栈中配置吗？          再次感谢在百忙之中回复！ 回复： 关于S32K3XX 在LWIP 协议栈上自己建立IP地址无法建立的问题 你好@sunshine88 ， 是的，必须保持选中状态以启用接口，因为需要生成的配置来初始化以太网接口并将其连接到 lwIP。因此，禁用接口并仅通过您自己的 netif_add() 调用来创建它，对于此示例来说不是正确的方法。 为进行初始测试，请在 TCP/IP 协议栈配置页面上配置静态 IPv4 地址、子网掩码和网关，然后重新生成代码。 接口初始化后，IP 地址仍然可以以编程方式更改，但生成的接口配置本身不能省略。 顺祝商祺！ 帕维尔 回复： 关于S32K3XX 在LWIP 协议栈上自己建立IP地址无法建立的问题 如上所述，跑通LWIP Demo后所有IP 配置工作必须在配置页配置不可以自己配置，也不可失能IP配置。我用的S32DS版本是S32 Design Studio for S32 Platform Version: 3.5， RTD 版本是V4.0.0,  TCPIP_STACK 版本是V1.0.4  。我再次确认一下，必须在设置叶配置IP地址呗。不能失能IP配置页自己配置！ 屏幕截图 2026-09-18 164944.png 屏幕截图 2026-09-18 165031.png 屏幕截图 2026-09-18 165228.png 回复： 关于S32K3XX 在LWIP 协议栈上自己建立IP地址无法建立的问题 你好@sunshine88 ， IPv4 地址本身并不是造成此错误的原因。lwIP 允许通过 netif_add() 直接提供静态 IPv4 地址。 根据调试器截图， netif_add() 返回 NULL ，因为网络接口初始化回调函数 ETHIF_INIT 没有返回 ERR_OK 。因此，故障发生在以太网接口或其底层驱动程序初始化期间，在将接口添加到 lwIP 之前。 在您的 TCP/IP 协议栈配置截图中， “启用接口”选项未被选中。请启用网络接口，并在该接口上配置所需的静态 IPv4 地址、子网掩码和网关。然后重新生成配置，并使用相应的 S32K3 lwIP 示例中的初始化序列。 如果您仍然想在应用程序中分配地址，请先验证 netif_add() 是否成功。 请注意，这只是使初始化失败更容易被检测到。它无法修正底层 GMAC/以太网配置。 我建议首先针对您的 S32K3 设备和软件包版本构建并运行原始的 lwIP 示例，不要修改其网络初始化。如果原示例运行正常，则仅更改静态 IPv4 地址并确认结果。 如果初始化仍然失败，请同时提供以下信息： 精确的 S32K3 设备和评估板 S32 设计工作室版本 RTD 和 TCP/IP 协议栈软件包版本 ETHIF_INIT 的定义以及该函数返回的错误 未经修改的 lwIP 示例是否能在相同的硬件上运行 同一个问题似乎在三个不同的社区帖子中被提交了。为了将故障排除信息集中在一个地方，请只在一个地方继续讨论。 此致敬礼， 帕维尔 回复： 关于S32K3XX 在LWIP 协议栈上自己建立IP地址无法建立的问题 屏幕截图 2026-09-18 100140.png 屏幕截图 2026-09-18 100315.png 屏幕截图 2026-09-18 100756.png 上面的问题没有上传代码行，请查看

S32DS许可证已过期 您好，NXP支持团队， 我的S32DS v2.2许可证已于2026年8月24日到期。请问您能否帮忙延长许可证期限？ 激活码：563B-6314-7B07-7945 感谢您的支持。 Re: S32DS License Expired 您好， 您的S32DS许可证已延期。请使用您之前的激活码重新激活S32DS。

S32DS License Expired Hello NXP Support Team,   My S32DS v2.2 license expired on August 24, 2026. Could you please help extend the license? Activation Code: 563B-6314-7B07-7945   Thank you for your support. Re: S32DS License Expired Hi, your S32DS license has been extended. Please activate S32DS again with your old code. 

Resets from unknown sources MCXN947 I have a device with an MCXN947.  It's running FreeRTOS.  Using LPTMR, it periodically goes into power-down mode, wakes up on the timer interrupt, maybe does a few things, then goes back into power-down mode.  Something like this:         vTaskSuspendAll();      // FreeRTOS         PM_EnterLowPower(); // LPTMR interrupt will wake us up         xTaskResumeAll();       // FreeRTOS There's really only one other task running when it wakes up and it does some I2C comms. The problem is that the processor occasionally resets (can't reliably reproduce).  The CMC SRS register reads 0x00004010, a warm SW reset.  Code isn't calling reset anywhere, maybe NXP's assert() or FreeRTOS's configASSERT(). Are there other internal sources could be causing a SW reset? MCXN Re: Resets from unknown sources MCXN947 Hello @robert_hines  Yes, it is very likely related. Please first refer to ERR051704 and ERR051993 for verification.   Alice_Yang_0-1789719190798.pngAlice_Yang_0-1789719190798.png Also, SSRS contains cumulative status information, so it should be analyzed together with the current SRS value.   Thank you.   BR Alice Re: Resets from unknown sources MCXN947 The SSRS register reads 0x00004430, so the RSTACK bit is set; could ERR051704 cause that? Re: Resets from unknown sources MCXN947 Would this errata (MCXN_1P02G) cause resets? ERR051704 DCDC: Failure changing to Low drive-strength mode Re: Resets from unknown sources MCXN947 Changing the active voltage to midvoltage (and high drive strength) and the low-power voltage to overdrive (and low drive strength) while dropping in and out of power-down mode once a second, did increase the number of resets, all of the form: SRS 0x00004010 SSRS 0x00004430 It would be nice if NXP could describe the downstream effects of the errata so I could be more confident this is the source of these spurious resets.

FRDM-RW612 (Zephyr) — CTIMER0 MAT0/GPIO0 PWM not toggling, MAT1/MAT2 work fine Board/SDK: FRDM-RW612, NXP-Zephyr v4.3.0 Configured on-board RGB LED (GPIO0=Blue, GPIO1=Red, GPIO12=Green) as pwm-leds on CTIMER0, channels 0/1/2 respectively, using IO_MUX_CT0_MAT0_OUT_IO0, IO_MUX_CT0_MAT1_OUT_IO1, IO_MUX_CT0_MAT2_OUT_IO12 in a shared pinctrl-0 group. Ran a test app cycling duty cycle on all three channels. Red and Green LEDs PWM correctly (confirmed with Saleae logic analyzer — clean waveforms on GPIO1 and GPIO12). Blue LED (GPIO0/MAT0) stays completely off — logic analyzer shows a flat line, no toggling at any duty cycle (0–100%). Digital GPIO (non-PWM) toggle on GPIO0 works fine, Only CTIMER0 MAT0 channel fails to output PWM; MAT1/MAT2 on the same timer instance work. What we need: Confirmation whether GPIO0/CT0_MAT0 is a known-working PWM combination on FRDM-RW612 under Zephyr. Guidance on any erratum/limitation for CTIMER0 channel 0 on RW612. Any working .overlay example that PWMs GPIO0 via CTIMER, for us to diff against. frdm_rw612.overlay ``` #include / { pwm_outputs { compatible = "pwm-leds"; pwm_gpio0: pwm_gpio0 { pwms = <&ctimer0_pwm 0 PWM_KHZ(1) PWM_POLARITY_NORMAL>; }; pwm_gpio1: pwm_gpio1 { pwms = <&ctimer0_pwm 1 PWM_KHZ(1) PWM_POLARITY_NORMAL>; }; pwm_gpio12: pwm_gpio12 { pwms = <&ctimer0_pwm 2 PWM_KHZ(1) PWM_POLARITY_NORMAL>; }; }; aliases { pwm-gpio0 = &pwm_gpio0; pwm-gpio1 = &pwm_gpio1; pwm-gpio12 = &pwm_gpio12; }; }; ctimer0_pwm: &ctimer0 { compatible = "nxp,ctimer-pwm"; status = "okay"; clk-source = <5>; clocks = <&clkctl1 MCUX_CTIMER0_CLK>; #pwm-cells = <3>; mode = <0>; prescale = <0>; pinctrl-0 = <&pinmux_ctimer0_pwm>; pinctrl-names = "default"; }; &pinctrl { pinmux_ctimer0_pwm: pinmux_ctimer0_pwm { group0 { pinmux = < IO_MUX_CT0_MAT0_OUT_IO0 IO_MUX_CT0_MAT1_OUT_IO1 IO_MUX_CT0_MAT2_OUT_IO12 >; slew-rate = "normal"; }; }; }; ``` Evaluation Board Re: FRDM-RW612 (Zephyr) — CTIMER0 MAT0/GPIO0 PWM not toggling, MAT1/MAT2 work fine Hello, Hope you are doing well. Could you please helps us confirm what application are you taking as a base? Also, can you clarify how are you measuring the pwm signals? Specific pin of the FRDM for each pwm. Best Regards, Ricardo

S32 Design Studio for S32 Platform v3.4 License Expired My S32 Design Studio for S32 Platform v3.4 license has expired. Could you please extend the license for my activation code? Item Description: S32 Design Studio for S32 Platform v3.4 Order Number: S32DS-3-4_184061557 Total Number of Licenses:101 Activation Code: 878E-BE4B-A152-EB7E Thank you. Re: S32 Design Studio for S32 Platform v3.4 License Expired Hi,  your S32DS license has been extended. Please activate S32DS again with your old code. 

IMX95 Neutron NPU ONNX Model Dear NXP Team, We are trying to run an ONNX model on the Neutron NPU of an i.MX95 device. We found the following NXP documentation: https://docs.nxp.com/bundle/UG10166/page/topics/onnx_model_test.html In the section “Running a CNN Model”, the documentation states: “ONNX Runtime now supports executing CNN models on the Neutron NPU as an experimental feature. To enable this, the model must be quantized and converted with the onnx2neutron tool (see README of the onnx2neutron tool from the eIQ Toolkit).” However, we are not able to find the onnx2neutron tool in the eIQ Toolkit or in the documentation. Without this conversion step, the ONNX model appears to run only on the CPU instead of the NPU. Our questions are: 1. Does the onnx2neutron tool currently exist and is it publicly available? 2. If yes, where can we download or find it? 3. Is ONNX Runtime execution on the Neutron NPU currently supported on i.MX95, or is the TFLite path the only supported route at the moment? We have successfully tested the TFLite example flow. However, for our own custom model, the TFLite route does not work correctly: it appears to run, but silently produces incorrect results. Therefore, we would like to investigate whether the ONNX path is a viable alternative. Any guidance on the status of onnx2neutron and ONNX support for the Neutron NPU would be appreciated. Best regards, Peter iMX95  Re: IMX95 Neutron NPU ONNX Model Hi @CatchPeter, Thank you for contacting NXP Support! 1) At the moment, this tool is not publicly available and should be considered experimental. We are actively working on its development; however, it is likely that the tool will remain non‑public until it reaches a fully functional and supported state. 2) Yes, the recommended and supported path to run machine learning models on the NPU follows the established workflow from ONNX to TFLite. Best regards, Chavira Re: IMX95 Neutron NPU ONNX Model Dear NXP Team, I stumbled in this discussion as I was looking (Mid Sept. 2026) for solutions to run an ONNX model on the Neutron NPU of an i.MX95 FRDM device. Do you confirm that, as of today, the above mentioned onnx2neutron tool is still not publicly available, hence the "TFLite path" is the only supported route still at the moment? Thanks for confirming, Regards, Simone

imx93におけるSAIパディングビットの設定 Linux上でIMXとコーデック間のSAIリンクを正しく設定するのが難しいです。 コーデックはAK4619で、4チャネルTDMモードで使用されます。48kHz/32ビットTDMモード、MSB優先、MSBジャスティファイドでの再生は問題ありません。 キャプチャ時には、AK4619は24ビットのみをサポートしています。データはMSB優先です。つまり、重要でないビットは関連ビットの後に続きます（重要ビットは8～31）。一方、saiはFBTを23に設定するため、有効ビットは0～23となります。 関連する設定を探そうとしましたが、見つけられませんでした。FBTは関連するデータの開始地点を示すことは理解していますが、どのレジスタがデータサイズを設定しているのか(私の場合は24で、ワードサイズは32です)。 どのレジスタを設定する必要があるのか、あるいはデバイスツリーでどの設定を行う必要があるのか？私が実際に使用している関連設定は以下のとおりです。 &sai3 { #sound-dai-cells = <0>; clocks = <&clk IMX93_CLK_SAI3_IPG>, <&clk IMX93_CLK_DUMMY>, <&clk IMX93_CLK_SAI3_GATE>, <&clk IMX93_CLK_DUMMY>, <&clk IMX93_CLK_DUMMY>, <&clk IMX93_CLK_AUDIO_PLL>; clock-names = "bus", "mclk0", "mclk1", "mclk2", "mclk3", "pll8k"; assigned-clocks = <&clk IMX93_CLK_SAI3>; pinctrl-names = "default"; pinctrl-0 = <&pinctrl_sai3>; assigned-clock-parents = <&clk IMX93_CLK_AUDIO_PLL>; assigned-clock-rates = <24576000>; fsl,sai-mclk-direction-output; fsl,sai-asynchronous; status = "okay"; }; simple-audio-card,dai-link { link-name = "AK-4CHANNELS"; format = "i2s"; dai-tdm-slot-num = <4>; dai-tdm-slot-width = <32>; fsl,mclk-equal-bclk; cpu { sound-dai = <&sai3>; dai-tdm-slot-num = <4>; dai-tdm-slot-width = <32>; assigned-clocks = <&clk IMX93_CLK_SAI3>; }; codec { sound-dai = <&ak4619>; system-clock-frequency = <24576000>; assigned-clocks = <&clk IMX93_CLK_SAI3>; dai-tdm-slot-num = <4>; dai-tdm-slot-width = <32>; }; }; オシロスコープで確認したところ、saiラインのデータは正しいようです。 これに関して何かヒントがあれば、大変ありがたいです。 Re: SAI padding bits configuration on imx93 ありがとうございます。 問題は、このレジスタに何を書けばいいのか分からないことです。私が見つけられた唯一の医師は julienblanc_0-1789720432684.pngjulienblanc_0-1789720432684.png 私の場合は関連する一文をハイライトしました。では、はい、FBTで0b11111を書くべきですが、24ビットだけが関係しているかどうかはどうやって判断すればいいのでしょうか?私の理解では、W0WとWNWは単語サイズを示すため使えません。私の場合は32ビットです。しかし、RCRxのどちらのレジスタにも関連情報が見つかりませんでした。 よろしくお願いいたします。 ジュリアン Re: SAI padding bits configuration on imx93 こんにちは、 録音/再生時にALSAで-f S32_LEオプションを使ってみましたか？ この設定はデバイスツリーでは行いません。ドライバーから設定したい場合は、ここでレジスタTCR5/RCR5を変更する必要があります: https://github.com/nxp-imx/linux-imx/blob/b096ce610e956cc2596006343df8a2a26ed6e019/sound/soc/fsl/fsl_sai.h https://github.com/nxp-imx/linux-imx/blob/b096ce610e956cc2596006343df8a2a26ed6e019/sound/soc/fsl/fsl_sai.c よろしくお願いいたします。 Re: SAI padding bits configuration on imx93 実際、余分なビットは特に問題を引き起こさないようです。ドライバーを変更してFBTで正しい値を書き込むようにすれば、オーディオは正しく動作するようになりました。 よろしくお願いいたします。

i.MX8MP_EVK: YOCTOコンパイルエラー do_package() (問題:tar & *at()) こんにちは、 これが私のヨクトビルドのパラメータです: リリース: imx-linux-walnascar BSPバージョン: imx-6.12.49-2.2.0 マシン: imx8mpevk ディストリビューション: fsl-imx-xwayland 私はこのビルド環境をここ数ヶ月間、問題なく使用しています。しかし、突然添付のエラーが発生するようになりました。 トラブルシューティングのため、ビルド環境を完全にクリーンアップし、リポジトリを再初期化（ repo init ）し、すべてを再度同期してから、新規ビルドを実行しました。しかし、残念ながら、依然として同じ問題が発生しています。 ご参考までに、添付のログファイルをご確認ください。根本原因の特定と解決策のご提案にご協力いただければ幸いです。 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) bitbake imx-image-core Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) どの「bitbakeコマンド」を使用していますか？ 確認作業を行います。 Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) ご返信ありがとうございます。 ビルド環境を確認したところ、既に推奨された構成と一致していました。 ホストOS: Ubuntu 22.04.5 LTS (Jammy) GNU tar バージョン: GNU tar 1.34 $ cat /etc/os-release PRETTY_NAME="Ubuntu 22.04.5 LTS" ... $ tar --version tar (GNU tar) 1.34 しかし、私は依然として同じ失敗に遭遇します Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) ホストOSがUbuntu 24.04でtarのバージョンが1.35の場合は、tarのバージョンを確認してください。 コンテナまたは仮想マシン内でビルドするには、以下を使用します。 Ubuntu 22.04 LTS GNU tar 1.34 Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) 下記にファイルがあります。 ここにエラーメッセージの一部を貼り付けます DEBUG:python関数の実行extend_recipe_sysroot 注意:直接依存関係は['/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/binutils/binutils-cross_2.44.bb:do_populate_sysroot', '/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/gcc/gcc-cross_14.3.bb:do_populate_sysroot','/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/quilt/quilt-native_0.68.bb:do_populate_sysroot', '/home/vvdn/LWT_Build/sources/poky/meta/recipes-kernel/kern-tools/kern-tools-native_git.bb:do_populate_sysroot','virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-core/coreutils/coreutils_9.6.bb:do_populate_sysroot','virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/bison/bison_3.8.2.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/dwarfsrcfiles/dwarfsrcfiles.bb:do_populate_sysroot','virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/flex/flex_2.6.4.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/patch/patch_2.7.6.bb:do_populate_sysroot','virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/pkgconfig/pkgconfig_git.bb:do_populate_sysroot','virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/pseudo/pseudo_git.bb:do_populate_sysroot','virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-devtools/rpm/rpm_4.20.0.bb:do_populate_sysroot', 'virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-extended/bc/bc_1.08.1.bb:do_populate_sysroot','virtual:native:/home/vvdn/LWT_Build/sources/poky/meta/recipes-kernel/kmod/kmod_34.1.bb:do_populate_sysroot'] 注意:sysrootにインストールされています: [] 注意:sysrootで既に存在しているようにスキップしています: ['gettext-minimal-native', 'binutils-cross-aarch64', 'cmake-native', 'gcc-cross-aarch64', 'libtool-native', 'm4-native', 'quilt-native', 'texinfo-dummy-native', 'kern-tools-native', 'linux-libc-headers', 'file-native', 'openssl-native', 'coreutils-native', 'expat-native', 'ncurses-native', 'readline-native', 'util-linux-libuuid-native', 'zlib-native', 'bison-native', 'dwarfsrcfiles-native', 'elfutils-native', 'flex-native', 'git-native', 'gnu-config-native', 'json-c-native', 'libedit-native', 'lua-native', 'make-native', 'patch-native', 'perl-native', 'pkgconfig-native', 'pseudo-native', 'python3-native', 'rpm-native', 'bc-native', 'bzip2-native', 'libarchive-native', 'libidn2-native', 'lzlib-native', 'xz-native', 'zstd-native', 'kmod-native', 'acl-native', 'attr-native', 'curl-native', 'gdbm-native', 'gmp-native', 'gnutls-native', 'libtasn1-native', 'libcap-native', 'libffi-native', 'libgcrypt-native', 'libgpg-error-native', 'libmicrohttpd-native', 'libmpc-native', 'libunistring-native', 'mpfr-native', 'nettle-native', 'p11-kit-native', 'popt-native', 'sqlite3-native'] DEBUG: Python関数extend_recipe_sysroot完了しました DEBUG:python関数の実行sstate_task_prefunc DEBUG: Python関数sstate_task_prefunc完了しました DEBUG:python関数の実行do_package DEBUG:python関数の実行package_setup_pkgv DEBUG:Python関数package_setup_pkgv 終わった DEBUG:python関数の実行package_convert_pr_autoinc DEBUG: Python関数package_convert_pr_autoinc完了しました DEBUG:python関数の実行package_prepare_pkgdata 注意:pkgdata-sysrootにインストールされています: [] DEBUG: Python関数package_prepare_pkgdata完成しました DEBUG:python関数の実行perform_packagecopy ERROR: exec_func_python()でPython関数を実行する際にエラーが生成されました: この例外/失敗を引き起こしたPython呼び出しのスタックトレースは以下の通りです: ファイル: 'exec_func_python() autogenerated', lineno: 2, function: 0001: 0002:perform_packagecopy(d) 0003: ファイル: '/home/vvdn/LWT_Build/sources/poky/meta/classes-global/package.bbclass', lineno: 363, function: perform_packagecopy 0359: rpath_replace (dvar, d) 0360:} 0361:perform_packagecopy[cleandirs] = "${PKGD}" 0362:perform_packagecopy[パッケージ] = "${PKGD}" *** 0363: 0364:Python populate_packages () { 0365: oe.package.populate_packages(d) 0366:} 0367:populate_packages[dirs] = " ${D} " ファイル: '/usr/lib/python3.10/subprocess.py'、行番号: 421、関数: check_output 0417: それ以外の場合: 0418: 空 = b'' 0419: kwargs['input'] = 空 0420: *** 0421: return run(*popenargs, stdout=PIPE, timeout=timeout, check=True, 0422: **kwargs).stdout 0423: 0424: 0425:class CompletedProcess(object): ファイル: '/usr/lib/python3.10/subprocess.py'、行番号: 526、関数: 実行 0522: # process.wait() は呼び出しませんとして。 __exit__それは私たちのためにやってくれる。 0523: 上げる 0524: retcode = process.poll() 0525: チェックして戻りコードを取得する場合: *** 0526: raise CalledProcessError(retcode, process.args, 0527: 出力=標準出力、標準エラー=標準エラー) 0528: return CompletedProcess(process.args, retcode, stdout, stderr) 0529: 0530: 例外: subprocess.CalledProcessError: コマンド 'tar --exclude=./sysroot-only'-cf - -C /ホーム/vvdn/LWT_Build/build/tmp/work/imx8mpevk-poky-linux/Linux-imx/6.12.34+git/image -p -S .|tar -xf - -C /home/vvdn/LWT_Build/build/tmp/work/imx8mpevk-poky-linux/linux-imx/6.12.34+git/package' は非ゼロの退出ステータス2を返しました。 サブプロセスの出力: 不明なディレクトリ、fd 4 に対して *at() システムコールが呼び出されました fd 4 の不明なベースパス、パス lib 'lib' の絶対パスを割り当てられませんでした。 tar: ./usr/lib:Cannot mkdir: 悪いアドレス 未知ディレクトリの*at() syscallを取得、fd 4 FD 4の未知の基底パス、パスライブラリ 「リベラル」に絶対的な道を割り当てることができませんでした。 未知ディレクトリの*at() syscallを取得、fd 4 FD 4の未知の基底パス、パスライブラリ 「リベラル」に絶対的な道を割り当てることができませんでした。 tar: ./usr/lib:Cannot mkdir: 悪いアドレス TAR: ./USR/lib/modules:Cannot mkdir:そのようなファイルやディレクトリは存在しません Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) 添付ファイルをダウンロードする権限がないようです。 もう一度送っていただけますか？ Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) こんにちは@yipingwang  さらなるデバッグのサポートをお待ちしています。 Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) Ubuntu PCで、「sudo apt install tar=1.34+dfsg-1build3」コマンドを使用してください。 Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) こんにちは、 @abannish さん。 以下のコマンドを試してみてください。私の場合はこれでうまくいきました。 wget http://archive.ubuntu.com/ubuntu/pool/main/t/tar/tar_1.34+dfsg-1build3_amd64.deb sudo dpkg -i tar_1.34+dfsg-1build3_amd64.deb sudo apt-mark hold tar Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) @Sanjiv_Mnsこれで問題は解決しましたか？ Re: i.MX8MP_EVK: YOCTO Compilation Error do_package() (Issue: tar & *at()) ありがとう！これで私の側でも問題が解決しました！ちなみに、Ubuntuサービスの自動アップデートが行われるまでは、すべて完璧に動作していました。

RT1xxx ENET: ラップアラウンド値を変更するためにATCORを書き込むと、修正カウンタはリセットされますか？ こんにちは、 ETETペリフェラルの補正カウンターはATCORの書き込み時にリセットされるのかもしれません。 あるいは、ATCORの値が変更された場合にのみリセットされるのかもしれません。 よろしくお願いいたします 最大 i.MXRT 102x i.MXRT 105x

S32K314 プログラミングエラー こんにちは デバッグモードを使用してDFLASHにデータを書き込もうとしたところ、失敗しました。 以下は私のコードの概略です。 0xFFFFF800 を 0x40268350 に書き込む PFCPGM_PEARR_Lレジスタに0x10000000を書き込みます。 プログラムDATA0に0xFFFFFFFFを書き込む MCR[ERS]を1に設定 MCR[ERS]セクターを選択 MCR[EHV]を1に設定する MCRS[DONE]を待機し、MCRS[PEG]をチェックします。 MCR[EHV]を0に設定、SETMCR[ERS]を0に設定 11セクター消去後 PFCPGM_PEARR_Lレジスタに0x10000000を書き込みます。 DATA0～DATA7に256ビットのデータを書き込む MCR[PGM]を1に設定 MCR[EHV]を1に設定 MCRSレジスタを読み取り、0x0000C100を取得します。 しかし、2回目のループをしたとき PFCPGM_PEARR_Lレジスタに0x10000000を書き込みます。 DATA0～DATA7に256ビットのデータを書き込む MCR[PGM]を1に設定 MCR[EHV]を1に設定 MCRSレジスタを読み取り、0x00008100を取得します。 この状況の原因を知りたいです。 リカ 回复： S32K314编程错误 さらに、消去／プログラミングが完了したことを確認した後、以下の手順を実行しました。 MCR[EHV]に0を設定 MCR[PGM/ERS]に0を設定

RT1051: ENET IEEE1588タイマークロックソース こんにちは、 RT1050 の リファレンス マニュアル には 以下の 情報 があります: mastupristi_0-1789736651417.png IEEE1588タイマーのクロックソースが何なのか知りたいです。例えば、AUDIO_PLLから派生したルートクロックを選べますか? IEEE1588タイマーのクロックソースを制御するレジスタはどれですか？ よろしくお願いいたします 最大 i.MXRT 105x

S32K314编程错误 您好 当我通过debug尝试往DFLASH中写数据时失败了 下面是我的代码大概流程 write 0xFFFFF800 to 0x40268350   wtire 0x10000000 to PFCPGM_PEARR_L register write 0xFFFFFFFF to Program DATA0 set MCR[ERS] to 1   MCR[ERS] choose sector set MCR[EHV] to 1 wait MCRS[DONE] be 1 check MCRS[PEG] set MCR[EHV] to 0  SETMCR[ERS]to 0 after erase 11 sectors wtire 0x10000000 to PFCPGM_PEARR_L register write 256 bit data to DATA0~DATA7 set MCR[PGM] to 1  set MCR[EHV] to 1 read MCRS register get 0x0000C100 但是当我第二次循环 wtire 0x10000000 to PFCPGM_PEARR_L register write 256 bit data to DATA0~DATA7 set MCR[PGM] to 1  set MCR[EHV] to 1 read MCRS register get 0x00008100 我想知道这种情况可能会是什么原因造成的 Lika 回复： S32K314编程错误 补充一下，在我确认擦除/编程完成后我采取了下面步骤 set 0 to MCR[EHV] set 0 to MCR[PGM/ERS]