Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
Hi, do you have an alternative to ABPMJJT015PGAA5 that supports 20 or more PSI, thanks We’re developing a prototype here  that requires a sensor with the characteristics of the above but with a pressure spec of 20, or more, PSI. In that regard, I’m looking for alternatives that might suit as any that Honeywell have are back-ordered. I would be grateful if you could check if NXP stock one such – thank you. Spec on page 5 page https://sensing.honeywell.com/honeywell-sensing-basic-board-mount-pressure-abp-series-datasheet-2305128-e-en.pdf   Pressure Sensors Re: Hi, do you have an alternative to ABPMJJT015PGAA5 that supports 20 or more PSI, thanks Hi Jerome, First off, thank you for your interest in NXP's pressure sensors! Looking at the spec, I assume the closest one is the MPX4250DP: https://www.nxp.com/docs/en/data-sheet/MPX4250D.pdf  However, it is a completely different package (Unibody, through-hole) and not compatible with liquids.  For more options, have a look at Differential/Gauge up to 1000 kPa | NXP. Best regards, Tomas
查看全文
pitIsrFlag センサーフュージョン SDK に関する質問 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> K64F-AGM01 アセンブリを購入しました。これまで NXP 製品を使用したことはありません。行き詰まってます。私は答えを求めて何時間もコミュニティを検索しました。見つけられるすべてのドキュメントを読みました。プロジェクトを構築するために必要な情報がまだ見つからないようです。 センサフュージョンの SDK サンプルをロードしました。デバッガーで例を実行しましたが、サイクルが 1 回実行され、最初のパスで pitIsrFlag が true にならないため、プログラムは終了します。センサー融合機能からデータが取得できません。別途作成したループからベアメタルの main 関数を呼び出すための独自のプログラムを作成する必要がありますか? センサ・フュージョン Re: pitIsrFlag Sensor Fusion SDK Question <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> ランディ、 おそらく、このボードをプログラム可能な USB ペリフェラルとして考えるべきではないでしょう。それは意図していない。GUI は OpenSDA UART/USB 機能を使用してボードと通信します。したがって、Windows マシンに適切な OpenSDA ドライバーがインストールされている必要がありますが、これは組み込み開発者のみが持っている可能性があります。埋め込みコード内のインターフェースは、センサー フュージョン ツールボックスとの間の通信を主な目的として存在します。もちろん、これをアプリケーションの開始点として使用することもできます。プロトコル (第 3 章で説明)(ユーザーガイドの7ページに記載されている)はバイナリです。したがって、コンソールに人間が読めるコンテンツが表示されることは期待できません。また、ASCII コマンドを送信することもできません。埋め込まれたコードは、ほとんどの場合、少なくともパケット タイプ 1、3、および 4 をストリーミングします。Sensor Fusion Toolbox コマンドを使用して、これらのパケット内のデータの計算に使用されるアルゴリズムを選択します。 mike.stanley@nxp.comまでメールをお送りください。あなたの連絡先情報をお知らせいただければ、私の側で、ボードとの通信に使用する C# ファイルをあなたの手元にどのように提供できるか確認します。 よろしくお願いいたします。 Mike Re: pitIsrFlag Sensor Fusion SDK Question <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> これに加えて…シリアル経由でK64Fに「Q9」を書き込んでみました Visual C#プロジェクトでポートを作成し、ReadExisting()を呼び出してデータを読み取ります。 シリアルポート。ReadExisting は空の文字列を返します。 ReadExistingがデータを返すのは、最初にプラグインしたときだけです。 K64F ですが、データが返されても解読できません。最初の後 読み取ると、次の ReadExisting の呼び出しで空の文字列が取得されます。その ReadLine コマンドはデータを取得しますが、これも解読できないようです。 Re: pitIsrFlag Sensor Fusion SDK Question <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 助けてくれてありがとう、マイク。私は入手可能なものすべてを研究しました 見つけることができましたが、まだ行き詰まっています。典型的なUSBハードウェアペリフェラルでは 過去にプログラムされた*.dllファイルがあり、それをインポートすることがCAN Visual Studio C#プロジェクトでハードウェアのカスタムAPIデータ構造を使用する 呼び出して仮想 USB 経由で送信し、データを取得します。私は一度も 組み込みシステムで働いていたので、その仕組みの基本は理解していましたが、 動作しますが、特定のデータをリクエストするための構文に問題があります K64F-AGM01。C#プロジェクトを通じてポートに接続し、ReadLineを送信します。 指示。返される情報は16進数です。これは私がすべきことなのか 期待する?もしそうなら、どうやって翻訳すればいいのでしょうか?(ちなみに、 K64FボードからTera Termまで、コンソールはただゴミのストリームを出力するだけです) C#プロジェクトからポートにリクエストを送信できればいいのにと思っていました K64F から fRhoPl データを取得します。簡単なCコード行があれば 私の C# プロジェクトからこれを実行しようとしましたが、見つかりません。そこに ベアメタル コードの sUARTOutputBuffer。そこはどこで受け取れるのですか? ホストからのデータですか?もしそうなら、どうやって?コードを素の状態で書くべきでしょうか? メタルメインプログラムは実際にポートに情報を送信し、それを読み取る ホスト (C# プロジェクト) 側のポートからですか? よろしくお願いいたします。 ランディ <> ウイルスフリー。 www.avg.com <> <#DAB4FAD8-2DD7-40BB-A1B8-4E2AA1F9FDF2> 2017年12月2日(土)午前7時54分、michaelestanley Re: pitIsrFlag Sensor Fusion SDK Question <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 「Sensor Fusion Toolbox」は、Windows または Android でのみ実行される GUI 部分を指します。これは、ユーザーガイドに記載されている UART ベースのプロトコルを介して、組み込みボード上で実行されているセンサ フュージョンアプリケーションと通信します。GUI には、サンプル SF アプリケーションを使用してボードをプログラムする機能があります。しかし、それはあなたがしたことではありません。開発ツールを使用してボードをプログラムしました。これは通常の開発フローです。すべてのキャリブレーションは組み込みボード上で実行されます。GUI はデモおよびデバッグ目的にのみ使用されます。 必要に応じて独自の Windows アプリを作成することもできます。繰り返しになりますが、プロトコルはユーザー ガイドに指定されています。ソースがあるので、必要に応じて変更することもできます。ほとんどのお客様は独自のインターフェースを持っているため、通常は Windows 側のソフトウェアやヘッダーは提供しません。 加速度と磁気のキャリブレーション パラメータを初期化する呼び出しは、ファイル sensor_fusion.c の関数 initializeFusionEngine() 内にあります。6 軸および 9 軸カルマン フィルターの初期化関数は、以前に保存されたジャイロ オフセットをフラッシュから読み込むか、現在の測定値をオフセットとして使用します。後者は、GUI にそのメッセージが表示される理由です。 上記の多くはユーザー ガイドに記載されています。少なくともざっと目を通し、何がカバーされているかを知る時間があれば、多くの時間を節約できます。昨日、このスペースにトレーニング ビデオへのリンクも投稿しました。 幸運を祈ります。 Mike Re: pitIsrFlag Sensor Fusion SDK Question <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> ありがとう、マイク。コンパスデータを読み取ることができたので、 Windows GUI。いくつか質問があります: 1. K64Fにセンサーフュージョンツールボックスがフラッシュされますか? Windows センサ Fusion Toolbox以降、Windows GUIは ボード自体から処理または較正されたコンパスfRhoPlの方向、または センサーフュージョンツールボックスは、常に K64F からの生データを取得し、Windows .exe でキャリブレーションプロセッシングしますか? 2. ツールボックスソフトウェアが実際にボード上にあり、 ボード上で、Windows GUIを自分で作成して、調整済みの シリアルポートからコンパスデータを取得する場合、どのヘッダーファイルまたはライブラリを使用するか Windows C# プログラムに含める必要があるファイルは何ですか? 3. Windows Sensor Fusion Toolboxを初めて実行すると、ユーザーに ボードを動かして調整します。このような状況なので、 MCUXpresso IDEでデバッグしてfRhoPlデータを読み取ると、センサはどのように Fusion ソフトウェアは最初にセンサを調整しますか?デバッガーを実行すると、 Windowsセンサーのようにボードを振り回す必要がない 融合プログラム。 助けてくれてありがとう。とても感謝しています。 ランディ <> ウイルスフリー。 www.avg.com <> <#DAB4FAD8-2DD7-40BB-A1B8-4E2AA1F9FDF2> 2017年12月1日(金)午後2時01分、michaelestanley Re: pitIsrFlag Sensor Fusion SDK Question <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> ランディ、 グローバル構造からコンパスの方向を直接読み取ることができます。フィールド名は、使用しているアルゴリズムに応じて異なります。ユーザーマニュアルのセクション 4.2、特に表 6 を参照してください。表の 4 行目にはフィールド名が表示されます。 確認した後でも GUI にまだ興味がある場合はお知らせください。当社は、QualComm との合併に備えてソフトウェア リリース プロセスを調整している最中であり、新しいガイドラインの範囲内でそれを実行することについては、上司に相談する必要があります。 よろしくお願いいたします。 Mike Re: pitIsrFlag Sensor Fusion SDK Question <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> ありがとう、マイク。 ご返信誠にありがとうございます。はい、センサを実行するとすべて動作します Fusion ツールボックス。提案どおりに休憩を入れてみます.....もう一つ 質問:Windows GUIのソースコードを入手することは可能ですか? センサ Fusion Toolbox?私がやろうとしているのは、コンパスを捉えることです すべてのオフセットとキャリブレーションが完了した後の方位(度) 計算された値(センサフュージョンツールボックスのテキストボックスに表示される) GUIですか?改めてありがとうございます。 ランディ <> ウイルスフリー。 www.avg.com <> <#DAB4FAD8-2DD7-40BB-A1B8-4E2AA1F9FDF2> 2017年12月1日金曜日午前11時11分、michaelestanley Re: pitIsrFlag Sensor Fusion SDK Question <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> ランディ、 質問させてください。デバッガーをシングルステップ実行しようとしていますか?それを試してみると if (true == pitIsrFlag) { 声明を出さなければ、すぐに行き詰まるでしょう。 その理由は、PIT タイマーがデバッグ モードで「フリーズ」するようにプログラムされているためです。K64 リファレンス マニュアルの PIT の章から: 良い点は、IF の後の次の行でブレークを設定し、そのポイントまで実行してから、シングル ステップを続行できることです。 デバッガーの外部でボードの電源を入れると、K64 の LED D12 が緑色に点滅しますか?もしそうであれば、アプリは正常に動作しており、これは単なるパイロットエラーです。 他に行うべきことは、センサ フュージョン ツールボックスを起動してボードに接続することです。そうすれば、正しく動作していることを確認できます。 よろしくお願いいたします。 Mike
查看全文
圧力センサ MPXV7002GC6U を使用する場合、このセンサを SMT はんだ付けし、高水性クリーナーで洗浄しますか? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> SING 圧力センサー MPXV7002GC6U は SMT はんだ付けして高水性クリーナーで洗浄しできますか? Re: USING Pressure sensor MPXV7002GC6U can this sensor SMT soldered and be cleaned in a high aquious cleaner? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、ジョン。 残念ながら、センサーの圧力開口部にクリーナーが入ると、デバイスに悪影響を与える可能性があります。 したがって、部品のアクセス ホールをカプトン テープで密閉することが絶対に推奨されます。清掃する前にセンサにキャップを付けることもできます。該当する場合は、クリーニング プロセス中に、センサの背面にある小さな通気口もカプトン テープで覆う必要があります。 キャップは次のサプライヤーから入手できます。 http://www.stockcap.com/products.asp なお、超音波洗浄は、周波数によってワイヤボンドの相互接続が損傷する可能性があるため、推奨されません。 多くのお客様は、洗浄操作を行わないか、スプレーが直接センサー穴に入らない方向にスプレー洗浄を行っています。 詳細については、次のリンクから Freescale コミュニティのThreadをご覧ください: https://community.freescale.com/thread/307192 すてきな一日を、 ホセ・レイエス ----------------------------------------------------------------------------------------------------------------------- 注: この投稿で質問が解決した場合は、「正解」ボタンをクリックしてください。ありがとう! -----------------------------------------------------------------------------------------------------------------------
查看全文
MMA8652 vs MMA8451 Hi, I am just in the process of selecting a new Accelerator.  I have rounded my selection down to two chips, the MMA8652 and the MMA8451.  Am I correct in thinking other than one is 12bit and the other 14bit, and they have different packages, they are both similar in complexity?  My meaning is, one is not easier to program and configure over the other chip. Also from a design point of view on low power battery powered products, is it better to have the INT pins pull-up or pull-down? Lastly looking at the datasheet on the MMA8652, the circuit diagram shows polarized capacitors around the chip, I think these should be none polarized.  Am I correct? Thanks, Accelerometers Re: MMA8652 vs MMA8451 Hi David, Thanks for your reply. Just to double confirm, the datasheet shows all 4 capacitors as polarized, which I think is a typo.  Is it OK to use 4 none polarized capacitors? Thanks. Re: MMA8652 vs MMA8451 Hello, 1. Basically, the main differences between the devices mentioned are the resolution and the package options. 2. In regard with the complexity you mentioned, both of the devices use the I2C interface. You can find software examples here in order to program and configure the device you need. 3. It depends of your application if you place a pull-up or pull-down on the INT pins. The interrupt pins can be configured to be push-pull or open drain and can be either Active High or Active Low. If a pull-up resistor is used on the interrupt pins with the open drain setting, then the accelerometer should be configured to Active Low. If a pull-down resistor is used, then the interrupt pin should be configured to be Active High. This is done in Register 0x2C (MMA8451, 2, 3Q). For more details please review the Application note AN4077: AN4077 - MMA845xQ Design Checklist and Board Mounting Guidelines 4. Finally, the capacitor at the BYP pin should be place there in order to guarantee the stability of the internal regulator while the rest of them are decoupling capacitors. I hope this information will be useful for you. If I misunderstood your question, feel free to let me know.  I will be glad to help. Have a great day. David Diaz.
查看全文
i.MX RT1042 イーサネット PHY DP83825 での初期化失敗 - PHY を初期化できません こんにちは、 私は i.MX RT1042 イーサネット を使用しており、i.MX RT1040 EVK で使用されているオンボード KSZ8081 の代わりに TI DP83825 PHY 評価ボードを使用しようとしています。 KSZ8081 と関連するジャンパーを EVK から取り外し、ジャンパー ワイヤを使用して i.MX RT1042 からの RMII 信号 (TXD [1:0]、RXD [1:0]、TX_EN、CRS_DV、MDC、MDIO、RESET、REF_CLK) を DP83825 EVM に接続しました。 MCUXpresso SDK イーサネット の例を使用していますが、次のログが表示されます。 PHYを初期化できません ソフトウェアの変更: デフォルトの NXP SDK は KSZ8081 PHY ドライバーを使用します。 DP83825 用の PHY ドライバはないので、KSZ8081 ドライバを DP8384 をベースに置き換えました。 レジスタ マップと構成値はほぼ同様であったため、DP8384 PHY ドライバーを DP83825 に移植して適応させました。 PHY アドレスと基本的な初期化シーケンスもそれに応じて更新されました。 ハードウェアに関する注意事項: RMII インターフェースが使用されます。 DP83825 EVM の XI/XO ピンは、デフォルトのオンボード水晶構成のままになります。 DP83825 EVM には使用されないオンボード MCU が含まれています。PHY は i.MX RT1042 によって直接制御されるように設計されています。 質問: PHY 初期化が失敗する原因となる可能性のある i.MX RT 固有の要件 (PHY リセットタイミング、MDIO 初期化順序、クロック構成) はありますか? i.MX RT イーサネット ドライバーは、PHY ドライバー層を超えて KSZ8081 固有の動作を想定していますか? DP83825 EVM の XI/XO オンボード水晶構成により、外部 MAC とインターフェイスするときに問題が発生する可能性がありますか? i.MX RT Ethernet で Microchip 以外の PHY (TI DP838xx) を使用するための既知の リファレンス デザイン、アプリケーション ノート、または例はありますか? これが主にソフトウェア統合の問題なのか、ハードウェア/クロッキングの問題なのかについてのアドバイスがあれば非常に助かります。 よろしくお願いします。
查看全文
LS1043A-RDB Linux Hangs At PSCI BootFrom SD Starting kernel ... [ 0.000000] Booting Linux on physical CPU 0x0 [ 0.000000] Linux version 4.9.79 (root@ubuntu) (gcc version 5.4.0 20160609 (Ubuntu/Linaro 5.4.0-6ubuntu1~16.04.4) ) #1 SMP PREEMPT Wed Mar 28 11:22:27 CST 2018 [ 0.000000] Boot CPU: AArch64 Processor [410fd034] [ 0.000000] earlycon: uart8250 at MMIO 0x00000000021c0500 (options '') [ 0.000000] bootconsole [uart8250] enabled [ 0.000000] efi: Getting EFI parameters from FDT: [ 0.000000] efi: UEFI not found. [ 0.000000] Reserved memory: created DMA memory pool at 0x00000008ffc00000, size 4 MiB [ 0.000000] OF: reserved mem: initialized node qman-fqd, compatible id shared-dma-pool [ 0.000000] Reserved memory: created DMA memory pool at 0x00000008fc000000, size 32 MiB [ 0.000000] OF: reserved mem: initialized node qman-pfdr, compatible id shared-dma-pool [ 0.000000] Reserved memory: created DMA memory pool at 0x00000008fe000000, size 16 MiB [ 0.000000] OF: reserved mem: initialized node bman-fbpr, compatible id shared-dma-pool [ 0.000000] cma: Reserved 16 MiB at 0x00000000fac00000 [ 0.000000] NUMA: No NUMA configuration found [ 0.000000] NUMA: Faking a node at [mem 0x0000000000000000-0x00000008ffbfffff] [ 0.000000] NUMA: Adding memblock [0x80000000 - 0xfbdfffff] on node 0 [ 0.000000] NUMA: Adding memblock [0x880000000 - 0x8fbffffff] on node 0 [ 0.000000] NUMA: Adding memblock [0x8ff000000 - 0x8ffbfffff] on node 0 [ 0.000000] NUMA: Initmem setup node 0 [mem 0x80000000-0x8ffbfffff] [ 0.000000] NUMA: NODE_DATA [mem 0x8ffbcc340-0x8ffbcdaff] [ 0.000000] Zone ranges: [ 0.000000] DMA [mem 0x0000000080000000-0x00000000ffffffff] [ 0.000000] Normal [mem 0x0000000100000000-0x00000008ffbfffff] [ 0.000000] Movable zone start for each node [ 0.000000] Early memory node ranges [ 0.000000] node 0: [mem 0x0000000080000000-0x00000000fbdfffff] [ 0.000000] node 0: [mem 0x0000000880000000-0x00000008fbffffff] [ 0.000000] node 0: [mem 0x00000008ff000000-0x00000008ffbfffff] [ 0.000000] Initmem setup node 0 [mem 0x0000000080000000-0x00000008ffbfffff] [ 0.000000] psci: probing for conduit method from DT. linux hangs in linux/drivers/firmware/psci.c, it can not get psci version from ARMV8 through SMC instruction, i am very confused with this, does anyone know how to solve this problem. QorIQ LS1 Devices Re: LS1043A-RDB Linux Hangs At PSCI Just had the same issue, PSCI is using SMCCC calls, and the kernel was overwriting the arm trusted firmwares BL31 residing inside DRAM. BL31 is responsible for handling SMC calls. So the first SMC call (psci_get_version) would jump into corrupted memory and hang. Need to mark the memory as reserved in the linux DTS. On my setup BL31 is residing at physical RAM_END - 10MiB and it's size is max 2MiB. Re: LS1043A-RDB Linux Hangs At PSCI The only reason for this is that the actual DDR size doesn't match the size given to the kernel under bootloader; Re: LS1043A-RDB Linux Hangs At PSCI The only reason for this is that your actual DDR size is not the same as the size returned to the kernel by firmware initialization; Re: LS1043A-RDB Linux Hangs At PSCI Seemingly the same problem here. I have an ESPRESSObin board v7 with Marvell A3720 SoC. I also use NixOS linux. When I upgraded kernel from 5.1 to 5.2, it stopped booting with this same problem - hanging on PSCI probing. 5.1.6 version works fine. 5.3.1 kernel from Arch Linux works fine as well. But all kernels starting with 5.2.11 (and also 5.3.7) do hang. I suspect it is somehow related to kernel compilation parameters, just because Arch kernel works. Or probably kernel size is involved: Arch kernel is just 12MB; NixOS kernel 5.1.6 is 32MB; and kernel 5.2.11 is 33MB. I suspect something in the memory is overwritten. Re: LS1043A-RDB Linux Hangs At PSCI I had a similar problem at LS1028ardb platform,have you found the reason now? Looking forward to your reply,Thank you Re: LS1043A-RDB Linux Hangs At PSCI I had a similar problem at LS1028ardb platform,have you found the reason now? Looking forward to your reply,Thank you。 Re: LS1043A-RDB Linux Hangs At PSCI I have already find out why linux hangs at PSCI, because i config DDR size to 4GB, if change to 2GB, kernel will booting correctly, but why? does anyone know the reason. Re: LS1043A-RDB Linux Hangs At PSCI Hi , I meet a same issue too,Could you please tell me how to set "mark the memory as reserved in the Linux DTS"?I look forward to your reply. Thanks.
查看全文
nt3h2111 cannot be accessed via IIC I encountered an issue while using the NT3H2111 chip. When issue occur, IIC read/write operations always get NAK result , yet NFC read/write operations on the EEPROM function normally. I attempted to scan all IIC addresses but did not receive any valid ACKs. After this situation occurred, I had to replace the IC with a new one. Is there a way to check? Re: nt3h2111 cannot be accessed via IIC Hello KaiLi Yes, replacing the chip will fix  communication issue. When the issue occurred, I used a logic analyzer to capture the actual waveforms of SDA and SCL. I found the IIC waveforms were normal, but there was no ACK when writing to the component address. I performed an I²C address scan, and all addresses returned NAK. Re: nt3h2111 cannot be accessed via IIC Hello @Jerry_zeng22  So, I'd like to ask if replacing the chip will fix the communication issue? Also, could you use a logic analyzer to monitor the data on the I2C lines, like SDA and SCL?
查看全文
Explaining Common Semiconductor Hardware Security Features (Secure Element, Secure Enclave, TPM, HSM, TEE, TrustZone, etc.) (Japanese blog) Introduction This article provides an overview of the security features built into semiconductor hardware and the types of technologies and products that implement them (secure elements, secure enclaves, TPMs, HSMs, TEEs, TrustZones, etc.). The role of security features The purpose of security functions is to isolate confidential information (e.g., encryption keys) and the cryptographic processes that directly handle them (hereafter referred to as "security processes") from other software, etc. Please refer to the diagram below. When security processing is actually performed, only (1) processing requests and (2) results are received from outside the area protected by security functions. This isolation prevents information leaks because user applications cannot directly access confidential information even if a vulnerability occurs outside the protected area. Security Function Classification Different companies refer to security functions by different names, but we have broadly classified them into three categories based on where the security processing is performed. Below are examples of product and feature names for the three categories, along with their advantages and disadvantages.   "Security processing" execution location Examples of product and function names advantage Disadvantages ①Application CPU (Access Control Isolation) ・*TEE ・ARM TrustZone ・Firmware *TPM ・Cryptographic accelerator (without key isolation) ・HW costs are lower than ②③ ・High flexibility ・Users must prepare their own "security processing" software ・Compared to ② and ③, more complex software implementation is required ・Application CPUs generally prioritize processing speed, and tamper resistance is a low priority (or is not considered at all) ②Built-in MCU/MPU Security Block ・Cryptographic accelerator (with key isolation function) EdgeLock ® Secure Enclave *HSM Integrated TPM ・"Security processing" has been implemented - A certain degree of tamper resistance due to security-conscious H/W design ・Generally, encryption processing is faster than with software ・Generally, flexibility is inferior to ① and ③ ③External IC Secure Element Secure Authenticator ・HSM ・Discrete *TPM ・Same advantages as ② except for processing speed - High tamper resistance thanks to security-focused HW design ・Product security can be strengthened without changing the MCU/MPU ・Security implementation can be standardized between systems using different MCUs/MPUs ・Generally, communication interfaces are slower than the MCU/MPU internal bus, so processing speed is inferior to ② ・HW costs are higher than ① and ② *TEE: Trusted Execution Environment *HSM: Hardware Security Module *TPM: Trusted Platform Module As mentioned above, there are advantages and disadvantages to each location where "security processing" is performed, but you do not have to choose just one of ①, ②, or ③; you can use them in combination. For example, if only some of the functions of the overall security software (e.g., symmetric key cryptography, public key cryptography) are implemented as hardware in ②, the missing parts may need to be executed by the application CPU in ①. In that case, the entire security processing will be built using a combination of ① and ②. For example, in a TLS connection, server/client authentication is the most important process in terms of security, and the keys used must be stored without being changed for a relatively long period of time. In contrast, performance is also important for encrypted communication after authentication, and a short-lived session key is used. Therefore, it is possible to use method ③ for the former and method ② for the latter. From a cost perspective, the order of hardware component costs is ①<②<③, but from the perspective of the costs required for handling them (e.g., the man-hours required for software implementation and verification, the man-hours required for obtaining security standard certification for the final product, the risk of vulnerability occurrence, etc.), it can also be said that the order of ③<②<①. It is important to select the appropriate method depending on the product implementation and expected risks. In fact, many users are considering external ICs because of the advantage that they can strengthen product security without changing the MCU/MPU. NXP's EdgeLock Secure Enclave-embedded MCU/MPU, Secure Element/Authenticator has additional features that will be discussed in more detail in a separate article. Product and function names The names of security functions and NXP products are explained below. Name explanation ・Cryptographic accelerator Hardware-based cryptographic processing functions (symmetric key cryptography, public key cryptography, etc.) implemented within an MCU/MPU . Some have a key isolation function that processes the cryptographic keys used in a way that makes them inaccessible to the application CPU. Cryptographic accelerators that are designed solely for processing speed may not have a key isolation function, in which case the cryptographic keys must be protected by other functions. EdgeLock Secure Enclave Secure enclave is a general term for a secure execution environment. The EdgeLock Secure Enclave is a security block implemented within NXP MCUs/MPUs (e.g., i.MX 9 series, i.MX RT, MCX N, etc.) that integrates numerous advanced security functions, including cryptographic accelerators, key management, SoC-wide monitoring, and access privilege management. Secure Element Secure Authenticator A dedicated external security IC with advanced tamper resistance that can perform encryption and authentication processing ・ARM TrustZone ARM CPU security function. Can be used to implement TEE (True Entity Engine), which will be described later. ・TEE (Trusted Execution Environments) A standard for security functions defined by GlobalPlatform. OP-TEE and other implementations use TrustZone. https://globalplatform.wpengine.com/wp-content/uploads/2018/05/Introduction-to-Trusted-Execution-Environment-15May2018.pdf ・HSM (Hardware Security Module) There is no set definition, and it refers to any hardware with security functions. Boards and devices that provide HSM functions are also called HSMs. ・TPM (Trusted Platform Module) A security function that provides an interface that complies with the standards established by the TCG (Trusted Computing Group). In the following document, the TCG classifies TPM implementation methods into four types: Software TPM, Firmware TPM, Integrated TPM, and Discrete TPM. (Software TPM is not listed in the security function classification table because it is implemented for testing purposes and does not use security functions.) https://trustedcomputinggroup.org/wp-content/uploads/TPM-2.0-A-Brief-Introduction.pdf Related articles The benefits of choosing products with NXP security features (Japanese blog) NXP's hardware security solutions simplify security implementation and reduce man-hours (Japanese blog) ========================= We are currently unable to respond to comments in the " Comment " section of this post . We apologize for the inconvenience, but when making inquiries, please refer to " How to contact NXP with technical questions ( Japanese blog ) " . (If you are already an NXP distributor or have a relationship with NXP , you may ask the person in charge directly.) This article provides an overview of the security features built into semiconductor hardware and the types of technologies and products that implement them (secure elements, secure enclaves, TPMs, HSMs, TEEs, TrustZones, etc.). (Reading time: 10 minutes) General Purpose Microcontrollers i.MX RT Processors i.MX Processors Security Japanese Blog
查看全文
OV5640 Camera Preview Stretched in Android 11 I'm using an OV5640 camera (MIPI-CSI) with an i.MX8MP running Android 11 (android-11.0.0_2.6.0). The camera works fine, except the preview in the camera application is stretched. The pictures captured with the camera have the correct aspect ratio; only the preview is stretched. I'm using a 1280x720 display. Any ideas what the problem could be? Kernel driver? Libcamera? Re: OV5640 Camera Preview Stretched in Android 11 Hello, This is a aspect‑ratio mismatch between the preview, I suggest you change the camera parameters in Android camera source code. You can take a look about this in section 8.1 Camera configuration of document "Android User's Guide". Best regards. Re: OV5640 Camera Preview Stretched in Android 11 Which camera parameters should I change? Section 8.1 of the Android User's Guide describes the camera setup, but I'm encountering a preview issue. Captured images have the correct aspect ratio, which suggests the camera settings are accurate. The problem is limited to the camera preview in the application, indicating it may be related to the display size or scaling rather than the camera itself. Do you have any suggestions? Re: OV5640 Camera Preview Stretched in Android 11 The issue is likely an aspect ratio mismatch in the HAL (Hardware Abstraction Layer) or camera_config.xml, where the preview resolution being requested doesn't match the display's 16:9 ratio. Check your Camera HIDL implementation to ensure the StreamConfigurationMap provides a preview size that matches the sensor's output without cropping or stretching. Re: OV5640 Camera Preview Stretched in Android 11 I’ve reviewed the camera settings and everything looks correct. One observation: the camera preview only stretches when the camera orientation differs from the display orientation. If I set the orientation to 0, the preview is fine. However, our design requires the camera to be rotated, so I have it set to 90. It seems like an issue within the Camera2 app - any ideas on what might be causing this?
查看全文
import project When I select Import Example from the SDK and choose another name, the project should be generated using my new name rather than the example name provided in the SDK. Re: import project Hello, did you check in cmakelist.txt ? Re: import project Hello @gtecaskari , Sorry that we’ve only just noticed your post, possibly due to a community system issue. Apologies for keeping you waiting. I just tested it on my side, and it seems that the issue has been resolved. Please check the attached screen recording. If you have any further questions or concerns, feel free to reach out to us anytime. Have a nice day. BR Celeste Re: import project I just checked cmakelist.txt, it still displays the original SDK name. I will create an internal ticket and report it to the MCUXPresso VSCode team. Thanks for your feedback.
查看全文
CODEC搭載USBホスト(i2S) こんにちは、NXPチーム LPC5528を使ったプロジェクトを開発しています。LPC5528のI2S RXは外部I2S TXポートからの信号を受信し、USB経由でUSBスピーカーにデジタル信号を出力します。これにはUSBホストとI2Sコンポーネントを組み合わせたソリューションが必要ですが、サンプルコードにはそのようなソリューションが見つかりません。そのようなソリューションを教えていただけますか? LPC5528 を使用したプロジェクトを開発しています。LPC5528 I2S RX は外部デバイスから I2S TX 信号を受信し、USB 経由で USB スピーカーにデジタル信号を出力します。これには、USB HOST + I2S コンポーネントを使用したソリューションが必要です。しかし、サンプルコードではそのような解決策を見つけることができませんでした。このような解決策を提供できますか? ありがとう LPC55xx Re: usb host with CODEC(i2S) こんにちは@harry3 ご投稿ありがとうございます。 あなたが言及した要件を満たすソリューションはありませんが、bm または freertos のオプションがある host_audio_speaker の例を参照として使用できます (SDK_25.12.00_LPCXpresso55S28 に含まれています)。 また、I2S の例には DMA を使用する例と割り込みを使用する例の 2 つがありますので、これらの例を参照してください。 最終的な実装はお客様次第です。ソリューションの開発プロセス中にご質問がございましたら、お気軽にお問い合わせください。 Re: usb host with CODEC(i2S) こんにちは@harry3 MCUアセンブラ設定へのコーデックパスも確認してください これで問題が解決するかどうかお知らせください。 Re: usb host with CODEC(i2S) こんにちは、カルロス。 問題が発生したときに、私はすでにこれを実行していました。 この問題が発生したとき、私はすでにこの方法でそれをやっていました。 ありがとう ハリー Re: usb host with CODEC(i2S) こんにちは@harry3 ご説明いただきありがとうございます。 ソース ファイルを含むフォルダーとして認識されるように、フォルダーをパスとシンボル -> ソースの場所にも追加してください。 フォルダー シンボルに青い C が表示されたら、変更が有効になっていることを確認できます。 Re: usb host with CODEC(i2S) こんにちは、カルロス サポートいただき、どうぞよろしくお願いいたします。   MCLk に出力がないという問題を発見しました。今後このプロジェクトをさらに発展させ、何か問題が発生した場合は引き続きご相談させていただきます。   よろしくお願いします。 ハリー Re: usb host with CODEC(i2S) こんにちは、カルロス 先ほどは添付ファイルに間違いがあり、大変申し訳ございませんでした。この最初の添付ファイルを参照してください。 よろしくお願いします。 ハリー
查看全文
iMX8mp プラットフォーム上の meta-nxp-desktop は gstreamer でビデオを表示できません こんにちは、 iMX8mp プラットフォーム用の git サーバーから「meta-nxp-desktop」をビルドし、デスクトップ上で正常に起動しました。しかし、GStreamer を使用してビデオを再生すると、機能しません。以下は私が使用したコマンドと戻りログですが、常に「0:00:00.0 / 99:99:99」で停止します。何か提案はありますか? [テストコマンド] gst-launch-1.0ビデオテストrc!オートビデオシンク [ログ] パイプラインを一時停止に設定しています... Pipeline is PREROLLING ... wl_display@1: エラー 1: 無効な方法 4、オブジェクト zwp_linux_buffer_params_v1@18 Pipeline is PREROLLED ... Setting pipeline to PLAYING ... Redistribute latency... 新しい時計: GstSystemClock 0:00:00.0 / 99:99:99。 よろしくお願いいたします。 ケビン Re: meta-nxp-desktop on iMX8mp platfrom can't display video by gstreamer この問題の解決策を共有していただけますか? Re: meta-nxp-desktop on iMX8mp platfrom can't display video by gstreamer すでに解決しています。ありがとう!!
查看全文
SIUL2 EIRQ When I was configuring external interrupts, I found that there are only 32 eirqs provided in the configuration tool, and each eirq corresponds to multiple pins. Configuring external interrupts for multiple pins in the same eirq shows an error, and some of them are out of the eirq range, Does it mean that the S32K3 doesn't configure external interrupts for all the pins, and it can't configure external interrupts for all of the pins at the same time. I can configure interrupts for all pins in S32K144. Re: SIUL2 EIRQ Hi @xuanming  In S32K3 devices, only certain pins support external interrupt functionality. You can see which pins are interrupt‑capable in the Pins tool of S32 ConfigTools and in the MCU IOMUX file provided with the S32K3 Reference Manual. It is possible to assign different external interrupts to different pins, as long as each pin maps to a different EIRQ channel. However, it is not possible to configure multiple pins that share the same EIRQ number as external interrupts at the same time, because this would create conflicts; each EIRQ channel can only be assigned to one pin at a time. BR, VaneB
查看全文
how to get nxpopenbus.exe hello,  The UBLUG.pdf introduce the NxpOpenBus.exe and there are ISO_CAN_UDS_TOOL / ISO_LIN_TOOL / General tools. Could you please provide me the link to download this tool? 回复: how to get nxpopenbus.exe Hello Robin, I want this too. My Case Number is : 00764252 Thank you very much! Re: how to get nxpopenbus.exe Hi @Robin_Shen, Please provide me NxpOpneBus.exe application. My case number is 00589414 Re: how to get nxpopenbus.exe Hello Robin, Can you send me the latest version of the software NxpOpenBus.exe? My Case Number is : 00545634 Thank you very much for your help! Re: how to get nxpopenbus.exe Hello Robin, Can you send me the latest version of the software NxpOpenBus.exe? My Case Number is : 00519808 Thank you very much for your help! Re: how to get nxpopenbus.exe After Submit a ticket, the engineer handling your case will send nxpopenbus to you. Regarding this question, it is recommended to describe it in the case so as to get a reply from PowerPC engineers. Re: how to get nxpopenbus.exe hello @Robin_Shen  Could you send NxpOpenBus.exe to me? Could you send the source code of bootloader for NXP MPC5775B hardware as well? My case number: 00519567 Regards, Luong Re: how to get nxpopenbus.exe Hello Robin, I need this tool as well. My Case Number is : 00508453 Re: how to get nxpopenbus.exe Hello Robin, Can you send me the latest version of the software NxpOpenBus.exe? My Case Number is : 00499089 Thank you very much for your help! Re: how to get nxpopenbus.exe You're welcome. My colleagues will send nxpopenbus.exe separately after receiving the case. Re: how to get nxpopenbus.exe Hello Robin, Please, could you please send me the latest version of the software NxpOpenBus.exe? My Case Number is : 00475087 Thank you very much! Re: how to get nxpopenbus Hello Robin, Could you please send me the latest version of the software NxpOpenBus.exe? My Case Number is : 00474692 Thank you very much! Re: how to get nxpopenbus.exe hello robin, Could you please send me the latest version of the software NxpOpenBus.exe? My Case Number is : 00472207. Thank you very much! Re: how to get nxpopenbus.exe hello ,Could you please send me the latest version of the software NxpOpenBus.exe? My Case Number is : 00453949   Thank you very much! Re: how to get nxpopenbus.exe Hi,Robin_Shen I want this, too.  the case number: 00444754 Re: how to get nxpopenbus.exe Hi jianmin_zhou, Please create a Support Ticket, so that I can send it to you. Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------
查看全文
I.MX9596 M7 core how to manually or automatically load in uboot phase Hello. At present, we are developing I.MX9596 chip, and have built the development environment of MCUXPresson for VSCode, which can compile M7 core normally. But how to load M7 core in uboot phase? We get a method, but we don't know how to implement it: To load M7 images in the Uboot phase, you need to compile System manager(M33) with imx95evkrpmsg. Copy your generated M7 image to the Boot (FAT32) partition of SD/eMMC. You can use this command in the Uboot phase. Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Hi @Zhiming_Liu We don't have the source code of FRDM to compile, can you provide the compiled image from your side, I will test it on the board. Thank you! Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Tried both EVK and my own boards, same phenomenon, and since we don't have the source code for the EVK boards, we are using the mirrors you provided. Is it related to this EVK: Can you send me the M33 image from your side for testing? Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Hi @HL_G I'm using the imx-boot-variant-rpmsg-imx95-19x19-lpddr5-evk-sd.bin-flash_lpboot_sm_a55 inside the L6.12.49 demo image, and it's loadable. Are you currently using an EVK or a board you made yourself? If EVK, what is the exact model number? Best Regards, Zhiming Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Hi @Zhiming_Liu That's what's being used. mkimg compile command make SOC=iMX95 flash_a55 LPDDR_TYPE=lpddr4x OEI=YES Re: I.MX9596 M7 core how to manually or automatically load in uboot phase In addition to imx-sm using mx95evkrpmsg, flash_lpboot_sm_a55 is required for imx-mkimage . Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Hi. We didn't build the yocto environment, we compiled it manually using imx-sm, imx-mkimage. IMXBOOT_VARIANT= "rpmsg "What changes are made in the source code behind the options corresponding to these two. Thanks! Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Just compile imx-boot separately, with bitbake imx-boot, it's fast. Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Does this require a recompile of yocto? It will take a couple days to recompile. Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Hi @HL_G You add IMXBOOT_VARIANT= "rpmsg " to yocto's local.conf and try it with the following imx-boot. Best Regards, Zhiming Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Yes, same error loading the bin file. Best Regards, HL_G Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Hi @HL_G Is it the same error loading the .bin Best Regards, Zhiming Re: I.MX9596 M7 core how to manually or automatically load in uboot phase In imx-sm there is the imx95evkrpmsg related configuration. Currently compiled the M33 core program according to this, and do not let the M33 start M7, the M7 bin file and elf file to the SD/eMMC Boot (FAT32) partition, the back is loaded in the uboot stage, the execution of the second step of the reboot error. Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Hi @Zhiming_Liu  An error occurs when loading the M7 core, as shown below: After the error, core A restarted, and M7 did not print information. Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Hi @HL_G Specific steps in uboot: To compile the M7 image into imx-boot for power-on booting, refer to the imx-mkimage section of the documentation https://www.nxp.com/docs/en/user-guide/UG10163.pdf There is no imx95evkrpmsg related configuration in imx-sm though . https://github.com/nxp-imx/imx-sm/tree/master Best Regards, Zhiming Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Hi @HL_G This board and the corresponding yocto are still in beta, no official release, I can't test it at the moment. This rpmsg variant corresponds to mx95evkrpmsg for imx-sm, and lpboot_sm_a55 for imx-mkimage. check again to see if these two .bin's are actually updated in. https://github.com/nxp-imx/meta-imx/blob/walnascar-6.12.49-2.2.0/meta-imx-bsp/conf/machine/include/imx95-evk.inc Best Regards, Zhiming Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Hello @Zhiming_Liu Testing on our own board, imx-mkimg compiled make SOC=iMX95 LPDDR_TYPE=lpddr4x OEI=YES flash_lpboot_sm_a55 results in the following image: imx-mkimg compile make SOC=iMX95 LPDDR_TYPE=lpddr4x OEI=YES The result of flash_lpboot_sm_all is shown below: All other firmware is the same and it fails to load and reboot is just uboot rebooting itself, M33 is normal, suspect that uboot is accessing points that it is not allowed to access, is there any method or suggestion about this? Thank you! Re: I.MX9596 M7 core how to manually or automatically load in uboot phase Hi @HL_G fatload actually loads the firmware to the address 0x90000000, try another address like 0x90100000. also you look at the real value of the variable $loadaddr. Best Regards, Zhiming
查看全文
SJA1110 Target Power Failure from JTAG Debugger I got target power failure from my JTAG debugger.  The power rails are all good.  Can anyone help me narrow down which power rails (VDDIO_DEBUG, etc) should I focus?  Also can this failure also by caused by certain control IOs, like RST_N or RST_CORE_N, etc?  Thanks.  
查看全文
About SEMC SRAM I/F signal, UB#/LB# information for MIMXRT1170 Hello community, In SEMC of IMXRT1170, it can connect non-ADMUX SRAM with 16bit data bus width. From Table 29-7, UB#(Upper Byte) and LB#(Lower Byte) signal are assigned to SEMC_DM0 and SEMC_DM1 pin. However, there is no explanation or waveform in the Reference Manual. What should I refer to for information on the UB#/LB# signals when connecting non-ADMUX SRAM? Best regards, Ishii. Re: About SEMC SRAM I/F signal, UB#/LB# information for MIMXRT1170 Hi  @takayuki_ishii , Thanks for your updated information.  I have internally confirmed that the timing diagram we have matches the one shown in that link. Regarding your new question: Yes, this is  the behavior NXP intends. In 16‑bit Non‑MUX mode: 1: UB# and LB# are active low byte‑enable signals. 2: For read cycles, both UB# and LB# remain asserted (low), even for 8‑bit reads. 3: For 8‑bit write cycles, the unused byte lane is disabled by deasserting (driving high) UB# or LB#. Wish it helps you Best Regards MayLiu Re: About SEMC SRAM I/F signal, UB#/LB# information for MIMXRT1170 Heillo @mayliu1  Thank you for your suggestion. The inquiry in that thread is the same as my question. However, I don't understand the "solution" posted. This is because NXP has provided no information about UB#/LB#. Although it is marked as the solution, please review the response content. I suspect the original poster probably gave up waiting for a response from NXP. What I want to know is the timing of the UB#/LB# signals output from the i.MX RT1170 SEMC to control SRAM. Since the signal names are UB#/LB#, I assume they are active low, but I need information on when they are asserted low and when they are negated high. In a typical memory controller, UB#/LB# are driven high when not accessing the SRAM; when accessing the low byte D[7:0], LB# is driven low; when accessing the high byte D[15:8], UB# is driven low. However, on the i.MX RT1170 SEMC I observe behavior where the signals are driven low in some state, and when accessing the low byte D[7:0], UB# is driven high to disable low byte of SRAM; when accessing the high byte D[15:8], LB# is driven high to disable high byte of SRAM. Is this the behavior NXP intends? Best regards, Ishii. Re: About SEMC SRAM I/F signal, UB#/LB# information for MIMXRT1170 Hi @takayuki_ishii , Thank you for your interest in NXP Semiconductor products and for the opportunity to serve you. Regarding your question, I think you can refer to this NXP RT community post. Solved: Re: About UB/LB Signals behavior when SEMC is used as SRAM-I/F - NXP Community Below is the timing diagram. Wish it helps you Best Regards MayLiu Re: About SEMC SRAM I/F signal, UB#/LB# information for MIMXRT1170 Hello @mayliu1 , Thank you for your detail information. Let me confirm two more points to clarify the operation of UB#/LB#. In the case of "8-bit write cycle" shown in 3, 1. I think that ADV# is active(low) UB#/LB# keep low level.  Is it correct? 2.  When does UB#/LB# become deasserting (High)? Also, how long does it remain deasserting (High) for?  a. WEL  b. WEL + WEH  c. WEL + WEH + CEH  d. another value. Please show an attached excel sheet. Best regards, Ishii. Re: About SEMC SRAM I/F signal, UB#/LB# information for MIMXRT1170 Hi @takayuki_ishii , Thanks for your updated information. Regarding your new questions, please refer to below: Question 1: I think that ADV# is active(low) UB#/LB# keep low level.  Is it correct? Answer 1:  Not correct. UB#/LB# are low during IDLE, CES and CEH states. They keep activity during AS, AH, WEL, WEH states. ADV# is low in AS state. So when ADV# is active (low), UB#/LB# will be active, NOT always low. Question 2:  When does UB#/LB# become deasserting (High)? Also, how long does it remain deasserting (High) for? WEL WEL + WEH WEL + WEH + CEH another value. Answer 2:  UB#/LB# become deasserting during AS, AH, WEL, WEH states. Best Regards MayLiu Re: About SEMC SRAM I/F signal, UB#/LB# information for MIMXRT1170 Hello @mayliu1  Thank you for the detailed reply. With the information you provided, I was able to confirm the behavior of the UB#/LB# signals. However, since this behavior was unexpected, I would appreciate it if you could consider adding it to the reference manual or datasheet. Best regards, Ishii. Re: About SEMC SRAM I/F signal, UB#/LB# information for MIMXRT1170 Hi @takayuki_ishii  Thanks for your updated information. Sorry for my late reply. I was away on leave during the Chinese New Year holiday. The update to the documentation you requested is now in progress. Thank you for bringing this issue to our attention.   Best Regards MayLiu
查看全文
EB tressos 29.0.0 中的 s32k3 配置 我无法在 tresos 中为 s32k3 创建配置项目,没有选择目标的选项。 所需的 RTD 和 Tressos 之间是否存在某种联系,以及如何实现这种联系? 我可以在 s32 平台的 s32 design studio 中使用 RTD 并用它们配置微控制器,现在我也想评估一下用于微控制器配置的 tresos。 Re: s32k3 config in EB tressos 29.0.0 我也遇到了同样的问题: EB tresos 29.0.0 安装在 C:\EB\tresos 以及 RTD 安装于 C:\NXP\SW32K3_S32M27x_RTD_R21-11_6.0.0_QLP04_HF01 是否需要更改安装路径才能解决问题? Re: s32k3 config in EB tressos 29.0.0 你好@debeg、 您是否已将 RTD 安装到 EB tressos 29 的安装目录中? 谢谢! BR,丹尼尔
查看全文
FS32K148シリーズにCAN-FD機能があるかどうか こんにちは。FS32K148 を使用する予定です。FS32K148HE シリーズは、CAN-FD を除く標準 CAN 機能のみをサポートしていますか?CAN-FDを使用する場合、FS32K148UJシリーズを使用する必要がありますか? Re: Whether the FS32K148 series has CAN-FD functionality なるほど…EシリーズはCAN通信をサポートしていないんですね。CAN通信を使用するには別のシリーズを使用する必要があります。ありがとう。 Re: Whether the FS32K148 series has CAN-FD functionality こんにちは@Jeong_In データシートで確認できます: これらのサフィックスの意味については、S32K1 データシートを参照してください。S32K148HE は CAN FD をサポートしていないことがわかります。
查看全文
FRDM-i.MX91: u-bootプロンプトでj-linkを接続するとリセットされる こんにちは、 Segger j-Link plus を使用して、SWD 経由で i.MX91 (Cortex A-55) 上の Zephyr OS をデバッグしようとしています。 i.MX9x 上の Zephyr は U-Boot によって行われたプラットフォーム設定 (DDR4、PMIC など) に依存しているため、gdb (VSCode 経由) または Ozone からアタッチし、その後 OS イメージをロードして実行するために、U-Boot プロンプトでターゲットを停止しています。 ただし、アタッチが実行されるとすぐに (リセットなしで)、非同期中止によりターゲットがリセットされます。 この段階ではデバッグ アクセスが無効になっていると思われます (実際には SPL をデバッグできます) - 少なくとも Segger ツールを使用すれば。ただし、他のデバッグ ツールは、デバッグ用に Zephyr イメージを正常にアタッチして読み込むことができることに注意してください。 何か手がかりは? よろしくお願いします。 ステファノ Re: FRDM-i.MX91: reset when attaching j-link at u-boot prompt こんにちは@TheUncle 、Segger JLink とiMX91 でこの問題を解決しましたか? FDRM i.MX91 ボードでもまったく同じ問題が発生していると思われます。Jlink が接続されるとすぐに、iMX91 デバッグ UART で同期中止が発生し、デバッガーはターゲットを停止できなくなります。 Re: FRDM-i.MX91: reset when attaching j-link at u-boot prompt こんにちは@TheUncle 「西デバッグ」は今、機能していますか? Re: FRDM-i.MX91: reset when attaching j-link at u-boot prompt こんにちは@TheUncle iMX91EVK が手元にないので、iMX93EVK でプロセスを実行しましたが、問題なく動作しました。 以下は、Windows 10 ノートPCで私が実行した手順です。 DOS cmd.exe ウィンドウズ =================== python -m venv zephyrproject\.venv zephyrproject\.venv\Scripts\activate.bat pip インストール west west init Zephyrプロジェクト cd Zephyrプロジェクト 西のアップデート west Zephyr-export west パッケージ pip --install west sdk インストール CD Zephyr west ビルド -p -b imx93_evk/mimx9352/a55 サンプル/hello_world ボードの電源を入れ直し、U-Bootで停止します 西デバッグ Segger J-Link GDB サーバー ウィンドウがポップアップ表示されます。 RET を入力すると、DOS ウィンドウにも gdb が表示されます。問題ないように見えます。 スクリーンショットをアップロードしました。 以下の手順を試して、違いがあるかどうか確認していただけますか? よろしくお願いします。 ダニエル
查看全文