i.MX93 RAW10 capture issue – only first line valid (IMX219 + ISI) Hello, I am currently debugging a RAW capture issue on i.MX93 (FRDM-iMX93) using a Sony IMX219 sensor and would appreciate any guidance on how to further debug or resolve this problem. Setup: SoC: i.MX93 Sensor: IMX219 Format: RAW10 (SRGGB10_1X10) Capture via mxc-isi → /dev/video0 Kernel: 6.12.20 (NXP BSP based) Media topology: The media graph looks correct and all links are enabled. The active pipeline is: Device topology entity 1: crossbar (3 pads, 3 links, 1 route) type V4L2 subdev subtype Unknown flags 0 device node name /dev/v4l-subdev0 routes: 0/0 to 2/0 [ACTIVE] pad0: SINK, MUST_CONNECT stream 0 format SRGGB10_1X10 3280x2464 field none connected from csidev-4ae00000.csi pad1 pad1: SINK, MUST_CONNECT connected from mxc_isi.output pad0 pad2: SOURCE stream 0 format SRGGB10_1X10 3280x2464 field none connected to mxc_isi.0 pad0 entity 5: mxc_isi.0 (2 pads, 2 links, 0 routes) type V4L2 subdev subtype Unknown flags 0 device node name /dev/v4l-subdev1 pad0: SINK stream 0 format SRGGB10_1X10 3280x2464 field none compose bounds 0,0 3280x2464 compose 0,0 3280x2464 connected from crossbar pad2 pad1: SOURCE stream 0 format SRGGB10_1X10 3280x2464 field none crop bounds 0,0 3280x2464 crop 0,0 3280x2464 connected to mxc_isi.0.capture pad0 entity 8: mxc_isi.0.capture (1 pad, 1 link) type Node subtype V4L flags 0 device node name /dev/video0 pad0: SINK connected from mxc_isi.0 pad1 entity 16: mxc_isi.output (1 pad, 1 link) type Node subtype V4L flags 0 pad0: SOURCE connected to crossbar pad1 entity 23: csidev-4ae00000.csi (2 pads, 2 links, 1 route) type V4L2 subdev subtype Unknown flags 0 device node name /dev/v4l-subdev2 routes: 0/0 to 1/0 [ACTIVE] pad0: SINK stream 0 format SRGGB10_1X10 3280x2464 field none connected from imx219 2-0010 pad0 pad1: SOURCE stream 0 format SRGGB10_1X10 3280x2464 field none connected to crossbar pad0 entity 28: imx219 2-0010 (1 pad, 1 link, 0 routes) type V4L2 subdev subtype Sensor flags 0 device node name /dev/v4l-subdev3 pad0: SOURCE stream 0 format SRGGB10_1X10 3280x2464 colorspace raw, full-range crop bounds 8,8 3280x2464 crop 8,8 3280x2464 connected to csidev-4ae00000.csi pad0 Streaming starts successfully and runs at about 15 fps. Capture command used: v4l2-ctl -d /dev/video0 --set-fmt-video=width=3280,height=2464,pixelformat=RG10 --stream-mmap --stream-count=1 --stream-to=raw10.raw Streaming to /dev/null also works and reports approximately 15.00 fps. Issue description: This is the RAW frame I captured. Although streaming succeeds, the dumped RAW image contains valid data only in the first line. The rest of the frame appears invalid or constant. This behavior is consistent across multiple captures. Questions: Are there any known issues on i.MX93 ISI when capturing RAW formats (especially RAW10) where only the first line is written correctly? Could this be related to: Bytes-per-line or stride mismatch? CSI-2 packet handling such as line length or short packets? ISI RAW packing or memory write configuration? Are there recommended debug points such as registers, trace events, or driver logs in: CSI-2 RX ISI Crossbar that could help identify why only one line is captured correctly? Any hints, references, or similar experiences would be very helpful. Thank you in advance for your support. Best regards, Minh Re: i.MX93 RAW10 capture issue – only first line valid (IMX219 + ISI) Hello, You're successfully hitting 15 fps, the CSI-2 receiver is seeing the Start and End of Frame packets, but the ISI is likely discarding the rest of the payload because the line length doesn't match the programmed width or the 32-byte alignment requirements of the NXP DMA engine. Check your byte CareCredit com sperline calculation for RAW10—if the ISI is expecting a specific packing format and gets a different byte count, it often stops writing to memory after the first line to prevent buffer corruption. I’d recommend checking the CSI-2 RX error registers for CRC/ECC flags and ensuring the ISI is in full bypass mode, as any attempt at internal color processing on RAW10 will cause the pipeline to stall or misbehave. Re: i.MX93 RAW10 capture issue – only first line valid (IMX219 + ISI) it seems you capture resolution bigger than 2k, how about capturing 1080P? if you need capture resolution bigger than 2k, you need change the ISI driver about chain buffer

SW plan of S32K5 RTD Platform_Types.h file Hi Team, Platform_Types.h is generated every time in the current S32K5 RTD, and it is a static file in S32K3 RTD. Std_Types.h is a static file in S32K5 & S32K3 RTD. Platform_Types.h and Std_Types.h are wrapper files. Why isn't Platform_Types.h a static file in S32K5 RTD? How does a customer replace it with integrators? Thanks! BR, Shuang     Priority: HIGH RTD Re: SW plan of S32K5 RTD Platform_Types.h file Hi @Shuang  The reason Platform_types.h is generated file is because it has a block of code to check whether the current derivative support  Core Architect A32 or A64:     [!SELECT "as:modconf('Resource')[1]"!][!// [!IF "(ResourceGeneral/ARM_CoreArchitecture = 'ARM_A64_ARCH')"!][!// #define CPU_TYPE (CPU_TYPE_64) [!ELSE!][!// #define CPU_TYPE (CPU_TYPE_32) [!ENDIF!][!// [!ENDSELECT!][!// in K3, it doesn't have this block of code so it can be placed as static file. Can you let me know how integrator work with these files: Std_Types.h, StandartTypes.h, PlatformTypes.h and Platform_Types.h. Do you use NXP files or which file can be replaced by their own files? Re: SW plan of S32K5 RTD Platform_Types.h file Hi @cuongnguyenphu, You can see that Std_Types.h and Platform_Types.h are a wrapper file. If customer wants to use thier Platform_Types.h to replace the generated Platform_Types.h file. How to do it?   BR, Shuang   Re: SW plan of S32K5 RTD Platform_Types.h file Hi @Shuang  I see that the description in UM is not consistent with what is implementing in source code. Referring version S32K5_RTD_R23-11_0.8.0:   PlatformTypes.h is actually the Wrapper file of Platform_Types.h, although the desciption in UM is opposite:   If then, user can replace Platform_Types.h by their own file.   Re: SW plan of S32K5 RTD Platform_Types.h file Hi @cuongnguyenphu , Could you guide me how to replace Platform_Types.h by user's own file. Thanks! BR, Shuang

LPC55S06 Debug not working Hi Team, I am working with the LPC55S06 using MCUXpresso IDE. I am currently using the power_manager_lpc example project with Power-down mode enabled. After flashing the code twice successfully, the following error started occurring when I try to flash or debug the application: “SWD Configuration: 0 available SWD Devices detected. Connect a device and try again.” Because of this, I am unable to debug or program the device. Although the USB port is still being detected by the system, the debugger is unable to detect the SWD device. I have attached snippet for the reference #LPC55S06 #NXP LPC Marketing LPC55xx Re: LPC55S06 Debug not working Hello,  Please try using the ISP method described in this post [LPC55]:Update Firmware in USB/UART/SPI/I2C-ISP Mode Regards Re: LPC55S06 Debug not working Hi Team, Thank you for your response. I understand that, depending on the selected low-power mode, SWD communication may be disabled and that losing SWD connection is expected behavior in such cases. However, after running the power_manager_lpc example on the LPC55S06 using MCUXpresso IDE, I am currently unable to reconnect to the device via SWD. The IDE shows: “SWD Configuration: 0 available SWD Devices detected. Connect a device and try again.” Even though the USB port is detected, the debugger cannot detect the target device. Could you please guide me on the proper recovery procedure for the board in this situation? Specifically: What is the recommended method to regain SWD access after the device enters Sleep Power-down mode? Should the device be recovered using ISP mode or a mass erase procedure? Are there any specific jumper settings or hardware steps required to restore debug access? Kindly provide the exact steps to recover the board and reprogram the device. Re: LPC55S06 Debug not working hello,  When working with low power mode, it would depend on the specific power mode if the SWD is disabled or not, and it is as expected behavior on the IDE when loosing SWD communication. You can check in the ReadMe file of the example  power_manager_lpc — MCUXpresso SDK Documentation that it might disable some clocks , change pin states, etc. Regards. Re: LPC55S06 Debug not working Hi Team, Thanks for the reply We are currently using the LPC55S06 on our custom-designed board for a telematics application (not the EVK board). While attempting to update the firmware using the MCUXpresso Secure Provisioning Tool in ISP mode, we are facing an issue where the "Write Image" function is not working. The tool reports a communication error during the connection process. Additionally, we are encountering an SWD debug connection error in MCUXpresso IDE. As mentioned previously, the debugger is unable to establish a stable connection with the target device. Since this is a custom hardware design, we would appreciate your guidance on the following: Possible reasons why ISP write operation is failing on a custom board. Steps to recover the device if it is stuck due to incorrect firmware or security configuration. Recommended checks for resolving the SWD debug connection issue. Kindly let us know if you require any additional details such as schematics, boot configuration, or log files for further analysis. We look forward to your support in resolving this issue. Regards, Ramdev Re: LPC55S06 Debug not working Hello Team, I would like to kindly request an update regarding my previous query. Please let me know if any additional information is required from my side. I look forward to your response. Thank you . Re: LPC55S06 Debug not working Hello @Ramdev, Please verify all the board connections according to the recommendations from the hardware design guidelines I provided. At the same time, could you also check the functionality of the PIO_05 pin to put the board into ISP mode? For more details, please refer to the Boot Mode Configuration section of the hardware design guidelines. Finally, if all the hardware seems to be working, please follow the instructions from the post I shared with you earlier. If that doesn’t work, you could try using blhost commands (which are used by the Secure Provisioning Tool). You can find the available commands in the blhost User’s Guide. If using blhost also doesn’t work, I’m afraid the MCU may not be recoverable. BR Habib Re: LPC55S06 Debug not working Hello Team, We used the MCU-Link tool with the SWD interface method and the Secure Provisioning Tool with UART pins P0_29 and P0_30. However,in both the method LPC5506 device is not being detected in secure provisioning tool with different baudrate. Despite verifying the hardware connections and configuration settings, the device is still not recognized by the tool. Could you please assist us in identifying the possible cause and provide guidance on how to resolve this issue? Looking forward to your support. Re: LPC55S06 Debug not working Hello @Ramdev, When you followed the steps regarding the Secure Provisioning Tool, what was the result after clicking the “Test Connection” button? Did it show “OK”, or did it report a failure? Additionally, I highly recommend verifying your SWD connections according to the guidelines in the chapter “Debug and Programming Interface” of the AN13033: Hardware Design Guidelines for LPC55(S)xx Microcontrollers in order to avoid hardware issues. Finally, if the hardware appears to be correctly connected but the device still does not respond, you may find this post useful. It describes methods to recover bricked LPC55Sxx devices that you can take by reference. BR Habib

s32k116LATOMFMT 芯片上电后，复位引脚的电压一直是1.14v，处于拉低状态。代码无法写入 Re: s32k116LATOMFMT 我用的是s32ds arm2.2版本的ide。 直接将RST引出与DNG短接进行复位。但是我现在程序下载不进去，也用过官方历程根据网上操作直接进行下载也还是不行。报错有以下几种都出现过：第一种：Error in services launch sequenceStarting J-Link GDB Server timed out. 第二种：'Launching pressure Debug_FLASH' has encountered a problem. J-Link GDB Server failed:Could not connect to target. Please check if targetis powered and if ribbon cable is pluggedproperly. For more details, see the JLinkGDBServerCL.execonsole. Re: s32k116LATOMFMT Hi 请问使用的哪种编程器？PEMicro还是Segger 复位方式是否切换过引脚硬件复位而不是通过指令？ 空芯片因为没有程序就是会周期性复位的，reset引脚会观察到周期性脉冲。下载完程序后就不会再复位了。 Best Regards, Robin

Can someone please explain to me what "/0Z" is in TJA1463AT/0Z? I've been trying to find PCN for the subject in NXP homepage, but can't it yet. CAN Re: Can someone please explain to me what "/0Z" is in TJA1463AT/0Z? Thank you~ Re: Can someone please explain to me what "/0Z" is in TJA1463AT/0Z? Hi, There is no PCN available for the new TJA1463AT. The full orderable part number is TJA1463AT/0Z where /0 just indicates the first revision of TJA1463AT and Z indicates reel packing (Reel 13" Q1/T1 in Sulfur Barrier Bag). BR, Tomas

RMII interfaces on iMX93 The #iMX93 reference manual describes the RGMII interfaces supporting RMII operation but there is no concrete definition of the pinout of each interface in RMII mode. Even searching through the pin mapping spreadsheet attached to the reference manual doesn't make it clear where the RMII clock and control signals appear. Since we are using the iMX93 as an upgrade to a number of existing products we have to use RMII, it is not possible to change all our designs to RGMII. Where can I find this information please? Re: RMII interfaces on iMX93 Thank god for you! Trying to get RMII working with the FEC port has been kicking my butt for weeks and IMX93IEC was the answer! Re: RMII interfaces on iMX93 yes, for pin mapping, you can refer to the data sheet, I thought you need set up this mode, current bsp doesn't support yet Re: RMII interfaces on iMX93 it seems imx93 doesn't support this so far, only Set eQOS to RGMII mode for 11x11 EVK https://github.com/nxp-imx/linux-imx/blob/lf-6.1.y/arch/arm64/boot/dts/freescale/imx93-11x11-evk.dts Re: RMII interfaces on iMX93 We are planning to use the Ka-Ro QS93 module which quotes i.MX9352. The Ka-Ro module brings out all the RGMII pins of both Ethernet ports but I can't find out whether the same pins are used when RMII mode is used. Re: RMII interfaces on iMX93 which i.mx93evk do you use? 11x11, 9x9 or 14x14? as I known, 14x14 doesn't support RMII so far

K3 RTD(MCAL)を使用したSPI&DMAに関する質問 こんにちはチーム K3 RTD(MCAL)を使用したSPI&DMAについてお聞きしてもよろしいでしょうか? MCAL を使用した DMA および SPI の場合、SPI_Level には「2」が使用されます。 また、SPI_Level 2は「ポーリングモード」を意味します。 ただし、以下のコードは、モードがポーリングの場合、DMA 主要割り込みが無効になっていることを示しています。 このコードがわかりにくいです。 実際には、SPI+DMA は以下のように割り込みを使用します。 SPI_Level2 の CASE に DMA メジャー割り込みを使用する方法を教えてください。(どれが欠けているのでしょうか。) よろしくお願いします。 RTD S32_CONFIG_TOOL 出典: 直接顧客 出典: NXP社内 Re: Question about SPI&DMA with K3 RTD(MCAL) こんにちは@Luke_Chun 、 私の回答を承認された解決策としてマークした場合。このアンケートを完了するのに協力してもらえますか? AAES RTD/MCALソフトウェアサポートCASEフィードバックアンケート – フォームにご記入ください ありがとうございます ダン Re: Question about SPI&DMA with K3 RTD(MCAL) こんにちは@Luke_Chun 、 回答を添付しました。 よろしくお願いいたします。 ダン Re: Question about SPI&DMA with K3 RTD(MCAL) こんにちは@DanNguyenDuy ご返信ありがとうございます。 しかし、私の疑問は、 どのコードが DMA 割り込みを「有効」にしていますか? EB (または S32CT) の構成が有効になっていることは理解しましたが、DMA 主要割り込み有効が見つかりませんでした。 なぜなら、SPI_INIT は SPI_LEVEL=2 を作成していますが、ポーリング モードであり、「DMA メジャー割り込みを無効」にしているからです。 したがって、どのコードが DMA メジャー割り込みを有効にしているのかを知りたいです。 よろしくお願いします。 Re: Question about SPI&DMA with K3 RTD(MCAL) こんにちは@Luke_Chun 、 SPI DMA 6.0.0 の設定を添付しました。これはフローコードです: ポート初期化(); プラットフォーム初期化(); Mcl_Init(); Rm_Init(); Spi_Init(); Spi_SetAsyncMode(SPI_INTERRUPT_MODE); Spi_SetupEB/Spi_WriteIB(); Spi_AsyncTransmit( SpiConf_SpiSequence_SpiSequence_Master);   do { SeqResult = Spi_GetSequenceResult(SpiConf_SpiSequence_SpiSequence_Master); タイムアウト - ; }while (タイムアウト!= 0 && SPI_SEQ_PENDING == SeqResult);   よろしくお願いいたします。 ダン   Re: Question about SPI&DMA with K3 RTD(MCAL) こんにちは@DanNguyenDuy キャプチャは RTD3.0.0 から行われますが、ターゲットは 6.0.0 です。 RTD6.0.0の使用を検討したいと思います。 ありがとう。 Re: Question about SPI&DMA with K3 RTD(MCAL) こんにちは@Luke_Chun 、 どの RTD パッケージ バージョンを使用しましたか? よろしくお願いいたします。 ダン

i.MX93 M33 lpi2c 主控器不起作用 我正在 MCIMX93-EVK 上运行 lpi2c_interrupt_b2b_transfer_master_cm33 示例。 调用 LPI2C_MasterTransferNonBlocking() 后，SDA 线路保持低电平，SCL 线路持续时钟。 只有当我从外部将 SCL 引脚拉至低电平，然后 SDA 再次变为高电平时，时钟才会停止。 有人见过这种情况吗？如有任何建议，我们将不胜感激。谢谢！ Re: i.MX93 M33 lpi2c Master not function version:25.09.00 boardId:mcimx93evk deviceId:MIMX9352xxxxM coreId:cm33_MIMX9352xxxxM Re: i.MX93 M33 lpi2c Master not function Hi@Manuel_Salas请帮帮我~ Re: i.MX93 M33 lpi2c Master not function 你好@nyc 希望你一切都好。 能否请您分享一下正在使用的 SDK 版本？ 我想在我身边复制。 顺祝商祺！ 萨拉斯 Re: i.MX93 M33 lpi2c Master not function 有人能帮忙吗？ Re: i.MX93 M33 lpi2c Master not function @Manuel_Salas 你能在不连接从属设备的情况下测试 i2c 主设备吗？ 我已经用 FLEXIO I2c 测试过这种情况，它会产生 8 个时钟，并且不接受然后结束传输，但本地 i2c 有这个问题。 Re: i.MX93 M33 lpi2c Master not function 更正：*它将生产 9 个时钟 Re: i.MX93 M33 lpi2c Master not function 你好@nyc 我也在身边做了同样的测试，但没有问题。我连接了两个 i.MX93，一个作为主设备，一个作为从设备。 我无法复制您的问题。 在复制您的问题时，我是否遗漏了任何步骤？ 我与同样的环境、同样的榜样保持一致： /SDK_25_09_00_MCIMX93-EVK/boards/mcimx93evk/driver_examples/lpi2c/interrupt_b2b_transfer/master$ 向你问好 萨拉斯 Re: i.MX93 M33 lpi2c Master not function 我已改用 i2c2 IOMUXC_SetPinMux(IOMUXC_PAD_I2C2_SDA__LPI2C2_SDA, 0U)； IOMUXC_SetPinConfig(IOMUXC_PAD_I2C2_SDA__LPI2C2_SDA, IOMUXC_PAD_DSE(15U) | IOMUXC_PAD_FSEL1(2U) | IOMUXC_PAD_PU_MASK | IOMUXC_PAD_OD_MASK)； IOMUXC_SetPinMux(IOMUXC_PAD_I2C2_SCL__LPI2C2_SCL, 0U); IOMUXC_SetPinConfig(IOMUXC_PAD_I2C2_SCL__LPI2C2_SCL, IOMUXC_PAD_DSE(15U) | IOMUXC_PAD_FSEL1(2U) | IOMUXC_PAD_PU_MASK | IOMUXC_PAD_OD_MASK)； Re: i.MX93 M33 lpi2c Master not function 你好@nyc 现在可以使用 I2C2 吗？ 还是遇到了同样的问题？ 顺祝商祺！ 萨拉斯 Re: i.MX93 M33 lpi2c Master not function @Manuel_Salas 仍然无法与 lpi2c_mastertransferNonblocking () 一起使用， 只能用于 FLEXIO I2C 或 I2C 轮询 Re: i.MX93 M33 lpi2c Master not function 你好@nyc 希望你一切都好。 我无法复制这个问题。 在我的环境中，唯一不同的是将 SDA 和 SCL 的 SION 位设为 1U： IOMUXC_SetPinMux(IOMUXC_PAD_I2C1_SCL__LPI2C1_SCL, 1U); IOMUXC_SetPinMux(IOMUXC_PAD_I2C1_SDA__LPI2C1_SDA, 1U); 顺祝商祺！ 萨拉斯

MCAL/RTDパッケージセーフティCASE NXPチームの皆様、こんにちは。 MCAL/RTD パッケージに付属するセーフティに関するドキュメントに関して質問があります。 MCAL/RTD セーフティが必要な ASIL レベルに準拠して開発されている場合、セーフティ CASE が成果物の一部として含まれていないのはなぜですか?これらのコンポーネントを ISO 26262 準拠のプロジェクトに統合するユーザーとして、セーフティ CASE にアクセスできることは、独自のセーフティの議論と評価を実行する上で非常に役立ちます。 以下を明確にしていただけますか: パッケージが ASIL 要件に従って開発されているにもかかわらず、MCAL/RTD パッケージとともにセーフティ CASE が提供されない理由。 リクエストに応じて別途利用可能か、または特定のライセンス条件の下で利用可能か。 NXP の観点から同じ目的を果たす代替文書が提供されている場合。 サポートのほど、どうぞよろしくお願いいたします。 Re: MCAL/RTD Package Safety Case こんにちは@yogesh95さん、 RTD の成果物には、すべてのセーフティドキュメントが ISO26262 に準拠したセーフティ Package zip が含まれています。 さらに、セーフティマニュアル、セーフティ CASE と計画、FMEDA テンプレートと例は、地元の FAE (フィールド アプリケーション エンジニア) を通じて、または NDA の下でS32K3 の安全なファイルを通じて入手できます。 アクセスをリクエストする方法については、セキュア アクセス権に関する FAQを参照してください。 よろしくお願いします、 ジュリアン Re: MCAL/RTD Package Safety Case こんにちは、ジュリアン ご返答ありがとうございます。 S32K3 セーフティ パッケージへのリンクを共有しましたが、これには MCAL/RTD のセーフティ CASE が含まれている可能性があります。MCAL/RTD のセーフティ CASE を含む同様のパッケージが S32K1 シリーズでも利用できるかどうか知りたいです。 さらに、同様の組織の人々に安全なアクセスを要求する場合、何か制限はありますか?複数の人が安全なアクセス権を要求できますか? よろしくお願いします、 ヨゲシュ Re: MCAL/RTD Package Safety Case こんにちは@yogesh95 はい、S32K1xx デバイスにも同じことが当てはまります。RTD パッケージリリースには、セーフティパッケージも含まれています。 さらに、同様の組織の人々に安全なアクセスを要求する場合、何か制限はありますか?複数の人が安全なアクセス権を要求できますか? はい、複数の方がセキュアアクセスをリクエストできます。ただし、申請は個別に審査され、NXPによる検証が必要です。NXPに会社のNDAをアップロードしていただくと、手続きが迅速化されます。 よろしくお願いします、 ジュリアン

如何实现非阻塞 API GetStatus 大家@@ 好 ， 从我们的实验中，我们观察到 MSTATUS 仍然停留在 SLVREQ 状态 ，这导致 MCU 将 I3C 总线视为繁忙 状态。 我们发现，在某些情况下，调用阻塞的 GetStatus API 会触发此问题。我们认为，根本原因是混用阻塞和非阻塞 API，这会导致 IBI 处理不正确。我们想实现一个非阻塞的 GetStatus 来解决这个问题。你能帮忙实施吗？ MCU: MCXN556 和 MCXN236 通信& 控制（I3C | I2C | SPI | FlexCAN | 以太网 | FlexIO） Re: How to implement nonblocking API GetStatus bool i3c_write(uint8_t address, uint8_t* data, size_t length) { i3c_master_transfer_t xfer = {}; xfer.slaveAddress = address; xfer.data = data; xfer.dataSize = length; xfer.direction = kI3C_Write; xfer.busType = kI3C_TypeI3CSdr; xfer.flags = kI3C_TransferDefaultFlag; xfer.ibiResponse = kI3C_IbiRespAckMandatory; status_t status = I3C_MasterTransferEDMA(I3C0, &i3c_handle, &xfer); return (status == kStatus_Success); } ``` ### Read Operation ```cpp bool i3c_read(uint8_t address, uint8_t* data, size_t length) { i3c_master_transfer_t xfer = {}; xfer.slaveAddress = address; xfer.data = data; xfer.dataSize = length; xfer.direction = kI3C_Read; xfer.busType = kI3C_TypeI3CSdr; xfer.flags = kI3C_TransferDefaultFlag; xfer.ibiResponse = kI3C_IbiRespAckMandatory; status_t status = I3C_MasterTransferEDMA(I3C0, &i3c_handle, &xfer); return (status == kStatus_Success); } 如果我们使用这个 blocking API get_status来实现恢复或私有读/写 NACK似乎似乎会导致似乎会导致 MCU进入错误状态（如我所述）。 了恢复方法，并进行了压力测试这个版本；它不会再发生再次发生。 Re: How to implement nonblocking API GetStatus 你好@Bruce_Teng 感谢您的来信，并对延迟回复表示歉意。 能否请您提供有关测试内容的更多详细信息（测试步骤、预期行为与观察到的行为，以及任何日志或跟踪记录）？ 我假定 MCU 配置为主设备，因为您检查的是 MSTATUS 而不是 SSTATUS。如果不是这样，请告诉我。 根据参考手册，该条件下的接口行为描述如下： 你可以尝试启用自动发射 IBI，这样总线就不会保持该状态。 请做一些说明，以帮助我们重现您的设置： 您指的是哪个 GetStatus API（完整的函数名称和模块/驱动程序）？ 您使用的 SDK 版本（确切的版本字符串）。 角色和配置：主控与从属，以及任何相关寄存器设置（如先进先出阈值、中断掩码）。 硬件：MCU/主板部件号和总线上的任何外部元器件。 定时：总线频率、IBI 配置以及是否启用时钟扩展或重试。 展示如何配置和调用应用程序接口的简短代码片段。 Re: How to implement nonblocking API GetStatus 你好@carlos_o, 以下代码实现了阻塞 API GetStatus get_status(uint8_t address, uint16_t& status) { constexpr uint8_t BoradcastAddress = 0x7EU; constexpr uint8_t CccGetStatus = 0x90U; constexpr uint16_t WordMask = 0xFFFF; I3cBuffer buffer{}; i3c_master_transfer_t xfer{}; xfer.slaveAddress = BoradcastAddress; xfer.subaddress = CccGetStatus; xfer.subaddressSize = 1U; xfer.direction = kI3C_Write; xfer.busType = kI3C_TypeI3CSdr; xfer.flags = kI3C_TransferNoStopFlag; xfer.ibiResponse = kI3C_IbiRespAckMandatory; auto result = I3C_MasterTransferBlocking(_i3c_m_handle.base, &xfer); if (result != kStatus_Success) { I3C_MasterEmitRequest(_i3c_m_handle.base, kI3C_RequestForceExit); const logger::EventData data = { CccGetStatus, static_cast (result >> 0 & 0xFF), static_cast (result >> 8 & 0xFF), static_cast (result >> 16 & 0xFF), static_cast (result >> 24 & 0xFF), }; logger::info(logger::Event::I3CCccError, data); auto driver_status = to_driver_status(static_cast (result)); if (driver_status != Status::Success) { const auto& task = *static_cast<:i3c::task>(_task); task.record_error(static_cast (driver_status)); } return false; } memset(&xfer, 0, sizeof(xfer)); xfer.slaveAddress = address; xfer.data = buffer.data(); xfer.dataSize = 2; xfer.direction = kI3C_Read; xfer.busType = kI3C_TypeI3CSdr; xfer.flags = kI3C_TransferDefaultFlag; xfer.ibiResponse = kI3C_IbiRespAckMandatory; result = I3C_MasterTransferBlocking(_i3c_m_handle.base, &xfer); if (result != kStatus_Success) { I3C_MasterStop(_i3c_m_handle.base); const logger::EventData data = { CccGetStatus, static_cast (result >> 0 & 0xFF), static_cast (result >> 8 & 0xFF), static_cast (result >> 16 & 0xFF), static_cast (result >> 24 & 0xFF), }; logger::info(logger::Event::I3CCccError, data); auto driver_status = to_driver_status(static_cast (result)); if (driver_status != Status::Success) { const auto& task = *static_cast<:i3c::task>(_task); task.record_error(static_cast (driver_status)); } return false; } status = (buffer[0] << 8 | buffer[1]) & WordMask; return true; } SDK 版本： SDK_25_09_00_MCXN556S 角色和配置： 主模式 -I3C 控制器被配置为主设备。 I3C 主配置设置如下： i3c_master_config_t_master_config； // 配置设置： _master_config.波特率.i2cBaud = 频率.i2c; // I2C 波特率（通常为 400 kHz） _master_config.波特率.i3cPushPullBaud = freq.i3c_pp; // I3C 推挽波特率（通常为 12.5 MHz） _master_config.波特率.i3cOpenDrainBaud = freq.i2c_od; // I3C 开漏波特率（通常为 2.5 MHz） _master_config.启用 OpenDrainStop = 假; _master_config.disableTimeout = true; // 禁用超时 _master_config.启用 OpenDrainHigh =is_gpu ?true: false;//特定于 GPU：50 :50 占空比 _master_config.hKeep =kI3C_MasterHighKeeperNone； ``` 传输模式：**基于 SmartDMA 和 EDMA（增强型 DMA）的传输 DMA配置 - **TX DMA 通道：**通道 0（DMA0 用于 I3C0，DMA1 用于 I3C1） - **RX DMA 通道：**通道 1（DMA0 用于 I3C0，DMA1 用于 I3C1） - **DMA 复用器：**为 I3C TX/RX 请求配置 硬件 MCU/主板部件号 MCXN556 （MCXN556SCDF 变体） 代码支持两个 I3C 端口： - **I3C0:**基准地址 I3C0，使用 DMA0 - **I3C1:**基准地址 I3C1，使用 DMA1 I3C 总线用于与 GPU 设备通信   总线频率 - **主时钟：**25 MHz (时钟 = 25000000UL) - **I3C推挽波特率：**12.5 MHz（典型值） - **I3C 开路漏极波特率：**2.5 MHz（典型值） - **I2C 波特率：**400 kHz（典型值）   ### 时钟拉伸和重试 - **超时：**禁用 (禁用超时 = true) - **重试机制：**在软件中实施，对失败的传输进行 5 次重试   Nack occurred when MCU read/write data to the slave. MCU send GetStatus command to GPU to recover it. for (uint8_t i = 0; i < recover_retry; i++) { bool success = get_status(address, value); if (success && value == 0) { return true; } task->delay(10ms); }​ Re: How to implement nonblocking API GetStatus 在我们的系统中，MCU 是 I3C 主设备，GPU 是 I3C 从设备。 因此，看来我们无法修改寄存器设置来决定 GPU 如何检测总线可用状态。对不对？ 如果是，我们是否应该关注 GPU 的行为？ Re: How to implement nonblocking API GetStatus 你好 @Bruce_Teng， 根据 I3C 标准，总线必须保持IDLE状态至少 1 微秒，然后才能发布 IBI。为确保满足此定时要求，设备使用 CLK_SLOW。当 IBI 请求处于待处理状态时，由 CLK_SLOW 驱动的内部计数器必须完成一个或多个计数，然后才能将总线视为完全空闲并生成 IBI。如下图所示，该图像来自 RM (MCXN236)： 另外，为了更好地为您提供支持，您能否提供以下信息？ - 能否请您说明一下您以前是否获得过该特定部件 MCXN556 的支持？ - 我很难看到您在上一篇文章中分享的图片，您能否分享给我更高分辨率的图片？ - 您能否提供复制此行为的步骤？ BR Habib Re: How to implement nonblocking API GetStatus 你好， ，我还有一个问题。 如果 f 从站在 STOP 状态后立即将 SDA 拉至低电平，如图所示。 MCXN556/236 I3C IP 似乎无法检测到 SDA 失效边沿，因此不会切换 SCL 线以产生 START。 是否符合您的期望？ 如果是，是不是因为从机违反了总线可用条件？ @Smartling Language Service   Re: How to implement nonblocking API GetStatus   你好@Habib_MS 没有，我还没有收到任何关于 MCXN556 这一特定部件的支持。 背景：在我们的系统 中，微控制器在USB和下游设备（GPU）之间起着桥梁的作用， 因此，微控制器负责将数据从USB转发到GPU或从GPU转发到USB。 一旦 GPU 需要向 USB 传递数据，GPU 就会发出 IBI 请求，然后 MCU 对其进行服务并从 GPU 读取数据，然后将其转发到 USB。 实验： 在每个事务（读/写）之前发送 GetStatus 命令。 我获取 GPU 信息或更新 GPU 固件以触发读/写交易。 注：GPU 的 I3C IP 不是恩智浦产品 Re: How to implement nonblocking API GetStatus 你好@Bruce_Teng、 谢谢您的答复。根据您的评论，从机 (CPU) 不符合 I3C 的要求，即在发出 IBI 请求之前，总线至少保持 IDLE状态 1 µs。我的理解正确吗？如果是这样，这就可以解释为什么主站（MCU）无法处理 IBI。 另一方面，AN14434 确切描述了 MCU 在您的应用中的预期行为类型。我强烈建议查看该文件，以确保 MCU 正常工作。 如果您还有其他问题，请告诉我。 BR Habib

Supported eMMC version in MCUXpresso Hi, all I'm trying to boot from eMMC, and also make the image using MCUXpresso. I have a query about it, which version can be supported in tool & driver? I found the lastest version for eMMC(v5.1B) which is released last year. It's working with new version properly as well? Boot ROM|Booting | Flash Re: Supported eMMC version in MCUXpresso Hi @ljs1004, Thank you for contacting NXP Support! Please note that the i.MX93 is not an MCU, but rather an applications processor. According to the datasheet, the supported eMMC standard is eMMC 5.1. I am not fully certain about the specific differences between versions 5.1 and 5.1b, but to ensure compatibility and avoid unexpected issues, I recommend using devices that comply strictly with eMMC 5.1. Best regards, Chavira Re: Supported eMMC version in MCUXpresso Thank you for reply. I'm having some trouble which is not booting up properly. Thus I'd like to know that there is any sequence to check eMMC version in MCUXpresso. Especially there is change in v5.1B :  EXT_CSD[192] : 0x8 -> 0x9

S32K146 の CAN-FD 5 Mbps サポート NXPチームの皆様、こんにちは。 私はS32K146 MCU を使用しており、達成可能な最大 CAN-FD データ フェーズ ビット レートを確認したいと思います。 私の設定: MCU: NXP S32K146 (CAN-FD対応FlexCAN) CANソースクロック: 80 MHz PLL出力 CAN-FDデータフェーズビットレートを5Mbpsに設定しようとしています Re: CAN‑FD 5 Mbps Support on S32K146 こんにちは、 章 55.3.11.1 クロック ドメインとデバイス RM の制限では、達成可能な最大データ フェーズ ビット レートを計算するための式を示します。あなたがおっしゃった 5Mbps は可能です。 ビットレートパラメータの計算には以下のカリキュレータを使用することができます。 https://community.nxp.com/t5/MPC5xxx-Knowledge-Base/MPC5xxx-S32Kxx-LPCxxxx-CAN-CAN-FD-ビットタイミング計算/ta-p/1119319 BR、ペトル

カスタム S32 ターゲット コードを MBDT プロジェクトにインポートする MBDT プロジェクトから使用したいカスタム S32K3 FlexIO ドライバー (C コード) がありますが、このコードをプロジェクトにインポートする方法が完全には明らかではありません。 ドライバー コードは S32 Design Studio で開発されており、ターゲット上で正常に動作します。しかし、Simulink コード インポーター ウィザードを使用してコードを Simulink ライブラリとしてパッケージ化すると、関連する RTD とハードウェア ヘッダーが見つからないため停止します。 コードのインポートが機能するには、コードが S32 ターゲット用と、シミュレーション用の汎用ハードウェア非依存バージョンの両方でビルドされることをサポートする必要があると思われます。 これを最も効果的に行う方法についてのガイドラインはありますか? たとえば、現在のターゲット (汎用 x86_64 と s32) に応じてコードを異なるビルドにできるようにするために、コード内で使用できる標準定義はありますか?または、シミュレーション中およびターゲット上で異なる C ファイル セットを使用するように Simulink に指示する方法はありますか? Re: Importing custom S32 target code into MBDT projects ハードウェア依存部分をラップしました #定義されている場合(CPU_S32K396) #endif 場合によっては、汎用コードを含む #else を使用します。 これで問題は解決するはずです。しかし、これは S32K RTD 依存コードを MBDT プロジェクトに追加するための推奨される方法でしょうか?

Basic application test case for zephyr 4.3.0 for imx8mp board i need to validate blinky_pwm basic application on imx8mp i wanted to know whether blinky_pwm basic application is supported if not how  i need to implement pwm node in imx8mp for this application can i use the same implemetion as mentioned in  boards/nxp/imx943_evk/imx943_evk_mimx94398_m33.dts  Re: Basic application test case for zephyr 4.3.0 for imx8mp board Hello, As you mention, you need to add an usable PWM instance in your device tree and proper IOMUX pinctrl configuration (please keep in mind that is not enabled by default). Since i.MX93 uses a different PWM IP, you cannot copy the same device tree, you can use it as a reference but you need to port it. Best regards. Re: Basic application test case for zephyr 4.3.0 for imx8mp board ok thank you

Activation key for S32DS.3.4 need activation key for S32DS.3.4 as the current key are expired Re: Activation key for S32DS.3.4 Hi,  I checked your account and there is no S32DS v3.4 present. Do you have an old activation key? 

iMX8QXP Camera Streaming wayland error We are facing problem with camera streaming but we are getting this error. xdg_surface has never been configured Please find the logs below. we verified that driver was working as expected but we couldn't able to see the stream. root@imx8qxpc0mek:~# gst-launch-1.0 -vvv v4l2src device=/dev/video2 do-timestamp=true ! video/x-raw,width=1280,height=960,framerate=30/1 ! waylandsink Setting pipeline to PAUSED ... Pipeline is live and does not need PREROLL ... Pipeline is PREROLLED ... Setting pipeline to PLAYING ... New clock: GstSystemClock /GstPipeline:pipeline0/GstV4l2Src:v4l2src0.GstPad:src: caps = video/x-raw, width=(int)1280, height=(int)960, framerate=(fraction)30/1, format=(string)YUY2, interlace-mode=(string)progressive, colorimetry =(string)1:4:5:1 /GstPipeline:pipeline0/GstCapsFilter:capsfilter0.GstPad:src: caps = video/x-raw, width=(int)1280, height=(int)960, framerate=(fraction)30/1, format=(string)YUY2, interlace-mode=(string)progressive, color imetry=(string)1:4:5:1 /GstPipeline:pipeline0/GstWaylandSink:waylandsink0.GstPad:sink: caps = video/x-raw, width=(int)1280, height=(int)960, framerate=(fraction)30/1, format=(string)YUY2, interlace-mode=(string)progressive, co lorimetry=(string)1:4:5:1 /GstPipeline:pipeline0/GstCapsFilter:capsfilter0.GstPad:sink: caps = video/x-raw, width=(int)1280, height=(int)960, framerate=(fraction)30/1, format=(string)YUY2, interlace-mode=(string)progressive, colo rimetry=(string)1:4:5:1 Redistribute latency... xdg_surface@21: error 3: xdg_surface has never been configured ^Chandling interrupt. Interrupt: Stopping pipeline ... Execution ended after 0:00:10.845625875 Setting pipeline to NULL ... Re: iMX8QXP Camera Streaming wayland error Hello, This error seems to be a QT error, please refer to the following link: https://qt-project.atlassian.net/browse/QTBUG-67648 Could you share the BSP version that you are working with? Best regards/Saludos, Aldo.

CAAM issue in Variscite iMX8m mini EVK Hi, I am currently working on the Secure Boot implementation for the Variscite VAR-SOM i.MX8M Mini EVK. I have generated the private and public keys using OpenSSL and successfully signed the FIT image. However, when I stop the boot process in U-Boot and manually load the FIT image, I encounter errors indicating that CAAM (Cryptographic Acceleration and Assurance Module) is not initialized/configured properly. I have attached the relevant error logs below for reference. Could you please review them and suggest possible solutions to resolve this issue at the earliest? Log: u-boot=> ext4ls mmc 1:1 /boot 1024 . 1024 .. 30843306 fitImage.signed u-boot=> ext4load mmc 1:1 ${loadaddr} /boot/fitImage.signed 30843306 bytes read in 1282 ms (22.9 MiB/s) u-boot=> iminfo ${loadaddr} ## Checking Image at 40480000 ... FIT image found FIT description: Signed FIT Image Created: 2026-02-11 10:13:37 UTC Image 0 (kernel) Description: Linux kernel Created: 2026-02-11 10:13:37 UTC Type: Kernel Image Compression: uncompressed Data Start: 0x404800c0 Data Size: 30792192 Bytes = 29.4 MiB Architecture: AArch64 OS: Linux Load Address: 0x40200000 Entry Point: 0x40200000 Hash algo: sha256 Hash value: 6c93585fae1f9fa935271aef6c32e7c908a1127cc1a973c2b9d085092bbaf0fb Image 1 (fdt) Description: Device Tree Blob Created: 2026-02-11 10:13:37 UTC Type: Flat Device Tree Compression: uncompressed Data Start: 0x421ddbb8 Data Size: 49293 Bytes = 48.1 KiB Architecture: AArch64 Hash algo: sha256 Hash value: 7e517bd42c9792e66532d20497e503e4bb490f3ac54f4a4f3edeee6cd8d8c8d9 Default Configuration: 'conf' Configuration 0 (conf) Description: unavailable Kernel: kernel FDT: fdt Sign algo: sha256,rsa2048:dev Sign value: 019c2d9cbeead8b464936f7cd32f8a845e06f3dde00ee376f4ebbdcdcade94a01463af9eb087ab942bb5ca6b022377e43e1890ef56e79d02d7e19ba8b30d411960cd48e1f1b420c8f4a93f3cb0266dc0c5163aea566 Timestamp: 2026-02-11 10:13:37 UTC ## Checking hash(es) for FIT Image at 40480000 ... Hash(es) for Image 0 (kernel): sha256Error: Address arguments are not aligned CAAM was not setup properly or it is faulty error! Bad hash value for 'hash' hash node in 'kernel' image node Bad hash in FIT image! u-boot=> bootm ${loadaddr} ## Loading kernel from FIT Image at 40480000 ... Using 'conf' configuration Verifying Hash Integrity ... OK Trying 'kernel' kernel subimage Description: Linux kernel Created: 2026-02-11 10:13:37 UTC Type: Kernel Image Compression: uncompressed Data Start: 0x404800c0 Data Size: 30792192 Bytes = 29.4 MiB Architecture: AArch64 OS: Linux Load Address: 0x40200000 Entry Point: 0x40200000 Hash algo: sha256 Hash value: 6c93585fae1f9fa935271aef6c32e7c908a1127cc1a973c2b9d085092bbaf0fb Verifying Hash Integrity ... sha256Error: Address arguments are not aligned CAAM was not setup properly or it is faulty error! Bad hash value for 'hash' hash node in 'kernel' image node Bad Data Hash ERROR: can't get kernel image Re: CAAM issue in Variscite iMX8m mini EVK Hello, I don't know which uboot version you are running, but could you check if you have the following enabled in your uboot defconfig CONFIG_ARCH_MISC_INIT=y Best regards/Saludos, Aldo.

Variscite iMX8m mini EVK の CAAM 問題 こんにちは、 現在、Variscite VAR-SOM i.MX8M Mini EVK のセキュア ブートの実装に取り組んでいます。 OpenSSL を使用して秘密鍵と公開鍵を生成し、FIT イメージに正常に署名しました。ただし、U-Boot でブート プロセスを停止し、FIT イメージを手動でロードすると、 CAAM (暗号化アクセラレーションおよび保証モジュール) が適切に初期化/構成されていないことを示すエラーが発生します。 参考までに、関連するエラー ログを以下に添付しました。 これらを確認して、この問題をできるだけ早く解決するための可能な解決策を提案していただけますか? ログ： u-boot=> ext4ls mmc 1:1 /boot 1024 . 1024 .. 30843306 フィットイメージ.署名済み u-boot=> ext4load mmc 1:1 ${loadaddr} /boot/fitImage.signed 30843306バイトを1282ミリ秒で読み取りました（22.9 MiB/秒） u-boot=> iminfo ${loadaddr} ## Checking Image at 40480000 ... FIT image found FIT description: Signed FIT Image Created: 2026-02-11 10:13:37 UTC Image 0 (kernel) Description: Linux kernel Created: 2026-02-11 10:13:37 UTC Type: Kernel Image Compression: uncompressed Data Start: 0x404800c0 Data Size: 30792192 Bytes = 29.4 MiB Architecture: AArch64 OS: Linux Load Address: 0x40200000 Entry Point: 0x40200000 Hash algo: sha256 Hash value: 6c93585fae1f9fa935271aef6c32e7c908a1127cc1a973c2b9d085092bbaf0fb Image 1 (fdt) Description: Device Tree Blob Created: 2026-02-11 10:13:37 UTC Type: Flat Device Tree Compression: uncompressed Data Start: 0x421ddbb8 Data Size: 49293 Bytes = 48.1 KiB Architecture: AArch64 Hash algo: sha256 Hash value: 7e517bd42c9792e66532d20497e503e4bb490f3ac54f4a4f3edeee6cd8d8c8d9 Default Configuration: 'conf' Configuration 0 (conf) Description: unavailable Kernel: kernel FDT: fdt Sign algo: sha256,rsa2048:dev Sign value: 019c2d9cbeead8b464936f7cd32f8a845e06f3dde00ee376f4ebbdcdcade94a01463af9eb087ab942bb5ca6b022377e43e1890ef56e79d02d7e19ba8b30d411960cd48e1f1b420c8f4a93f3cb0266dc0c5163aea566 Timestamp: 2026-02-11 10:13:37 UTC ## 40480000 の FIT イメージのハッシュをチェックしています... イメージ 0 (カーネル) のハッシュ: sha256Error: アドレス引数が揃っていません CAAMが正しく設定されていないか、故障しています エラー！ 'kernel' イメージノードの 'hash' ハッシュノードのハッシュ値が不正です FIT イメージ内のハッシュが不正です。 u-boot=> bootm ${loadaddr} ## 40480000 の FIT イメージからカーネルをロードしています... 'conf'設定の使用 ハッシュの整合性を検証しています...OK 'kernel'カーネルサブイメージを試す 説明: Linuxカーネル 作成日時: 2026-02-11 10:13:37 UTC タイプ: カーネルイメージ 圧縮: 非圧縮 データ開始: 0x404800c0 データサイズ: 30792192 バイト = 29.4 MiB アーキテクチャ: AArch64 OS: Linux ロードアドレス: 0x40200000 エントリポイント: 0x40200000 ハッシュアルゴリズム: sha256 ハッシュ値: 6c93585fae1f9fa935271aef6c32e7c908a1127cc1a973c2b9d085092bbaf0fb ハッシュの整合性を検証しています...sha256Error: アドレス引数が揃っていません CAAMが正しく設定されていないか、故障しています エラー！ 'kernel' イメージノードの 'hash' ハッシュノードのハッシュ値が不正です 不正なデータハッシュ エラー: カーネルイメージを取得できません Re: CAAM issue in Variscite iMX8m mini EVK こんにちは、 使用しているubootのバージョンがわかりませんが、uboot defconfigで以下が有効になっているかどうかを確認してください。 CONFIG_ARCH_MISC_INIT=y よろしくお願いいたします。 アルド。

i.MX8M における Android のサスペンド/レジューム レイテンシ測定のリクエスト (DSM / Suspend-to-RAM) NXPチームの皆様、こんにちは。 現在、Android ベースの製品 (Android 16) として i.MX 8M ファミリ (Mini / Plus バリアント) を評価中です。 TRM と AN13400 から、サポートされている低電力モードには次のものが含まれることがわかります。 CPUアイドル（待機） 停止/低電力アイドル DSM (DDR セルフリフレッシュ機能付き Suspend-to-RAM) SNVS / RTCのみモード しかし、データシートやリファレンス・マニュアルには、Android で表示される遷移タイミングの数値が記載されていませんでした。 私たちが特に求めているのは、NXP EVK プラットフォームにおける以下の測定された実用的な値です。 アクティブ -> Suspend-to-RAM (DSM) レイテンシ (Android のサスペンド要求からシステムが DSM に入るまで) Suspend-to-RAM -> Resume のレイテンシ (ウェイクソースアサーションから Android フレームワークが応答するまで) 仮定： セルフリフレッシュで保持されるDDR 標準 NXP Android BSP ディスプレイが有効 完全なコールドブートパスがない 以下をご提供いただけますでしょうか: 典型的な測定レイテンシ範囲（ミリ秒） カーネルログ出力の例 (PM: _ms 後に再開が完了) NXP EVKテストからの公式のレイテンシ検証データ さらに、Android ビルドで 1 秒未満の再開を保証するための既知の制限事項や推奨される最適化 (M コア ウェイク戦略など) はありますか? ご指導ありがとうございます。 i.MX 8M | i.MX 8M ミニ | i.MX 8M ナノ Re: Request for Measured Android Suspend/Resume Latency on i.MX8M (DSM / Suspend-to-RAM) こんにちは、 残念ながら、Android についてはこの数値が手元にありません。これは、EVK を使用したデバイスの推定値を提供するために Linux ベースの結果を提供しているだけであり、数値はユース ケースによって異なります。 M コアのウェイクアップについては、次の例を参考にしてください。M コア コードに関しては Linux 用でも Android 用でも問題ありませんが、Android の場合は、これを実現するためにいくつか変更を加える必要があります。 https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/M4-Low-Power-Demo-on-i-MX8MM/ta-p/1101109 よろしくお願いいたします。 アルド。

MCUXpresso IDE で mcxn546v のピン、クロック構成、デバッグに問題が発生するのはなぜですか? 私は MCUXpresso IDE の初心者です。MCU MCXN546V を搭載した独自の PCB をテストしようとしましたが、その UART2 ピン TX と RX は Neoway N58 IoT ボードに接続されていました。SO、UART プロトコルとペリフェラルをテストするための新しいプロジェクトを作成しました。しかし、デバッグ時に以下のエラーが発生しました ['MCXN546_Project JLink Debug' の MCUXpresso Semihosting Telnet コンソールがポート 63440 @ 127.0.0.1 で開始されました] SEGGER J-Link GDB サーバー V8.44 - 端末出力チャネル。 その後、ダッシュボードから MCXN546V の SDK の zip ファイルをドラッグ アンド ドロップして含めようとしましたが、zip の追加時にまだエラーが発生し、追加後にクロック、ピン構成でエラーが発生します。この投稿にシュリーンショットを添付しました。MCXN546V ピン、UART テスト用のクロック構成を含むサンプル プロジェクトを共有してください。 MCX N Re: Why I am getting problem in pin, clock configuration and debugging for mcxn546v in MCUXpresso ID こんにちは@Elakiya 、 このエラーは、SDK が ARMGCC オプションを使用して生成されたために発生します。このオプションは、VS Code 用の MCUXpresso IDE での使用を目的としています。 MCUXpresso IDE を使用する予定の場合は、下の画像に示すように、代わりに「その他」を選択し、MCUXpresso IDE を選択する必要があります。 正しい SDK をダウンロードしたら、ファイルを MCUXpresso IDE 内の「インストール済み SDK」ビューにドラッグ アンド ドロップするだけでインストールできます。 この投稿に記載されている手順に従って SDK をダウンロードすることもできます。この例は RT1060 用ですが、プロセスは MCXN546 でもまったく同じです。 Config Tools のヘルプについては、このページにあるユーザー ガイドが役立つ場合があります。 さらにご質問がございましたら、遠慮なくお知らせください。 BR ハビブ Re: Why I am getting problem in pin, clock configuration and debugging for mcxn546v in MCUXpresso ID MCXN546 SDK zip を MCUXpresso IDE に追加しようとすると、このエラーが発生します。なぜでしょうか? 追加された SDK zip ファイルは NXP ダッシュボードから適切にダウンロードされていますが、それでもなぜこの問題が発生するのでしょうか? この問題を解決するためのガイドをお願いします Re: Why I am getting problem in pin, clock configuration and debugging for mcxn546v in MCUXpresso ID こんにちは@Elakiya 、 この問題は、SDK パッケージの新しいプロジェクト テンプレート、具体的には「clock_config.c」というファイルに保存されている誤った情報によって発生します。パッケージのIDが正しくありません: この問題を回避するには、ダウンロードした SDK パッケージで、「pin_mux.c」というファイルに示されているように package_id を設定してください。 この変更を行うと、MCXN546 の設定ツールを使用できるようになります。 何か問題が発生した場合は、遠慮なくお知らせください。 BR ハビブ。 Re: Why I am getting problem in pin, clock configuration and debugging for mcxn546v in MCUXpresso ID こんにちは、 @Habib_MS 、ご返信ありがとうございます。NXP ダッシュボードの「その他」オプションから、MCUXpresso IDE 用の適切な SDK ダウンロードを含めるようにしました。しかし、MCXN546 SDK ファイルを新規に再インストールし、プロジェクトを作成した後、ピン、クロックの構成が開かず、スクリーンショットに示されている構成の問題が発生しています。MCUXpresso IDEでカスタムPCBチップ用のMCXN546VチップSDKをお持ちの方は、   シェアしてください。 Re: Why I am getting problem in pin, clock configuration and debugging for mcxn546v in MCUXpresso ID こんにちは@Elakiya 、 この投稿に記載されている点に従ってください: MCUXpresso + Jlink - エンコードを変換できません - NXPコミュニティ 問題が解決しない場合は、遠慮なくお知らせください。 BR ハビブ Re: Why I am getting problem in pin, clock configuration and debugging for mcxn546v in MCUXpresso ID こんにちは@Habib_MS 。手順を共有していただきありがとうございます。しかし、手順に従った後も同じ問題が発生しています。メモリの問題ですか、それとも PCB 電源ピンの問題ですか?識別できませんでした。この投稿でスクリーンショットと PCB デザイン回路図の png ファイルを共有しましたので、確認してご連絡ください。前もって感謝します。 Re: Why I am getting problem in pin, clock configuration and debugging for mcxn546v in MCUXpresso ID こんにちは@Habib_MS 、どうもありがとうございます。package_id を変更した後、ピンとクロックの構成を開くことができますが、その後、このプロジェクト コードを segger J-Link 経由で PCB ボードにフラッシュしてデバッグしようとしました。デバッグを開始すると、スクリーンショットに示すように、ファイル startup_mcxn546_cm33_core0.c 内でスタックします。そしてコンソールタブでは [MCUXpresso Semihosting Telnetコンソール「MCXN546_Project JLink Debug」がポート60310 @ 127.0.0.1で開始されました] SEGGER J-Link GDBサーバーV8.44 - 端末出力チャネル 一時停止して再開しようとすると、ブレーク ページに入り、「アドレス "0x20018040" でブレークしましたが、デバッグ情報が利用できないか、プログラム コードの範囲外です。」と表示されます。 これに対する解決策を、サンプルプロジェクトとともに教えてください。 Re: Why I am getting problem in pin, clock configuration and debugging for mcxn546v in MCUXpresso ID @Habib_MS さん、ありがとうございます。ボードの問題の構成部分を解決していただきました。デバッガーの問題については、新しいコミュニティ投稿で議論します。ご指導ありがとうございました。 Re: Why I am getting problem in pin, clock configuration and debugging for mcxn546v in MCUXpresso ID こんにちは@Elakiya 、 この問題は、デバッガーとコア間の通信に密接に関連しているようです。おそらく、この問題はソフトウェアに原因があると考えられます。より効果的に対処するには、ターミナルからの完全なログ出力を共有していただけますか?これにより、より詳細な情報を入手し、より正確な解決策を講じることができます。 ただし、このトピックは元の質問から逸脱しているため、サポートを継続できるように新しいコミュニティ投稿を作成していただけますか?お気軽にタグ付けしてください。新しいThreadでも引き続きお手伝いさせていただきます。 BR ハビブ