Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
[MPC5777C] 了解 e200z759n3 内核的指令流水线 您好! 在研究 e200z759n3 内核的指令执行路径时,我想到了以下问题: 看来e200z7核心参考手册在管道执行单元的内容上并不十分一致。在图 17 中,整数执行单元和乘法单元是分开的。不过,"4.2.1 整数执行单元 "部分涵盖了整数乘法和除法。4.6 并发指令执行 "一节提到了 "双标量整数单元 "的存在,但没有提到任何乘法单元。我认为内核有两个整数执行单元,可以执行任何整数运算(如和、乘、除)。我的结论正确吗?双发行流水线能否同时执行两个乘法运算? 我画了下图来说明管道执行流程,并根据参考手册更好地理解它。我误解了什么概念吗? 顺祝商祺! 马特乌斯 Re: [MPC5777C] Understanding the instruction pipeline of the e200z759n3 core 1) 当然是的,这张图片与 e200z4 有关,也是双重问题 2) 这取决于管道内容本身。您可以从上一个答案的图片中看到。第一条指令很短,不会对另一条指令造成任何停滞。第二条指令较长,会导致停滞,因为第三条指令取决于第二条指令的结果。 3) 还得再等等。 4) 基本上是的。在此,编译器优化也会对其产生影响,编译器可能会改变指令顺序,以更好地利用双发架构(即:"......")。指令调度),以实现最高级别的优化。 Re: [MPC5777C] Understanding the instruction pipeline of the e200z759n3 core 感谢您的回复,大卫! 还有几个问题: 由于流水线具有双发功能,而执行单元有两个整数单元,那么它能否在同一时钟周期内启动两个独立的整数乘法或整数除法指令的取数阶段? 在执行加法这样的简单指令时,手册上说它在一个时钟周期内完成执行阶段。WB 级是紧随 E0 级之后进入时钟周期,还是必须再等待三个空闲时钟周期,就像必须增加一个空闲填充,才能使用流水线的所有 10 级完成从 IF0 到 WB 的整个周期? 当两条指令之间存在数据依赖关系时,目标指令是在与源指令最后执行阶段相同的时钟周期内开始执行阶段,还是必须等待下一个时钟周期?我不清楚馈送器是如何工作的。 既然是解码阶段检查指令之间的数据依赖性,那么所有流水线停滞都发生在 D1 和 E0 流水线阶段之间的结论是否正确? 顺祝商祺! 马特乌斯 Re: [MPC5777C] Understanding the instruction pipeline of the e200z759n3 core 1) 我认为它无论如何都不会与执行单元分离,它只是执行单元的一部分: 2) 我无法确认您的草图是否准确,但从原则上讲,这肯定是正确的,而且符合流水线的各个阶段。原则上,这肯定是正确的,也符合管道阶段的要求: 我可以推荐以下演示文稿,它可能比 e200 手册更容易阅读: https://community.nxp.com/t5/MPC5xxx-Knowledge-Base/e200-Core-Training-relevant-to-MPC55xx-and-MPC56xx-device-family/ta-p/1115124 Re: [MPC5777C] Understanding the instruction pipeline of the e200z759n3 core 你好,戴维 为了了解指令流水线中的内存依赖性,我为以下代码片段构建了时序图,其中包含与 r6 相关的依赖关系: mtctr r5 .loop: e_addi r6, r6, 1 e_mulli r6, r6, 1 e_bdnz .loop 不过,在绘制图表(附在本回复后)时,我注意到,虽然吞吐量保持不变,但指令执行延迟每次迭代都会增加两个周期,而且似乎没有上限。我错过了什么吗?流水线是否规定了滞留指令的最大数量? 欢迎指出我图表中的其他错误。 致以最诚挚的问候, Matheus Re: [MPC5777C] Understanding the instruction pipeline of the e200z759n3 core FF 的意思是前锋,与 STALL 不同。我建议大家也看看 e200z6 RM,因为它是较早的核心变体,有些主题的描述方式有些不同,可能更容易理解。 https://www.nxp.com/webapp/Download?colCode=E200Z6RMAD&location=null 是的,演示可能会简化,但我觉得差别不大。 Re: [MPC5777C] Understanding the instruction pipeline of the e200z759n3 core 你好 似乎每迭代一次循环,滞留指令的数量就会增加两条。 流水线对停滞指令的数量有限制吗? 它们被储存在某个缓冲器中吗? 如果是,该缓冲区有多少条目? 这是否与缓冲区的问题有关? 如果停滞的指令被保存在某个缓冲区中,那么当缓冲区满了,又有一条指令停滞时,会发生什么情况? 顺祝商祺! 马特乌斯 Re: [MPC5777C] Understanding the instruction pipeline of the e200z759n3 core 我认为这可能是正确的,乘法运算的延迟指定为 3 或 4 个周期(每 4 个周期有一个结果)。这种情况是最糟糕的极端情况,即所有操作都依赖于前一个操作的结果,此外还在循环中运行,这基本上导致管道的完全消除。 它的工作原理与完全无管道的情况基本相同。 Re: [MPC5777C] Understanding the instruction pipeline of the e200z759n3 core 您好! 回到管道填充问题上来。如果没有像您发送的图像所示的那样填充所有四个执行阶段的填充,那么为什么参考手册中的图表显示 " FF " 边距? 没有填充物的演示图不是简化版吗? 带填充的参考手册图: 顺祝商祺! 马特乌斯 Re: [MPC5777C] Understanding the instruction pipeline of the e200z759n3 core 我认为你的图表中的错误在于,你总是从左侧开始。我不知道我是否能够解释清楚。 使用 e200z6 手册中的图片,在指令缓冲器之后是指令寄存器(标记),然后是解码级。当执行单元出现停滞时,意味着指令缓冲区中的指令在无法进入后续阶段时也无法解码。 理想情况下,您可以考虑每个单位在某些点的确切状态。总之,在图表中将停滞点置于何处并不重要,因为其结果总是导致相同的性能。 性能受限于流水线的瓶颈,这里指的是欧盟单元的停滞,影响整个系统。 我不确定这是否有帮助。 总之,你为什么要知道这么确切的细节呢? 无论如何都无法以这种方式分析真实代码,为此目的,有性能监测器、调试跟踪等工具。 Re: [MPC5777C] Understanding the instruction pipeline of the e200z759n3 core 你好,戴维 我正在研究通过共享硬件进行的内核间交互如何影响执行时间和资源消耗。我使用性能监测进行了一些验证,但我无法理解我的结果,现在我明白了。非常感谢你的澄清! 最良好的祝愿, Matheus
View full article
MEMS発振器搭載IMX8MM こんにちは、 IMX8M Mini を使用してボードをデザインしようとしていますが、デザインには MEMS 発振器を使用する必要があります。 データシートではこの配置についてあまり明確に説明されていません。 IMX8MMIEC: 3.1.4RTC_XTALI が外部発振器にコネクテッドされ、RTC_XTALO が VDD_SNVS_0P8 にコネクテッドされていることを示します。 XTALI ピン (24M_XTALI であると想定) についての記述がありますが、XTALO ピンをどうするかについては説明がありません。これは未接続のままになっているのでしょうか? RTC クロックには高/低しきい値が指定されていますが、24MHz クロックには何も指定されていません。これらのしきい値は何ですか? IMX8MMHDG: 4.4 では CLK1_P/NI について言及されていますが、他のドキュメントではこのパッドの他の参照は見つかりません。 CLKIN_1/2 についても言及されていますが、これらのパッドの使用法はレジスタ定義にしか記載されておらず、明確ではありません。私はこの投稿を見つけました ( https://community.nxp.com/t5/i-MX-Processors/Processor-CLKIN-and-CLKOUT-pin-functionality/mp/1007077 )2020 年から、NXP は XTALI パッドを CAN バイパスできることを述べており、文書化が不十分であることを謝罪していますが、まだ十分に明確ではありません。 24MHz MEMS発振器は24M_XTALIにコネクテッドする必要がありますか、それともCLKIN_1にコネクテッドする必要がありますか? 水晶振動子が使用されていない場合、IMX8MMIEC のセクション 2.1 から省略されている「VDD_24M_XTAL_1P8」に電力を供給する必要がありますか? ありがとう、 クリス Re: IMX8MM With MEMS Oscillators @user1092 喜んでお手伝いさせていただきます。お待ちいただきありがとうございます。 よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators こんにちは、サラスさん。 ご説明とご協力に感謝いたします。 クリス。 Re: IMX8MM With MEMS Oscillators こんにちは@user1092 はい、ユーザー ガイドが正しいことをCAN確認できます。そのCASE、RTC_XTALO をVDD_SNVS_0P8 に接続する必要があります。 これは社内での議論からのものです: よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators こんにちは、サラスさん。 ご返信ありがとうございます。これは良いニュースです。 RTC に関して、データシートが正しいかどうかも確認してください。RTC_XTALO が VDD_SNVS_0P8 に直接接続されているため、奇妙な配置のように思われますが、これが正しい配置であることを確認したいと思います。 ありがとうございました。 クリス Re: IMX8MM With MEMS Oscillators こんにちは@user1092 お問い合わせに応じて、IP ベンダーから提供された PAD の RTL とデータシートを確認しました。このレビューに基づいて、PAD が外部 24 MHz リファレンス クロックの使用をサポートしていることを確認できます。 IP データシートによると: "物理的な水晶のない外部クロックのCASEは、PADI と PADO の間に差動信号を適用する必要があります。" これは、外部24MHzクロックが 差動(相補)信号 XTALI ピンと XTALO ピンに適用されます。具体的には: 信号は 0Vと1.8V 。 いつ XTALIは0Vです、 XTALO は 1.8V である必要があり、その逆も同様です。 これを実現するには、次の 2 つのオプションがあります。 次のような発振器を使用する 相補差動出力。 使用 シングルエンド発振器 とともに 外部インバータ 相補信号を生成します。 よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators ありがとう@user1092 社内チームに更新して回答を待ちます。 よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators 投稿に失敗した後に添付ファイルを削除しました。 Re: IMX8MM With MEMS Oscillators こんにちは、サラスさん。 「1 つのインスタンスでは MEMS 共振器 (両方の XTAL ピンを使用) が使用され、もう 1 つのインスタンスでは MEMS クロック ジェネレーター (シングルエンド入力、1 つのみ) が使用されているようです。」 水晶の代わりに共振器を使用することについては、私の知る限り誰もこれを尋ねたことはありません (2008 年頃から i.MX を取り上げています)。これについては少し調査する必要があるでしょう。」 ここで彼らが何を指しているのかは分かりませんが、MEMS 共振器は当社では使用しません。正直に言うと、私はそれらについて聞いたことがなく、それらはそれほど簡単に入手できるようには思えません。シングルエンドのクロックソースを使用します。 一部の部品は外部発振器では動作できないため、外部のシングルエンド クロック ジェネレーターの使用を検討する必要があります。どれだったかすぐには思い出せないので、これも調べる必要があります。」 どうぞよろしくお願いいたします。 「部品番号やダラシートはありますか?」 部品はDSC6001HI2B-024.0000になる可能性が高い。データシートについては添付を参照してください。 ありがとうございます クリス。 Re: IMX8MM With MEMS Oscillators こんにちは@user1092 社内チームより: 一方のインスタンスでは MEMS 共振器 (両方の XTAL ピンを使用) が、もう一方のインスタンスでは MEMS クロック ジェネレーター (シングルエンド入力、1 つのみ) が使用されているようです。 水晶の代わりに共振器を使用することについては、私の知る限り誰もこれを尋ねたことはありません (2008 年頃から i.MX を取り上げています)。これについては少し調査する必要があるでしょう。 一部の部品は外部発振器では動作できないため、外部のシングルエンド クロック ジェネレーターを使用して調べる必要があります。どれだったかすぐには思い出せないので、それも調べる必要があります。 部品番号/データシートはありますか? よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators こんにちは@user1092 はい、社内チームからの返答を待っています。更新があったらお知らせします。 よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators こんにちは、サラスさん。 データシートを再度読むと、セクション(3.1.4)があります。XTALI は外部発振器から供給CANと述べています。 このチップは、この声明に基づいて選択されました。 ドキュメントは少し混乱しているようで、このセクションでは RTC は外部発振器にのみコネクテッドできるとも述べられています。ただし、セクション3.4.2RTC を水晶発振器と組み合わせて使用する方法について説明します。 CLKIN ピンに関する質問、および XTALI ピンを外部発振器から駆動できない場合にこれらのピンを使用できるかどうかについての質問には回答されていません。 私はこの製品の開発にほぼ 1 年を費やしてきましたが、時間を無駄にしたくありません。データシートには、XTALI は外部発振器から駆動 CAN と記載されています。 できるだけ早く解決策が必要なので、助けていただけますか。 よろしくお願いいたします。 クリス Re: IMX8MM With MEMS Oscillators こんにちは、サラスさん。 この設計では加圧環境で使用されるため、水晶発振器は使用できません。 推奨/検証された唯一の方法はクリスタルを使うことだとおっしゃっていますが、これは可能ではあるもののテストされていないことを示唆しています。それがCANかどうか、またCANであればどのようにCANかについて情報を提供していただけますか? CLKIN_1/2 ピンに関するドキュメントはほとんどまたは全くないので、これらのピンの目的に関する情報を提供していただけますか。https://community.nxp.com/t5/i-MX-Processors/Processor-CLKIN-and-CLKOUT-pin-functionality/mp/1007077ピンは水晶の代わりにメインクロックに電力を供給するために使用CANことを示唆しています。これは正しいですか? ありがとう クリス。 Re: IMX8MM With MEMS Oscillators こんにちは@user1092 お元気でお過ごしのことと思います。 これは推奨され検証された唯一のオプションです - 推奨どおりにクリスタルを使用してください NXP公式ドキュメント「ハードウェアガイド」のセクション表12「発振器/水晶」 推奨事項。 よろしくお願いいたします。 サラス。
View full article
PF5030はすべての出力が失われた状態でI2Cを読み取ります こんにちは。致命的なエラーが発生すると、入力電源は維持されますが、PF5030 のすべての出力が失われます。I2C 経由で詳細な障害情報を取得する方法はありますか? VDDIO は出力の 1 つから供給されます。この状況では、VDDIO が失われ、I2C インターフェースが機能しない可能性があります。しかし、致命的なエラーが発生した後に外部 VDDIO を提供するとどうなるでしょうか? エラー メッセージは保持されたままになりますか、それともすでに失われていますか?エラーが発生した後に外部 VDDIO を供給し、I2C 通信を試行することで、エラーの原因をCANますか? Re: PF5030 read I2C while all output lost こんにちは、ポニーさん 致命的なエラー (ウォッチドッグ障害、監視対象レールの過電圧、障害カウンタのオーバーフローなど) が発生すると、PF5030 は DEEP-FS 状態に移行します。 DEEP-FS では、すべてのレギュレータがオフになります。 フェイルセーフロジックはVINから内部的に電源供給されている I²C インターフェースはフェイルセーフ ドメインにあり、VDDIO (1.71 V ~ 5.25 V の範囲) が存在すると再び機能するようになります。 VIN が POR しきい値を上回っており、デバイスの電源がオフ/オンされていない限り、フェイルセーフ レジスタ (例: FS_GRL_FLAGS 、 FS_OVUVREG_STATUS1 、 FS_DIAG_SAFETY 、 FS_STATES ) には次の内容が含まれます。 どの電圧モニターがトリガーされたか(OV/UVフラグ) ウォッチドッグエラーフラグ 障害カウンターとステートマシンのステータス これらのレジスタはPORまたは明示的な書き込みによってのみクリアされ、DEEP-FSに入ることによってはクリアされません。 FS_GRL_FLAGS (一般的な障害の概要) FS_OVUVREG_STATUS1 (VMONがトリガー) FS_DIAG_SAFETY (ウォッチドッグ、CRC、BIST ステータス) FS_STATES (現在のフェイルセーフ状態) VIN が失われていない限り、VDDIO に外部電源を供給して致命的なエラーが発生した後に詳細な障害情報を回復 CAN。VIN が POR を下回ると、すべての揮発性レジスタがクリアされます。 敬具、 ヨゼフ
View full article
复制: 手动输入"Os Isr 处理程序" on Ipcf 本帖复制自 此处 你好我有一个关于在 Vector Davinci 配置器上设置 IPCF 的问题。 环境 我使用的环境如下。 ・Microcontroller : S32K358 ・Vector Davinci configurator classic : 5.30.30 SP1 ・RTD : SW32K3_S32M27x_RTD_R21-11_5.0.0 ・IPCF : SW32K3_IPCF_4.2.0_D2412 背景& 问题 我正试图使用 Vector Davinci configurator classic 为 AUTOSAR 项目配置 "IpcfInstance "的 "Os Isr Handler"。 Os Isr 处理程序 "的 [...] 显示的窗口需要手动输入。 要求是否正确? 如果要求正确,请告诉我需要什么样的路径。 如果要求不正确,我们是否需要其他插件或其他设置? 顺祝商祺! IPCF 优先级:中等 Re: Copy: Manual input of "Os Isr Handler" on Ipcf 嗨,拉杜、 请查看原始主题,因为我们在那里得出了最终结论。 https://community.nxp.com/t5/S32K/Manual-input-of-quot-Os-Isr-Handler-quot-on-Ipcf/td-p/2168682 如果您还有问题,请告诉我。 顺祝商祺! 丹尼尔 Re: Copy: Manual input of "Os Isr Handler" on Ipcf 你好 您可以在下面找到新问题的答案: 问:根据您的回答,在申请 IPCF 时,IPCF 的 OsISR 是否必要? 答:只有当你想在 I nterrupt 模式下使用 osiSR 时,才需要将其添加到 IPCF 中(一个内核触发信号 MU 中断,另一个内核接收它并在回调函数中处理消息)。IPCF 可以在轮询模式下使用,无需配置 IPCF 中断,无需从 IPCF 配置中配置 Os ISR 处理器。在这种情况下,Inter Core Rx IRQ 参数应设置为IPC_IRQ_NONE。 问:用 IPCF 的 osiSR 路径填写上面 " Os Isr " 的 " 参考路径 " 是对的吗? 答:如果图片中出现的这四个IRQ中的一个应用于IPCF,则使用中断来通知另一个内核有数据,然后使用所需的 OSISR 路径手动填充参考路径,如下图所示。 如果配置的中断不适用于 IPCF,则可以使用轮询模式(IPCF 不需要中断),或者在 Os 中为 IPCF 添加专用的中断,并在 IPCF 配置中的 Os ISR 处理程序中进行参考。 另请查阅IPCF_S32K3_4.2.0_User_Manual.pdf第2.2.1章与 NXP RTOS 的集成。 问:如果 IPCF 需要 OsISR,我们对 IPCF 的 OsISR 有参考吗? 答:我想上面的回答也包括这一点,如果不包括,请提供更多细节,因为不清楚。 问:例如,IPCF 设置的 osiSR 的 " Isr 资源参考 " 需要哪种参考资料? 答:"Isr Resource Ref" 不使用 OsISR,您不需要为 IPC 配置任何东西。 如果还有其他问题或不清楚的地方,我们可以召开会议,为您提供 IPCF 配置方面的支持。 顺祝商祺! 丹尼尔 Re: Copy: Manual input of "Os Isr Handler" on Ipcf 来自 Daniel Hermenczi 的意见: " 你好 、 我们有几点需要澄清: 您是否使用 Vector 提供的 AUTOSAR Os? 因为在您分享的图片中,我们看不到操作系统的配置,问题是是否配置了一个或多个 OsISR? 如果你已经配置了它们,那么这可能是一个问题,你需要使用手动选项来选择对已配置的 OsiSR for IPCF 参数 Os Isr Handler 的参考。 以手动配置为例,您需要将高亮显示的路径与您的特定 OsISR 路径一起使用 如果需要更多信息,请告诉我。 顺祝商祺! Daniel" 客户回复: "1.您是否使用 Vector 提供的 AUTOSAR Os? 是的,我使用 AUTOSAR Os。 2.因为在你分享的图片中,我们看不到操作系统的配置,问题是是否配置了一个或多个 OsISR? 是的,我的项目中有以下四种 OsISR 配置。 它们是用于 CAN 通信的 OsISR。 补充问题 根据您的回答,在申请 IPCF 时,IPCF 的 OsISR 是否必要? 用 IPC@@ F 的 osiSR 路径填写上面 " Os Isr Handler " 的 " 引用路径 " 是对的 吗? 如果需要用于 IPCF 的 osiSR,我们对 IPCF 的 osiSR 有参考吗? 例如,OsiSR 的 " Isr 资源参考 " 需要什么样的参考才能进行 IPC F 设置? 谢谢,并致以最崇高的敬意。"
View full article
PEでファームウェアをダウンロードしながらD-Flashをフォーマットする方法 こんにちは、 私たちのプロジェクトでは、D-flash の消去に関する問題が発生しました。.elfをフラッシュするときまたは PE を使用して .S19 ファイルを作成した場合、D フラッシュはフラッシュ プロセス後も消去されず、残留値が保持されていることがわかりました。PE 経由でフラッシュするたびに、D フラッシュを消去します。さらに、このプロジェクトでは S32K314 チップを使用します。この理由は何でしょうか?ありがとう! Re: How to format D-flash while downloading firmware with PE こんにちは@gumu 、 PE Micro デバッガーは NXP 製品ではありません。 S32DS IDE は、Eclipse ベースの Arm IDEs 用の GDB サーバー プラグインを統合しており、これは PE Micro 製品です。 https://www.pemicro.com/products/product_viewDetails.cfm?product_id=15320151 プラグインにはこのオプションがあります: PE Microのサポートに お問い合わせて、独自のアルゴリズムの詳細を入手してください。 ありがとうございました。 よろしくお願いいたします。 ダニエル
View full article
S32G3:热关机 嗨,团队 硬件:基于 S32G3。 读取 1 区温度(A-core)时。当温度达到 "64 摄氏度 "时,硬件将重新启动。 下面是 Linux 系统的信息。连续读取三个区域的温度值,问题发生时的值如下。 64350(0 区) 64350(1 区) 62850(2 区) kernel[435]:[ 7919.187233] thermalthermal_zone1: a53_cores:达到临界温度,正在关闭 内核[435]:[ 7919.187252] 重新启动:硬件保护关闭(温度过高) 在 Linux DTS 中配置的警戒温度为 80 度,临界温度为 100 度,尽管我们配置了 100 度,但在 64 度时仍可观察到重启。 Re: S32G3: Thermal Shutdown 你好,@yellapu_anishkh 感谢您的回复。 自 BSP39 以来,有几个与 TMU 相关的问题,其中一些已在 BSP40 中修复,而另一些已在以后的版本中修复,如果可能的话,我建议在 BSP42 上对其进行测试 BR 切宁 Re: S32G3: Thermal Shutdown 您好, 我看到了该驱动程序的一个提交 (c5697686c8d19ff1edbce015fa5562ba2a2065e6)。评论中提到了它,但 Jira ID (ALB-10663) 并不匹配。请您确认一次。 Re: S32G3: Thermal Shutdown 你好,@yellapu_anishkh 感谢您的回复。 我检查了源代码,建议尽可能在 BSP42(或更新版本)下对您的情况进行测试,因为从这个版本开始应用了一些错误修复,从现有信息来看,您提到的错误也得到了修复。 BR 切宁 Re: S32G3: Thermal Shutdown 您好, 在 BSP39 上可以观察到这种情况,BSP39 版本说明中提到了以下问题。 我查看了从 BSP39 到 BSP44 的版本说明,发现当前的错误尚未修复。能否请您确认一下,是否已经修复? Re: S32G3: Thermal Shutdown 你好,@yellapu_anishkh 谢谢您的帖子。 我知道你可以在基于 S32G3 的定制板上对其进行测试,对吗?我能知道你在使用哪个版本的电路板支持包吗?一旦确认,我会首先检查内核代码。 BR 切宁
View full article
i.MX93 RGMII connection PHY and MAC to MAC connection tips This article describe i.M93 RGMII to PHY connection, delay adding tips. i.MX93 don't support delay in both FEC and QOS port in i.MX93 side. It also provide solution on i.MX93 how to connect MAC to MAC in HW & SW. Thanks! 
View full article
MCX W72 Knowledge hub The MCX W72x family features a 96 MHz Arm® Cortex®-M33 core coupled with a multiprotocol radio subsystem supporting Matter, Thread, Zigbee and Bluetooth LE. The independent radio subsystem, with a dedicated core and memory, offloads the main CPU, preserving it for the primary application and allowing firmware updates to support future wireless standards. The MCX W72x also offers advanced security with an integrated EdgeLock® Secure Enclave Core Profile and will be supported by NXP's EdgeLock 2GO cloud services for credential sharing. The MCX W72x family includes Bluetooth Channel Sounding capabilities, with a dedicated on-chip Localization Compute Engine to reduce ranging latency. It incorporates additional memory to support application-specific code, connectivity stacks and over-the-air firmware updates. In addition, the radio subsystem can run the full Thread or Zigbee stack alongside the Bluetooth Low Energy stack. This delivers reliable wireless performance, as the real-time activities of the radio run on a separate core from the application. Building on NXP's strong history of providing industrial edge solutions, the MCX W series offers a wide operating temperature range from -40 °C to 125 °C and peripherals for industrial applications, including an optional CAN interface and will be part of NXP's 15-year Product Longevity program to support long-term industrial use. The MCX W series is supported by the MCUXpresso Developer Experience to optimize, ease and help accelerate embedded system development.   Security Certifications  PSA Certified Level 2 SESIP Level 2 Security Target  SESIP Level 2 KW47/MCXW72 SESIP certificate and ST are on TrustCB website Regulatory Certifications European Union Declaration of Conformity - FRDM MCXW72 MIC Radio Certificate - FRDM-MCXW72 European Union Declaration of Conformity - MCXW72-LOC MIC Radio Certificate - MCXW72-LOC Bluetooth Qualifications Qualified Products | Bluetooth® Technology Website Q360996: KW47 / MCX W72 Bluetooth LE 6.0 (Channel Sounding) Controller Q332147: KW47 / MCX W72 Bluetooth LE 6.0 (Channel Sounding) Host Documents MCX W72 Product Family Data Sheet MCX W72 Reference Manual Errata Sheet for MCX W72 MCXW72 Hardware Design Guide   Getting Started with Matter on MCX W72 platforms Getting Started with OpenThread on NXP MCX W72    FRDM-MCXW72 User Manual Getting Started with the FRDM-MCXW72   MCX W72-LOC User Manual Bluetooth Interested in Bluetooth technology? Bluetooth® Low Energy Primer – Essential reading for understanding BLE fundamentals. Bluetooth® Specifications – Full list of standards, protocols, and technical documents. Awards and Recognition - Every year, the Bluetooth Special Interest Group (SIG) celebrates the hard work and commitment of working groups, committee members, and contributors who have been recognized by their peers as making a difference in advancing Bluetooth technology.  2024: Channel Sounding 2025: Channel sounding amplitude-based attack resilience, LE test mode enhancements and Ranging profile and service.  Bluetooth Feature Overview Bluetooth_5.0_Feature_Overview  Bluetooth_5.1_Feature_Overview  Bluetooth_5.2_Feature_Overview Bluetooth_5.3_Feature_Overview Bluetooth_5.4_Feature_Overview Bluetooth_6_Feature_Overview Bluetooth_6.1_Feature_Overview Bluetooth_6.2_Feature_Overview Bluetooth_6.3_Feature_Overview Application Notes Software, Hardware and Peripherals: AN14850 Boosting application performance with MCX W72: This application note describes the usage of the dual-core architecture in the MCX W72 microcontroller to improve performance in generic embedded applications. AN14937 32kHz Crystal-less mode on MCX W72: This application note provides information on the 32 kHz Crystal-less mode on the MCX W72 device. This mode allows you to reduce the cost of the system, without compromising the 32 kHz clock accuracy. The Free‑Running Oscillator (FRO32K) is used as the 32 kHz clock source and is calibrated against the 32 MHz RF oscillator through the Signal Frequency Analyzer (SFA) module of MCX W72 AN14745 Features, Usage, and Capabilities of Smart Power Switch on the MCX W72: This application note describes the use of the smart power switch in the MCX W72microcontroller. The MCX W72 integrates a programmable solid-state switch that turns connected components on or off, including MCX W72 power domains. AN14747 Loadpull test Report for MCX W72: This document explains the purpose of measuring the supply current, the transmit power, and the harmonics level. These measurements are monitored while the complex output load seen by the device under test (DUT) is tuned in amplitude and phase. Power Management:  AN14739 MCX W72 Bluetooth Low Energy Power Consumption Analysis: This document provides the power consumption analysis of the MCX W72 (IIOT) wireless MCU using the MCXW72-EVK board AN14745 Features Usage and Capabilities of Smart Power Switch on MCX W72 Microcontroller:  This application note describes the use of the smart power switch in the MCX W72 microcontroller. The MCX W72 integrates a programmable solid-state switch that turns connected components on or off, including MCX W72 power domains. AN14841 802.15.4 Matter and Zigbee Power Consumption Analysis for MCX W72: This document provides the power consumption analysis of the Kinetis MCX W72 (IIoT) wireless MCUs. AN14742 Power Management Hardware for the MCX W72: This application note describes the usage of the different modules dedicated to power management in the MCX W72microcontroller AN14664 Coincell Hardware Recommendations for Kinetis BLE Applications: his document describes some hardware and software solutions to minimize the peaks of current at the coin cell level AN14889: FRDM-MCXW72 Radio Frequency System Evaluation Report for Bluetooth Low Energy and for IEEE 802.15.4 This document provides the radio frequency (RF) evaluation test results of the FRDM-MCXW72 board for Bluetooth Low Energy (2FSK modulation) and IEEE 802.15.4 (OQPSK modulation) applications.  RF: AN14865 Channel Sounding Fundamentals for the KW47 and MCX W72: This document provides an overview of the fundamentals for CS technology and how it can be used for custom solutions and applications. AN14779 Printed Channel Sounding Antennas for the KW47 and MCX W72: his application note is focused on printed antennas implemented on printed-circuit boards (PCB), designed by NXP for the KW47 and MCX W72 controllers AN14832 Fundamental Steps to Design a Channel Sounding Board - Creating a Simple PCB without Diversity: In this document, an example of a minimalistic CS subsystem is presented. Attention is paid to the Radio-Frequency (RF) path, since RF circuitry strongly influences the properties of the whole CS application. AN14747 Loadpull Test Report for MCX W72: This document explains the purpose of measuring the supply current, the transmit power, and the harmonics level. These measurements are monitored while the complex output load seen by the device under test (DUT) is tuned in amplitude and phase. AN14868 RF Modeling of Channel Sounding in ANSYS: focuses on techniques for simulating and analyzing channel sounding in wireless communication systems using ANSYS tools AN14855 Channel Sounding Tests in Different Environments: This application note is about Bluetooth Channel Sounding (CS), a technique for measuring the distance between two devices in the Bluetooth frequency band. It explains key factors affecting accuracy AN14869 Fundamental Steps to Design a Complex Channel Sounding Board:  It focuses on creating hardware that supports advanced CS features, including antenna diversity and optimized RF paths, to improve accuracy and mitigate issues like multipath propagation. AN2731 Compact Planar Antennas for 2.4GHz Communication: This document is not an exhaustive inquiry into antenna design. It is instead focused on helping the customers understand enough board layout and antenna basics to select a correct antenna type for their application, as well as avoiding typical layout mistakes that cause performance issues that lead to delays Security: AN14648 MCX W72 In-System Programming Utility: The document provides steps to boot the MCX W72 MCU in ISP mode and establish various serial connections to communicate with the MCU AN14613 MCX W72 Secure Boot using SEC tool: The MCX W72 is a low-power, highly secure, single-chip wireless MCU, the contents of flash memory can be saved as encrypted data, which can be decrypted instantly. It helps in protecting the sensitive data and algorithms. AN14646 Debug Authentication on MCX W72: This application note describes the steps for debug authentication using the MCUXpresso Secure Provisioning Tool (SEC). AN14728 MCX W72 Flash Encryption using NPX: There is an increasing requirement to protect the application code and data stored in flash memories in an encrypted form due to security reasons. The NVM PRINCE XEX (NPX) is a module inside the Flash Memory Controller (FMC) that allows customers to protect the contents of flash regions (up to four regions). It performs on-the-fly, low-latency encryption and decryption of flash contents, and it is transparent to the developer and to the Cortex-M33 platform. No special handle is needed from the perspective of the developer. AN14644 MCX W72 Managing Lifecycles: This document describes the following: Lifecycle stages that are available to the user, how to access the lifecycles, limitations of the lifecycles, how to transition to the next lifecycle AN14670 EdgeLock 2GO Provisioning via SPSDK for MCUs: EdgeLock 2GO is a fully managed cloud platform operated by NXP that provides secure provisioning services for easy deployment and maintenance of IoT devices that integrate NXP MCU, MPU, and EdgeLock SE05x secure elements. AN14624 EdgeLock 2GO PRovisioning via Secure Provisioning Tool (SEC) for MCUs: EdgeLock 2GO is a fully managed cloud platform operated by NXP that provides secure provisioning services for easy deployment and maintenance of IoT devices that integrate NXP MCU, MPU, and EdgeLock SE05x secure elements. AN14544 EdgeLock 2Go Services for MPU and MCU: EdgeLock 2GO is the service platform of NXP for provisioning and managing IoT devices. It lets you securely install keys and certificates into your devices, either during manufacturing or in the field, and then keep credentials up to date during the device life cycle. EdgeLock 2GO uses the security capability of each device, for optimal levels of security across your entire IoT fleet. Bluetooth Training Bluetooth Low Energy 6.0 NXP Training MCX W Series Training - NXP Community   RF Switch Comparison Absorptive/Reflective Standards Comparison ETSI / FCC / ARIB requirements BLE Channel Sounding  - Overview BLE Channel Sounding - RF Hardware BLE Channel Sounding - ANSYS Modeling Tools  BLE Channel Sounding - Antenna Prototypes Validation Measurements Equipment Wireless Equipment: This article provides the links to the Equipment that helps to the project development  Useful Links Debug probe firmware installation for the KW47-EVK and FRDM-MCXW72 This post will cover how to install the CMSIS-DAP/SEGGER J-link firmware for the KW47-EVK and FRDM-MCXW72 using NXP’s MCU-LINK installer. How to generate a Standalone IAR toolchain project from MCUXSDK application example - KWX/MCWX  Updating NBU for Wireless Examples on KW47/MCXW72This post will cover how to update the NBU firmware How to import and run demo examples with MCUXpresso for Visual Studio Code: This article gives information on how to import and run demo examples from the new SDK with ARM GCC toolchain, in MCUXpresso for Visual Studio Code. [MCUXSDK] How to use GitHub SDK for KW4x, MCXW7x, MCXW2x - NXP Community this community post provides step by step how to use GitHub SDK [MCUXSDK] GitHub SDK - Documentation for Bluetooth LE platforms - NXP Community this community post provides the documentation for BLE platforms.  The best way to build a PCB first time right with KW47 (Automotive) or MCXW72 (IoT/Industrial): In this community provides the important link to build a PCB using a KW45 or K32W148 and MCXW71 and all concerning the radio performances, low power and radio certification (CE/FCC/ICC) Workaround implementation for DCDC failure during drive strength change a DCDC failure can occur infrequently during a drive strength change to low, and the DCDC output voltage becomes greater than or equal to the current output voltage. How to use the HCI_bb on Kinetis family products and get access to the DTM mode:  This article is presenting two parts: How to flash the HCI_bb binary into the Kinetis product. Perform RF measurement using the R&S CMW270 BLE HCI Application to set transmitter/receiver test commands: This article provides the steps to show how user could send serial commands to the device. Bluetooth LE HCI Black Box Quick Start Guide : This article describes a simple process for enabling the user controls the radio through serial commands. Using HCI_VENDOR_CONFIG_TX_POWER on KW47 and MCXW72 Bluetooth LE Devices Kinetis (../45/47/43;MCX W71/72/70) & MCX W23 Power Profile Tools (including Localization):  This page is dedicated to the Kinetis (KW35/KW38/KW45/KW47/KW43) and MCX W7x (MCX W71/W72/W70) Power Profile Tools. It will help you to estimate the power consumption in your application (Automotive or IIoT) and evaluate the battery lifetime of your solution. One Wireless Connectivity Power Profile Tool KW47/MCXW72 32MHz & 32kHz Oscillation margins: this article provides the properly configuration for the Oscillation margins for the circuit. Errata ERR053377: Use Cases for Different Message Buffer ConfigurationsThis article discusses the different use cases and configuration of the errata "ERR053377: FlexCAN: Message Buffer (MB) and Enhanced RX FIFO Filter Element (ERFFEL) Memory Corruption" CAN-FD maximum baud rate on KW47 and MCXW72  This article describes the clock accuracy requirements and FlexCAN configuration needed to achieve the maximum supported CAN FD data rate of 6 Mbps on KW47 and MCXW72 devices. It explains how to use the FRO192 clock in closed-loop trim mode with a 32 MHz crystal reference and provides example code for clock and CAN FD configuration. Videos NXP Channel Sounding technology interfacing with Google Pixel 10 This is a demo showing the MCX W72 LOC board interacting with Google Pixel 10 phone using channel sounding Exploring Bluetooth Channel Sounding on FRDM-MCXW72 - Part 1: In this video, you will see step‑by‑step how Bluetooth® Channel Sounding works using NXP’s Rate2 distance‑estimation solution. Performing the demonstration includes a computer with VS Code, the MCUXpresso extension and toolchains installed, a FRDM‑MCXW72 development board and a smartphone running the BLE Hero application. Exploring Bluetooth Channel Sounding on FRM-MCXW72 - Part 2:  Concluding the demonstration of Bluetooth® Channel Sounding, part two of this presentation continues with a brief review of the testing setup and walks you through running board‑to‑board measurements
View full article
适用于 Yocto 1.6 的 ads7846-driver.patch <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 与 yocto 1.6(Daisy,Linux 3.10.17)一起分发的 ads7846 驱动程序不支持设备树配置挂钩。 附件是 ads7846 触摸屏驱动程序的补丁,用于支持设备树。驱动程序中还添加了钩子以忽略电压调节器配置的要求。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 与 yocto 1.6(Daisy,Linux 3.10.17)一起分发的 ads7846 驱动程序不支持设备树配置挂钩。 附件是 ads7846 触摸屏驱动程序的补丁,用于支持设备树。驱动程序中还添加了钩子以忽略电压调节器配置的要求。
View full article
2015 年飞思卡尔杯 EMEA 球队名单 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 截至 2014 年 11 月 17 日,已有 159 支球队注册参加 2015 年飞思卡尔杯欧洲、中东和非洲赛区比赛 (见附件) 团队名称以 INNOV 开头的团队为创新挑战团队 未举办飞思卡尔杯资格赛的国家的队伍可以自由选择参加比赛的地点。请联系Flavio Stiffan以确保您的选择被记录在案。
View full article
フリースケール・カップ2015 EMEAチーム一覧 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 2014年11月17日現在、159チームがThe Freescale Cup 2015 EMEA に登録しています( 添付資料を参照) INNOVで始まるチーム名は、イノベーションチャレンジチームです フリースケール・カップ予選イベントが開催されていない国のチームは、選択した場所に自由に参加できます。Flavio Stiffanに連絡して、選択が記録されることを確認してください。
View full article
Example S32K14x SRAM ECC Injection ******************************************************************************** Detailed Description: This example shows SRAM ECC injection. By default, a double-bit ECC error is injected on read access of a location in SRAM_U region. This can be changed with the SRAM_U and DOUBLE_BIT macros. The errors can be detected by both the ERM and MCM modules and the corresponding interrupts can be called. Although only ERM is needed, for demonstration purposes, the MCM interrupt is enabled as well with a lower priority than the ERM interrupts. The ERM interrupts that are called first disable the injection mechanism so that subsequent errors can not be detected during a stack read access. The default S32 Design Studio start_up file copies the vector table to the SRAM_L region. To be able to inject ECC errors in this SRAM region and call the interrupts, the copying is disabled by __flash_vector_table__ symbol  declared in the start_up.h file and defined in the S32K144_64_flash linker file. -------------------------------------------------------------------------------------------- Test HW: S32K144EVB-Q100 MCU: S32K144 0N57U Debugger: S32DSR1 Target: internal_FLASH ********************************************************************************
View full article
机器视觉课程#2:CNN概述 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 单层感知器 在介绍硬件具体细节之前,本课程将介绍一些有关 CNN 如何工作以及其用途的信息。CNN 广泛应用于图像和视频识别应用,因此它们无疑引起了汽车界的兴趣。CNN 与神经网络类似,由具有可学习权重和偏差的神经元组成。每个神经元接收几个输入,对它们进行加权和,将其传递给激活函数并以输出做出响应。 神经网络的基本结构是感知器。感知器如下图所示: 感知器由权重(包括称为偏差的特殊权重)、求和处理器和激活函数组成 还有一个额外的输入节点,称为偏差,它有点像 所有输入都单独加权,相加并传递到激活函数。 每个激活函数(或非线性函数)都采用单个数字并对其执行某种固定的数学运算。实际中会遇到几种激活函数: Sigmoid:接受实值输入并将其压缩到 0 到 1 之间的范围内 σ(x)= 1 /(1 + exp(−x)) tanh:接受实值输入并将其压缩到 [-1, 1] 范围内 tanh(x) = 2σ(2x) − 1 ReLU:ReLU 代表整流线性单元。它采用实值输入并将其阈值设为零(用零替换负值) f(x)= 最大值(0,x) Bias 的主要功能是为每个节点提供一个可训练的常数值(除了节点接收的正常输入之外)。 多层感知器 多层感知器 (MLP) 包含一个或多个隐藏层(除了一个输入层和一个输出层)。单层感知器只能学习线性函数,而多层感知器还可以学习非线性函数。     所有连接都有与之相关的权重,每一层都有自己的偏差。多层感知器学习的过程称为反向传播算法。最初,所有边权重都是随机分配的。对于训练数据集中的每个输入,神经网络都会被激活并观察其输出。将此输出与我们已经知道的期望输出进行比较,并将错误“传播”回上一层。我们会注意到这个错误,并相应地“调整”权重。重复此过程,直到输出误差低于预定阈值。“调整”权重的过程利用梯度下降算法来最小化误差函数,我们不会对此进行详细介绍。 卷积神经网络 热修复
View full article
S32K344 - Six-step commutation control S32K344 - Six-step commutation control These examples demonstrate a a 3-phase Brushless DC (BLDC) motor control drive using a Six-step commutation control with Hall position sensor and without any position sensor (sensorless). This design serves as an example of motor control design using NXP S32K3 automotive family. Examples were designed on S32K344 Brushless Direct Current and Permanent Magnet Synchronous Motor Control Development Kit.  C-project based examples are part of MCSPTE1AK344 Development Kit Application Software. An innovative drivers set, Real-Time Drivers (RTD),are used to configure and control the MCU. It complies with Automotive-SPICE, ISO 26262, ISO 9001 and IATF 16949. Production-ready Automotive Math and Motor Control Library set provides essential building blocks for algorithm. FreeMASTER is used as useful run-time debugging tool. Application software contains:  MCSPTE1AK344_BLDC_6Step_hall_ll-. Hall sensor-based example. Detailed description of the example can be found in attachment to this article MCSPTE1AK344 - 6-step hall.pdf. MCSPTE1AK344_BLDC_6Step_sensorless_ll – Sensorless based example. Detailed description of the example can be found in attachment to this article MCSPTE1AK344_- 6-step sensorless.pdf. MATLAB Simulink based project (Motor Control BLDC Example - s32k344_mc_bldc_ebt) is build using Model-Based Design Toolbox (MBDT) and can be downloaded from NXP Model-Based Design Toolbox for S32K3xx - version 1.4.0 or newer releases.
View full article
FAQ 全ボード GPIOテスト <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> カーネル空間内でGPIOを制御するための独自のドライバを開発することも可能ですが、ユーザー空間からGPIOにアクセスするためのより簡単な方法があります。タイミング要件が問題にならない場合は、GPIO-SYSFSを使用できます。 SYSFSは、カーネル内部フレームワークの一部の機能をユーザー空間にエクスポートする仮想ファイル・システムであり、GPIOはSYSFSを通じて機能をエクスポートできるフレームワークの1つです。 GPIO-SYSFS機能は2.6.27以降のすべてのメインライン・カーネルで使用可能です。 SYSFS経由でGPIOをエクスポートするためのカーネルの構成 SYSFSでGPIOを有効にするには、次のカーネル・オプションを選択してください: デバイスドライバー --->       --- GPIOサポート             [*] /sys/class/gpio/...(sysfsインターフェース) i.MX233またはi.MX28を使用している場合、カーネルを再コンパイルした後、ltibでも自動的に実行されないため、ブート・ストリームを再度生成することを忘れないでください。 使用するピンが本当に GPIO ピンとしてアクセス可能であり、カーネルによって要求されていない(gpio_request)ことを確認してください。ピンが gpio_request された場合、SYSFS 経由でアクセスできるようにするには、カーネル内で同じピンを gpio_export する必要があります。ピンがデフォルトで GPIO として設定されていない場合、 /arch/arm/mach-XXX 内の適切なファイルで IO MUX を設定する必要があります。 ユーザー空間でのGPIOへのアクセス GPIO-SYSFS 機能を有効にした後、新しいカーネルでデバイスを起動してテストを行うことができます。 まず、テストするGPIOをユーザー空間にエクスポートする必要があります: echo XX > /sys/class/gpio/export XXは、次のアルゴリズムによって特定されます: GPIOA_[B]はエクスポートしたいGPIOです。ここで、「A」はGPIOバンク、「B」はバンク内のピンのオフセットです。 最初の利用可能なGPIOバンクが0の場合//(たとえばiMX.28)    XX = A×32 + B; それ以外の場合//最初のGPIOバンクは1    XX =(A-1)×32 + B; GPIOピンをエクスポートした後、次の場所にエクスポートされたGPIOインターフェースを確認できるようになります: /sys/class/gpio/gpioXX このインターフェースを通じて、次のようなことができるようになります: #ピンの値を読みます cat /sys/class/gpio/gpioXX/value #ピンの向きを変える > /sys/class/gpio/gpioXX/directionにエコーイン エコーアウト> /sys/class/gpio/gpioXX/direction # GPIO出力レベルの切り替え echo 0 > /sys/class/gpio/gpioXX/value echo 1 > /sys/class/gpio/gpioXX/value GPIO仮想ファイル・システムでは、一度に1つのGPIOピンしか処理できないことに注意することが重要です(コマンドごと)。 Re:FAQすべてのボードGPIOテスト <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> これは愚かな質問かもしれませんが、どのピンがgpioXXに物理的にリンクされているかを知るにはどうすればよいでしょうか?
View full article
LPC5504:通过FLEXCOM2/5接口进行SPI通信 你好, 我们想通过FLEXCOMM5使用 SPI ,但我们发现数据手册、参考手册、配置器和社区帖子之间存在相互矛盾的信息。 从文档来看,SPI 似乎在某些地方受支持: 数据手册列出了FLEXCOMM5引脚上的SPI功能: 数据手册中还提到了SPI 下的FLEXCOMM0–FLEXCOMM7 : 参考手册指出,所有FLEXCOMM接口均支持SPI: 然而,其他消息来源表明,FLEXCOMM5 可能不支持 SPI: 配置器不允许将 SPI 外设分配给FLEXCOMM5 : 参考手册中的相关表格并未明确列出FLEXCOMM5对SPI的支持情况: 我还找到了这篇 NXP 社区帖子,其中提到由于缺少 SSEL 引脚,FLEXCOMM5 不支持 SPI: LPC55S06 中 FlexComm5 对 SPI 的支持 - NXP 社区 请问SPI是否真的可以在FLEXCOMM5上使用? 具体来说,如果我们使用 GPIO 而不是硬件 SSEL 引脚手动控制从机选择信号,是否可以将 FLEXCOMM5 用作硬件级别的 SPI 接口? 如果从硬件角度来看可行,需要对 SDK 进行哪些更改才能实现这一点?另外,未来版本中是否有计划通过 SDK 正式支持 FLEXCOMM5 上的 SPI? 谢谢! LPC55xx 外设 Re: LPC5504: SPI via FLEXCOMM2/5 嗨@mme255 , 感谢您的帖子! LPC550x 系列的 FlexComm 2 和 FlexComm 5 实例不支持 SPI。这些 FlexComm 仍然可以与其他通信接口一起使用,不会出现任何问题。 由此造成的不便,我们深表歉意。 Re: LPC5504: SPI via FLEXCOMM2/5 嗨,卡洛斯, 感谢您的澄清和快速回复。 顺祝商祺!
View full article
在 MIMXRT685-EVK 上配置 8CH-DMIC 板、闪存和测试 您好, 我正在尝试使用 8-DMIC 阵列板在 EVK-MIMXRT685 上运行 dmic_multi_channel CM33 演示。 根据演示文档,在 J31 上启用 8-DMIC 板需要移动多个电阻器(例如R379、R380、R384、R389、R390、R391、R392 至 2-3)。执行此操作后,FlexSPI 八进制闪存 (U19) 变得无法访问: -LinkServer 闪存失败 -ROM ISP (blhost) 已连接,但是 FLEX-SPI-或非显示扇区大小 = 0 /页面大小 = 0-无法擦除/写入闪存 我的问题是: 该演示能否在不使用八进制闪存(仅使用内存的工作流程)的情况下运行? 更换电阻器后是否有官方的闪存/启动程序? 是否所有电阻器都需要更改,还是某些电阻器可以保持默认状态以保证 FlexSPI 闪存工作? 现在看来所需的DMIC硬件设置会阻止正常的闪存编程/启动。如何测试和运行演示程序? 感谢您的指导。 MIMXRT685-EVK 8通道-麦克风 i.MX RT600 Re: 8CH-DMIC board configuration, flashing and testing on MIMXRT685-EVK 你好@mlkezarev、 非常感谢您关注我们的产品并使用我们的社区。 问题 1:该演示能否在不使用八进制闪存(仅使用内存的工作流程)的情况下运行? A1: 是的。该演示设计为仅通过 SRAM 运行,不需要八进制闪存。 问题2:更换电阻器后是否有官方的闪烁/启动程序? A2: 电阻器更改后,外部闪存将被物理断开。 因此,此硬件配置不支持闪存刷新或从闪存启动。 问题 3:是否所有电阻器都需要更改,还是某些电阻器可以保持默认状态,以保证 FlexSPI 闪存工作? A3: 如果要启用 8 个 DMIC,则需要更改所有指定的电阻。 我已经发布了引脚配置屏幕截图供您参考。 问题 4:现在看来所需的DMIC硬件设置会阻止正常的闪存编程/启动。如何测试和运行演示程序? A4:您可以在 SRAM 上运行,就像 SDK 演示一样"evkimxrt685_dmic_multi_channel_cm33" 顺祝商祺! MayLiu
View full article
[RTD600 IP] S32K3X4EVB-T172 GPIO 唤醒 本示例项目将向用户展示如何使用和配置 WKPU + SIUL2 (GPIO) 的基本功能。 ------------------------------------------------------------------------------ * 测试硬件:S32K3X4EVB-T172 (SCH-53148 REV B2) * MCU:S32K344 * IDE:S32DS v3.5& S32DS v3.6.x * SDK 发布版本:RTD 6.0.0 * 调试器:PE Micro * 目标: internal_FLASH ------------------------------------------------------------------------------ 该示例例程将 WKPU 配置为 GPIO 中断唤醒。这是最简单的 WKPU 例子。引脚 PTB19(WKPU42)配置为唤醒。 例程等待按下SW5,然后关闭绿色 LED,并进入 Wkpu_EnterStandby() 函数: 将核心时钟切换到 FIRC。 初始化 WKPU 实例。 配置 WKPU42 (PTB19)。 进入待机(或快速待机)状态。 按下 SW6 后,MCU 将唤醒、RESET 并轮询以再次按下 S W5。 本示例按原样提供,不提供任何保证和支持。
View full article
IMX8M PLUS LPDDR4 2G互換性 ISSI IS43LQ32512A-046BLI 2GB RAM を実装してみます。キャリブレーション後、2000MHz に設定されたmemcpy SSN armv8_x32 テスト中に RAM が失敗します。 RAM を 1500MHz に設定すると、すべてのテストに合格します。 この LPDDR4 RAM を実装した人はいますか?IMX8M PLUSと全般的に互換性がありますか? i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus i.MX 8M | i.MX 8M ミニ | i.MX 8M ナノ Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@TMpieye DDR 構成ツールを使用してキャリブレーションを実行していますか?はい、そうであれば。設定ページと失敗ログファイルを共有してください。 BR Re: IMX8M PLUS LPDDR4 2G compatibility IS43LQ32512A-046BLI (ISSI 2GB LPDDR4X SDRAM) は、LPDDR4/LPDDR4X メモリの JEDEC 標準に準拠している限り、 NXP i.MX 8M Plus プロセッサと一般的に互換性があります。ただし、memcpy SSN armv8_x32 テストが 2000 MHz で失敗する (ただし 1500 MHz では成功する) という問題は珍しくなく、根本的な非互換性の問題ではなく、構成、ボード設計、またはキャリブレーションの課題から生じている可能性があります。 互換性確認 i.MX 8M Plus は、最大 4266 MT/s (2133MHz クロック) の LPDDR4/LPDDR4X メモリをサポートし、IS43LQ32512A-046BLI は NXP の仕様に準拠した最大 2133MHz (4266 MT/s データ レート) で動作します。 NXP のコミュニティ フォーラムでは、同様の ISSI LPDDR4X 部品 (例: ご使用のモデルのオートモーティブ バリアントである IS46LQ32512A-046BLA2) が、JEDEC 仕様に準拠している限り、i.MX 8M Plus と互換性があることが確認されています。ユーザーは、適切に構成されていれば問題なく実装できました。 2000MHzでのテスト失敗の潜在的な理由 NXP および組み込みフォーラムでの同様のレポートに基づきます。 タイミング/構成の不一致: i.MX 8M Plus DDR コントローラでは、RAM の SPD/データシートからの正確なタイミング パラメータ (CAS レイテンシ、tRCD、tRP など) が必要です。2000MHz では、キャリブレーションによって ISSI 部品の仕様が完全に最適化されない可能性があります (たとえば、高速では CL=32、RL=14)。1500MHz に下げるとストレスが軽減されて合格しますが、これは最適ではないチューニングを示します。 ボードデザインの問題: トレース長の不一致、インピーダンス エラー、不十分な電力デカップリングなどの信号整合性の問題により、高速動作時に障害が発生する可能性があります。オシロスコープを使用して、DQ/DQS ライン上の反射やノイズを確認します。 キャリブレーションの制限: i.MX 8M Plus は、キャリブレーションに NXP の DDR ツールを使用します。スクリプトまたは設定が Micron/Samsung 参照 (EVK で一般的) に基づいている場合、ISSI の特性と一致しない可能性があります。ISSI 固有のパラメータを使用してキャリブレーションを再実行します。 電力/温度: 2000MHz では、電流消費量が多くなると電圧低下や過熱が発生し、memcpy テスト (連続読み取り/書き込みに負荷をかける) に失敗する可能性があります。 この RAM を実装した人はいますか? はい、文書化された実装があります。 NXPコミュニティ スレッドでは、ユーザーが同様の ISSI LPDDR4X (IS46LQ シリーズなど) をインダストリアル アプリケーション用のカスタム i.MX 8M Plus ボードに統合し、微調整後に最大 2133MHz までの安定した動作を実現しています。 組み込み Linux/BSP 開発者は、Yocto ベースのビルドで ISSI パーツを使用した成功を報告していますが、512M x 32 構成 (16Gbit 密度) を処理するためにカスタム DDR init スクリプトを使用することが多いようです。 問題を解決するための推奨事項 データシートの配置を確認する: ISSI データシート (IS43/46LQ32512A シリーズ) をダウンロードし、タイミング パラメータを NXP の i.MX 8M Plus RM (リファレンス マニュアル、セクション 13.5 DDR コントローラ) と比較します。 RAM の主な仕様: 最大クロック 2133MHz、LVSTL インターフェース、1G x 16 構成 (デュアル チャネル合計 x32)。 キャリブレーションの再実行: ISSI 固有のストレス テストでは、NXP のDDR テスト ツールまたはSCFW DDR 構成ツールを使用します。 1600MHz から開始し、アイ ダイアグラムを監視しながら徐々に 2000MHz まで上げます。 U-Boot/Linux を使用している場合は、正しいタイミングでデバイス ツリー (.dtb) を更新します (例: mx8mp-ddrc-devfreq.dtsi)。 取締役会レベルのチェック: VDDQ = 1.1Vであることを確認する。VDD2 = 0.6V、クリーンなデカップリング(コンデンサをピンの近くに配置) 信号整合性シミュレータ (HyperLynx など) を使用してトレースを確認します。 熱スロットリングを排除するために、より低い温度またはより優れた冷却でテストします。 それでも失敗する場合は: コミュニティまたはチケット システムを通じて NXP サポートに連絡し、キャリブレーション ログとボードの回路図を提供してください。 比較のために、Micron MT53E512M32D2NP (NXP EVK デフォルト) などの検証済み RAM に切り替えることを検討してください。 全体的に RAMは互換性がありますが、2000MHz の障害はセットアップの問題である可能性があります。さらに詳しい情報(キャリブレーション ログやボードの回路図スニペットなど)を共有していただければ、さらにトラブルシューティングをお手伝いできます。 メッセージング アプリ経由で +8526583 (7594) に連絡し、彼から EOL ドキュメントを入手してから推奨事項を作成することをお勧めします。彼はあなたを助けることができます Re: IMX8M PLUS LPDDR4 2G compatibility ご対応ありがとうございます。 添付ファイルで設定.xlsを送信しますそしてテストログ。 Re: IMX8M PLUS LPDDR4 2G compatibility 使用済みのボードでは、3GB (MT53E768M32D2ZW-046 WTC) と 4GB (MT53E1G32D2FW-046 AAT:B) を正常に動作させています。 2000MHz の Micron LPDDR4。 Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@pengyong_zhangさん 構成ツール V 13.1 でも同じ結果になります。IS43LQ32512A-046BLIの設定が間違っているのでしょうか?正しい設定ファイル(*.dsファイル)をご提供いただけますか?当社のハードウェア設計は、LPDDR4 インターフェースに関する評価ボードの 1:1 コピーです。 敬具 トビアス Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@TMpieye 以下のリンクを使用して DDR 構成ツールをダウンロードし、2GB DRAM を構成して DDR テストを実行してください。 https://www.nxp.com/design/design-center/development-boards-and-designs/i-mx-evaluation-and-development-boards/config-tools-for-i-mx-applications-processors:CONFIG-TOOLS-IMX BR Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@TMpieye 以下の設定を使用して DDR テストを実行してください。 BR Re: IMX8M PLUS LPDDR4 2G compatibility 設定例をありがとうございます。すでにこの RAM で試しましたが、まだエラーが発生します。 Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@TMpieye 不思議ですね。DDR Config Tool v25.12 の失敗ログを共有してください BR Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@TMpieye DDR Config Tool を使用してストレス テストを実行しましたか?ログ ファイルから見ると、これは Config Tool の出力ではないようです。また、最新のツール バージョン v25.12 を使用してください。 BR Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@pengyong_zhang ストレステストには、Mscale DDR Tool 3.31 を使用します。他の設定ツールでやってみます Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@pengyong_zhangさん ストレステストのログはこちらです。4GB ISSI IS43LQ32K01S2A-046BLI でも同じ問題が発生します。 Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@pengyong_zhangさん 構成ツールでテストを実行すると、合格しました。SO、これは MSCALER ツールのツール問題のようです。多大なるサポートをいただき誠にありがとうございます!
View full article
NETC IEEE 1588タイマーソフトウェアはRMの要件を満たしていません S32ZE NETCリファレンスマニュアルの「文書識別子:S32E27NETCRMリファレンスマニュアルRev. 4、2024-12-12」、3.2.5.3.1ドリフトおよびエラー調整付き通常モードでは、「通常動作中、TMR_ADD更新を除く1588タイマー構成(たとえばTMROFF_H/L)を変更するには、タイムゲートスケジューリング、時間指定出発スケジューリング、ストリームゲーティング、レートポリシングなどのTSN関連機能を無効にする必要があります。」と記載されています。しかし、gPTP ソフトウェアも NETC ドライバもこの仕様を満たしていません。 GPTP_STACK RTD Re: NETC IEEE 1588 timer software does not meet the requirement of RM NXP の gPTP ソフトウェア モジュールがありますが、正しいでしょうか? 現在の時刻を更新するために関数「EthSwt_43_NETC_CorrectPtpClk」を呼び出します。 「タイマーの修正に関する機能を提供する」ということについては話していません。 私の質問は、gPTP が EthSwt_43_NETC_CorrectPtpClk() 関数を呼び出して現在の時刻を更新している間に、802.1Qbv 機能に影響を与えないようにするにはどうすればよいかということです。 Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん ETH ドライバー RTD2.0.1 は、次のようなタイムスタンプ用のいくつかの API 関数を含む ASR 21-11 に準拠しています。 このため、おっしゃる通りタイマーの修正に関する機能は提供されていないのではないかと思います。タイマー修正に関する機能は ASR23-11 でサポートされるようですが、ASR21-11 でそれらを使用する必要がある場合は、gPTP は要件を変更して要求を行う必要があります。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM ご清聴ありがとうございました。「ドライバーはこれまで、TMR レジスタから現在のタイマーを取得することだけをサポートしており、それらを構成することはサポートしていません」と述べられていますが、理解できません。OFFSET レジスタを変更する gPTP ソフトウェアはどうでしょうか?gPTP ソフトウェアでは OFFSET レジスタを必ず変更する必要があると思います。私の質問は、gPTP ソフトウェアが OFFSET レジスタを変更しようとしている間に、802.1Qbv 機能などの TSN 機能をスムーズに動作させるために、RM をどのようにフォローアップするかということです。 Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん NETC ドライバに関するこのトピックに回答します。 - ZE の最新リリースは RM rev 3 に続く RTD 2.0.1 であり、私の知る限り、次のリリース RTD 2.0.2 も RM Rev 3 に続きます。ただし、RM バージョンに関する更新がある場合、SW チームには新旧の RM 間の変更を確認するためのチケットがあります。彼らはその変化を感知CANと思います。 - 私の知る限り、タイムスタンプはこれまでドライバーでサポートされていたもので、デフォルトのカウント TMR_CTRL[TE] = 0 と、1588 タイマー TMR_CTRL[TE] = 1 で動作する RTD 2.0.1 に追加された EthEnableFreeRunningTimer 機能です。現在のタイマーは 1588 レジスタ TMR_FRT_L/H から取得されますが、TE をどこにも設定しなかったため、ここでバグが発生しているようです (詳細については、チケット: ARTDCC1-593)。とにかく、ドライバーはこれまで、TMR レジスタから現在のタイマーを取得することだけをサポートしており、それらを構成することはサポートしていませんでした。あなたが言った主張は、ユーザーが 1588 レジスタの設定を変更したい場合にのみ発生するようです。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん つまり、1588 レジスタ リストを変更する前に TSN 機能を停止したいということですか? 現在のドライバでは、TSN を停止する機能をサポートしていないことがわかりました。TSN の各機能を無効にしたい場合は、各テーブルのエントリを削除する必要があるようです。例えば: - レートポリシー: Netc_EthSwt_Ip_DeleteRatePolicerTableEntry(); - Netc_EthSwt_Ip_DeleteStreamGateControlListTableEntry(); - EthSwt_43_NETC_StopTas(); よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん ETH ドライバーについてもう何もわからない場合は、このトピックから RTD を削除して、gPTP の担当者が回答できるようにしてください。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは、 はい、まだ質問があります。イーサネット ドライバーの観点から 802.1Qbv を無効化/再有効化する方法の確認にご協力ください。また、このようなアクションが 802.1Qbv スケジュール サイクルの重大なトラフィック遅延を引き起こすかどうかを分析するのにご協力ください。 ありがとうございます ジェフ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは、 大変助かりました。ありがとうございます。 車載のお客様にとって非常に重要な点を 1 つ強調しておきます。TSN IEEE802.1Qbv 機能を使用している場合、当然ながら、802.1Qbv の時間同期要件に従って gPTP も有効にする必要があります。 gPTP が 1 つの 802.1 Qbv スロットにある重要なトラフィックに影響を与えるかどうかが懸念されています。私たち(NXP)はそれを明確にし、その方法を提供する必要があります。これは非常に厳密かつ明確な要件です。これは状況を理解するための良い例、あるいはユースケースです。 はい、確かに、お客様が有効にしている TSN 機能がいくつあるかはわかりません。しかし、すべてのユーザーが使用できるように、解決策が必要です。お客様はユースケースに基づいて適切な選択を行うことができます。 ありがとうございます ジェフ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは、 gPTP がタイマー オフセット レジスタを変更する前に TSN 機能を無効にしたいわけではありません。これは NETC RM の要件です。 お客様はNXPのRM仕様を満たすための公式ソリューションを求めています。TSN機能を無効にする方法、つまりこのような状況下でのIEEE802.1Qbv。お客様は、これはハードウェア要件とハードウェア関連のコーディングであるため、NXP によって提供されるはずだと想定しています。 ところで、あなたの提案はよく設計される必要があると思います。特に 802.1Qbv の場合、gPTP 同期アクションによってアプリケーション トラフィックが影響を受けないようにする方法。たとえば、一部のトラフィックが 1 つの Qbv スケジュール サイクル遅延する可能性はありますか? ありがとうございます ジェフ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん 私の観点からすると、TSN を停止する公式機能では、ETH ドライバからのこの要件を満たすことは困難です。ご覧のとおり、ポート ゲート タイム スケジュールを無効にするには、タイム ゲート有効ビットPTGSCR [TGE]をリセットするだけです。ただし、レート ポリシーなどの一部の TSN 機能では、この機能はこの表の要素に基づいて有効化/無効化されます。しかし、ETH からは、要素を削除または更新して無効にするためにこのテーブルにエントリが追加されたかどうかを知ることはできませんが、上位層ではこれをより適切に処理できます。このため、前回の回答では、各テーブルのエントリを削除する関数を呼び出すことを提案しました。 ユーザーがオプション機能(レートポリシング、ストリームゲート制御リストなど)を有効にしていない場合、関数EthSwt_43_NETC_StopTas()を使用して TSN を無効にすることができます。 とにかく、チケット ARTDCC1-607 を作成しました。何か見逃した場合に備えて、このチケットをフォローして SW チームからの分析を取得できます。RM Rev4 はまだ RTD リリースに適用されていません。このトピックに関して ETH について詳しいアイデアがない場合は、お知らせください。このCASEについては gPTP に任せ、引き続き gPTP 側からCAN回答させていただきます。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん 私の観点からすると、問題は有効になっている TSN 機能の数だけではありません。お客様が ASR コンテキストを使用する場合、これらの機能はマクロによってプリコンパイル時に有効/無効にされるだけでなく、各機能にも存在するためです。ご存知のとおり、レート ポリシング、ストリーム ゲートなどの各機能は、以下の表を通じて制御されます。 ユーザーが構成ツールで要素を構成しただけの場合、SW チームは、この機能を無効にするときに、エントリ ID を持つエントリをいくつ削除するかを制御できます。しかし、ユーザーが関数を呼び出して要素を追加した場合、SW はそれを知る方法がありません。しかし、ユーザーはアプリケーションからこれを制御できると思います。何か見逃したのかもしれませんが、TSN はタイマー値を参照するので、タイマー構成を変更する前に停止し、新しいタイマー値を取得するために再度開始するのが理にかなっていると理解しています。SW チームはそのチケットを分析する際に深い洞察力を発揮できると信じています。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは、 あなたはまだ私の質問を理解していないようですね。より詳しい説明をお願いします。お客様が Qbv 構成を持っており、それが以下のパラメータで実行状態にあると仮定します。 1. サイクルタイムは10msです 2. 10 ミリ秒の期間内に、それぞれ 5 ミリ秒のスロットが 2 つあります。つまり、ゲート リストには 2 つのエントリがあります。 3. 最初のタイムスロットが開いている間に、NETC が重要なフレームを送信していると仮定します。この時点で gPTP は現在の時刻の更新を開始します。RM 要件に従って、お客様は 802.1Qbv を無効化/再度有効化する必要があります。 4. 802.1Qbv が再度有効になった後、NETC ハードウェアが引き続きタイム スロット 1 を開いたり、ゲート リストの 2 番目のエントリに移動したり、新しい Qbc スケジュール サイクルを待機したりする可能性があります。ハードウェアが 2 番目のエントリに進むと、NETC キュー内の重要なフレームが次の 10 ミリ秒サイクルで送信されることを意味します。そして、大きな遅延が発生し、アプリケーションに影響を及ぼす可能性があります。 5. お客様はこのような状況を回避する方法を尋ねています。つまり、アプリケーションへの影響を軽減するために、Qbv をスムーズに無効化/再有効化する方法です。 物事が明らかになることを望みます。 ありがとうございます Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん 802.1 Qbv の機能は NETC とスイッチの両方をサポートしていることがわかりました。したがって、この機能は次の方法で設定できます。 - Eth_NETC: - ポートスイッチ: 機能は次のとおりです。 ETH_NETCの場合: - Eth_43_NETC_StartTas() - Eth_43_NETC_StopTas() ポートスイッチの場合: - EthSwt_43_NETC_StartTas() - EthSwt_43_NETC_StopTas() この質問「この種のアクションが 802.1Qbv スケジュール サイクルの 1 つで重大なトラフィック遅延を引き起こすかどうかを分析する」については、私の観点からすると、この機能を有効/無効にする関数 Netc/PortSwt_Ip_ConfigPortTimeGateScheduling() を見るとわかるように、この機能を無効にするには、1 ビットをリセットするだけで、この機能を有効にするには、ゲート タイムを有効にして、ゲート タイム テーブルを設定する必要があります。今回は計測可能です。 「 802.1Qbv スケジュール サイクルの 1 つ」とは、ゲート制御リストの実行時間を繰り返す必要があるという意味だと理解していますか?そうであれば、これを設定することができます。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは、 前回の返信で述べた 2 つの機能以外に、TAS を有効/無効にする別の方法は見つかりませんでした。私の観点からすると、タイム ゲート制御を無効にすると、時間間隔、サイクルなどのすべての機能も無効になります。TAS の無効化と有効化の間の期間には、gPTP からのタイマーの更新を完了するまでの時間が含まれます。TAS を有効にすると、ベース時刻が現在の時刻に更新されます。ただし、新しいベース時間 = 次の古い間隔時間でない場合は、要件を確認できません。 これについてはもうわかりませんが、SW チームがあなたのCASEについて提案できるように、上記のチケットでこの質問も更新しました。 よろしくお願いいたします。 ニ
View full article