Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
NETC IEEE 1588タイマーソフトウェアはRMの要件を満たしていません S32ZE NETCリファレンスマニュアルの「文書識別子:S32E27NETCRMリファレンスマニュアルRev. 4、2024-12-12」、3.2.5.3.1ドリフトおよびエラー調整付き通常モードでは、「通常動作中、TMR_ADD更新を除く1588タイマー構成(たとえばTMROFF_H/L)を変更するには、タイムゲートスケジューリング、時間指定出発スケジューリング、ストリームゲーティング、レートポリシングなどのTSN関連機能を無効にする必要があります。」と記載されています。しかし、gPTP ソフトウェアも NETC ドライバもこの仕様を満たしていません。 GPTP_STACK RTD Re: NETC IEEE 1588 timer software does not meet the requirement of RM NXP の gPTP ソフトウェア モジュールがありますが、正しいでしょうか? 現在の時刻を更新するために関数「EthSwt_43_NETC_CorrectPtpClk」を呼び出します。 「タイマーの修正に関する機能を提供する」ということについては話していません。 私の質問は、gPTP が EthSwt_43_NETC_CorrectPtpClk() 関数を呼び出して現在の時刻を更新している間に、802.1Qbv 機能に影響を与えないようにするにはどうすればよいかということです。 Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん ETH ドライバー RTD2.0.1 は、次のようなタイムスタンプ用のいくつかの API 関数を含む ASR 21-11 に準拠しています。 このため、おっしゃる通りタイマーの修正に関する機能は提供されていないのではないかと思います。タイマー修正に関する機能は ASR23-11 でサポートされるようですが、ASR21-11 でそれらを使用する必要がある場合は、gPTP は要件を変更して要求を行う必要があります。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM ご清聴ありがとうございました。「ドライバーはこれまで、TMR レジスタから現在のタイマーを取得することだけをサポートしており、それらを構成することはサポートしていません」と述べられていますが、理解できません。OFFSET レジスタを変更する gPTP ソフトウェアはどうでしょうか?gPTP ソフトウェアでは OFFSET レジスタを必ず変更する必要があると思います。私の質問は、gPTP ソフトウェアが OFFSET レジスタを変更しようとしている間に、802.1Qbv 機能などの TSN 機能をスムーズに動作させるために、RM をどのようにフォローアップするかということです。 Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん NETC ドライバに関するこのトピックに回答します。 - ZE の最新リリースは RM rev 3 に続く RTD 2.0.1 であり、私の知る限り、次のリリース RTD 2.0.2 も RM Rev 3 に続きます。ただし、RM バージョンに関する更新がある場合、SW チームには新旧の RM 間の変更を確認するためのチケットがあります。彼らはその変化を感知CANと思います。 - 私の知る限り、タイムスタンプはこれまでドライバーでサポートされていたもので、デフォルトのカウント TMR_CTRL[TE] = 0 と、1588 タイマー TMR_CTRL[TE] = 1 で動作する RTD 2.0.1 に追加された EthEnableFreeRunningTimer 機能です。現在のタイマーは 1588 レジスタ TMR_FRT_L/H から取得されますが、TE をどこにも設定しなかったため、ここでバグが発生しているようです (詳細については、チケット: ARTDCC1-593)。とにかく、ドライバーはこれまで、TMR レジスタから現在のタイマーを取得することだけをサポートしており、それらを構成することはサポートしていませんでした。あなたが言った主張は、ユーザーが 1588 レジスタの設定を変更したい場合にのみ発生するようです。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん つまり、1588 レジスタ リストを変更する前に TSN 機能を停止したいということですか? 現在のドライバでは、TSN を停止する機能をサポートしていないことがわかりました。TSN の各機能を無効にしたい場合は、各テーブルのエントリを削除する必要があるようです。例えば: - レートポリシー: Netc_EthSwt_Ip_DeleteRatePolicerTableEntry(); - Netc_EthSwt_Ip_DeleteStreamGateControlListTableEntry(); - EthSwt_43_NETC_StopTas(); よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん ETH ドライバーについてもう何もわからない場合は、このトピックから RTD を削除して、gPTP の担当者が回答できるようにしてください。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは、 はい、まだ質問があります。イーサネット ドライバーの観点から 802.1Qbv を無効化/再有効化する方法の確認にご協力ください。また、このようなアクションが 802.1Qbv スケジュール サイクルの重大なトラフィック遅延を引き起こすかどうかを分析するのにご協力ください。 ありがとうございます ジェフ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは、 大変助かりました。ありがとうございます。 車載のお客様にとって非常に重要な点を 1 つ強調しておきます。TSN IEEE802.1Qbv 機能を使用している場合、当然ながら、802.1Qbv の時間同期要件に従って gPTP も有効にする必要があります。 gPTP が 1 つの 802.1 Qbv スロットにある重要なトラフィックに影響を与えるかどうかが懸念されています。私たち(NXP)はそれを明確にし、その方法を提供する必要があります。これは非常に厳密かつ明確な要件です。これは状況を理解するための良い例、あるいはユースケースです。 はい、確かに、お客様が有効にしている TSN 機能がいくつあるかはわかりません。しかし、すべてのユーザーが使用できるように、解決策が必要です。お客様はユースケースに基づいて適切な選択を行うことができます。 ありがとうございます ジェフ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは、 gPTP がタイマー オフセット レジスタを変更する前に TSN 機能を無効にしたいわけではありません。これは NETC RM の要件です。 お客様はNXPのRM仕様を満たすための公式ソリューションを求めています。TSN機能を無効にする方法、つまりこのような状況下でのIEEE802.1Qbv。お客様は、これはハードウェア要件とハードウェア関連のコーディングであるため、NXP によって提供されるはずだと想定しています。 ところで、あなたの提案はよく設計される必要があると思います。特に 802.1Qbv の場合、gPTP 同期アクションによってアプリケーション トラフィックが影響を受けないようにする方法。たとえば、一部のトラフィックが 1 つの Qbv スケジュール サイクル遅延する可能性はありますか? ありがとうございます ジェフ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん 私の観点からすると、TSN を停止する公式機能では、ETH ドライバからのこの要件を満たすことは困難です。ご覧のとおり、ポート ゲート タイム スケジュールを無効にするには、タイム ゲート有効ビットPTGSCR [TGE]をリセットするだけです。ただし、レート ポリシーなどの一部の TSN 機能では、この機能はこの表の要素に基づいて有効化/無効化されます。しかし、ETH からは、要素を削除または更新して無効にするためにこのテーブルにエントリが追加されたかどうかを知ることはできませんが、上位層ではこれをより適切に処理できます。このため、前回の回答では、各テーブルのエントリを削除する関数を呼び出すことを提案しました。 ユーザーがオプション機能(レートポリシング、ストリームゲート制御リストなど)を有効にしていない場合、関数EthSwt_43_NETC_StopTas()を使用して TSN を無効にすることができます。 とにかく、チケット ARTDCC1-607 を作成しました。何か見逃した場合に備えて、このチケットをフォローして SW チームからの分析を取得できます。RM Rev4 はまだ RTD リリースに適用されていません。このトピックに関して ETH について詳しいアイデアがない場合は、お知らせください。このCASEについては gPTP に任せ、引き続き gPTP 側からCAN回答させていただきます。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん 私の観点からすると、問題は有効になっている TSN 機能の数だけではありません。お客様が ASR コンテキストを使用する場合、これらの機能はマクロによってプリコンパイル時に有効/無効にされるだけでなく、各機能にも存在するためです。ご存知のとおり、レート ポリシング、ストリーム ゲートなどの各機能は、以下の表を通じて制御されます。 ユーザーが構成ツールで要素を構成しただけの場合、SW チームは、この機能を無効にするときに、エントリ ID を持つエントリをいくつ削除するかを制御できます。しかし、ユーザーが関数を呼び出して要素を追加した場合、SW はそれを知る方法がありません。しかし、ユーザーはアプリケーションからこれを制御できると思います。何か見逃したのかもしれませんが、TSN はタイマー値を参照するので、タイマー構成を変更する前に停止し、新しいタイマー値を取得するために再度開始するのが理にかなっていると理解しています。SW チームはそのチケットを分析する際に深い洞察力を発揮できると信じています。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは、 あなたはまだ私の質問を理解していないようですね。より詳しい説明をお願いします。お客様が Qbv 構成を持っており、それが以下のパラメータで実行状態にあると仮定します。 1. サイクルタイムは10msです 2. 10 ミリ秒の期間内に、それぞれ 5 ミリ秒のスロットが 2 つあります。つまり、ゲート リストには 2 つのエントリがあります。 3. 最初のタイムスロットが開いている間に、NETC が重要なフレームを送信していると仮定します。この時点で gPTP は現在の時刻の更新を開始します。RM 要件に従って、お客様は 802.1Qbv を無効化/再度有効化する必要があります。 4. 802.1Qbv が再度有効になった後、NETC ハードウェアが引き続きタイム スロット 1 を開いたり、ゲート リストの 2 番目のエントリに移動したり、新しい Qbc スケジュール サイクルを待機したりする可能性があります。ハードウェアが 2 番目のエントリに進むと、NETC キュー内の重要なフレームが次の 10 ミリ秒サイクルで送信されることを意味します。そして、大きな遅延が発生し、アプリケーションに影響を及ぼす可能性があります。 5. お客様はこのような状況を回避する方法を尋ねています。つまり、アプリケーションへの影響を軽減するために、Qbv をスムーズに無効化/再有効化する方法です。 物事が明らかになることを望みます。 ありがとうございます Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは@shuangjunzhuさん 802.1 Qbv の機能は NETC とスイッチの両方をサポートしていることがわかりました。したがって、この機能は次の方法で設定できます。 - Eth_NETC: - ポートスイッチ: 機能は次のとおりです。 ETH_NETCの場合: - Eth_43_NETC_StartTas() - Eth_43_NETC_StopTas() ポートスイッチの場合: - EthSwt_43_NETC_StartTas() - EthSwt_43_NETC_StopTas() この質問「この種のアクションが 802.1Qbv スケジュール サイクルの 1 つで重大なトラフィック遅延を引き起こすかどうかを分析する」については、私の観点からすると、この機能を有効/無効にする関数 Netc/PortSwt_Ip_ConfigPortTimeGateScheduling() を見るとわかるように、この機能を無効にするには、1 ビットをリセットするだけで、この機能を有効にするには、ゲート タイムを有効にして、ゲート タイム テーブルを設定する必要があります。今回は計測可能です。 「 802.1Qbv スケジュール サイクルの 1 つ」とは、ゲート制御リストの実行時間を繰り返す必要があるという意味だと理解していますか?そうであれば、これを設定することができます。 よろしくお願いいたします。 ニ Re: NETC IEEE 1588 timer software does not meet the requirement of RM こんにちは、 前回の返信で述べた 2 つの機能以外に、TAS を有効/無効にする別の方法は見つかりませんでした。私の観点からすると、タイム ゲート制御を無効にすると、時間間隔、サイクルなどのすべての機能も無効になります。TAS の無効化と有効化の間の期間には、gPTP からのタイマーの更新を完了するまでの時間が含まれます。TAS を有効にすると、ベース時刻が現在の時刻に更新されます。ただし、新しいベース時間 = 次の古い間隔時間でない場合は、要件を確認できません。 これについてはもうわかりませんが、SW チームがあなたのCASEについて提案できるように、上記のチケットでこの質問も更新しました。 よろしくお願いいたします。 ニ
記事全体を表示
MPC5748G devkit 的 HSM 启用问题 我在使用恩智浦 MPC5748G devkit [SPC5748GHMKU6] HSM 模块 时遇到了问题,保密协议 [网络安全参考手册 - HSM 网络安全固件标准代码包 - HSM 网络安全固件基本软件包] 全部可用。 问题是我设法通过 DCF 记录启用了 HSM,我验证它已通过 SSCM_UOPS_HSE = 1 启用, 但是对于 HADR(HSM 起始地址),SSCM_HSA_HADR = 0x00000000 这意味着没有 HSM 启动标头可用。 因此,我怀疑我的目标上是否闪存了 HSM 固件。 问 1: 如何验证我的 devkit 是否有可用的 HSM 固件? 问题 2:如果我已经有了 HSM 固件,我应该在以下 HSM 代码/数据块中看到什么? 问题 3: 如果我的目标上没有闪存固件,我该如何获取固件? 特别是我已经有 100 多件了 问题 4:如果有固件可用,在哪里可以找到 HSM 的启动地址? 我使用带有 PE micro 插件的 S32ds 集成开发环境进行闪存和调试,并使用 PKGPPC NEXUS STARTER 应用程序加载我的 DCF 记录 [UTest Algorithm]。 #MPC5748G #HSM Re: HSM Enabling Issue for MPC5748G devkit 你好@Yousry 请注意,带有 HSM 固件的设备仅提供给经批准的客户(批量非常大)。标准设备 SPC5748G... 未安装 HSM 固件。带有 HSE 固件的设备具有特殊的部件号。 如果你还没有与恩智浦的销售部门达成协议来购买此类设备,那么获得这些设备的机会就很小了。 强烈建议选择带有 HSE(硬件安全引擎)的设备。所有用户均可免费使用 HSE 固件。建议将 S32K3 系列设备作为 MPC5748G 的替代品: https://www.nxp.com/products/processors-and-microcontrollers/s32-automotive-platform/s32k-auto-general-purpose-mcus/s32k3-microcontrollers-for-automotive-general-purpose:S32K3 此致, Lukas Re: HSM Enabling Issue for MPC5748G devkit 你好@lukaszadrapa 我们已经订购了SPC5748GHMKU6 参考手册 " 订单信息 " 部分提到了这个,因为它已经有 HSM 了 那么你能指导我通过回答我之前问过的问题来弄清楚吗? 预先感谢 , Yousry   Re: HSM Enabling Issue for MPC5748G devkit 我不得不同意数据表令人困惑的说法。我过去曾要求澄清这一点,但一直没有得到更新。因此,虽然有 HSM 模块,但没有 HSM 固件。我上面的回答仍然有效。 此致, Lukas
記事全体を表示
lwip 实践 您好, 我正在使用 s32K148 开发板并使用以太网功能。 请将这两个项目也发给我,它们似乎对我也有帮助, lwip_s32k148_HandsOn_Server lwip_s32k148_HandsOn_Client 这两个例程在网上都找不到。 我的邮箱是 [email protected] 期待您的回复。 Re: lwip HandsOn 你好@G_Z、 我给你发了一条私信。 lwip HandsOn 请将这两个项目发给我。 lwip_s32k148_HandsOn_Server lwip_s32k148_HandsOn_Client 我的电子邮件是 [email protected] Re: lwip HandsOn 谢谢您! Re: lwip HandsOn 你好,@lengrudie、 我已就这些项目给您发送了私人信息。 致以最崇高的敬意, Julián。
記事全体を表示
S32K 入力キャプチャ こんにちは、チーム S32K146 マイクロコントローラを使用していますが、入力キャプチャピンとしていずれかの入力ピンが必要です。どのモジュールで構成すればよいか教えていただけますか? FTM を信号測定として使用した場合、入力キャプチャ機能を実現できますか?それともic_pal機能を使うべきでしょうか? サポートをお願いします ありがとう シュルティ C Re: S32K Input Capture こんにちは、ペトルさん。 INT_SYS_InstallHandler(FTM0_Ch0_Ch1_IRQn, PWM_InputCapture_IRQHandler, NULL);関数はデフォルトのハンドラーを取得しており、このハンドラーFTM0_Ch0_Ch1_IRQnを取得していないため、使用できません。 私の設定は /* flexTimer_ic_1 InitConfig のグローバル設定 */ ftm_user_config_t flexTimer_ic_1_InitConfig = {     {         true , /* ソフトウェアトリガー状態 */         false , /* ハードウェアトリガー1の状態 */         false , /* ハードウェアトリガー2の状態 */         false , /* ハードウェアトリガー3の状態 */         false , /* 最大積載ポイント状態 */         false , /* 最小積載ポイント状態 */ FTM_SYSTEM_CLOCK、 /* INVCTRLレジスタの更新モード */ FTM_SYSTEM_CLOCK、 /* SWOCTRLレジスタの更新モード */ FTM_SYSTEM_CLOCK, /* OUTMASKレジスタの更新モード */ FTM_SYSTEM_CLOCK, /* CNTINレジスタの更新モード */         false , /* トリガーの自動クリア */ FTM_UPDATE_NOW, /* 同期ポイント */ }, FTM_MODE_INPUT_CAPTURE, /* FTMの動作モード */ FTM_CLOCK_DIVID_BY_1, /* FTMクロックプリスケーラ */ FTM_CLOCK_SOURCE_SYSTEMCLK, /* FTMクロックソース */ FTM_BDM_MODE_11, /* FTMデバッグモード */         false , /* 割り込み状態 */         false /* 初期化トリガー */ }; /* flexTimer_ic_1 の入力キャプチャ設定 */ ftm_input_param_t flexTimer_ic_1_InputCaptureConfig = {     1U , /* チャネル構成の数 */     65535U , /* 最大カウント値 */     flexTimer_ic_1_InputCaptureChannelConfig /* チャンネル設定*/ }; /* flexTimer_ic_1 入力キャプチャのチャネル構成構造体 */ ftm_input_ch_param_t flexTimer_ic_1_InputCaptureChannelConfig [ 1 ] = {     {         0U , /* チャネルID */ FTM_SIGNAL_MEASUREMENT, /* 入力キャプチャ操作モード */ FTM_RISING_EDGE, /* エッジアライメントモード */ FTM_FALLING_EDGE_PERIOD_MEASUREMENT, /* 信号測定操作タイプ */         0U , /* フィルター値 */         false , /* フィルターの状態(有効/無効) */         true , /* 連続測定状態 */         NULL, /* チャネルイベント情報のコールバックパラメータのベクトル */         NULL /* チャネルイベント情報のコールバックのベクター */    } }; Re: S32K Input Capture こんにちは、 はい、それらの機能で十分なはずです。SDK ドライバは FTM チャネル割り込みを有効にするので、起動時から適切なハンドラーを割り当てる必要があると思います。正しくない場合、ハンドラーは FTM0_Ch0_Ch1_IRQHandler になります。 キャプチャされた値を取得するには、FTM_DRV_GetInputCaptureMeasurement が呼び出されます。 BR、ペトル Re: S32K Input Capture こんにちは、ペトルさん。   分かりやすく説明していただき、ありがとうございます。   これらの関数を使用してFTMピンを入力キャプチャとして初期化できますか? `FTM_DRV_Init()` `FTM_DRV_InitInputCapture()`   パルス発生を捕捉するためのIRQハンドラをインストールする `INT_SYS_InstallHandler(FTM0_Ch0_Ch1_IRQn, PWM_InputCapture_IRQHandler, NULL)`     サポートをお願いします   ありがとう シュルティ C Re: S32K Input Capture こんにちは、 最も一般的で効率的な方法は、FTM を入力キャプチャ モードで設定し、FTM 機能を持つピンを使用することです。各 FTM チャネルは入力キャプチャ モードに設定でき、入力信号のエッジ (立ち上がり、立ち下がり、またはその両方) でタイマー値をキャプチャします。これは通常、信号周期、パルス幅、周波数の測定に使用されます。 IC PAL ドライバを使用すると、入力信号を検出し、チャネル入力信号のパルス幅または周期を測定できます。FTM、eMIOS、FLEXPWM、ETIMER をサポートするすべてのプラットフォームと IP 間でポータブルになるように設計されています。 SO、完全な制御とパフォーマンスが必要な場合は、FTM を直接使用してください。よりシンプルなコードと移植性が必要な場合は、IC PAL を使用してください。 BR、ペトル Re: S32K Input Capture こんにちは、 直接参照できる SDKs の例があります (ftm_signal_measurement)。 または、問題を示す簡略化されたプロジェクトを共有します。 BR、ペトル Re: S32K Input Capture こんにちは、 SDK の例では、直接参照しました (ftm_signal_measurement)。 この例では割り込み方法は使用されず、ポーリング方法が使用され、その後FTM_DRV_GetInputCaptureMeasurementが呼び出されました。 割り込みによる FTM 信号測定を探しています。入力キャプチャが信号を認識すると、割り込みがトリガーされ、 ISR で FTM_DRV_GetInputCaptureMeasurement 関数が呼び出されます。 これのコードを提供してもらえますか ありがとう シュルティ C Re: S32K Input Capture こんにちは、 ハンドラーを再度インストールする必要がある場合は、 外部void FTM0_Ch0_Ch1_IRQHandler(void); INT_SYS_InstallHandler(FTM0_Ch0_Ch1_IRQn、FTM0_Ch0_Ch1_IRQHandler、NULL); BR、ペトル Re: S32K Input Capture こんにちは、 はい、その関数は定義されていますが、その後関数呼び出しは無限ループに入り、さらに実行されます。 システム全体が機能しなくなる、 ありがとう シュルティ C Re: S32K Input Capture こんにちは、 サポートありがとうございます。コードスニペットも確認させていただきます。 T&R、 シュルティ C Re: S32K Input Capture こんにちは、 割り込み対応FTMピンへの入力を入力キャプチャとして取得できますか? よろしくお願いします。 シュルティ C Re: S32K Input Capture こんにちは、 ドライバはキャプチャ イベント情報に割り込みを使用していますが、例では直接示されていません。 FTM IC 設定を変更して、ワンショット モードを使用し、ドライバ割り込みから呼び出されるコールバックを追加しました。 ftm_signal_measurement_s32k146 デモの変更された main.c については、添付ファイルを参照してください。 BR、ペトル
記事全体を表示
k344中心对齐pwm中心点触发adc bctu采样 基于https://community.nxp.com/t5/S32K-Knowledge-Base/RTD400-K344-Center-Aligned-PWM-Trigger-ADC-BCTU/ta-p/2034211、我想知道为什么需要三次 BCTU 触发信号中断才能触发 BCTU 水印。我想实现只触发信号一次中断,然后在中断中修改PWM周期,读取ADC值等。在 EB MCAL 开发的基础上,有哪些好的解决方案或示例例程可以实现相同的功能? Re: K344中心对齐PWM中心点触发ADC BCTU采样 感谢您关注我们的产品并为我们的社区做出贡献。 您可以直接回复帖子,以获得帖子主人的反馈。 另一方面,你可以参考另一种方法,使用单个 BCTU 触发信号: S32M27x/S32K3 - eMIOS/BTCU/ADC/DMA - [RTD600] -> https://community.nxp.com/t5/S32M-Knowledge-Base/S32M27x-S32K3-eMIOS-BTCU-ADC-DMA-RTD600/ta-p/2155542 有关 MCAL 的实现,请参阅 ADC 到 PWM 的硬件抽象层示例: 前往 S32K3 页面 -> 设计资源-> 软件-> S32K3 参考软件-> 汽车软件-S32K3-硬件抽象层-> SW32K3 HAL 集成示例 2025.07 它执行以下 ADC 触发信号: 同时,它根据捕获的 ADC 值更新占空比。 希望这些信息对您有所帮助。 Re: K344中心对齐PWM中心点触发ADC BCTU采样 感谢您的解决方案。我想知道多次触发信号中断的原因以及避免此类中断的方法。或者,我是否有可能通过配置禁用该中断源? Re: K344中心对齐PWM中心点触发ADC BCTU采样 您好, 如果启用 BCTU 触发信号通知,则在 BCTU 触发信号 ADC 时调用。如示例中的 BCTU CL 包含 3 个项目,每个输入 (EMIO) 触发信号将触发三次 ADC。 只需在“触发信号”选项中输入 NULL 即可禁用此通知。 BR, Petr
記事全体を表示
MEMS発振器搭載IMX8MM こんにちは、 IMX8M Mini を使用してボードをデザインしようとしていますが、デザインには MEMS 発振器を使用する必要があります。 データシートではこの配置についてあまり明確に説明されていません。 IMX8MMIEC: 3.1.4RTC_XTALI が外部発振器にコネクテッドされ、RTC_XTALO が VDD_SNVS_0P8 にコネクテッドされていることを示します。 XTALI ピン (24M_XTALI であると想定) についての記述がありますが、XTALO ピンをどうするかについては説明がありません。これは未接続のままになっているのでしょうか? RTC クロックには高/低しきい値が指定されていますが、24MHz クロックには何も指定されていません。これらのしきい値は何ですか? IMX8MMHDG: 4.4 では CLK1_P/NI について言及されていますが、他のドキュメントではこのパッドの他の参照は見つかりません。 CLKIN_1/2 についても言及されていますが、これらのパッドの使用法はレジスタ定義にしか記載されておらず、明確ではありません。私はこの投稿を見つけました ( https://community.nxp.com/t5/i-MX-Processors/Processor-CLKIN-and-CLKOUT-pin-functionality/mp/1007077 )2020 年から、NXP は XTALI パッドを CAN バイパスできることを述べており、文書化が不十分であることを謝罪していますが、まだ十分に明確ではありません。 24MHz MEMS発振器は24M_XTALIにコネクテッドする必要がありますか、それともCLKIN_1にコネクテッドする必要がありますか? 水晶振動子が使用されていない場合、IMX8MMIEC のセクション 2.1 から省略されている「VDD_24M_XTAL_1P8」に電力を供給する必要がありますか? ありがとう、 クリス Re: IMX8MM With MEMS Oscillators @user1092 喜んでお手伝いさせていただきます。お待ちいただきありがとうございます。 よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators こんにちは、サラスさん。 ご説明とご協力に感謝いたします。 クリス。 Re: IMX8MM With MEMS Oscillators こんにちは@user1092 はい、ユーザー ガイドが正しいことをCAN確認できます。そのCASE、RTC_XTALO をVDD_SNVS_0P8 に接続する必要があります。 これは社内での議論からのものです: よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators こんにちは、サラスさん。 ご返信ありがとうございます。これは良いニュースです。 RTC に関して、データシートが正しいかどうかも確認してください。RTC_XTALO が VDD_SNVS_0P8 に直接接続されているため、奇妙な配置のように思われますが、これが正しい配置であることを確認したいと思います。 ありがとうございました。 クリス Re: IMX8MM With MEMS Oscillators こんにちは@user1092 お問い合わせに応じて、IP ベンダーから提供された PAD の RTL とデータシートを確認しました。このレビューに基づいて、PAD が外部 24 MHz リファレンス クロックの使用をサポートしていることを確認できます。 IP データシートによると: "物理的な水晶のない外部クロックのCASEは、PADI と PADO の間に差動信号を適用する必要があります。" これは、外部24MHzクロックが 差動(相補)信号 XTALI ピンと XTALO ピンに適用されます。具体的には: 信号は 0Vと1.8V 。 いつ XTALIは0Vです、 XTALO は 1.8V である必要があり、その逆も同様です。 これを実現するには、次の 2 つのオプションがあります。 次のような発振器を使用する 相補差動出力。 使用 シングルエンド発振器 とともに 外部インバータ 相補信号を生成します。 よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators ありがとう@user1092 社内チームに更新して回答を待ちます。 よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators 投稿に失敗した後に添付ファイルを削除しました。 Re: IMX8MM With MEMS Oscillators こんにちは、サラスさん。 「1 つのインスタンスでは MEMS 共振器 (両方の XTAL ピンを使用) が使用され、もう 1 つのインスタンスでは MEMS クロック ジェネレーター (シングルエンド入力、1 つのみ) が使用されているようです。」 水晶の代わりに共振器を使用することについては、私の知る限り誰もこれを尋ねたことはありません (2008 年頃から i.MX を取り上げています)。これについては少し調査する必要があるでしょう。」 ここで彼らが何を指しているのかは分かりませんが、MEMS 共振器は当社では使用しません。正直に言うと、私はそれらについて聞いたことがなく、それらはそれほど簡単に入手できるようには思えません。シングルエンドのクロックソースを使用します。 一部の部品は外部発振器では動作できないため、外部のシングルエンド クロック ジェネレーターの使用を検討する必要があります。どれだったかすぐには思い出せないので、これも調べる必要があります。」 どうぞよろしくお願いいたします。 「部品番号やダラシートはありますか?」 部品はDSC6001HI2B-024.0000になる可能性が高い。データシートについては添付を参照してください。 ありがとうございます クリス。 Re: IMX8MM With MEMS Oscillators こんにちは@user1092 社内チームより: 一方のインスタンスでは MEMS 共振器 (両方の XTAL ピンを使用) が、もう一方のインスタンスでは MEMS クロック ジェネレーター (シングルエンド入力、1 つのみ) が使用されているようです。 水晶の代わりに共振器を使用することについては、私の知る限り誰もこれを尋ねたことはありません (2008 年頃から i.MX を取り上げています)。これについては少し調査する必要があるでしょう。 一部の部品は外部発振器では動作できないため、外部のシングルエンド クロック ジェネレーターを使用して調べる必要があります。どれだったかすぐには思い出せないので、それも調べる必要があります。 部品番号/データシートはありますか? よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators こんにちは@user1092 はい、社内チームからの返答を待っています。更新があったらお知らせします。 よろしくお願いいたします。 サラス。 Re: IMX8MM With MEMS Oscillators こんにちは、サラスさん。 データシートを再度読むと、セクション(3.1.4)があります。XTALI は外部発振器から供給CANと述べています。 このチップは、この声明に基づいて選択されました。 ドキュメントは少し混乱しているようで、このセクションでは RTC は外部発振器にのみコネクテッドできるとも述べられています。ただし、セクション3.4.2RTC を水晶発振器と組み合わせて使用する方法について説明します。 CLKIN ピンに関する質問、および XTALI ピンを外部発振器から駆動できない場合にこれらのピンを使用できるかどうかについての質問には回答されていません。 私はこの製品の開発にほぼ 1 年を費やしてきましたが、時間を無駄にしたくありません。データシートには、XTALI は外部発振器から駆動 CAN と記載されています。 できるだけ早く解決策が必要なので、助けていただけますか。 よろしくお願いいたします。 クリス Re: IMX8MM With MEMS Oscillators こんにちは、サラスさん。 この設計では加圧環境で使用されるため、水晶発振器は使用できません。 推奨/検証された唯一の方法はクリスタルを使うことだとおっしゃっていますが、これは可能ではあるもののテストされていないことを示唆しています。それがCANかどうか、またCANであればどのようにCANかについて情報を提供していただけますか? CLKIN_1/2 ピンに関するドキュメントはほとんどまたは全くないので、これらのピンの目的に関する情報を提供していただけますか。https://community.nxp.com/t5/i-MX-Processors/Processor-CLKIN-and-CLKOUT-pin-functionality/mp/1007077ピンは水晶の代わりにメインクロックに電力を供給するために使用CANことを示唆しています。これは正しいですか? ありがとう クリス。 Re: IMX8MM With MEMS Oscillators こんにちは@user1092 お元気でお過ごしのことと思います。 これは推奨され検証された唯一のオプションです - 推奨どおりにクリスタルを使用してください NXP公式ドキュメント「ハードウェアガイド」のセクション表12「発振器/水晶」 推奨事項。 よろしくお願いいたします。 サラス。
記事全体を表示
复制: 手动输入"Os Isr 处理程序" on Ipcf 本帖复制自 此处 你好我有一个关于在 Vector Davinci 配置器上设置 IPCF 的问题。 环境 我使用的环境如下。 ・Microcontroller : S32K358 ・Vector Davinci configurator classic : 5.30.30 SP1 ・RTD : SW32K3_S32M27x_RTD_R21-11_5.0.0 ・IPCF : SW32K3_IPCF_4.2.0_D2412 背景& 问题 我正试图使用 Vector Davinci configurator classic 为 AUTOSAR 项目配置 "IpcfInstance "的 "Os Isr Handler"。 Os Isr 处理程序 "的 [...] 显示的窗口需要手动输入。 要求是否正确? 如果要求正确,请告诉我需要什么样的路径。 如果要求不正确,我们是否需要其他插件或其他设置? 顺祝商祺! IPCF 优先级:中等 Re: Copy: Manual input of "Os Isr Handler" on Ipcf 嗨,拉杜、 请查看原始主题,因为我们在那里得出了最终结论。 https://community.nxp.com/t5/S32K/Manual-input-of-quot-Os-Isr-Handler-quot-on-Ipcf/td-p/2168682 如果您还有问题,请告诉我。 顺祝商祺! 丹尼尔 Re: Copy: Manual input of "Os Isr Handler" on Ipcf 你好 您可以在下面找到新问题的答案: 问:根据您的回答,在申请 IPCF 时,IPCF 的 OsISR 是否必要? 答:只有当你想在 I nterrupt 模式下使用 osiSR 时,才需要将其添加到 IPCF 中(一个内核触发信号 MU 中断,另一个内核接收它并在回调函数中处理消息)。IPCF 可以在轮询模式下使用,无需配置 IPCF 中断,无需从 IPCF 配置中配置 Os ISR 处理器。在这种情况下,Inter Core Rx IRQ 参数应设置为IPC_IRQ_NONE。 问:用 IPCF 的 osiSR 路径填写上面 " Os Isr " 的 " 参考路径 " 是对的吗? 答:如果图片中出现的这四个IRQ中的一个应用于IPCF,则使用中断来通知另一个内核有数据,然后使用所需的 OSISR 路径手动填充参考路径,如下图所示。 如果配置的中断不适用于 IPCF,则可以使用轮询模式(IPCF 不需要中断),或者在 Os 中为 IPCF 添加专用的中断,并在 IPCF 配置中的 Os ISR 处理程序中进行参考。 另请查阅IPCF_S32K3_4.2.0_User_Manual.pdf第2.2.1章与 NXP RTOS 的集成。 问:如果 IPCF 需要 OsISR,我们对 IPCF 的 OsISR 有参考吗? 答:我想上面的回答也包括这一点,如果不包括,请提供更多细节,因为不清楚。 问:例如,IPCF 设置的 osiSR 的 " Isr 资源参考 " 需要哪种参考资料? 答:"Isr Resource Ref" 不使用 OsISR,您不需要为 IPC 配置任何东西。 如果还有其他问题或不清楚的地方,我们可以召开会议,为您提供 IPCF 配置方面的支持。 顺祝商祺! 丹尼尔 Re: Copy: Manual input of "Os Isr Handler" on Ipcf 来自 Daniel Hermenczi 的意见: " 你好 、 我们有几点需要澄清: 您是否使用 Vector 提供的 AUTOSAR Os? 因为在您分享的图片中,我们看不到操作系统的配置,问题是是否配置了一个或多个 OsISR? 如果你已经配置了它们,那么这可能是一个问题,你需要使用手动选项来选择对已配置的 OsiSR for IPCF 参数 Os Isr Handler 的参考。 以手动配置为例,您需要将高亮显示的路径与您的特定 OsISR 路径一起使用 如果需要更多信息,请告诉我。 顺祝商祺! Daniel" 客户回复: "1.您是否使用 Vector 提供的 AUTOSAR Os? 是的,我使用 AUTOSAR Os。 2.因为在你分享的图片中,我们看不到操作系统的配置,问题是是否配置了一个或多个 OsISR? 是的,我的项目中有以下四种 OsISR 配置。 它们是用于 CAN 通信的 OsISR。 补充问题 根据您的回答,在申请 IPCF 时,IPCF 的 OsISR 是否必要? 用 IPC@@ F 的 osiSR 路径填写上面 " Os Isr Handler " 的 " 引用路径 " 是对的 吗? 如果需要用于 IPCF 的 osiSR,我们对 IPCF 的 osiSR 有参考吗? 例如,OsiSR 的 " Isr 资源参考 " 需要什么样的参考才能进行 IPC F 设置? 谢谢,并致以最崇高的敬意。"
記事全体を表示
MCX W72 Knowledge hub The MCX W72x family features a 96 MHz Arm® Cortex®-M33 core coupled with a multiprotocol radio subsystem supporting Matter, Thread, Zigbee and Bluetooth LE. The independent radio subsystem, with a dedicated core and memory, offloads the main CPU, preserving it for the primary application and allowing firmware updates to support future wireless standards. The MCX W72x also offers advanced security with an integrated EdgeLock® Secure Enclave Core Profile and will be supported by NXP's EdgeLock 2GO cloud services for credential sharing. The MCX W72x family includes Bluetooth Channel Sounding capabilities, with a dedicated on-chip Localization Compute Engine to reduce ranging latency. It incorporates additional memory to support application-specific code, connectivity stacks and over-the-air firmware updates. In addition, the radio subsystem can run the full Thread or Zigbee stack alongside the Bluetooth Low Energy stack. This delivers reliable wireless performance, as the real-time activities of the radio run on a separate core from the application. Building on NXP's strong history of providing industrial edge solutions, the MCX W series offers a wide operating temperature range from -40 °C to 125 °C and peripherals for industrial applications, including an optional CAN interface and will be part of NXP's 15-year Product Longevity program to support long-term industrial use. The MCX W series is supported by the MCUXpresso Developer Experience to optimize, ease and help accelerate embedded system development.   Security Certifications  PSA Certified Level 2 SESIP Level 2 Security Target  SESIP Level 2 KW47/MCXW72 SESIP certificate and ST are on TrustCB website Regulatory Certifications European Union Declaration of Conformity - FRDM MCXW72 MIC Radio Certificate - FRDM-MCXW72 European Union Declaration of Conformity - MCXW72-LOC MIC Radio Certificate - MCXW72-LOC Bluetooth Qualifications Qualified Products | Bluetooth® Technology Website Q360996: KW47 / MCX W72 Bluetooth LE 6.0 (Channel Sounding) Controller Q332147: KW47 / MCX W72 Bluetooth LE 6.0 (Channel Sounding) Host Documents MCX W72 Product Family Data Sheet MCX W72 Reference Manual Errata Sheet for MCX W72 MCXW72 Hardware Design Guide   Getting Started with Matter on MCX W72 platforms Getting Started with OpenThread on NXP MCX W72    FRDM-MCXW72 User Manual Getting Started with the FRDM-MCXW72   MCX W72-LOC User Manual Bluetooth Interested in Bluetooth technology? Bluetooth® Low Energy Primer – Essential reading for understanding BLE fundamentals. Bluetooth® Specifications – Full list of standards, protocols, and technical documents. Awards and Recognition - Every year, the Bluetooth Special Interest Group (SIG) celebrates the hard work and commitment of working groups, committee members, and contributors who have been recognized by their peers as making a difference in advancing Bluetooth technology.  2024: Channel Sounding 2025: Channel sounding amplitude-based attack resilience, LE test mode enhancements and Ranging profile and service.  Bluetooth Feature Overview Bluetooth_5.0_Feature_Overview  Bluetooth_5.1_Feature_Overview  Bluetooth_5.2_Feature_Overview Bluetooth_5.3_Feature_Overview Bluetooth_5.4_Feature_Overview Bluetooth_6_Feature_Overview Bluetooth_6.1_Feature_Overview Bluetooth_6.2_Feature_Overview Bluetooth_6.3_Feature_Overview Application Notes Software, Hardware and Peripherals: AN14850 Boosting application performance with MCX W72: This application note describes the usage of the dual-core architecture in the MCX W72 microcontroller to improve performance in generic embedded applications. AN14937 32kHz Crystal-less mode on MCX W72: This application note provides information on the 32 kHz Crystal-less mode on the MCX W72 device. This mode allows you to reduce the cost of the system, without compromising the 32 kHz clock accuracy. The Free‑Running Oscillator (FRO32K) is used as the 32 kHz clock source and is calibrated against the 32 MHz RF oscillator through the Signal Frequency Analyzer (SFA) module of MCX W72 AN14745 Features, Usage, and Capabilities of Smart Power Switch on the MCX W72: This application note describes the use of the smart power switch in the MCX W72microcontroller. The MCX W72 integrates a programmable solid-state switch that turns connected components on or off, including MCX W72 power domains. AN14747 Loadpull test Report for MCX W72: This document explains the purpose of measuring the supply current, the transmit power, and the harmonics level. These measurements are monitored while the complex output load seen by the device under test (DUT) is tuned in amplitude and phase. Power Management:  AN14739 MCX W72 Bluetooth Low Energy Power Consumption Analysis: This document provides the power consumption analysis of the MCX W72 (IIOT) wireless MCU using the MCXW72-EVK board AN14745 Features Usage and Capabilities of Smart Power Switch on MCX W72 Microcontroller:  This application note describes the use of the smart power switch in the MCX W72 microcontroller. The MCX W72 integrates a programmable solid-state switch that turns connected components on or off, including MCX W72 power domains. AN14841 802.15.4 Matter and Zigbee Power Consumption Analysis for MCX W72: This document provides the power consumption analysis of the Kinetis MCX W72 (IIoT) wireless MCUs. AN14742 Power Management Hardware for the MCX W72: This application note describes the usage of the different modules dedicated to power management in the MCX W72microcontroller AN14664 Coincell Hardware Recommendations for Kinetis BLE Applications: his document describes some hardware and software solutions to minimize the peaks of current at the coin cell level AN14889: FRDM-MCXW72 Radio Frequency System Evaluation Report for Bluetooth Low Energy and for IEEE 802.15.4 This document provides the radio frequency (RF) evaluation test results of the FRDM-MCXW72 board for Bluetooth Low Energy (2FSK modulation) and IEEE 802.15.4 (OQPSK modulation) applications.  RF: AN14865 Channel Sounding Fundamentals for the KW47 and MCX W72: This document provides an overview of the fundamentals for CS technology and how it can be used for custom solutions and applications. AN14779 Printed Channel Sounding Antennas for the KW47 and MCX W72: his application note is focused on printed antennas implemented on printed-circuit boards (PCB), designed by NXP for the KW47 and MCX W72 controllers AN14832 Fundamental Steps to Design a Channel Sounding Board - Creating a Simple PCB without Diversity: In this document, an example of a minimalistic CS subsystem is presented. Attention is paid to the Radio-Frequency (RF) path, since RF circuitry strongly influences the properties of the whole CS application. AN14747 Loadpull Test Report for MCX W72: This document explains the purpose of measuring the supply current, the transmit power, and the harmonics level. These measurements are monitored while the complex output load seen by the device under test (DUT) is tuned in amplitude and phase. AN14868 RF Modeling of Channel Sounding in ANSYS: focuses on techniques for simulating and analyzing channel sounding in wireless communication systems using ANSYS tools AN14855 Channel Sounding Tests in Different Environments: This application note is about Bluetooth Channel Sounding (CS), a technique for measuring the distance between two devices in the Bluetooth frequency band. It explains key factors affecting accuracy AN14869 Fundamental Steps to Design a Complex Channel Sounding Board:  It focuses on creating hardware that supports advanced CS features, including antenna diversity and optimized RF paths, to improve accuracy and mitigate issues like multipath propagation. AN2731 Compact Planar Antennas for 2.4GHz Communication: This document is not an exhaustive inquiry into antenna design. It is instead focused on helping the customers understand enough board layout and antenna basics to select a correct antenna type for their application, as well as avoiding typical layout mistakes that cause performance issues that lead to delays Security: AN14648 MCX W72 In-System Programming Utility: The document provides steps to boot the MCX W72 MCU in ISP mode and establish various serial connections to communicate with the MCU AN14613 MCX W72 Secure Boot using SEC tool: The MCX W72 is a low-power, highly secure, single-chip wireless MCU, the contents of flash memory can be saved as encrypted data, which can be decrypted instantly. It helps in protecting the sensitive data and algorithms. AN14646 Debug Authentication on MCX W72: This application note describes the steps for debug authentication using the MCUXpresso Secure Provisioning Tool (SEC). AN14728 MCX W72 Flash Encryption using NPX: There is an increasing requirement to protect the application code and data stored in flash memories in an encrypted form due to security reasons. The NVM PRINCE XEX (NPX) is a module inside the Flash Memory Controller (FMC) that allows customers to protect the contents of flash regions (up to four regions). It performs on-the-fly, low-latency encryption and decryption of flash contents, and it is transparent to the developer and to the Cortex-M33 platform. No special handle is needed from the perspective of the developer. AN14644 MCX W72 Managing Lifecycles: This document describes the following: Lifecycle stages that are available to the user, how to access the lifecycles, limitations of the lifecycles, how to transition to the next lifecycle AN14670 EdgeLock 2GO Provisioning via SPSDK for MCUs: EdgeLock 2GO is a fully managed cloud platform operated by NXP that provides secure provisioning services for easy deployment and maintenance of IoT devices that integrate NXP MCU, MPU, and EdgeLock SE05x secure elements. AN14624 EdgeLock 2GO PRovisioning via Secure Provisioning Tool (SEC) for MCUs: EdgeLock 2GO is a fully managed cloud platform operated by NXP that provides secure provisioning services for easy deployment and maintenance of IoT devices that integrate NXP MCU, MPU, and EdgeLock SE05x secure elements. AN14544 EdgeLock 2Go Services for MPU and MCU: EdgeLock 2GO is the service platform of NXP for provisioning and managing IoT devices. It lets you securely install keys and certificates into your devices, either during manufacturing or in the field, and then keep credentials up to date during the device life cycle. EdgeLock 2GO uses the security capability of each device, for optimal levels of security across your entire IoT fleet. Bluetooth Training Bluetooth Low Energy 6.0 NXP Training MCX W Series Training - NXP Community   RF Switch Comparison Absorptive/Reflective Standards Comparison ETSI / FCC / ARIB requirements BLE Channel Sounding  - Overview BLE Channel Sounding - RF Hardware BLE Channel Sounding - ANSYS Modeling Tools  BLE Channel Sounding - Antenna Prototypes Validation Measurements Equipment Wireless Equipment: This article provides the links to the Equipment that helps to the project development  Useful Links Debug probe firmware installation for the KW47-EVK and FRDM-MCXW72 This post will cover how to install the CMSIS-DAP/SEGGER J-link firmware for the KW47-EVK and FRDM-MCXW72 using NXP’s MCU-LINK installer. How to generate a Standalone IAR toolchain project from MCUXSDK application example - KWX/MCWX  Updating NBU for Wireless Examples on KW47/MCXW72This post will cover how to update the NBU firmware How to import and run demo examples with MCUXpresso for Visual Studio Code: This article gives information on how to import and run demo examples from the new SDK with ARM GCC toolchain, in MCUXpresso for Visual Studio Code. [MCUXSDK] How to use GitHub SDK for KW4x, MCXW7x, MCXW2x - NXP Community this community post provides step by step how to use GitHub SDK [MCUXSDK] GitHub SDK - Documentation for Bluetooth LE platforms - NXP Community this community post provides the documentation for BLE platforms.  The best way to build a PCB first time right with KW47 (Automotive) or MCXW72 (IoT/Industrial): In this community provides the important link to build a PCB using a KW45 or K32W148 and MCXW71 and all concerning the radio performances, low power and radio certification (CE/FCC/ICC) Workaround implementation for DCDC failure during drive strength change a DCDC failure can occur infrequently during a drive strength change to low, and the DCDC output voltage becomes greater than or equal to the current output voltage. How to use the HCI_bb on Kinetis family products and get access to the DTM mode:  This article is presenting two parts: How to flash the HCI_bb binary into the Kinetis product. Perform RF measurement using the R&S CMW270 BLE HCI Application to set transmitter/receiver test commands: This article provides the steps to show how user could send serial commands to the device. Bluetooth LE HCI Black Box Quick Start Guide : This article describes a simple process for enabling the user controls the radio through serial commands. Using HCI_VENDOR_CONFIG_TX_POWER on KW47 and MCXW72 Bluetooth LE Devices Kinetis (../45/47/43;MCX W71/72/70) & MCX W23 Power Profile Tools (including Localization):  This page is dedicated to the Kinetis (KW35/KW38/KW45/KW47/KW43) and MCX W7x (MCX W71/W72/W70) Power Profile Tools. It will help you to estimate the power consumption in your application (Automotive or IIoT) and evaluate the battery lifetime of your solution. One Wireless Connectivity Power Profile Tool KW47/MCXW72 32MHz & 32kHz Oscillation margins: this article provides the properly configuration for the Oscillation margins for the circuit. Errata ERR053377: Use Cases for Different Message Buffer ConfigurationsThis article discusses the different use cases and configuration of the errata "ERR053377: FlexCAN: Message Buffer (MB) and Enhanced RX FIFO Filter Element (ERFFEL) Memory Corruption" CAN-FD maximum baud rate on KW47 and MCXW72  This article describes the clock accuracy requirements and FlexCAN configuration needed to achieve the maximum supported CAN FD data rate of 6 Mbps on KW47 and MCXW72 devices. It explains how to use the FRO192 clock in closed-loop trim mode with a 32 MHz crystal reference and provides example code for clock and CAN FD configuration. Videos NXP Channel Sounding technology interfacing with Google Pixel 10 This is a demo showing the MCX W72 LOC board interacting with Google Pixel 10 phone using channel sounding Exploring Bluetooth Channel Sounding on FRDM-MCXW72 - Part 1: In this video, you will see step‑by‑step how Bluetooth® Channel Sounding works using NXP’s Rate2 distance‑estimation solution. Performing the demonstration includes a computer with VS Code, the MCUXpresso extension and toolchains installed, a FRDM‑MCXW72 development board and a smartphone running the BLE Hero application. Exploring Bluetooth Channel Sounding on FRM-MCXW72 - Part 2:  Concluding the demonstration of Bluetooth® Channel Sounding, part two of this presentation continues with a brief review of the testing setup and walks you through running board‑to‑board measurements
記事全体を表示
Example S32K312 ADC_IP Continuous Scan DMA S32DS36 RTD600 * ================================================================================================== * Detailed Description: * * This example shows how to implement ADC continuous scan with DMA read. * ADC1 is set to perform continuous scan of 4 channels (S10/S11/S12,S13) with DMA request enabled * for last channel S13. DMA reads respective sequential ADC data registers in one major loop. * * ADC1 channel S10 is connected to board's potentiometer, converted value is used to dim board's LED. * * ================================================================================================== * Test HW: S32K312EVB-Q172 * MCU: S32K312_172LQFP * Compiler: S32DS 3.6.3 * RTD release: S32K3_S32M27x Real-Time Drivers ASR R21-11 Version 6.0.0 * Debugger: On-Board Debugger (J40), Lauterbach * Target: Internal_FLASH * ==================================================================================================   Any support, information, and technology (“Materials”) provided by NXP are provided AS IS, without any warranty express or implied, and NXP disclaims all direct and indirect liability and damages in connection with the Material to the maximum extent permitted by the applicable law. NXP accepts no liability for any assistance with applications or product design. Materials may only be used in connection with NXP products. Any feedback provided to NXP regarding the Materials may be used by NXP without restriction.  
記事全体を表示
适用于 Yocto 1.6 的 ads7846-driver.patch <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 与 yocto 1.6(Daisy,Linux 3.10.17)一起分发的 ads7846 驱动程序不支持设备树配置挂钩。 附件是 ads7846 触摸屏驱动程序的补丁,用于支持设备树。驱动程序中还添加了钩子以忽略电压调节器配置的要求。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 与 yocto 1.6(Daisy,Linux 3.10.17)一起分发的 ads7846 驱动程序不支持设备树配置挂钩。 附件是 ads7846 触摸屏驱动程序的补丁,用于支持设备树。驱动程序中还添加了钩子以忽略电压调节器配置的要求。
記事全体を表示
2015 年飞思卡尔杯 EMEA 球队名单 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 截至 2014 年 11 月 17 日,已有 159 支球队注册参加 2015 年飞思卡尔杯欧洲、中东和非洲赛区比赛 (见附件) 团队名称以 INNOV 开头的团队为创新挑战团队 未举办飞思卡尔杯资格赛的国家的队伍可以自由选择参加比赛的地点。请联系Flavio Stiffan以确保您的选择被记录在案。
記事全体を表示
SMI-N2078 SECO-从制造到制造-缺失的环节 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 得益于新的创客运动,如今的新企业家和创新者可以快速制作原型。然而,这个看似无限可能的世界在大规模生产产品时却遇到了很大的限制,因为在概念验证和制造之间缺少一个步骤或环节。本次演讲将展示 SECO 如何通过其社区运动和委员会 UDOO 将其嵌入式专业知识与新获得的创客运动经验融合在一起,弥补创客与工业之间的差距。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 得益于新的创客运动,如今的新企业家和创新者可以快速制作原型。然而,这个看似无限可能的世界在大规模生产产品时却遇到了很大的限制,因为在概念验证和制造之间缺少一个步骤或环节。本次演讲将展示 SECO 如何通过其社区运动和委员会 UDOO 将其嵌入式专业知识与新获得的创客运动经验融合在一起,弥补创客与工业之间的差距。 智能机械和工业自动化
記事全体を表示
S32K344 - Six-step commutation control S32K344 - Six-step commutation control These examples demonstrate a a 3-phase Brushless DC (BLDC) motor control drive using a Six-step commutation control with Hall position sensor and without any position sensor (sensorless). This design serves as an example of motor control design using NXP S32K3 automotive family. Examples were designed on S32K344 Brushless Direct Current and Permanent Magnet Synchronous Motor Control Development Kit.  C-project based examples are part of MCSPTE1AK344 Development Kit Application Software. An innovative drivers set, Real-Time Drivers (RTD),are used to configure and control the MCU. It complies with Automotive-SPICE, ISO 26262, ISO 9001 and IATF 16949. Production-ready Automotive Math and Motor Control Library set provides essential building blocks for algorithm. FreeMASTER is used as useful run-time debugging tool. Application software contains:  MCSPTE1AK344_BLDC_6Step_hall_ll-. Hall sensor-based example. Detailed description of the example can be found in attachment to this article MCSPTE1AK344 - 6-step hall.pdf. MCSPTE1AK344_BLDC_6Step_sensorless_ll – Sensorless based example. Detailed description of the example can be found in attachment to this article MCSPTE1AK344_- 6-step sensorless.pdf. MATLAB Simulink based project (Motor Control BLDC Example - s32k344_mc_bldc_ebt) is build using Model-Based Design Toolbox (MBDT) and can be downloaded from NXP Model-Based Design Toolbox for S32K3xx - version 1.4.0 or newer releases.
記事全体を表示
FAQ 全ボード GPIOテスト <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> カーネル空間内でGPIOを制御するための独自のドライバを開発することも可能ですが、ユーザー空間からGPIOにアクセスするためのより簡単な方法があります。タイミング要件が問題にならない場合は、GPIO-SYSFSを使用できます。 SYSFSは、カーネル内部フレームワークの一部の機能をユーザー空間にエクスポートする仮想ファイル・システムであり、GPIOはSYSFSを通じて機能をエクスポートできるフレームワークの1つです。 GPIO-SYSFS機能は2.6.27以降のすべてのメインライン・カーネルで使用可能です。 SYSFS経由でGPIOをエクスポートするためのカーネルの構成 SYSFSでGPIOを有効にするには、次のカーネル・オプションを選択してください: デバイスドライバー --->       --- GPIOサポート             [*] /sys/class/gpio/...(sysfsインターフェース) i.MX233またはi.MX28を使用している場合、カーネルを再コンパイルした後、ltibでも自動的に実行されないため、ブート・ストリームを再度生成することを忘れないでください。 使用するピンが本当に GPIO ピンとしてアクセス可能であり、カーネルによって要求されていない(gpio_request)ことを確認してください。ピンが gpio_request された場合、SYSFS 経由でアクセスできるようにするには、カーネル内で同じピンを gpio_export する必要があります。ピンがデフォルトで GPIO として設定されていない場合、 /arch/arm/mach-XXX 内の適切なファイルで IO MUX を設定する必要があります。 ユーザー空間でのGPIOへのアクセス GPIO-SYSFS 機能を有効にした後、新しいカーネルでデバイスを起動してテストを行うことができます。 まず、テストするGPIOをユーザー空間にエクスポートする必要があります: echo XX > /sys/class/gpio/export XXは、次のアルゴリズムによって特定されます: GPIOA_[B]はエクスポートしたいGPIOです。ここで、「A」はGPIOバンク、「B」はバンク内のピンのオフセットです。 最初の利用可能なGPIOバンクが0の場合//(たとえばiMX.28)    XX = A×32 + B; それ以外の場合//最初のGPIOバンクは1    XX =(A-1)×32 + B; GPIOピンをエクスポートした後、次の場所にエクスポートされたGPIOインターフェースを確認できるようになります: /sys/class/gpio/gpioXX このインターフェースを通じて、次のようなことができるようになります: #ピンの値を読みます cat /sys/class/gpio/gpioXX/value #ピンの向きを変える > /sys/class/gpio/gpioXX/directionにエコーイン エコーアウト> /sys/class/gpio/gpioXX/direction # GPIO出力レベルの切り替え echo 0 > /sys/class/gpio/gpioXX/value echo 1 > /sys/class/gpio/gpioXX/value GPIO仮想ファイル・システムでは、一度に1つのGPIOピンしか処理できないことに注意することが重要です(コマンドごと)。 Re:FAQすべてのボードGPIOテスト <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> これは愚かな質問かもしれませんが、どのピンがgpioXXに物理的にリンクされているかを知るにはどうすればよいでしょうか?
記事全体を表示
Importing a Wrapped Key Blob Using PSA Crypto APIs on RW612 Introduction In a previous article, we demonstrated how to import an RFC3394-wrapped key blob into ELS by manually performing the following operations: Deriving NXP_DIE_KEK_SK using CKDF-SP800-108 Importing the wrapped blob with mcuxClEls_KeyImport_Async() Deleting the temporary KEK after import While this approach provides full visibility into the underlying ELS operations, applications using the PSA Crypto API can achieve the same result with significantly less code. This article demonstrates how to use psa_import_key() together with PSA_KEY_LOCATION_S50_RFC3394_STORAGE to import a wrapped key blob stored in OTP. The PSA Oracle driver transparently handles the secure key loading sequence, including KEK derivation, key unwrapping, ELS slot management, and cleanup. Prerequisites FRDM-RW612 Key blob wrapped using RFC3394 format using HSM_STORE_KEY Key blob programmed to OTP fuses using LoadKeyBlob command. Required Headers: #include "mcux_els.h" #include "psa/crypto.h" #include "mcuxClPsaDriver_Oracle_Interface_key_locations.h" #include "fsl_romapi_otp.h" Step 0 – Read the Wrapped Key Blob from OTP The example reads the blob directly from OTP memory. static psa_status_t read_blob_from_otp(uint8_t *blob_data, uint32_t blob_length, uint32_t starting_fuse_index) { status_t otp_status; uint32_t num_fuse_words = blob_length / 4u; PRINTF("Reading %d fuse words starting from index %d\n", num_fuse_words, starting_fuse_index); otp_status = otp_init(DEFAULT_SYSTEM_CLOCK); if (otp_status != kStatus_Success) { PRINTF("Error: otp_init failed: 0x%x\n", otp_status); return PSA_ERROR_HARDWARE_FAILURE; } for (uint32_t i = 0u; i < num_fuse_words; i++) { uint32_t fuse_word = 0u; otp_status = otp_fuse_read(starting_fuse_index + i, &fuse_word); if (otp_status != kStatus_Success) { PRINTF("Error: Failed to read fuse word %d, status: 0x%x\n", starting_fuse_index + i, otp_status); return PSA_ERROR_HARDWARE_FAILURE; } /* Store fuse word as 4 bytes in little-endian order */ blob_data[i * 4u + 0u] = (uint8_t)((fuse_word >> 0u) & 0xFFu); blob_data[i * 4u + 1u] = (uint8_t)((fuse_word >> 8u) & 0xFFu); blob_data[i * 4u + 2u] = (uint8_t)((fuse_word >> 16u) & 0xFFu); blob_data[i * 4u + 3u] = (uint8_t)((fuse_word >> 24u) & 0xFFu); PRINTF(" Fuse[%d] = 0x%08X\n", starting_fuse_index + i, fuse_word); } PRINTF("Blob data read from OTP successfully\n"); return PSA_SUCCESS; } Each fuse word contains four bytes.   These words are assembled into a contiguous buffer: blob_data[i * 4 + 0] = (fuse_word >> 0) & 0xFF; blob_data[i * 4 + 1] = (fuse_word >> 8) & 0xFF; blob_data[i * 4 + 2] = (fuse_word >> 16) & 0xFF; blob_data[i * 4 + 3] = (fuse_word >> 24) & 0xFF; The resulting buffer contains the RFC3394 wrapped key. Step 1 – Configure PSA Key Attributes Before importing the blob, PSA key attributes must describe how the key should be managed. The most important configuration is the key location: psa_set_key_lifetime( &attributes, PSA_KEY_LIFETIME_FROM_PERSISTENCE_AND_LOCATION( PSA_KEY_PERSISTENCE_VOLATILE, PSA_KEY_LOCATION_S50_RFC3394_STORAGE)); The PSA_KEY_LOCATION_S50_RFC3394_STORAGE location informs the Oracle driver that: The provided data is an RFC3394-wrapped key blob. The blob requires unwrapping before use. NXP_DIE_KEK_SK must be derived automatically during key loading. In this example we used an AES 128-bit key. The key type and size must match the wrapped key: psa_set_key_type(&attributes, PSA_KEY_TYPE_AES); psa_set_key_bits(&attributes, 128); Usage permissions are then assigned: psa_set_key_usage_flags( &attributes, PSA_KEY_USAGE_ENCRYPT | PSA_KEY_USAGE_DECRYPT); Finally, specify the algorithm: psa_set_key_algorithm( &attributes, PSA_ALG_ECB_NO_PADDING); Step 2 – Import the Wrapped Blob The blob is imported using a single PSA API call: psa_import_key( &attributes, blob_data, blob_length, &key_handle); For developers familiar with the low-level ELS implementation, this single call effectively replaces: derive_nxp_die_kek_sk() import_wrapped_key_blob() delete_key_from_slot() At this point, PSA stores the wrapped blob and returns a key handle: psa_key_id_t key_handle; The returned handle is subsequently used for cryptographic operations. Next Steps At this point, the wrapped key blob has been successfully imported into the target ELS key slot, and the temporary  NXP_DIE_KEK_SK  has been removed. The imported key is now available for use by ELS-protected cryptographic operations without exposing the underlying key material to application software. The next step is to validate the imported key by performing the operation it was provisioned for.  For this example, we used AES-ECB encryption: psa_cipher_encrypt( key_handle, PSA_ALG_ECB_NO_PADDING, plaintext, sizeof(plaintext), ciphertext, sizeof(ciphertext), &ciphertext_length); Step 4 – Cleanup Once the key is no longer required, destroy it using: psa_destroy_key(key_handle); This releases the PSA key object and allows the Oracle driver to clean up any associated secure resources. Unlike the low-level ELS implementation, the application does not need to explicitly manage ELS keyslots. PSA vs Direct ELS Implementation Direct ELS API PSA Crypto API Derive KEK manually Automatic Import blob manually Automatic Manage keyslots Managed by Oracle Delete temporary KEK Automatic Greater control Simpler application code Higher implementation effort Faster integration Both approaches ultimately leverage the same secure hardware mechanisms within RW612. The PSA approach simply abstracts the underlying ELS operations behind a standardized cryptographic interface.
記事全体を表示
S32K344 Hanging issue MCU: S32K344 OS: FreeRTOS S32 Design Studio: 3.4.3 Issue: MCU Hang Due to I2C Write Blocking (No Timeout) Hi Team, We are using a custom board based on the S32K344 MCU. We are facing an issue where the MCU hangs during runtime under certain I2C error conditions. We have an IMU slave device connected via the I2C interface. Occasionally, when: The IMU is not powered, or An I2C write operation fails (e.g., no ACK / bus stuck), the I2C write API does not return or enter a timeout state. As a result, the FreeRTOS task performing the I2C transaction gets stuck indefinitely, which eventually causes the application to hang. Observations: The issue occurs when the slave does not respond or the bus is held low. The I2C driver appears to block waiting for a transfer completion. No timeout or recovery mechanism is triggered at the RTOS or driver level. Request for Support: How can we add or enforce a timeout for I2C transactions on S32K344? Is there a recommended way to recover a stuck I2C bus (SDA/SCL held low)? What is the best practice for using I2C safely under FreeRTOS on S32K3 devices? Are there driver configurations or examples from NXP that handle this scenario robustly? Any guidance or references would be greatly appreciated. Thanks & Regards, Vinay Re: S32K344 Hanging issue Hi @vinaykl, You have a very old RTD. Is there a reason for it? There have been many bugs fixed between RTD 2.0.0 and current RTD 7.0.0. I assume you use the blocking APIs of the I2C driver. Use the Async transfer API along with GetStatus() and timeout instead. If the Slave device keeps holding SDA low, it can be recovered, refer to I2C user manual: Section 3.1.16 Bus clear https://www.nxp.com/docs/en/user-guide/UM10204.pdf   The RTD drivers do not have APIs for the recovery. An example is in this AN4803 I2C restore function definition  https://www.nxp.com/docs/en/application-note/AN4803.pdf Regards, Daniel
記事全体を表示
CAN based WakeUp Transrecevier TJA1465 Hi  I am using TJA1465 CAN SIC transceiver with partial networking for CAN Based Wake up i have configure this with 500kbs bitrate and ID 0x18ff21b1 for CAN wake up using partial networking using SPI. But transreceiver wake ups for other bitrate also which is not configured in the Partial networking data rate and filter configuration register (address 031h). why does transreciever wake up for bitrate also other than configured.  below is the sample code   static void tja1465_configure_can_wakeup_ext_dlc0(void) { uint8_t mode_stat,sys_stat; printf("CAN Wakeup Config Enter \n" ); tja1465_read(REG_MODE_STATUS, &mode_stat); printf("Mode Status (0x070) = 0x%02X (%s)\n",mode_stat, mode_str(mode_stat)); tja1465_write(0x031, 0x14); /* WUF ID = 0x18FF21B1 *//*0x18FF0180* MASK 0x0000304D*/ tja1465_write(0x020, 0xB1); tja1465_write(0x021, 0x21); tja1465_write(0x022, 0xFF); tja1465_write(0x023, 0x18); /* WUF ID mask (match full 29-bit ID) */ tja1465_write(0x024, 0x00); tja1465_write(0x025, 0x00); tja1465_write(0x026, 0x00); tja1465_write(0x027, 0x00); tja1465_write(0x028, 0x05); tja1465_write(0x029, 0x00); tja1465_write(0x02A, 0x00); tja1465_write(0x02B, 0x00); tja1465_write(0x02C, 0x00); tja1465_write(0x02D, 0x00); tja1465_write(0x02E, 0x00); tja1465_write(0x02F, 0x00); tja1465_write(0x030, 0xC8); tja1465_write(0x011, 0x00); tja1465_write( 0x060, 0xFF); tja1465_write( 0x061, 0xFF); tja1465_write( 0x062, 0x04); tja1465_write(0x032, 0x03); uint8_t pn_status_reg; tja1465_read(0x073, &pn_status_reg); tja1465_read(0x071, &sys_stat); printf("PN Status (0x073) = 0x%02X (CPNS: %s),CPNERRS :0x%02X\n", pn_status_reg, (pn_status_reg & 0x20) ? "OK" : "Error",(pn_status_reg & 0x40)); printf("System Status(0x071) = 0x%02X\n", sys_stat); tja1465_write(REG_MODE_CTRL, MODE_SLEEP); usleep(3000); tja1465_read(REG_MODE_STATUS, &mode_stat); printf("Mode Status (0x070) = 0x%02X (%s)\n", mode_stat, mode_str(mode_stat)); tja1465_read(REG_SYS_STATUS, &sys_stat); printf("System Status(0x071) = 0x%02X\n", sys_stat); printf("CAN Wakeup Config Exit \n" ); } Re: CAN based WakeUp Transrecevier TJA1465 Hello Vivekananda Good day! I'm going to run tests to find the error and I'll get back to you as soon as I have an answer. Have a great day and best of luck. Re: CAN based WakeUp Transrecevier TJA1465 Hello Vivekananda Can you clarify what they mean with below green sentence on ‘other bitrates’, is this about CAN FD frames? But transreceiver wake ups for other bitrate also which is not configured in the Partial networking data rate and filter configuration register (address 031h). If it’s indeed CAN FD frames, then after the wake-up please check if PNFDER =1. If so, try changing below yellow line to: tja1465_write(0x032, 0x07). This will set PNECC = 1 and CAN FD frames would not increase the error counter anymore, PNFDER should stay 0 and the device does not wake up. The Application Notes (AN14388, which can be downloaded on our page) are showing an example SPI sequence for a PN configuration for your reference (section 4.2, pages 23-24). Please take a look. I hope this information has helped you, please let me know if you need help with anything else. Have a great day and best of luck.
記事全体を表示
S32K376 整车控制器VCU – 如何在 S32DS 中实现基于 SPI 的 DIO (MSDI)? 我正在开发 S32K376 整车控制器VCU POC 板,其中 MSDI 设备通过 SPI 连接。 从原理图来看,使用了以下 MSDI 相关信号: SPI 信号:MSDI_CS、MSDI_SCLK、MSDI_MOSI、MSDI_MISO 控制/状态信号:msdi_intb, msdi_wakeb 模拟/多路复用信号:MSDI_AMUX 用于数字输入和输出的MSDI SGx / SPx 引脚 我想使用带有 S32 配置工具 (S32CT) 的 MBDT(Simulink)来实现这一目标,但我不清楚正确的软件方法。 具体来说,我需要以下方面的指导: 如何在 S32CT 中配置和使用 SPI 引脚以使其与外部 MSDI 设备配合使用 MSDI_INTB 和 MSDI_WAKEB 应如何配置(DIO 与 ICU/EXTI)并在 MBDT 中处理 如何在软件中访问MSDI 数字输入/输出(SGx / SPx) 是否有任何 MCAL 支持模式? 还是应该通过自定义 SPI 命令 + 应用级抽象来实现? MSDI_AMUX 通常应如何处理(ADC 路径/预期用途) 我没有有效的参考资料或示例来展示在 S32K376/96 整车控制器VCU & 电池管理系统 示例 POC 项目中使用 MBDT + S32CT 的流程。 请提出建议的实施方法(分步实施或分块实施) Re: S32K376 VCU – How to implement SPI-based DIO (MSDI) in S32DS? 你好@mariuslucianand 能否请您对此发表评论? 先行致谢。 BR, Petr Re: S32K376 VCU – How to implement SPI-based DIO (MSDI) in S32DS? 大家好 由于没有人回复,我尝试了很多方法,但在使用 S32K396 在同一 VCU POC 板上工作时发现,外部 MSDI 设备通过 LPSPI3 连接。但是,SPI 初始化在运行时会出现总线故障。 观察到的问题 在执行 Lpspi_Ip_Init() 时,代码在以下位置出现故障: Base->CFGR1 = PhyUnitConfigPtr->Cfgr1; 调试器观察: 实例 = 3 基地址 = 0x40364000 寄存器内容如下verid = 53248 param = 53249 cr = 53249 sr = 53249 紧随其后:BusFault: imprecise data access error HardFault escalation:在访问 LPSPI3 的寄存器时发生。 请提供以下帮助: 具体是哪些配置/设置(参见附件)不正确?或 要正确访问 MSDI I/O 引脚数据,还需要哪些额外设置/MBDT 块集? Re: S32K376 VCU – How to implement SPI-based DIO (MSDI) in S32DS? 你好 请查看以下文章,获取有关配置 SPI 外设以从 MC33CD1030 IC 获取数据的帮助: 如何:使用恩智浦 MBDT 在 S32K396BMS-EVB 上安装 MSDI MC33CD1030 请注意,本文主要介绍从 MC33CD1030 IC 发送和接收数据的 SPI 配置。有关 CD1030 的更多信息,请查阅其数据表。 顺祝商祺! 索林-班奇拉
記事全体を表示
IMX8M PLUS LPDDR4 2G互換性 ISSI IS43LQ32512A-046BLI 2GB RAM を実装してみます。キャリブレーション後、2000MHz に設定されたmemcpy SSN armv8_x32 テスト中に RAM が失敗します。 RAM を 1500MHz に設定すると、すべてのテストに合格します。 この LPDDR4 RAM を実装した人はいますか?IMX8M PLUSと全般的に互換性がありますか? i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus i.MX 8M | i.MX 8M ミニ | i.MX 8M ナノ Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@TMpieye DDR 構成ツールを使用してキャリブレーションを実行していますか?はい、そうであれば。設定ページと失敗ログファイルを共有してください。 BR Re: IMX8M PLUS LPDDR4 2G compatibility IS43LQ32512A-046BLI (ISSI 2GB LPDDR4X SDRAM) は、LPDDR4/LPDDR4X メモリの JEDEC 標準に準拠している限り、 NXP i.MX 8M Plus プロセッサと一般的に互換性があります。ただし、memcpy SSN armv8_x32 テストが 2000 MHz で失敗する (ただし 1500 MHz では成功する) という問題は珍しくなく、根本的な非互換性の問題ではなく、構成、ボード設計、またはキャリブレーションの課題から生じている可能性があります。 互換性確認 i.MX 8M Plus は、最大 4266 MT/s (2133MHz クロック) の LPDDR4/LPDDR4X メモリをサポートし、IS43LQ32512A-046BLI は NXP の仕様に準拠した最大 2133MHz (4266 MT/s データ レート) で動作します。 NXP のコミュニティ フォーラムでは、同様の ISSI LPDDR4X 部品 (例: ご使用のモデルのオートモーティブ バリアントである IS46LQ32512A-046BLA2) が、JEDEC 仕様に準拠している限り、i.MX 8M Plus と互換性があることが確認されています。ユーザーは、適切に構成されていれば問題なく実装できました。 2000MHzでのテスト失敗の潜在的な理由 NXP および組み込みフォーラムでの同様のレポートに基づきます。 タイミング/構成の不一致: i.MX 8M Plus DDR コントローラでは、RAM の SPD/データシートからの正確なタイミング パラメータ (CAS レイテンシ、tRCD、tRP など) が必要です。2000MHz では、キャリブレーションによって ISSI 部品の仕様が完全に最適化されない可能性があります (たとえば、高速では CL=32、RL=14)。1500MHz に下げるとストレスが軽減されて合格しますが、これは最適ではないチューニングを示します。 ボードデザインの問題: トレース長の不一致、インピーダンス エラー、不十分な電力デカップリングなどの信号整合性の問題により、高速動作時に障害が発生する可能性があります。オシロスコープを使用して、DQ/DQS ライン上の反射やノイズを確認します。 キャリブレーションの制限: i.MX 8M Plus は、キャリブレーションに NXP の DDR ツールを使用します。スクリプトまたは設定が Micron/Samsung 参照 (EVK で一般的) に基づいている場合、ISSI の特性と一致しない可能性があります。ISSI 固有のパラメータを使用してキャリブレーションを再実行します。 電力/温度: 2000MHz では、電流消費量が多くなると電圧低下や過熱が発生し、memcpy テスト (連続読み取り/書き込みに負荷をかける) に失敗する可能性があります。 この RAM を実装した人はいますか? はい、文書化された実装があります。 NXPコミュニティ スレッドでは、ユーザーが同様の ISSI LPDDR4X (IS46LQ シリーズなど) をインダストリアル アプリケーション用のカスタム i.MX 8M Plus ボードに統合し、微調整後に最大 2133MHz までの安定した動作を実現しています。 組み込み Linux/BSP 開発者は、Yocto ベースのビルドで ISSI パーツを使用した成功を報告していますが、512M x 32 構成 (16Gbit 密度) を処理するためにカスタム DDR init スクリプトを使用することが多いようです。 問題を解決するための推奨事項 データシートの配置を確認する: ISSI データシート (IS43/46LQ32512A シリーズ) をダウンロードし、タイミング パラメータを NXP の i.MX 8M Plus RM (リファレンス マニュアル、セクション 13.5 DDR コントローラ) と比較します。 RAM の主な仕様: 最大クロック 2133MHz、LVSTL インターフェース、1G x 16 構成 (デュアル チャネル合計 x32)。 キャリブレーションの再実行: ISSI 固有のストレス テストでは、NXP のDDR テスト ツールまたはSCFW DDR 構成ツールを使用します。 1600MHz から開始し、アイ ダイアグラムを監視しながら徐々に 2000MHz まで上げます。 U-Boot/Linux を使用している場合は、正しいタイミングでデバイス ツリー (.dtb) を更新します (例: mx8mp-ddrc-devfreq.dtsi)。 取締役会レベルのチェック: VDDQ = 1.1Vであることを確認する。VDD2 = 0.6V、クリーンなデカップリング(コンデンサをピンの近くに配置) 信号整合性シミュレータ (HyperLynx など) を使用してトレースを確認します。 熱スロットリングを排除するために、より低い温度またはより優れた冷却でテストします。 それでも失敗する場合は: コミュニティまたはチケット システムを通じて NXP サポートに連絡し、キャリブレーション ログとボードの回路図を提供してください。 比較のために、Micron MT53E512M32D2NP (NXP EVK デフォルト) などの検証済み RAM に切り替えることを検討してください。 全体的に RAMは互換性がありますが、2000MHz の障害はセットアップの問題である可能性があります。さらに詳しい情報(キャリブレーション ログやボードの回路図スニペットなど)を共有していただければ、さらにトラブルシューティングをお手伝いできます。 メッセージング アプリ経由で +8526583 (7594) に連絡し、彼から EOL ドキュメントを入手してから推奨事項を作成することをお勧めします。彼はあなたを助けることができます Re: IMX8M PLUS LPDDR4 2G compatibility ご対応ありがとうございます。 添付ファイルで設定.xlsを送信しますそしてテストログ。 Re: IMX8M PLUS LPDDR4 2G compatibility 使用済みのボードでは、3GB (MT53E768M32D2ZW-046 WTC) と 4GB (MT53E1G32D2FW-046 AAT:B) を正常に動作させています。 2000MHz の Micron LPDDR4。 Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@pengyong_zhangさん 構成ツール V 13.1 でも同じ結果になります。IS43LQ32512A-046BLIの設定が間違っているのでしょうか?正しい設定ファイル(*.dsファイル)をご提供いただけますか?当社のハードウェア設計は、LPDDR4 インターフェースに関する評価ボードの 1:1 コピーです。 敬具 トビアス Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@TMpieye 以下のリンクを使用して DDR 構成ツールをダウンロードし、2GB DRAM を構成して DDR テストを実行してください。 https://www.nxp.com/design/design-center/development-boards-and-designs/i-mx-evaluation-and-development-boards/config-tools-for-i-mx-applications-processors:CONFIG-TOOLS-IMX BR Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@TMpieye 以下の設定を使用して DDR テストを実行してください。 BR Re: IMX8M PLUS LPDDR4 2G compatibility 設定例をありがとうございます。すでにこの RAM で試しましたが、まだエラーが発生します。 Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@TMpieye 不思議ですね。DDR Config Tool v25.12 の失敗ログを共有してください BR Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@TMpieye DDR Config Tool を使用してストレス テストを実行しましたか?ログ ファイルから見ると、これは Config Tool の出力ではないようです。また、最新のツール バージョン v25.12 を使用してください。 BR Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@pengyong_zhang ストレステストには、Mscale DDR Tool 3.31 を使用します。他の設定ツールでやってみます Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@pengyong_zhangさん ストレステストのログはこちらです。4GB ISSI IS43LQ32K01S2A-046BLI でも同じ問題が発生します。 Re: IMX8M PLUS LPDDR4 2G compatibility こんにちは@pengyong_zhangさん 構成ツールでテストを実行すると、合格しました。SO、これは MSCALER ツールのツール問題のようです。多大なるサポートをいただき誠にありがとうございます!
記事全体を表示
NETC IEEE 1588 定时器软件不符合 RM 要求 在 S32ZE NETC 参考手册 " 文档标识符:S32E27NETCRM 参考手册修订版 4,2024-12-12 ",3.2.5.3.1 带漂移和误差调整的正常模式中,它声称 " 在正常运行期间,对 1588 计时器配置(例如 TMROFF_H/L)的任何更改(例如 TMR_ADD 更新除外)都需要禁用 TSN 相关功能,例如时间门调度、特定时间出发安排、直播门控和速率管制。"但是 gPTP 软件或非 NETC 设备驱动程序都不符合此规范。 GPTP_STACK RTD Re: NETC IEEE 1588 timer software does not meet the requirement of RM 我们有恩智浦的 gPTP 软件模块,对吗? 它将调用函数"EthSwt_43_NETC_CorrectPtpClk" 更新当前时间。 我说的不是"提供的有关修正定时器" 的功能。 我的问题是,当 gPTP 调用 EthSwt_43_NETC_CorrectPtpClk() 函数更新当前时间时,如何使 802.1Qbv 功能不受影响? Re: NETC IEEE 1588 timer software does not meet the requirement of RM 你好@双君竹、 ETH 驱动程序 RTD2.0.1 遵循 ASR 21-11,其中只包括一些用于时间戳的 api 函数,如 因此,我认为他们没有提供你所说的修正定时器的功能。似乎 ASR23-11 将支持有关修正计时器的功能,或者 gPTP 如果需要在 ASR21-11 中使用这些功能,则必须提出更改要求的请求。 顺祝商祺! Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM 感谢您的关注。正如您所说,"驱动程序目前只支持从 TMR 寄存器获取当前定时器,不支持配置" ,我不明白。 用 gPTP 软件更改 OFFSET 寄存器如何?我认为 gPTP 软件肯定需要更改 OFFSET 寄存器。我的问题是,当 gPTP 软件试图更改 OFFSET 寄存器时,如何跟进 RM,以保持 TSN 功能(例如 802.1Qbv 功能)的顺利运行? Re: NETC IEEE 1588 timer software does not meet the requirement of RM 你好@双君竹、 我来回答 NETC 司机的这个问题。 -针对ZE用上市的最新版本是继RM rev 3之后的RTD 2.0.1,据我所知,下一个版本RTD 2.0.2仍遵循RM Rev 3。但是,如果有任何关于 RM 版本的更新,SW 团队会开票检查新旧 RM 之间的变化。我想他们能察觉到这种变化。 - 据我所知,直到现在,驱动程序支持的时间戳都是默认计数 TMR_CTRL[TE] = 0,而 EthEnableFreeRunningTimer 功能刚刚添加到 RTD 2.0.1,可在 1588 定时器 TMR_CTRL[TE] = 1 中工作。当前定时器将从 1588 寄存器 TMR_FRT_L/H 中获取,但这里似乎存在一个错误,因为我没有在任何地方设置 TE(详情请参见票据:ARTDCC1-593)。总之,到目前为止,驱动程序只支持从 TMR 寄存器获取当前定时器,而不支持对其进行配置。如果用户想更改 1588 寄存器配置,就会出现你所说的情况。 顺祝商祺! Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM 你好@双君竹、 您的意思是,在更改 1588 寄存器列表之前停止 TSN 功能,对吗? 我看到当前的驱动程序不支持停止 TSN 的功能。如果要禁用 TSN 中的每个功能,似乎需要删除每个表中的条目。例如 - 费率策略:Netc_EthSwt_Ip_DeleteRatePolicerTableEntry(); - Netc_EthSwt_Ip_DeleteStreamGateControlListTableEntry(); -EthSwt_43_NETC_StopTas(); 顺祝商祺! Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM 你好@双君竹、 在我看来,问题不仅在于启用了多少 TSN 功能,因为如果客户使用 ASR 上下文,这些功能在预编译时会通过宏启用/禁用,但也会在每个功能中启用/禁用。大家都知道,每个功能 Rate policing、流闸......都是通过下表控制的: 如果用户只是在配置工具中配置了元素,那么在禁用此功能时,SW 团队可以控制删除多少带有条目 ID 的条目。但是,如果用户通过调用函数来添加元素,那么 SW 就无法知道。但我认为用户可以在自己的应用程序中进行控制。也许我错过了一些东西,但我知道TSN将引用计时器值,因此在更改计时器配置之前将其停止并重新开始以获取新的计时器值是有意义的。我相信 SW 团队在分析该票据时会有深刻的见解。 顺祝商祺! Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM 你好@双君竹、 如果您不再了解 ETH 驱动程序,请将 RTD 从本主题中删除,以便 gPTP 的人可以回答您的问题。 顺祝商祺! Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM 您好, 在 gPTP 更改计时器偏移寄存器之前,我并不想禁用 TSN 功能。这是 NETC RM 的要求。 客户要求 NXP 提供符合 RM 规范的官方解决方案:如何禁用 TSN 功能,即在这种情况下,IEEE802.1Qbv客户认为这应该由恩智浦提供,因为这是硬件要求和与硬件相关的编码。 顺便说一句,我认为你的建议需要精心设计。特别是对于 802.1Qbv,如何使应用流量不受 gPTP 同步操作的影响。例如,某些流量是否可能会延迟一个 Qbv 计划周期? 谢谢! 杰夫 Re: NETC IEEE 1588 timer software does not meet the requirement of RM 您好, 是的,我还有一个问题。请帮助检查如何从以太网驱动程序的角度禁用/重新启用 802.1Qbv。并请帮助分析这种操作是否会导致 802.1Qbv 计划周期中的一个关键流量延迟? 谢谢! 杰夫 Re: NETC IEEE 1588 timer software does not meet the requirement of RM 您好, 感谢您的大力帮助。 请允许我为 AUTO 客户强调一件非常重要的事情,即当他们使用 TSN IEEE802.1Qbv 功能时,当然也需要根据 802.1Qbv 时间同步要求启用 gPTP。 他们担心 gPTP 是否会影响一个 802.1 Qbv 时隙内的关键流量。我们(恩智浦)需要澄清这一点,并提供如何做到这一点。这是一个非常专注和明确的要求。这是一个很好的例子或用例,可以让你了解情况。 是的,我们不知道客户启用了多少 TSN 功能。但是,对于每个可能使用的人,我们都需要一个解决方案。客户可以根据自己的使用情况做出正确的选择。 谢谢! 杰夫 Re: NETC IEEE 1588 timer software does not meet the requirement of RM 你好@双君竹、 在我看来,ETH 驾驶员的这一要求很难得到满足,因为其官方职能就是停止 TSN 的运行。如你所见,要禁用端口门时间表,只需要 RESET 位时间门启用 PTGSCR[ TG E] 即可。但对于某些 TSN 功能(如费率策略),该功能是根据该表中的元素启用/禁用的。但是从ETH来看,我们不知道该表中添加了条目来删除或更新元素以禁用它们,上层可以更好地处理这个问题。因此,我在之前的答复中建议调用函数删除每个表中的条目。 如果用户没有启用选项功能:速率 Policing、流闸控制列表......,可以使用函数EthSwt_43_NETC_StopTas()禁用 TSN。 总之,我创建了 ARTDCC1-607 票据,您可以关注它以获得 SW 团队的分析,以防我遗漏了什么。而且 RM Rev4 尚未适用于 RTD 版本。如果您对 ETH 这个主题没有更多的了解,请告诉我,我会把这个案例交给 gPTP,让他们继续从他们的角度回答您的问题。 顺祝商祺! Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM 你好@双君竹、 我看到 802.1 Qbv 功能同时支持 NETC 和交换机。因此,您可以通过以下方式配置该功能: - Eth_NETC: - 端口开关: 这些功能是 用于 ETH_NETC: - Eth_43_NETC_StartTas() - Eth_43_NETC_StopTas() 用于端口交换机: -EthSwt_43_NETC_StartTas() -EthSwt_43_NETC_StopTas() 对于这个问题:" 从我的角度来看,分析这种操作是否会导致 802.1Qbv 计划周期 " 中的关键流量延迟,因为你可以看看启用/禁用此功能的 netc/portswt_ip_configportTimegateScheduling () 函数,要禁用此功能,只需要 RESET 一点但启用此功能,需要启用门禁时间并设置门禁时间表。这次可以测量。 我理解您的意思是"802.1Qbv 计划周期之一" 是指网关控制列表的执行时间应重复,对吗?如果是,则可以进行配置。 顺祝商祺! Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM 您好, 看来你还没明白我的问题。请给我更详细的描述。假设客户有一个 Qbv 配置,它处于运行状态,参数如下: 1. 周期时间为 10ms 2. 在一个 10 毫秒的时间段内,有两个时隙,每个时隙 5 毫秒。换句话说,闸门列表中有两个条目。 3.假设在第一个时隙开放时,NETC 正在传输关键帧。此时 gPTP 开始更新当前时间,根据 RM 的要求,客户需要禁用/重新启用 802.1Qbv。 4.802.1Qbv 重新启用后,NETC 硬件可能会继续打开时隙 1,或进入门列表第 2 项,或等待新的 Qbc 计划周期。 如果硬件进入第 2 个条目,则表示 NETC 队列中的关键帧将在下一个 10 毫秒周期内发送。这可能会造成严重的延误,影响应用。 5.客户询问如何避免这种情况。换句话说,如何平稳地禁用/重新启用 Qbv,以减少对应用程序的影响。 希望这能让你明白。 谢谢! Re: NETC IEEE 1588 timer software does not meet the requirement of RM 您好, 除了我在之前的回复中提到的两个功能外,我没有看到其他启用/禁用 TAS 的方法。在我看来,当禁用时间门控制时,它的所有功能也会被禁用,如时间间隔、周期......。禁用和启用 TAS 之间的时间间隔,包括完成更新 gPTP 定时器的时间。启用 TAS 后,基准时间将根据当前时间更新。除非新的基准时间 = 下一个旧的间隔时间,否则无法满足您的要求。 我对此没有更多的了解,我也在上述票单中更新了这个问题,以便 SW 团队对您的情况提出建议。 顺祝商祺! Nhi
記事全体を表示