mex 文件的 CLI 您好， 我是 S32DS 的新手，我的项目包括一个 .mex锉刀据我所知，我需要打开 .mex使用 " S32 配置工具 " 文件然后单击 " ConfigTools " 税务摊销收益下的 " 更新代码 " 以生成驱动程序配置。 现在，我想在基于 CLI 的服务器电脑中也使用它。我想知道这个过程的指令是什么？ 预先致谢 Re: CLI for mex file 你好、 S32DS IDE 中有如何从现有 .mex 生成代码的指南归档并版本项目。转到帮助 -> 目录，在搜索行中输入命令行。 Re: CLI for mex file 谢谢@jiri_kral

[S32G2][RTD][Crypto] 非同期モードでのECC SignRequest こんにちは、チーム 同期モードでECCベースのSignRequest()が呼び出されると、 Crypto_Hse_SignRequest()内には、同期モードで呼び出された場合に (r+s) のアウトレングスを 2 倍にする次のような行があります。 ただし、非同期モードで呼び出された場合、同じ操作を実行するコードは表示されません。 この分析が正しいかどうかを確認してください。 BR、 ハンス 優先度: 高 RTD SECURITY_CRYPTO 出典: 直接お客様 Re: [S32G2][RTD][Crypto] ECC SignRequest in Async mode ハンスK これは Crypto ドライバのバグのようです。 この点について開発チームに問い合わせるチケットを発行します アップデートについては後ほどお知らせします Re: [S32G2][RTD][Crypto] ECC SignRequest in Async mode 開発チームにチケットhttps://jira.sw.nxp.com/browse/FWCRYPTO-589を作成しました

PCIe 中如何模拟 PCI 传统中断，Linux 内核又如何处理 PCI 传统中断？ 在 PCI 世界中，PCI 的传统中断已渐成历史，而在 PCI Express 中，我们拥有更高效的 MSI 中断，已在各类应用中得到广泛应用。然而，传统中断仍主要用于向后兼容性和启动支持。 传统中断 [INTx] 曾是 PCI 中的物理信号，但 PCIe 设备没有物理 INTx 引脚。因此，为了支持这些传统中断，PCIe 在逻辑上对其进行了模拟，几乎相当于一种虚拟的 INTx 机制。我们将探讨这些中断在 PCI Express 中的实现方式，以便开发人员和爱好者能够按照本指南进行实践。本博客包含以下议题：1.为什么我们需要关注 PCIe 中的传统 INTx 风格中断？ 系统概述 PCIe中如何实现INTx传统中断？ 在 iMX8MM 上启用和测试 INTx 仿真 为什么我们需要关注 PCIe 中的传统 INTx 风格中断？ 以下是为什么即使在今天，了解传统 INTx 中断也很重要的一些原因：- 许多操作系统、驱动程序和应用程序最初都是为 PCI 设计的，并期望使用 INTx 类型的中断。它们可能不支持 MSI/MSIX 当 PCIe 设备用于需要传统 PCI 行为的系统中时，INTx 仿真可确保该设备仍能以旧方式发出中断信号。这样可以避免破坏不支持 MSI/MSI-X 的旧软件堆栈。 作为备用机制，如果无法分配 MSI/MSI-X（由于资源限制或配置问题），INTx 仿真将非常有用。 系统概述   Figure. 1图 1   被测系统包含以下元器件：- 硬件元器件：- iMX8MM EVK 板 - i.MX 8M Mini 评估套件 | NXP 半导体 iMX95 19x19 EVK - i.MX 95 应用处理器系列 | NXP 半导体 软件元器件：- GitHub - nxp-imx/linux-imx：i.MX Linux 内核 iMX95 RC 上的 Linux BSP - 6.6.3 iMX8MM EP 上的 Linux BSP - 6.1.55 如图 1 所示，系统由 iMX8MM EVK 和 iMX95 19x19 EVK 组成，通过 M.2 Key E PCIe 桥背靠背连接。 iMX8MM EVK 将作为 PCIe 终端，而 iMX95 EVK 将作为 PCIe 根复合体。 iMX95 <------> iMX8MM [RC]                    [EP] 要按照上述配置设置，请关注这个博客—— 在 iMX95 Toradex 板和 iMX8MM EVK 上启用 PCIe 端点框架 - NXP 社区 之后，你就能通过 PCI 端点测试框架成功触发 iMX8MM 与 iMX95 EVK 之间的 PCIe 交易。 通过这种设置，我们将演示 PCIe EP[iMX8MM EVK] 如何向 PCIe RC[iMX95 EVK] 发送传统 INTx 中断。我们还将在 linux-imx 源代码的 linux 驱动程序中追踪这些中断的来源。 PCIe 中是如何实现 INTx 传统中断的？ PCI Express 支持 PCI 本地总线规范中定义的 PCI 中断。它包括 PCI 配置空间的中断引脚和中断线路寄存器。PCIe 设备支持这些寄存器以实现后向兼容性。因此，实际的中断信号使用带内信息，而不是物理引脚。 在 PCIe 中，根据规范定义了两种类型的消息： Assert_INTx 和 Deassert_INTx，用于模拟 PCI INTx 信号 x -> A/B/C/D 这些消息行动为“虚拟线”，用于在链路上发出中断信号。这些以消息形式的“虚拟线”到达“根复合体”，然后被映射到系统中断控制器。这意味着当 RC 接收这些带内“虚拟线”消息时，它会已翻译成适当的硬件中断，发送到 CPU。 注意：PCI Express INTx 仿真到系统中断的映射纯粹是实现特定的。与物理中断信号类似，INTx 仿真机制可能引发虚假中断，这必须由系统软件处理。 在 iMX8MM 上启用和测试 INTx 仿真 在官方 linux 工厂内核上，尚不支持传统中断。这篇博客附带了一个压缩文件，其中包含用于在 PCIe 中使能传统中断的补丁。它有 3 个文件：- 1.legacy_intx_tested_imx8mm_patch_1 legacy_intx_tested_imx8mm_patch_2 README 关于如何应用补丁的说明已在 README 文件中说明。如果你遇到任何问题，欢迎私信我。 长话短说，以下是在 Linux 中启用 PCIe INTx 仿真的步骤： 1. 刷入默认的 iMX8MM 6.1.55将 wic 镜像写入板，并确保它能启动到 Linux 系统。 2. 获取 linux-imx 仓库 [检出分支 lf-6.1.y] 3. 在 Linux 源代码上应用补丁。 4.创建内核，然后将 "arch/arm64/boot/Image "通过 scp 传播到板。使用该 "镜像 "和 “imx8mm-evk-pcie-ep.dtb” 启动板。 如果您发现任何问题，请随时参考本博客。在 iMX95 torradex 板和 iMX8MM EVK 上启用 PCIe 端点框架 此时，在 PCIe EP iMX8MM 上运行的内核能够向 PCIe RC[iMX95] 发送 INTx 中断。下面是测试方法： 1. 确保 iMX95 RC 通过 M.2 与 iMX8MM EP 连接。它们都已启动，且 iMX8MM 在 iMX95 上作为 PCIe 端点可见。在 iMX95 上执行“lspci”，应该会看到“未指定类”条目。 2。在 imx95EVK RC 上，执行以下 2 条命令来测试 IntX 仿真：-a。 pcitest -i 0 b.pcitest -l 控制台输出：- root@imx95evk:~# pcitest -i 0 设置 IRQ 类型为旧版：确定 root@imx95evk：~# pcitest -l 旧版 IRQ：确定 'pcitest -i 0' 配置 RC 以处理遗留 INTx 中断。因此，ioctl 调用将被发出 'PCITEST_SET_IRQTYPE'：   在 drivers/misc/pci_endpoint_test.c中按如下方式处理   Figure. 2图. 2 arg 为 0 表示 IRQ_TYPE_LEGACY 请看下面的代码段，它显示了所有的起始位置： -   Figure. 3图 3 在pci_endpoint_test_release_irq内部   Figure. 4图 4   test->在我们的例子中，num_irqs=16，因为在终端上： echo 16 > functions/pci_epf_test/func1/msi_interrupts pci_irq_vector 用于返回与 MSI 中断向量 0–16 对应的 Linux IRQ 号 然后，它使用 devm_free_irq 释放那些 IRQ，以便可以重新分配。 此函数内部使用了free_irq，该函数会移除一个中断处理程序 如果该中断线不再被任何驱动程序使用，则会被禁用。 在共享 IRQ 上，调用者必须确保在调用此函数之前禁用其驱动的卡上的中断。   在pci_endpoint_test_free_irq_vectors内部 它调用 pci_free_irq_vectors [drivers/pci/msi/api.c]，用于： 撤销中断向量的分配，以及此前通过 pci_alloc_irq_vectors_affinity() 或 pci_alloc_irq_vectors() 所完成的设备 MSI/MSI-X 启用。 注意：需要理解的是，在 PCI 端点测试驱动中，在分配 IRQ 向量并请求传统 INTx 中断之前，我们会释放已分配的 MSI 中断并取消与之关联的向量。在此过程中，我们将禁用 MSI 中断。这是因为根据 PCIe 规范，MSI 和 INTx 是互斥的。尝试同时启用 MSI 和 INTx 会是一个有趣的练习，以检查会发生什么。如果你测试过这个功能，请在评论区告诉我。   然后，在 pci_endpoint_test_alloc_irq_vectors 内部 Figure. 5图 5   pci_alloc_irq_vectors 为旧版 INTX 中断分配中断向量。在内部，这会为 CPU 核心 0 创建一个 CPU 亲和掩码，然后调用 pci_intx 来启用传统中断，通过读取和写入 PCIe 配置空间：- Figure. 6图 6   在 pci_endpoint_test_request_irq Figure. 7图 7   pci_irq_vector 分配一个 Linux IRQ 号，该 IRQ 号传递给  devm_request_irq -> devm_request_threaded_irq devm_request_irq 在 Linux 内核中是设备管理资源分配 API 的一部分。其主要作用是通过自动管理 IRQ 资源的生命周期来简化设备驱动程序的中断请求处理。它只需为 IRQ 号注册一个中断处理程序。它将 IRQ 资源与设备的生命周期绑定。当设备断开或驱动程序卸载时，内核会自动释放 IRQ   它会传递一个带有 IRQF_SHARED 标志的处理程序“pci_endpoint_test_irqhandler”。当有 INTx 中断发生时，将调用该处理程序。 IRQF_SHARED -- 使多个设备共享一条中断线路 注：讨论 Linux IRQ 子系统不在本博客的讨论范围之内，所以如果您对内核 API 感到不知所措，也不必担心。我们将在下一篇博客中讨论这个问题。 现在我们对在 PCIe 中启用 INTx 时幕后发生的事情有了一些了解。 'pcitest -l'会通过触发信号来运行传统的 IRQ 测试，如果一切正常，则会返回 OKAY。如果不是，则返回 NOT OKAY 执行上述操作后，PCIe RC 会向 pcie 链路上的 iMX8MM EP 发送 “COMMAND_RAISE_LEGACY_IRQ” 命令。EP 在获得该命令作为其处理器的一部分时，“pci_epf_test_cmd_handler” 调用 “pci_epf_test_raise_irq”   Figure. 8图 8   Figure. 9图 9 pci_epc_raise_irq 最终调用补丁中的__dw_pcie_ep_raise_intx_irq Figure. 10图 10 这将发送 PCI_CODE_ASSERT_INTA 信息，然后延迟，再发送 PCI_CODE_DEASSERT_INTA。这两种报文的路由类型都是 PCI_MSG_ROUTING_LOCAL，即报文被路由到同一设备内的特定功能或交换机。与需要目标地址的内存事务不同，INTx 报文没有目标地址。 简单地说，就是"Route this to my local Root complex". 。   Figure. 11图 11 然后 它到达根复合体 iMx95。从那里它使用共享外设有线中断到达中断控制器 [GICv3]。GIC 通知其中一个 CPU 内核来处理中断。在我们的例子中，CPU 0 将对其进行处理，因为我们已将其关联性设置为 CPU 0。最后，将在 RC 的端点测试框架中调用 pci_endpoint_test_irqhandler 。 Figure. 12图 12 以下是中断到达 GIC 后的顺序   Figure. 13数字 13   如果你将 JTAG 连接到 iMX95EVK 板，你实际上可以在 linux 中跟踪处理旧版 INTx IRQ 时的调用：－ Figure. 14图14 每次使用 "pcitest -l" 触发传统中断测试时，执行'cat /proc/interrupts'，可以观察到路由到 imx95 上 GIC 的中断情况。 在 INTA 的情况下，'cat /proc/interrupts' 的输出结果如下： Figure. 15 图15   对于负责处理中断的 CPU0，您会看到其对应的数字 3 会在每次触发传统中断测试时递增。它表示 CPU 核心 IRQ 编号的中断生成次数 电平 - 中断类型 224是中断请求号。 //测试 INTA、INTB、INTC 和 INTD 单功能设备仅支持 1 个 INTx 中断[在 PCIe 情况下为模拟中断] 要使用 INTB、INTC 或 INTD 在 drivers/pci/controller/dwc/pcie-designware-ep.c Figure. 16图 16   函数 __dw_pcie_ep_raise_intx_irq 的第三个参数。 0 = INTA 1 = INTB 2 = INTC 3 = INTD 根据上述映射进行修改 In drivers/pci/endpoint/functions/pci-epf-test.c   Figure. 17图 17   您可以更改test_header的interrupt_pin成员 PCI_INTERRUPT_INTA = INTA PCI_INTERRUPT_INTB = INTB PCI_INTERRUPT_INTC = INTC PCI_INTERRUPT_INTD = INTD -- 监控 INTA 的中断 Figure. 18图 18 --INTB 的监控中断 Figure. 19图 19   -- 监控 INTC 中断 Figure. 20图 20   --监控 INTD 的中断 Figure. 21图 21 从以上片段中，您一定已经注意到只有核心 0 处理 INTx IRQ。这是因为 cpu 关联掩码设置为 1，这意味着 cpu 内核 0。 在 kernel/irq/affinity.c 中   Figure. 22图 22 传统中断的 iRQ 掩码设置为 1，表示核心 0。 本博客就到这里。文章内容较长，涵盖了许多细节。但如果您感到有些复杂，不必担心。随着您开始实践 PCIe 和 IRQ Linux 子系统，理解会逐渐变得清晰。如对本文主题有任何疑问，欢迎随时通过 DM 或电子邮件与我联系。下次见。   在 PCI 世界中，PCI 的传统中断已渐成历史，而在 PCI Express 中，我们拥有更高效的 MSI 中断，已在各类应用中得到广泛应用。然而，传统中断仍主要用于向后兼容性和启动支持。传统中断 [INTx] 曾是 PCI 中的物理信号，但 PCIe 设备没有物理 INTx 引脚。因此，为了支持这些传统中断，PCIe 在逻辑上对其进行了模拟，几乎相当于一种虚拟的 INTx 机制。我们将探讨这些中断在 PCI Express 中的实现方式，以便开发人员和爱好者能够按照本指南进行实践。本博客包含以下议题：- 1. 为什么我们需要关注 PCIe 中的传统 INTx 风格中断？ 2. 系统概述 3. INTx 传统中断在 PCIe 中是如何实现的？ 4. 在 iMX8MM 上启用和测试 INTx 仿真。 IMX95EVK

mxc_isi.0とneoisp-input0間のリンクを有効にする方法 RAWカメラ(OS08A20)で撮影した画像をHDMI出力したい。UG10215 を読むと、RAW カメラからの画像は mxc_isi.0 を通過して NEO-ISP に入力され、そこで RGB/YUV に変換CANことがわかります。ただし、mxc_isi.0 と neoisp-input0 間のリンクはデフォルトで無効になっているため、ユーザーが手動で有効にする必要があります。 mxc_isi.0 と neoisp-input0 間のリンクを有効にする方法を教えてください。 Re: How to enable the link between mxc_isi.0 and neoisp-input0 こんにちは、 OS08A20 RAWカメラは、ISIインターフェース（mxc_isi.0）を介してi.MX8MPプロセッサに接続できます。しかし、UG10215 で指摘されているように、mxc_isi.0 と neoisp-input0 間のリンクはデフォルトで無効になっており、手動で有効にする必要があります。 このリンクを有効にするには、デバイス ツリー ソース (DTS) ファイルを変更して、これらのコンポーネント間の接続を適切に構成する必要があります。このプロセスには以下が含まれます。 1. Linux BSPソースコードからボードのDTSファイルを見つけます 2. ISIノードとNEO-ISPノード間の接続を追加または変更する 3. データフローに適したポート構成を確認する 参考までに、ISP 構成を示す Linux BSP の imx8mp-evk-basler.dts や imx8mp-evk-dual-basler.dts などのサンプル デバイス ツリー ファイルを調べることができます。 ISI（Image Sensing インターフェース）はRAWデータをキャプチャできますが、それを単独でRGB/YUVに変換することはできません。そのため、ISP には RAW データを処理して表示可能な形式に変換する機能があるため、NEO-ISP への接続が必要になります。 これらのデバイス ツリーの変更を行った後、デバイス ツリーを再コンパイルし、システムを更新して新しい接続を実装する必要があります。変更されたデバイス ツリーにより、データが mxc_isi.0 から neoisp-input0 に正しく流れるようになり、RAW カメラ データが HDMI に出力される前に ISP によって処理されるようになります。 よろしくお願いします。 Re: How to enable the link between mxc_isi.0 and neoisp-input0 @Bio_TICFSL 申し訳ありませんが、デバイスツリー名を間違えました。正しい名前はimx95-19x19-verdin-os08a20-isp-lt8912.dtbです Re: How to enable the link between mxc_isi.0 and neoisp-input0 @Bio_TICFSL アドバイスありがとうございます。私の環境は次のとおりです: ボード: i.MX95 Verdin 評価キット デバイスツリー: imx95-19x19-verdin-ox03c10-isp-lt8912.dtb ISI と NEO-ISP を接続するためにデバイス ツリーを変更してみましたが、問題は解決されませんでした。 私が行った変更は次のとおりです。 NEO-ISPを指すisi@4ad50000のポート@3にエンドポイントを追加しました ISIを指すisp@4ae00000のポート@0にエンドポイントを追加しました 変更は間違っていますか? よろしくお願いいたします Re: How to enable the link between mxc_isi.0 and neoisp-input0 NXPコミュニティに以下の内容を投稿したいと思います。デバイス ツリーの変更に間違いはありますか?

HSE concept Hi NXP, Is the synchronization taken care internally for accessing the HSE from M7 and from A53 in parallel? Are they completely separated? If there is usage of the HSE as per SHE specification on M7 and usage of the HSE as per pkcs11 on A53 can they in theory access each other keys (use same keys for some cryptography)? Can we provision key with SHE but use it on other partition? Custom board using s32g274 Regards, anpa Re: HSE concept Hello, @anpa711  Thanks for your post. 1. Typically, the M7 part will access the HSE via one MU, while A53 part may access the HSE in parallel via another MU, the HSE will handle these requirements base on its internal logic, it is transparent to the users.  2. In HSE, the SHE keys is with HSE_KEY_TYPE_SHE, while the common operation may be with HSE_KEY_TYPE_AES, they are different types in HSE, and the SHE operation could only be provisioned via SHE services only,  exporting a key of type HSE_KEY_TYPE_SHE is not possible. BR Chenyin Re: HSE concept Hello, @anpa711  Thanks for your reply. Yes, it is possible. BR Chenyin Re: HSE concept Hello, @anpa711  Thanks for your reply. 1. From S32G perspective, there is only a SHE based secure boot demo provided, included in the HSE_DEMOAPP,  which could be found from the HSE FW download page in your NXP account. 2. For S32K part, sorry that I am not very familiar with it and the replies should be provisioned by my colleague that response to this board: https://community.nxp.com/t5/S32K/bd-p/S32K BR Chenyin Re: HSE concept Hi  chenyin_h, Thx this looks than good. Do you provide with your MCALs for s32K and s32g some key provisioning demo/test as per SHE specification (we are using EB Autosar stack plus your MCAL) or in some other form? Regards, anpa Re: HSE concept Hi chenyin_h, Thx for answer. 1. OK understood, we dont need to do any synchronization I guess 2. I didnt meant to extract the key I meant the following use case. With SHE spec I provision AES key to slot 8. When this key exist using this key on A53 side to decrypt/encrypt using pkcs11. Is this possible? Regards, anpa

S32K144 CAN1 您好， 我有一个 S32K144 EvalBoard（版本 C），我正在尝试使用 CAN1，因为我还有另一块带有 CAN 收发器的板。 我的 Evalboard 通过 USB 与电脑连接。 CAN1_RX (PTA12 (J6_16)) 和 CAN1_TX (PTA13 (J6_14)) 连接到 SBC (TLE9471) 的 RX/TX。 我使用了 FlexCAN 示例，更改了所有 CAN0 -> CAN1，还更新了引脚配置（使用 PTA12/13 代替 PTA4/5）。 然后每隔 500ms 调用函数发送 CAN 消息 (FLEXCAN1_transmit_msg() ) 现在我有两个问题： 1) 重启程序后，程序在 CAN 初始化时崩溃 for(i=0; i<128; i++ ) { /* CAN1: clear 32 msg bufs x 4 words/msg buf = 128 words */ CAN1->RAMn[i] = 0; /* Clear msg buf word */ } DefaultISR: b DefaultISR .size DefaultISR, . - DefaultISR 当我注释掉这一部分时，它不会崩溃。 2) 我在 PTA12 和 PTA13 上安装了一个逻辑分析仪。但我看不到任何信号。 我预计每隔 500 毫秒就会在总线上看到一条 CAN 消息。或者至少在逻辑分析仪上看到一些信号 是否有说明如何正确初始化 CAN1？ 通过 USB 使用 CAN0 的 5V 电压是不可能的，对吗？ Re: S32K144 CAN1 嗨，@john_2、 首先，能否请您介绍一下您使用的 FlexCAN 示例？我想您指的是AN5413: S32K1xx 系列 Cookbook。另外，您能否确认 TLE9471 是否设置为正常模式并正确供电？ 1) CAN1 实例的时钟是否正确，是否处于冻结模式？此外，CAN1 只有 16 MB，因此您需要清除 64 个字，而不是 128 个字：Re：为什么 FlexCAN init 在清除 RAMn 时停止？- 恩智浦社区。 2) 社区共享了一个示例例程，不过他们通过短接 Tx/Rx 测试了通信：已解决：CAN1 在 S32K144 中不起作用 - NXP 社区。 通过 USB 使用 CAN0 的 5V 电压是不可能的，对吗？ 没错，EVB 需要 12V 才能连接 CAN，但是，这是针对板载收发器的。对于 CAN1，您需要配置外部收发器或将引脚穿过板自带的 TJA。 致以最诚挚的问候， Julián

关于 FEE 占用时间的问题 你好，团队 请问 K3 的 FEE 实施时间？ 客户询问 FEE 的 K3 性能时间，例如，写入或擦除 1 个扇区大约需要多长时间。 我认为这些信息包含了 QualityPackage 的 RTD_FEE_Profilereport，如下所示。 不过，我没能赶上下表。 能否告诉我如何理解/使用下表？ 谢谢！ 优先级：中等 RTD Re: Question about FEE taking time 你好@Nhi_Nguyen 以下内容来自竞争对手。 这只是个例子 那么，就 K3 而言，数据是否不可用？ 我想我也可以测量我这边的数据，但我希望检查的是恩智浦的数据，而不是我这边的数据。 谢谢。 谢谢。 正常情况（无扇区擦除/回收） 写入费（1 个周期）：10 毫秒（包括计划等待） Fee_MainFunction (6 个周期)：6 × 10 毫秒 = 60 毫秒 实际写入时间：（区块头 16 字节 + 数据 4 字节）= 20 字节 → 20 字节 ÷ 4 字节 = 5 次写入（页面大小 = 4 B） → 5 × 60 μs = 300 μs = 300 μs = 0.3 毫秒（最大情况，1 页硬件写入时间：60 μs） 总时间：（Fee_Write (1 周期) + Fee_MainFunction (6 周期)× 10 ms + Write (0.3 ms) = (1 + 6) × 10 ms + 0.3 ms = 70 ms + 0.3 ms =70.3 ms (最大情况) Re: Question about FEE taking time 你好@Luke_Chun、 现在是执行该功能的时候了： 正如我之前所说，执行写任务的时间取决于多个因素：频率、缓存、页面大小、块大小......并且需要测量（Fee_Write + loop of (Fee_MainFunction + MemAcc_MainFunction + Getstatus())），据我所知，我们没有针对此请求的报告。我想你可以尝试通过代码包中附带的费用示例来衡量这一点。 顺祝商祺！ Nhi Re: Question about FEE taking time 你好@Nhi_Nguyen 对不起，我的问题太长了。 然而，我并没有赶上这件事。 其中的 Fee_GetStatus()是什么意思？ 是否只是写入后的更新时间？ 是 "0.052usec= 写入时间 +Fee_GetStatus()"？ 如果没有，能否告诉我写作时间？ 还有一个问题是 请问培训文件是什么？ 谢谢！ Re: Question about FEE taking time 你好@Luke_Chun、 根据我在上次回复中发送给您的培训文档的描述，Fee_GetStatus() 函数的最大执行时间为 0.052usec。该函数只是读取全局变量 Fee_eModuleStatus。 顺祝商祺！ Nhi Re: Question about FEE taking time 你好@Nhi_Nguyen 感谢您的更新。 所以，下面的说法是正确的，明白吗？ 如果写入 8 字节，则最大值为 0.052usec... 是这样吗？ 谢谢。 Re: Question about FEE taking time 你好@Luke_Chun、 我询问了测试人员。他们说，理想情况下，用于运行分析的测试应该是功能性的，将在测试规范中列出，但是有些模块不遵循这一点，他们创建了一些仅用于运行分析的测试，这导致这些测试没有在测试规范中列出。今后将对此加以改进。目前，我还没有办法公开这些测试。但从我的角度来看，你可以理解时间值只是用来执行函数的。 顺祝商祺！ Nhi Re: Question about FEE taking time 你好@Nhi_Nguyen 感谢您的分享，但 Ts 中没有关于 2XXX 的内容。 我可以再问一次测试用例（我的）吗？ 谢谢！ Re: Question about FEE taking time 你好@Luke_Chun、 测试用例和测试服是为特定配置和目的而创建的。这些都是测试方使用的。它们是由质量代码包中的文档 RTD_FEE_TS.pdf 描述的。 顺祝商祺！ Nhi Re: Question about FEE taking time 你好@Nhi_Nguyen 感谢您的回复。 我的问题是，Testcase. 我的意思是，我没有找到有关案件的信息。 例如，下面的内容看起来像是在写时间。 但是，如果没有 Fee_TC_FCT_2004，就无法理解。 请问如何检查测试用例信息？ 什么是测试套件？ 谢谢！ Re: Question about FEE taking time 你好@Luke_Chun、 一个任务写入/擦除需要多少时间，这取决于配置、扇区长度、页面大小、频率、缓存......：Fee_Write(), loop of fee_mainfunction + MemAcc_Mainfunction, Fee_Getstatus()，你可以在 Fee 的例子中看到这个顺序。 据我所知，我们只有一个我的报告，用于衡量特定案例的函数性能。报告中的测试用例、测试服、频率、缓存配置都显示了这一点。 本报告遵循我从培训文档中获得的以下规则： 例如测试用例 Fee_TC_FCT_2001 因此，这是执行列出的某些功能所需的时间，而不是任务写入/擦除的总时间。 顺祝商祺！ Nhi

关于 UJA1169 初始化的问题 我从恩智浦的官方网站上下载了名为 UJA116xA SBC AUTOSAR R21-11 Version 的 MCAL 代码包，并将其用作我的 UJA1169 的驱动程序。不过，使用该代码时偶尔会出现初始化失败。 这是正常初始化过程中的部分波形。第一个波形来自Sbc_43_uja116xa_SetOpMode 中的Sbc_ uja116xa_ TransferDataForDriverInit，这是 SBC 初始化的第一步。 但是，当我反复对 SBC 进行电源循环（在连接 PLS 调试器时反复关闭和打开电源）时，偶尔会出现初始化失败。以下是初始化失败时的前几个波形。可以看出，MISO 线路上没有来自 SBC 的反馈，导致初始化失败。 虽然初始化失败，但一段时间后，SPI 通信恢复正常运行，可以从 MISO 线路正常读取数据。如下图所示。 造成这一问题的可能原因是什么？我注意到在初始化之前有一个名为 Tm_BusyWait1us16bit(10) 的延迟函数。这种延迟的目的是什么，是否与问题有关？ solve the issue of 1169 我想知道 UJA1169 上电时 VCC1 和 VEXT 的顺序。 我可以要求提供波形图还是只提供问题描述？ 非常、非常、非常感谢！！[玫瑰][玫瑰］ Re: A question about the initialization of UJA1169 嗨，小白、 请参阅下面 SW 工程师的回答。 此处添加了 Tm_BusyWait1us16bit 功能，以便在 UJA1169 退出 RESET 模式并允许再次进行 SPI 通信之前执行所需的延迟时间。 摘自 UJA1169 数据手册第 7.1.1.4 节： 能否请您提供一些有关 SBC 电源周期计时的补充信息？也许这就是你遇到通信问题的原因，因为SBC没有足够的时间退出 RESET 模式并恢复正常的SPI操作。 BRs, Tomas

带 ADC 的 i.MX 8M Plus FlexSPI 外设连接 你好， ，我在设计中使用的是 i.MX 8M Plus 处理器。我计划将 AD7606C-16 DAQ/ADC 与处理器连接起来。我想知道 FlexSPI 外设是否可用作 QuadSPI 或八进制 SPI 连接，以获得最大的 ADC 转换吞吐量。处理器数据表建议仅将 FlexSPI 外设用于内存。它可以与 ADC 等其他设备一起使用吗？如果有人已经在这种设计上取得了成功，请告诉我们。 AD7606C-16 数据表： https://www.analog.com/media/en/technical-documentation/data-sheets/ad7606c-16.pdf 另外，为什么 PMIC 和处理器都有 RTC 晶体连接？对于计时来说，一个不就够了吗？是否有任何内部时序要求需要 PMIC 的 RTC 晶体？如果是这样，内部 32k 振荡器不就足够了吗？ PMIC 数据表：https://www.nxp.com/docs/en/data-sheet/PCA9450.pdf 谢谢， Sakthimurugan i.MX 8M | i.MX 8M Mini | i.MX 8M Nano PMIC Re: i.MX 8M Plus FlexSPI Peripheral connection with ADC Q1&A． 没有 FlexSPI 也无济于事。AD7606C‑16 未实现 QuadSPI 或 Octal SPI；其串行端口为单位 SPI（RD/SCLK + DOUT），该设备还提供 16 位并行读取路径。i.MX 8M Plus FlexSPI 模块针对存储器设备（或非/与非、HyperBus）进行了优化，虽然可以通过自定义 LUT 序列强制它与某些非内存外设通信，但它不会将 1 位 SPI ADC 转换为四/八进制 SPI，也不是流式传输 ADC 数据的最佳工具 Q2&A． 一个也可以。对实际应用没有任何限制。CLK_32K_OUT 仅适用于外部设备，PCA9450 本身不使用此时钟。当 CLK_32K_OUT 未使用时，可通过将 XTAL_IN（引脚 10）连接至 GND 来移除 R65、QZ1、C156 和 C157。如有必要，可以从 GPIO1_IO00 为外部设备输出 32kHz 时钟。这意味着无论连接到 i.MX8MP 还是 PCA9450，都只需要一个 32.768KHz 晶振。内部 32k 振荡器不够精确

sja1110 port4 sgmii macをmacに設定する方法 こんにちは： 私のカスタム ボード デザイン sja1110 port2（rgmii ）、port3（rgmii ）および port4 （sgmii ）は他の soc に接続します。 今私はswitch_config_s32g_vnp_rdbデモプロジェクトを使用しており、次のように変更しました 1. ポート2 2. ポート3 ポート4 私は知りたいです 1. これらの構成に問題はありますか？ 2. 他に設定する必要がある項目はありますか？ ありがとう     Re: how to set sja1110 port4 sgmii mac to mac こんにちは@ray99150さん、 あなたの設定は実行可能です。SJA1110 ポート 4 の SGMII 経由の MAC-to-MAC 用。 例の switch_config_s32g_vnp_rdb は良い出発点です。 よろしくお願いいたします。 パベル Re: how to set sja1110 port4 sgmii mac to mac こんにちは： ご返信よろしくお願いします。 SGMII インターフェースの MAC 間構成に関してもう 1 つ質問があります。スレーブ モードで構成するにはどうすればよいでしょうか? Re: how to set sja1110 port4 sgmii mac to mac こんにちは@ray99150さん、 SGMII は phy ドライバで CAN 設定できます。 よろしくお願いいたします。 パベル

启用硬件加密引擎 你好，先生、 目前我正在使用恩智浦Layerscape 1046ARDB套件，在该套件中，我正在使用名为InnTel IPsec-MB的软件加密设备执行L2FWD-Crypto代码。此外，TLS 也与它并行运行，以进行密钥交换 现在，我想将我的代码移植到工具包中，目的是使用硬件加密引擎。下面是我提出的相关问题。 Q1) 如何启用套件中的硬件加密引擎？ 我目前的命令是 meson 安装版本--crossfile config/Arm/arm64-dpaa-linux_gcc-denableDrivers=总线/dpaa、mempool/dpaa、crypto/dpaa_sec 但只有在 "驱动程序 "部分出现了 dma、raw、crypto dpaa，而在 "已启用驱动程序 "部分却没有出现。 如何解决？ Q2) DPDK 早期版本中提供了 KNI，而新版本中却没有。那么，为此提供的替代方案是什么呢？ Re: Enable Hardware Crypto Engine 你好 我已经在内核模块中启用了 CAAM。现在我遇到的问题是 ： Q1) (最后几行输出dmesg | grep -i caam) 设备 caam-keygen 已注册 caam_jr 17300000.jr : 冲洗作业环 2 失败。 探测 17300000.jr 失败，错误 -5。 Q2) 对于 af-xdp，来自eno1端口的流量是这样处理的 sudo ethtool -L eno1 combined 2 # 添加一条流量规则，将指向端口 443 的 TCP 流量引导到 RX 队列 1 sudo ethtool -N eno1 flow-type tcp4 dst-port 443 action 1 ./dpdk_app ... --vdev="net_af_xdp0,iface=eno1,start_queue=1,queue_count=1"... nb_rx = rte_eth_rx_burst(portid、 0, pkts_burst, MAX_PKT_BURST）； 在这里，我给出了数据传输的特定端口号。 请标明查询内容。 Re: Enable Hardware Crypto Engine 你好 问题 1) 启用硬件加密引擎：问题似乎出 在你的 meson 版本 命令上。要在 DPDK 中支持 DPAA 加密加速，您需要正确包含 DPAA 网络安全驱动程序。检查是否安装了所需的依赖项和正确的 Linux 头文件。命令中的语法看起来正确，但您可能需要确保版本环境具有所有必要的先决条件。 尝试在命令中添加 DPAA 高效密码学标准驱动程序的完整路径： ``` meson setup 版本 --crossfile config/Arm/arm64_dpaa_linux_gcc -Denable_drivers=总线/dpaa,mempool/dpaa,crypto/dpaa_sec ``` 如果你在启用的驱动程序部分仍然看不到它，请验证 DPAA 加密加速器已正确初始化您的内核以及所需的 DPDK 库已正确安装。 Q2) 关于 KNI（内核网卡接口）替代方案： 在较新的 DPDK 版本中，KNI 已被弃用和移除。推荐的替代方案是： 1. AF_XDP（地址系列 eXpress 数据路径）- 提供高性能数据包处理接口 2. AF_PACKET - 用于数据包处理的标准套接字接口 3. Virtio-user - 适用于用户空间网络应用程序 对于与 L2fwd-crypto 并行运行的 TLS 密钥交换的特定用例，AF_XDP 作为 KNI 替代品可能会提供最佳性能特征。   此致

S32K3 プラットフォーム上の TCP クライアント通信 (送信/受信) に使用できるサンプル コードはありますか? S32K3 プラットフォーム上の TCP クライアント通信 (送信/受信) に使用できるサンプル コードはありますか? Re: Is there any sample code available for TCP client communication (send/receive) on S32K3 platform tcp クライアントが完了しました! Re: Is there any sample code available for TCP client communication (send/receive) on S32K3 platform こんにちは、 TCP/IP スタックのデモ例を参照CAN。https://www.nxp.com/webapp/swlicensing/sso/downloadSoftware.sp?catid=SW32K3-REFSW-Dからダウンロードし、S32DS の適切な RTD バージョンに沿ってインストールします。インストール手順については、パッケージのリリースノートを参照してください。 TCP/IP スタックには、このソフトウェア製品の主要な機能を実証する一連のアプリケーションが含まれています。アプリケーションの 1 つは、Raw または Netconn API のいずれかを使用する TCP エコー サーバーです。 BR、ペトル

在 SDK_25_06_00_RD-RW612-BGA 中失败 亲爱的先生们 我有一个 RD-RW612-BGA 板：IPA-2A/1A V3。 而且，如果我使用最初的软件开发工具包，即 SDK_2_13_3_RD-RW612-BGA，其固件位于 components/conn_fwloader/fw_bin 元器件中。 如果我使用 rw61x_sb_wifi_a1.bin 或 rw61x_sb_ble_a1.bin，SDK 2.13.3 中的 wifi 示例可以正常工作。如果我使用 rw61x_sb_wifi_a2.bin/rw61x_sb_ble_a2.bin，使用 FW 运行的示例将无法下载。 现在，我们想改用最新的 SDK，但发现 SDK 25.06 没有 rw61x_sb_xxxx_a1.bin，只有 rw61x_sb_xxxx_a2.bin。当然，SDK的版本还可以，但是下载固件时一切都失败了。 请告诉我在哪里可以找到 SDK 25.06 中的相关 rw61x_sb_xxxx_a1.bin，就像我们在 SDK 2.13.3 中做的那样。 此致， /ckhsu 产品：WiFi RW6XX 协议：BLE -> 连接性 Re: Fail in SDK_25_06_00_RD-RW612-BGA 您好， 问题是 RW612ET/A1IK 已经停产。这意味着它不再受支持。 如果您不想使用 FRDM-RW612。您可以使用我们合作伙伴的另一个板。 此致， 丹尼尔 Re: Fail in SDK_25_06_00_RD-RW612-BGA 您好， 我想答案意味着我拥有的 V3 板只能使用旧的 SDK，无法使用另一个最新的 SDK。是否正确？ 此致， /ckhsu Re: Fail in SDK_25_06_00_RD-RW612-BGA 您好， 推荐的 RW612 开发板是 FRDM-RW612。我建议你看一看。 关于您的问题，您使用的是 A1 版本，这是一个旧的 SoC 版本。看起来 RD-RW612-BGA 板的 V3 版本仍在使用这个变体。V4 使用 A2 SoC 变体（与 FRDM 板相同）。最新的 SDK 版本仅包含 A2 版本。你需要升级板才能使用最新的固件。 此致， 丹尼尔

S32K312 は CAN エラー コールバック問題に入ることができません こんにちは、環境はDS3.5+RTD3.0.0です S32K312_CAN_TX_RX_using_MB_Interruptルーチンにおいて、CANラインが切断されているかCANHとCANLが短絡している場合、error_callback()に遷移しません。main_can_task()では、FLEXCAN_STATUS_BUSYが2（ビジー状態）として読み出されます。error_callback()に遷移する可能性のあるエラーの種類は何でしょうか？解析にご協力ください。 デモプログラムを添付します。 ありがとう！

GUIDERデザインチームは、マウスで幅を変更できるように、GUIDERデザイナーの左側にある[ページ]と[コンポーネント]の列を変更することを推奨します。 GUIDERデザインチームには、GUIDERデザイナーの左側にある[ページ]列と[コンポーネント]列の幅をマウスで変更できるように変更することを推奨します。これは、複数レイヤーのコンテナを使用している場合やコントロール名が長い場合、コントロールを非表示にするかどうかを選択できないためです。代わりに、選択したコントロールを右クリックした際にポップアップメニューバーに[非表示]オプションを追加してください。

启动 QSPI 时 S32g274a 中的 LLCE 固件加载失败 大家好， 我们正在使用 S32g274a，其中所有 LIN 核心都用作 UART，我们还使用中断转发来让 LIN 核心在有 rx 数据时获取中断。一切都与调试器完美配合。但我们面临的问题是，当我们将图像刷入外部启动存储器（如 qspi flash）并从中启动时，代码会在 llce_firmware_load() 处停止。 有什么方法可以解决这个问题吗？ S32G2 #LLCE 回复：启动 QSPI 时 S32g274a 中的 LLCE 固件加载失败 你好@naveenkumar_muthusamy ， 您能提供更多有关您的设置的信息吗？ 我了解您在这个项目中使用 Core M7，我的理解正确吗？ 我知道您使用的是定制板而不是 RDB2，我的理解正确吗？ 您使用的 LLCE FW 是什么版本？ 您使用的 RTD 是什么版本？ 您是从一个例子开始您的项目吗？如果有的话，哪一个？ 您以前能够从 QSPI 启动 LLCE 应用程序吗？ 您能描述一下构建二进制文件并将其刷入 QSPI 闪存的一般过程吗？ 您如何识别程序正在阻止上述函数llce_firmware_load() 中的执行。 提前感谢提供的信息。

定制板imxrt1020启动问题 我们的定制板配有 imxrt1020 和外部 QSPI（IS25LP064A）闪存，我们遇到了一些“新手问题”。我们发现有些电路板在生产后立即运行我们的程序而没有任何问题，但对于有些电路板，我们需要执行一些操作。 我们主要使用 cortex-debug 和 JLink，但也使用 MCUXpresso SDK 示例进行测试。 我们在一些（50%）主板上看到的一些症状是 无法从闪存（仅 RAM）调试 MCUXpresso 示例 启动调试后，需要在 cortex-debug 中进行额外的“重置”，以便程序启动 当刷新程序并关闭电源时，程序“丢失”（重新打开电源后无法启动） 大多数董事会都没有看到上述任何问题。我们解决这个问题的方法是在 Boot Utility 工具中生成一个图像并将其下载到主板上。在 RAM 中运行闪存组件 SDK 示例似乎也能修复该问题。 因此，这似乎与正确设置闪光灯有关。 我想知道，为什么这种情况只发生在某些 imxrt1020 控制器上？您知道启动映像（FCB、IVT、启动数据等）的哪个部分负责修复该问题吗？或者启动实用程序是否在后台执行一些其他相关的操作？ 是否必须创建并下载图像才能使该控制器与外部 QSPI 闪存正确配合使用？ i.MXRT 102x 回复：定制板 imxrt1020 启动问题 你好，Pavel，我上周测试了这个方法，但没有解决问题。我认为它可能与这个问题有关，至少在运行 SDK flash 示例后它运行得更好。 已解决：使用 Segger JLINK 编程器对 MIMXRT1052 进行生产编程 - NXP 社区 回复：定制板 imxrt1020 启动问题 您好，我叫帕维尔，我将支持我们的案件，让我了解您的案件，当我有更多信息时，我会与您联系。 此致， 帕维尔

音频通过 I2S 从外部 SoC 传输到 iMX8MP 模块 - 捕获失败 我正在使用 imx-audio-card，它使用 sai1 snd-soc-dummy-dai-0 我有一个通过 I2S 连接到 iMX8MP 模块的外部 SoC，没有可供我使用的公开编解码器，因此我使用虚拟编解码器。 我可以在 aplay -L 中查看它们，它将显示： hw:CARD=imxaudiocard,DEV=0 imx-audio-card, sai1 snd-soc-dummy-dai-0 Direct hardware device without any conversions plughw:CARD=imxaudiocard,DEV=0 imx-audio-card, sai1 snd-soc-dummy-dai-0 Hardware device with all software conversions default:CARD=imxaudiocard imx-audio-card, sai1 snd-soc-dummy-dai-0 Default Audio Device sysdefault:CARD=imxaudiocard imx-audio-card, sai1 snd-soc-dummy-dai-0 Default Audio Device dmix:CARD=imxaudiocard,DEV=0 imx-audio-card, sai1 snd-soc-dummy-dai-0 Direct sample mixing device 我可以通过它播放音频并且它可以工作。 aplay -D default:CARD=imxaudiocard music.wav 上面的代码片段中使用 arecord -L 可得到类似的结果。我可以使用以下方式进行录制： arecord -D default:CARD=imxaudiocard -r 32000 -c 2 -d 20 -f S24_3LE test.wav 但是，test.wav 是空白的；我似乎无法录制声音。仅供参考 - 没有 amixer 控件，所以我似乎无法设置为 CAPTURE。 当我已经可以通过 I2S 播放音频时，知道如何通过 I2S 接受音频吗？ 回复：音频通过 I2S 从外部 SoC 传输到 iMX8MP 模块 - 捕获失败 解决了！ 在开发板上，该模块物理连接到编解码器。我们需要断开线路以阻止电压泄漏。 因此，禁用设备树中的编解码器是不够的，还需要进行硬件工作。 感谢@Manuel_Salas和@jamesbone——我确实在这次旅程中学到了很多东西，否则我不会学到这些。再次感谢！ 回复：音频通过 I2S 从外部 SoC 传输到 iMX8MP 模块 - 捕获失败 进一步测试： 引脚 36 问题？ 我想知道引脚 36 是否存在问题，因此我们将其设为 TX 线： ; /* SODIMM 36 */ 它的行为与 RX 线相同（连接时拉低） 所以也许 imx8mp 模块有问题，而且我还有一个多余的模块，所以我更换了该模块。同样的问题。所以... RXD1数据线 所以我们认为引脚 36 可能存在一些硬件问题或损坏，所以我想使用另一条 RX 线，该线位于引脚 220，使用以下线路： ; /* SODIMM 220 */ 突然，音频卡不可用，所以我无法发送/接收信号来测试它是否拉高/拉低。aplay -L 没有显示这一点，它也不存在于 /proc/asound/cards 中。我还尝试禁用一个 pinctrl，因为它使用 pin 220： &pinctrl_gpio7{ status = "disabled"; }; 问题： 您是否知道为什么无论引脚键盘配置如何或将其 pixmux 到什么位置，引脚 36 总是被拉低？ 为什么将 RX 线从引脚 36 更改为引脚 220 无法识别 imx-audio-card（声卡）？ 回复：音频通过 I2S 从外部 SoC 传输到 iMX8MP 模块 - 捕获失败 抱歉，我已将位 8（拉选）设置为禁用，即 0x0d6，我已经尝试过了。 回复：音频通过 I2S 从外部 SoC 传输到 iMX8MP 模块 - 捕获失败 您可以使用示波器测试处于记录模式时的时钟信号，如果未设置时钟，则可以在设备树中更改它。 pcm_write 是 alsa 驱动程序中的函数，你可以使用 Dmesg 命令获取内核日志，让我分享一个关于如何 https://www.linuxfoundation.org/blog/blog/classic-sysadmin-viewing-linux-logs-from-the-command-line 回复：音频通过 I2S 从外部 SoC 传输到 iMX8MP 模块 - 捕获失败 你好，詹姆斯， 谢谢您的回复。我目前已将其设置为，带有 imx8mp 的模块是从属模块，而外部 SOC 是主模块。我没有修改它，因为我认为 I2S 是双向的（我同时连接了数据输入和数据输出）。 我该如何检查 pcm_write 错误？或者产生了位时钟？ 最后，如何检查内核日志中的任何消息？ 回复：音频通过 I2S 从外部 SoC 传输到 iMX8MP 模块 - 捕获失败 由于您使用的是虚拟编解码器，因此问题在于主/从模式的设置。 pcm_write 返回 EIO 错误，这意味着 I/O 未设置。主模式可以工作，但从模式则不行。 他们能否检查位时钟是否通过您的虚拟模式和从属模式生成？检查内核日志中是否有任何消息。 回复：音频通过 I2S 从外部 SoC 传输到 iMX8MP 模块 - 捕获失败 您能分享一下您使用的编解码器吗？BSP 版本也是如此。 没有编解码器 - 因此是虚拟的。我只是有直接来自 I2S 的音频流，没有 I2C 线。 BSP-不确定如何获得它...我执行了 uname -r，得到了：5.15.148-6.8.1+git.1cbf48124747 如果可能的话，您的设备树与编解码器相关。 至于设备树 - 我手头没有，但它会创建一个新节点来使用 fsl、imx-audio-card 有时，当 i.MX 和“MAX98357A”等设备之间存在非“编解码器”的连接时，就会发生这种情况，这些是数字放大器，最终会出现问题。 至于您对数字放大器的评论，您能详细说明一下吗？

比较仅 WFI 与 VLSR 过渡方法 我正在开发使用S32K311的功率优化裸机应用程序。 我们的系统每10ms运行一次周期性任务，其余时间保持空闲。 目前，我正在评估两种不同的减少空闲期间功耗的策略：   选项 1 – 仅限 WFI： 让 MCU 保持在运行模式，当没有什么可做时，只需在主循环结束时使用 __WFI()：   while (1) { if (task_ready) { DoSomething(); } __WFI(); // Sleep during idle }​ 这种方法使 PLL 和高速时钟保持活动状态，但在空闲时间对 CPU 内核进行门控。   选项 2 – 动态 VLSR/运行模式切换： 空闲时将 MCU 切换到VLSR 模式（FIRC 3MHz），任务就绪时切换回RUN 模式（PLL）：   while (1) { if (task_ready) { ChangeToRunMode(); DoSomething(); } else { ChangeToVLSRMode(); } } 这会降低空闲期间的时钟域频率，但会引入频繁的 MC_ME 和时钟域切换。   我的问题： 每隔几毫秒在 RUN 和 VLSR 模式之间切换是否实用且安全？ 频繁模式转换的开销是否会超过节能效益？ 对于 10ms 周期任务调度，NXP 是否会推荐一种方法？ 我的主要目标是实现最大程度的节能，同时不导致系统不稳定或过度延迟。 我非常感谢您对此的技术意见。 提前感谢！ 回复：比较仅 WFI 与 VLSR 转换方法 你好， 我想问一下是否有任何 RTD 支持在运行模式和待机模式之间转换。 如果存在这样的支持，是否可以收到一个示例项目或配置，演示如何使用 PIT 正确实施这种转变？ 提前感谢您的帮助！

FXLS93333/FXLS93230AESR2 - PSI5通信 NXP技術チームの皆様 慣性センサの使用方法を理解するためにあなたのサポートが必要です。 自動車用エアバッグ アプリケーションに、NXP の 2 軸/1 軸慣性センサ FXLS93333/FXLS93230AESR2 を使用しようとしています。マスターは PSI5 通信を介してスレーブ センサと通信しています。私たちのアプリケーションに関して、次のような質問があります。 1 - アプリケーションマニュアル AN12776 のセクション 7 には次の内容が記載されています。NXP から部品を注文する場合、入手したセンサが COMTYPE レジスタを 0x01 に設定して追加プログラムされていることを確認する必要があるということですか?ただし、NXP の部品番号はセンサ部品ごとに固有であり、PSI5、SPI、I2C などの複数の通信をサポートします。アプリケーションノートを正しく読んでいますか?もしSOなら、必要な部品をご注文する方法/ご注文の場合の手順。 PSI5 通信の部品番号は以下のように固有です。 2- Mouser/Digikey から入手可能なセンサ (事前プログラミングなし) を使用して、デフォルトの設定/構成で PSI5 接続を介してマスターアプリケーションに直接接続できますか。 3 - PSI5通信センサのボーレート/データバイト長/モードなどのデフォルト設定は何ですか？ 4- 必要に応じて、Mouser/Digikeyから購入した新しいセンサをプログラムできるEVBはありますか（UM11559 SEN-GEN6-SKT EVBなど） よろしくお願いいたします。 よろしくお願いします。 シャルマ Re: FXLS93333/FXLS93230AESR2 - PSI5 communication 親愛なるトーマスへ NXLS96xx 部品用の FFVT プログラミング ツールとユーザー マニュアルを受け取りました。また、多くのシリコンサプライヤーで在庫切れとなっている SEN-GEN6-SKT HW ボードの入手可能性について、さまざまなサプライヤーに問い合わせています。 First Field Verification Tool は、デバイス レジスタ構成のさまざまな組み合わせを NXLS96xxx (レジスタ マップ RAM 領域) に複数回ダウンロードし、適切に動作するかどうかの実験をサポートします。その後、デバイス レジスタ構成を OTP に永続的にプッシュしたいと考えました。 よろしくお願いします。 シャルマ Re: FXLS93333/FXLS93230AESR2 - PSI5 communication 親愛なるトーマスへ 親切なご助力にSO感謝いたします。NXLS96xxx用のプログラミングツールを入手するための標準サポートチケットを作成します。また、プログラミングマニュアル/ドキュメントを共有していただけますか？ よろしくお願いします。 シャルマ Re: FXLS93333/FXLS93230AESR2 - PSI5 communication シャルマ様 ご質問への回答は下記をご覧ください。 1.部品番号を FXLS9xxxx から NXLS96 に更新する必要があります。交換部品番号が記載された下記の更新された表を参照してください。詳細は、こちらCAN: https://www.nxp.com/products/NXLS96 NXLS96xxx 部品番号は、NXP によって PSI5 が有効になっています。これらの部品番号のいずれかを注文すると、PSI5 プログラミング モードを使用して部品をプログラムできます。必ず NXLS96xxx 部品番号を注文してください。 2. センサは以下の設定に基づいてデータを送信します。これは評価には便利ですが、メモリがロックされず、セーフティメカニズムが無効になるため、アプリケーションでプログラミングせずに使用することはお勧めしません。 3.データシートによると、デフォルトの構成の詳細は次のとおりです (ビットは OTP でプログラムされていないため、SOユーザーがプログラムできることに注意してください)。 • 8 usビット時間（125 kbps）、通常応答電流 • セルフテストを8回繰り返し • 時間スロットに対するデータレイテンシ • チャネル0が有効 • 16ビットデータ、CRC、タイムスロット開始 = 47 us (PSI5-P16C) • 400 Hz、4極 • 最大範囲：高g = 700 g、中g = 233 g • オフセットキャンセルが有効 • チャネル1が有効 • 16ビットデータ、CRC、タイムスロット開始 = 244 us (PSI5-P16C) • 400 Hz、4極 • 最大範囲：高g = 700 g、中g = 233 g • オフセットキャンセルが有効 4. はい、プログラミング用のツールをCAN提供します。そのための標準サポート チケットを作成してください。ツールのCANご注文を担当できる同僚は現在不在ですが、7 月 21 日の月曜日には復帰する予定です。 BRs、トーマス