[S32K344MINI-EVB] 搭載デバッガ機能の確認 (K26 OpenSDA) NXPコミュニティの皆様、こんにちは。 S32K3シリーズの評価のため、S32K344MINI-EVBを購入予定です。 購入する前に、デバッグ インターフェースの要件を再確認して、正しく設定されていることを確認したいと思います。 私の理解: ブロック図とドキュメントによると、このボードにはK26 を使用した搭載デバッグインターフェースが含まれており、OpenSDA を使用する搭載デバッガーとして機能すると考えられます。 質問: S32 Design Studio を使用してS32K344MINI-EVB をフラッシュおよびデバッグするには、USB ケーブルだけが必要であることを意味しますか?(つまり、基本的な評価には Multilink や Lauterbach のような外部デバッガーは必要ありませんか?) この特定のボードには、注意する必要のある「ND (No Debugger)」バリアントや特別なジャンパーがないことを確認したいだけです。ご協力ありがとうございます! Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) ハイ 先週参加したトレーニング中に、同僚がこのボードの「ND (No Debugger)」バリアントについて言及しているのを聞きませんでした。 以前の S32K3X4EVB-T172 に関しては、当時 K26 が在庫切れだったため、「ND (デバッガーなし)」バリアントが存在していました。 新しく発売されたボードなのでまだ手元にありません。本日、S32K344MINI-EVB を注文しました。よろしければ、商品到着後に確認させていただきます。 よろしくお願いします、 ロビン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) こんにちは、 ご返信ありがとうございます。返答をお待ちしています。ありがとう。 Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) 3日前にS32K344MINI-EVBボードを社内で注文しましたが、まだ発送されていません。いつ受け取れるかは不明ですので、お知らせします。 Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) K26 を備えた搭載デバッグインターフェースを備えた S32K344MINI-EVB を受け取りました。

S32K388 : 在 FCCU 执行中 eMcem 启动失败 队员们好 客户正在使用带有 RTD 5.0.0 的 SAF 软件包 SW32K3_SAF_1.0.6_CD02_D2508 ，目前正在为 MCU0 (S32K324) 和 MCU1 (S32K388) 配置 FCCU 模块。 S32K324： 在 Tresos 中配置了 eMcem 模块。 在 Tresos 中配置 Safebase 模块。 作为应用软件启动序列的一部分，调用 eMcem_Init()。 FCCU 外围设备是根据 Tresos 配置设置的。使用注入功能进行了测试并成功触发信号 ISR。 S32K388： 在 Tresos 中配置了 eMcem 模块。 在 Tresos 中配置 Safebase 模块。 作为应用软件启动序列的一部分，调用 eMcem_Init()。 问题：eMcem 初始化失败。所有 OPR 请求（如清除故障、配置状态）均无效。 如果测试使用 BareMetal 代码配置 FCCU 外设，结果与预期一致--FCCU 已成功配置。S32K388 是否需要勘误或特别考虑？ 详情请见下文。如果需要更多信息，请告诉我。 裸机配置 警报处理器 ISR 在通过假冒注入时触发信号 使用 SAF 软件包中的 eMCEM 模块时，如果他们在不单步执行的情况下运行代码，我们会观察到RESET（不是完全的微控制器重置，因为在此过程中微控制器无法到达启动管理器）。 但是，如果我们逐步执行 eMcem_Init 函数，则在过渡到CONFIG状态时会失败。在这种情况下，不会进行核心RESET；相反，系统会移至 运行 状态，但是 FCCU 仍处于未配置状态。 Tresos 配置： （如前所述，同样的配置在 S32K324 中也能使用） 希望得到任何帮助。 优先级：中等 RTD SAFETY_SW 资料来源直接客户 Re: S32K388 : eMcem init fails in FCCU implementation 你好@vamsilanka, 我想我们只用 RTD 6.0.0 测试了 SAF 1.0.6 CD02，总之我不认为 RTD 版本会是问题。 您是否可以尝试： - 您是否可以尝试是否检测到配置超时，以便到达 appl_Fccu_Cfg_TimeoutCallback()？如果没有，请检查 ISR 190 是否启用。 这只是为了检查 FCCU 是否检测到超时事件。 - 将配置的锁定类型从 SOFT_LOCK 更改为 NO_LOCK，如果有效，再试一次。 这是为了测试内部函数 378,5: eMcem_Fccu_UnlockTrans() 是否按预期工作。 - 尝试将FCCU_MAX_LOOP_COUNT_U8 从 20 更改为 200。 测试超时是否与客户时钟设置有关。 请分别尝试这三种解决方法，并告诉我哪种方法有效。 亲切的问候， Radoslav Re: S32K388 : eMcem init fails in FCCU implementation 您好@vamsilanka, ，您可以尝试启用"调试模式启用" ，RM 中对它的描述不多，但我猜这可能会在调试过程中冻结一些超时。如果启用该选项后有一些变化，请告诉我。 当我自己尝试时，我可以确认通过eMcem_Fccu_ExecuteOperationAndConfigureCtrlReg() 进行调试将导致运算模式的更改不起作用，因此您需要跨过整个函数才能正确更改 FCCU 的运算模式。RM 中的这条线索可以解释这一点： 除了调用 eMcem_Fccu_ExecuteOperationAndConfigureCtrlReg() 之外，我可以逐步调试所有 eMcem_Init 代码，最后 eMcem_Init 顺利通过，没有任何总线故障。 如果您观察到 RESET，请检查 RESET 状态寄存器的根本原因是什么。如果是 FOSU RESET 标志，则表示已触发信号某些故障，但未在预期的超时时间内执行反应。在这种情况下，请尝试找出引发了哪个 FCCU/DCMROD 故障。 对于总线故障，你能否在总线故障中显示 StackFrame 和所有系统控制寄存器。执行 FCCU 初始化会引发总线故障的情况并不常见。 而且操作系统在任何时候都不应该中断 eMcem_Init 的执行，我猜操作系统调度器没有切换到任何其他任务？ 亲切的问候， Radoslav Re: S32K388 : eMcem init fails in FCCU implementation 你好@RadoslavB、 客户启用调试模式，系统成功进入 CONFIG 状态，所有配置均应用到 FCCU 外围设备。但是，它不会从 CONFIG 状态过渡到 NORMAL 状态。他们多次执行 eMcem_Fccu_ExecuteOperationAndConfigureCtrlReg()函数，但结果仍然相同。 此外，启用调试模式后，如果他们没有逐步执行到 fccu_configure 的代码，系统会持续 RESET，调试端口会出现故障。由于调试端口故障，他们无法访问 MC_RGM 寄存器来确定 RESET 原因。它们必须在调试器中手动RESET才能重新连接到 Trace32，这会导致外部RESET被记录。 Re: S32K388 : eMcem init fails in FCCU implementation 你好@RadoslavB、 我们测试了下面电子邮件中提到的所有三项建议，并观察到了一致的行为。如果我们在第 437 行进入正常状态之前没有在任何行的 fccu_configure 函数中设置断点，则系统会经历破坏性 RESET，调试器会显示调试端口出现故障。这可能是由FOSU触发信号引发的破坏性RESET吗？ 当我们在fccu_configure 函数中设置断点时，代码停止，FCCU 外围设备显示配置超时（不确定是否因为通过调试器停止），我们遇到 OS_BusFault 错误，而不是 TIMEOUT_ISR，这可能是由于中断优先级造成的。检查 NVIC 寄存器可发现，ISR 190 在 "激活 "和 "未激活 "之间切换。       Re: S32K388 : eMcem init fails in FCCU implementation 你好@vamsilanka, 我这边无法复制这种情况。 我确实启用了调试模式并应用了软锁定，但所有工作都符合预期。 让我们创建一个调试会话。 我们可以尝试禁用 MPU 和 XRDC，以防某些设置阻止了对硬件的访问。 检查操作系统是否没有中断进程，以及我们是否一直处于监控模式。 我们可以检查相关时钟 FIRC、AIPS_PLAT_CLK。 我们可以检查 FCCU 是否真的存在故障。 亲切的问候， Radoslav

为什么 FS26 启动后会显示错误消息 " WUEVENT = BATTERY FAIL "？ 我正在使用 S32K3X4EVB-T172 进行开发。 我注意到，启动后，如果我尝试读取 WUEVENT，会出现电池故障错误消息。 这似乎与 VSUPOV_I、VSUPUV6_I 和 VSUPUVH_I 有关，但这些错误标记没有发生错误。 然后，我使用 ADC 读取 VSUP 电压，结果约为 11.925V，而我的输入电压为 12V。 如何防止 WUEVENT 发送"BATTERY FAIL" 消息？ Re: Why does the FS26 display the error message "WUEVENT = BATTERY FAIL" after booting? 在我的代码中，我写了 IF WUEVENT == 15 / BATTERY FAIL，然后将其写入 WU_CLR，以清除错误。这是因为如果我每次启动时都执行 WU_CLR，我将看不到其他唤醒通知，比如 GPIO1_I、GPIO2_I 等。 不过，我不确定这种用法是否正确。 Re: Why does the FS26 display the error message "WUEVENT = BATTERY FAIL" after booting? 你好，艾伦、 每次 POR 或 VSUP 丢失时都会报告 BATTERY FAIL。设备开机后，请写入 WU_CLR 位以清除唤醒源。如果在设备唤醒后不清除，这些位将始终存在。 BRs, Tomas

S32K328 SPD BIST，HSE_HSE_SWT_RST 队员们好 客户运行 Bist_Run(BIST_SAFETYBOOT_CFG) 。 MCU 报告 MC_RGM.FES[HSE_SWT_RST] set，而不是达到ST_DONE。 这表明 HSE 监视程序计时器 (WDT) 在 BIST 测试期间 RESET 了 MCU。 意见： 客户使用 HSE A/B 交换，但在 BIST 上市之前，HSE_B 内核处于非活动状态。 通过 Hse_Ip_GetHseStatus() → HSE_STATUS_INIT_OK 验证。 这表示： PRTN0_CORE2_STAT = WFI = 1 MU0->FSR = HSE_STATUS_INIT_OK = 1 设备：S32K328 第二个 CM7_1 内核处于非活动状态（时钟门控），因此它无法触发信号任何 HSE 服务。 时钟配置符合表 157 - 选项 A（高性能模式）： CORE_CLK= 160 MHz HSE_CLK= 80 MHz AIPS_SLOW_CLK= 40 MHz AIPS_PLAT_CLK= 80 MHz DCM_CLK= 40 MHz LBIST_CLK= 40 MHz 通过 MC_CGM MUX0 分频器生成： DIV0 = 160 MHz DIV1 = 80 MHz DIV2 = 40 MHz DIV3 = 80 MHz DIV4 = 40 MHz DIV5 = 40 MHz DIV6 = 160 MHz HSE_CLK_MODE_OPTION 与 RM 时钟选项 A 一致： DCMROF21[HSE_CLK_MODE_OPTION] = 0b00 → 时钟选项 A。 分析： 根据配置，在BIST期间没有明显的理由触发信号HSE监视程序。 HSE 内核已初始化并处于 WFI 状态，时钟已正确配置，非活动 CM7_1 内核不应干扰。 问题 您以前是否遇到过这种行为，即尽管初始化和时钟配置正确，HSE WDT 在 BIST 期间仍会 RESET MCU？ 谢谢！ BR，丹尼尔 SAFETY_SW Re: S32K341 SPD BIST, HSE_HSE_SWT_RST 你好，Daniel， ，在 SAF 测试团队方面，我们验证 BIST 配置时不涉及 HSE，我想在 HW 验证团队方面也是如此。 因此，在 SAF 团队，我们不知道这个问题。 我对 HSE 不熟悉，不知道能否在执行 BIST 之前禁用 HSE WDG，但对于普通 SWT，我们建议在 BIST 之前停止其运行。 亲切的问候， Radoslav

i.MX 8M Plus EVK で OV5640 を ISP にルーティングできない (ISI でのみ動作) こんにちは、 私は imx8M Plus EVK と OV5640 MIPI-CSI2 カメラ モジュール ( MIPI-CSI カメラ モジュール) を使用しており、ISI の代わりに統合 ISP を使用しようとしています。 現在、センサは ISI にルーティングすると動作します (/dev/videoX 経由で UYVY/NV12 をキャプチャできます)。ただし、RAW Bayer データを SoC ISP に送り込み、ISP ビデオ ノードから処理済みの出力 (デモザイク、AWB など) を取得したいと考えています。プレスリリース、製品ニュース/フォーマット側で行き詰まっており、実際に何がサポートされているのか、パイプラインを正しく構成する方法についてアドバイスをいただければ幸いです。 ISI を無効にして、代わりに ISP パイプラインを使用します。 ビルド構成として imx8mp-lpddr4-evk を使用し、Yocto プロジェクト イメージとして imx-image-full を使用します。 Re: Unable to route OV5640 to ISP on i.MX 8M Plus EVK (works only with ISI) こんにちは、 要件に応じて、ISI モジュールを使用する代わりに、OV5640 からの RAW Bayer データを SoC の ISP 経由でルーティングする必要があります。あなたが課題に直面している理由は次のとおりです: i.MX 8M Plus には 2 つの異なるカメラインターフェースがあります。 1. ISI（イメージセンシングインターフェース）：YUV/RGBフォーマットの基本的なプロセッシング（スケーリング、トリミング、反転、色空間変換）を実行します。 2. ISP（画像信号プロセッサ）：RAWベイヤーデータのプロセッシング（デモザイク、AWBなど）を行います。 現在、OV5640 は内蔵 ISP を使用して YUV/RGB データを ISI モジュールに直接出力するように設定されているため、/dev/videoX 経由で UYVY/NV12 をキャプチャできます。ただし、SoC の ISP 機能を使用するには、別の構成が必要です。 RAW Bayer データを SoC ISP にルーティングするには: 1. デバイスツリーを変更して、OV5640のISIを無効にし、ISPを有効にします。 2. OV5640を、プロセッシング済みのYUVではなくRAW Bayer形式で出力するように設定する 3. 適切なプロセッシングのためにISPパイプラインを設定する 実装の参考として、RAW カメラの ISP への移植を示す GitHub リポジトリを確認してください: https://github.com/nxp-imx-support/meta-imx8mp-isp-imx219 同様の統合の課題に対処するコミュニティ投稿もあります: https://community.nxp.com/t5/Other-NXP-Products/Integrating-OV5695-RAW10-with-ISP-on-i-MX8MP-ISP-Enablement-and/td-p/2115003 ISPモジュールには、センサ固有のキャリブレーションファイル（.drv、.xml、.cfg)OV5640 を RAW モードで使用して最適なパフォーマンスを実現します。 よろしくお願いします。

RT1064 gpioをHi-Z出力に設定する方法 このプロジェクトでは、次のピンを SPI として使用します。SPI 通信が完了したら、高インピーダンス出力として設定する必要があります。しかし、登記簿には関連する記述がありません。これらのピンを Hi-Z 出力にするにはどのように設定すればよいですか? ps:000 DSE_0_output_driver_disabled == Hi-Z ?? i.MXRT 106x Re: How to configure RT1064 gpio to output Hi-Z こんにちは@foreverwlh2025さん、 社内の専門家から次のようなフィードバックを受け取りました。 RT1xxx シリーズを High-Z 状態にします。 1. GPIO機能としてALT5にmuxを設定する 2、プルアップとプルダウンを無効にする 3.GPIOを入力モードに設定します。 よろしくお願いします、 ギャビン Re: How to configure RT1064 gpio to output Hi-Z こんにちは@Gavin_Jia 今日確認してもらえますか？たぶん、特に難しいことではないと思います。i.MX-RT1064 ご返信をお待ちしております！！ Re: How to configure RT1064 gpio to output Hi-Z こんにちは、 @Gavin_Jia 下の図に示すように、RT1064 spi2 を使用して SPI フラッシュにデータをインポートし、DSP が SPI フラッシュからファームウェアをロードします。つまり、MCU と DSP SPI はコネクテッドです。 DSP起動時にMCU側の影響を避けるため、SPI2線をHi-Zに設定する。 追伸：私たちのプロジェクトはもうすぐ始まりますので、できるだけ早く確認していただけると幸いです。ありがとう！！ Re: How to configure RT1064 gpio to output Hi-Z こんにちは@foreverwlh2025さん、 NXP MIMXRTシリーズにご興味をお持ちいただきありがとうございます。 LPSPI2_PCS2 を High-Z として構成することは、スレーブ デバイスの要件ですか?社内で確認できるよう、CASEを明確にしていただけますか?よろしくお願いします！ よろしくお願いします、 ギャビン Re: How to configure RT1064 gpio to output Hi-Z こんにちは@Gavin_Jia お返事ありがとうございます！ 2. プルアップとプルダウンを無効にする ------ -これを有効にするには、PKE=0 だけで十分ですか、それとも PKE=0、PUE=1 ですか? Re: How to configure RT1064 gpio to output Hi-Z こんにちは@foreverwlh2025さん、 PKE=0 だけで十分です。 よろしくお願いします、 ギャビン Re: How to configure RT1064 gpio to output Hi-Z ご協力の程、よろしくお願い申し上げます。

S32K388 柔性逻辑分析仪无法接收数据 工程师们，你们好！我正在测试使用带有 PTA6 和 PTA7 的 flexcan0 发送 CAN 信息，但在逻辑分析仪中无法接收 CAN 信息或波形信号。使用的 CAN 速率是 500kbps。 Re: S32K388 FLEXCAN NOT RECEIVE IN LOGIC ANALYZER Hi@vinmotion Re: S32K388 FLEXCAN NOT RECEIVE IN LOGIC ANALYZER 谢谢您，但我是 nxp 的新手，不知道该调用什么函数来启动端口，而且在提供的示例中也没有使用它。 我已经配置了这些引脚，但应该调用什么函数来启动它呢？ Re: S32K388 FLEXCAN NOT RECEIVE IN LOGIC ANALYZER Hi@vinmotion 您的主程序没有初始化端口。

Scarthgap 6.6.52 上の iMX6ULL イーサネット 6.6.52 カーネルの Yocto ビルドに移行しましたが、イーサネットを動作させるのに苦労しています。移行時に、TX_CLK ラインは正弦波クロックではなく定数値であることに気付きました。メタサードパーティレイヤーから複数のボードのビルディングを試みましたが、クロック信号を確認できませんでした。 設定を変更する必要がある場合はアドバイスをお願いします: pinctrl_enet1: enet2grp { fsl、ピン = < MX6UL_PAD_GPIO1_IO07__ENET1_MDC 0x1b0b1 MX6UL_PAD_GPIO1_IO06__ENET1_MDIO 0x1b0b1 MX6UL_PAD_ENET1_RX_EN__ENET1_RX_EN 0x1b0b0 MX6UL_PAD_ENET1_RX_ER__ENET1_RX_ER 0x1b0b0 MX6UL_PAD_ENET1_RX_DATA0__ENET1_RDATA00 0x1b0b0 MX6UL_PAD_ENET1_RX_DATA1__ENET1_RDATA01 0x1b0b0 MX6UL_PAD_ENET1_TX_EN__ENET1_TX_EN 0x1b0b0 MX6UL_PAD_ENET1_TX_DATA0__ENET1_TDATA00 0x1b0b0 MX6UL_PAD_ENET1_TX_DATA1__ENET1_TDATA01 0x1b0b0 MX6UL_PAD_ENET1_TX_CLK__ENET1_REF_CLK1 0x4001b031 >; }; &fec1 { pinctrl-names = "デフォルト"; pinctrl-0 = <&pinctrl_enet1>; phy-mode = "rmii"; phy-handle = <&ethphy2>; ステータス = "正常"; メディオ { #アドレスセル = <1>; #セルサイズ = <0>; ethphy2: イーサネット-phy@2 { クロック = <&clks IMX6UL_CLK_ENET2_REF>; クロック名 = "rmii-ref"; レジスタ = <1>; }; }; }; 同じ構成は、これらの行がなくてもバージョン 5.5.15 で動作しました。 クロック = <&clks IMX6UL_CLK_ENET2_REF>; クロック名 = "rmii-ref"; さらに、変更点を確認すると、Yocto リリース間で imx6ul.dtsi ファイルに次の変更があることに気付きました。 fec2: イーサネット@20b4000 { 互換性 = "fsl,imx6ul-fec", "fsl,imx6q-fec"; レジスタ = <0x020b4000 0x4000>; 割り込み名 = "int0", "pps"; 割り込み = 、 ; クロック = <&clks IMX6UL_CLK_ENET>, <&clks IMX6UL_CLK_ENET_AHB>, <&clks IMX6UL_CLK_ENET_PTP>, <&clks IMX6UL_CLK_ENET2_REF_125M>, <&clks IMX6UL_CLK_ENET2_REF_125M>; クロック名 = "ipg", "ahb", "ptp", 「enet_clk_ref」、「enet_out」; fsl、送信キュー数 = <1>; fsl、受信キュー数 = <1>; fsl、停止モード = <&gpr 0x10 4>; fsl、マジックパケット; fsl、wakeup_irq = <0>; ステータス = "無効"; }; なりました: fec2: イーサネット@20b4000 { 互換性 = "fsl,imx6ul-fec", "fsl,imx6q-fec"; レジスタ = <0x020b4000 0x4000>; 割り込み名 = "int0", "pps"; 割り込み = 、 ; クロック = <&clks IMX6UL_CLK_ENET>, <&clks IMX6UL_CLK_ENET_AHB>, <&clks IMX6UL_CLK_ENET_PTP>, <&clks IMX6UL_CLK_ENET2_REF_SEL>; クロック名 = "ipg", "ahb", "ptp", 「enet_clk_ref」; fsl、送信キュー数 = <1>; fsl、受信キュー数 = <1>; fsl、停止モード = <&gpr 0x10 4>; fsl、マジックパケット; fsl、wakeup_irq = <0>; ステータス = "無効"; }; ご協力をよろしくお願いいたします。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 イーサネットの動作、 root@imx6ul:~# ifconfig eth0: flags=4099 mtu 1500 inet6 fe80::230:64ff:fe3f:f7ff プレフィックス長 64 スコープID 0x20 ether 00:30:64:3f:f7:ff txqueuelen 1000 (イーサネット) RXパケット 0 バイト 0 (0.0 B) RXエラー 0 ドロップ 0 オーバーラン 0 フレーム 0 送信パケット 12 バイト 1558 (1.5 KiB) 送信エラー 0 ドロップ 0 オーバーラン 0 キャリア 0 衝突 0 lo: flags=73 mtu 65536 inet 127.0.0.1 ネットマスク 255.0.0.0 inet6 ::1 プレフィックス長 128 スコープID 0x10 loop txqueuelen 1000 (ローカルループバック) RXパケット 93320 バイト 7092320 (6.7 MiB) RXエラー 0 ドロップ 0 オーバーラン 0 フレーム 0 送信パケット 93320 バイト 7092320 (6.7 MiB) 送信エラー 0 ドロップ 0 オーバーラン 0 キャリア 0 衝突 0 root@imx6ul:~# ethtool eth0 eth0の設定: サポートされているポート: [ TP MII ] サポートされているリンクモード: 10baseT/Half 10baseT/Full 100baseT/ハーフ 100baseT/フル 1000baseT/フル 1000baseX/フル サポートされている一時停止フレームの使用: 対称 自動ネゴシエーションをサポート: はい サポートされているFECモード: 報告なし アドバタイズされたリンクモード: 10baseT/Half 10baseT/Full 100baseT/ハーフ 100baseT/フル 1000baseT/フル 1000baseX/フル 宣伝されている一時停止フレームの使用: 対称 宣伝されている自動ネゴシエーション: はい 宣伝されているFECモード: 報告なし 速度: 不明! デュプレックス: 不明! (255) 自動ネゴシエーション: オン マスタースレーブ設定: 優先スレーブ マスタースレーブステータス: スレーブ ポート: ツイストペア PHYAD: 0 トランシーバ: 外部 MDI-X: オン（強制） ウェイクオンをサポート: g ウェイクオン: d リンクが検出されました: いいえ いずれの場合も、イーサネット ケーブルとハードウェアは以前の BSP バージョンを使用して適切にテストされています。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、nxpさん gatesgarth(5.10) から scarthgap(6.6.52) への imx6ul BSP のアップグレードでも同じ問題が発生しています。使用されている dts と dtsi は添付されており、pinctrl および reg プロパティへの同じ最小限の変更が古い BSP(5.10) でも機能しました。 起動後のボードは IPv6 を割り当てることができますが、dmesg は以下のパニックを表示します (fec 以外のメッセージは無視してください) [ 27.822747] Micrel KSZ8081 または KSZ8091 2188000.イーサネット-1:00:接続されているPHYドライバ（mii_bus:phy_addr=2188000.イーサネット-1:00、irq=POLL） [ 28.170432] flexcan 2094000.can CAN1: ビットタイミングがまだ定義されていません [ 29.624259] flexcan 2090000.can CAN0: ビットタイミングがまだ定義されていません [ 29.929672] fec 2188000.イーサネット eth0: リンクはアップ - 不明/不明 - フロー制御オフ [ 30.969118] fec 2188000.イーサネット eth0: リンクがダウンしています [ 34.840743] weston[580]: MFD_EXECまたはMFD_NOEXEC_SEALが設定されていない状態でmemfd_create()が呼び出されました [ 37.241251] fec 2188000.イーサネット eth0: リンクはアップ - 不明/不明 - フロー制御オフ [ 38.249410] fec 2188000.イーサネット eth0: リンクがダウンしています [ 39.290339] Micrel KSZ8081 または KSZ8091 2188000.イーサネット-1:00:マスター/スレーブ解決に失敗しました [ 39.290406] ------------[ここでカット]------------ [ 39.290429] 警告: CPU: 0 PID: 126 /ドライバ/net/phy/phy.c:1259 phy_state_machine+0xb0/0x2e8 [ 39.290546] phy_check_link_status+0x0/0xc0: 返された値: -67 [ 39.290614] リンクされているモジュール: caam_jr caamkeyblob_desc caamhash_desc caamalg_desc crypto_engine authenc libdes caam secvio error 8021q [ 39.290858] CPU: 0 PID: 126 通信: kworker/0:5 汚染されていない 6.6.52-lts-next-gcec723603de8-dirty＃1 [ 39.290911] ハードウェア名: Freescale i.MX6 Ultralite (デバイスツリー) [ 39.290943] ワークキュー: events_power_efficient phy_state_machine [ 39.291050] show_stack+0x10/0x14からのunwind_backtrace [ 39.291144] dump_stack_lvl+0x40/0x4c からの show_stack [ 39.291252] dump_stack_lvl from __warn+0x94/0xc0 [ 39.291357] __ warn_slowpath_fmt+0x130/0x1bc からの警告 [ 39.291443] phy_state_machine+0xb0/0x2e8 からの warn_slowpath_fmt [ 39.291537] process_one_work+0x140/0x298 からの phy_state_machine [ 39.291634] worker_thread+0x27c/0x4ac からの process_one_work [ 39.291712] kthread+0x110/0x12c からの worker_thread [ 39.291819] ret_from_fork+0x14/0x28 からの kthread [ 39.291915] 例外スタック(0xa0d05fb0 から 0xa0d05ff8) [ 39.291966] 5fa0: 00000000 00000000 00000000 00000000 [ 39.292021] 5fc0: 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 [ 39.292069] 5fe0: 00000000 00000000 00000000 00000013 00000000 [ 39.292099] ---[ トレース終了 00000000000000000 ]--- 注意: imx6ul.dtsi はまったく変更されておらず、evk からそのまま使用されています。 これに関してのご意見をいただければ幸いです。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 i.MX6 デュアル プロセッサを搭載した Digi CC6[N] SBC で、Thud / DEY-2.6 / 4.9.212 から Scarthgap / DEY-5.0 / 6.6.52 に移行する際に、まったく同じ問題が発生しています。 他のすべての組み込みシステム機能 (GPIO、USB、シリアルなど) を検証しましたが、FEC イーサネットは起動しません。私もあなたと同じように、デバイス ツリーやクロック ツリーに何か問題があるのではないかと疑っています。この投稿では、RGMII (?) クロックに関連するドライバの問題がある可能性も示唆されているようです。ただし、`fec_probe` と `fec_enet_init` をインストルメントしましたが、どちらも呼び出されることはなかったので、少なくとも `fec_probe` は一致する DTB エントリで呼び出されると思われるため、主な仮説はデバイス ツリーです。 私が実行して行き詰まった実験の 1 つは、Thud / DEY-2.6 / 4.9.212 の DTB を Scarthgap / DEY-5.0 / 6.6.52 カーネルで使用するというものでした。その結果、システムは「カーネルを起動しています...」というところまでしか進みませんでしたが、その後ハングしました。 次の実験では、4.9.212 システムと 6.6.52 システムで ` find /sys/kernel/debug/clk/ -type f -print -exec cat {} \;` を実行して、クロック ツリーを比較します。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 @Manuel_Salas以前の dtsi ベース ファイルと一致させるために、調整された IMX6ULL と IMX6UL の両方の dtsi ファイルを使用しました。どちらも機能的なイーサネット接続を実現していません。fdt ファイルをリバースすると、本質的に同じイーサネット ノードになりますが、機能は変更されていません。デバイスは FEC を取得しますが、IP アドレスを取得できません。さらに、ethtool を使用すると、両方のデバイスは同じに見えます。 以下は 2 つのイーサネット ノードです (両方のスニペットから MAC アドレスを削除しました) イーサネット動作中（6.1.15カーネル): イーサネット@20b4000 { ローカルMACアドレス = [] ; 互換性 = "fsl,imx6ul-fec" 、 "fsl,imx6q-fec" ; レジスタ = < 0x20b4000 0x4000 >; 割り込み名 = "int0" 、 "pps" ; 割り込み = < 0x00 0x78 0x04 0x00 0x79 0x04 >; クロック = < 0x01 0x90 0x01 0x91 0x01 0x30 0x01 0x2e 0x01 0x2e >; クロック名 = "ipg" 、 "ahb" 、 "ptp" 、 "enet_clk_ref" 、 "enet_out" ; fsl、送信キュー数 = < 0x01 >; fsl、受信キュー数 = < 0x01 >; fsl、停止モード = < 0x0b 0x10 0x04 >; fsl、マジックパケット; fsl、wakeup_irq = < 0x00 >; ステータス = "正常" ; pinctrl-names = "default" ; ピンコントロール-0 = < 0x0d >; phy-mode = "rmii" ; phy-handle = < 0x0e >; phy-reset-gpios = < 0x0f 0x08 0x01 >; phy-reset-duration = < 0xc8 >; メディオ{ #アドレスセル = < 0x01 >; #size-cells = < 0x00 >; イーサネット-phy@1 { 互換性 = "イーサネット-phy-ieee802.3-c22"; レジスタ = < 0x00 >; ファンドル = < 0x0e >; }; }; }; yocto カーネル 6.6.52 ではイーサネットが動作しません (これは、6.1.15 で動作している以前のカーネルの dtsi 定義を使用します)。 イーサネット@20b4000 { ローカルMACアドレス = [2a a8 1c a9 84 c7] ; 互換性 = "fsl,imx6ul-fec" 、 "fsl,imx6q-fec" ; レジスタ = < 0x20b4000 0x4000 >; 割り込み名 = "int0" 、 "pps" ; 割り込み = < 0x00 0x78 0x04 0x00 0x79 0x04 >; クロック = < 0x01 0x90 0x01 0x91 0x01 0x30 0x01 0x2e 0x01 0x2e >; クロック名 = "ipg" 、 "ahb" 、 "ptp" 、 "enet_clk_ref" 、 "enet_out" ; fsl、送信キュー数 = < 0x01 >; fsl、受信キュー数 = < 0x01 >; fsl、停止モード = < 0x0c 0x10 0x04 >; fsl、マジックパケット; fsl、wakeup_irq = < 0x00 >; ステータス = "正常" ; pinctrl-names = "default" ; ピンコントロール-0 = < 0x0d >; phy-mode = "rmii" ; phy-handle = < 0x0e >; phy-reset-gpios = < 0x0f 0x08 0x01 >; phy-reset-duration = < 0xc8 >; メディオ{ #アドレスセル = < 0x01 >; #size-cells = < 0x00 >; イーサネット-phy@1 { 互換性 = "イーサネット-phy-ieee802.3-c22"; レジスタ = < 0x00 >; ファンドル = < 0x0e >; }; }; }; Re: iMX6ULL Ethernet on Scarthgap 6.6.52 @Manuel_Salas申し訳ありません。6.1.55からの移行でした。(ミクルドア) から 6.6.52 (スカースギャップ) SO I see, 更新された FEC 構成は次のようになります。 &fec1 { pinctrl-names = "デフォルト"; pinctrl-0 = <&pinctrl_enet1>; phy-mode = "rmii"; phy-handle = <&ethphy2>; ステータス = "正常"; メディオ { #アドレスセル = <1>; #セルサイズ = <0>; ethphy2: イーサネット-phy@2 { クロック = <&clks IMX6UL_CLK_ENET2_REF_125M>; クロック名 = "rmii-ref"; レジスタ = <1>; }; }; }; 古い imx6ul および 6ull 構成ファイルを dtsi ファイルとともに使用しようとしましたが、これも機能しませんでした。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは@Rashaad お元気でお過ごしのことと思います。 使用しているバージョンと使用していないバージョンについては少し混乱していますが、主な違いはデバイス ツリー 5.15.y が使用されていることです。 <&clks IMX6UL_CLK_ENET2_REF_125M>; 新しいバージョンでは、デバイス ツリー 6.6.yでわかるように使用されます。 <&clks IMX6UL_CLK_ENET2_REF_SEL>; 古い構成を新しいデバイスツリー バージョンにCANで追加してみることができます。 よろしくお願いいたします。 サラス。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 さらにバージョンは6.5.15でした Re: iMX6ULL Ethernet on Scarthgap 6.6.52 申し訳ありませんが、ピン構成は実際は次のとおりです。 pinctrl_enet2 : enet2grp { fsl、ピン = < MX6UL_PAD_GPIO1_IO07__ENET2_MDC 0x1b0b0 MX6UL_PAD_GPIO1_IO06__ENET2_MDIO 0x1b0b0 MX6UL_PAD_ENET2_RX_EN__ENET2_RX_EN 0x1b0b0 MX6UL_PAD_ENET2_RX_ER__ENET2_RX_ER 0x1b0b0 MX6UL_PAD_ENET2_RX_DATA0__ENET2_RDATA00 0x1b0b0 MX6UL_PAD_ENET2_RX_DATA1__ENET2_RDATA01 0x1b0b0 MX6UL_PAD_ENET2_TX_EN__ENET2_TX_EN 0x1b0b0 MX6UL_PAD_ENET2_TX_DATA0__ENET2_TDATA00 0x1b0b0 MX6UL_PAD_ENET2_TX_DATA1__ENET2_TDATA01 0x1b0b0 MX6UL_PAD_ENET2_TX_CLK__ENET2_REF_CLK2 0x4001b031 >; };   &fec2 { pinctrl-names = "default" ; pinctrl-0 = < &pinctrl_enet2 >; phy-mode = "rmii" ; phy-handle = < &ethphy1 >; // phy-reset-gpios = <&gpio5 8 GPIO_ACTIVE_LOW>; // phy-reset-duration = <200>; ステータス = "正常" ; メディオ{ #アドレスセル = < 1 >; #size-cells = < 0 >; ethphy1 :イーサネット-phy@1 { 互換性 = "イーサネット-phy-ieee802.3-c22"; クロック = < &clks IMX6UL_CLK_ENET2_REF >; クロック名 = "rmii-ref" ; reg = < 0 >; }; }; }; Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、 私も同じ問題を経験しています。解決策は見つかりましたか? 敬具 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、 私も同じ問題を経験しています。解決策は見つかりましたか? 敬具 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、東条です。 私たちも同じ問題を抱えていましたが、なんとか解決できました。NXP は、まずクロックの正弦波 (問題なし) をチェックし、i.MX6UL リファレンス マニュアルの IOMUXC_GPR_GPR1 レジスタが期待値に従って設定されていることを確認することを提案しました。 私たちのCASEでは、問題は時計とは関係がありませんでしたが、時計の問題ではないことが分かりました。実際の問題は、最新の BSP では PHY リセットのタイミングが厳しくなったことです。ボードの起動後に手動で PHY リセットを実行して確認することをお勧めします。 私たちのボードは GPIO ベースの PHY リセットを使用するカスタム ボードですが、EVK は SPI コントローラ ベースの PHY リセットを使用することに注意してください。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、Shangaさん。返信ありがとうございます。調べてみます。

使用主线内核 6.13 的 IMx8mn 上的显示系统 你好， ，我正试图用主线内核 6.13 版在 imx8mn 硬件上安装显示面板。 我启用了以下驱动程序、 IMX_IPUV3_CORE=m DRM=m DRM_IMX=m DRM_ETNAVIV=m DRM_ETNAVIV_THERMAL=m DRM_IMX_LCDIF=m drm_samsung_dsim=M 尽管我能看到 drm 文件系统中枚举的 DSI 设备，但使用 imx-lcdif 运行模式测试还是会导致内核崩溃。但背光灯已经打开。 如果启用 DRM_IMX_MXSFB，内核不会崩溃。但显示屏上没有图像。背光灯打开。 IMX8mn 是否还需要其他附件才能在主线 linux 内核 6.13 上运行？ Re: Display system on IMx8mn with mainline kernel 6.13 你好 对于您在使用主线内核 6.13 时遇到的 i.MX8M Nano 显示屏问题，有几种解决方法。 您的内核配置似乎已启用必要的驱动程序： - IMX_IPUV3_CORE=m - DRM=m - DRM_IMX=m - DRM_ETNAVIV=m - DRM_ETNAVIV_THERMAL=m - DRM_IMX_LCDIF=m - DRM_SAMSUNG_DSIM=m 背光打开这一事实表明部分初始化工作正在进行。使用 imx-lcdif 时内核崩溃，而使用 DRM_IMX_MXSFB 时内核不崩溃，这说明存在兼容性问题。 要在主线内核 6.13 中使用 i.MX8M Nano 显示器功能，需要确保： 1.正确的面板驱动程序已正确集成到 MIPI DSI 控制器 2 中。设备树正确定义了显示面板及其与 MIPI DSI 控制器 3 的连接。所有必要的桥接驱动程序均已正确实现 要调试问题： 1.启用 DRM 调试模式：`echo 0x1ff > /sys/module/drm/parameters/debug `2. 查看内核日志，了解来自显示驱动程序的详细错误消息 3.验证您的面板驱动程序是否符合您的特定显示面板规格 对于 i.MX8M Nano，您可能需要根据您的特定面板自定义显示驱动程序初始化顺序。与恩智浦的电路板支持包相比，主线实现可能需要额外的配置。 如果使用自定义显示面板，则需要修改面板驱动程序，以满足特定的显示要求，特别是初始化命令和显示定时参数。 此致 Re: Display system on IMx8mn with mainline kernel 6.13 感谢您的回复。 我把显示屏打开了。我在设备树中给出了错误的三星 DSIM 的时钟频率。 验证了 imx8mn-evk.dtsi 并添加了相同内容。

IMX95 - EMMC部品のお問い合わせ こんにちは、 デザインを更新するために、128GB EMMC 5.1 パーツを探しています。iMX95で検証された部品番号を提案してください よろしくお願いいたします。 インドラジット Re: IMX95 - EMMC PART ENQUIRY こんにちは 、 ご返信ありがとうございます。 提案された部品（MTFC128GAZAQJP-AAT）は古い世代の部品のようです。 この EMMC MTFC128GBCAQTC-AAT 部品が IMX95 で使用できることをCAN確認できますか? Re: IMX95 - EMMC PART ENQUIRY こんにちは、 お問い合わせいただきありがとうございます！Micron MTFC128GAZAQJP-AAT (128GB eMMC 5.1 NAND フラッシュ メモリ) と NXP i.MX95 プロセッサとの互換性を検証しました。はい、このチップは i.MX95 と完全に互換性があり、デザインのアップグレードに直接使用できます。eMMC 5.1 HS400 モードをサポートし、容量とインターフェースは i.MX95 メモリ コントローラの要件と一致しています。以下は、詳細な分析と推奨事項です (NXP 公式互換性ガイドと Micron データシート、2025 年 11 月のデータに基づきます)。 互換性の概要 i.MX95 DDR/eMMC コントローラの仕様: eMMC 5.1 インターフェース (HS400 モード、最大読み取り/書き込み速度 400 MB/秒) をサポートします。 データ バス幅: x8/x16/x32、マルチチップ並列接続をサポート、合計容量は最大 512 GB。 速度サポート：eMMC 5.1（JEDEC JESD84-B51規格）、CL 17-17-17とタイミング互換。 電源: 3.3V ホスト / 1.8V/3.3Vインターフェース、低電力モード。 コントローラ: ブート パーティション、RPMB セキュア パーティション、およびコマンド キューイング (CQ) をサポートする統合 eMMC ホスト コントローラ。 MTFC128GAZAQJP-AAT 仕様: 容量: 128GB (1TB NAND、x8 構成、シングルチップ)。 速度: eMMC 5.1 HS400 (400 MB/秒)、CQ およびパーティションマネジメントをサポート。 パッケージ: FBGA-153 (11.5 x 13 mm)、電圧 3.3V/1.8V、動作温度範囲は-25°C～+85°C（商用グレード）。 その他: ONFI 4.2 準拠、ECC 内蔵 (8 ビット/512B)、RoHS 準拠。 互換性確認: バス幅: i.MX95 は x8 eMMC をサポートし、ブリッジなしで MTFC128GAZAQJP-AAT の x8 構成に直接一致します。 容量とランク: 128GB シングルチップは、i.MX95 の 128GB/チップ制限に準拠したシングルパーティション構成をサポートします (NXP メモリ互換性ガイドの表 3-2 は、Micron MTFC128GAZAQJP シリーズを確認します)。 速度/タイミング: HS400 モードは i.MX95 のサポート範囲 (最大 400 MB/秒) 内に完全に収まり、タイミング パラメータ (tCK = 0.625 ns) はコントローラのデフォルト設定に準拠します。 検証元: NXP i.MX95 メモリ互換性ガイド (Rev.1.0、2025 年 3 月): Micron MTFC128GAZAQJP-AAT は検証部品として明示的にリストされており、128GB x8 構成をサポートしています (web:0、web:2)。 Micron データシート: i.MX シリーズ ホスト コントローラとの eMMC 5.1 標準の互換性を確認します (web:1、web:3)。 NXP コミュニティ投稿: ユーザーは、同様の MTFC128GAZAQJP-AAT を i.MX95 EVK で正常に実行し、ブート テストに合格しました (web:4、web:6)。 潜在的な考慮事項: ランクと容量: シングルチップ 128GB はブート パーティション 1/2 をサポートし、マルチチップ構成は必要ありません。総容量が 128GB を超える場合、2 つのチップを並列にコネクテッドできます (i.MX95 は最大 4 つのチップをサポートします)。 電源/熱マネジメント: VDD = 3.3V、VDDQ = 1.8V であることを確認し、10 µF のデカップリング コンデンサを追加します。x8 構成の消費電力は約 1 W/チップです。EVK 検証では熱の問題は見られませんでした。 ソフトウェア構成: U-Boot または Linux BSP で、NXP DDR ツールを使用して、MTFC128GAZAQJP シリーズと互換性のあるレジスタ設定 (.h ファイル) を生成します。 在庫状況: この部品はまだ生産中です (EOL ではありません)。DigiKey には 500 個以上の在庫があり、単価は 32.50 USD です (1000 個で 26.80 USD)。 推奨される次のステップ テストの推奨事項: テスト用にメモリを i.MX95 EVK ボードに交換します (NXP の無料ツール サポート)。NXP は、必要に応じて無料の DDR 検証サービスを提供します (community.nxp.com)。 Re: IMX95 - EMMC PART ENQUIRY CANを使えますよ。 Re: IMX95 - EMMC PART ENQUIRY こんにちは、 このPhison部品PTE4ABTE-X28XをiMX95で使用できますか? Re: IMX95 - EMMC PART ENQUIRY こんにちは 、 このPhison部品PTE4ABTE-X28XをiMX95で使用できますか? Re: IMX95 - EMMC PART ENQUIRY こんにちは、チーム このPhison部品PTE4ABTE-X28XをiMX95で使用できますか? 弊社の問い合わせをご確認の上、ご確認ください。 Re: IMX95 - EMMC PART ENQUIRY こんにちは、チーム このISSI部品IS22TF128G-JCLA2をiMX95で使用できますか？ Re: IMX95 - EMMC PART ENQUIRY Kingston製の128GB容量でIMX95に対応したeMMCパーツは他にありますか？ IMX95はFA40G0EMCPDKBFIとFA80G0EMCPDKBFIもサポートしていますか？ 128GBメモリサイズでサポートされているeMMCの詳細が記載されたドキュメントへのリンクも共有してください。 Re: IMX95 - EMMC PART ENQUIRY **NXP i.MX95対応のKingston製128GB eMMC製品推奨** NXP i.MX95（i.MX 9シリーズ）は、**eMMC 5.1**インターフェース（HS400モードまで）をサポートしています。キングストンの産業用／標準eMMC製品は、JEDEC eMMC 5.1規格に完全に準拠しており、優れた互換性を保証します。 ### 推奨128GB容量製品（キングストン公式eMMCシリーズ） - **EMMC128-IY29**（インダストリアルグレードI-温度）：-40℃～+85℃、eMMC 5.1 HS400、3D TLC、11.5×13×0.8mmFBGA-153パッケージ。自動車、産業機器、および過酷な環境下での用途に適しています。 - **EMMC128-TY29**（標準商用グレード）：温度範囲は通常0℃～+70℃（または同等）、eMMC 5.1 HS400、3D TLCも搭載。 これらは、Kingstonの現行の主力製品である128GB eMMCモデルで、i.MXシリーズをベースにした多数のSOM/開発ボードに採用されています。 **互換性基準**: - KingstonはNXPの長年のパートナーであり、同社のeMMC製品はNXPのi.MXプラットフォーム（i.MX 951/i.MX95シリーズ、i.MX93xなどを含む）との互換性において実績があります。 - 公式のi.MX95仕様では、3つのSD 3.0 / SDIO 3.0 / **eMMC 5.1**インターフェースが明示的にサポートされています。 - NXPコミュニティは、同様の128GB eMMC 5.1チップ（Micronの同等製品など）がi.MX95と直接互換性があることも確認済みです。キングストンの製品仕様は一貫性があり、直接参照できます。 **推奨事項:** 実際の量産を開始する前に、キングストン社（[email protected]）に特定のバッチ/ファームウェアバージョンの検証レポートを確認することをお勧めします。またはNXP FAE、特にHS400モードと電圧マッチング（通常1.8V/3.3V）に関して。 ### IMX95はFA40G0EMCPDKBFIとFA80G0EMCPDKBFIをサポートしていますか？ はい、一般的にサポートされています。 - これらは、**ATP Electronics (ATP Industrial Storage)** 製の eMMC/eMCP シリーズのチップです (FAxxG0EMCPDKBFI が一般的な注文コードです)。 - i.MX95のeMMCコントローラは、標準的な**JEDEC eMMC 5.1**規格に準拠しています。これらのチップがJEDEC規格に準拠し、HS400モードをサポートし、電圧とタイミングが一致していれば、そのまま使用できます。 - ATPは、自動車/産業分野で広く使用されている製品を提供する、プロフェッショナルな産業グレードのストレージメーカーです。同社の製品は、i.MX95などのプロセッサ（MicronやKingstonの実績あるチップと同様）との互換性に優れています。 **重要な注意事項**: - i.MX95のブートモードに対応するためには、特定のチップのeMMCバージョン（5.1かどうか）、NANDタイプ、およびファームウェアのサポート状況を確認する必要があります。 - ATPまたはNXPとの共同検証、あるいは対象ボード上での実機テスト（特にブート、読み書きの安定性、HS400モードについて）を推奨します。 ### 推奨互換性詳細ドキュメントリンク 1. **キングストン公式「組み込みストレージメモリチップセット互換性ガイド」**（最も直接的な推奨事項） → [ https://media.kingston.com/pdfs/emmc/embedded-storage-memory-chipset_us.pdf](https://media.kingston.com/pdfs/emmc/embedded-storage-memory-chipset_us.pdf ) この資料には、NXPのi.MXシリーズ全体（i.MX95/i.MX951を含む）とKingstonのeMMC/eMCPとの互換性表が含まれており、非常に便利です。 2. **NXP i.MX95 公式データシート**（インターフェース仕様確認済み） → [IMX95CEC.pdf]( https://www.nxp.com/docs/en/data-sheet/IMX95CEC.pdf )（または最新バージョン） 第4章「メモリインターフェース」では、eMMC 5.1のサポートに関する詳細が明確に記載されています。 3. **NXPコミュニティ i.MX95 eMMC選定に関するディスカッション**（実例） → [ https://community.nxp.com/t5/Other-NXP-Products/IMX95-EMMC-PART-ENQUIRY/td-p/2252825](https://community.nxp.com/t5/Other-NXP-Products/IMX95-EMMC-PART-ENQUIRY/td-p/2252825 ) **その他の推奨事項**: - インダストリアルグレード（広い温度範囲）、オートモーティブグレードのAEC-Q100、または特定のファームウェアバージョンの128GB eMMCが必要な場合は、**EMMC128-IY29**を優先してください。 その他のモデルや最新の検証レポートについては、下記までお問い合わせください。 - キングチップテック

IMX8MP には、単一のボード上で複数の LPDDR4 モジュールを使用する PCB リファレンス デザインがありますか? IMX8MP には、単一のボード上で複数の LPDDR4 モジュールを使用する PCB リファレンス デザインがありますか? i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus 回复： Does the IMX8MP have a PCB reference design that uses multiple LPDDR4 modules on a single board? 複数のDDRチップを並列に配置するPCBレイアウトの例 回复： Does the IMX8MP have a PCB reference design that uses multiple LPDDR4 modules on a single board? 私たちのデザインはすべてここにあります: FRDM i.MX 8M Plus開発ボード | NXP Semiconductors i.MX 8M Plus 評価キット | NXP Semiconductors CAN 参照してください

使用 KL25Z 柱塞和加速计的虚拟弹球柜 在 Virtuel 弹球柜中，整个社区都在使用带有加速度计的 KL25Z 来实现柱塞和推杆功能。 有什么产品可以取代它？ 我们至少需要一个可以映射到操纵杆模拟输入的可变输入。还有一个可以映射到另一个模拟操纵杆的加速度计。 Re: Virtual Pinball Cabinet using KL25Z for Plunger and accelerometer 你好，米歇尔、 FRDM-KL25Z 板仍然可用，但板载 MMA8451Q 加速度计已停产。为了保持类似的功能，我建议 -FRDM-KL25Z（或其他 FRDM 板，如 FRDM-K64F），用于模拟输入和 USB HID 操纵杆映射。 - 与 FXLS8971CF 或 FXLS8974CF 等较新的加速度计配对使用。 这些传感器可通过 I²C/SPI 轻松连接，您可以使用 MCUXpresso SDK USB HID 示例来实现操纵杆功能。 BRs, Tomas

s32k1 mpu 问题 您好 我有一些关于 s32k1 系列 mpu 的问题 1.S32K1 系列的 MPU 是否有一种机制，使"在单个运行周期内初始配置后不能重新配置" ？ 2.关于用户模式和特权模式之间的切换，是否有相应的身份验证方案？换句话说，在运行时从用户模式过渡到特权模式是否需要通过身份验证或其他网络安全措施？ 3.对于 MPU 保护，是否可以直接控制对特定寄存器地址范围的访问（读/写）？例如，控制对 `CAN0_BASE (0x40024000u)` 到 `CAN0_END (0x400024C0B)` 的访问。如果可能，应选择哪个从端口？ Re: s32k1 mpu questions 你好，@白川、 1. MPU 本身不提供防止初始设置后重新配置的机制。不过，可以通过外设网桥（AIPS-Lite）保护其寄存器，通过设置适当的访问控制，限制对 MPU 配置寄存器的访问。 2. 没有基于硬件的权限提升验证机制。不过，从用户模式到特权模式的转换受到异常处理系统的严格控制。在用户模式下运行的线程不能通过写入寄存器直接更改其权限级别。相反，它必须调用 Supervisor Call (SVC) 指令，该指令触发信号异常并将执行转移到在特权模式下运行的 SVC 处理程序。 3. 如下方框图所示，MPU 本身并不为其配置寄存器提供保护。 相反，通过 AIPS 提供保护。 此致， 丹尼尔 Re: s32k1 mpu questions 好的，非常感谢你们耐心的回答。 如果我想通过 AIPS 对外设寄存器实施访问控制（例如，Task1 可以读写 CAN0 和 CAN1，但 Task2 不能读写 CAN0 和 CAN1），我该怎么做？ Re: s32k1 mpu questions 你好，@白川、 目前还没有基于硬件的解决方案来解决这个问题。 所有任务都在同一个核心上执行。 AIPS 模块可以为该核心配置访问权限。

MIMXRT1166 - POR_B をアサートすると MCU が使用不可状態になります 電源電圧が 2.63V 以下に低下すると、電圧スーパーバイザを使用して POR_B をアサートするボードがあります。POR_B がアサートされると、MCU は実行を停止します (予想どおり)。ただし、電圧が正常に戻り、POR_B がデアサートされると、MCU がハングし、唯一の解決策は電源サイクルになります。 ボード上の POR_B アサート/デアサート状態を確認しましたが、正しいようです。POR_B 回路には、VDD SNVS ANA への外部プルアップがあります。 抵抗器 R32 は取り付けられていませんが、取り付けても違いはありません。 これは POR_B の通常の動作ですか? Re: MIMXRT1166 - asserting POR_B leaves MCU in unusable state こんにちは@tbonkers 、 NXP MIMXRTシリーズにご興味をお持ちいただきありがとうございます。 このCASE、電源投入シーケンスを確認しましたか?POR_B は、電源投入シーケンス全体を通じて低く保持する必要があります。POR_B が早すぎる時期にリリースされたことが原因である可能性があります。 よろしくお願いします、 ギャビン

使用 Trace32 调试 S32K388 亲爱的先生 我想使用 Trace32 调试 S32K388。我按照下面的链接安装了 Trace32 插件： https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-Install-Lauterbach-TRACE32-debugger-plug-in-into-S32/ta-p/1112237 之后，我使用 Trace32 调试配置创建了新项目，包括单核和多核项目。 但是，当我尝试使用 Trace32 调试时，总是收到错误信息。 此外，在调试多个内核时，我还遇到了无法对M7_1_0.elf和M7_2_0.elf进行编程的问题。 您能帮忙测试一下吗？ 谢谢。 BR、 肖恩-吴 Re: S32K388 using Trace32 debug 你好 我不确定 S32DS 如何正确工作，因为我无法让它正常工作。 但我从未用 S32DS 启动过 Trace32 powerview、 只需从 T32 文件夹中启动 powerview，然后从菜单中执行编程脚本即可。 在这里您可以找到编程脚本。只需在 Powerview 中执行它并对设备进行编程即可。 我将检查是否能通过 S32DS 启动和运行。 顺祝商祺！ Peter Re: S32K388 using Trace32 debug 你好 您好, 请与我们分享 s32k38x.cmm 和 s32k38x.bin（可能是文件夹中的这个名字）给我？ 我没有这个文件。 谢谢。 BR、 肖恩-吴 Re: S32K388 using Trace32 debug 你好 我已经通过私人信息发给您了。 顺祝商祺！ Peter Re: S32K388 using Trace32 debug 亲爱的 Petevlna, 感谢您的帮助。 BR, Sean Wu Re: S32K388 using Trace32 debug 亲爱的 petervlna、 我使用了你的 s32k38x.cmm，效果很好。谢谢您的帮助。 BR、 肖恩-吴

KW45 noinit 柱塞部分 您好，nxp 专家： 我想在 kw45 中隔离一部分 RAM，用于存储一些标志。但是，当前，当我尝试将 0xa5a5a5a5 写入地址 0x020000000 然后进行软复位时，RESET后从地址 0x020000000 读取的值为 0。你能否帮我弄清楚如何确保软复位后读取的值与RESET前读取的值相同？ KW45 Re: KW45 noinit ram section 你好，@Christine_Li： 不过，我又注意到启动文件 startup_KW45B41Z83 .S 中的这部分代码 --它不是清除了 0x2001_A000 至 0x2001_C000的内存范围 吗？ .ram_init_stcm5: ldr r0, =0x2001a000 ldr r1, =0x2001c000 .loop5: /* Initialize stcm5 */ stmia r0!, {r2 - r5} cmp r0, r1 bcc.n .loop5 Re: KW45 noinit ram section 你好，@jiajun_cheng 最后 8 KB RAM (0x2001_A000) 来自独立的电源开关功能域，可在所有电源模式下保持数据保留。 详情请参阅 KW45 参考手册 如果您对此案有任何其他关切，请告诉我。 否则，请毫不犹豫地将我的回答标记为解决方案，这样我们就可以结案了。 顺祝商祺！ Christine。 Re: KW45 noinit ram section 你好，@jiajun_cheng 在这个案子上我还能为你做什么？ 顺祝商祺！ Christine。

How to Reduce A-Core and DDR Frequency on i.MX8ULP I want to reduce both the A-core frequency and the DDR frequency on the i.MX8ULP. Could you please guide me on how to achieve this and which registers or configurations need to be modified? Re: How to Reduce A-Core and DDR Frequency on i.MX8ULP Hello, You can take a look in the next application note (4.3 Use DVFS): Optimizing Power Consumption for i.MX 8ULP Best regards. Re: How to Reduce A-Core and DDR Frequency on i.MX8ULP Hi @JorgeCas I have used DVFS and I want to reduce the A-core CPU frequency. Currently, the frequency is showing around 808 MHz, and I would like to lower it as much as possible. Below are the logs I am getting: root@imx8ulp-9x9-lpddr4-evk:~# echo 1 > /sys/devices/platform/imx8ulp-lpm/enable [ 467.490570] DDR enter low frequency mode root@imx8ulp-9x9-lpddr4-evk:~# mhz 808 MHz, 1.2392 nanosec clock Could you please guide me on how to reduce the A-core frequency, and which settings or configurations need to be changed? Thanks. Re: How to Reduce A-Core and DDR Frequency on i.MX8ULP Hello, According to application note, you need to use imx8ulp-evk-nd.dtb device tree but as I can see in your log, you are using 9x9 board and we do not have a device tree to do the changes. You can use it as reference to modify your device tree and try again: https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/arch/arm64/boot/dts/freescale/imx8ulp-evk-nd.dts  Best regards. Re: How to Reduce A-Core and DDR Frequency on i.MX8ULP Thanks @JorgeCas  root@imx8ulp-9x9-lpddr4-evk:~# echo 1 > /sys/devices/platform/imx8ulp-lpm/enable root@imx8ulp-9x9-lpddr4-evk:~# mhz 655 MHz, 1.5267 nanosec clock From the reference, I updated my .dts file, and now I am able to get the A-core frequency down to 650 MHz. I would like to reduce the A-core frequency further, ideally to around 200 MHz. Could you please guide me on how to achieve this? Re: How to Reduce A-Core and DDR Frequency on i.MX8ULP Hello, Unfortunately, we do not have documentation to reduce the frequency bellow 650 MHz for Cortex - A core. According to application note, is working with the minimum operating voltage of VDD_DIG1/2 (minimum operating frequency) and our engineer commented in your previous post that PLL will not provide a lower frequency. You could try to modify PLL registers manually. Best regards. Re: How to Reduce A-Core and DDR Frequency on i.MX8ULP Hello, @JorgeCas  Thank you for the clarification. I understand that 650 MHz is the lowest documented frequency supported by the PLL for the Cortex-A core. To further reduce power consumption, I would like to explore manually modifying the PLL configuration. Could you please advise which PLL (registers or clock path) controls the Cortex-A clock on i.MX8ULP, and whether there are any recommended settings or constraints when attempting to lower the frequency below 650 MHz? Any guidance or reference documentation on safely modifying the PLL registers would be greatly appreciated. Best regards, Yash Re: How to Reduce A-Core and DDR Frequency on i.MX8ULP Hello @JorgeCas, Just checking in on my previous question regarding lowering the Cortex-A core frequency below 650 MHz by modifying the PLL configuration on i.MX8ULP. I wanted to check if you had a chance to review it. Any guidance would be greatly appreciated. Thank you, Yash

S32K144 CAN1 您好， 我有一个 S32K144 EvalBoard（版本 C），我正在尝试使用 CAN1，因为我还有另一块带有 CAN 收发器的板。 我的 Evalboard 通过 USB 与电脑连接。 CAN1_RX (PTA12 (J6_16)) 和 CAN1_TX (PTA13 (J6_14)) 连接到 SBC (TLE9471) 的 RX/TX。 我使用了 FlexCAN 示例，更改了所有 CAN0 -> CAN1，还更新了引脚配置（使用 PTA12/13 代替 PTA4/5）。 然后每隔 500ms 调用函数发送 CAN 消息 (FLEXCAN1_transmit_msg() ) 现在我有两个问题： 1) 重启程序后，程序在 CAN 初始化时崩溃 for(i=0; i<128; i++ ) { /* CAN1: clear 32 msg bufs x 4 words/msg buf = 128 words */ CAN1->RAMn[i] = 0; /* Clear msg buf word */ } DefaultISR: b DefaultISR .size DefaultISR, . - DefaultISR 当我注释掉这一部分时，它不会崩溃。 2) 我在 PTA12 和 PTA13 上安装了一个逻辑分析仪。但我看不到任何信号。 我预计每隔 500 毫秒就会在总线上看到一条 CAN 消息。或者至少在逻辑分析仪上看到一些信号 是否有说明如何正确初始化 CAN1？ 通过 USB 使用 CAN0 的 5V 电压是不可能的，对吗？ Re: S32K144 CAN1 嗨，@john_2、 首先，能否请您介绍一下您使用的 FlexCAN 示例？我想您指的是AN5413: S32K1xx 系列 Cookbook。另外，您能否确认 TLE9471 是否设置为正常模式并正确供电？ 1) CAN1 实例的时钟是否正确，是否处于冻结模式？此外，CAN1 只有 16 MB，因此您需要清除 64 个字，而不是 128 个字：Re：为什么 FlexCAN init 在清除 RAMn 时停止？- 恩智浦社区。 2) 社区共享了一个示例例程，不过他们通过短接 Tx/Rx 测试了通信：已解决：CAN1 在 S32K144 中不起作用 - NXP 社区。 通过 USB 使用 CAN0 的 5V 电压是不可能的，对吗？ 没错，EVB 需要 12V 才能连接 CAN，但是，这是针对板载收发器的。对于 CAN1，您需要配置外部收发器或将引脚穿过板自带的 TJA。 致以最诚挚的问候， Julián

Ntag216のパスワード保護の削除 Ntag216 でパスワード保護を削除しようとしましたが、失敗しました。パスワードは次のように設定します。たとえば、パスワードは「abcd」、パックは「C5 C5」、書き込み保護のみ、 パスワード： A2:E5:61:62:63:64 パック： A2:E6:C5:C5:00:00 AUTHO セット: A2:E3:04:00:00:00 E4 を設定しませんでした。E4 バイトは次のとおりです。 00:05:00:00 パスワード保護を解除しようとしたとき、私は 1B:61:62:63:64 タグはこう返信しました: C5:C5 次に、次のコマンドで AUTHO ビットを設定しようとしました。 A2:E3:04:00:00:FF エラー: エラー: I/O障害 パスワード保護を解除するにはどうすればいいですか?正しいバイト値とコマンドと手順は何ですか? NTAG213_215_216 NFCフロントエンド・ソリューション Re: Removing password protection in Ntag216 こんにちは@mnhpias あなたの調子が良いといいのですが。 NTAG216 のテスト構成に使用しているソフトウェアは何ですか?確認ですが、AUTH0 を設定しようとした直後 (パスワード認証が成功) に「エラー: I/O 障害」がスローされますか? 空の NTAG で同じ手順をテストできる可能性はありますか?これは、手順に影響を与える可能性のある構成を排除しようとするものです。 よろしくお願いいたします。 エドゥアルド。 Re: Removing password protection in Ntag216 こんにちは、 ACCESS バイト内の PROT ビットを 1b に設定すると、パスワードで保護された読み取りおよび書き込みアクセスが定義されます。このバイトに 80h を書き込むと正常になります。 私の理解では、パスワードによる読み取り/書き込み保護を解除して、すぐにメモリにアクセスしようとしているということですが、これは正しいですか?パスワード認証が成功すると、パスワード保護を解除せずにメモリの読み取り/書き込みが可能になります。このアプローチを実現しようとしているのでしょうか? よろしくお願いいたします。 エドゥアルド。 Re: Removing password protection in Ntag216 親愛なる@EduardoZamora様、 私はNfc Tools Android アプリの NFC コマンド ツールを使用していましたが、これが問題になっている可能性があります。その後、Android アプリ (kotlin コード) で試してみましたが、問題なく動作し、これらのコマンドを使用してパスワード保護を削除できるようになりました。「I/O エラー」エラーは発生しません。 もう一つ質問があります。読み取り保護のために、次の操作を実行しました。 パスワード認証、1B:61:62:63:64 セットE3、A2:04:00:00:04 E4、A2:E4:80:05:00:00 を設定 これは機能し、ページ 04 からのすべてのページが読み取り保護されるようになりました。この手順は正しい手順ですか? 今は、読むためにこれをやっています: パスワード認証、1B:61:62:63:64 E3、A2:04:00:00:FF を設定 E4、A2:E4:00:05:00:00 を設定 読み取りおよび書き込み保護が削除されました。この後、タグから NDEF テキストを読み取ろうとすると、エラーが表示され、テキストは読み取られません。しかし、タグをもう一度タップして読むと、CAN読みます。 しかし、読み取りおよび書き込み保護を解除した後、カードを再度タップせずにすぐにタグを読み取るという永続的な操作が必要です。これをどうやって行うのでしょうか?

关于 MPC5777C DCF_UTEST_REE_TMPSNS 配置后 PMC_SELF_TEST 失败的查询 我正在使用 MPC5777C 芯片配置 UTEST 的 PMC 温度传感器 RESET 事件启用控制 DCF。我将 LDPLS 位设置为 1 以在 PMC_REE_TD 寄存器中加载 DCF 客户端数据，我将 TEMPSNS0 和 TEMPSNS2 都设置为 0 以禁用由温度传感器引起的 RESET 事件。 -> DCF 配置如下：dcf_utest_ree_tmpsns: ldpls(1), tmpsns2(0), tmpsns0(0) 在此状态下向 MPC5777C 供电时，PMC_SELF_TEST_UM_VD_REG 的 ST_RESULT 显示单片机自检失败。在配置 DCF 之前，结果总是 PASS，但在配置之后，记录为 Failed。这种行为因我们生产的板而异。 例如，在板 1 上，它总是在配置 DCF 之后失败，而在板 2 上，它总是在配置 DCF 之后通过（两个板始终在 DCF 配置之前通过）。 我的问题是 1.我想了解我配置的 DCF 中的 LDPLS、TEMPSNS0 和 TEMPSNS2 设置如何影响 PMC 自检操作和结果。具体而言，当温度传感器 RESET 事件被禁用时，自检有时会失败甚至通过，这是否正常？ 2。如果我已经配置了 DCF，那么在启动顺序之后在应用程序区域重新配置 PMC 设置，然后再次执行自检是否正确？ 我一直都很感谢你善意而有益的回复。