SAF - ASIL 认证 您好，技术支持、 客户正在使用带有 SW32K3_SAF_1.0.5_D2503 的 S32K31。 他们要求我们提供 SAF ASIL 证书或任何文件，以证明其符合 ASIL"ready/compliance" 。 此致， 马库斯 SAFETY_SW Re: SAF - ASIL Certification 您好，技术支持、 有更新吗？ Re: SAF - ASIL Certification 你好 Marcus， 对于每个高级 SAF 软件包，都可以下载功能安全软件评估摘要报告。 适用于 SAF 1.0.5我也可以在 Flexera 上看到： S32K3_SAF_1.0.5_Safety_SW_Assessment_Summary.pdf 亲切的问候， Radoslav Re: SAF - ASIL Certification 你好@marcuslim, 目前，与客户共享文件在技术上和法律上都受到限制，我认为唯一合法的途径是通过销售人员。 总之，我想从 nxp.com 上的 SAF 产品页面截图，和我分享的一样，看看到底缺了什么。 客户如何获得版本？ 应该有功能安全评估，其他人都可以看到。 我在这里附上内部报告，让您找到如何合法地与客户共享文件的方法。 但请尽量向客户解释正确的获取方式 nxp.com=>Softwareaccounts= > 汽车软件-S32K3 高级软件= > 汽车软件-S32K3-功能安全软件框架 亲切的问候，拉多斯拉夫 Re: SAF - ASIL Certification 谢谢你，拉多斯拉夫！ 客户已找到文件。 我们可以关闭这个主题了。 此致， 马库斯

重金求A1006UK 开发工程师，有做过的工程师联系我， I am requesting a development engineer for A1006UK at a high cost. Engineers who have worked before have contacted me. Thank you very much, vx jesssaid 重金求A1006UK 开发工程师，有做过的工程师联系我，重谢，vx jesssaid Facebook 13922881086 回复： 重金求A1006UK 开发工程师，有做过的工程师联系我， There is an old project that uses this ic, if you have done this project contact me, thank you!

S32K344 推进生命周期 您好，恩智浦团队： 我安装了 HSE 并对 ADKP 进行了编程，当我调用 HSE_AdvanceLifecycle 时，它返回 HSE_SRV_RSP_NOT_ALLOWED。 hse_firmware_version 为 2.55.0 S32DS 项目是 S32K3_HSE_DemoExamples_1_0_0\...\S32K344_Basic_SecureBoot 请问问题出在哪里？ Re: S32K344 AdvanceLifecycle 你好，xionggang、 请测试S32K344_CQC_DEMO 项目。 C:\NXP\S32K3_HSE_DemoExamples_1_0_0\S32K3_HSE_DemoExamples\Device_Configuration\S32K344_CQC_DEMO 该项目演示了如何推进生命周期。请按照 S32K344_CQC_DEMO/Readme.md 中的说明进行操作。您需要将宏***LC_ADVANCE*** 设置为1 顺便说一句，请使用 S32K344_SBAF_UPDATE 项目更新 S BAF（S32K344 SBAF 0.15.0 RTM 版本），使其与这个版本的 HSE 固件兼容。 C:\NXP\S32K3_HSE_DemoExamples_1_0_0\S32K3_HSE_DemoExamples\Device_Configuration\ S32K344_SBAF_UPD ATE 祝好， Robin ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"ACCEPT AS SOLUTION" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请另开新主题，并参考已关闭的主题。 ------------------------------------------------------------------------------- Re: S32K344 AdvanceLifecycle 请注意，在圣诞假期期间，我们的支持响应时间可能会比平时长。在某些情况下，您的请求可能会在新年后得到处理。感谢您的理解。 Re: S32K344 AdvanceLifecycle 谢谢。圣诞快乐

st25r200リーダーを使用したMIFARE Classic 4k認証 こんにちは、みんな、 私は NXP MCU を搭載した X-NUCLEO-NFC10A1 NFCリーダを使用しています。 このリーダーを使用して、MIFARE Classic 4K カードを正常に検出できます。 ただし、読み取り/書き込みアクセスのためにセクターを認証しようとすると、問題が発生します。 次のシーケンスを使用して認証コマンドを送信しています: [ AUTH_CMD + BLOCK_ADDRESS ] このコマンドを送信すると、タイムアウト エラーが発生します。 タイムアウト値を増やしてみましたが、問題は依然として解決しません。 認証コマンドに CRC を手動で追加して送信すると、リーダーはフレーミング エラーを返します。 誰か確認してください: ST25R200 を使用して MIFARE Classic 4K 認証を実行する正しい方法ですか? はいの場合、タイムアウトまたはフレーミング エラーの原因は何でしょうか? ST25R200 を使用した MIFARE Classic 認証に関連する参照コード、アプリケーション ノート、または例をお持ちの方がいらっしゃいましたら、ぜひ共有してください。 ご協力をよろしくお願いいたします。 Re: MIFARE classic 4k auth using st25r200 reader こんにちは@RajPadmani ST25R200はNXPの製品ではありません。はい、NXP のリーダーに基づく MIFARE Classic 4k 認証専用の例がありますが、これは NDA の下で利用可能であるため、以下の手順に従って NXP と NDA を締結することをお勧めします。 NXP 開発者向け技術サポートとリソース | NXP Semiconductors 選択し、

S32K148ピン: デフォルトの動作 S32K1xx のピンにはデフォルトの動作があります。S32DS IDE のピン MUX ツールでは、デフォルトの動作が斜体で表示されます。 私の質問は、デフォルトの動作でピンを使用したい場合、そのロールのピン MUX ツールでそのピンを選択する必要があるかどうかです。 言い換えると、私が尋ねているのは、ピン MUX ツールでピンをデフォルトの動作に設定することと、まったく設定しないことの違いは何ですか、ということです。 Re: S32K148 pins: default behavior ハイ S32K1 SDK または RTD で ADC の例を開くと、ピン ツールがまったく有効になっていないことがわかります。ピンツール でそのピンの ADC 機能を選択した場合でも 、デフォルト値 `.mux= PORT_MUX_ALT0 ` が生成されます 。 ただし、S32K1 RM Rev14.1のセクション43.4 ADCハードウェアインターリーブチャネルで説明されている機能を有効にする場合、たとえば、 ADC0_SE4とADC1_SE14チャネルはPTB0ピンでインターリーブされます。 次に、ピンツールでPTB0ピンにADC0_SE4とADC1_SE14を選択することをお勧めします。ピンツールは`.mux= PORT_MUX_ADC_INTERLEAVE`を生成します。 Port_Ci_Port_Ip_Init()を呼び出すと、対応するSIM_CHIPCTL [ ADC_INTERLEAVE_EN ] ビットが有効になり、 ADC ハードウェア インターリーブが有効になります。 Port_Ci_Port_Ip_Init -> Port_Ci_Port_Ip_PinInit -> Port_Ci_Port_Ip_ConfigureInterleave よろしくお願いします、 ロビン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: S32K148 pins: default behavior こんにちは@Robin_Shen ご説明いただきありがとうございました。

S32 Design Studio + SDK 中的 UDS / UDS-over-J1939 支持 FS32K144HAT0MMHT 您好， ，我使用的是FS32K144HAT0MMHTMCU 和 S32 Design Studio 以及相应的 S32 SDK。我想确认这个控制器是否支持统一诊断服务（UDS，ISO 14229）协议，特别是软件开发工具包/中间件是否支持基于 J1939 CAN 的 UDS（基于 J1939 的 ISO-TP）。 • S32K144 的 UDS 堆栈开箱即用吗？ • 此 MCU 的 C AN/J1939 CAN 上是否有 UDS 的示例项目或配置文件？ • 如果不可用，推荐使用什么方法（中间件代码包、RTD 代码包等）通过 J1939 启用 UDS/UDS？ 谢谢！ Re: UDS / UDS-over-J1939 Support for FS32K144HAT0MMHT in S32 Design Studio + SDK 嗨，@NagulMeera、 恩智浦不提供上述堆栈。你需要在 MCU 的 CAN 模块之上内置第三方 J1939 堆栈。 我们的网页上有一些合作伙伴，例如 iWave Global | 合作伙伴我的 | 恩智浦半导体有限公司 港口工业自动化有限公司|合作伙伴我的|恩智浦半导体有限公司 如果不可用，那么通过 J1939 启用 UDS/UDS 的推荐方法（中间件代码包、RTD 代码包等）是什么？ 恩智浦的建议是使用最新的驱动（实时驱动（RTD））并与第三方集成。 致以最诚挚的问候， Julián

SSEGold：最佳暗黑破坏神 4 第 11 季版本和等级列表指南 暗黑破坏神 4》第 11 赛季彻底重塑了终极游戏元。在平衡变化、新的季节性机制和定义版本的协同作用之间，一些设置现在感觉势不可挡，而另一些设置却悄然失去了相关性。作为一个已经将多个赛季推向极限的人，我可以自信地说，这是我们迄今为止版本最多元化的赛季之一。如果你想跳过一些早期的磨练，许多资深玩家会选择 SSEGold 购买《暗黑破坏神 4》物品，这样他们就可以专注于测试版本和推送残局内容，而不是农业基础知识。 在本指南中，我们分解了《暗黑破坏神4》第 11 季最佳版本和等级列表，涵盖了哪些版本有效、为何有效，以及哪些版本值得你花时间，无论你是单人磨练、推动噩梦地下城还是为 PvP 做准备。 第 11 赛季元如何形成 第 11 赛季奖励的是稳定性、生存能力和规模化伤害，而不仅仅是华丽的爆发。能够在较长的 boss 战斗中保持压力并在高等级内容中存活下来的版本在元数据中占据主导地位。人群控制、防御层和资源维持比以往任何时候都更加重要。 目前在排行榜上名列前茅的《暗黑破坏神4》第 11 季版本都有一些共同点： 强大的防御正常运行时间 可靠的伤害扩展 流畅的资源管理战斗期间的停机时间 最小 如果你的版本在任何一个区域都遇到困难，它可能会在更高的等级中落后。 暗黑破坏神 4 第 11 季的 S 级版本 这些绝对是目前最好的版本。如果您想要效率和动力，请从这里开始。 烙印圣骑士 烙印圣骑士是第 11 赛季当之无愧的王者。它集高额持续伤害、出色的生存能力和强大的群体实用性于一身。这个版本在噩梦地下城和 boss 遭遇中表现出色，是残局玩家的首选。 骨矛死灵法师 骨矛依然是个怪物。在第 11 赛季的 BUFF 中，亡灵巫师的缩放得到了改进，游戏也更加流畅。该版本提供巨大的单目标伤害和可靠的清除速度，尤其是在使用适当的装备进行优化时。 弧形巫师 弧光巫师凭借出色的 AoE 伤害和移动能力大放异彩。这个版本可以快速清理大包并可以很好地扩展到游戏后期的内容。通过巧妙的走位和防御冷却，生存能力是可控的。 值得一玩的 A 级版本 等级版本很强大，但稍微更依赖于情境或装备。 旋风野蛮人 依然经典。旋风野蛮人在持续战斗中占据主导地位，玩起来感觉很棒，但他们需要扎实的装备投资才能在第 11 赛季中真正大放异彩。 毒药流氓 毒液流氓会在一段时间内造成疯狂的伤害，并具有机动性。它们在技术娴熟的选手手中发挥得淋漓尽致，让那些懂得时机和定位的选手受益匪浅。 风暴德鲁伊 风暴德鲁伊提供强大的 AoE 和不错的生存能力。虽然不像 S Tier 版本那样占据主导地位，但它们仍然是单人游戏和小组游戏的可靠选择。 B 级版本和利基选项 这些版本可以运行，但需要额外的努力或特定的场景。 火巫师 陷阱游侠 土德鲁伊 血亡灵法师 它们在休闲游戏或特定活动中是可行的，但在推送顶级内容时就会落后。 暗黑破坏神 4》第 11 赛季等级列表概览 S Tier Brandish Paladin Bone Spear Necromancer Arc Sorcerer A 层 旋风野蛮人 毒药游侠 暴风德鲁伊 B 级 火系巫师 陷阱游侠 土系德鲁伊 血系亡灵巫师 是什么让 build 在第 11 季变得强大 资深玩家都知道，原始伤害数字并不能说明一切。最好的《暗黑破坏神4》第 11 季版本在保持效率的同时平衡进攻和防守。 寻找具有以下特点的构建：屏障或 强化等强大防御层 可靠的人群控制对完美定位的依赖 最小化长时间 战斗伤害可扩展 装备在其中发挥着重要作用。许多玩家想要快速优化版本而无需花费数周时间培育完美的卷子，就依靠 SSEGold 购买《暗黑破坏神 4》物品。 为你的游戏风格选择合适的版本 如果你喜欢安全、稳定的游戏，那就选择圣骑士或死灵法师。 如果你喜欢速度和机动性，游侠或巫师是你的首选。 如果你喜欢坦克型斗士，《野蛮人》依然能满足你的需求。 最好的版本是你一直喜欢玩的版本。即使是顶级版本如果与你的游戏风格不符，也会感觉很糟糕。 总结与展望 第 11 赛季为《暗黑破坏神 4》带来了迄今为止最健康的元气之一。无论你想要绝对最强大的设置还是可靠的全方位版本，都有很多不错的选择。关键是要了解什么能让版本发挥作用，并明智地投入时间和装备。 如果你想要效率、灵活性和力量，上面列出的版本代表了目前可用的最佳《暗黑破坏神4》第 11 季版本和等级列表。坚持使用，巧妙优化，圣域就不会那么无情了。

一時的なECキー更新のためのNVM書き込みに関する質問 こんにちは、NXPチームの皆様、 チップ: OM-SE050 ARD-E 開発キット ECキー操作に関して以下の質問があります。 1. ECキーを作成する Se05x_API_WriteECKey(session_ctx, NULL , 0 , 0x11223344 , kSE05x_ECCurve_NIST_P256, NULL , 0 , NULL , 0 , kSE05x_INS_TRANSIENT, kSE05x_KeyPart_Pair);   2.ECキーを更新する Se05x_API_WriteECKey(session_ctx, NULL , 0 , 0x11223344 , kSE05x_ECCurve_NA, NULL , 0 , NULL , 0 , kSE05x_INS_TRANSIENT, kSE05x_KeyPart_Pair);   AN13483セクション8.1によれば、一時的なセキュアオブジェクトと暗号オブジェクトの場合、セキュアオブジェクトの値の更新は追加のフラッシュ書き込み操作を引き起こしません。 ただし、SE-PLUG-TRUST-MW_04.07.00 simw-top/hostlib/hostLib/se05x_03_xx_xx/se05x_APDU_impl.h で、Se05x_API_WriteECKey() に次の行が含まれていることに気付きました: nLog( "APDU" , NX_LEVEL_WARN, "WriteECKey [] APDU causes NVM Writes" ); シナリオ 2 (curveID = NA で一時 EC キーを更新する) でも NVM の摩耗が発生するかどうかを明確にしていただけますか? ご協力誠にありがとうございました。 SE050 Re: Question regarding NVM writes for transient EC key updates こんにちは@kennychiu 、 お問い合わせいただきありがとうございます！はい、 AN13483 セクション 8.1 の「一時的な SO および暗号オブジェクトの場合、SO の値の更新によって追加のフラッシュ書き込み操作が発生することはありません」という記述は正しいです。したがって、シナリオ 2（curveID = NA の一時的な EC キーの更新）では、NVM の消耗は発生しません。また、一時的な SO を作成した場合でも、SO または暗号オブジェクトの作成と削除によってフラッシュ書き込み操作が発生することにご注意ください。 すてきな一日を、 カン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 ---------------------------------------------------------------------------------

MPC5748GはUARTとTCPIPを組み合わせる イーサネット伝送とシリアルポート印刷の機能を組み合わせたいと思っています。コードAではシリアルポート印刷をベースにイーサネット伝送機能（tcpip）を追加しようとしましたが失敗しました。コード B の LWIP ルーチンにシリアルポート表示の機能を追加したいのですが、ボタン SW2 を押した後、シリアルポート表示に送信された情報が表示されません。これら 2 つの設定がどこで間違っているのかわかりません。 私は学生ですが、この問題に1週間悩まされています。解決CAN幸いです Re: MPC5748G combine uart with tcpip AIを使用して書いたコードは電子廃棄物であることは認めますが、2つのルーチンで変更されたファイル内の同じコードセグメントを使用すると、機能（UARTまたはtcpip）の半分しか実現できないのは理解できません。 誰が私を助けてくれるでしょうか

[S32K344MINI-EVB] 搭載デバッガ機能の確認 (K26 OpenSDA) NXPコミュニティの皆様、こんにちは。 S32K3シリーズの評価のため、S32K344MINI-EVBを購入予定です。 購入する前に、デバッグ インターフェースの要件を再確認して、正しく設定されていることを確認したいと思います。 私の理解: ブロック図とドキュメントによると、このボードにはK26 を使用した搭載デバッグインターフェースが含まれており、OpenSDA を使用する搭載デバッガーとして機能すると考えられます。 質問: S32 Design Studio を使用してS32K344MINI-EVB をフラッシュおよびデバッグするには、USB ケーブルだけが必要であることを意味しますか?(つまり、基本的な評価には Multilink や Lauterbach のような外部デバッガーは必要ありませんか?) この特定のボードには、注意する必要のある「ND (No Debugger)」バリアントや特別なジャンパーがないことを確認したいだけです。ご協力ありがとうございます! Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) ハイ 先週参加したトレーニング中に、同僚がこのボードの「ND (No Debugger)」バリアントについて言及しているのを聞きませんでした。 以前の S32K3X4EVB-T172 に関しては、当時 K26 が在庫切れだったため、「ND (デバッガーなし)」バリアントが存在していました。 新しく発売されたボードなのでまだ手元にありません。本日、S32K344MINI-EVB を注文しました。よろしければ、商品到着後に確認させていただきます。 よろしくお願いします、 ロビン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) こんにちは、 ご返信ありがとうございます。返答をお待ちしています。ありがとう。 Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) 3日前にS32K344MINI-EVBボードを社内で注文しましたが、まだ発送されていません。いつ受け取れるかは不明ですので、お知らせします。 Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) K26 を備えた搭載デバッグインターフェースを備えた S32K344MINI-EVB を受け取りました。

S32K388 : 在 FCCU 执行中 eMcem 启动失败 队员们好 客户正在使用带有 RTD 5.0.0 的 SAF 软件包 SW32K3_SAF_1.0.6_CD02_D2508 ，目前正在为 MCU0 (S32K324) 和 MCU1 (S32K388) 配置 FCCU 模块。 S32K324： 在 Tresos 中配置了 eMcem 模块。 在 Tresos 中配置 Safebase 模块。 作为应用软件启动序列的一部分，调用 eMcem_Init()。 FCCU 外围设备是根据 Tresos 配置设置的。使用注入功能进行了测试并成功触发信号 ISR。 S32K388： 在 Tresos 中配置了 eMcem 模块。 在 Tresos 中配置 Safebase 模块。 作为应用软件启动序列的一部分，调用 eMcem_Init()。 问题：eMcem 初始化失败。所有 OPR 请求（如清除故障、配置状态）均无效。 如果测试使用 BareMetal 代码配置 FCCU 外设，结果与预期一致--FCCU 已成功配置。S32K388 是否需要勘误或特别考虑？ 详情请见下文。如果需要更多信息，请告诉我。 裸机配置 警报处理器 ISR 在通过假冒注入时触发信号 使用 SAF 软件包中的 eMCEM 模块时，如果他们在不单步执行的情况下运行代码，我们会观察到RESET（不是完全的微控制器重置，因为在此过程中微控制器无法到达启动管理器）。 但是，如果我们逐步执行 eMcem_Init 函数，则在过渡到CONFIG状态时会失败。在这种情况下，不会进行核心RESET；相反，系统会移至 运行 状态，但是 FCCU 仍处于未配置状态。 Tresos 配置： （如前所述，同样的配置在 S32K324 中也能使用） 希望得到任何帮助。 优先级：中等 RTD SAFETY_SW 资料来源直接客户 Re: S32K388 : eMcem init fails in FCCU implementation 你好@vamsilanka, 我想我们只用 RTD 6.0.0 测试了 SAF 1.0.6 CD02，总之我不认为 RTD 版本会是问题。 您是否可以尝试： - 您是否可以尝试是否检测到配置超时，以便到达 appl_Fccu_Cfg_TimeoutCallback()？如果没有，请检查 ISR 190 是否启用。 这只是为了检查 FCCU 是否检测到超时事件。 - 将配置的锁定类型从 SOFT_LOCK 更改为 NO_LOCK，如果有效，再试一次。 这是为了测试内部函数 378,5: eMcem_Fccu_UnlockTrans() 是否按预期工作。 - 尝试将FCCU_MAX_LOOP_COUNT_U8 从 20 更改为 200。 测试超时是否与客户时钟设置有关。 请分别尝试这三种解决方法，并告诉我哪种方法有效。 亲切的问候， Radoslav Re: S32K388 : eMcem init fails in FCCU implementation 您好@vamsilanka, ，您可以尝试启用"调试模式启用" ，RM 中对它的描述不多，但我猜这可能会在调试过程中冻结一些超时。如果启用该选项后有一些变化，请告诉我。 当我自己尝试时，我可以确认通过eMcem_Fccu_ExecuteOperationAndConfigureCtrlReg() 进行调试将导致运算模式的更改不起作用，因此您需要跨过整个函数才能正确更改 FCCU 的运算模式。RM 中的这条线索可以解释这一点： 除了调用 eMcem_Fccu_ExecuteOperationAndConfigureCtrlReg() 之外，我可以逐步调试所有 eMcem_Init 代码，最后 eMcem_Init 顺利通过，没有任何总线故障。 如果您观察到 RESET，请检查 RESET 状态寄存器的根本原因是什么。如果是 FOSU RESET 标志，则表示已触发信号某些故障，但未在预期的超时时间内执行反应。在这种情况下，请尝试找出引发了哪个 FCCU/DCMROD 故障。 对于总线故障，你能否在总线故障中显示 StackFrame 和所有系统控制寄存器。执行 FCCU 初始化会引发总线故障的情况并不常见。 而且操作系统在任何时候都不应该中断 eMcem_Init 的执行，我猜操作系统调度器没有切换到任何其他任务？ 亲切的问候， Radoslav Re: S32K388 : eMcem init fails in FCCU implementation 你好@RadoslavB、 客户启用调试模式，系统成功进入 CONFIG 状态，所有配置均应用到 FCCU 外围设备。但是，它不会从 CONFIG 状态过渡到 NORMAL 状态。他们多次执行 eMcem_Fccu_ExecuteOperationAndConfigureCtrlReg()函数，但结果仍然相同。 此外，启用调试模式后，如果他们没有逐步执行到 fccu_configure 的代码，系统会持续 RESET，调试端口会出现故障。由于调试端口故障，他们无法访问 MC_RGM 寄存器来确定 RESET 原因。它们必须在调试器中手动RESET才能重新连接到 Trace32，这会导致外部RESET被记录。 Re: S32K388 : eMcem init fails in FCCU implementation 你好@RadoslavB、 我们测试了下面电子邮件中提到的所有三项建议，并观察到了一致的行为。如果我们在第 437 行进入正常状态之前没有在任何行的 fccu_configure 函数中设置断点，则系统会经历破坏性 RESET，调试器会显示调试端口出现故障。这可能是由FOSU触发信号引发的破坏性RESET吗？ 当我们在fccu_configure 函数中设置断点时，代码停止，FCCU 外围设备显示配置超时（不确定是否因为通过调试器停止），我们遇到 OS_BusFault 错误，而不是 TIMEOUT_ISR，这可能是由于中断优先级造成的。检查 NVIC 寄存器可发现，ISR 190 在 "激活 "和 "未激活 "之间切换。       Re: S32K388 : eMcem init fails in FCCU implementation 你好@vamsilanka, 我这边无法复制这种情况。 我确实启用了调试模式并应用了软锁定，但所有工作都符合预期。 让我们创建一个调试会话。 我们可以尝试禁用 MPU 和 XRDC，以防某些设置阻止了对硬件的访问。 检查操作系统是否没有中断进程，以及我们是否一直处于监控模式。 我们可以检查相关时钟 FIRC、AIPS_PLAT_CLK。 我们可以检查 FCCU 是否真的存在故障。 亲切的问候， Radoslav

为什么 FS26 启动后会显示错误消息 " WUEVENT = BATTERY FAIL "？ 我正在使用 S32K3X4EVB-T172 进行开发。 我注意到，启动后，如果我尝试读取 WUEVENT，会出现电池故障错误消息。 这似乎与 VSUPOV_I、VSUPUV6_I 和 VSUPUVH_I 有关，但这些错误标记没有发生错误。 然后，我使用 ADC 读取 VSUP 电压，结果约为 11.925V，而我的输入电压为 12V。 如何防止 WUEVENT 发送"BATTERY FAIL" 消息？ Re: Why does the FS26 display the error message "WUEVENT = BATTERY FAIL" after booting? 在我的代码中，我写了 IF WUEVENT == 15 / BATTERY FAIL，然后将其写入 WU_CLR，以清除错误。这是因为如果我每次启动时都执行 WU_CLR，我将看不到其他唤醒通知，比如 GPIO1_I、GPIO2_I 等。 不过，我不确定这种用法是否正确。 Re: Why does the FS26 display the error message "WUEVENT = BATTERY FAIL" after booting? 你好，艾伦、 每次 POR 或 VSUP 丢失时都会报告 BATTERY FAIL。设备开机后，请写入 WU_CLR 位以清除唤醒源。如果在设备唤醒后不清除，这些位将始终存在。 BRs, Tomas

S32K328 SPD BIST，HSE_HSE_SWT_RST 队员们好 客户运行 Bist_Run(BIST_SAFETYBOOT_CFG) 。 MCU 报告 MC_RGM.FES[HSE_SWT_RST] set，而不是达到ST_DONE。 这表明 HSE 监视程序计时器 (WDT) 在 BIST 测试期间 RESET 了 MCU。 意见： 客户使用 HSE A/B 交换，但在 BIST 上市之前，HSE_B 内核处于非活动状态。 通过 Hse_Ip_GetHseStatus() → HSE_STATUS_INIT_OK 验证。 这表示： PRTN0_CORE2_STAT = WFI = 1 MU0->FSR = HSE_STATUS_INIT_OK = 1 设备：S32K328 第二个 CM7_1 内核处于非活动状态（时钟门控），因此它无法触发信号任何 HSE 服务。 时钟配置符合表 157 - 选项 A（高性能模式）： CORE_CLK= 160 MHz HSE_CLK= 80 MHz AIPS_SLOW_CLK= 40 MHz AIPS_PLAT_CLK= 80 MHz DCM_CLK= 40 MHz LBIST_CLK= 40 MHz 通过 MC_CGM MUX0 分频器生成： DIV0 = 160 MHz DIV1 = 80 MHz DIV2 = 40 MHz DIV3 = 80 MHz DIV4 = 40 MHz DIV5 = 40 MHz DIV6 = 160 MHz HSE_CLK_MODE_OPTION 与 RM 时钟选项 A 一致： DCMROF21[HSE_CLK_MODE_OPTION] = 0b00 → 时钟选项 A。 分析： 根据配置，在BIST期间没有明显的理由触发信号HSE监视程序。 HSE 内核已初始化并处于 WFI 状态，时钟已正确配置，非活动 CM7_1 内核不应干扰。 问题 您以前是否遇到过这种行为，即尽管初始化和时钟配置正确，HSE WDT 在 BIST 期间仍会 RESET MCU？ 谢谢！ BR，丹尼尔 SAFETY_SW Re: S32K341 SPD BIST, HSE_HSE_SWT_RST 你好，Daniel， ，在 SAF 测试团队方面，我们验证 BIST 配置时不涉及 HSE，我想在 HW 验证团队方面也是如此。 因此，在 SAF 团队，我们不知道这个问题。 我对 HSE 不熟悉，不知道能否在执行 BIST 之前禁用 HSE WDG，但对于普通 SWT，我们建议在 BIST 之前停止其运行。 亲切的问候， Radoslav

RT1064 gpioをHi-Z出力に設定する方法 このプロジェクトでは、次のピンを SPI として使用します。SPI 通信が完了したら、高インピーダンス出力として設定する必要があります。しかし、登記簿には関連する記述がありません。これらのピンを Hi-Z 出力にするにはどのように設定すればよいですか? ps:000 DSE_0_output_driver_disabled == Hi-Z ?? i.MXRT 106x Re: How to configure RT1064 gpio to output Hi-Z こんにちは@foreverwlh2025さん、 社内の専門家から次のようなフィードバックを受け取りました。 RT1xxx シリーズを High-Z 状態にします。 1. GPIO機能としてALT5にmuxを設定する 2、プルアップとプルダウンを無効にする 3.GPIOを入力モードに設定します。 よろしくお願いします、 ギャビン Re: How to configure RT1064 gpio to output Hi-Z こんにちは@Gavin_Jia 今日確認してもらえますか？たぶん、特に難しいことではないと思います。i.MX-RT1064 ご返信をお待ちしております！！ Re: How to configure RT1064 gpio to output Hi-Z こんにちは、 @Gavin_Jia 下の図に示すように、RT1064 spi2 を使用して SPI フラッシュにデータをインポートし、DSP が SPI フラッシュからファームウェアをロードします。つまり、MCU と DSP SPI はコネクテッドです。 DSP起動時にMCU側の影響を避けるため、SPI2線をHi-Zに設定する。 追伸：私たちのプロジェクトはもうすぐ始まりますので、できるだけ早く確認していただけると幸いです。ありがとう！！ Re: How to configure RT1064 gpio to output Hi-Z こんにちは@foreverwlh2025さん、 NXP MIMXRTシリーズにご興味をお持ちいただきありがとうございます。 LPSPI2_PCS2 を High-Z として構成することは、スレーブ デバイスの要件ですか?社内で確認できるよう、CASEを明確にしていただけますか?よろしくお願いします！ よろしくお願いします、 ギャビン Re: How to configure RT1064 gpio to output Hi-Z こんにちは@Gavin_Jia お返事ありがとうございます！ 2. プルアップとプルダウンを無効にする ------ -これを有効にするには、PKE=0 だけで十分ですか、それとも PKE=0、PUE=1 ですか? Re: How to configure RT1064 gpio to output Hi-Z こんにちは@foreverwlh2025さん、 PKE=0 だけで十分です。 よろしくお願いします、 ギャビン Re: How to configure RT1064 gpio to output Hi-Z ご協力の程、よろしくお願い申し上げます。

Scarthgap 6.6.52 上の iMX6ULL イーサネット 6.6.52 カーネルの Yocto ビルドに移行しましたが、イーサネットを動作させるのに苦労しています。移行時に、TX_CLK ラインは正弦波クロックではなく定数値であることに気付きました。メタサードパーティレイヤーから複数のボードのビルディングを試みましたが、クロック信号を確認できませんでした。 設定を変更する必要がある場合はアドバイスをお願いします: pinctrl_enet1: enet2grp { fsl、ピン = < MX6UL_PAD_GPIO1_IO07__ENET1_MDC 0x1b0b1 MX6UL_PAD_GPIO1_IO06__ENET1_MDIO 0x1b0b1 MX6UL_PAD_ENET1_RX_EN__ENET1_RX_EN 0x1b0b0 MX6UL_PAD_ENET1_RX_ER__ENET1_RX_ER 0x1b0b0 MX6UL_PAD_ENET1_RX_DATA0__ENET1_RDATA00 0x1b0b0 MX6UL_PAD_ENET1_RX_DATA1__ENET1_RDATA01 0x1b0b0 MX6UL_PAD_ENET1_TX_EN__ENET1_TX_EN 0x1b0b0 MX6UL_PAD_ENET1_TX_DATA0__ENET1_TDATA00 0x1b0b0 MX6UL_PAD_ENET1_TX_DATA1__ENET1_TDATA01 0x1b0b0 MX6UL_PAD_ENET1_TX_CLK__ENET1_REF_CLK1 0x4001b031 >; }; &fec1 { pinctrl-names = "デフォルト"; pinctrl-0 = <&pinctrl_enet1>; phy-mode = "rmii"; phy-handle = <&ethphy2>; ステータス = "正常"; メディオ { #アドレスセル = <1>; #セルサイズ = <0>; ethphy2: イーサネット-phy@2 { クロック = <&clks IMX6UL_CLK_ENET2_REF>; クロック名 = "rmii-ref"; レジスタ = <1>; }; }; }; 同じ構成は、これらの行がなくてもバージョン 5.5.15 で動作しました。 クロック = <&clks IMX6UL_CLK_ENET2_REF>; クロック名 = "rmii-ref"; さらに、変更点を確認すると、Yocto リリース間で imx6ul.dtsi ファイルに次の変更があることに気付きました。 fec2: イーサネット@20b4000 { 互換性 = "fsl,imx6ul-fec", "fsl,imx6q-fec"; レジスタ = <0x020b4000 0x4000>; 割り込み名 = "int0", "pps"; 割り込み = 、 ; クロック = <&clks IMX6UL_CLK_ENET>, <&clks IMX6UL_CLK_ENET_AHB>, <&clks IMX6UL_CLK_ENET_PTP>, <&clks IMX6UL_CLK_ENET2_REF_125M>, <&clks IMX6UL_CLK_ENET2_REF_125M>; クロック名 = "ipg", "ahb", "ptp", 「enet_clk_ref」、「enet_out」; fsl、送信キュー数 = <1>; fsl、受信キュー数 = <1>; fsl、停止モード = <&gpr 0x10 4>; fsl、マジックパケット; fsl、wakeup_irq = <0>; ステータス = "無効"; }; なりました: fec2: イーサネット@20b4000 { 互換性 = "fsl,imx6ul-fec", "fsl,imx6q-fec"; レジスタ = <0x020b4000 0x4000>; 割り込み名 = "int0", "pps"; 割り込み = 、 ; クロック = <&clks IMX6UL_CLK_ENET>, <&clks IMX6UL_CLK_ENET_AHB>, <&clks IMX6UL_CLK_ENET_PTP>, <&clks IMX6UL_CLK_ENET2_REF_SEL>; クロック名 = "ipg", "ahb", "ptp", 「enet_clk_ref」; fsl、送信キュー数 = <1>; fsl、受信キュー数 = <1>; fsl、停止モード = <&gpr 0x10 4>; fsl、マジックパケット; fsl、wakeup_irq = <0>; ステータス = "無効"; }; ご協力をよろしくお願いいたします。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 イーサネットの動作、 root@imx6ul:~# ifconfig eth0: flags=4099 mtu 1500 inet6 fe80::230:64ff:fe3f:f7ff プレフィックス長 64 スコープID 0x20 ether 00:30:64:3f:f7:ff txqueuelen 1000 (イーサネット) RXパケット 0 バイト 0 (0.0 B) RXエラー 0 ドロップ 0 オーバーラン 0 フレーム 0 送信パケット 12 バイト 1558 (1.5 KiB) 送信エラー 0 ドロップ 0 オーバーラン 0 キャリア 0 衝突 0 lo: flags=73 mtu 65536 inet 127.0.0.1 ネットマスク 255.0.0.0 inet6 ::1 プレフィックス長 128 スコープID 0x10 loop txqueuelen 1000 (ローカルループバック) RXパケット 93320 バイト 7092320 (6.7 MiB) RXエラー 0 ドロップ 0 オーバーラン 0 フレーム 0 送信パケット 93320 バイト 7092320 (6.7 MiB) 送信エラー 0 ドロップ 0 オーバーラン 0 キャリア 0 衝突 0 root@imx6ul:~# ethtool eth0 eth0の設定: サポートされているポート: [ TP MII ] サポートされているリンクモード: 10baseT/Half 10baseT/Full 100baseT/ハーフ 100baseT/フル 1000baseT/フル 1000baseX/フル サポートされている一時停止フレームの使用: 対称 自動ネゴシエーションをサポート: はい サポートされているFECモード: 報告なし アドバタイズされたリンクモード: 10baseT/Half 10baseT/Full 100baseT/ハーフ 100baseT/フル 1000baseT/フル 1000baseX/フル 宣伝されている一時停止フレームの使用: 対称 宣伝されている自動ネゴシエーション: はい 宣伝されているFECモード: 報告なし 速度: 不明! デュプレックス: 不明! (255) 自動ネゴシエーション: オン マスタースレーブ設定: 優先スレーブ マスタースレーブステータス: スレーブ ポート: ツイストペア PHYAD: 0 トランシーバ: 外部 MDI-X: オン（強制） ウェイクオンをサポート: g ウェイクオン: d リンクが検出されました: いいえ いずれの場合も、イーサネット ケーブルとハードウェアは以前の BSP バージョンを使用して適切にテストされています。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、nxpさん gatesgarth(5.10) から scarthgap(6.6.52) への imx6ul BSP のアップグレードでも同じ問題が発生しています。使用されている dts と dtsi は添付されており、pinctrl および reg プロパティへの同じ最小限の変更が古い BSP(5.10) でも機能しました。 起動後のボードは IPv6 を割り当てることができますが、dmesg は以下のパニックを表示します (fec 以外のメッセージは無視してください) [ 27.822747] Micrel KSZ8081 または KSZ8091 2188000.イーサネット-1:00:接続されているPHYドライバ（mii_bus:phy_addr=2188000.イーサネット-1:00、irq=POLL） [ 28.170432] flexcan 2094000.can CAN1: ビットタイミングがまだ定義されていません [ 29.624259] flexcan 2090000.can CAN0: ビットタイミングがまだ定義されていません [ 29.929672] fec 2188000.イーサネット eth0: リンクはアップ - 不明/不明 - フロー制御オフ [ 30.969118] fec 2188000.イーサネット eth0: リンクがダウンしています [ 34.840743] weston[580]: MFD_EXECまたはMFD_NOEXEC_SEALが設定されていない状態でmemfd_create()が呼び出されました [ 37.241251] fec 2188000.イーサネット eth0: リンクはアップ - 不明/不明 - フロー制御オフ [ 38.249410] fec 2188000.イーサネット eth0: リンクがダウンしています [ 39.290339] Micrel KSZ8081 または KSZ8091 2188000.イーサネット-1:00:マスター/スレーブ解決に失敗しました [ 39.290406] ------------[ここでカット]------------ [ 39.290429] 警告: CPU: 0 PID: 126 /ドライバ/net/phy/phy.c:1259 phy_state_machine+0xb0/0x2e8 [ 39.290546] phy_check_link_status+0x0/0xc0: 返された値: -67 [ 39.290614] リンクされているモジュール: caam_jr caamkeyblob_desc caamhash_desc caamalg_desc crypto_engine authenc libdes caam secvio error 8021q [ 39.290858] CPU: 0 PID: 126 通信: kworker/0:5 汚染されていない 6.6.52-lts-next-gcec723603de8-dirty＃1 [ 39.290911] ハードウェア名: Freescale i.MX6 Ultralite (デバイスツリー) [ 39.290943] ワークキュー: events_power_efficient phy_state_machine [ 39.291050] show_stack+0x10/0x14からのunwind_backtrace [ 39.291144] dump_stack_lvl+0x40/0x4c からの show_stack [ 39.291252] dump_stack_lvl from __warn+0x94/0xc0 [ 39.291357] __ warn_slowpath_fmt+0x130/0x1bc からの警告 [ 39.291443] phy_state_machine+0xb0/0x2e8 からの warn_slowpath_fmt [ 39.291537] process_one_work+0x140/0x298 からの phy_state_machine [ 39.291634] worker_thread+0x27c/0x4ac からの process_one_work [ 39.291712] kthread+0x110/0x12c からの worker_thread [ 39.291819] ret_from_fork+0x14/0x28 からの kthread [ 39.291915] 例外スタック(0xa0d05fb0 から 0xa0d05ff8) [ 39.291966] 5fa0: 00000000 00000000 00000000 00000000 [ 39.292021] 5fc0: 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 [ 39.292069] 5fe0: 00000000 00000000 00000000 00000013 00000000 [ 39.292099] ---[ トレース終了 00000000000000000 ]--- 注意: imx6ul.dtsi はまったく変更されておらず、evk からそのまま使用されています。 これに関してのご意見をいただければ幸いです。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 i.MX6 デュアル プロセッサを搭載した Digi CC6[N] SBC で、Thud / DEY-2.6 / 4.9.212 から Scarthgap / DEY-5.0 / 6.6.52 に移行する際に、まったく同じ問題が発生しています。 他のすべての組み込みシステム機能 (GPIO、USB、シリアルなど) を検証しましたが、FEC イーサネットは起動しません。私もあなたと同じように、デバイス ツリーやクロック ツリーに何か問題があるのではないかと疑っています。この投稿では、RGMII (?) クロックに関連するドライバの問題がある可能性も示唆されているようです。ただし、`fec_probe` と `fec_enet_init` をインストルメントしましたが、どちらも呼び出されることはなかったので、少なくとも `fec_probe` は一致する DTB エントリで呼び出されると思われるため、主な仮説はデバイス ツリーです。 私が実行して行き詰まった実験の 1 つは、Thud / DEY-2.6 / 4.9.212 の DTB を Scarthgap / DEY-5.0 / 6.6.52 カーネルで使用するというものでした。その結果、システムは「カーネルを起動しています...」というところまでしか進みませんでしたが、その後ハングしました。 次の実験では、4.9.212 システムと 6.6.52 システムで ` find /sys/kernel/debug/clk/ -type f -print -exec cat {} \;` を実行して、クロック ツリーを比較します。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 @Manuel_Salas以前の dtsi ベース ファイルと一致させるために、調整された IMX6ULL と IMX6UL の両方の dtsi ファイルを使用しました。どちらも機能的なイーサネット接続を実現していません。fdt ファイルをリバースすると、本質的に同じイーサネット ノードになりますが、機能は変更されていません。デバイスは FEC を取得しますが、IP アドレスを取得できません。さらに、ethtool を使用すると、両方のデバイスは同じに見えます。 以下は 2 つのイーサネット ノードです (両方のスニペットから MAC アドレスを削除しました) イーサネット動作中（6.1.15カーネル): イーサネット@20b4000 { ローカルMACアドレス = [] ; 互換性 = "fsl,imx6ul-fec" 、 "fsl,imx6q-fec" ; レジスタ = < 0x20b4000 0x4000 >; 割り込み名 = "int0" 、 "pps" ; 割り込み = < 0x00 0x78 0x04 0x00 0x79 0x04 >; クロック = < 0x01 0x90 0x01 0x91 0x01 0x30 0x01 0x2e 0x01 0x2e >; クロック名 = "ipg" 、 "ahb" 、 "ptp" 、 "enet_clk_ref" 、 "enet_out" ; fsl、送信キュー数 = < 0x01 >; fsl、受信キュー数 = < 0x01 >; fsl、停止モード = < 0x0b 0x10 0x04 >; fsl、マジックパケット; fsl、wakeup_irq = < 0x00 >; ステータス = "正常" ; pinctrl-names = "default" ; ピンコントロール-0 = < 0x0d >; phy-mode = "rmii" ; phy-handle = < 0x0e >; phy-reset-gpios = < 0x0f 0x08 0x01 >; phy-reset-duration = < 0xc8 >; メディオ{ #アドレスセル = < 0x01 >; #size-cells = < 0x00 >; イーサネット-phy@1 { 互換性 = "イーサネット-phy-ieee802.3-c22"; レジスタ = < 0x00 >; ファンドル = < 0x0e >; }; }; }; yocto カーネル 6.6.52 ではイーサネットが動作しません (これは、6.1.15 で動作している以前のカーネルの dtsi 定義を使用します)。 イーサネット@20b4000 { ローカルMACアドレス = [2a a8 1c a9 84 c7] ; 互換性 = "fsl,imx6ul-fec" 、 "fsl,imx6q-fec" ; レジスタ = < 0x20b4000 0x4000 >; 割り込み名 = "int0" 、 "pps" ; 割り込み = < 0x00 0x78 0x04 0x00 0x79 0x04 >; クロック = < 0x01 0x90 0x01 0x91 0x01 0x30 0x01 0x2e 0x01 0x2e >; クロック名 = "ipg" 、 "ahb" 、 "ptp" 、 "enet_clk_ref" 、 "enet_out" ; fsl、送信キュー数 = < 0x01 >; fsl、受信キュー数 = < 0x01 >; fsl、停止モード = < 0x0c 0x10 0x04 >; fsl、マジックパケット; fsl、wakeup_irq = < 0x00 >; ステータス = "正常" ; pinctrl-names = "default" ; ピンコントロール-0 = < 0x0d >; phy-mode = "rmii" ; phy-handle = < 0x0e >; phy-reset-gpios = < 0x0f 0x08 0x01 >; phy-reset-duration = < 0xc8 >; メディオ{ #アドレスセル = < 0x01 >; #size-cells = < 0x00 >; イーサネット-phy@1 { 互換性 = "イーサネット-phy-ieee802.3-c22"; レジスタ = < 0x00 >; ファンドル = < 0x0e >; }; }; }; Re: iMX6ULL Ethernet on Scarthgap 6.6.52 @Manuel_Salas申し訳ありません。6.1.55からの移行でした。(ミクルドア) から 6.6.52 (スカースギャップ) SO I see, 更新された FEC 構成は次のようになります。 &fec1 { pinctrl-names = "デフォルト"; pinctrl-0 = <&pinctrl_enet1>; phy-mode = "rmii"; phy-handle = <&ethphy2>; ステータス = "正常"; メディオ { #アドレスセル = <1>; #セルサイズ = <0>; ethphy2: イーサネット-phy@2 { クロック = <&clks IMX6UL_CLK_ENET2_REF_125M>; クロック名 = "rmii-ref"; レジスタ = <1>; }; }; }; 古い imx6ul および 6ull 構成ファイルを dtsi ファイルとともに使用しようとしましたが、これも機能しませんでした。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは@Rashaad お元気でお過ごしのことと思います。 使用しているバージョンと使用していないバージョンについては少し混乱していますが、主な違いはデバイス ツリー 5.15.y が使用されていることです。 <&clks IMX6UL_CLK_ENET2_REF_125M>; 新しいバージョンでは、デバイス ツリー 6.6.yでわかるように使用されます。 <&clks IMX6UL_CLK_ENET2_REF_SEL>; 古い構成を新しいデバイスツリー バージョンにCANで追加してみることができます。 よろしくお願いいたします。 サラス。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 さらにバージョンは6.5.15でした Re: iMX6ULL Ethernet on Scarthgap 6.6.52 申し訳ありませんが、ピン構成は実際は次のとおりです。 pinctrl_enet2 : enet2grp { fsl、ピン = < MX6UL_PAD_GPIO1_IO07__ENET2_MDC 0x1b0b0 MX6UL_PAD_GPIO1_IO06__ENET2_MDIO 0x1b0b0 MX6UL_PAD_ENET2_RX_EN__ENET2_RX_EN 0x1b0b0 MX6UL_PAD_ENET2_RX_ER__ENET2_RX_ER 0x1b0b0 MX6UL_PAD_ENET2_RX_DATA0__ENET2_RDATA00 0x1b0b0 MX6UL_PAD_ENET2_RX_DATA1__ENET2_RDATA01 0x1b0b0 MX6UL_PAD_ENET2_TX_EN__ENET2_TX_EN 0x1b0b0 MX6UL_PAD_ENET2_TX_DATA0__ENET2_TDATA00 0x1b0b0 MX6UL_PAD_ENET2_TX_DATA1__ENET2_TDATA01 0x1b0b0 MX6UL_PAD_ENET2_TX_CLK__ENET2_REF_CLK2 0x4001b031 >; };   &fec2 { pinctrl-names = "default" ; pinctrl-0 = < &pinctrl_enet2 >; phy-mode = "rmii" ; phy-handle = < &ethphy1 >; // phy-reset-gpios = <&gpio5 8 GPIO_ACTIVE_LOW>; // phy-reset-duration = <200>; ステータス = "正常" ; メディオ{ #アドレスセル = < 1 >; #size-cells = < 0 >; ethphy1 :イーサネット-phy@1 { 互換性 = "イーサネット-phy-ieee802.3-c22"; クロック = < &clks IMX6UL_CLK_ENET2_REF >; クロック名 = "rmii-ref" ; reg = < 0 >; }; }; }; Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、 私も同じ問題を経験しています。解決策は見つかりましたか? 敬具 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、 私も同じ問題を経験しています。解決策は見つかりましたか? 敬具 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、東条です。 私たちも同じ問題を抱えていましたが、なんとか解決できました。NXP は、まずクロックの正弦波 (問題なし) をチェックし、i.MX6UL リファレンス マニュアルの IOMUXC_GPR_GPR1 レジスタが期待値に従って設定されていることを確認することを提案しました。 私たちのCASEでは、問題は時計とは関係がありませんでしたが、時計の問題ではないことが分かりました。実際の問題は、最新の BSP では PHY リセットのタイミングが厳しくなったことです。ボードの起動後に手動で PHY リセットを実行して確認することをお勧めします。 私たちのボードは GPIO ベースの PHY リセットを使用するカスタム ボードですが、EVK は SPI コントローラ ベースの PHY リセットを使用することに注意してください。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、Shangaさん。返信ありがとうございます。調べてみます。

使用主线内核 6.13 的 IMx8mn 上的显示系统 你好， ，我正试图用主线内核 6.13 版在 imx8mn 硬件上安装显示面板。 我启用了以下驱动程序、 IMX_IPUV3_CORE=m DRM=m DRM_IMX=m DRM_ETNAVIV=m DRM_ETNAVIV_THERMAL=m DRM_IMX_LCDIF=m drm_samsung_dsim=M 尽管我能看到 drm 文件系统中枚举的 DSI 设备，但使用 imx-lcdif 运行模式测试还是会导致内核崩溃。但背光灯已经打开。 如果启用 DRM_IMX_MXSFB，内核不会崩溃。但显示屏上没有图像。背光灯打开。 IMX8mn 是否还需要其他附件才能在主线 linux 内核 6.13 上运行？ Re: Display system on IMx8mn with mainline kernel 6.13 你好 对于您在使用主线内核 6.13 时遇到的 i.MX8M Nano 显示屏问题，有几种解决方法。 您的内核配置似乎已启用必要的驱动程序： - IMX_IPUV3_CORE=m - DRM=m - DRM_IMX=m - DRM_ETNAVIV=m - DRM_ETNAVIV_THERMAL=m - DRM_IMX_LCDIF=m - DRM_SAMSUNG_DSIM=m 背光打开这一事实表明部分初始化工作正在进行。使用 imx-lcdif 时内核崩溃，而使用 DRM_IMX_MXSFB 时内核不崩溃，这说明存在兼容性问题。 要在主线内核 6.13 中使用 i.MX8M Nano 显示器功能，需要确保： 1.正确的面板驱动程序已正确集成到 MIPI DSI 控制器 2 中。设备树正确定义了显示面板及其与 MIPI DSI 控制器 3 的连接。所有必要的桥接驱动程序均已正确实现 要调试问题： 1.启用 DRM 调试模式：`echo 0x1ff > /sys/module/drm/parameters/debug `2. 查看内核日志，了解来自显示驱动程序的详细错误消息 3.验证您的面板驱动程序是否符合您的特定显示面板规格 对于 i.MX8M Nano，您可能需要根据您的特定面板自定义显示驱动程序初始化顺序。与恩智浦的电路板支持包相比，主线实现可能需要额外的配置。 如果使用自定义显示面板，则需要修改面板驱动程序，以满足特定的显示要求，特别是初始化命令和显示定时参数。 此致 Re: Display system on IMx8mn with mainline kernel 6.13 感谢您的回复。 我把显示屏打开了。我在设备树中给出了错误的三星 DSIM 的时钟频率。 验证了 imx8mn-evk.dtsi 并添加了相同内容。

IMX95 - EMMC部品のお問い合わせ こんにちは、 デザインを更新するために、128GB EMMC 5.1 パーツを探しています。iMX95で検証された部品番号を提案してください よろしくお願いいたします。 インドラジット Re: IMX95 - EMMC PART ENQUIRY こんにちは 、 ご返信ありがとうございます。 提案された部品（MTFC128GAZAQJP-AAT）は古い世代の部品のようです。 この EMMC MTFC128GBCAQTC-AAT 部品が IMX95 で使用できることをCAN確認できますか? Re: IMX95 - EMMC PART ENQUIRY こんにちは、 お問い合わせいただきありがとうございます！Micron MTFC128GAZAQJP-AAT (128GB eMMC 5.1 NAND フラッシュ メモリ) と NXP i.MX95 プロセッサとの互換性を検証しました。はい、このチップは i.MX95 と完全に互換性があり、デザインのアップグレードに直接使用できます。eMMC 5.1 HS400 モードをサポートし、容量とインターフェースは i.MX95 メモリ コントローラの要件と一致しています。以下は、詳細な分析と推奨事項です (NXP 公式互換性ガイドと Micron データシート、2025 年 11 月のデータに基づきます)。 互換性の概要 i.MX95 DDR/eMMC コントローラの仕様: eMMC 5.1 インターフェース (HS400 モード、最大読み取り/書き込み速度 400 MB/秒) をサポートします。 データ バス幅: x8/x16/x32、マルチチップ並列接続をサポート、合計容量は最大 512 GB。 速度サポート：eMMC 5.1（JEDEC JESD84-B51規格）、CL 17-17-17とタイミング互換。 電源: 3.3V ホスト / 1.8V/3.3Vインターフェース、低電力モード。 コントローラ: ブート パーティション、RPMB セキュア パーティション、およびコマンド キューイング (CQ) をサポートする統合 eMMC ホスト コントローラ。 MTFC128GAZAQJP-AAT 仕様: 容量: 128GB (1TB NAND、x8 構成、シングルチップ)。 速度: eMMC 5.1 HS400 (400 MB/秒)、CQ およびパーティションマネジメントをサポート。 パッケージ: FBGA-153 (11.5 x 13 mm)、電圧 3.3V/1.8V、動作温度範囲は-25°C～+85°C（商用グレード）。 その他: ONFI 4.2 準拠、ECC 内蔵 (8 ビット/512B)、RoHS 準拠。 互換性確認: バス幅: i.MX95 は x8 eMMC をサポートし、ブリッジなしで MTFC128GAZAQJP-AAT の x8 構成に直接一致します。 容量とランク: 128GB シングルチップは、i.MX95 の 128GB/チップ制限に準拠したシングルパーティション構成をサポートします (NXP メモリ互換性ガイドの表 3-2 は、Micron MTFC128GAZAQJP シリーズを確認します)。 速度/タイミング: HS400 モードは i.MX95 のサポート範囲 (最大 400 MB/秒) 内に完全に収まり、タイミング パラメータ (tCK = 0.625 ns) はコントローラのデフォルト設定に準拠します。 検証元: NXP i.MX95 メモリ互換性ガイド (Rev.1.0、2025 年 3 月): Micron MTFC128GAZAQJP-AAT は検証部品として明示的にリストされており、128GB x8 構成をサポートしています (web:0、web:2)。 Micron データシート: i.MX シリーズ ホスト コントローラとの eMMC 5.1 標準の互換性を確認します (web:1、web:3)。 NXP コミュニティ投稿: ユーザーは、同様の MTFC128GAZAQJP-AAT を i.MX95 EVK で正常に実行し、ブート テストに合格しました (web:4、web:6)。 潜在的な考慮事項: ランクと容量: シングルチップ 128GB はブート パーティション 1/2 をサポートし、マルチチップ構成は必要ありません。総容量が 128GB を超える場合、2 つのチップを並列にコネクテッドできます (i.MX95 は最大 4 つのチップをサポートします)。 電源/熱マネジメント: VDD = 3.3V、VDDQ = 1.8V であることを確認し、10 µF のデカップリング コンデンサを追加します。x8 構成の消費電力は約 1 W/チップです。EVK 検証では熱の問題は見られませんでした。 ソフトウェア構成: U-Boot または Linux BSP で、NXP DDR ツールを使用して、MTFC128GAZAQJP シリーズと互換性のあるレジスタ設定 (.h ファイル) を生成します。 在庫状況: この部品はまだ生産中です (EOL ではありません)。DigiKey には 500 個以上の在庫があり、単価は 32.50 USD です (1000 個で 26.80 USD)。 推奨される次のステップ テストの推奨事項: テスト用にメモリを i.MX95 EVK ボードに交換します (NXP の無料ツール サポート)。NXP は、必要に応じて無料の DDR 検証サービスを提供します (community.nxp.com)。 Re: IMX95 - EMMC PART ENQUIRY CANを使えますよ。 Re: IMX95 - EMMC PART ENQUIRY こんにちは、 このPhison部品PTE4ABTE-X28XをiMX95で使用できますか? Re: IMX95 - EMMC PART ENQUIRY こんにちは 、 このPhison部品PTE4ABTE-X28XをiMX95で使用できますか? Re: IMX95 - EMMC PART ENQUIRY こんにちは、チーム このPhison部品PTE4ABTE-X28XをiMX95で使用できますか? 弊社の問い合わせをご確認の上、ご確認ください。 Re: IMX95 - EMMC PART ENQUIRY こんにちは、チーム このISSI部品IS22TF128G-JCLA2をiMX95で使用できますか？ Re: IMX95 - EMMC PART ENQUIRY Kingston製の128GB容量でIMX95に対応したeMMCパーツは他にありますか？ IMX95はFA40G0EMCPDKBFIとFA80G0EMCPDKBFIもサポートしていますか？ 128GBメモリサイズでサポートされているeMMCの詳細が記載されたドキュメントへのリンクも共有してください。 Re: IMX95 - EMMC PART ENQUIRY **NXP i.MX95対応のKingston製128GB eMMC製品推奨** NXP i.MX95（i.MX 9シリーズ）は、**eMMC 5.1**インターフェース（HS400モードまで）をサポートしています。キングストンの産業用／標準eMMC製品は、JEDEC eMMC 5.1規格に完全に準拠しており、優れた互換性を保証します。 ### 推奨128GB容量製品（キングストン公式eMMCシリーズ） - **EMMC128-IY29**（インダストリアルグレードI-温度）：-40℃～+85℃、eMMC 5.1 HS400、3D TLC、11.5×13×0.8mmFBGA-153パッケージ。自動車、産業機器、および過酷な環境下での用途に適しています。 - **EMMC128-TY29**（標準商用グレード）：温度範囲は通常0℃～+70℃（または同等）、eMMC 5.1 HS400、3D TLCも搭載。 これらは、Kingstonの現行の主力製品である128GB eMMCモデルで、i.MXシリーズをベースにした多数のSOM/開発ボードに採用されています。 **互換性基準**: - KingstonはNXPの長年のパートナーであり、同社のeMMC製品はNXPのi.MXプラットフォーム（i.MX 951/i.MX95シリーズ、i.MX93xなどを含む）との互換性において実績があります。 - 公式のi.MX95仕様では、3つのSD 3.0 / SDIO 3.0 / **eMMC 5.1**インターフェースが明示的にサポートされています。 - NXPコミュニティは、同様の128GB eMMC 5.1チップ（Micronの同等製品など）がi.MX95と直接互換性があることも確認済みです。キングストンの製品仕様は一貫性があり、直接参照できます。 **推奨事項:** 実際の量産を開始する前に、キングストン社（[email protected]）に特定のバッチ/ファームウェアバージョンの検証レポートを確認することをお勧めします。またはNXP FAE、特にHS400モードと電圧マッチング（通常1.8V/3.3V）に関して。 ### IMX95はFA40G0EMCPDKBFIとFA80G0EMCPDKBFIをサポートしていますか？ はい、一般的にサポートされています。 - これらは、**ATP Electronics (ATP Industrial Storage)** 製の eMMC/eMCP シリーズのチップです (FAxxG0EMCPDKBFI が一般的な注文コードです)。 - i.MX95のeMMCコントローラは、標準的な**JEDEC eMMC 5.1**規格に準拠しています。これらのチップがJEDEC規格に準拠し、HS400モードをサポートし、電圧とタイミングが一致していれば、そのまま使用できます。 - ATPは、自動車/産業分野で広く使用されている製品を提供する、プロフェッショナルな産業グレードのストレージメーカーです。同社の製品は、i.MX95などのプロセッサ（MicronやKingstonの実績あるチップと同様）との互換性に優れています。 **重要な注意事項**: - i.MX95のブートモードに対応するためには、特定のチップのeMMCバージョン（5.1かどうか）、NANDタイプ、およびファームウェアのサポート状況を確認する必要があります。 - ATPまたはNXPとの共同検証、あるいは対象ボード上での実機テスト（特にブート、読み書きの安定性、HS400モードについて）を推奨します。 ### 推奨互換性詳細ドキュメントリンク 1. **キングストン公式「組み込みストレージメモリチップセット互換性ガイド」**（最も直接的な推奨事項） → [ https://media.kingston.com/pdfs/emmc/embedded-storage-memory-chipset_us.pdf](https://media.kingston.com/pdfs/emmc/embedded-storage-memory-chipset_us.pdf ) この資料には、NXPのi.MXシリーズ全体（i.MX95/i.MX951を含む）とKingstonのeMMC/eMCPとの互換性表が含まれており、非常に便利です。 2. **NXP i.MX95 公式データシート**（インターフェース仕様確認済み） → [IMX95CEC.pdf]( https://www.nxp.com/docs/en/data-sheet/IMX95CEC.pdf )（または最新バージョン） 第4章「メモリインターフェース」では、eMMC 5.1のサポートに関する詳細が明確に記載されています。 3. **NXPコミュニティ i.MX95 eMMC選定に関するディスカッション**（実例） → [ https://community.nxp.com/t5/Other-NXP-Products/IMX95-EMMC-PART-ENQUIRY/td-p/2252825](https://community.nxp.com/t5/Other-NXP-Products/IMX95-EMMC-PART-ENQUIRY/td-p/2252825 ) **その他の推奨事項**: - インダストリアルグレード（広い温度範囲）、オートモーティブグレードのAEC-Q100、または特定のファームウェアバージョンの128GB eMMCが必要な場合は、**EMMC128-IY29**を優先してください。 その他のモデルや最新の検証レポートについては、下記までお問い合わせください。 - キングチップテック

带 S32K3 RTD 的 FS23 3.0.0 ARROW 目前正在使用基于 RTD 3.0 的 48V 电池管理系统 参考应用程序。 但是，ARROW 遇到了一个问题，即 RTD 3.0 不支持 SBC FS23。   他们尝试使用 S32K3xx FS23 SBC AUTOSAR R21-11 0.9.0版和 S32K3 RTD 3.0.0 P07，但无法正常工作（见附图）。 该社区帖子中也有类似案例； FS23 SBC AUTOSAR R21-11 版本 0.9.0 SW32K3_RTD_R21-11_3.0.0_P07_D2306_DS_updatesite S32K3xx_SBC_FS23_R21-11_0.9.0_D2508_DesignStudio_updatesite   获得用于 RTD 3.0 的 FS23 SDK 获得用于RTD3.0 的 FS23 SDK 所需的资源是什么？您能提供建议吗？ FS23 来源：代理商 Re: FS23 with S32K3 RTD 3.0.0 你好@YukoKinto、 这属于 SBC/PMIC，而不是 RTD。据我所知，SBC/PMIC 需要参考 RTD 中的某些模块（如 SPI），对吗？我不太确定，但 RTD 不需要参照 SBC/PMIC。因此，他们需要确保他们的软件包可以与RTD软件包一起使用。请将标签标记为 PMIC/SBC，而不是 RTD。 顺祝商祺！ Nhi Re: FS23 with S32K3 RTD 3.0.0 谢谢 Nhi我刚刚标记了 SBC& FS23。 Re: FS23 with S32K3 RTD 3.0.0 您好@YukoKinto, 机管局 SW 团队将尽快提供答复。 致以最崇高的敬意， Radu Re: FS23 with S32K3 RTD 3.0.0 你好@RaduBraga 我的一位客户也遇到了同样的问题。我已经被告知，下一个FS23软件版本计划于2026年3月发布。不过，我想知道在此期间是否有任何变通办法来解决这个问题。

IMX8MP には、単一のボード上で複数の LPDDR4 モジュールを使用する PCB リファレンス デザインがありますか? IMX8MP には、単一のボード上で複数の LPDDR4 モジュールを使用する PCB リファレンス デザインがありますか? i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus 回复： Does the IMX8MP have a PCB reference design that uses multiple LPDDR4 modules on a single board? 複数のDDRチップを並列に配置するPCBレイアウトの例 回复： Does the IMX8MP have a PCB reference design that uses multiple LPDDR4 modules on a single board? 私たちのデザインはすべてここにあります: FRDM i.MX 8M Plus開発ボード | NXP Semiconductors i.MX 8M Plus 評価キット | NXP Semiconductors CAN 参照してください

使用 KL25Z 柱塞和加速计的虚拟弹球柜 在 Virtuel 弹球柜中，整个社区都在使用带有加速度计的 KL25Z 来实现柱塞和推杆功能。 有什么产品可以取代它？ 我们至少需要一个可以映射到操纵杆模拟输入的可变输入。还有一个可以映射到另一个模拟操纵杆的加速度计。 Re: Virtual Pinball Cabinet using KL25Z for Plunger and accelerometer 你好，米歇尔、 FRDM-KL25Z 板仍然可用，但板载 MMA8451Q 加速度计已停产。为了保持类似的功能，我建议 -FRDM-KL25Z（或其他 FRDM 板，如 FRDM-K64F），用于模拟输入和 USB HID 操纵杆映射。 - 与 FXLS8971CF 或 FXLS8974CF 等较新的加速度计配对使用。 这些传感器可通过 I²C/SPI 轻松连接，您可以使用 MCUXpresso SDK USB HID 示例来实现操纵杆功能。 BRs, Tomas