MC33774 バランス制御 こんにちは。 現在、33665A+33774 サンプリングシステムを使用しています。MC33774 イコライゼーションの開始を制御する際に問題が発生しました。タイマーイコライゼーションモードを使用し、タイムアウトを 10 秒に設定してイコライゼーションを開始しようとしました。しかし、「MC33774_ADDR_BAL_GLOB_TO_TMR->MC33774_ADDR_BAL_TMR_CH_ALL->MC33774_ADDR_BAL_GLOB_CFG」の順序でイコライゼーションを開始したところ、MC33774_ADDR_BAL_TMR_CH_ALL のデータが送信後すぐに 0 にクリアされてしまい、イコライゼーションが開始されないことがわかりました。 何が原因なのか知りたいです。また、マニュアルにはイコライゼーションが奇数チャンネルと偶数チャンネルで交互に有効になると書いてありました。これは奇数チャンネルが先に処理されるという意味でしょうか、それとも偶数チャンネルが先に処理されるという意味でしょうか？これを制御できるレジスタはありますか？ Re: MC33774 Balance Ctrl このマニュアルは、会社のメールアドレスを使用してチケットを送信することで入手できますが、ご自身のメールアドレスを使用したため、コミュニティでは顧客Cとして識別されるため、そのメールアドレスを共有することはできません。 家 Re: MC33774 Balance Ctrl 以下の手順を試してみてください。 Re: MC33774 Balance Ctrl どうもありがとうございました。問題は解決しました。このユーザーマニュアルはオープンソースでしょうか？

MCXN FlexCOMM support for dual I2C and UART? Per the FlexCOMM configuration, it is possible to set PERSEL to 0x7 to enable dual UART and I2C functionality on a single FlexCOMM (with four pins). Several questions regarding this functionality: Do both channels operate simultaneously and independently? How is this handled in the interrupt handler? Is there support in the MCUXpresso Config Tool for configuring the peripheral driver to operate in this mode? Is there support in the SDK for utilizing this mode? Thank you for your time. Board Design Communication & Control(I3C | I2C | SPI | FlexCAN | Ethernet | FlexIO) MCXN Re: MCXN FlexCOMM support for dual I2C and UART? Hi @WilliamDavy  Yes, simultaneous UART+I2C is possible on MCXN. 1. Do both channels operate simultaneously and independently? They can operate simultaneously, but not fully independently. The MCX N23x RM says “UART and I2C can be used simultaneously with limited functionality” , and the detailed LP_FLEXCOMM description says LPUART and LPI2C “can be selected at the same time with reduced interface” 2 How is this handled in the interrupt handler? The LP_FLEXCOMM interface generates a single interrupt from the configured peripheral communications function(s). When the LP_FLEXCOMM interface is configured for both LPUART and LPI2C functions, you can read the source of the interrupt from ISTAT. 3.Is there support in the MCUXpresso Config Tool for configuring the peripheral driver to operate in this mode? No 4.Is there support in the SDK for utilizing this mode? Yes, you can refer to this example. BR Harry

MCXN FlexCOMM 是否支持双 I2C 和 UART？ 根据 FlexCOMM 配置，可以将 PERSEL 设置为 0x7，以在单个 FlexCOMM（具有四个引脚）上启用双 UART 和 I2C 功能。 关于此功能，有几个问题： 这两个通道是同时独立运行的吗？ 中断处理程序是如何处理这种情况的？ MCUXpresso 配置工具是否支持配置外设驱动程序以在此模式下运行？ SDK 是否支持使用此模式？ 感谢您抽出时间。 电路板设计 通信与控制（I3C | I2C | SPI | FlexCAN | 以太网 | FlexIO） MCX N Re: MCXN FlexCOMM support for dual I2C and UART? 嗨@WilliamDavy 是的，MCXN 可以同时支持 UART 和 I2C。 1. 这两个通道是否同时独立运行？ 它们可以同时运行，但不能完全独立运行。MCX N23x RM 表示“UART 和 I2C 可以同时使用，但功能有限”。 LP_FLEXCOMM 的详细描述指出，LPUART 和 LPI2C“可以同时选择，接口也相应减少”。 2 中断处理程序如何处理这种情况？ LP_FLEXCOMM 接口从配置的外设通信功能生成单个中断。当 LP_FLEXCOMM 接口同时配置为 LPUART 和 LPI2C 功能时，您可以从 ISTAT 读取中断源。 3.MCUXpresso 配置工具是否支持配置外设驱动程序以在此模式下运行？ 无 4. SDK 是否支持使用此模式？ 是的，您可以参考这个例子。 BR 哈里

詐欺に遭わずに失ったビットコインを取り戻す方法 まさか自分が仮想通貨投資詐欺の被害者になるとは想像もしていませんでした。他の多くの人と同じように、私も高利回りを約束され、投資は安全だと信じ込まされていました。有望な仮想通貨投資として始まったものが、あっという間に私がこれまで経験した中で最も辛い出来事の一つへと変わってしまった。多くのファイナンシャル成長とセキュリティを求める人々と同様に、私は正当な投資プラットフォームのように見えるものを信頼していました。ウェブサイトはプロフェッショナルな印象で、担当者の対応も説得力があり、誠実だった。やがて、私は自分とファミリのためにより良いFUTUREを築いていると信じて、合計21万ユーロをビットコインに投資しました。そして、何の予告もなく、すべてが変わった。資金を引き出そうとした際、遅延や言い訳、追加ペイメントの要求に直面しました。その後まもなく、連絡は完全に途絶えた。私は巧妙な詐欺の被害に遭ったことが、痛いほど明らかになった。その感情的な衝撃は計り知れないものだった。裏切られたような気持ちになり、恥ずかしく、打ちのめされた。一生懸命稼いだお金は消え、自信や心の平穏、数えきれないほどの自己非難の瞬間、そしてこの大きな喪失から立ち直れないのではないかという増す恐怖も失われました。この辛い時期、私は定期的にセラピストに何が起こったのかを話しました。彼女は、その喪失が私の精神状態と全体的な幸福感にどれほど大きな影響を与えているかを理解してくれた。彼女は、Digital Light Solutionのウェブサイト（https://digitallightsolution.com/ ）に連絡を取るように勧めてくれました。彼らのチームと初めて接した時から、私は長い間感じていなかった感情、つまり希望を感じた。彼らは私のCASEをプロフェッショナリズムと忍耐、理解をもって対応してくれました。何よりも重要なのは、彼らが耳を傾けてくれたことだ。人生で最も暗い時期の一つに、Digital Light Solutionの指導とサポートが自信を取り戻し、前向きな一歩を踏み出す助けとなりました。今日、私が自分の体験を語るのは、感謝の気持ちを表すためだけでなく、他の人々に警告するためでもあります。仮想通貨詐欺は日々巧妙化している。偽の投資プラットフォーム、恋愛詐欺、オンラインの求人詐欺が、世界中の無実の人々の人生を破壊し、貯蓄を奪っています。この経験から私が学んだ教訓を一つ挙げるとすれば、それは投資する前に必ず徹底的な調査を行うこと、確実なリターンを約束する言葉を決して信用しないこと、そしてインターネット上では常に警戒を怠らないことだ。大切に稼いだお金を失うことは打ちのめされることがありますが、注意と注意が、同じような心の痛みを経験するのを防ぐ助けとなります。メールアドレス：[email protected] WhatsApp +19548568045、 https://wa.link/989vlf

MCXN FlexCOMMのデュアルI2CとUARTのサポートについて? FlexCOMMの設定によると、PERSELを0x7に設定することで、1つのFlexCOMM（4ピン）上でデュアルUARTおよびI2C機能を有効にすることができます。 この機能に関していくつか質問があります。 両方のチャネルは同時に独立して動作しているのでしょうか? 割り込みハンドラでは、これはどのように処理されますか？ MCUXpresso Config Toolで、このモードで動作するようにペリフェラルドライバを設定するサポートはありますか？ SDKにはこのモードを活用するためのサポートがありますか? お時間をいただきありがとうございました。 ボード設計 通信・制御(I3C |I2C |SPI |FlexCAN |イーサネット |FlexIO) MCX N Re: MCXN FlexCOMM support for dual I2C and UART? こんにちは、 @WilliamDavy さん。 はい、MCXNではUARTとI2Cの同時通信が可能です。 1. 両方のチャネルは同時に独立して動作しますか? 同時に動作することは可能ですが、完全に独立することはできません。MCX N23x RMには「UARTとI2Cを同時に使用可能で、機能は限定的」と書かれています 詳細なLP_FLEXCOMM説明には、LPUARTとLPI2Cは「インターフェースを削減しながら同時に選択可能」と書かれています 2. これは割り込みハンドラでどのように処理されますか？ LP_FLEXCOMMインターフェースは、設定された周辺通信機能から単一の割り込みを生成します。LP_FLEXCOMMインターフェースがLPUARTとLPI2Cの両方の機能に設定されている場合、ISTATから割り込みのソースを読み取ることができます。 MCUXpressoの設定ツールで、このモードで周辺機器ドライバーを動作させるためのサポートは 3.Is あるのでしょうか? なし SDKにはこのモード 4.Is 利用するためのサポートがありますか? はい、この例を参照してください。 BR ハリー

MC33774 Balance Ctrl HI. I am currently using a 33665A+33774 sampling system. I encountered a problem when controlling the MC33774 equalization to start. I wanted to use the timer equalization mode and set the timeout to 10 seconds to start equalization. However, when I started equalization in the order of "MC33774_ADDR_BAL_GLOB_TO_TMR->MC33774_ADDR_BAL_TMR_CH_ALL->MC33774_ADDR_BAL_GLOB_CFG", I found that the data in MC33774_ADDR_BAL_TMR_CH_ALL was immediately cleared to 0 after being sent, causing equalization to fail to start. I'd like to know what's causing this? Also, I saw in the manual that the equalization will be activated in an alternating odd and even manner. Does this mean the odd channels come first or the even channels come first? Is there a register that can control this? Re: MC33774 Balance Ctrl You can obtain this manual by submitting a ticket using your company email address, but you are identified as Customer C in the community because you used your own email address, so you cannot share it. Home Re: MC33774 Balance Ctrl Thank you very much, the problem is solved. May I ask if this user manual is open source? Re: MC33774 Balance Ctrl Try following these steps:

如何在不再次受骗的情况下找回丢失的比特币 我从未想过自己会成为加密货币投资骗局的受害者。和许多其他人一样，我被承诺高回报，并相信我的投资是安全的。原本很有前途的加密货币投资，很快就变成了我经历过的最痛苦的事情之一。和许多寻求财务增长和保障的人一样，我信任了一个看似合法的投资平台。网站看起来很专业，客服代表也很有说服力，而且很真诚。随着时间的推移，我总共投资了 21 万欧元购买比特币，相信这样能为自己和家人创造更美好的未来。然后，毫无预兆地，一切都变了。当我尝试提现资金时，遇到了各种延误、借口和要求额外付款的情况。此后不久，通讯彻底中断。我痛苦地意识到，我成了精心设计的骗局的受害者。情感上的冲击是巨大的。我感到被背叛、羞辱和崩溃。我辛辛苦苦挣来的钱没了，随之而来的还有我的自信和内心的平静，无数次的自责，以及越来越强烈的恐惧——我永远无法从如此巨大的损失中恢复过来。在这段艰难时期，我经常和我的心理治疗师谈论所发生的事情。她看到了这场失去对我的心理健康和整体幸福感造成的巨大影响。她建议我联系 Digital Light Solution 网站https://digitallightsolution.com/,  ;从我第一次与他们的团队接触起，我就感受到了一种久违的感觉——希望。他们以专业的态度、耐心和理解的态度处理了我的案件。最重要的是，他们听取了意见。在我人生中最黑暗的时期之一，Digital Light Solution 的指导和支持帮助我重拾信心，并迈出了积极的前进步伐。今天，我分享我的故事，不仅是为了表达我的感激之情，也是为了警示他人。加密货币诈骗手段日益复杂。虚假投资平台、爱情骗局和网络求职骗局正在摧毁世界各地无辜民众的生活，榨干他们的积蓄。如果说我从这次经历中学到了什么，那就是：投资前一定要做好充分的调查研究，永远不要相信保证收益的承诺，并且要对网络保持警惕。失去辛辛苦苦挣来的钱固然令人痛苦，但提高警惕和谨慎行事可以帮助他人避免遭受同样的伤痛。电子邮件：[email protected] WhatsApp +19548568045， https://wa.link/989vlf

FlexSPI DDR/DTR mode support on LX2160A - DQS clarification needed Hello, We are working on the FlexSPI driver for the LX2160A-RDB board and have a question regarding DDR (Octal DTR) mode support. Our board has two MT35XU512ABA flash chips connected to the FlexSPI controller. We can confirm from the board schematic that the XSPI_A_DQS signal is routed from the flash (pin C3) to the LX2160A processor (pin E23). However, when we attempt to use DTR mode, flash reads return invalid data (all zeroes). SDR Octal mode (1-8-8) works correctly at various frequencies. We also noticed that in the Linux kernel, the LX2160A FlexSPI driver has FSPI_QUIRK_DISABLE_DTR set. https://lists.infradead.org/pipermail/linux-mtd/2022-July/094127.html Could you please clarify: 1. Does the LX2160A FlexSPI controller support DQS-based data sampling for DTR/DDR mode, or is this a known silicon limitation? 2. If DQS is not supported in silicon, what is the purpose of the XSPI_A_DQS pin routing on the RDB board? 3. Is there any configuration or errata that would allow DTR mode to function on LX2160A? Board: LX2160A-RDB Rev B Flash: MT35XU512ABA (*2, Octal) Reference Manual:LX2160A Reference Design Board Reference Manual, Rev. 5, 28 September 2021 Cloud Lab online debug online laboratory Virtual test Re: FlexSPI DDR/DTR mode support on LX2160A - DQS clarification needed MT35XU512ABA would have specific SPI protocol call Xccela. Not sure whether LX 2160A can support nor not Re: FlexSPI DDR/DTR mode support on LX2160A - DQS clarification needed Hello, The practical answer is: treat Octal DTR on LX2160A-RDB as unsupported in Linux/LSDK unless NXP confirms a silicon revision-specific workaround. The strongest implementation evidence is the NXP Linux patch you found: it adds FSPI_QUIRK_DISABLE_DTR for LX2160A because “lx2160a do not implement DQS,” and says this causes flash probe failure in Octal DTR mode. To your specific questions: Does LX2160A FlexSPI support DQS-based DTR/DDR sampling? The reference manual describes the FlexSPI IP as having a DQS/read-strobe sampling mode: MCR0[RXCLKSRC] = 0x3 selects “Flash provided Read strobe and input from DQS pad,” and the input timing section explicitly describes sampling with flash-provided read strobe. However, the Linux platform data for LX2160A specifically disables DTR because the platform “do[es] not implement DQS.” So I would not rely on the generic FlexSPI IP description as proof that LX2160A silicon can use external DQS for Octal DTR. Why is XSPI_A_DQS routed on LX2160A-RDB? The DQS pin is not only a flash-provided read strobe. The manual describes A_DQS as an I/O with multiple possible functions: external read strobe, latency information, and loopback dummy read strobe; it also notes that board-level loading on this pin can be used to compensate DATA/SCLK loading in loopback mode. The same FlexSPI block also uses DQS/RWDS as a write-mask-related signal for some write operations. Therefore, the RDB routing is consistent with the FlexSPI pin/function set and board compatibility, but it does not by itself prove that LX2160A supports external DQS-based Octal DTR reads. Is there any configuration or errata that enables DTR on LX2160A? I found the documented configuration for DQS mode — MCR0[RXCLKSRC] = 0x3 , with DLL settings such as SLVDLYTARGET=0xF , DLLEN=1 , OVRDEN=0 when using flash-provided read strobe; for serial root clocks below 100 MHz, the manual says to use DLL override mode with OVRDEN=1 and tune OVRDVAL , with N = 18 given as a recommended value that may need adjustment. But the LX2160A-specific Linux quirk says DTR is disabled because DQS is not implemented on LX2160A, and I did not find an LX2160A erratum or documented workaround that re-enables DQS/DTR after checking the LX2160A reference manual/datasheet material, RDB reference manual material, NXP/Linux patch text, and public errata-style searches https://lists.infradead.org/pipermail/linux-mtd/2022-July/094127.html Recommended position for the driver: keep FSPI_QUIRK_DISABLE_DTR for LX2160A and use SDR Octal 1-8-8 . Your symptom — SDR Octal works, DTR reads return zeroes — is consistent with the upstream decision to block DTR on this SoC rather than with a simple board routing issues. Regards

How to Recover Your Lost Bitcoin Without Falling Victim to Another Scam I never imagined I would become a victim of a cryptocurrency investment scam. Like many others, I was promised high returns and convinced that my investment was safe. What started as a promising cryptocurrency investment quickly turned into one of the most painful experiences I have ever faced. Like many people searching for financial growth and security, I trusted what appeared to be a legitimate investment platform. The website looked professional, the representatives were convincing, and genuine. Over time, I invested a total of €210,000 in Bitcoin, believing I was building a better future for myself and my family. Then, without warning, everything changed. When I tried to withdraw my funds, I encountered delays, excuses, and requests for additional payments. Soon after, communication stopped completely. It became painfully clear that I had fallen victim to a sophisticated scam. The emotional impact was overwhelming. I felt betrayed, embarrassed, and devastated. The money I had worked so hard to earn was gone, and with it went my confidence and peace of mind, countless moments of self-blame, and a growing fear that I would never recover from such a significant loss. During this difficult period, I regularly spoke with my therapist about what had happened. She saw how much the loss was affecting my mental health and overall well-being. she suggested that I reach out to Digital Light Solution Website https://digitallightsolution.com/, ; From my first interaction with their team, I felt something I had not felt in a long time—hope. They treated my case with professionalism, patience, and understanding. Most importantly, they listened. During one of the darkest periods of my life, Digital Light Solution their guidance and support helped me regain confidence and take positive steps forward. Today, I share my story not only to express my gratitude but also to warn others. Cryptocurrency scams are becoming more sophisticated every day. Fake investment platforms, romance scams, and online job scams are destroying lives and draining the savings of innocent people around the world. If there is one lesson I learned from this experience, it is this: always do thorough research before investing, never trust promises of guaranteed returns, and remain vigilant online. Losing your hard-earned money can be devastating, but awareness and caution can help protect others from experiencing the same heartbreak. Email:[email protected] WhatsApp +19548568045, https://wa.link/989vlf

iMX8M Plus - SW1 ON/OFF Button Hi, We are working on the iMX8M Plus EVK,In that we observed that holding SW1 for about 5 seconds powers off the EVK, and pressing it for about 1 second powers it on again. Please confirm whether this behavior is handled by hardware/PMIC or by software. Also, when SW3 is moved to the ON position, the board powers on automatically without pressing SW1. Please confirm whether this is the expected default behavior of the i.MX8M Plus EVK. Re: iMX8M Plus - SW1 ON/OFF Button Hi @Govind1807, Thank you for contacting NXP Support. This behavior is related to an internal FSM implemented within the processor.  For a better understanding, I have attached the corresponding block diagram that illustrates the FSM behavior and its state transitions. Best regards, Chavira

External JTAG debugger connection on FRDM-i.MX95 does not output expected JTAG signals Hello, I am trying to connect an external JTAG debugger to the FRDM-i.MX95 board. According to the board schematic, the JTAG/DAP signals appear to be routed to test points on the PCB, and some related components are marked as DNP. Based on this, I modified the board as follows: Connected the JTAG signals from the test points Mounted the DNP resistors related to the JTAG/DAP signal path Added a connector for an external debugger Connected VTref, GND, TCK, TMS, TDI, TDO, and RESET to the external debugger However, I cannot observe the expected JTAG signal output from the debugger/board side. For example, TCK/TMS/TDI do not appear as expected during the debugger connection sequence. Could you please confirm the following points? Is the above modification method correct for connecting an external JTAG debugger to the FRDM-i.MX95 board? Are there any additional resistors, jumpers, solder bridges, or board modifications required to enable the external JTAG/DAP interface? Is there any requirement for VTref voltage level or power sequencing before the external debugger starts driving JTAG signals? Does the i.MX95 on FRDM-i.MX95 require any boot mode, fuse setting, security setting, or software initialization before the JTAG/DAP interface becomes accessible? Can the external JTAG debugger access the Cortex-A55, Cortex-M33, and Cortex-M7 cores directly on this board, or is additional initialization by the bootloader/firmware required? Is there any recommended connector pin assignment or reference modification guide for using an external debugger with FRDM-i.MX95? I would appreciate it if you could provide any guidance, schematic references, or required modification details for enabling external JTAG debugging on the FRDM-i.MX95 board. Best regards, Re: External JTAG debugger connection on FRDM-i.MX95 does not output expected JTAG signals 1. Is your modification approach correct? In principle, yes. If the FRDM schematic exposes: TCK TMS TDI TDO nTRST or RESET VTref GND through test points and DNP stuffing options, then routing those signals to a connector is generally the correct approach. However, I cannot confirm that all required DNP resistors have been populated because the schematic itself was not returned by the search results. The user manual does not contain the JTAG circuitry. 2. Why would no TCK/TMS/TDI activity be seen? Normally, when a JTAG probe is connected: TCK/TMS/TDI are driven by the debugger. The target board does not generate them. If you see absolutely no toggling on TCK/TMS: Most common cause #1: VTref not detected Many probes (Lauterbach, J-Link, PE Micro, ULINK, etc.) will not drive JTAG pins until VTref is present and within a valid range. Check: VTref voltage at the connector. Common ground connection. Probe software reports the target voltage. For FRDM-i.MX95, the DAP I/O supply appears related to the 3.3 V domain (NVCC_CCM_DAP). The board documentation shows this domain powered from VDD_3V3. Most common cause #2: Board not powered Most debuggers use VTref for sensing only. They do not power the target. Verify: Board powered from J25. PMIC started. VDD_3V3 present. Board LEDs active. The board requires external PD power. Most common cause #3: Missing signal routing rework If the JTAG path contains: 0-Ω DNP resistors isolation resistors alternative stuffing options then missing even a single resistor can leave TCK/TMS disconnected. Since the schematic is not available in the search results, I cannot verify the exact resistor population list. Most common cause #4: Wrong pin mapping Verify with an ohmmeter: Probe pin → connector pin → resistor → test point → i.MX95 ball. Do not assume the test point labels match standard ARM 20-pin ordering. 3. Is a special boot mode required? For a non-secure device: No boot mode should be required just to observe JTAG clock activity. TCK/TMS should toggle as soon as the debugger detects VTref and starts a scan sequence. The boot switches affect: eMMC boot SD boot serial downloader and are unrelated to whether the debugger generates TCK. 4. Are security settings/fuses involved? Potentially. The i.MX95 implements authenticated debug and debug access control. [i.MX95RM_Rev4 | PDF], [i.MX95RM_Rev2 | PDF], [i.MX95 Sec...2026-final | PowerPoint] However: Security settings would usually prevent successful debug access. They would not normally prevent the debugger from generating TCK/TMS itself. Since you report no TCK activity at all, I would first investigate: VTref Probe configuration Cable pinout Missing population options before suspecting security. 5. Can A55, M33, and M7 be debugged? The i.MX95 debug architecture supports: Cortex-A55 Cortex-M33 Cortex-M7 through the CoreSight/DAP infrastructure. [i.MX95RM_Rev2 | PDF], [i.MX95RM_Rev5 | PDF] So from a silicon capability perspective, yes. Whether all domains are immediately visible depends on: system state, security configuration, debugger support. But no additional bootloader initialization is generally required for the debugger to detect the DAP itself. Recommended measurements Before further board rework, I would check: Power VTref = ? V VDD_3V3 present Board booting normally Continuity TCK connector ↔ SoC path TMS connector ↔ SoC path TDI connector ↔ SoC path TDO connector ↔ SoC path RESET connector ↔ SoC path Probe side Does the debugger software report target voltage? Does it show "target detected"? Does it report JTAG chain scan attempted? Oscilloscope Probe directly at: debugger connector pin SoC-side test point during connect attempt. If TCK is present at the debugger connector but absent at the SoC test point, the issue is almost certainly in the board rework. Re: External JTAG debugger connection on FRDM-i.MX95 does not output expected JTAG signals Thank you for your support. We reviewed our external JTAG debugger connection and found that the issue was caused by the wiring length between the FRDM-i.MX95 board and the external JTAG debugger. After shortening and rearranging the JTAG signal wires, the debugger was able to detect the target correctly and the JTAG signals were observed as expected. Therefore, this issue has been resolved by improving the JTAG wiring length and connection quality. Thank you again for your assistance.

USB OUTトランザクションでACKが欠落しています 私のチームは、USB OUTトランザクションでACKが欠落するという問題に直面しています。 当システムに関する情報： * MCUはLPC5528 * SDK バージョンは 26.03.00 です。 * Call to USB_DeviceInitでは、最初のパラメータ(controllerId)としてkUSB_ControllerLpcIp3511Fs0を提供しているので、USBフルスピードを使用しています。 パターンについて多くを語るのは難しい。私たちがCANのは次の通りです: * USB経由で大量のメッセージを送信する場合、まれにOUTトランザクションでACKが欠落することがあります。Ellisys USBアナライザーでこれを検出しました。抜けたものが見え、その後PCから3回の再試行、そしてUSBリセットが確認できます。 * それはめったに起こらない。同じ単純なUSBメッセージを繰り返し送信するスクリプトを設定しました（ターゲットは単にデータを返すだけで、複雑な計算などは行いません）。エラーが発生するまでに、数回の反復処理で済む場合もあれば、数千回の反復処理が必要な場合もある。 これが既知の問題なのか、あるいはデバッグのための何らかのコツがあるのかを知りたいです。 Re: Missing ACK on USB OUT Transactions こんにちは、 @JacobBerggreenさん LPC55S2x/LPC552xのエラータを確認しましたが、USB0フルスピードデバイス出力に直接対応するACKの欠如に関する既知の問題は見つかりませんでした。現在、USBの訂正表は主に高速モードに焦点を当てているため、あなたの構成に直接適用できるわけではありません。 この現象から考えられるより可能性の高い理由は、OUTエンドポイントが特定のタイミングで受信バッファを適時に準備しなかったため、ホストがOUTを送信した際にデバイスがACKに応答できず、再試行やリセットがトリガーされたということである。各アウトが完了した直後にUSB_SeviceRecvRequest()が呼び出されるかどうかを確認し、コールバックのプロセッシングを最小限に抑えることが推奨されます。USB割り込みの優先順位を確認し、長時間のシャットダウン割り込みを避けることも推奨されます。 BR ハリー

工业堆栈支撑 我们计划启动一个涉及多种工业协议的项目。 以下是我的问题。 NXP是否为其MCU和MPU平台提供工业通信协议栈？这些功能仅限于 i.MX94 和 i.MX-RT1180 吗？  NXP目前支持哪些工业通信协议？ PROFINET EtherNet/IP EtherCAT Modbus TCP/RTU OPC UA TSN PROFIsafe CIP 功能安全 IO-Link HART-IP 其他 哪些 NXP 硬件平台支持这些协议栈？ i.MX系列 S32系列 MCX系列 LPC系列 其他平台 是否有平台与协议支持矩阵？ 协议栈是否提供示例应用程序、参考设计和演示项目？ 是否有Linux和RTOS集成的示例？ 工业协议栈的许可模式是什么？ 协议栈是否免费提供？如果是，资格标准和使用条件是什么？ 对评估、开发或商业部署是否有任何限制？ 协议栈以何种形式提供？ 二进制库 目标代码 源代码 SDK 包 是否可以访问协议栈的源代码？ 如果源代码可用，获取源代码需要满足哪些商业、许可或保密协议要求？ 协议栈是否可以由客户进行定制和修改？ 使用 NXP 协议栈实现产品商业化的流程是什么？ 商业产品部署是否涉及一次性许可费用？ 是否有任何按设备计费的版税、经常性费用或年度维护费？ 与评估用途相比，生产部署是否存在任何额外成本？ Re: Industrial stack support 你好， 1. PROFINET - 支持。 EtherNet/IP - 支持。 EtherCAT - 支持。 Modbus TCP/RTU - 支持。 OPC UA - 支持。 TSN - 支持。 PROFIsafe - 不支持。 CIP 功能安全 - 已支持 IO-Link - 支持。 HART-IP - 不支持。 2. 这些家庭都支持前面提到的一些协议，但并非同时支持所有协议。正如您所提到的，i.MX94 和 i.MX-RT1180 都专注于支持这些协议。您也可以看看 Layerscape 处理器。 3. 不，我们没有这样的资源。 4. 是的，我们的 BSP/SDK 中有示例。 5. 是的，有例子可供参考。 6. 7. 8.这取决于提供给客户的方式，需要检查每项资源以确认许可模式。 9. 提供源代码和 SDK 包。 10. 提供源代码。 11.这取决于提供给客户的方式，需要检查每项资源以确认许可模式。 12. 可由客户修改。 13.这取决于提供给客户的方式，需要检查每项资源以确认许可模式。 14. 15. 16.NXP 无法就何时、何地以及如何获得许可提供法律指导，因为这些许可是由第三方提供的，条款各不相同（有时还会变化）。 我建议您联系您希望使用的特定协议的所有者，以获取有关版税的信息。 顺祝商祺！

Missing ACK on USB OUT Transactions My team is having some issues with missing ACKs on USB OUT transactions. Some info on our system: * The MCU is LPC5528 * SDK version is 26.03.00. * For call to USB_DeviceInit, we supply kUSB_ControllerLpcIp3511Fs0 as the first parameter (controllerId) so we're using USB full speed. It's hard to say much about patterns. What we can state is: * When we send a lot of messages over USB, once in a while an OUT transaction is missing the ACK. We've caught this with an Ellisys USB analyser. We can see the missing OUT, then 3 retries from the PC and then a USB reset. * It happens rarely. We set up a script repeating the same simple USB message (target just returns some data, no heavy computing etc.). Sometimes it takes a few iterations, other times thousands of iterations, before the error happens. We'd like to know if this is a known issue or perhaps there are some tricks to debugging it. Re: Missing ACK on USB OUT Transactions Hi @JacobBerggreen  We have checked the  errata of LPC55S2x/LPC552x and have not found any known issues with the lack of ACK directy corresponding to USB0 full speed device OUT. Currently, USB errata mainly focuses on high-speed mode, so it is not directly applicable to your configuration. From the phenomenon, the more likely reason is that the OUT endpoint did not prepare the receiving buffer in a timely manner at certain moments, resulting in the device being unable to respond to ACK when the host sends OUT, triggering retry or even reset. It is recommended to focus on confirming whether USB_SeviceRecvRequest() is immediately called after each OUT is completed, and try to minimize the processing in the callback. It is also recommended to check the priority of USB interrupts, avoid long shutdown interrupts. BR Harry

nfclibを使ってInfineon Mifare Classicを読み込む こんにちは、 私の製品 では、PN5190とNFC Libを使って 様々な種類のカードを読み取っています。ある お客様 で 問題 が発生し ています。 デバイス は オリジナル の MIFARE Classic カード を 問題 なく 読み込む のですが、 その お客様は すでに NXP チップ と インフィニオン チップ を 使ったカードを混用しています。 The NXP cards CAN be read just fine.しかし、インフィニオン製カードの場合、デバイスは認証を行うことができません。私は簡略化されたAPIデモをベースに使用していますが、これらのカードは「 ATQAが統合されたタイプAレイヤー3カード」として検出されます。ATQA は 0x0400 、 SAK は 0x88 です が 、 NXP チップ では SAK が 0x08 と 表示されます 。 まず、 MIFARE Classicで使っている のと同じコードを実行しようとしました が、 認証が失敗しました。PeerInfo.uTi.uInitiator.tIso14443_3a.bSakのSAKを変更すると、私も同じ結果になります。おそらく、実際のデータはリーダーに保存されており、ピア情報は「双方向」ではない。例を確認しましたが、この特定の状況に関する情報はありませんでした。互換性のあるカードの読み取り方法に関する情報はありますか？ スマホ でカード をCAN読み取 れて問題なく動作 します(元のNXPカードより遅いかもしれませんが、動作します)。 セクター0のダンプは以下のとおりです。 XXXXXXXXC188040043242BCE0001020E XXXXXXXXXXXXXXXX0000000000000000 FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF XXXXXXXXXXXXFF078069XXXXXXXXXXXX NFCライブラリは、以下のエラーコードを返します。 エラー情報 Comp: 0x0 タイプ: 0x0 の 結果 の 送信中 の 認証する 指示 は 0x20000 。 何か例はありますか？ 前もって感謝します。 Re: Reading infineon mifare classic using nfclib こんにちは、 @Saydev さん。 あなたの調子が良いといいのですが。 レイヤ3は衝突防止、UID選択、カードのアクティベーションをカバーし、ISO 14443のレイヤ4はデータ交換のための標準化されたコマンドのセットを提供します。基本的なタグ／カードはレイヤー3で処理を停止し、レイヤー4の代わりに独自のメモリ読み書きコマンドを使用します。 お客様がサードパーティのPICC(中身)を使っている場合、デバイス向けに独自のカスタムコマンドセットを実装する必要があります。 また、NxpNfcRdlib -> types -> ph_Status.h も参照してください。ステータスコードの定義については、こちらをご覧ください。 よろしくお願いいたします。 エドゥアルド。 Re: Reading infineon mifare classic using nfclib こんにちは、エドゥアルドさん。 このカードはスマホアプリでMIFARE Classic 1kとして認識され、適切なキーを読み込めば問題なく読み取れます(専用ソフトウェアは不要で、Android用のMIFARE Classicツールだけで済みます)。したがって、このカードは標準的なコマンドを受け付けていると思います(チップのモデルはまだ調べていませんが、ファミリのSLE 78CLXxxxPの一つだと思います)。 データシートには「MIFARE™ 互換インターフェース」と書かれていますが、互換性はエミュレートされているかもしれませんが、動作します。nfclibに付属していた例コードを確認しましたが、ATQAは0x0400、SAKは0x08と期待されています。問題はSAK値が予想値と異なることに関係していると思います。読者にSAKが0x08だと信じ込ませる方法はありますか？ Re: Reading infineon mifare classic using nfclib 良いニュースです、 カードの読み取りはできました。カードの読み取り方法を簡略化されたAPIからNfcrdlibEx4_MIFAREClassic.cに示されている方法に変更しただけです。例えば、マクロ phalMfc_Authenticate はこれらのカードで問題なく動作するようですが、MFC_AUTHENTICATE は失敗していました。

Reading infineon mifare classic using nfclib Hi, In my product, I use the PN5190 with NFC Lib to read different types of cards. I’m having an issue with one customer: the device reads original MIFARE Classic cards without problems, but this customer has already deployed a mix of cards using NXP chips and Infineon chips. The NXP cards can be read just fine. However, with the Infineon cards, the device is unable to authenticate. I’m using as a base the simplified API demo, and these cards are detected as: “Type A Layer 3 card with merged ATQA”. The ATQA is 0x0400 and the SAK is 0x88, but on the NXP chip the SAK shows 0x08. First, I tried running the same code that I use for MIFARE Classic, but authentication fails. If I modify the SAK in PeerInfo.uTi.uInitiator.tIso14443_3a.bSak, I get the same result. Likely, the real data is kept in the reader and the peer info isn’t “bidirectional.” I’ve checked the examples, but there’s no information for this specific situation. Any info on how to read compatible cards? I can read the card with my phone and it works fine (maybe slower than an original NXP card, but it works). The sector 0 dump is: XXXXXXXXC188040043242BCE0001020E XXXXXXXXXXXXXXXX0000000000000000 FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF XXXXXXXXXXXXFF078069XXXXXXXXXXXX NFC Lib returns this error code: ErrorInfo Comp: 0x0 type: 0x0 The result of sending the authenticate command is 0x20000. Any example? Thanks in advance. Re: Reading infineon mifare classic using nfclib Hello @Saydev Hope you are doing well. Layer 3 covers anti-collision, UID selection and card activation, while ISO 14443 layer 4 presents a set of standardized commands for data exchange. Basic Tags/Cards stop after Layer 3 and use proprietary memory-read/write commands instead of Layer 4. Since your customer is using third-party PICCs, you will need to implement the proprietary/custom command set for your device. Also, please refer to NxpNfcRdlib -> types -> ph_Status.h for the Status Code definitions. Regards, Eduardo. Re: Reading infineon mifare classic using nfclib Good news, I've been able to read the card, i simply changed the way to read the card from simplified API to the approach shown in the NfcrdlibEx4_MIFAREClassic.c example, the macro phalMfc_Authenticate seems to work just fine with these cards while MFC_AUTHENTICATE was failing. Re: Reading infineon mifare classic using nfclib Hi Eduardo, The card is detected by the phone app as mifare classic 1k and it can be read just fine once the proper keys are loaded (no proprietary software is needed, just mifare classic tool for android), therefore i think the card accepts standard commands (i still need to discover the chip model, but i think it's one of the family SLE 78CLXxxxP, on the datasheet it says to have " Mifare™ compatible interface"), maybe the compatibility is emulated but it works, I've checked the example code that came with nfclib and it expects to have a ATQA of 0x0400 and SAK of 0x08, i think that the problem is related to the SAK value having a different value than expected. is there any way to force the reader to believe the SAK is 0x08?

使用 nfclib 读取英飞凌 Mifare Classic 卡 您好， 在我的产品中，我使用PN5190和NFC Lib来读取不同类型的卡片。我遇到一个客户的问题：该设备可以毫无问题地读取原装MIFARE Classic卡，但这位客户已经部署了使用NXP芯片和Infineon芯片的混合卡。 NXP卡可以正常读取。​​但是，使用英飞凌卡时，该设备无法进行身份验证。我以简化的API演示为基础，这些卡片被检测为： “带有合并ATQA的A类3层卡” 。ATQA 为 0x0400 ， SAK 为 0x88 ， 但 在 NXP 芯片 上 ， SAK 显示为 0x08 。 首先，我尝试运行与MIFARE Classic相同的代码，但身份验证失败。如果我修改PeerInfo.uTi.uInitiator.tIso14443_3a.bSak中的SAK ，我得到的结果也一样。很可能，真实数据保存在阅读器中，而同伴信息不是“双向的” 。我查阅了示例，但没有找到针对这种情况的信息。有关于如何读取兼容存储卡的信息吗？ 我可以用手机读取这张卡，而且读取效果很好（可能比原装NXP卡慢一些，但能用） 。0 区转储内容为： XXXXXXXXC188040043242BCE0001020E XXXXXXXXXXXXXXXX0000000000000000 FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF XXXXXXXXXXXXFF078069XXXXXXXXXXXX NFC Lib返回此错误代码： ErrorInfo Comp: 0x0 type: 0x0 这 结果 的 发送 这 认证 命令 是 0x20000 。 有例子吗？ 提前致谢。 Re: Reading infineon mifare classic using nfclib 你好@Saydev 希望你一切都好。 第 3 层涵盖防碰撞、UID 选择和卡激活，而 ISO 14443 第 4 层提供了一组用于数据交换的标准化命令。基本标签/卡片在第 3 层之后停止，并使用专有的内存读取命令和写入命令，而不是第 4 层。 由于您的客户使用的是第三方 PICC，您需要为您的设备实现专有/自定义命令集。 另外，请参阅 NxpNfcRdlib -> types -> ph_Status.h用于状态码定义。 问候， 爱德华多。 Re: Reading infineon mifare classic using nfclib 好消息， 我已经能够读取这张卡了，我只是把读取卡片的方式从简化的 API 改成了 NfcrdlibEx4_MIFAREClassic.c 文件中所示的方法。例如，宏 phalMfc_Authenticate 似乎可以很好地处理这些卡，而 MFC_AUTHENTICATE 却失败了。 Re: Reading infineon mifare classic using nfclib 你好，爱德华多， 手机应用能识别出这张卡是 Mifare Classic 1k，加载正确的密钥后也能正常读取（无需任何专用软件，只需安卓版的 Mifare Classic 工具即可）。因此，我认为这张卡可以接受标准命令（我还需要查一下芯片型号，但我认为它是 SLE 78CLXxxxP 系列的其中一款，数据手册上写着“兼容 Mifare ™接口”）。也许这种兼容性是模拟的，但它确实有效。我查看了 nfclib 自带的示例代码，它预期 ATQA 值为 0x0400，SAK 值为 0x08。我认为问题出在 SAK 值与预期值不同上。有没有办法让读者相信 SAK 是 0x08？

FRDM-i.MX95 上的外部 JTAG 调试器连接未输出预期的 JTAG 信号 你好， 我正在尝试将外部 JTAG 调试器连接到 FRDM-i.MX95 板。 根据板原理图，JTAG/DAP 信号似乎被连接到 PCB 上的测试点，一些相关元器件被标记为 DNP。 基于此，我对电路板进行了如下修改： 连接测试点的 JTAG 信号 安装与 JTAG/DAP 信号路径相关的 DNP 电阻器 添加了外部调试器的连接器 将 VTref、GND、TCK、TMS、TDI、TDO 和 RESET 连接到外部调试器 但是，我无法从调试器/电路板端观察到预期的 JTAG 信号输出。 例如，在调试器连接序列期间，TCK/TMS/TDI 没有按预期出现。 请您确认以下几点？ 上述修改方法是否适用于将外部 JTAG 调试器连接到 FRDM-i.MX95 板？ 要启用外部 JTAG/DAP 接口，是否需要额外的电阻器、跳线、焊桥或板修改？ 外部调试器开始驱动 JTAG 信号之前，VTref 电压等级或电源时序是否有任何要求？ FRDM-i.MX95 上的 i.MX95 在 JTAG/DAP 接口可访问之前是否需要任何启动模式、熔丝设置、网络安全设置或软件初始化？ 外部 JTAG 调试器能否直接访问该板上的 Cortex-A55、Cortex-M33 和 Cortex-M7 内核，还是需要引导加载程序/固件进行额外的初始化？ 在使用 FRDM-i.MX95 时，是否有推荐的连接器引脚分配或参考修改指南，以便将外部调试器与 FRDM-i.MX95 配合使用？ 如果您能提供在 FRDM-i.MX95 板上启用外部 JTAG 调试的任何指导、原理图参考或所需修改细节，我将不胜感激。 顺祝商祺！ Re: External JTAG debugger connection on FRDM-i.MX95 does not output expected JTAG signals 1. 你的修改方法是否正确？ 原则上，是的。 如果 FRDM 原理图显示： TCK TMS TDI TDO nTRST 或 RESET VTREF GND 通过测试点和 DNP 填充选项，然后将这些信号路由到连接器通常是正确的方法。 但是，由于搜索结果中没有返回原理图，因此我无法确认所有必需的 DNP 电阻器是否都已安装到位。用户手册中不包含 JTAG 电路图。 2. 为什么检测不到 TCK/TMS/TDI 活性？ 通常情况下，当连接 JTAG 探针时： TCK/TMS/TDI 由调试器驱动。 目标板不会生成它们。 如果您在 TCK/TMS 上完全看不到任何切换： 最常见原因 1：未检测到 VTref 许多探针（Lauterbach、J-Link、PE Micro、ULINK 等）只有在 VTref 存在且在有效范围内时才会驱动 JTAG 引脚。 检查： 连接器处的 VTref 电压。 共用接地连接。 探针软件会报告目标电压。 对于 FRDM-i.MX95，DAP I/O 电源似乎与 3.3 V 功能域 (NVCC_CCM_DAP) 有关。板文档显示该功能域由VDD_3V3供电。 最常见原因二：电路板未通电 大多数调试器仅使用 VTref 进行检测。 它们不会为目标提供动力。 核实： 电路板由 J25 供电。 PMIC启动。 VDD_3V3 存在。 电路板上的LED指示灯亮起。 该板需要外部PD电源。 最常见原因#3：缺少信号路由重构 如果 JTAG 路径包含： 0Ω DNP电阻器 隔离电阻器 其他馅料选择 即使缺少一个电阻，也可能导致 TCK/TMS 断开连接。 由于搜索结果中没有原理图，我无法核实电阻器的确切配置。 最常见原因#4：引脚映射错误 用欧姆表验证： 探针引脚 → 连接器引脚 → 电阻器 → 测试点 → i.MX95 球。 不要假设测试点标签与标准的 ARM 20 引脚顺序一致。 3. 是否需要特殊的启动模式？ 对于不安全的设备： 观察 JTAG 时钟活动不应该需要启动模式。 一旦调试器检测到 VTref 并开始扫描序列，TCK/TMS 就应该切换。 启动开关会影响： eMMC启动 SD启动 序列号下载器 这与调试器是否生成 TCK 无关。 4. 是否涉及安全设置/熔丝？ 有可能。 i.MX95 实现了认证调试和调试访问控制。[i.MX95RM_Rev4 | PDF] 、 [i.MX95RM_Rev2 | PDF] 、 [i.MX95 Sec...2026-final | PowerPoint] 然而： 网络安全设置通常会阻止成功的调试访问。 它们通常不会阻止调试器生成 TCK/TMS 本身。 由于您报告完全没有 TCK 活性，我首先会调查以下问题： VTREF 探针配置 电缆引脚排列 缺失的人口选项 在怀疑网络安全之前。 5. A55、M33 和 M7 可以调试吗？ i.MX95调试架构支持： Cortex-A55 Cortex-M33 Cortex-M7 通过 CoreSight/DAP 基础设施。[i.MX95RM_Rev2 | PDF] ， [i.MX95RM_Rev5 | PDF] 所以从硅芯片的性能角度来看，是的。 所有功能域是否立即可见取决于： 系统状态， 网络安全配置， 支持调试器。 但调试器通常不需要额外的引导加载程序初始化即可检测到 DAP 本身。 推荐测量方法 在进一步修改电路板之前，我会检查以下几点： 电源 VTref = ?V VDD_3V3 存在 板正常启动 连续性 TCK 连接器 ↔ SoC 路径 TMS连接器↔SoC路径 TDI 连接器 ↔ SoC 路径 TDO 连接器 ↔ SoC 路径 RESET 连接器 ↔ SoC 路径 探针侧 调试软件是否报告目标电压？ 它是否显示“检测到目标”？ 它是否报告尝试进行 JTAG 链扫描？ 示波器 直接探测： 调试器连接器引脚 SoC侧测试点 连接尝试期间。 如果调试器连接器处存在 TCK，但 SoC 测试点处不存在 TCK，则问题几乎肯定出在电路板返工上。 Re: External JTAG debugger connection on FRDM-i.MX95 does not output expected JTAG signals 感谢您的支持。 我们检查了外部 JTAG 调试器连接，发现 问题是由FRDM-i.MX95板和电路板之间的线路长度引起的。 外部 JTAG 调试器。 缩短并重新排列 JTAG 信号线后，调试器…… 能够正确检测到目标，并观察到了JTAG信号。 预期的。 因此，通过改进JTAG接线方式，这个问题已经得到解决。 长度和连接质量。 再次感谢您的帮助。

USB 输出事务缺少 ACK 我的团队在 USB 输出事务中遇到了 ACK 缺失的问题。 关于我们系统的一些信息： * MCU 型号为 LPC5528 * SDK 版本为 26.03.00。 * 对于 USB_DeviceInit 的调用，我们将 kUSB_ControllerLpcIp3511Fs0 作为第一个参数（controllerId）提供，以便我们使用 USB 全速。 很难对模式做出太多评价。我们可以肯定的是： * 当我们通过 USB 发送大量消息时，偶尔会出现 OUT 事务缺少 ACK 的情况。我们用Ellisys USB分析仪检测到了这个问题。我们可以看到缺少 OUT 信号，然后 PC 进行了 3 次重试，最后通过 USB RESET。 这种情况很少发生。我们编写了一个脚本，重复发送相同的简单 USB 消息（目标只是返回一些数据，没有繁重的计算等）。有时只需几次迭代，有时则需要数千次迭代才会出现错误。 我们想知道这是否是一个已知问题，或者是否有调试技巧。 Re: Missing ACK on USB OUT Transactions 嗨@JacobBerggreen 我们已经检查了 LPC55S2x/LPC552x 的勘误表，没有发现任何与 USB0 全速设备输出直接对应的缺少 ACK 相关的已知问题。目前，USB勘误表主要集中在高速模式上，因此并不直接适用于您的配置。 从这种现象来看，更可能的原因是 OUT 端点在某些时刻没有及时准备接收缓冲区，导致主机发送 OUT 时设备无法响应 ACK，从而触发信号重试甚至 RESET。建议重点确认每次 OUT 完成后是否立即调用 USB_ServiceRecvRequest()，并尽量减少回调中的处理。还建议检查 USB 中断的优先级，避免长时间的关机中断。 BR 哈里

iMX8M Plus - SW1 开/关按钮 你好， 我们正在研究 iMX8M Plus EVK，我们发现按住 SW1 约 5 秒钟会关闭 EVK，而按住 SW1 约 1 秒钟会再次打开 EVK。请确认此行为是由硬件/电源管理集成电路 (PMIC) 还是软件处理的。 另外，当 SW3 移到 ON 位置时，板会自动通电，无需按下 SW1。请确认这是否是 i.MX8M Plus EVK 的预期默认行为。 Re: iMX8M Plus - SW1 ON/OFF Button 你好@Govind1807 ， 感谢您联系恩智浦技术支持。 这种行为与处理器内部实现的有限状态机有关。 为了更好地理解，我附上了相应的框图，该框图说明了有限状态机的行为及其状态转换。 此致， 查维拉