Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
RT117x Driving RTC_XTALI using External oscillator with 1.8V output Is it possible to drive RTC_XTALI  with external clock with dc level of 1.8V? since ensuring that external clock match VDD_SNVS_ANA will increase the design complexity. Also 1.8V is below the absolute  maximum rating of clock inputs. Marwan_2-1786726380644.pngMarwan_2-1786726380644.pngMarwan_2-1786726380644.png Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output Hi @Marwan, As stated in the Hardware Development Guide for the MIMXRT1160/1170 Processor, if you want to feed an external low-frequency clock into RTC_XTALI, the RTC_XTALO pin must remain unconnected or be driven by a complementary signal. The logic level of this forcing clock must not exceed the VDD_SNVS_DIG level. Additionally, the i.MX RT1170 Crossover Processors Data Sheet states that VDD_SNVS_DIG has an operating voltage range of 0.81 V to 0.95 V, with a typical value of 0.85 V. This means that a 1.8 V signal would exceed the VDD_SNVS_DIG voltage level. Best Regard, Pablo Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output Hi @Pablo_Ramos  There is discrepency in the documents, as mention in other posts. The datasheet state that it is referenced to VDD_SNVS_ANA. Kind Regards, Marwan Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output Hi @Marwan, I apologize for the inconvenience. Your observation is correct, and I will remark this internally. For now, please refer to the datasheet and ensure that the external clock into RTC_XTALI does not exceed the VDD_SNVS_ANA supply level. In this case, an external clock with dc level of 1.8V oscillator may be used, as long as VDD_SNVS_ANA is guaranteed to be at or above 1.8 V in the design. Best Regards, Pablo Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output Hi @Pablo_Ramos, thanks for your reply, 1 - is there away to guarantee that? since this power rail is internally generated and there is no mention about whether is it programmable or not. 2 - is there a VDD_SNVS_ANA variance between IC batches? Kind regards, Marwan
查看全文
S32K118 SDK 未显示在 S32 Design Studio 3.5 中 您好, 我安装了S32 Design Studio 3.5 ,然后下载并安装了S32K1 RTD 3.0.0 。安装 RTD 后,我尝试为S32K118创建一个新项目。 但是,在创建项目时,**没有显示 S32K118 的 SDK/RTD 可用**。 请问有人能帮我了解一下可能缺少什么,或者如何正确配置/安装 S32K1 RTD 3.0.0 吗?这样它就能出现在S32设计工作室3.5中了吗? 先行致谢。 Re: S32K118 SDK not showing in S32 Design studio 3.5 HI 抱歉, S32 Design Studio (S32DS) v3.5不支持S32K1 SDK 3.0.0 。 如果您必须使用S32K1 SDK 3.0.3 ,我们建议下载适用于 ARM 2.2 Update 1 的 S32 Design Studio 。 如果您必须使用S32K1 SDK 3.0.2 ,我们建议下载S32 Design Studio for ARM 2018.R1 Update 11 。   但是,对于新项目开发,我建议您使用最新的 S32K1 RTD。旧版 SDK 将不会更新以修复错误。 请从 应用程序代码中心 点击 K1 FRDM 软件包 ,并按照 FRDM_Installation_Guide_2026_03.pdf 文件中的第 4 部分“安装步骤”进行 操作。 K1 FRDM Bundle Application Code Hub.pngK1 FRDM 捆绑应用程序代码中心.png 此致敬礼, Robin
查看全文
SJA1105S+TJA1120A+RTL8211FI The RTL8211FI can obtain the PHY address through MDIO/MDC and access the internet normally, but the two TJA1120A cannot obtain the PHY address through MDIO/MDC nor access the internet normally. What is the reason for this? Is there any hardware that needs to be adjusted or modified? 1. Utilize the NXP i.MX95 SOC to externally connect three network card PHYs: one RTL8211FI and two TJA1120A, where the two TJA1120A are externally expanded through SJA1105S. 2. Resource allocation: (1) Assign ENET1 of NXP i.MX95 to RTL8211FI (PHY address is 001) (2) Assign ENET2 of NXP i.MX95 to SJA1105S, assign RGMII1 of SJA1105S to the first TJA1120A (PHY address 002), and assign RGMII2 of SJA1105S to the second TJA1120A (PHY address 004) 3. Please refer to the PDF for the schematic diagram Re: SJA1105S+TJA1120A+RTL8211FI Hello @leven , From the schematic review, one possible issue is the voltage level on the MDIO/MDC interface connected to the TJA1120A devices.   The TJA1120A VDDIO appears to be connected to the 1.8 V domain. Therefore, the MDIO and MDC signals connected to the TJA1120A should also be compatible with this 1.8 V I/O domain.   However, in the schematic the MDIO/MDC signals to the TJA1120A devices appear to be routed through the U20 level translator. The ENET1_MDIO_BUF / ENET1_MDC_BUF side, which is connected toward the TJA1120A devices, appears to be on the 3.3 V side of the level shifter. This would create a mismatch, because the TJA1120A MDIO/MDC pins are referenced to the 1.8 V VDDIO domain.   This may explain why the RTL8211FI can be accessed correctly, while the TJA1120A devices cannot be detected over MDIO. The RTL8211FI MDIO/MDC connection appears to be on the 1.8 V side, which matches its configured I/O voltage.   Please check the MDIO and MDC voltage levels directly on the TJA1120A pins with an oscilloscope. If they are driven at 3.3 V while the TJA1120A VDDIO is 1.8 V, the hardware connection should be corrected so that the MDIO/MDC signals use the same voltage domain as the TJA1120A VDDIO. Best regards, Pavel
查看全文
NHS3100W8A1Vのウェハマップファイル <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> NHS3100W8A1V用のウェーハマップファイルを手伝ってもらえますか? Re: Wafer map file for SL3S1206FUD2/HA SL3S1206FUD2/HA、この製品の対応する電子ウェハーマップファイル(良好/ダイの状態)を確認したいのですが、ウェハーマッピングは特定のウェハー内の良好・不良サンプルを示すため、そのウェハにのみ有効です。」 Re: Wafer map file for NHS3100W8A1V <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、 ウェハーマッピングは特定のウェハー内の良質サンプルと不良サンプルを示すため、そのウェハにのみ有効です。 これは一般的な文書ではありません。顧客はウェハースを購入するときにそれを手に入れます。 添付の製品情報認証情報パッケージをご覧ください。 良い一日を。 よろしくお願いいたします。 イワン。 ----------------------------------------------------------------------------------------------------------------------- 注:この記事があなたの質問への回答になっている場合は、「正解」ボタンをクリックしてください。ありがとうございます! -----------------------------------------------------------------------------------------------------------------------
查看全文
Looking for Plug & Trust MW v02.16.00 for SE050 Project Hello everyone, I am working on a security project integrating the EdgeLock SE050 with an ESP32 running ESP-IDF v4.1.2 over I2C. My goal is to read the device certificate from the SE050 using PlatformSCP03. The reference source code I am using was written specifically for Plug & Trust MW Release v02.16.00. However, I can no longer find this older version on the NXP portal. When I download the newer v3 or v4 packages, I consistently run into build errors on ESP-IDF due to directory structure changes, missing header files, and SSS_MALLOC incompatibilities. Does anyone happen to have an archive of Plug & Trust MW v02.16.00 or know where I can download this legacy version? Alternatively, any advice on how to compile this project with newer Middleware versions would be greatly appreciated. Thanks in advance Re: Looking for Plug & Trust MW v02.16.00 for SE050 Project Hello sir, Thank you for using our NXP products. Since this is a Secure Element, we highly recommend using the latest released version. I understand this isn't available for the ESP32, but please explore the possibility of implementing it yourself.
查看全文
SL3S1206FUD2/HA SL3S1206FUD2/HA,我想获取该产品的对应电子晶圆图文件以确认(芯片状态),因为晶圆图显示了特定晶圆中的良品和不良品,所以它仅对该特定晶圆有效。
查看全文
RT117xが1.8V出力の外部発振器を使用してRTC_XTALIを駆動する DCレベルが1.8Vの外部クロックでRTC_XTALIを駆動することは可能でしょうか? 外部クロックの一致を確実にすることで設計の複雑さが増VDD_SNVS_ANAためです。また、1.8Vはクロック入力の絶対最大定格を下回っています。 Marwan_2-1786726380644.pngMarwan_2-1786726380644.pngMarwan_2-1786726380644.png Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output こんにちは、 @Marwan さん。 MIMXRT1160/1170プロセッサのハードウェア開発ガイドに記載されているように、外部低周波クロックをRTC_XTALIに入力したい場合は、RTC_XTALOピンは接続されていないか、補完信号で駆動される必要があります。この強制クロックの論理レベルは、VDD_SNVS_DIGレベルを超えてはならない。 さらに、i.MX RT1170クロスオーバープロセッサのデータシートには、VDD_SNVS_DIG動作電圧範囲が0.81Vから0.95V、典型的な値は0.85Vであると記載されています。 これは、1.8Vの信号がVDD_SNVS_DIG電圧レベルを超えることを意味します。 宜しくお願いします、 パブロ Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output こんにちは、 @Pablo_Ramos さん。 他の投稿でも触れられているように、文書には矛盾点があります。 データシートには、VDD_SNVS_ANAを参照していると記載されています。 敬具、 マルワン Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output こんにちは、 @Marwan さん。 ご迷惑をおかけして申し訳ございません。 ご指摘の通りです。社内で記録しておきます。 現時点では、データシートを参照して、RTC_XTALIへの外部クロックがVDD_SNVS_ANA電源レベルを超えないようにしてください。 この場合、設計上1.8V以上であることが保証されている限り、DCレベルが1.8Vの外部クロックを使用できますVDD_SNVS_ANA。 よろしくお願いします、 パブロ Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output こんにちは、 @Pablo_Ramos さん。 ご返信ありがとうございます。 1.それを保証する方法はありますか? この電源レールは内部で生成されるため、プログラム可能かどうかについては何も記載されていません。 2 - ICのバッチ間でVDD_SNVS_ANAに差異はありますか? 敬具 マルワン
查看全文
S32K118 SDK not showing in S32 Design studio 3.5 Hi, I installed S32 Design Studio 3.5 and then downloaded and installed S32K1 RTD 3.0.0. After installing the RTD, I tried to create a new project for the S32K118. However, when creating the project, **no SDK/RTD is shown as available** for the S32K118. Could someone please help me understand what might be missing or how I can properly configure/install the S32K1 RTD 3.0.0 so that it appears in S32 Design Studio 3.5? Thanks in advance. Re: S32K118 SDK not showing in S32 Design studio 3.5 Hi Sorry, S32 Design Studio (S32DS) v3.5 does not support S32K1 SDK 3.0.0. If you must use S32K1 SDK 3.0.3, we recommend downloading S32 Design Studio for ARM 2.2 Update 1. If you must use S32K1 SDK 3.0.2, we recommend downloading S32 Design Studio for ARM 2018.R1 Update 11.   However, for new project development,  I recommend you to use the latest S32K1 RTD. The old SDK will not be updated to fix bugs. Please click K1 FRDM Bundle  from Application Code Hub. And follow the section 4. Installation Steps of FRDM_Installation_Guide_2026_03.pdf K1 FRDM Bundle Application Code Hub.pngK1 FRDM Bundle Application Code Hub.png Best Regards, Robin
查看全文
SJA1105S+TJA1120A+RTL8211FI RTL8211FI 可以通过 MDIO/MDC 获取 PHY 地址并正常访问互联网,但两个 TJA1120A 既不能通过 MDIO/MDC 获取 PHY 地址,也不能正常访问互联网。这是什么原因造成的?是否有任何硬件需要调整或改装? 1. 利用 NXP i.MX95 SoC 外部连接三个网卡 PHY:一个 RTL8211FI 和两个 TJA1120A,其中两个 TJA1120A 通过 SJA1105S 进行外部扩展。 2. 资源分配: (1)将 NXP i.MX95 的 ENET1 分配给 RTL8211FI(PHY 地址为 001) (2)将 NXP i.MX95 的 ENET2 分配给 SJA1105S,将 SJA1105S 的 RGMII1 分配给第一个 TJA1120A(PHY 地址 002),将 SJA1105S 的 RGMII2 分配给第二个 TJA1120A(PHY 地址 004)。 3. 原理图请参见PDF文件。 Re: SJA1105S+TJA1120A+RTL8211FI 你好@leven , 从原理图审查来看,一个可能的问题是连接到 TJA1120A 器件的 MDIO/MDC 接口上的电压电平。   TJA1120A VDDIO 似乎连接到了 1.8 V 功能域。因此,连接到 TJA1120A 的 MDIO 和 MDC 信号也应与此 1.8 V I/O 功能域兼容。   然而,在原理图中,到 TJA1120A 器件的 MDIO/MDC 信号似乎是通过 U20 电平转换器路由的。连接到 TJA1120A 设备 的 ENET1_MDIO_BUF / ENET1_MDC_BUF 侧似乎位于电平转换器的 3.3 V 侧。这将造成不匹配,因为 TJA1120A MDIO/MDC 引脚参考的是 1.8 V VDDIO 域。   这或许可以解释为什么 RTL8211FI 可以被正确访问,而 TJA1120A 设备却无法通过 MDIO 检测到。RTL8211FI MDIO/MDC 连接似乎位于 1.8 V 侧,这与其配置的 I/O 电压相符。   请用示波器直接检查 TJA1120A 引脚上的 MDIO 和 MDC 电压电平。如果 MDIO/MDC 信号在 3.3V 电压下驱动,而 TJA1120A VDDIO 为 1.8V,则应纠正硬件连接,使 MDIO/MDC 信号使用与 TJA1120A VDDIO 相同的电压域。 顺祝商祺! 帕维尔
查看全文
Wafer map file for NHS3100W8A1V Could you help me with wafer map file for NHS3100W8A1V, please? Re: Wafer map file for SL3S1206FUD2/HA SL3S1206FUD2/HA,I would like to obtain the corresponding electronic wafer map file for this product to confirm (the good/die status), because a wafer mapping indicates the good and bad samples in a specific wafer, so it is only valid for that specific wafer." Re: Wafer map file for NHS3100W8A1V Hello, A wafer mapping indicates the good and bad samples in a specific wafer, so it is only valid for that specific wafer. It is not a generic document. The customer gets it when he/she buys the wafer. Please find the Product Information Qualification Information Package attached. Have a good day. Best regards, Ivan. ----------------------------------------------------------------------------------------------------------------------- Note: If this post answers your question, please click the Correct Answer button. Thank you! -----------------------------------------------------------------------------------------------------------------------
查看全文
PCA9422 Hi  I would like to know how I can burn OTP fuse of PCA9422.  Thank you Re: PCA9422 Hi  DFAE-Derek Gartland from AVNET had submit same questions on case00999143 and I had replied to him.
查看全文
RW612 - 送信電力の変更 - FRDM-RW612 - テストツール FRDM-RW612評価キットを使用する場合、テストツールでPHY1とPHY2のBLE送信電力を変更するにはどうすればよいですか? このツールはHCI cmd HCI_LE_Transmitter_Test [v4] の設定TXパワーをサポートしていないようです。  Tusisima_0-1786712544318.pngTusisima_0-1786712544318.pngTusisima_0-1786712544318.png https://www.bluetooth.com/wp-content/uploads/Files/Specification/HTML/Core-54/out/en/host-controller-interface/host-controller-interface-functional-specification.html#UUID-9b984fde-3e9f-05f3-d698-054ca618bcf3 NXPテストツール12(BLE HCI 5.0 16.1.xml) これは「HCI_LE_Transmitter_Test [HCI_LE_Transmitter_Test [v2]]」のように見えます。 Tusisima_1-1786712566404.pngTusisima_1-1786712566404.pngTusisima_1-1786712566404.png HCI_Read_Trasmit_Power_Level を使用して TX 電力を読み取る場合: タイプ[0] = 0x4 タイプ[1] = 0xC Tusisima_2-1786712798212.pngTusisima_2-1786712798212.pngTusisima_2-1786712798212.png Tusisima_3-1786712807179.pngTusisima_3-1786712807179.pngTusisima_3-1786712807179.png Re: RW612 - Changing TX power - FRDM-RW612 - Test Tool こんにちは、ダニエルさん。 パワーを変更でき、Nxp HCI APIでサポートされているHCI cmdの例を教えてもらえますか? Bgマーク Re: RW612 - Changing TX power - FRDM-RW612 - Test Tool こんにちは、 ツールが更新されていませんでした。 これを回避するために、生のHCIパケットを直接送信して送信出力を手動で設定する方法があります。 よろしくお願いいたします。 ダニエル。
查看全文
MC33XS2410 - NRND Status Hello! We are currently working on a design that will include proportional solenoid drivers for a 24V automotive environment. The MC33XS2410 is a great fit for us, and we even acquired the evaluation board for pre-design testing. However, we only recently noticed the NRND status on the product page on NXP's website, but nowhere else. Can you give me more details on this status? Is it really not recommended for new designs anymore? Do you have any alternatives we could consider for our application? Thanks in advance! Re: MC33XS2410 - NRND Status MC33XS2410 is NRND status. We don' t have pin to pin compatible part for recommend but for NXP high side switch parts please view them from below link: High Side Switches | NXP Semiconductors
查看全文
SL3S1206FUD2/HA SL3S1206FUD2/HA、この製品の対応する電子ウェハーマップファイル(良好/ダイの状態)を確認したいのですが、ウェハーマッピングは特定のウェハー内の良好・不良サンプルを示すため、そのウェハにのみ有効です。」
查看全文
マルチコアトリガー multicore_triggerとcm7_helloworldという2つのデモを使用した際、CM7 ITCMのECCは有効にしませんでした。私はSPTツールを使用して、メモリから実行することを目的としたCM33イメージとCM7イメージを1つのイメージに統合し、その後、統合したイメージをUART経由でNORフラッシュに書き込みました。しかし、起動プロセスが失敗しました。マニュアルによると、コンテナには最大8つのOEM画像エントリーを含めることができます。今回のテストでは、CM33画像とCM7画像の2枚のみを使用しました。CM7 ITCM ECCは有効になっていませんでした。 CM33イメージもCM7イメージも起動しなかった。しかし、コンテナヘッダーを確認したところ、CM33イメージしか存在しないことがわかりました。CM33イメージ自体は単独で使っても問題なく正常に起動できます。 CM7イメージが想定どおりに含まれなかった、あるいは処理されなかった理由、そしてCM7 ITCM ECC構成の欠如がブートROMによるCM7イメージの処理方法に影響を与えるかどうかを理解したいと考えています。 質問2: 8つのCM7イメージと1つのCM33イメージを1つのコンテナに統合した場合、ブートROMは起動プロセス中にどのような動作をしますか? CM7コアは1つしかないのに、ブートROMはどのCM7イメージを起動するかをどのように判断するのでしょうか?もし8枚の画像エントリすべてがCM7の画像なら、Boot ROMは8枚すべての画像を読み込むのか、1枚だけを選択するのか、それとも選択はCM33アプリケーションに任せるのか? Boot ROMは、同じコンテナ内の複数のCM7イメージエントリをどのように識別し、処理するのですか?どのCM7イメージを実行するかを決定するために使用される優先順位、イメージインデックス、コアID、ロードアドレス、エントリポイント、またはその他のメカニズムはありますか? また、CM7 ITCM ECCが有効になっている場合と無効になっている場合における、ブートROMの正確な動作についても理解しておきたい。 CM7 ITCM ECCが有効になっている場合、ブートROMはCM7 ITCM ECCメモリを初期化し、NORフラッシュからCM7イメージをCM7 ITCMにコピーし、その後CM7をリセット状態から解放するのでしょうか?それとも、Boot ROMはCM7イメージだけを読み込み、CM33アプリケーションはCM7のリセット解除と起動を担当しているのでしょうか? CM7 ITCM ECCが有効になっていない場合、ブートROMは、ロードアドレスがCM7 ITCM内にあるCM7イメージを検出したときにどのような動作をしますか?Boot ROMはCM7イメージをスキップしたり、ロードに失敗したり、CM7をリセット状態にしたり、コンテナのブートプロセス全体を失敗させたりしますか? 特に、以下のコンテナがサポートされているかどうかを確認したいです。 画像0:CM33 画像1:CM7 画像2:CM7 画像3:CM7 画像4:CM7 画像5:CM7 画像6:CM7 画像7:CM7 画像8:CM7 もしサポートされている場合、ブートROM起動時にこれら8つのCM7イメージは具体的にどのように処理されるのでしょうか?また、実際に実行されるCM7イメージを選択する役割を担うコンポーネントはどれでしょうか? 最後に、最大8つのOEMイメージエントリがコンテナに8つの異なるイメージを保存できるのか、それともBoot ROMが特定のコアに対して特定のイメージを選択して起動する仕組みを提供しているのかを明確にしたいと思います。 Re: multicore trigger こんにちは@yanyanwangさん コンテナヘッダーにCM33イメージしか表示されていなかった場合、ブートROM/ELEには処理すべきCM7エントリが存在しなかったことになり、それが現在発生している現象の原因である可能性があります。 また、コンテナの順序も重要であることに留意する必要があります。RMが述べているように、「OEMコンテナは最大8枚の画像を収録できます。Cortex-M33コア(起動コア)イメージは他のイメージの後に位置しなければなりません。」 つまり、CM33を1枚撮影した後にCM7を8枚撮影するという、あなたが言及したような構成は不可能です。CM7画像の数を1つ減らし、順序を反転させる必要があります。 複数のイメージが存在する場合、ELEはそれぞれのハッシュを検証し、いずれか1つでも検証に失敗した場合、デバイスはリセットループに入ります。 この仕組みは配列プロセッシングを用いており、各画像は順番に読み込まれ、それぞれを識別するためのフラグが付けられていました。 BR、 エドウィン。 Re: multicore trigger こんにちは、 @EdwinHz 下の図に示すように、起動可能なイメージを構築する際にCM7イメージを選択し、コンテナヘッダーを解析しました。コンテナにはCM7イメージのエントリが含まれています。 しかし、イメージをフラッシュメモリに書き込み、デバイスを再起動した後、デバイスが起動せず、デバッガーを使用して接続することもできません。 RT1180ブートROMがこの構成でCM7イメージをどのように処理しているのか説明していただけますか? 可能であれば、この動作をFRDM-IMXRT1186開発ボード上で再現し、検証していただけますか? yanyanwang_1-1787018660982.pngyanyanwang_1-1787018660982.png
查看全文
MC33XS2410 - NRNDステータス こんにちは! 現在、24Vオートモーティブ環境向けの比例ソレノイドドライバを含むデザインに取り組んでいます。MC33XS2410は私たちに非常に適しており、事前設計テストのために評価ボードも取得しました。 しかし、NXPのウェブサイトの製品ページでNRNDの状態を確認したのは最近のことで、他の場所では見られませんでした。 この状況についてもう少し詳しく教えてもらえますか?本当に新しいデザインにはもう推奨されていないのでしょうか?私たちのアプリケーションに考慮できる代替案はありますか? 前もって感謝します! Re: MC33XS2410 - NRND Status MC33XS2410はNRNDステータスです。 ピン・ツー・ピン対応部品はご用意していませんが、NXPのハイサイドスイッチ部品については以下のリンクからご覧ください。 ハイサイド・スイッチ | NXP Semiconductors
查看全文
multicore trigger Using the two demos, multicore_trigger and cm7_helloworld, I did not enable ECC for the CM7 ITCM. I used the SPT tool to merge the CM33 image and the CM7 image, which is intended to run from memory, into a single image, and then programmed the merged image into NOR Flash through UART. However, the boot process failed. According to the manual, a container can contain up to 8 OEM image entries. In my test, I only included two images: one CM33 image and one CM7 image. CM7 ITCM ECC was not enabled. Neither the CM33 nor the CM7 image started. However, when I checked the container header, I found that only the CM33 image was present. The CM33 image itself can boot normally without any issues when used alone. I would like to understand why the CM7 image was not included or processed as expected, and whether the lack of CM7 ITCM ECC configuration affects how Boot ROM processes the CM7 image. Question 2: If I merge 8 CM7 images and 1 CM33 image into a single container, what will the Boot ROM do during the startup process? Since there is only one CM7 core, how does Boot ROM determine which CM7 image should be booted? If all 8 image entries are CM7 images, will Boot ROM load all 8 images, select only one image, or leave the selection to the CM33 application? How does Boot ROM identify and process multiple CM7 image entries in the same container? Is there a priority, image index, Core ID, load address, entry point, or another mechanism used to determine which CM7 image is executed? I would also like to understand the exact Boot ROM behavior when CM7 ITCM ECC is enabled and when it is not enabled. When CM7 ITCM ECC is enabled, does Boot ROM initialize the CM7 ITCM ECC memory, copy the CM7 image from NOR Flash into CM7 ITCM, and then release CM7 from reset? Or does Boot ROM only load the CM7 image, while the CM33 application is responsible for releasing CM7 from reset and starting it? When CM7 ITCM ECC is not enabled, what does Boot ROM do when it encounters a CM7 image whose load address is in CM7 ITCM? Does Boot ROM skip the CM7 image, fail to load it, leave CM7 in reset, or cause the entire container boot process to fail? In particular, I would like to clarify whether the following container is supported: Image 0: CM33 Image 1: CM7 Image 2: CM7 Image 3: CM7 Image 4: CM7 Image 5: CM7 Image 6: CM7 Image 7: CM7 Image 8: CM7 If it is supported, what exactly happens to these 8 CM7 images during Boot ROM startup, and which component is responsible for selecting the CM7 image that will actually execute? Finally, I would like to clarify whether the maximum of 8 OEM image entries means that the container can simply store 8 different images, or whether Boot ROM also provides a mechanism to select and boot a specific image for a given core. Re: multicore trigger Hi @yanyanwang, If the container header showed only the CM33 image, then the Boot ROM/ELE never had a CM7 entry to process, which might be the cause of the behavior you are seeing. Also, it's important to note that the container order is also relevant. As the RM mentions: "The OEM container can have 8 images at the maximum. The Cortex-M33 core (booting core) images must be located after the other ones." In other words, the scheme you mention of having one CM33 followed by 8 CM7 images is not possible. You would have to reduce the number of CM7 images by one, and invert order. If multiple images are present, ELE verifies the hash for each one, and if any fail, the device enters the reset loop. The mechanism used array processing, meaning that each image is loaded in order, having their own flags to identify each. BR, Edwin. Re: multicore trigger Hi,  @EdwinHz  As shown in the figure below, I selected the CM7 image when building the bootable image and then parsed the container header. The container contains an entry for the CM7 image. However, after programming the image into flash and rebooting the device, the device fails to boot, and I am also unable to connect to it using the debugger. Could you please explain how the RT1180 Boot ROM processes the CM7 image in this configuration? If possible, could you please reproduce and verify this behavior on the FRDM-IMXRT1186 development board? yanyanwang_1-1787018660982.pngyanyanwang_1-1787018660982.png
查看全文
多核触发信号 使用 multicore_trigger 和 cm7_helloworld 这两个演示程序时,我没有为 CM7 ITCM 启用 ECC。我使用 SPT 工具将 CM33 镜像和 CM7 镜像(旨在从内存运行)合并成一个镜像,然后通过 UART 将合并后的镜像编程到或非 Flash 中。然而,启动过程失败了。根据手册,一个容器最多可以包含 8 个 OEM 图像条目。在我的测试中,我只包含了两张图片:一张 CM33 图片和一张 CM7 图片。CM7 ITCM ECC 未启用。 CM33 和 CM7 镜像均未启动。但是,当我检查容器头时,发现其中只有 CM33 镜像。CM33 镜像本身单独使用时可以正常启动,不会出现任何问题。 我想了解为什么 CM7 镜像没有被包含或按预期处理,以及缺少 CM7 ITCM ECC 配置是否会影响 Boot ROM 处理 CM7 镜像的方式。 问题2: 如果我将 8 个 CM7 镜像和 1 个 CM33 镜像合并到一个容器中,启动过程中 Boot ROM 会执行什么操作? 由于只有一个 CM7 内核,启动 ROM 如何确定应该启动哪个 CM7 镜像?如果所有 8 个图像条目都是 CM7 图像,启动 ROM 会加载所有 8 个图像、只选择一个图像,还是将选择权交给 CM33 应用程序? Boot ROM 如何识别和处理同一容器中的多个 CM7 映像条目?是否存在优先级、映像索引、核心 ID、加载地址、入口点或其他机制来确定执行哪个 CM7 映像? 我还想了解启用 CM7 ITCM ECC 和未启用 CM7 ITCM ECC 时启动 ROM 的确切行为。 启用 CM7 ITCM ECC 时,启动 ROM 是否会初始化 CM7 ITCM ECC 存储器,将 CM7 映像从 NOR Flash 复制到 CM7 ITCM,然后释放 CM7 的 RESET 状态?或者说,Boot ROM 只负责加载 CM7 镜像,而 CM33 应用程序负责解除 CM7 的 RESET 状态并启动它? 当 CM7 ITCM ECC 未启用时,启动 ROM 在遇到加载地址位于 CM7 ITCM 中的 CM7 映像时会做什么?启动 ROM 是否会跳过 CM7 镜像、无法加载、使 CM7 保持重置状态,或者导致整个容器启动过程失败? 我尤其想确认一下是否支持以下容器: 图片 0:CM33 图1:CM7 图2:CM7 图3:CM7 图4:CM7 图5:CM7 图6:CM7 图7:CM7 图8:CM7 如果支持,那么在启动 ROM 时,这 8 个 CM7 镜像究竟会发生什么?哪个元器件负责选择实际执行的 CM7 镜像? 最后,我想澄清一下,最多 8 个 OEM 镜像条目是指容器可以简单地存储 8 个不同的镜像,还是 Boot ROM 也提供了一种机制,可以为给定的核心选择和启动特定的镜像。 Re: multicore trigger 嗨@yanyanwang , 如果容器头只显示 CM33 映像,则 Boot ROM/ELE 永远不会有 CM7 条目要处理,这可能是您看到的行为的原因。 另外,需要注意的是,集装箱的顺序也很重要。正如RM所提到的:“OEM容器最多可以有8个图像。Cortex-M33 内核(启动内核)镜像必须位于其他镜像之后。 换句话说,你提到的用一个 CM33 图像跟 8 个 CM7 图像的方案是不可行的。您需要将 CM7 图像的数量减少一张,并反转顺序。 如果存在多个图像,ELE 会验证每个图像的哈希值,如果任何哈希值验证失败,设备将进入重置循环。 该机制采用数组处理,这意味着每张图片都是按顺序加载的,并且每张图片都有自己的标志来标识。 BR, 埃德温。 Re: multicore trigger 你好, @EdwinHz 如下图所示,我在构建可引导镜像时选择了 CM7 镜像,然后解析了容器头。容器中包含 CM7 镜像的条目。 但是,将镜像写入闪存并重启设备后,设备无法启动,而且我也无法使用调试器连接到它。 请问在这种配置下,RT1180 Boot ROM 是如何处理 CM7 镜像的? 如果可以的话,请您在 FRDM-IMXRT1186 开发板上重现并验证此行为? yanyanwang_1-1787018660982.pngyanyanwang_1-1787018660982.png
查看全文
PCA9422 こんにちは OTPのPCA9422ヒューズをどうやって燃やせるのか知りたいです。 よろしくお願い申し上げます。 Re: PCA9422 こんにちは DFAE-AVNETのデレク・ガートランド もCASE00999143 で同じ質問を提出し、私は彼に返答しました。
查看全文
MC33XS2410 - NRND 状态 您好! 我们目前正在研究一种设计,该设计将包括用于 24V 汽车环境的比例电磁阀驱动器。MC33XS2410 非常适合我们,我们甚至还购买了评估板进行预设计测试。 然而,我们最近才在 NXP 网站的产品页面上注意到 NRND 状态,但在其他地方都没有注意到。 您能提供更多关于此情况的详细信息吗?真的不再推荐用于新设计了吗?对于我们的申请,您还有其他方案可以考虑吗? 提前致谢! Re: MC33XS2410 - NRND Status MC33XS2410 处于 NRND 状态。 我们没有引脚完全兼容的零件可供推荐,但您可以点击以下链接查看恩智浦半导体(NXP)高侧开关零件: 高边开关 | 恩智浦半导体
查看全文