2416742_ja-JP

是

i.NX RT 1060 PMIC_ON_REQの動作

こんにちは、

私はMIMXRT1062CVJ5Bを使用してカスタム基板を設計しています。電源は添付の図に示されているように接続されています。

この構成に関する以下の点について、教えていただけますか?

（１）PMIC_ON_REQはVDD_SNVS_INが適用された直後にハイになりますか、それともアサートされるまでに遅延がありますか？

（２）POR_Bがローに駆動されたとき、PMIC_ON_REQの状態はどうなりますか？高止まりするのか、それとも低迷に転じるのか？

（３）VDD_SNVS_IN電源が切断されたとき、PMIC_ON_REQはローになりますか？この条件下で出力電圧レベルは保証されますか？

（4）VDD_SNVS_INには低電圧ロックアウト（UVLO）機能がありますか？もしそうなら、どの電圧閾値で活性化しますか?

(5) 「波形 - A」として示されている場合、VCC_3V3だけがオフ(0 V)でVDD_SNVS_INが電源を保持している場合、この動作条件はサポートされていますか?
このシナリオでは、POR_Bは高から低へ、そして低から高へと変化します。この手順の後、i.MX RT1062は正常に起動し正常に動作しますか?

再開まで今しばらくお待ちください。

i.MXRT 106x

Re: i.NX RT 1060 PMIC_ON_REQ behavior

こんにちは、

PMIC_ON_REQはVDD_SNVS_INに関連付けられており、プッシュプル出力です。ドキュメントには、主張されるまでの遅延を示す具体的な言及はありません。EVKで試してみるのもいいでしょう。例えばEVKCでは、R282までの量PMIC_ON_REQ、J30までのVDD_SNVS_INを測定できます。

ドキュメントは、POR_Bが低電圧で駆動されたり電源が切断されたりしたときにPMIC_ON_REQの論理ロー(論理低)または論理高(logic-high)出力状態VDD_SNVS_IN保証していません。

セクション21.3.3を参照できます。i.MX RT1060プロセッサリファレンスマニュアルの電源モード移行、さまざまなシナリオとPMIC_ON_REQの挙動について。

i.MX RT1060のUVLO仕様はVDD_SNVS_INとして明示的に文書化されていません。リファレンスマニュアルに記載されているSNVSデジタル低電圧検波器には、SNVS_LP電源の遮断を検出し、LP制御、状態、セカンプカウンター値が変化する可能性のある機構が含まれています。

質問5についてですが、これらのシナリオは電源投入中、電源オフ中、それともアプリケーションコードが実行中で起こるのでしょうか?

よろしくお願いします、
パブロ