i.MX95 - UUU tool flashing fails occasionally Dear Experts, I am using i.MX95 EVK and flashing the imx-boot and the (kernel + rootfs) in emmc. I used emmc_all option in UUU script for flashing. Sometimes, I observed failures in flashing with that option. Please find below the failure snippets 0x200000002:13-294A7876CE324A4D>Okay (0.403s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd if env exists emmc_ack; then ; else setenv emmc_ack 0; fi; 2:13-294A7876CE324A4D>Okay (0.008s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd sleep 1 2:13-294A7876CE324A4D>Okay (1.007s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd mmc partconf ${emmc_dev} ${emmc_ack} 1 0 2:13-294A7876CE324A4D>Fail (0.187s) Please let me know if anyone has faced similar failures and if there are solutions available to mitigate this problem Thanks in Advance ! BR, Arun Kumar Re: i.MX95 - UUU tool flashing fails occasionally Hello,  Can you please share the complete command you are using?, also let me know if you are testing with an EVK of FRDM board and the BSP version and UUU version. Regards.  

BAM ROM 转储请求 - MPC5604B（或 MPC560xB 系列） 有没有人拥有未审查的 MPC5604B（或任何 MPC560xB/C 评估板）并愿意导出 BAM 掩码 ROM（位于 0xFFFFC000-0xFFFFFFFF 的 16 KB）并分享？我需要它作为我个人MCU芯片研究项目的参考资料。 谢谢您！ Re: BAM ROM dump request - MPC5604B (or MPC560xB family) 你好， 我这里没有这样的 EVB，但你可以自己对芯片进行取样并进行数据转储。 所有样品出厂时均未经过任何审查。 https://www.nxp.com/support/sample-and-buy/order-samples:ORDER_SAMPLES?partnum=SPC5604BAVLQ6 这样你就可以免费品尝多种芯片了。 顺祝商祺！ Peter

BAM ROM dump request - MPC5604B (or MPC560xB family) Anyone with an uncensored MPC5604B (or any MPC560xB/C evaluation board) willing to dump the BAM mask ROM (16 KB at 0xFFFFC000-0xFFFFFFFF) and share? Need it as a reference for a personal MCU study project on my own chip. Thanks! Re: BAM ROM dump request - MPC5604B (or MPC560xB family) Hello, I do not have such EVB here, but you can simply sample the chip and do the dump yourself. All samples are uncensored out of the factory. https://www.nxp.com/support/sample-and-buy/order-samples:ORDER_SAMPLES?partnum=SPC5604BAVLQ6 This way you can sample multiple free chips. Best regards, Peter

S32K322 LCU/Emios I would like to understand the encoder implementation and principle differences between the S32K144 and S32K322. With the S32K144, the initial angle is communicated through the PWM and then provided to the count to the ABI interface for further processing. We also have a fault-detection mechanism to detect A, B, and I signal/wire disconnections using the quadrature decoder functionality through FTM. However, with the S32K322, the same logic is not working as expected, particularly because we are currently unable to detect the direction correctly. For example, when the I-pulse wire is disconnected, the absolute count becomes zero. This results in incorrect switching, after which the absolute count gradually varies and eventually reaches 4095 pulses. In the S32K144, even when the I-pulse is disconnected, the A and B signals with a single output are still able to provide the proper count, allowing us to detect the fault. Could you please provide examples or clarify the expected behavior for the following cases? A-pulse wire disconnected B-pulse wire disconnected I-pulse wire disconnected A and B pulse wires disconnected A, B, and I pulse wires disconnected It would also be helpful if you could explain how the encoder count and direction are expected to behave in each of these scenarios for both the S32K144 and S32K322. Regards, Thiru S32K3 S32K1 BRUSHLESS-DC-MOTOR-CONTROL  Re: S32K322 LCU/Emios Hi, The S32K322 does not include the FTM peripheral that is present on the S32K144. On the S32K3 family, the quadrature encoder functionality is built around the cooperation of the LCU, TRGMUX, and eMIOS modules. This is a fundamentally different architecture from the FTM-based quadrature decoder available on S32K144. On S32K322, PHA and PHB are decoded by the LCU into separate CW and CCW pulse streams, which are counted by two eMIOS channels. The application obtains the incremental position from the difference between these counters. A useful starting point for the S32K3 quadrature decoder design is Application Note AN13767, specifically Section 4.2.5, which describes the LUT truth table used for direction detection, TRGMUX routing, and eMIOS edge-counter configuration. Additional information can be found on the S32K344 motor-control kit page and in the related community discussion: AN13767: Application Note AN13767 S32K344 Motor Control Kit: S32K344 BLDC/PMSM Development Kit Community discussion: Quadrature decoder on S32K344 Based on the LCU LUT implementation, if either the A or B signal is disconnected, the remaining channel can still generate transitions that produce CW or CCW pulses at the LCU output. As a result, the corresponding eMIOS counter continues counting and direction information may still be available. However, the pulse rate is reduced, resulting in approximately four times fewer counts per revolution compared to normal operation. If both A and B signals are disconnected, no valid quadrature transitions are present at the LCU inputs. Consequently, neither CW nor CCW pulses are generated and the eMIOS counters remain unchanged. Regarding the index (I) signal, the NXP motor-control kit implementation does not use the index signal. Position and direction are derived solely from the A and B quadrature signals, while the position offset is calibrated during rotor alignment. Furthermore, the index signal is not connected to the MCU in this implementation. Therefore, the behavior observed when disconnecting the I signal appears to be application-specific. BR, Petr Re: S32K322 LCU/Emios I could not fully understand the LCU LUT logic described in the application note. I have the following questions: 1. Detection of A/B signal disconnection: I understand that detecting A or B signal disconnection based only on the absolute count may not be reliable, since the absolute count can remain at 0 or 4095 when either the A or B signal is disconnected. At the same time, defining a fixed threshold based on the CW/CCW counter also seems difficult because the rotor can rotate forward and backward, causing the counter to roll over. The CW/CCW counter can therefore exceed 4095 and continue up to 65535 (uint16), depending on the rollover condition. In this scenario, what would be the recommended logic or threshold for detecting A/B signal disconnection? Could you please suggest a suitable diagnostic approach for this scenario, considering the counter rollover condition?

i.MX 8M Plus (GC7000UL) 仅通过 Mesa etnaviv 报告 OpenGL ES 2.0——是否有可能升级到 ES 3.0/3.1？ 系统信息： - 主板：i.MX 8M Plus - GPU：GC7000UL - 驱动程序栈：Mesa `etnaviv`（开源） - `eglinfo -B` 报告：仅支持 OpenGL ES 2.0 - 应用：Chromium/CEF 133，使用 ANGLE，请求 ES 3.0 上下文 问题： 根据数据手册，GC7000UL 支持 ES 3.1/3.0，该板卡上的etnaviv仅支持 ES 2.0，但支持 Vulkan 和 OpenCL 1.2。Chromium/CEF 的ANGLE 后端无法获取ES3上下文，回退到 ES2 路径，而 ES2 路径又回退到软件渲染。我希望实现真正的 GPU 硬件加速，而不仅仅是 ES2 的变通方案。 - 如果可能的话，我希望继续使用开源的 Mesa/etnaviv 协议栈，而不是专有的 Galcore 驱动程序。 - 如果升级 `CEF` 版本可以解锁此 GPU 上的硬件加速，则愿意升级该版本。 如果需要，我很乐意分享更多版本细节。谢谢！ IMX8MPLUS 图形与显示 HW-开源 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? 嗨@mineshp NXP 的支持服务不涵盖开源 GPU 驱动程序的问题。感谢您的理解。 此致， 志明

MTRCKTSPS5744P 应用软件安装 你好， 我在安装可以从这里下载的软件时遇到了这个问题。 MPC5744P 三相永磁同步电机开发套件 | 恩智浦半导体 错误提示为“文件未找到”。该软件尝试从服务器获取文件，但失败了。 谢谢！ Re: MTRCKTSPS5744P Application Software Installation 你好， 我刚刚下载好了，没有任何问题。 不过我记得你需要先手动安装 AMMCLIB，因为安装链接好像坏了。 https://www.nxp.com/design/design-center/software/automotive-software-and-tools/automotive-math-and-motor-control-library-ammclib:AMMCLIB 关于这个问题，请参阅我之前发布的另一篇文章： https://community.nxp.com/t5/MPC5xxx/How-to-obtain-the-complete-source-code-of-MPC5744P-3-phase-PMSM/m-p/1737179 顺祝商祺！ Peter

マイクロセーフティマニュアルへのアクセス こんにちは、 2026年12月6日時点で、私はS32K3のセキュアなリソースを閲覧できる状態になっているはずです。 S32K358のセーフティマニュアルを探しているのですが、まだ全く見つかりません。 ここ https://www.nxp.com/products/S32K3#myDocument の安全なドキュメントやMy NXPアカウントの「Secure Resources」>で試しましたが、見つかりませんでした。 どなたか助けていただけますか? ありがとう、 サイモン Re: Accessing Micro Safety Manual こんにちは、 @simon98さん お客様のアカウントおよび内部記録を確認しましたが、S32K3セーフティマニュアルの過去のリクエストは見つかりませんでした。この文書を取得するために、より高いアクセス権限を申請する手助けをいただけますか? BR、VaneB Re: Accessing Micro Safety Manual こんにちは、 @VaneB さん。 セーフティマニュアルのアクセスをどう申請すればよいか教えていただけますかS32K358? 安全な資源(2006年12月にキャンプされたもの)にアクセスできると思っていましたが... BR、 サイモン Re: Accessing Micro Safety Manual こんにちは、 @simon98さん 役立つかもしれない「 NXPのセキュアアクセス権初回ユーザー登録ガイド」をご覧ください。 Re: Accessing Micro Safety Manual こんにちは、 @VaneBさん すでに安全なリソースへのアクセスはできていますが、セーフティマニュアルは安全なリソースのセクションで見つかりませんでした。 私は自分のニーズを具体的に明記した、より上位の権限要求を申請しようと試みました。それは正しいですか？ ありがとうございます サイモン

Access to intA and intB of DMA descriptors when using SPI Hello, I am using the microcontroller LPC55S69 to communicate with a device via SPI, using DMA. The device is spitting data every 2ms, and i am saving it automatically in each descriptor. I have 4 descriptors, when descriptor 2 concludes saving the data, i want it to flag intA, and when descriptor 4 finished filling the data in the buffer i want it to flag intB. I have the following callback functions: void SPI_DMA_master_callback(SPI_Type *base, spi_dma_handle_t *masterHandle, status_t status, void *userData) void SPI_RxDMACallback(dma_handle_t *handle, void *param, bool transferDone, uint32_t tcds) void SPI_TxDMACallback(dma_handle_t *handle, void *param, bool transferDone, uint32_t tcds) To know the state of intA or intB, i should read the variable "tcds", however it never enters in the SPI_RxDMACallback() or SPI_TxDMACallback(), the code only gets into the function SPI_DMA_master_callback() after finishing all the descriptors. Is there a way to check when it occurs intA and intB? Thank you, Kans LPC55xx Re: Access to intA and intB of DMA descriptors when using SPI Hello, The reason your code only triggers SPI_DMA_master_callback() at the end of the entire chain is that MCUXpresso’s high-level spi_dma_handle_t driver overwrites the individual DMA callbacks and disables intermediate descriptor interrupts (INTA/INTB) by default. The high-level driver only notifies you when the final descriptor completes. Re: Access to intA and intB of DMA descriptors when using SPI Thank you for the response. Indeed i have noticed that, so i was trying to find a way to still have access to the descriptor interrupts (INTA/INTB) I have tried to use a custom Callback, and it seems to be working for now, to have access to intA and intB states: *defenitions* dma_callback g_nxp_rx_callback = NULL; void *g_nxp_rx_userData = NULL; void Custom_RxDmaCallback(dma_handle_t *handle, void *userData, bool transferDone, uint32_t tcds); *initialisation* g_nxp_rx_callback = FLEXCOMM0_RX_Handle.callback; g_nxp_rx_userData = FLEXCOMM0_RX_Handle.userData; DMA_SetCallback(&FLEXCOMM0_RX_Handle, Custom_RxDmaCallback, NULL); *callback* void Custom_RxDmaCallback(dma_handle_t *handle, void *userData, bool transferDone, uint32_t tcds) { // 1. Intercept intermediate descriptor interrupts if (tcds == kDMA_IntA) { // Descriptor middle finished: 1st buffer filled transferDone = false; } else if (tcds == kDMA_IntB) { // Descriptor final finished: 2nd buffer filled transferDone = true; } if (transferDone && g_nxp_rx_callback != NULL) { g_nxp_rx_callback(handle, g_nxp_rx_userData, transferDone, tcds); } } This way it also goes to the SPI callback function when the communication is finished, however (correct me if i am wrong), by going into the SPI callback function it changes the internal state of SPI from kSPI_Busy to kSPI_Idle, while in reality i am in an infinite loop of descriptors (after last descriptor goes straight to first descriptor), so maybe this could generate some conflicts?  Also avoiding to move from callback to callback.  So i decided to keep it simple: *initialisation* DMA_SetCallback(&FLEXCOMM0_RX_Handle, Custom_RxDmaCallback, NULL); *callback* void Custom_RxDmaCallback(dma_handle_t *handle, void *userData, bool transferDone, uint32_t tcds) { // 1. Intercept intermediate descriptor interrupts if (tcds == kDMA_IntA) { // Descriptor middle finished: 1st buffer filled } else if (tcds == kDMA_IntB) { // Descriptor final finished: 2nd buffer filled } }

S32K396 SELCTL 从 FIRC 更新到 PLL 我使用 S32K396-BGGA-DC1 开发板，尝试使用 16MHz 外部振荡器 (Y2) 进行时钟控制。 当我将 MC_CGM Mux 0 CSC 的 SELCTL 设置为 PLL，然后设置 CLK_SW = 1 时，遇到了问题。我收到一个调试错误（Trace32），并且运行的代码崩溃了。我尝试在不连接调试器的情况下运行程序，并在设置 CLK_SW = 1 后打开其中一个用户 LED。LED灯一直不亮，所以我推测是微型芯片卡在了同一个位置。 以下是我的时钟配置的伪代码： PLLCR.PLLPD = 1 设置 PLLDV.MFI、PLLDV.RDIV、PLLDV.ODIV2 和 PLLODIV[0].DIV PLLCR.PLLPD = 0 确认 PLLSR.LOCK = true（while 循环） PLLODIV[0].DE = 1 将闪存等待时间配置为 160MHz 和 RAM // 基于 A+ 模式配置 MUX[0].DIV_TRIG_CTRL.TCTL = 1 MUX[0].DIV_TRIG_CTRL.HHEN = 1 使用相应的时钟分频值配置 MUX[0].DC[0 - 7] MUX[0].DIV_TRIG = 1 等待 DIV_STAT = 0 MUX[0].CSC.SELCTL = 0x8 (PLL_PHI0_CLK) MUX[0].CSC.CLK_SW = 1           << 尝试写入 1 时在此处崩溃 我的操作步骤是不是漏掉了什么？我确保尺寸不超过各个分频器的限制，所以我觉得这不是问题所在。提前感谢您提供的任何指导！ Re: S32K396 SELCTL update to PLL from FIRC 找到问题所在了，需要在设置 SELCTL 之前设置 SAFE_SW = 1。

Configuring imx93 M33 memory via BLK_CTRL_S_AONMIX register M33_CFG[TCM_SIZE] We are reviewing the imx933 and just found the  M33 only has 128KB available in its default config.  Per the imx93 RM we see that BLK_CTRL_S_AONMIX register M33_CFG should allow us to combine the 2x128KB block together by setting 01 for DOUBLE_CODE.  Are there any examples of this?  None of the linker scripts in the SDK (SDK_2_16_000_MCIMX93-EVK) use anything bigger than 128k and I cannot find any references to this in any SDK example/demo.  How do we utilize this?  Is it simply a matter of setting the register at init/reset and modifying the linker script?  HW-Open-Source Re: Configuring imx93 M33 memory via BLK_CTRL_S_AONMIX register M33_CFG[TCM_SIZE] Hello @Manuel_Salas I have read this discussion about using the TCM as code memory. I wanted to ask about the other option: would it be feasible to use the 256 KB TCM as additional data memory instead? This would involve changing m33_cfg[tcm_size] = 0b10. (DOUBLE_DATA_TCM) I patched the m33_prepare() function to change the register and zeroize the 0x20200000 region in order to clear the TCM and initialize it for ECC. U-Boot and the Linux kernel start without any warnings or errors. However, when I start the firmware using remoteproc, it causes the entire system to restart without any error messages. Do you have any advice on how to fix this? Best regards, Re: Configuring imx93 M33 memory via BLK_CTRL_S_AONMIX register M33_CFG[TCM_SIZE] Hi, We are using an NPU for an ML application, which requires Ethos. However, our low-level application runs on an M33 core. We are trying to integrate it into the existing ethous_rpmsg_app, but it already consumes a lot of memory. We need to increase the memory size from 128K to 256K. Please share the method to achieve this. Memory Consumption of Demo example m33_sdk_work/boards/mcimx93evk/demo_apps/ethosu_apps_rpmsg - Screenshot from 2025-03-13 16-48-10.pngScreenshot from 2025-03-13 16-48-10.png Re: Configuring imx93 M33 memory via BLK_CTRL_S_AONMIX register M33_CFG[TCM_SIZE] Hello @TRX_Ivan  I hope you are doing very well. There is an issue with TCM and M33 core because M33 SDK image has to be started from ROM code, which use system TCM to save stack. Unfortunately, there is not workaround to directly use 256KB code TCM. Best regards, Salas.

IW610G 802.15.4/SPI 完全無音 こんにちは、 私たちはIW610Gモジュール(Murata TYPE2LL)をカスタム組み込みLinuxボードに統合しており、SPI上で802.15.4/Threadを動作させるのに助けが必要です。WiFiとBLEは同じハードウェア/ファームウェア上で完全に動作しますが、802.15.4 RCPに問題があります。往復の手間を省くため、できるだけ詳細な情報を投稿します。 ハードウェア/ソフトウェアのセットアップ - ホスト:QCA9531 SoC(MIPS 24Kc)、OpenWrtベースのLinux 6.12、ath79ターゲット - IW610G(村田TYPE2LL):WLANおよびBLE用にUSB接続、標準IW610ホストインターフェースアーキテクチャに準拠した802.15.4用SPI接続 - ファームウェア:usbusbspi_iw610.bin.se、公開されているNXP-IMX/IMX-firmwareリポジトリから取得しました - otbr-agent/ot-daemonは-DOT_POSIX_RCP_SPI_BUS=ONおよび関連オプションで構築され、内蔵のスピネル+spi/トランスポートを使用しています(spidevベースでカスタムカーネルSPIドライバーはなく、NXPがSPI/802.15.4側向けにカーネル内ドライバーを出荷していないため、NXPの意図されたアーキテクチャに合致していると理解しています) 効果的な方法 - WiFi:USB、5GHzを経た完全なアソシエーション、スループット、安定性テストを行い、持続的な負荷下での実際のトラフィックと確認 - BLE:広告、スキャン、WiFiとの共存はすべてUSB経由で動作し、近くの実際のデバイスを検出することが確認されています うまくいかないもの - SPI上の802.15.4:ホストは正しくCSを主張し、適切に形成されたSpinel RESETフレームをクロックアウトし、RCPは常にゼロ充填ヘッダーで応答しません。これは一貫しています: - コントローラのハードウェアフロアから最大20 MHzまでのすべてのSPIクロックスピードにわたり - IND_RST_WL/IND_RST_NBでGPIOリセットパルスの有無(チップセレクト/リセットラインを個別および組み合わせてテスト) - 複数のウェイク/リセットGPIO(WL_WAKE_IN、NB_WAKE_IN)をまたぐ - 新たにクリーンにパワーシーケンスされたチップ上で確認された 私たちの側で既に除外したこと - 電気信号がクリーンで正確にタイミングが確認され、スコープで検証済み - SPIモード(CPOL=0/CPHA=0)およびタイミングをIW610のデータシート独自のSPIホストインターフェースタイミング図と照合 - ファームウェアの存在が確認され、正しく読み込まれ、最新であること(nxp-imx/imx-firmwareの最新のコミットと一致) FP92とFP99の不一致 ドライバの報告: wlan: version = USBIW610--18.99.8.p52--MM6X18543.p18-GPL-(FP92) 既存のThread(「IW610 802.15.4 problem」)を見つけました。そこでは別のユーザーがまったく同じ(FP92)タグでsduartspi_iw610.bin.seを使って全く同じ症状に遭遇していました。RN00104 は、USB-WLAN-USB-BLE-FP99-IW610 を IW610 over USB (USB 経由の WLAN、BLE over USB) の公式検証済み構成として文書化しています。 当社のバストポロジーと完全に一致するUSB。さらに掘り下げると: - 公開のnxp-imx/mwifiexリポジトリには、確認したすべてのブランチでMakefileにFPNUM="92"がハードコードされており、現在のHEADも含まれます - 公開のnxp-imx/mwifiex-iw612リポジトリには実際のFPNUM="99"がありますが、IW612専用(ソースにIW610の参照なし)およびSDIO専用(USBトランスポートコードは全く含まれていません) 私たちの質問 RN00104ドキュメントに記載されているUSB-WLAN-USB-BLE-FP99-IW610エントリに対応するFP99ドライバー+ファームウェア+設定バンドルはどこで入手できますか?この組み合わせは公開されたGitHubリポジトリ以外のチャネル(直接サポートリクエスト、NDA、モジュールベンダー配布)を通じて利用可能でしょうか?どれでも バージョン文字列マクロ以外に、FP92ビルドとFP99ビルドの実際の違いを示す情報があれば、これがそもそも正しい手がかりなのかどうかを理解するのに役立ちます。 前もって感謝します Re: IW610G 802.15.4/SPI completely silent こんにちは、 プライベートメッセージを送りました。 よろしくお願いいたします。 ダニエル。

BLK_CTRL_S_AONMIXレジスタM33_CFG[TCM_SIZE]を介してimx93 M33メモリを設定します。 imx933をレビューしているのですが、M33のデフォルト設定では利用可能なメモリが128KBしかないことが分かりました。imx93 RMによると、BLK_CTRL_S_AONMIXレジスタM33_CFGのDOUBLE_CODEを01に設定することで、2つの128KBブロックを結合できることがわかります。 この例はありますか?SDK内のリンカースクリプト(SDK_2_16_000_MCIMX93-EVK)は128kを超えるものを使っておらず、SDKの例やデモにもこの点の言及は見つかりません。 これをどのように活用すればよいでしょうか？単にレジスタをinit/resetに設定し、リンカースクリプトを修正するだけでしょうか? HW-Open-Source Re: Configuring imx93 M33 memory via BLK_CTRL_S_AONMIX register M33_CFG[TCM_SIZE] こんにちは、 @Manuel_Salas さん TCMをコードメモリとして使用することに関する議論を読みました。 別の選択肢についてお伺いしたいのですが、256KBのTCMを追加のデータメモリとして使用することは可能でしょうか？ これには、m33_cfg[tcm_size] = 0b10 に変更することが含まれます。(DOUBLE_DATA_TCM) TCMをクリアしてECC用に初期化するために、m33_prepare()関数にパッチを適用し、レジスタを変更して0x20200000領域をゼロにしました。 U-BootとLinuxカーネルは警告やエラーなしに起動します。しかし、remoteprocを使用してファームウェアを起動すると、エラーメッセージが表示されることなくシステム全体が再起動してしまいます。 この問題を解決するためのアドバイスはありますか？ よろしくお願いいたします。 Re: Configuring imx93 M33 memory via BLK_CTRL_S_AONMIX register M33_CFG[TCM_SIZE] こんにちは、 私たちはMLアプリケーション用にNPUを使っており、Ethosが必要です。しかし、私たちの低レベルアプリケーションはM33コア上で動作しています。既存のethous_rpmsg_appに統合しようとしていますが、既に多くのメモリを消費しています。メモリ容量を128Kから256Kに増やす必要があります。その方法を教えてください。 デモ例 m33_sdk_work/boards/mcimx93evk/demo_apps/ethosu_apps_rpmsg のメモリ消費量 - Screenshot from 2025-03-13 16-48-10.png2025-03-13 16-48-10 のスクリーンショット.png Re: Configuring imx93 M33 memory via BLK_CTRL_S_AONMIX register M33_CFG[TCM_SIZE] こんにちは、 @TRX_Ivan さん。 お元気でお過ごしのことと思います。 TCMとM33コアには問題があります。なぜならM33 SDKイメージはROMコードから起動しなければならず、システムはシステムTCMを使ってスタックを保存しているからです。 残念ながら、256KBのコードTCMを直接使用するための回避策はありません。 よろしくお願いいたします。 サラス。

S32K396 SELCTL アップデートからPLLへの変更（FIRCより） S32K396-BGGA-DC1開発ボードを使用して、16MHz外部発振器（Y2）をクロックとして使用しようとしています。 MC_CGM Mux 0 CSC の SELCTL を PLL に設定してから CLK_SW = 1 に設定すると問題が発生します。デバッグエラー（Trace32）が発生し、実行中のコードがクラッシュします。デバッガを接続せずに、設定CLK_SW = 1を超えた後にユーザーLEDの一つを点灯させてみました。LEDは点灯しないので、マイクロメーターが同じ場所で引っかかっているのだと思います。 以下は、私のクロック設定の擬似コードです。 PLLCR.PLLPD = 1 PLLDV.MFI、PLLDV.RDIV、PLLDV.ODIV2、およびPLLODIV[0].DIVを設定します。 PLLCR.PLLPD = 0 PLLSR.LOCK = true であることを確認します (while ループ) PLLODIV[0].DE = 1 フラッシュ待機時間を160MHzに設定し、RAMを… // A+モード設定に基づく MUX[0].DIV_TRIG_CTRL.TCTL = 1 MUX[0].DIV_TRIG_CTRL.HHEN = 1 MUX[0].DC[0 - 7]をそれぞれのクロック分周器値で設定します。 MUX[0].DIV_TRIG = 1 DIV_STAT = 0 になるまで待機する MUX[0].CSC.SELCTL = 0x8 (PLL_PHI0_CLK) MUX[0].CSC.CLK_SW = 1           << 1 に書き込もうとするとここでクラッシュします 私の手順に何か見落としがあるのでしょうか？個々の仕切りの制限以下に配置したので、それが問題ではないと思います。この件に関してご助言いただければ幸いです。よろしくお願いいたします。 Re: S32K396 SELCTL update to PLL from FIRC 問題の原因が分かりました。SELCTLを設定する前にSAFE_SW = 1を設定する必要がありました。

S32K322 LCU/Emios S32K144とS32K322のエンコーダの実装方法と原理の違いについて理解を深めたいです。 S32K144では、初期の角度がPWMを通じて伝達され、その後カウントがABIインターフェースに提供されてさらなるプロセッシングが行われます。また、FTMを介した直交デコーダ機能を使用して、A、B、I信号／配線の断線を検出する故障検出メカニズムも備えています。 しかし、S32K322では、同じロジックが期待どおりに動作せず、特に方向を正しく検出できないことが問題となっています。 例えば、Iパルス線が切断されると、絶対カウントはゼロになる。これによりスイッチングが誤作動し、その後、絶対カウントが徐々に変化し、最終的に4095パルスに達する。 S32K144では、Iパルスが切断された場合でも、単一出力のA信号とB信号によって適切なカウント値が得られるため、故障を検出することが可能です。 以下のケースで期待される挙動を例示したり、明確にしていただけますか? Aパルスワイヤーが切断されました Bパルスワイヤーが外れています Iパルスワイヤが切断されました AとBのパルスワイヤーが切断されています A、B、Iパルスワイヤが切断されている また、S32K144とS32K322の両方で、これらのシナリオでエンコーダのカウントと方向がどのように振る舞うかについても説明していただけると助かります。 よろしくお願いいたします。 ティル S32K3 S32K1 ブラシレスDCモータ  Re: S32K322 LCU/Emios こんにちは、 S32K322にはS32K144上にあるFTMペリフェラルは含まれていません。S32K3ファミリでは、直交エンコーダの機能はLCU、TRGMUX、eMIOSモジュールの連携を中心に構築されています。これは、S32K144に搭載されているFTMベースの直交デコーダとは根本的に異なるアーキテクチャである。 S32K322では、PHAとPHBはLCUによって別々のCWおよびCCWパルスストリームにデコードされ、2つのeMIOSチャネルでカウントされます。アプリケーションはこれらのカウンターの差からインクリメンタル位置を得ます。 S32K3直交デコーダデザインの有用な出発点は、アプリケーションノートAN13767、特に4.2.5節で、方向検出、TRGMUXルーティング、eMIOSエッジカウンタ構成に使用されるLUT真理表を説明しています。追加情報はS32K344モータ制御キットのページおよび関連するコミュニティディスカッションでご覧いただけます。 AN13767: アプリケーションノートAN13767 S32K344モーター制御キット: S32K344 BLDC/PMSM開発キット コミュニティディスカッション： S32K344の直交デコーダ LCUのLUT実装に基づき、A信号またはB信号のいずれかが切断されても、残ったチャネルはLCU出力でCWまたはCCWパルスを生成するトランジションを生成できます。その結果、対応するeMIOSカウンターはカウントを継続し、方向情報が引き続き取得できる場合があります。しかし、パルスレートが低下するため、通常動作時と比較して1回転あたりのカウント数が約4分の1に減少する。 A信号とB信号の両方が切断されている場合、LCU入力には有効な直交位相遷移は存在しません。その結果、CWパルスもCCWパルスも生成されず、eMIOSカウンタは変化しない。 インデックス(I)信号に関しては、NXPモーター制御キットの実装ではインデックス信号は使用されていません。位置と方向はAおよびBの直交信号のみから導かれ、位置のずれはローターアライメント時に校正されます。さらに、この実装ではインデックス信号はMCUに接続されていません。したがって、I信号を切断した際に観察される挙動はアプリケーション固有のものと考えられます。 BR、ペトル Re: S32K322 LCU/Emios アプリケーションノートに記載されているLCUのLUTロジックを完全には理解できませんでした。 私には以下の質問があります。 1. A/B信号切断の検出: 絶対カウントだけでAまたはB信号の切断を検出するのは信頼性が低いことは理解しています。なぜなら、AまたはBの信号が切断された場合でも絶対カウントが 0または4095 のままになるからです。 同時に、 CW/CCWカウンター に基づいて固定しきい値を定義するのは難しいです。なぜならローターが前後に回転し、カウンターが転がってしまうからです。したがって、CW/CCWカウンターはロールオーバー条件に応じて 4095を超え、最大65535(uint16)まで続きます。 このシナリオにおいて、 A/B信号の切断を検出するための推奨されるロジックまたは閾値は何でしょうか？ カウンターローバーの状態を考慮し、この状況に適した診断方法を提案していただけますか?

S32K322 LCU/Emios 我想了解 S32K144 和 S32K322 编码器实现方式和原理上的区别。 使用 S32K144，初始角度通过 PWM 传递，然后提供给 ABI 接口进行进一步处理。我们还具有故障检测机制，可通过 FTM 使用正交解码器功能来检测 A、B 和 I 信号/线路断开。 然而，对于 S32K322 来说，同样的逻辑并没有按预期工作，特别是因为我们目前无法正确检测方向。 例如，当 I 脉冲线断开时，绝对计数变为零。这导致开关错误，之后绝对计数逐渐变化，最终达到 4095 个脉冲。 在 S32K144 中，即使 I 脉冲断开，具有单个输出的 A 和 B 信号仍然能够提供正确的计数，使我们能够检测到故障。 请您提供以下情况的示例或说明预期行为？ A脉冲线断开 B脉冲线断开 I脉冲线断开 A 和 B 脉冲线断开 A、B 和 I 脉冲线断开 如果您能解释一下在每种情况下 S32K144 和 S32K322 的编码器数量和方向的预期行为，那就太好了。 此致， 蒂鲁 S32K3 S32K1无刷直流电机控制器 Re: S32K322 LCU/Emios 我无法完全理解应用笔记中描述的 LCU LUT 逻辑。 我有以下几个问题： 1. A/B 信号断开检测： 我理解仅根据绝对计数来检测 A 或 B 信号断开可能不可靠，因为当 A 或 B 信号断开时，绝对计数可能保持在0 或 4095 。 同时，基于CW/CCW 计数器定义固定阈值似乎也很困难，因为转子可以向前和向后旋转，导致计数器翻转。因此，CW/CCW 计数器可以超过4095，并继续达到 65535 (uint16) ，具体取决于翻转条件。 在这种情况下，检测 A/B 信号断开的推荐逻辑或阈值是什么？ 考虑到计数器翻转的情况，请问针对这种情况，您能否提出一种合适的诊断方法？ Re: S32K322 LCU/Emios 您好， S32K322 不包含 S32K144 上存在的 FTM 外围设备。在 S32K3 系列中，正交编码器功能是围绕 LCU、TRGMUX 和 eMIOS 模块的协作而构建的。这与 S32K144 上提供的基于 FTM 的正交解码器的架构有着根本的不同。 在 S32K322 上，PHA 和 PHB 由 LCU 解码为单独的 CW 和 CCW 脉冲流，由两个 eMIOS 通道计数。该应用程序通过计算这些计数器之间的差值来获取增量位置。 对于 S32K3 正交解码器设计而言，一个有用的起点是应用笔记 AN13767，特别是第 4.2.5 节，其中描述了用于方向检测、TRGMUX 路由和 eMIOS 边沿计数器配置的 LUT 真值表。更多信息请参见 S32K344 电机控制套件页面以及相关的社区讨论： AN13767：应用笔记 AN13767 S32K344 电机控制套件： S32K344 BLDC/PMSM 开发套件 社区讨论： S32K344上的正交解码器 根据 LCU LUT 的实现，如果 A 信号或 B 信号断开，剩余的通道仍然可以产生转换，从而在 LCU 输出端产生 CW 或 CCW 脉冲。因此，相应的 eMIOS 计数器会继续计数，方向信息可能仍然可用。但是，脉冲频率降低，导致每转计数比正常运行少约四倍。 如果 A 和 B 信号都断开，则 LCU 输入端不存在有效的正交转换。因此，既不产生 CW 脉冲，也不产生 CCW 脉冲，eMIOS 计数器保持不变。 关于索引 (I) 信号，NXP 电机控制套件的实现不使用索引信号。位置和方向完全由 A 和 B 正交信号导出，而位置偏移在转子对准期间进行校准。此外，在本实现方案中，索引信号未连接到MCU。因此，断开 I 信号时观察到的行为似乎是特定应用。 BR，彼得

Accessing Micro Safety Manual Hi, On date 12/06/2026 i should have been enable to view secure resources for S32K3. I'm looking for the Safety Manual of S32K358 and i still can't find it at all. I tried in secure documentation here: https://www.nxp.com/products/S32K3#myDocument and in My NXP Account -> Secure Resources but i couldn't find it. Could someone help me? Thanks, Simon Re: Accessing Micro Safety Manual Hi @simon98  We have reviewed your account and our internal records and were unable to locate any previous request for the S32K3 Safety Manual. Could you please help us by requesting higher access permissions to obtain this document? BR, VaneB Re: Accessing Micro Safety Manual Hi @simon98  Please take a look at the NXP SECURE ACCESS RIGHTS FIRST-TIME USER REGISTRATION GUIDE, as you may find it useful.  Re: Accessing Micro Safety Manual hi @VaneB , Could you please tell me how could i request the access of S32K358 safety manual?  I thought having access to secure resourses (which was campleted in 12/06) i'd been able to acces it... BR, Simon Re: Accessing Micro Safety Manual Hi @VaneB  I've already got access to secure resources but i couldn't find the safety manual in secure resources section. I tried to apply a higher rights request specifying my needs. Is it correct? Thanks, Simon

访问微型功能安全手册 您好， 截至 2026 年 12 月 6 日，我应该能够查看 S32K3 的安全资源。 我正在寻找S32K358的功能安全手册，但我仍然找不到。 我尝试在以下安全文档中查找： https://www.nxp.com/products/S32K3#myDocument以及“我的 NXP 帐户”->“安全资源”，但都找不到。 请问有人能帮帮我吗？ 谢谢， 西蒙 Re: Accessing Micro Safety Manual 嗨@simon98 我们已查阅您的账户和我们的内部记录，但未能找到任何之前对 S32K3 功能安全手册的请求。请您帮忙申请更高的访问权限，以便我们获取这份文件？ BR，VaneB Re: Accessing Micro Safety Manual 嗨@simon98 请查阅《NXP 安全访问权限首次用户注册指南》 ，您可能会觉得它很有用。 Re: Accessing Micro Safety Manual 嗨@VaneB ， 请问如何申请获取S32K358功能安全手册？ 我以为有了安全资源访问权限（这项权限已于 12 月 6 日完成），我就能访问它了…… BR， 西蒙 Re: Accessing Micro Safety Manual 嗨@VaneB 我已经获得了访问安全资源的权限，但我在安全资源部分找不到功能安全手册。 我尝试申请更高的权限，并详细说明了我的需求。这样说对吗？ 谢谢！ 西蒙

i.MX 8M Plus (GC7000UL) 仅通过 Mesa etnaviv 报告 OpenGL ES 2.0——是否有可能升级到 ES 3.0/3.1？ 系统信息： - 主板：i.MX 8M Plus - GPU：GC7000UL - 驱动程序栈：Mesa `etnaviv`（开源） - `eglinfo -B` 报告：仅支持 OpenGL ES 2.0 - 应用：Chromium/CEF 133，使用 ANGLE，请求 ES 3.0 上下文 **问题：** 根据数据手册，GC7000UL 支持 ES 3.1/3.0，它支持 Vulkan 和 OpenCL 1.2，但此开发板上的 `etnaviv` 仅支持 ES 2.0。`Chromium/CEF` 的 ANGLE 后端无法获取 `ES3` 上下文，回退到 ES2 路径，而 ES2 路径又回退到软件渲染。我希望实现真正的 GPU 硬件加速，而不仅仅是 ES2 的变通方案。 **限制条件：** - 如果可能的话，我希望继续使用开源的 Mesa/etnaviv 协议栈，而不是专有的 Galcore 驱动程序。 - 如果升级 `CEF` 版本可以解锁此 GPU 上的硬件加速，则愿意升级该版本。 如果需要，我很乐意分享更多版本细节。谢谢！ IMX8MPLUS

i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? **System info:** - Board: i.MX 8M Plus - GPU: GC7000UL - Driver stack: Mesa `etnaviv` (open-source) - `eglinfo -B` reports: OpenGL ES 2.0 only - Application: Chromium/CEF 133, using ANGLE, requesting an ES 3.0 context **Issue:** Per the datasheet, GC7000UL supports ES 3.1/3.0, Vulkan, and OpenCL 1.2, but `etnaviv` on this board only exposes ES 2.0.  and the `Chromium/CEF's` ANGLE backend fails to get an `ES3` context and falls back to an ES2 path, which in turn falls back to software rendering. I'm looking to get actual GPU hardware acceleration working, not just an ES2 workaround. **Constraints:** - Would like to stick with the open-source Mesa/etnaviv stack rather than the proprietary Galcore driver, if possible. - Open to upgrading `CEF` versions if that unlocks hardware acceleration on this GPU. Happy to share further build details if useful. Thanks! IMX8MPLUS   

i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? System info: - Board: i.MX 8M Plus - GPU: GC7000UL - Driver stack: Mesa `etnaviv` (open-source) - `eglinfo -B` reports: OpenGL ES 2.0 only - Application: Chromium/CEF 133, using ANGLE, requesting an ES 3.0 context Issue: Per the datasheet, GC7000UL supports ES 3.1/3.0, Vulkan, and OpenCL 1.2, but etnaviv on this board only exposes ES 2.0.  and the Chromium/CEF's ANGLE backend fails to get an ES3 context and falls back to an ES2 path, which in turn falls back to software rendering. I'm looking to get actual GPU hardware acceleration working, not just an ES2 workaround. - Would like to stick with the open-source Mesa/etnaviv stack rather than the proprietary Galcore driver, if possible. - Open to upgrading `CEF` versions if that unlocks hardware acceleration on this GPU. Happy to share further build details if useful. Thanks! IMX8MPLUS    Graphics & Display HW-Open-Source i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? Hi @mineshp  Issues with open-source GPU drivers are not covered by NXP's support. Thank you for your understanding. Best Regards, Zhiming