无法在 i.MX93 上构建 EASYEVSE Linux 镜像 大家好， 我正在阅读并执行 EVerest 用户指南中的 UG10357 NXP EasyEVSE 电动汽车充电站开发平台。但是，我在运行 bitbake 命令“ bitbake imx-image-everest ”（用户指南第 12 页）时遇到了错误。问题可以在附图的截图中看到。我认为这个问题与 EdgeLock SE05x Plug and Trust 中间件版本有关，该指南基于 04.07.01 版本，但 NXP 只提供 04.08.01 版本。有什么办法解决这个兼容性问题吗？ 谢谢， 罗兰多 评估板 Re: Unable to build EASYEVSE Linux image on i.MX93 嗨@Rolando 请尝试修改此文件，使其与 EdgeLock SE05x 即插即用中间件版本04.08.01相匹配。 Zhiming_Liu_0-1787040520433.png志明_刘_0-1787040520433.png 此致， 志明

i.MX95上でELE APIを使ったハードウェアバックアップ暗号化/復号(AES/RSA)の検証方法 私はVerdin i.MX95上でIMX-secure-enclaveライブラリ(https://github.com/nxp-imx/imx-secure-enclave)を使ってNXP EdgeLock セキュア・エンクレーブ(ELE)を扱っています。ハードウェアの暗号エンジンが以下の操作を正しくサポートしていることを実証・検証する必要があります: generateSymmetricKey injectSymmetricKey generatePublicPrivateKeyPair（公開鍵を共有し、秘密鍵を内部に保存します） encrypt(data, keyId) decrypt(data, keyId) 署名 署名を確認する 少なくとも以下の基本アルゴリズムについては、AES (対称)およびRSA (非対称)について 上記のすべての操作をエンドツーエンドで行う推奨テストスイート、サンプルアプリケーション、または参考文献はありますか? これらのプリミティブのハードウェア検証に関する例コード、テスト手順、ドキュメントの参考になると助かります。

Unable to build EASYEVSE Linux image on i.MX93 Hello everyone, I am reading and executing the UG10357 NXP EasyEVSE EV Charging Station Development Platform on EVerest user guide. However I encountered an error when running the bitbake command "bitbake imx-image-everest" (page 12 on the user guide). The problem can be read and seen on the attached screenshot. I believe the issue is related to the EdgeLock SE05x Plug and Trust Middleware version, which the guide is built on version 04.07.01, but NXP only supplies the version 04.08.01. Any idea on how to fix this compatibility problem? Thanks, Rolando Evaluation Board Re: Unable to build EASYEVSE Linux image on i.MX93 Hi @Rolando  Please try to modify this file to match the  EdgeLock SE05x Plug and Trust Middleware version 04.08.01 Zhiming_Liu_0-1787040520433.pngZhiming_Liu_0-1787040520433.png Best Regards, Zhiming

Unprotecting Flash in PB16 Hi, Folks! Please I need to find the way to unsecure the first sector (0xC000 - 0xDFF) of a MC9S08PB16 for to save that are in RAM in this part of the flash using the flash commands described on Chapter 10 of the PB16 Reference Manual. Hope anybody can help me. Regards! Re: Unprotecting Flash in PB16 Hello, Could you help us describe the commands and process you use to protect the memory sector? Are you referring to the commands in Chapter 10.3.5.2 Table 10-4 or the Flash commands in Chapter 10.3.9.1 Table 10-10? Have you set the FPROT register to protect the region in flash memory? Chapter 10.3.8.2 describe the method to unsecure the MCU by erasing the flash memory if that could help you to unsecure the sector. Best Regards, Luis

SEMCのRT1176 チップ（外部DRAM）のクロックピンレベルが正常に動作していません。チップのプログラミングは正常に完了しましたが、クロックピンレベルが変化しないことが判明しました。 コアとメモリ 開発委員会 Re: RT1176 of SEMC こんにちは、@qxy111 さん。 NXPのRTシリーズ製品にご関心をお寄せいただきありがとうございます。喜んでお手伝いさせていただきます。 RT1176のSEMC外部ピンは、NVCC_EMC I/O電源ドメインから給電されます。そのため、SEMC_CLKの出力レベルはNVCC_EMCの電源電圧によって決まります。通常、そのハイレベルは、コア電圧である1.1Vではなく、設計で使用されているNVCC_EMC電圧（例えば1.8Vまたは3.3V）と一致させる必要があります。 まず、以下のハードウェアおよびソフトウェア構成をご確認ください。 1. カスタム開発ボードが正常に電源オンになるかどうか、特にNVCC_EMC1 / NVCC_EMC2電源が正しく機能しているかどうかを確認してください。 2：外部SDRAMのVDD電圧はRT1176のNVCC_EMC電圧と一致していますか？ 3：SEMC関連のピンマルチプレクサとSEMCクロックは正しく初期化されていますか？ 4：SDRAMの初期化パラメータは、実際に使用されているSDRAMデバイスと一致していますか？ さらに、SEMC_CLKは高速クロック信号です。この信号が正常かどうかを判断するためにマルチメーターを使用するのではなく、チップのピン付近でオシロスコープを使用して測定することをお勧めします。 MIMXRT1170-EVKB開発ボードの設計図もご参照いただくことをお勧めします。このボードのSDRAMインターフェースは検証済みであり、回路図やソフトウェア構成の比較検証にご利用いただけます。   よろしくお願いします 5月 Re: RT1176 of SEMC コア1.1V信号をNVCC_EMC電圧まで昇圧することはできません。 Re: RT1176 of SEMC コア1.1V信号をNVCC_EMC電圧まで昇圧することはできません。

RVT70HSTNWC00-B (ILI2132A) 和 MIMXRT1176-evkb 您好， 我目前正在使用MIMXRT1176-EVKB进行一个项目。在这个项目中，我希望在RVT70HSTNWC00-B显示屏上显示一些屏幕，并能够注册触摸坐标。 我已经通过NXP论坛上的另一篇文章获得了一个可以正常工作的屏幕： https://community.nxp.com/t5/i-MX-Processors/Creating-a-driver-for-a-MIPI-LCD/mp/1772322 我唯一的问题是，此显示器的触摸驱动程序（ ILI2132A ）与其他驱动程序（例如 GT911）的工作方式略有不同，但仍然使用 I²C 作为协议，而 SDK 中没有使用此驱动程序的示例。 有没有人有基于 MIMXRT1170 系列芯片的解决方案？ 欢迎提供任何帮助和信息。 提前感谢！ 通信与控制（I3C | I2C | SPI | FlexCAN | 以太网 | FlexIO） Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb 嗨@KobeV ， 我们目前没有为 ILI2132A 提供合适的驱动程序，但 RT1170-EVKB 支持 Zephyr，Zephyr 有一个名为“input_ili2132a.c”的触摸 IC 驱动程序（文档， GitHub ）。 考虑到 ILI2132A 触摸 IC 的具体功能已经在该驱动程序中实现，迁移到裸机驱动程序的过程是完全可以实现的。该驱动程序中使用的所有 GPIO 和 I2C 功能在我们的 SDK 中都应该已经有了对应的底层硬件版本，所以我建议迁移或基于该 SDK 创建您自己的驱动程序。 此外，由于 Zephyr 已经支持 RT1170-EVKB，因此您可以使用基于 Zephyr 的项目进行测试场景，以确保驱动程序的功能，并在任何迁移过程之前调试其功能。 BR， 埃德温。

请求提供使用 CodeWarrior Studio 的 LX2080A 裸机参考代码和示例 尊敬的恩智浦技术支持团队： 我目前正在使用NXP Layerscape LX2080A 处理器，并在裸机环境下使用 CodeWarrior Development Studio开发应用程序。 我想请求提供以下内容的任何可用资源、参考项目或示例代码： LX2080A 的裸机启动代码 DDR、时钟和外设的初始化 核心启动和多核示例 用于控制台输出的 UART 驱动程序示例 GPIO 和定时器编程示例 中断处理示例 链接器脚本和内存映射配置 任何与LX2080A裸机开发相关的SDK、应用笔记或文档 CodeWarrior 项目示例专门针对 LX2080A 我的目标是开发和调试没有操作系统的裸机应用程序，任何参考资料或示例项目都将不胜感激。 董事会信息： 处理器：NXP LX2080A 开发环境：CodeWarrior 开发工作室 应用类型：裸机开发 请问是否有针对此用例的推荐文档、存储库、培训材料或社区资源？ 感谢您的支持 赛昌杜 Re: Request for Bare-Metal Reference Code and Examples for LX2080A Using CodeWarrior Studio 你好， CodeWarrior 内置示例项目 安装适用于 QorIQ LS 系列 ARMv8 的 CodeWarrior 后，以下静态/示例项目可直接在 IDE 中使用： 创建裸机项目（新建项目向导） 打开 CodeWarrior IDE →文件 > 新建 > ARMv8 工作站 选择： ARMv8 > 裸板 > Hello World C 项目 构建并调试裸机项目 AMP 多核示例（HelloWorld_C_AMP_Bare） 位于： \CW_ARMv8\ARMv8\CodeWarrior_Examples\HelloWorld_C_AMP_Bare\ 此示例包括： 裸机启动代码（ start.S ） 异常处理程序（ exceptions.c ， exceptions.S ） 链接器脚本可配置 ___DDR_ADDRESS 、 ___MEMORY_SIZE 和 ___CORE_NUMBER SMP/AMP 多核支持 多核提示（LX2160A/LX2080A）：要在 Core 0 和 Core 1 之外的内核上运行，请复制 LX2160A_RDB 目标连接，并为每个附加内核修改目标初始化文件，使用正确的 CORE_CONTEXT 和 SAP_CORE_CONTEXT 。禁用辅助核心的 DDR/PHY 重新初始化。 库项目（源代码可供重新编译） 位于： {CW_ARMv8}\ARMv8\CodeWarrior_Examples\ UART_C_Static_Lib_Bare — 通过 UART 端口提供 printf 支持（注意：此库针对 LS 系列 UART；LX2160A/LX2080A 使用不同的 UART 控制器 — 请参阅下面的注释） 通过在链接器标志中将 simrdimon.specs 替换为 uart.specs ，将半主机 I/O 切换到 UART。 DDR初始化 对于 LX2080A，裸机环境下的 DDR 初始化流程与 LX2160A 相同： QCVS DDRv 工具（与 CodeWarrior 捆绑在一起）用于验证 DDR 并生成 ddr_init.c 生成的代码可用于裸机启动，也可作为基于 ATF 的初始化的参考。 DDR PHY 固件（ fip_ddr.bin ）必须部署在 XSPI 闪存的 0x00800000 处 GPP 动态随机存取存储器(DRAM) 区域 #1 起始地址为 0x0000_8000_0000 ；必须包含区域 #1（依赖于 DPAA/QMAN） 链接器脚本 DDR 配置示例： PROVIDE (___DDR_ADDRESS = 0x80000000); PROVIDE (___MEMORY_SIZE = 0x1effffff); PROVIDE (___CORE_NUMBER = 0); PROVIDE (___START_RAM_ADDRESS = ___DDR_ADDRESS + ___CORE_NUMBER * ___MEMORY_SIZE); LX2080A 上的 UART — 重要提示 LX2080A UART 控制器与 LS 系列处理器中使用的 PrimeCell UART 不向下兼容。内置的 UART_C_Static_Lib_Bare 库仅支持 LS 系列 UART。对于 LX2080A UART 输出，您需要根据 LX2160A 参考手册 UART 寄存器映射或参考 SDK UART 驱动程序示例来实现您自己的驱动程序。 LX2160A/LX2080A UART 相关社区资源： 在裸机项目中通过 UART 使用 printf 比较 CodeWarrior 和 Realtime Edge 构建的裸机环境。 实时边缘软件（裸机框架） NXP 的实时边缘软件包含一个适用于 LX2160ARDB-REV2 的裸机框架（与 LX2080A 设计兼容）： 面向低延迟场景的基于 U-Boot 的裸机框架 包含 GPIO、IPI 和内核间通信示例 可在以下平台获取：实时边缘软件 社区知识库文章：基于裸机框架的实时边缘软件应用开发   此致

CodeWarrior Studioを使用したLX2080Aのベアメタルリファレンスコードとサンプルに関するリクエスト 親愛なるNXPサポートチームへ、 現在は NXP Layerscape LX2080Aプロセッサ を使い、 CodeWarrior Development Studioを使ってベアメタル環境でアプリケーションを開発しています。 以下の内容について、入手可能な資料、参考プロジェクト、またはサンプルコードがあればご提供いただきたいです。 LX2080A用のベアメタル起動コード DDRの初期化、クロック、ペリフェラル コアの起動とマルチコアの例 コンソール出力用のUARTドライバの例 GPIOとタイマーのプログラミング例 割り込み処理の例 リンカースクリプトとメモリマップ構成 LX2080A上でのベアメタル開発に関するSDKsやアプリケーションノート、ドキュメントなど LX080A向けに特化して開発されたCodeWarriorプロジェクトの例 私の目的は、オペレーティングシステムなしでベアメタルアプリケーションを開発・デバッグすることです。参考資料やサンプルプロジェクトがあればぜひ教えてください。 役員情報： プロセッサー:NXP LX2080A 開発環境：CodeWarrior開発スタジオ アプリケーションタイプ:ベアメタル開発 このユースケースにおすすめのドキュメント、リポジトリ、トレーニング・マテリアル、コミュニティリソースがあれば教えてください。 サポートありがとうございます サイ・チャンドゥ Re: Request for Bare-Metal Reference Code and Examples for LX2080A Using CodeWarrior Studio こんにちは、 CodeWarriorに組み込まれているサンプルプロジェクト QorIQ LSシリーズARMv8用のCodeWarriorをインストールすると、以下の 文房具や例プロジェクト がIDE上で直接利用可能です。 ベアメタルプロジェクトの作成（新規プロジェクトウィザード） 新しい>ARMv8文具> CodeWarrior IDE →ファイルを開く 選択: ARMv8 > ベアボード > Hello World Cプロジェクト ベアメタルプロジェクトをビルドしてデバッグする AMPマルチコアの例（HelloWorld_C_AMP_Bare） 場所: \CW_ARMv8\ARMv8\CodeWarrior_Examples\HelloWorld_C_AMP_Bare\ この例には以下が含まれます。 ベアメタル起動コード ( start.S ) 例外ハンドラ ( exceptions.c 、 exceptions.S ) 設定可能な ___DDR_ADDRESS 、 ___MEMORY_SIZE 、 ___CORE_NUMBER を含むリンカースクリプト SMP/AMPマルチコアサポート マルチコアに関するヒント（LX2160A/LX2080A）：コア0とコア1以外のコアで実行するには、 LX2160A_RDB ターゲット接続を複製し、追加する各コアに対して適切な CORE_CONTEXT と SAP_CORE_CONTEXT を使用してターゲット初期化ファイルを変更します。セカンダリコアのDDR/PHY再初期化を無効にします。 図書館プロジェクト（再コンパイル用のソースコードあり） 場所: {CW_ARMv8}\ARMv8\CodeWarrior_Examples\ UART_C_Static_Lib_Bare — UARTポートを通じたprintfサポート(注:このライブラリはLSシリーズUARTを対象としており、LX2160A/LX2080Aは異なるUARTコントローラを使用しています — 下記の注釈参照) セミホストI/OからUARTへの切り替えには、リンカーフラグで simrdimon.specs を uart.specs に置き換える DDR初期化 LX2080Aの場合、ベアメタル環境でのDDR初期化はLX2160Aと同じ手順で行われます。 QCVS DDRvツール（CodeWarriorに同梱）は、DDRの検証と ddr_init.c 生成に使用されます。 生成されたコードは、ベアメタルのスタートアップやATFベースの初期化の参考として利用できます DDR PHYファームウェア（ fip_ddr.bin ）XSPIフラッシュの 0x00800000 番地に配置する必要があります。 GPP DRAM領域#1は 0x0000_8000_0000 から始まります。領域#1を含める必要があります（DPAA/QMANの依存関係）。 リンカースクリプトのDDR設定例： PROVIDE (___DDR_ADDRESS = 0x80000000); PROVIDE (___MEMORY_SIZE = 0x1effffff); PROVIDE (___CORE_NUMBER = 0); PROVIDE (___START_RAM_ADDRESS = ___DDR_ADDRESS + ___CORE_NUMBER * ___MEMORY_SIZE); LX2080AのUARTに関する重要な注意事項 LX2080A UARTコントローラは、LSシリーズプロセッサで使用されているPrimeCell UARTとは後方互換性がありません。内蔵の UART_C_Static_Lib_Bare ライブラリはLSシリーズUARTのみをサポートしています。UART出力LX2080Aには、LX2160A リファレンス・マニュアル UARTレジスタマップやSDK UARTドライバの例を参照して独自のドライバーを実装する必要があります。 LX2160A/LX2080AにおけるUARTに関するコミュニティリソース： ベアメタルプロジェクトでUART経由でprintfを使用する CodeWarriorとRealtime Edgeで構築されたベアメタル環境を比較する リアルタイムエッジソフトウェア(ベアメタルフレームワーク) NXPの Real-Time Edgeソフトウェア には、LX2160ARDB-REV2用のベアメタルフレームワーク(LX2080A設計と互換性があります): 低レイテンシシナリオ向けのU-Bootベースのベアメタルフレームワーク GPIO、IPI、コア間通信の例を含む 入手可能情報: Real-Time Edge Software コミュニティナレッジベース記事: リアルタイムエッジソフトウェアにおけるベアメタルフレームワークに基づくアプリケーション開発   よろしくお願いします。

如何通过 i.MX95 上的 ELE API 验证硬件支持的加密/解密（AES/RSA） 我正在 Verdin i.MX95 上使用 NXP EdgeLock Enclave (ELE)，并使用 imx-secure-enclave 库 ( https://github.com/nxp-imx/imx-secure-enclave )。我需要证明/验证硬件加密引擎能够正确支持以下操作： 生成对称密钥 注入对称密钥 generatePublicPrivateKeyPair（共享公钥并将私钥存储在内部） 加密(数据，密钥 ID) 解密(数据,密钥ID) 签名 验证签名 至少对于以下基本算法： AES （对称加密）和RSA （非对称加密） 是否有推荐的测试套件、示例应用程序或参考资料，可以完整地测试上述所有操作？ 任何关于这些基本元件硬件验证的示例代码、测试程序或文档的线索都将不胜感激。

RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb Hi, I'm currently working on a project with the MIMXRT1176-EVKB. In this project, I would like to display some screens on the RVT70HSTNWC00-B display and be able to register touch coordinates. I already have a working screen thanks to another NXP forum post: https://community.nxp.com/t5/i-MX-Processors/Creating-a-driver-for-a-MIPI-LCD/m-p/1772322 The only issue I have is that the touch driver (ILI2132A) for this display works slightly differently than other drivers (e.g., the GT911) but still uses I²C as protocol and there are no examples in the SDK that use this driver. Does anyone have a solution for this that can be built on the MIMXRT1170 series? All help and information are welcome. Thanks in advance! Communication & Control(I3C | I2C | SPI | FlexCAN | Ethernet | FlexIO) Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb Hi @KobeV, We do not currently provide a proper driver for the ILI2132A, but the RT1170-EVKB does support Zephyr, which has a driver for this touch IC called "input_ili2132a.c" (Doc, GitHub). Considering that the specifics for the ILI2132A touch IC are already implemented on that driver, the migration process to a bare metal driver is quite achievable. All the GPIO and I2C functions that are using on that driver should already have their bare metal equivalent on our SDK, so I suggest migrating or create your own driver based on that one. Also, since the RT1170-EVKB is already supported by Zephyr, you could do testing scenarios with a Zephyr-based projects to ensure the functionality of the driver and debug its functionality before any migration process. BR, Edwin.

RT1176 of SEMC 该芯片的时钟引脚电平（外接DRAM）无法正常工作，正常烧录程序后，检查发现该时钟脚电平未改变 Core and Memory Development Board Re: RT1176 of SEMC Hi @qxy111 ， 感谢您关注恩智浦RT系列产品，很高兴为您服务。 RT1176 的 SEMC 外部引脚由 NVCC_EMC I/O 电源域 供电。因此，SEMC_CLK 的输出电平由 NVCC_EMC 的供电电压决定。正常情况下，其高电平应与设计所采用的 NVCC_EMC 电压一致，例如 1.8 V 或 3.3 V，而不是 1.1 V core 电压。 请首先确认以下硬件和软件配置： 1：您定制开发板是否正常上电，特别是 NVCC_EMC1 / NVCC_EMC2 电源是否正常  2： 外接 SDRAM 的 VDD是否与 RT1176 的 NVCC_EMC 电压匹配  3：SEMC 相关 pin mux、SEMC clock 是否已正确初始化  4： SDRAM 初始化参数是否与实际使用的 SDRAM 器件匹配  另外，SEMC_CLK 是高速时钟信号，建议使用示波器在芯片引脚附近测量，不建议使用万用表判断该信号是否正常。 同时建议您参考 MIMXRT1170-EVKB 开发板设计。该开发板的 SDRAM 接口已经过验证，可以用于原理图和软件配置的对比验证。   Best Regards May Re: RT1176 of SEMC 内核 1.1V 信号无法抬升到 NVCC_EMC 电压 Re: RT1176 of SEMC 内核 1.1V 信号无法抬升到 NVCC_EMC 电压

How to verify hardware-backed encryption/decryption (AES/RSA) via ELE API on i.MX95 I'm working with the NXP EdgeLock Enclave (ELE) on the Verdin i.MX95, using the imx-secure-enclave library (https://github.com/nxp-imx/imx-secure-enclave). I need to demonstrate/validate that the hardware crypto engine correctly supports the following operations: generateSymmetricKey injectSymmetricKey generatePublicPrivateKeyPair(shares the public key and stores internally the private key) encrypt(data, keyId) decrypt(data,keyId) sign VerifySignature For at least the following base algorithms: AES (symmetric) and RSA (asymmetric) Is there a recommended test suite, sample application, or reference that exercises all of the above operations end-to-end? Any pointers to example code, test procedures, or documentation covering hardware validation of these primitives would be appreciated.

S32K314/S32K348 Hello, I want to replace the S32K314 with the S32K348, but the hardware circuit remains the same. What software changes are required? Can I directly replace the chip in my existing project, or is there a simpler method? Thank you. Re: S32K314/S32K348 OK, thanks Re: S32K314/S32K348 Hi@ Joker_Y The S32K314 and S32K348 are pin-incompatible in hardware, so it's unrealistic to say that the hardware will remain unchanged. Secondly, the chip cannot be directly modified or replaced in the software; you need to create an S32K348 project from scratch.

S32K314/S32K348 你好，我想把S32K314换成S32K348，但是硬件电路不变，软件上需要怎么操作？在我原来的工程上直接更换芯片吗还是有什么简便的方法？谢谢 Re: S32K314/S32K348 好的 谢谢 Re: S32K314/S32K348 Hi@Joker_Y S32K314和S32K348在硬件上管脚是不兼容的，所以你说硬件不变这就不现实。 其次软件上也无法直接修改更换芯片，你需要从头开始创建S32K348的工程。

S32K314/S32K348 こんにちは。S32K314をS32K348に交換したいのですが、ハードウェア回路は変更しません。ソフトウェアの変更は必要でしょうか？既存のプロジェクトでチップを直接交換することは可能でしょうか、それとももっと簡単な方法がありますか？よろしくお願いします。 Re: S32K314/S32K348 はい、ありがとうございます。 Re: S32K314/S32K348 こんにちは@Joker_Y S32K314とS32K348はハードウェアのピン配置に互換性がないため、ハードウェアが変更されないというのは現実的ではありません。 第二に、ソフトウェア上でチップを直接変更したり交換したりすることはできません。S32K348プロジェクトをゼロから作成する必要があります。

Request for Bare-Metal Reference Code and Examples for LX2080A Using CodeWarrior Studio Dear NXP Support Team, I am currently working with the NXP Layerscape LX2080A processor and developing applications in a bare-metal environment using CodeWarrior Development Studio. I would like to request any available resources, reference projects, or example codes for the following: Bare-metal startup code for LX2080A Initialization of DDR, clocks, and peripherals Core bring-up and multicore examples UART driver examples for console output GPIO and timer programming examples Interrupt handling examples Linker scripts and memory map configurations Any SDKs, application notes, or documentation related to bare-metal development on LX2080A CodeWarrior project examples specifically targeted for LX2080A My objective is to develop and debug bare-metal applications without an operating system, and any reference materials or sample projects would be highly appreciated. Board Information: Processor: NXP LX2080A Development Environment: CodeWarrior Development Studio Application Type: Bare-Metal Development Please let me know if there are any recommended documents, repositories, training materials, or community resources available for this use case. Thank you for your support sai chandu Re: Request for Bare-Metal Reference Code and Examples for LX2080A Using CodeWarrior Studio Hello, Built-in CodeWarrior Example Projects After installing CodeWarrior for QorIQ LS Series ARMv8, the following stationery/example projects are available directly in the IDE: Bare-Metal Project Creation (New Project Wizard) Open CodeWarrior IDE → File > New > ARMv8 Stationery Select: ARMv8 > Bare board > Hello World C Project Build and debug the bare-metal project AMP Multicore Example (HelloWorld_C_AMP_Bare) Located at: \CW_ARMv8\ARMv8\CodeWarrior_Examples\HelloWorld_C_AMP_Bare\ This example includes: Bare-metal startup code ( start.S ) Exception handlers ( exceptions.c , exceptions.S ) Linker scripts with configurable ___DDR_ADDRESS , ___MEMORY_SIZE , ___CORE_NUMBER SMP/AMP multicore support Multicore tip (LX2160A/LX2080A): To run on cores beyond Core 0 and Core 1, duplicate the LX2160A_RDB target connection and modify the Target Initialization File with the correct CORE_CONTEXT and SAP_CORE_CONTEXT for each additional core. Disable DDR/PHY re-initialization for secondary cores. Library Projects (source available for recompilation) Located at: {CW_ARMv8}\ARMv8\CodeWarrior_Examples\ UART_C_Static_Lib_Bare — printf support through UART port (note: this library targets LS-series UART; the LX2160A/LX2080A uses a different UART controller — see note below) Switch from semihosted I/O to UART by replacing simrdimon.specs with uart.specs in linker flags DDR Initialization For the LX2080A, DDR initialization in a bare-metal context follows the same flow as LX2160A: QCVS DDRv Tool (bundled with CodeWarrior) is used to validate DDR and generate ddr_init.c The generated code can be used in your bare-metal startup or as a reference for ATF-based initialization DDR PHY firmware ( fip_ddr.bin ) must be deployed at 0x00800000 on XSPI flash GPP DRAM Region #1 starts at 0x0000_8000_0000 ; Region #1 must be included (DPAA/QMAN dependency) Linker script DDR configuration example: PROVIDE (___DDR_ADDRESS = 0x80000000); PROVIDE (___MEMORY_SIZE = 0x1effffff); PROVIDE (___CORE_NUMBER = 0); PROVIDE (___START_RAM_ADDRESS = ___DDR_ADDRESS + ___CORE_NUMBER * ___MEMORY_SIZE);  UART on LX2080A — Important Note The LX2080A UART controller is NOT backward compatible with the PrimeCell UART used in LS-series processors. The built-in UART_C_Static_Lib_Bare library only supports LS-series UART. For LX2080A UART output, you will need to implement your own driver based on the LX2160A Reference Manual UART register map, or reference SDK UART driver examples. Community resources for UART on LX2160A/LX2080A: Using printf via UART in a bare-metal project Compare bare-metal built by CodeWarrior and Realtime Edge Real-Time Edge Software (Bare-Metal Framework) NXP's Real-Time Edge Software includes a bare-metal framework for LX2160ARDB-REV2 (compatible with LX2080A designs): U-Boot-based bare-metal framework for low-latency scenarios Includes GPIO, IPI, inter-core communication examples Available at: Real-Time Edge Software Community knowledge base article: Application Development based on BareMetal framework in Real-Time Edge Software   Regards

RT1176 of SEMC The clock pin level of the chip (external DRAM) is not working properly. After successfully programming the chip, it was found that the clock pin level did not change. Core and Memory Development Board Re: RT1176 of SEMC Hi @qxy111 , Thank you for your interest in NXP's RT series products. We are happy to assist you. The SEMC external pin of the RT1176 is powered by the NVCC_EMC I/O power domain. Therefore, the output level of SEMC_CLK is determined by the supply voltage of NVCC_EMC. Normally, its high level should match the NVCC_EMC voltage used in the design, such as 1.8 V or 3.3 V, rather than the 1.1 V core voltage. Please first confirm the following hardware and software configurations: 1. Check if your custom development board powers on normally, especially whether the NVCC_EMC1 / NVCC_EMC2 power supplies are functioning correctly. 2: Does the VDD voltage of the external SDRAM match the NVCC_EMC voltage of the RT1176? 3: Have the SEMC-related pin muxes and SEMC clock been correctly initialized? 4: Do the SDRAM initialization parameters match the actual SDRAM device being used? Additionally, SEMC_CLK is a high-speed clock signal. It is recommended to use an oscilloscope to measure it near the chip pins, and it is not recommended to use a multimeter to determine whether this signal is normal. We also recommend that you refer to the MIMXRT1170-EVKB development board design. The SDRAM interface on this board has been verified and can be used for comparison and verification of schematics and software configurations.   Best Regards May Re: RT1176 of SEMC The core 1.1V signal cannot be raised to the NVCC_EMC voltage. Re: RT1176 of SEMC The core 1.1V signal cannot be raised to the NVCC_EMC voltage.

RVT70HSTNWC00-B (ILI2132A) と MIMXRT1176-evkb こんにちは、 私は現在、 MIMXRT1176-EVKBを使ったプロジェクトに取り組んでいます。このプロジェクトでは、 RVT70HSTNWC00-Bディスプレイにいくつかの画面を表示し、タッチ座標を登録できるようにしたいと考えています。 別のNXPフォーラムの投稿（ https://community.nxp.com/t5/i-MX-Processors/Creating-a-driver-for-a-MIPI-LCD/mp/1772322 ）のおかげで、既に動作するスクリーンを入手できました。 唯一の問題は、このディスプレイのタッチドライバー(ILI2132A)が他のドライバー(例:GT911)とは少し動作が異なるものの、プロトコルとしてはI²Cを使っており、SDKにはこのドライバーを使う例がないことです。 MIMXRT1170シリーズをベースにできる解決策をご存知の方はいらっしゃいますか? あらゆるご支援と情報を歓迎いたします。 よろしくお願いいたします！ 通信・制御(I3C |I2C |SPI |FlexCAN |イーサネット |FlexIO) Re: RVT70HSTNWC00-B (ILI2132A) with MIMXRT1176-evkb こんにちは、 @KobeV さん。 現在、このILI2132A用の正式なドライバーは提供していませんが、RT1170-EVKBはZephyrをサポートしており、Zephyrには「input_ili2132a.c」というタッチIC用のドライバーがあります(ドキュメント、GitHub参照)。 ILI2132A Touch ICの詳細はすでにそのドライバーに実装されているため、ベアメタルドライバーへの移行プロセスは十分に可能です。そのドライバで使われているすべてのGPIOやI2C機能は、すでにSDK上にベアメタル対応のものがあるはずなので、それをもとに移行するか、自分でドライバを作成することをお勧めします。 また、RT1170-EVKBはすでにZephyrでサポートされているので、Zephyrベースのプロジェクトでドライバーの機能を確認し、移行前にデバッグするテストシナリオを行うことも可能です。 BR、 エドウィン。

GD3162 fault clearing scope Hi NXP, I want a quick clarification that without "RESETing" the GD3162 registers via Mode2 ,can the fault bits be cleared by writing "1" to the particular register bits?? Or is the fault clearing mech only limited to POR_1, POR_2 and BIST_FAIL?? Akshat_VE02376_0-1786968569085.pngAkshat_VE02376_0-1786968569085.png Re: GD3162 fault clearing scope Hello Akshat_VE02376 Good day! Yes, fault bits can be cleared by writing a "1" to the corresponding STATUS1/STATUS2 bit without using MODE2.RESET, provided the underlying fault condition has disappeared. The mention of POR_1, POR_2, and BIST_FAIL in the datasheet is not a limitation. It is highlighting that even those bits, which might otherwise seem special, are also cleared by the write-one-to-clear mechanism. I recommend you take a look at another case from the community that I think is related and might help you with future questions. "All faults can be cleared by writing a '1' to the corresponding bit in the associated STATUSx register." https://community.nxp.com/t5/Other-NXP-Products/GD3162-gate-driver-WDOG-fault/m-p/2049814 I hope this information has helped you, please let me know if you need help with anything else. Have a great day and best of luck.

GD3162故障清除范围 您好，NXP， 我想快速确认一下，如果不通过模式2“复位”GD3162寄存器，是否可以通过向特定寄存器位写入“1”来清除故障位？或者说，故障清除机制是否仅限于POR_1、POR_2和BIST_FAIL？ Akshat_VE02376_0-1786968569085.pngAkshat_VE02376_0-1786968569085.png Re: GD3162 fault clearing scope 你好 Akshat_VE02376 再会！ 是的，只要根本故障情况消失，就可以通过在相应的 STATUS1/STATUS2 位写入“1”来清除故障位，而无需使用 MODE2.RESET。 数据手册中提到的 POR_1、POR_2 和 BIST_FAIL 并非限制。它强调，即使是那些看起来特殊的位，也会被写入一次以清除的机制清除。 我建议您看看社区里另一个我认为相关的案例，或许能帮助您解答以后的问题。 “所有故障都可以通过向关联的 STATUSx 寄存器中的相应位写入‘1’来清除。” https://community.nxp.com/t5/Other-NXP-Products/GD3162-gate-driver-WDOG-fault/m-p/2049814 希望这些信息对您有所帮助，如果您还需要其他帮助，请告诉我。 祝你今天过得愉快，一切顺利。