Device Integration (Software) for MFRC531 01T I need to Integrate with an NXP Mifare reader (crypto1)  MFRC531 01T and i need some help on the related protocol commands over RS232 in order to poll for SIDs, authenticate and read block/sectors. Re: Device Integration (Software) for MFRC531 01T Hello @Menspa  Unfortunately, NXP does not provide Demo examples based on the MFRC531; therefore, you will need to refere the MFRC531 datasheet(MFRC531 Standard ISO/IEC 14443 A/B reader solution)and use NXP's library NxpNfcRdLib, to develop your card read/write application.

Re: i.MX RT1064 - PEmicro Connection Assistant Error Hi, This is a follow up to a previously raised query. The link has been attached to the previous query, and the link has the required details which was requested. Kindly reply and help us address the issue at the earliest. Thanks and Regards Subhasri https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs/i-MX-RT1064-PEmicro-Connection-Assistant-Error-and-Boot/m-p/2412530#M37152 i.MXRT 106x Re: i.MX RT1064 - PEmicro Connection Assistant Error Hi @Subhasri_S, On the measurements you shared, are the pull-up voltages powered before POR_B is released? In your application, is there any point at which the MCU enters a low-power state? Does any fault or error occur before the issue appears? Best Regards, Pablo Re: i.MX RT1064 - PEmicro Connection Assistant Error Hi @Pablo_Ramos , thank you for your response. The pull-up voltages are not powered before POR_B is released. Signals of the pull -up wrt. POR_B behavior is attached below. There is no point in our application where MCU Enters low power mode.  Also, no fault or error occurs before this issue. I would also like to know whether there is any way to recover the board through software when this issue occurs. Thanks and Regards Subhasri

如何使用 IMX95 读取 LPDDR5 的 MR HI专家： 如题，如何使用imx95读取LPDDR5的MR寄存器？我参考了 imx8mp 和 imx9 的 BSP，并找到了代码“lpddr4_mr_read”。但我发现它们之间存在差异，而且参考手册中也没有提及如何阅读 MR。 顺祝商祺！ Yocto Project Re: how to read lpddr5's mr with imx95 嗨 db16122： 我想读取imx-oei文件中的“制造商ID”，以区分DDR内存是否兼容。 Re: how to read lpddr5's mr with imx95 请参阅 i.MX 配置工具用户指南。MR最重要吗？ Re: how to read lpddr5's mr with imx95 IMX95 DDR 在 oei/ddr 中初始化。 仅使用 MR 写入，没有读取示例。 DDRC->DDR_SDRAM_CFG |= DDRC_DDR_SDRAM_CFG_MEM_EN_MASK; 谢谢！

MCUXpresso セキュア プロビジョニング ツール 怎样实现给bin 文件加密然后启动 MCUXpresso Secure Provisioning Tool は、bin ファイルを圧縮してから起動します。 固 体は密封された形でフラッシュ領域に存在する可能性があり、その後、密封固 体が起動されることが確認されます。     Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 こんにちは、私のミスでした。リンクを修正しました。 よろしくお願いいたします。 リボル Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 あなたが提供したウェブサイトは簡単に開くことはできません。 Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 こんにちは、 MCXNにはIPED/PRINCEがあり、これらはROMによってオンザフライで暗号化/復号化されます。詳細については、 https://docs.mcuxpresso.nxp.com/secure/latest/06_processor_specific_workflow.html#booting-prince-encrypted-imageを参照してください。 ROM はどうやってそれを知るのでしょうか？暗号化するメモリ領域を指定する必要があります (ビルド タブの PRINCE または IPED ボタンを参照)。 よろしくお願いいたします。 リボル Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 @liborukropec こんにちは、私の質問は次のとおりです。 MCUXpresso Secure Provisioning Toolは、どのようにしてBINファイルを暗号化し、その後起動するのですか？ ファームウェアは暗号化され署名された形でフラッシュ保存可能です。チップ(MCXN947)はどうやって自動的に暗号化され署名済みのファームウェアを認識し、正常に起動できるのでしょうか? ありがとう！ Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 こんにちは、 まず、英語で投稿すれば、質問に対する回答を得られる可能性が高くなります。 次に暗号化についてですが、どのデバイス(MCU)を使っているか、そしてターゲットとなるブートメモリは何かを指定してもらえますか? MCUやブートメモリごとに暗号化方法は異なります。 よろしくお願いいたします。 リボル

i.M X 8 M Plus: デバイスツリーが有効になっているにもかかわらず、U-BootによってNPU、ISP、VPU、およびDSPが無効化される こんにちは、 カスタムの (i.M X 8M) Plus ボード上で (N P U) ベースの画像推論を起動していますが、実行時には (N P U) は使用されません。我々の調査によると、U-Bootは（S o C）ヒューズに基づいて起動時に（N P U）ノードを無効にしているが、我々のデバイスツリーではそれを有効にしている。 この (S o C) に機能的な (N P U) があるかどうか、ない場合はどの (i. M X 8 M) Plus バリアントであるかを確認したいと思います。 5. 質問 1. この挙動、ヒューズ値と上記の(S o C)シリアルに基づいて、部品のバリアントを適用できますか? 2. この装置の(N P U)、ISP、(V P U)はヒューズによって物理的に無効化されていますか? 3.もしそうなら、この部分で(N P U)を有効にするサポートされた方法はありますか?ヒューズである私たちは、一度だけプログラム可能であり、ハードウェアによって強制的に実行される。ご確認ください。 4. 上記のヒューズ値のどのビットが（NPU）、ISP、（VPU）、（DSP）を無効としてマークしており、それらはU-Bootの報告と一致しますか？ 5.電流(S o C)に(N P U)がない場合 😞 当社のレイアウトでN P Uのドロップイン交換品を提供しているか確認してください(同じパッケージとピンアウトです) 添付ファイル：再コンパイルされたライブデバイスツリー（live d ts）、U-Bootのenvironmental_modelログ全文 事前に感謝いたします。 私は現在 R F NM i を使用しています。M X 8 M Plus Quad Lite (M I M X 8 M L 4) では、N P U/V I P S I が So C e Fuse 構成によって無効になっているようで、デバイス ツリーを介して有効にしても機能しません。 私はN P Uベースの画像推論用の D E B IX Model A Standard を購入する予定です。標準モデルがN P U対応iを使用していることを確認していただけます か。M × 8 M Plus(例:M I M X 8 M L 😎 また、N P Uの入手可能性やLiteバリアントとの違いを裏付ける関連ドキュメントを提供してください。 よろしくお願いします、 7ダーター i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Yocto Project Re: i.M X 8 M Plus: N P U, ISP, V P U and D S P Disabled by U-Boot Despite Device Tree Enabled データシートを参照してください。https://docs.nxp.com/bundle/IMX8MPIEC/page/topics/ordering_information.html 部品差別化要因の説明 MIMX8ML4（QuadLite）バリアントには、NPU、ISP、VPUは含まれていません。 MIMX8ML8バリアントには、NPU、ISP、VPUが含まれています。 したがって、現在お使いのデバイスがMIMX8ML4の場合、デバイスツリーでNPUノードを有効にしても、NPU機能は有効になりません。 DEBIXモデルA規格については、基板に搭載されている正確な8M Plus i.MX、そしてそれがNPU対応のバリアントであることを確認してください。 ありがとうございます。

JCOP4 P71 — AES-GCM and AES-CCM return NO_SUCH_ALGORITHM I am working with an NXP JCOP4 P71 card and am trying to understand why neither AES-GCM nor AES-CCM appears to be available. Card details: JCOP 4 P71 JCOP version: 4.7 R1.01.4 Platform ID: J3R3510236310400 ATR: 3BFA180000910131FE454A33523331302D333535FF JCOP Tools 6.15.0.11 Java Card Classic 3.0.5 Other crypto functionality such as AES-128 ECB, SHA-256, RSA, and secure random generation works correctly. However: * AES-GCM returns CryptoException.NO_SUCH_ALGORITHM * CryptoBaseX.ALG_AES_GCM also returns NO_SUCH_ALGORITHM * AEADCipher.ALG_AES_CCM also returns NO_SUCH_ALGORITHM Could someone clarify whether GCM and CCM are expected to be supported on this specific JCOP4 P71 configuration? In particular: 1. Are AES-GCM and AES-CCM supported for Platform ID J3R3510236310400? 2. Are these algorithms dependent on the specific OEF / card configuration? 3. Can they be enabled after issuance, or would a different JCOP4 card configuration be required? 4. Is there documentation showing which crypto algorithms are enabled for a given JCOP4 configuration? I mainly want to determine whether this is expected behavior for this card configuration or whether I am missing something in the setup. Smart Cards Re: JCOP4 P71 — AES-GCM and AES-CCM return NO_SUCH_ALGORITHM Hi @sameer_chawla ， Please find the answers below: 1. No, AES-GCM and AES-CCM are not supported in JCOP 4, Platform ID J3R3510236310400 2. No, these algorithms are not supported by any configuration 3. No, they cannot be enabled, customer needs to implement them using the APIs available 4. Yes, "um4695xx - User guidance and administrator manual JCOP4 P71" lists available crypto algorithms There is also another document describing the available crypto algorithms on our JCOP platforms: an7459xx - AN14334 - Comparison between JCOP 4 P71, JCOP 4.5 P71 and JCOP 5 P71 CIPHER_AES_CCM: Not supported on JCOP 4, supported on JCPO 4.5/5 CIPHER_AES_GCM: Not supported on JCOP 4/4.5/5 Hope that helps, Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

商用インテリジェンス製品でAPIやデータを使用するための書面による許可を求める こんにちは、 私は商用機会インテリジェンス向けのSaaS製品を構築しており、NXP製品変更通知/製品廃止/サービス終了情報をプログラム的に使用するための書面による許可を得る方法について、ガイダンスをお願いしたいです。 使用目的： 承認済みのNXP PCN/EOLデータの自動取得。 商用SaaS製品内での使用; 来歴の記録と変更検出のための履歴データの保存。 プロセッシングを派生信号や分析に変換します。 認証済みユーザーへの事実に基づく情報の限定表示、 NXPの生データを単独のデータセットとして再販することは禁止されています。 特に、NXPがAPI、フィード、ライセンスデータアクセス方法、またはこの利用を許可する商用契約を提供しているかどうかを知りたいです。 NXPの公開ご利用規約では、ウェブサイトコンテンツの商業的複製・配布には事前の書面による同意が必要なようで、明確な許可なしにアクセスを自動化したくありません。 適切なAPI/データライセンス担当者、または法務担当者/チームを教えていただけますか? ありがとう、 ダリウス・チトゥ

IMX93 Metering Application I am currently working on an energy metrology project and would like to port the metrology libraries from the TWR-KM35Z75M platform to an i.MX 93-based board, where the Cortex-M33 core will be used for the metrology application. I would appreciate guidance on the following: Recommended approach for porting the metrology libraries to the i.MX 93 M33 core. Any hardware or software dependencies that need to be considered. Availability of reference designs, application notes, or migration guides. Existing examples of metrology implementations on the i.MX 93 platform. Best practices for interfacing ADC data acquisition and maintaining metrology accuracy on the new platform. Any implementation steps, references, or experiences from similar migrations would be greatly appreciated. Thank you. Power Re: IMX93 Metering Application It seems all of your questions are already being tracked in https://nxp.lightning.force.com/lightning/r/Case/500Te00000gKfLQIA0/view Most require confirmation from our internal team. Please follow the updates there. Thanks.

MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动。 固件可以以加密形式存在flash里，，然后启动怎样的识别加密固件     Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 您好，是我的错，我已经修复了链接。 此致， 伦敦银行间同业拆借利率 (Libor) Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 您提供的网站链接无法成功打开。 Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 你好， 在 MCXN 系统中，有 IPED/PRINCE 格式，它们由 ROM 进行即时加密/解密。另请参阅https://docs.mcuxpresso.nxp.com/secure/latest/06_processor_specific_workflow.html#booting-prince-encrypted-image ROM 如何知道呢？您必须指定哪些内存区域将被加密（在“版本”选项卡上，请参阅 PRINCE 或 IPED 按钮）。 此致， 伦敦银行间同业拆借利率 (Libor) Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 @liborukropec 您好，我的问题是： MCUXpresso 安全配置工具如何加密 BIN 文件并启动它？ 固件可以以加密和签名的形式存储在闪存中。芯片（MCXN947）如何自动识别加密签名的固件并正常启动？ 谢谢！ Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 你好， 首先，如果你用英语发帖，你的问题更有可能得到解答。 其次，关于加密——您能否具体说明您使用的是什么设备（MCU）以及目标启动内存是什么？ 针对不同的MCU/启动存储器，有不同的加密方法。 此致， 伦敦银行间同业拆借利率 (Libor)

i.M X 8 M Plus: N P U, ISP, V P U and D S P Disabled by U-Boot Despite Device Tree Enabled Hello, We are bringing up (N P U)-based image inference on a custom (i .M X 8 M) Plus board, but the (N P U) is not used at runtime. Our investigation shows that U-Boot disables the (N P U) node at boot based on the (S o C) fuses, even though our device tree enables it. We would like to confirm whether this (S o C) has a functional (N P U) and, if not, which (i. M X 8 M) Plus variant it is. 5. Questions 1. Based on this behaviour, the fuse value and the ( S o C) serial above, can you s part variant? 2. Are the (N P U) , ISP and (V P U ) physically disabled by fuses on this device? 3. If so, is there any supported method to enable the (N P U) on this part? We as fuses are one-time programmable and enforced in hardware. Please confirm. 4. Which bits in the fuse value above mark the (N P U ), ISP, (V P U ) and (D S P ) as disabled, and do they match what U-Boot reports? 5. If the current (S o C) has no (N P U 😞 please confirm that  provides N P U drop-in replacement on our layout (same package and pin-out Attached: the recompiled live device tree (live d ts ), the full U-Boot environmental_model logs Thank you in advance. I am currently using an R F NM i . M X 8 M Plus Q u a d L i t e (M I M X 8 M L 4), where the N P U/V I P S I appears to be disabled by the S o C e Fuse configuration, and enabling it through the device tree does not work. I am planning to purchase a D E B IX Model A Standard for N P U-based image inference. Could you please confirm that the Standard model uses an N P U-enabled i . M X 8 M Plus (e.g., M I M X 8 M L 😎 and provide the relevant documentation confirming N P U availability and the differences from the Lite variant? Best regards, 7 Darter i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Yocto Project Re: i.M X 8 M Plus: N P U, ISP, V P U and D S P Disabled by U-Boot Despite Device Tree Enabled Please refer to the datasheet. https://docs.nxp.com/bundle/IMX8MPIEC/page/topics/ordering_information.html Part differentiator description The MIMX8ML4 (QuadLite) variant does not include NPU, ISP, VPU. The MIMX8ML8 variant includes NPU, ISP, VPU. Therefore, if your current device is MIMX8ML4, enabling the NPU node in the device tree will not enable NPU functionality. For the DEBIX Model A Standard, please verify the exact i.MX 8M Plus used on the board and confirm that it is an NPU-enabled variant. Thanks.

i.M X 8 M Plus：尽管设备树已启用，但 U-Boot 仍禁用了 NPU、ISP、VPU 和 DSP。 你好， 我们正在定制的 (i.M X 8 M) Plus 板上实现基于 (N P U) 的图像推理，但运行时不使用 (N P U)。我们的调查显示，即使我们的设备树启用了 (N P U) 节点，U-Boot 也会根据 (S o C) 熔丝在启动时禁用该节点。 我们想确认此 (S o C) 是否具有功能性 (N P U)，如果没有，它是哪种 (i. M X 8 M) Plus 变体。 5. 问题 1. 根据上述行为、熔断值和（S o C）序列号，你能确定零件变体吗？ 2. 此设备上的 (NPU)、ISP 和 (VPU) 是否通过熔丝物理禁用？ 3.如果可以，是否有任何受支持的方法可以在此部件上启用（N P U）？我们作为熔丝，是一次性可编程的，并通过硬件强制执行。请确认。 4. 上述熔丝值中的哪些位将（NPU）、（ISP）、（VPU）和（DSP）标记为禁用，它们是否与 U-Boot 报告的内容相符？ 5.如果电流 (S o C) 没有 (N P U) 😞 请确认该器件是否可直接替换我们布局中的 NPU 器件（封装和引脚排列相同） 附件：重新编译的实时设备树（live d ts）、完整的 U-Boot 环境模型日志 提前谢谢您。 我目前正在使用 R F NM i。M X 8 M Plus Q u a d L i t e (M I M X 8 M L 4)，其中 N P U/V I P S I 似乎被 So C e 熔丝 配置禁用，并且通过设备树启用它不起作用。 我计划购买一台DEB IX Model A 标准型计算机，用于基于 NP 的图像推理。请问标准版是否使用支持NP U的iMX 8M Plus（例如，MIMX 8ML）？ 😎并提供相关文档，确认NPU的可用性以及与Lite版本的区别？ 此致， 7号飞镖 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Yocto Project Re: i.M X 8 M Plus: N P U, ISP, V P U and D S P Disabled by U-Boot Despite Device Tree Enabled 请参考产品规格书。https://docs.nxp.com/bundle/IMX8MPIEC/page/topics/ordering_information.html 部件差异化描述 MIMX8ML4（QuadLite）版本不包含 NPU、ISP、VPU。 MIMX8ML8 变体包括 NPU、ISP、VPU。 因此，如果您的当前设备是 MIMX8ML4，则在设备树中启用 NPU 节点不会启用 NPU 功能。 对于 DEBIX Model A 标准版，请确认板上使用的 i.MX 8M Plus 的具体型号，并确认它是支持 NPU 的版本。 谢谢。

MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动。 固件可以以加密形式存在flash里，，然后怎样识别加密固件启动     Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 Hi, my fault, I've fixed the link. Regards, Libor Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 The  website  what you gived can not  be opened succsessful. Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 Hello, on MCXN there's IPED/PRINCE which are on-the-fly encrypted/decrypted by the ROM. See also https://docs.mcuxpresso.nxp.com/secure/latest/06_processor_specific_workflow.html#booting-prince-encrypted-image And how does the ROM knows - you must specify what memory areas will be encrypted (on Build tab, see PRINCE or IPED buttons. Regards, Libor Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 @liborukropec Hi, my question is : How does the MCUXpresso Secure Provisioning Tool encrypt a BIN file and then boot it? Firmware can be stored in flash in encrypted and signed form. How can the chip (MCXN947) automatically recognize the encrypted and signed firmware and boot normally? thanks! Re: MCUXpresso Secure Provisioning Tool 怎样实现给bin文件加密然后启动 Hello, First, if you post in English, there's higher chance you get an answer to your question. Second, regarding the encryption - could you specify what device (MCU) you are using and what is the target boot memory? There are different encryption methods for different MCUs/boot memories. Regards, Libor

EtherCATと100Base T1 AtomDeng_0-1790068593516.jpeg AtomDeng_1-1790068718278.png この写真から100BASE-T1に対応しているように見えるが、実際には開発ボードにはこのT1インターフェースは搭載されていない。 ボードデザイン MCXC Re: EtherCAT and 100Base T1 こんにちは、 @AtomDeng さん。 NXP MIMXRTシリーズにご関心をお寄せいただきありがとうございます！ この図はアプリケーションレベルのシステムブロック図であり、MIMXRT1180-EVKのハードウェアブロック図ではありません。i.MX RT1180イーサネット/EtherCATインターフェースを外部TJA1103 PHYに接続して100BASE-T1を実装できることが示されています。 MIMXRT1180-EVK自体は、TJA1103 PHYや100BASE-T1コネクタを実装しません。5つのオンボードイーサネットポートは、標準的な10/100BASE-TXまたは10/1000/1000BASE-TのPHYケーブルとRJ45コネクタを使用しています。 <UM12021 MIMXRT1180-EVKボードユーザーマニュアル>のこの図をご確認ください: Gavin_Jia_0-1790127234062.png よろしくお願いします、 ギャビン Re: EtherCAT and 100Base T1 「参考写真やドキュメントには100BASE-T1のサポートが示されていますが、この特定のボードバリアントでは物理的なコネクタは省略されている可能性が高いです。これは開発ハードウェアでよく見られ、基礎となるPHYチップや回路トレースがPCB上に存在しても、物理的な自動車コネクターはコスト削減のために埋め込まれていなかったり、信号が標準のピンヘッダーにルーティングされたりします。」

8MPLUSLPD4-PEVK – current eMMC and QSPI memory configuration Hello, I would like to confirm the memory configuration of the currently shipping 8MPLUSLPD4-PEVK. The current NXP product page specifies: 6 GB LPDDR4 16 GB eMMC 64 MB QSPI However, the NXP Quick Start Guide for the PEVK specifies: 6 GB LPDDR4 32 GB eMMC 32 MB QSPI NXP live chat support suggested that the product page probably represents the current hardware revision and that the Quick Start Guide may refer to an earlier version, but recommended confirming this with the i.MX technical team. Could someone from NXP please confirm the eMMC and QSPI capacities of the current 8MPLUSLPD4-PEVK hardware revision? Thank you. Re: 8MPLUSLPD4-PEVK – current eMMC and QSPI memory configuration Hi, Thank you for your interest in NXP Semiconductor products, I have confirmed with an 8MPLUSLPD4-PEVK that I have on my desk that the configuration is 32GB of eMMC and 32MB of QSPI. After reviewing the latest schematic revision, no memory reconfiguration has been made in any revision, you should get the same memory when ordering it. Our team will review the product page, thanks for sharing it, Regards

MIMXRT700-EVK Flashing Error Hi, I am unable to flash my application to the MIMXRT700-EVK using NXP LinkServer. Hardware/Software: Board: MIMXRT700-EVK MCU: MIMXRT798S Debugger: On-board MCU-Link MCU-Link firmware: V3.172 LinkServer: 26.6.137 OS: Ubuntu Linux Power is supplied through J54 During flashing, LinkServer reports: Error: Wire Ack Fault - target connected? Error: Wire not connected Failed on connect: Ee(42). Could not connect to core. No connection to chip's debug port Flash operation exited with code 1 The MCU-Link is detected correctly by the PC, and LinkServer can detect the probe. The important hardware observation is that the D4 red LED is not glowing. According to the MIMXRT700-EVK documentation, D4 indicates the MCU/reset status, where ON indicates normal processor activity and OFF indicates that the processor is in reset. I also executed the RT700 preconnect script, but the SWD connection still fails with: Error: Wire Ack Fault - target connected? Error: Wire not connected Support Request Could you please advise: Why is the D4 LED OFF when the board is powered through J54? How can I bring the RT700 processor out of the reset state? Is there any required reset, boot, or hardware configuration that needs to be checked? What recovery procedure should I use to restore LinkServer connectivity so that I can flash the application? Evaluation Board Re: MIMXRT700-EVK Flashing Error Hi @Aparna1, It's likely that the power is not being properly distributed to the MCU/rest of the board, but rather just to the on-board debugger. Is the green D10 LED also OFF? Please make sure that the jumper position of J2 is shorting pins 7 and 8. BR, Edwin. Re: MIMXRT700-EVK Flashing Error Hi, Yes, I have verified the following: The green D10 LED is ON. J2 is shorting pins 7 and 8 . Please let me know if any additional checks are required from my side. Regards, Aparna Re: MIMXRT700-EVK Flashing Error    This is the Status after connecting USB  Re: MIMXRT700-EVK Flashing Error Hi, could you please provide an update on my ticket? I am still waiting for a response.   Thank you.    

将 MCSPTR2AK396 参考固件 (AMMCLIB/FreeMASTER) 适配到具有高侧传感器的定制硬件上 NXP社区的各位朋友，大家好！ 我目前正在使用S32K396 MCU开发一个电机控制应用程序，并通过FreeMASTER / AMMCLIB对其进行测试。首先，我使用MCSPTR2AK396 评估套件提供的参考固件。 然而，我的定制硬件设计与参考 EVK 板在三个主要方面存在显著差异： 当前传感拓扑结构： EVK板：低侧电流检测。 定制设计：高侧电流检测。 栅极驱动器配置： EVK 板：单个预驱动器（GD3000 / MC33937 型）。 定制设计：三个独立的栅极驱动器（每个相位一个专用的驱动器），具有直接高电平有效控制输入。 PWM极性： EVK 板：高侧 PWM 输入为低电平有效（反相）。 定制设计：高侧 PWM 输入为高电平有效（非反相）。 由于这些硬件差异，直接运行原装 MCSPTR2AK396 固件会导致故障和相位行为不正确。 请问修改 S32K396 初始化、PWM/eMIOS 配置、ADC 触发信号时序和 AMMCLIB 软件层，以便成功地从 EVK 设计迁移到我的自定义架构，最佳方法是什么？或者能否提供一份清单？ 任何指导、代码片段或配置方面的建议都将不胜感激。 谢谢你！ 问候， 埃萨基 Re: Adapting MCSPTR2AK396 reference firmware (AMMCLIB/FreeMASTER) for custom hardware with high-side 您好， 您所描述的变化（高侧电流检测、不同的栅极驱动器架构、PWM 极性变化以及相关的电机控制软件调整）与 MCSPTR2AK396 参考设计存在显著差异，需要对参考解决方案进行大量修改。 由于该项目的特殊性和复杂性，我们无法通过标准支持渠道提供完整的迁移指南。 如需获得将参考软件适配到您的定制硬件方面的专门帮助，请考虑联系恩智浦专业工程服务部门： 恩智浦工程服务 此致， 彼得

Access request for IW612 Zigbee DualPAN Host packages (ZBOSS / zb_mux) on FRDM-i.MX95 Hello NXP Community & Support Team, We are developing a commercial gateway product based on the NXP FRDM-i.MX95 evaluation board featuring the on-board IW612 tri-radio transceiver. Our host environment is Linux ARM64. Our architecture requires simultaneous Thread (Matter) and Zigbee Coordinator operation via the IW612 802.15.4 radio over SPI (/dev/spidev0.0) using the DualPAN architecture. While the OpenThread / OTBR side is well documented and accessible, the Zigbee Coordinator host components and multiplexer required for the IW612 DualPAN setup are restricted deliverables on nxp.com / Secure Files. Our company (Roth Elektronik GmbH) is a direct NXP customer, an active NDA is in place, and our NXP user account profile already shows "Granted" status for Zigbee entitlements. However, the download packages are not visible/accessible in our Secure Files dashboard. We opened support Case No: 01004667, but were redirected to local distributors. Since we procure our silicon and boards directly from NXP and already have the NDA and Zigbee access granted on our corporate account, this needs to be provisioned directly by the NXP software entitlement / product line team. Could an NXP representative or moderator please assist in escalating Case No: 01004667 internally so that the following deliverables are enabled for our account? 1. NXP-ZBOSS-HOST-RELEASE-*.zip (ZBOSS host stack binaries/headers for Linux ARM64, coordinator examples like dualpan_zc / simple_gw) 2. zigbee-rcp-sdk-IW612-*.tar 3. zb_mux host daemon / multiplexer binaries and documentation for IW612 SPI Thank you in advance for your support. Best regards, Mike Teschke Roth Elektronik GmbH Product: WiFi IW6XX Protocol: Zigbee Re: Access request for IW612 Zigbee DualPAN Host packages (ZBOSS / zb_mux) on FRDM-i.MX95 Hello, Hope you are doing well. For files that are under Secure Files: Secure Access Rights | NXP Semiconductors Could you please follow the process?  I would recommend checking the Secure Access Rights FAQs | NXP Semiconductors If you still have issues, I would recommend contacting one of our distributors available in the Distributor Network|NXP to help you with your request. Also, if you are working with any Module Maker, they could help you getting specific support for their module. Best Regards, Ricardo

Oscillator transconductance question of S32K144 Hello: In my application design, a 8MHz crystal is used and the SCG_SOSCCFG[RANGE] is set to 2b11, therefore the gmXOSC shall be 16mA/V minimum and 47mA/V maximum Stanley_Xu_0-1790056309153.png And I followed the equation gm_crit = 4 * (ESR + RS) * (2πF)^2 * (C0 + CL)^2 to calculate and compare 5*gm_crit to the datasheet value. Should I use 16mA/V or use 47mA/V ? I don't know if 16 ~47mA/V means part to part variation. If so, from WCCA perspective, I think I shall guarantee the 5*gm_crit < 16mA/V. However, what confused me is in the document AN5426 page 11. The given calculation example uses 47mA/V as criteria. Stanley_Xu_1-1790056639984.png Can some one help me to clarify? Thank you! Re: Oscillator transconductance question of S32K144 Hello @Stanley_Xu, Strictly for WCCA, use the minimum gmXOSC = 16 mA/V. The 16–47 mA/V range reflects combined process (part-to-part), voltage, and temperature variation — any given part will deliver a gmXOSC somewhere in that range. The datasheet criterion gmXOSC > 5 × gm_crit guarantees proper oscillation startup and 5x gm_crit can be considered as very safe, while 3x gm_crit is still safe. Regarding AN5426: the example uses 47 mA/V (max) for illustration, not as a WCCA. On the other hand, the datasheet also notes: "RS should be selected carefully to have appropriate oscillation amplitude for both protecting crystal or resonator device and satisfying proper oscillation startup condition." Regards, Daniel

FRDM-i.MX95上のIW612 Zigbee DualPANホストパッケージ(ZBOSS / zb_mux)へのアクセスリクエスト NXPコミュニティ&サポートチームの皆様、こんにちは。 私たちは、オンボードのIW612トライラジオトランシーバーを搭載したNXP FRDM-i.MX95評価ボードをベースにした商用ゲートウェイ製品を開発しています。ホスト環境はLinux ARM64です。 私たちのアーキテクチャでは、DualPANアーキテクチャを用いたIW612 802.15.4無線を介して、SPI(/dev/spidev0.0)を介してThread(Matter)とZigbeeコーディネーターの同時運用が必要です。 OpenThread / OTBR側はよくドキュメント化されアクセス可能ですが、IW612 DualPANセットアップに必要なZigbee Coordinatorのホストコンポーネントやマルチプレクサは、nxp.com/Secure Files上の限定的な納品物です。 私たちの会社(Roth Elektronik GmbH)はNXPの直接顧客であり、有効なNDAが成立しており、NXPのユーザーアカウントプロファイルにはすでにZigbeeの権利が「Granted」ステータスと表示されています。しかし、ダウンロードパッケージは当社のSecure Filesダッシュボードでは表示・アクセスできません。 私たちはサポートケース番号01004667を開設しましたが、地元の代理店にリダイレクトされました。シリコンと基板はNXPから直接調達しており、すでにNDAとZigBeeのアクセスが当社の企業情報アカウントで付与されているため、これらはNXPのソフトウェア権限付与/製品ラインチームが直接プロビジョニングする必要があります。 NXPの担当者またはモデレーターの方が、ケース番号:01004667を社内でエスカレーションし、以下の成果物が当アカウントで有効になるよう支援していただけませんか? 1. NXP-ZBOSS-HOST-RELEASE-*.zip(Linux ARM64用のZBOSSホストスタックバイナリ/ヘッダー、dualpan_zc/simple_gwなどのコーディネーター例) 2. zigbee-rcp-sdk-IW612-*.tar 3. zb_mux IW612 SPIのホストデーモン/多重化バイナリおよびドキュメント サポートにあらかじめ感謝いたします。 よろしくお願いします、 マイク・テシュケ Roth Elektronik GmbH 製品: WiFi IW6XX プロトコル：Zigbee Re: Access request for IW612 Zigbee DualPAN Host packages (ZBOSS / zb_mux) on FRDM-i.MX95 こんにちは、 あなたの調子が良いといいのですが。Secure Filesの項目にあるファイル: Secure Access Rights |NXPセミコンダクターズ その手順に従っていただけますか? Secure Access Rights FAQs(セキュリティアクセス権FAQ)をご確認することをおすすめします |NXPセミコンダクターズ それでも問題がある場合は、代理店ネットワーク 内の当社の代理店のいずれかにご連絡いただくことをお勧めします。NXPのお願いにご協力いただけると助かります。 また、モジュールメーカーを使っているなら、そのモジュールの具体的なサポートを手助けしてくれるかもしれません。 よろしくお願いいたします。 リカルド

Adapting MCSPTR2AK396 reference firmware (AMMCLIB/FreeMASTER) for custom hardware with high-side sen Hello NXP Community, I am currently developing a motor control application using the S32K396 MCU and testing it via FreeMASTER / AMMCLIB. As a starting point, I am using the reference firmware provided for the MCSPTR2AK396 evaluation kit. However, my custom hardware design differs significantly from the reference EVK board in three main areas: Current Sensing Topology: EVK Board: Low-side current sensing. Custom Design: High-side current sensing. Gate Driver Configuration: EVK Board: Single pre-driver (GD3000 / MC33937 type). Custom Design: Three separate, independent gate drivers (one dedicated driver per phase) with direct active-high control inputs. PWM Polarity: EVK Board: High-side PWM inputs are active-low (inverted). Custom Design: High-side PWM inputs are active-high (non-inverted). Because of these hardware discrepancies, running the original MCSPTR2AK396 firmware out-of-the-box results in faults and incorrect phase behavior. Could you please advise on the best approach or provide a checklist for modifying the S32K396 initialization, PWM/eMIOS configuration, ADC trigger timings, and AMMCLIB software layers to successfully migrate from the EVK design to my custom architecture? Any guidance, code snippets, or configuration pointers would be greatly appreciated. Thank you! Regards, Esakki Re: Adapting MCSPTR2AK396 reference firmware (AMMCLIB/FreeMASTER) for custom hardware with high-side Hi, The changes you described (high-side current sensing, different gate driver architecture, PWM polarity changes, and the associated motor-control software adaptations) represent a significant shift from the MCSPTR2AK396 reference design and require substantial modifications to the reference solution. Due to the project-specific nature and complexity of this work, we are unable to provide a complete migration guide through the standard support channel. For dedicated assistance with adapting the reference software to your custom hardware, please consider engaging NXP Professional Engineering Services: NXP Engineering Services Best regards, Petr