Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
S32Gは4XイーサネットMACのMDIOインターフェースをサポートしています こんにちは、 tr651601によると、S32G2イーサネット(0.1).pdf • S32Gは4XイーサネットMACをサポートしています − パケット転送エンジン(PFE)と3x統合 − スタンドアロンイーサネットコントローラ(GMAC)としての1X 質問ですが、4X MACのMDIOインターフェース全体が45条をサポートできるのでしょうか? ありがとう~ モリス Re: S32G supports 4X Ethernet MACs MDIO interface @Bulat サポートありがとうございます!! モリス Re: S32G supports 4X Ethernet MACs MDIO interface はい、各MDIOインターフェースは第45条をサポートしています。 よろしくお願いいたします。 ブラート
View full article
Wi-Fi CLI 问题(开放主题 CLI) 尊敬的先生, 我们使用 FRDM MCXW72 配置为 OT-CLI 终端节点。 我们按照文件 UG10349 中的方法进行了尝试。 第五步之后,我们无法继续进行下去。 IE运行脚本以版本所有示例。 $ ./script/build_mcxw72 执行此命令后。 请指导解决。 FRDM 培训 Re: Issue with Wi Fi CLI Open Thread CLI 你好, 希望你一切都好。MCXW72 不支持 Wi-Fi,因此任何 Wi-Fi CLI 都无法在该 MCU 上运行。 请问您使用的是哪个代码库和版本? 顺祝商祺! 里卡多 Re: Issue with Wi Fi CLI Open Thread CLI 我们正在尝试使用 FRDM MCXW72 进行 OT CLI。 Re: Issue with Wi Fi CLI Open Thread CLI 尊敬的先生, 我们正在 FRDM RW612 上尝试代码 FRDMRW612 _Wifi_IPv4_IPv6_Echo 这是正常工作的 TCP 服务器,我们能够获取到附件中的回显信息。 现在我们正在修改代码,以控制连接到 FRDM 芯片 GPIO 27 端口的 LED 灯亮起。 我尝试在 Config Pin 以及 socket_task.c 文件中进行相关更改。 我们发现 RESET 后终端窗口没有响应,但 FRDM 板上的蓝色 LED 灯亮着。 请告知问题的解决方案。 由于.zip文件大小超过了50Mb的限制,我们无法发送该代码。 此致 西玛·乔希 Re: Issue with Wi Fi CLI Open Thread CLI 您好, 请问您使用的是哪个代码库和版本? 日志显示构建失败,因为找不到 Arm GCC 编译器。CMake 使用的编译器路径似乎无效,这表明工具链路径配置存在问题。 请您检查一下您的 ARMGCC_DIR 配置,并确认 arm-none-eabi-gcc 是否已安装并可从该位置访问?一旦正确检测到编译器,版本就应该继续进行。 此致, 里卡多 Re: Issue with Wi Fi CLI Open Thread CLI 尊敬的先生, Arm GCC 编译器路径为 C:\Program Files (x86)\GNU Arm Embedded Toolchain\10 2021.10 请与我们联系如何为 CMAKE 设置编译器路径。 另外,请与我们联系 如何验证 ARMGCC_DIR 配置并确认 arm-none-eabi-gcc 已安装并可从该位置访问? 此致 西玛·乔希
View full article
Issue with Wi Fi CLI Open Thread CLI Dear Sir, We are using FRDM MCXW72 , to configure as OT-CLI  End node. We tried the procedure as per document UG10349. We are not able to go ahed after the step 5  i.e. Run the scripts to build all examples. $ ./script/build_mcxw72 after this command. Please guide resolve. FRDM-Training Re: Issue with Wi Fi CLI Open Thread CLI Hello, Hope you are doing well. MCXW72 does not support Wi-Fi, so no Wi-Fi CLI can work on this MCU. Could you please clarify what repository and release are you using? Best Regards, Ricardo Re: Issue with Wi Fi CLI Open Thread CLI Hi, Could you please clarify what repository and release are you using? The log indicates that the build is failing because the Arm GCC compiler cannot be found. The compiler path being used by CMake appears to be invalid, which suggests a toolchain path configuration issue. Could you please verify your ARMGCC_DIR configuration and confirm that arm-none-eabi-gcc is installed and accessible from that location? Once the compiler is correctly detected, the build should proceed further. Regards, Ricardo Re: Issue with Wi Fi CLI Open Thread CLI We are trying to use FRDM MCXW72 for OT CLI. Re: Issue with Wi Fi CLI Open Thread CLI Dear Sir, We are trying  code FRDMRW612 _Wifi_IPv4_IPv6_Echo on FRDM RW612 Its working TCP server we are able to get the echo as per attached. Now we are working to modify code for LED ON connected on port  GPIO 27 on FRDM Tried to do related changes in Config Pin as well as in the file socket_task.c We found the responce  is not coming on the terminal window after reset  but  Blue LED is glowing on FRDM board. Please communicate the resolution on the issue. We are not able to send the code as code size .zip is extending limit of 50Mb. Regards Seema Joshi Re: Issue with Wi Fi CLI Open Thread CLI Dear Sir, Arm GCC compiler   path is  C:\Program Files (x86)\GNU Arm Embedded Toolchain\10 2021.10 Please let us know how to set compiler path for CMAKE. Also please let us know about  how to verify ARMGCC_DIR configuration and confirm that arm-none-eabi-gcc is installed and accessible from that location? Regards Seema Joshi
View full article
ELEMU vs. LTC on KW47: Are There Any Advantages of LTC Beyond Performance? Hi. I would like to ask about the differences in usage between ELEMU (EdgeLock Messaging Unit Driver) and LTC (LP Trusted Cryptography) on the KW47 platform. My current understanding is as follows: ELEMU ・Cryptographic operations are performed by requesting the dedicated Security Core, providing strong tamper resistance because keys can be stored in an isolated secure environment. ・Since communication with the Security Core is required, it may not be suitable for applications with very strict latency requirements. ・It supports all cryptographic algorithms available through LTC, and additionally supports algorithms that LTC cannot handle, such as ECDH. ・Security-related services such as secure boot integration can also be utilized. Therefore, my understanding is that ELEMU is better suited for cryptographic operations that require a high level of security. LTC ・Cryptographic operations are executed by directly controlling the LTC hardware accelerator registers, resulting in very low overhead and high performance. ・Supported algorithms are limited to hardware-accelerated functions such as AES, DES, HASH, etc. ・Keys cannot be stored in a secure isolated environment, so the level of tamper resistance is lower than that provided by the Security Core. Therefore, my understanding is that LTC is better suited for latency-sensitive processing or use cases involving temporary keys such as session keys. If the above understanding is correct, is it fair to say that the primary advantage of LTC over ELEMU is performance/latency, and that if timing requirements can be met, everything that can be accomplished with LTC can also be accomplished through ELEMU? Or are there any functional limitations, supported algorithms, hardware access restrictions, or other considerations that would make LTC the preferred or required choice in certain scenarios? Thank you in advance for your guidance. Re: ELEMU vs. LTC on KW47: Are There Any Advantages of LTC Beyond Performance? Hello, Hope you are doing well.   The ELE Messaging Unit (ELE_MU) is a communication mechanism between the application core and the EdgeLock Enclave (ELE) security core. Through this interface, the host processor can request cryptographic and security-related services from ELE. In addition to cryptographic operations, ELE provides secure key management capabilities, including key generation, import/export, secure key storage, and encrypted key blob generation for non-volatile storage. More detailed information can be found in KW47 Security Reference Manual Chapter 9. The LTC (LP Trusted Cryptography) driver provides direct access to the KW47 hardware cryptographic accelerator. This path offers lower software overhead because the application interacts directly with the hardware accelerator APIs rather than communicating through the security core like ELE_MU. The LTC hardware supports acceleration for algorithms such as AES, DES, HASH, and PKHA. (See KW47 API Reference Manual) So your understanding is generally correct, it will ultimately depend on your implementation requirements. If low latency and minimal software overhead are your primary goals, LTC would be the preferred option. But if security boundaries and key lifecycle management are important considerations, ELE_MU is generally the better choice. Best regards, Sofia. Re: ELEMU vs. LTC on KW47: Are There Any Advantages of LTC Beyond Performance? Hi Sofia, Thank you for your reply. I am glad to know that my understanding is generally correct. I have one additional question regarding the latency difference between LTC and ELE_MU. I understand that the actual performance difference depends on factors such as the cryptographic algorithm being used, the number of interactions with the Security Core, and the size of the data being processed. Since I am not able to provide detailed conditions for a specific use case, I would appreciate even a rough guideline or general characterization of the expected latency difference. For example, is the overhead of communicating with the Security Core typically much larger than the actual cryptographic processing time, resulting in latency that is several times or even tens of times higher than LTC? Or, in most practical use cases, does the cryptographic processing time itself dominate the overall execution time, making the additional overhead introduced by ELE_MU relatively small when viewed as a percentage of the total processing time? Even a high-level guideline or qualitative comparison would be very helpful for understanding when the performance impact of ELE_MU becomes significant. Thank you in advance for your guidance. Re: ELEMU vs. LTC on KW47: Are There Any Advantages of LTC Beyond Performance? Hello, I apologize for the inconveniences, currently there is no available documentation that provides a comparison or qualitative guideline characterizing the latency difference between ELE_MU and LTC. While the ELE cryptographic engines are optimized for secure execution rather than speed, for specific performance metrics, direct measurement on KW47 hardware under the specific target conditions would be recommended. Regarding ELE functionality or cryptographic operations on KW47, the most relevant guidance is provided in the KW47 Security Reference Manual. Best regards, Ana Sofia. Re: ELEMU vs. LTC on KW47: Are There Any Advantages of LTC Beyond Performance? Hi Sofia, Thank you for your response. I understand that there is no available documentation that compares the latency of ELE_MU and LTC or describes their latency characteristics qualitatively. In that case, I will evaluate the performance on actual KW47 hardware and measure the latency directly to gain a better understanding of the differences between the two implementations. Thank you again for your help. Best regards,
View full article
How to choose a microcontroller? Need to control 3 motors with encoders for position control. Im looking to control the position of a load (lets say around 3 kg) in xyz axis with either steppers or BLDC motors (+Drivers or ESC). I want to add encoders as well or some sensors for feedback loop. Based on that, I struggled to pick an appropriate microcontroller. I was thinking either STM32 or ESP32 for the brand. It requires 3 PWM output signals (since 3 motors), but how do I know if everything else is enough like the frequency of the clock, do I need external components, etc? Re: How to choose a microcontroller? Need to control 3 motors with encoders for position control. Hi @pekoms  For an MCX choice, start with MCX A34x / A344–A346 for this project. It is the strongest MCX fit for 3-axis motor control because it has a 180 MHz Cortex‑M33, two FlexPWM/eFlexPWM blocks, many PWM outputs, ADCs, timers, and two hardware quadrature decoder blocks for encoder feedback. A catalog pass also surfaced MCX N94x and MCX A34x as the main higher-end MCX candidates for this class of task. BR Harry
View full article
SPI communication failed in DMA mode(S32k328) A hardware error will occur when serial port output is attempted after calling the Rm_Init(&Rm_Config); function. Comment out Rm_Init(&Rm_Config) and call  The status remains busy; I have only listed the key initialization functions. if (Lpspi5_ready_flag == 0u) { spi_status = Lpspi_Ip_AsyncTransmit(&LPSPI5_EXTERNAL_DEVICE, &Spi5TxBuffer[0], &Spi5RxBuffer[0], NUMBER_OF_BYTES, Spi5_EndCallback); if (spi_status != LPSPI_IP_STATUS_SUCCESS) { printf("SpiTp: AsyncTransmit FAIL\r\n"); return; } } static void system_init(void) { /* Initialize Clock */ Clock_Ip_StatusType Status_Init_Clock = CLOCK_IP_ERROR; Status_Init_Clock = Clock_Ip_Init(Clock_Ip_aClockConfig); /* Initialize all pins using the Port driver */ Siul2_Port_Ip_PortStatusType Status_Init_Port = SIUL2_PORT_ERROR; Status_Init_Port = Siul2_Port_Ip_Init(NUM_OF_CONFIGURED_PINS_PortContainer_0_BOARD_InitPeripherals, g_pin_mux_InitConfigArr_PortContainer_0_BOARD_InitPeripherals); /* Initialize interrupt */ IntCtrl_Ip_Init(&IntCtrlConfig_0); /* Initialize Dma */ IntCtrl_Ip_EnableIrq(DMATCD0_IRQn); IntCtrl_Ip_EnableIrq(DMATCD1_IRQn); Dma_Ip_Init(&Dma_Ip_xDmaInitPB); Dma_Mux_Ip_Init(&Dma_Mux_Config); //Rm_Init(&Rm_Config); } /* Initialize each Spi hardware units using*/ Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_0_Instance_4); Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_1_Instance_5); Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_2_Instance_3); /* Update Framesize */ Lpspi_Ip_UpdateFrameSize(&LPSPI4_EXTERNAL_DEVICE, 8U); Lpspi_Ip_UpdateFrameSize(&LPSPI5_EXTERNAL_DEVICE, 8U); Lpspi_Ip_UpdateFrameSize(&LPSPI3_EXTERNAL_DEVICE, 8U); /* Update Transfered Bit order */ Lpspi_Ip_UpdateLsb(&LPSPI4_EXTERNAL_DEVICE, TRUE); Lpspi_Ip_UpdateLsb(&LPSPI5_EXTERNAL_DEVICE, TRUE); Lpspi_Ip_UpdateLsb(&LPSPI3_EXTERNAL_DEVICE, TRUE); /* Update Transfer Mode */ Lpspi_Ip_UpdateTransferMode(LPSPI4_EXTERNAL_DEVICE.Instance, LPSPI_IP_INTERRUPT); Lpspi_Ip_UpdateTransferMode(LPSPI5_EXTERNAL_DEVICE.Instance, LPSPI_IP_INTERRUPT); Lpspi_Ip_UpdateTransferMode(LPSPI3_EXTERNAL_DEVICE.Instance, LPSPI_IP_INTERRUPT); /* SPI5 AsyncTransmit 完成回调 */ static void Spi5_EndCallback(uint8 Instance, Lpspi_Ip_EventType Event) { (void)Instance; if (Event == LPSPI_IP_EVENT_END_TRANSFER) { Spi5TransferOk = TRUE; Spi5TransferFault = FALSE; } else /* LPSPI_IP_EVENT_FAULT */ { Spi5TransferFault = TRUE; Spi5TransferOk = FALSE; } Spi5TransferDone = TRUE; } Re: SPI communication failed in DMA mode(S32k328) Hi, @VaneB Based on your reply, I changed the RM configuration DMAMUX source to channel 16 and channel 17, and the DMA is also set to the corresponding channel 16 and channel 17. 1. I commented out Rm_Init(&Rm_Config); reserve Dma_Mux_Ip_Init(&Dma_Mux_Config); The interrupt was triggered normally. 2. I commented out Dma_Mux_Ip_Init(&Dma_Mux_Config); reserve Rm_Init(&Rm_Config); It will still trigger a hardware error. It's working properly now. It would be perfect if this problem could be solved. Thank you so much! BR, zyzzzz Re: SPI communication failed in DMA mode(S32k328) Hi @zyzzzz  I have an observation regarding your configuration. You have configured LPSPI5 to use DMA; however, in the RM configuration, the DMA MUX sources assigned to Channel 0 and Channel 1 correspond to LPSPI_1, not LPSPI_5.  Also, if you are already calling: Dma_Mux_Ip_Init(&Dma_Mux_Config); there is no need to also call: Rm_Init(&Rm_Config); Or vice versa. This is because Rm_Init() internally performs the following initialization sequence: Rm_Init() └─ Rm_InitGroup1() └─ Rm_Ipw_Dma_Mux_Init() └─ Dma_Mux_Ip_Init() As a result, the DMA MUX is being initialized twice. I would recommend keeping only one initialization function.  BR, VaneB Re: SPI communication failed in DMA mode(S32k328) Hi @zyzzzz  I noticed that you are configuring the DMA channels using DMAMUX0. However, if you refer to the S32K3xx_DMAMUX_map.xlsx file included with the Reference Manual, you can verify that the LPSPI_5 DMA request is mapped to DMAMUX1, not DMAMUX0. Please update the configuration to use DMAMUX instance 1 instead of instance 0. Re: SPI communication failed in DMA mode(S32k328) Hi, @VaneB I'm glad to receive your reply. I understand what you mean, but DMAMUX instance 1 cannot be selected at this time. If you select DMA_INSTANCE_0 and then select DMA Hardware Channel 16, you can select DMA Mux Source as DMA_MUX_1_LPSPI_5_TX_REQUEST.
View full article
TEA2016AAT TEA2016AAT芯片手册,上面的RINGO软件附录介绍:TEA2016AAT 数据手册附录以表格形式给出了 Ringo 参数设置 /IC 参数设置。数据手册附录可向恩智浦半导体公司索取 能提供一下这个ringo的附录吗???   Board Design Re: TEA2016AAT 嗨,董, 请参阅 TEA2016AAT 产品数据手册(修订版)中的表 8。1.3 — 2024 年 1 月 12 日): https://www.nxp.com/docs/en/data-sheet/TEA2016AAT.pdf BRs,托马斯
View full article
RW612のWiFi経由でモバイルから照明制御のサンプルコードが必要です。 拝啓、 私たちはFRDM -RW612を使っており、RW612をWiFi受信機として使ってモバイルWi-Fiからのコマンドや照明制御に使う予定です。 同じサンプルコードを送れるか確認してください。 よろしくお願いします。 シーマ・ジョシ FRDMトレーニング Re: Need sample code for lighting control from Mobile through WiFi for RW612. こんにちは、 あなたの調子が良いといいのですが。SDK、Zephyr、マターなど、さまざまなリポジトリから入手可能な例をチェックすることをお勧めします。 これらすべてのリソースは、 MCUXpresso for Visual Studio Code | NXP Semiconductors。 また、当社の アプリケーションコードハブから他のデモアプリケーションもチェックすることをお勧めします。 よろしくお願いいたします。 リカルド Re: Need sample code for lighting control from Mobile through WiFi for RW612. こんにちは、 基礎プロジェクトを提案してお手伝いできます。そこから始められます。 Wi-Fi対応のFRDM-RW612の場合、Wi-Fiインターフェースが稼働すれば Mongoose Networking Library をHTTP/WebSocketのウェブサーバーとして使えます。 以下はMongoose WizardがRW612用に生成したMCUXpresso + FreeRTOSの例で、すぐに試すことができます。 https://mongoose.ws/wizard/#/output?board=rw612-w&ide=MCUXpresso&rtos=FreeRTOS&file=README.md この例はシンプルなウェブダッシュボードに関するものですが、Wi-FiとMongooseの統合という確かな出発点を既に提供しています。ダウンロードするには、リンクを開き、 「設定」タブに移動し、 「ソースコードジェネレーター」セクションでローカルディレクトリを選択してから、右上隅にある青色の「C/C++コードを生成」ボタンをクリックしてください。次に、MCUXpressoでファイルを開きます。mongoose/mongoose_glue.hファイルを開き、WIZARD_WIFI_NAME と WIZARD_WIFI_PASS の値を変更して、Wi-Fi の認証情報を設定してください。次に、プロジェクトをビルドしてボードに書き込み、シリアルポートのログを確認してください。IPアドレスが表示されるはずです。 制御照明アプリケーションでは、HTTPエンドポイントやWebSocketハンドラを追加できます。例えば: GET /light/on GET /light/off ポスト/ライト これらのハンドラ内で、ボード固有のGPIO/PWM制御照明コードを呼び出します。モバイルアプリはWi-Fi経由でこれらのエンドポイントにコマンドを送信できます。 マングースのドキュメントは こちらです。 お知らせ:私はMongooseの開発チームの一員です。お役に立てば幸いです。
View full article
SPI communication failed in DMA mode(S32k328) 在调用Rm_Init(&Rm_Config);函数后再串口输出就会出现硬件错误错误。 注释掉Rm_Init(&Rm_Config),调用  显示状态一直为busy,我只列出了关键的初始化函数。 if (Lpspi5_ready_flag == 0u) { spi_status = Lpspi_Ip_AsyncTransmit(&LPSPI5_EXTERNAL_DEVICE, &Spi5TxBuffer[0], &Spi5RxBuffer[0], NUMBER_OF_BYTES, Spi5_EndCallback); if (spi_status != LPSPI_IP_STATUS_SUCCESS) { printf("SpiTp: AsyncTransmit FAIL\r\n"); return; } } static void system_init(void) { /* Initialize Clock */ Clock_Ip_StatusType Status_Init_Clock = CLOCK_IP_ERROR; Status_Init_Clock = Clock_Ip_Init(Clock_Ip_aClockConfig); /* Initialize all pins using the Port driver */ Siul2_Port_Ip_PortStatusType Status_Init_Port = SIUL2_PORT_ERROR; Status_Init_Port = Siul2_Port_Ip_Init(NUM_OF_CONFIGURED_PINS_PortContainer_0_BOARD_InitPeripherals, g_pin_mux_InitConfigArr_PortContainer_0_BOARD_InitPeripherals); /* Initialize interrupt */ IntCtrl_Ip_Init(&IntCtrlConfig_0); /* Initialize Dma */ IntCtrl_Ip_EnableIrq(DMATCD0_IRQn); IntCtrl_Ip_EnableIrq(DMATCD1_IRQn); Dma_Ip_Init(&Dma_Ip_xDmaInitPB); Dma_Mux_Ip_Init(&Dma_Mux_Config); //Rm_Init(&Rm_Config); } /* Initialize each Spi hardware units using*/ Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_0_Instance_4); Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_1_Instance_5); Lpspi_Ip_Init(&Lpspi_Ip_PhyUnitConfig_SpiPhyUnit_2_Instance_3); /* Update Framesize */ Lpspi_Ip_UpdateFrameSize(&LPSPI4_EXTERNAL_DEVICE, 8U); Lpspi_Ip_UpdateFrameSize(&LPSPI5_EXTERNAL_DEVICE, 8U); Lpspi_Ip_UpdateFrameSize(&LPSPI3_EXTERNAL_DEVICE, 8U); /* Update Transfered Bit order */ Lpspi_Ip_UpdateLsb(&LPSPI4_EXTERNAL_DEVICE, TRUE); Lpspi_Ip_UpdateLsb(&LPSPI5_EXTERNAL_DEVICE, TRUE); Lpspi_Ip_UpdateLsb(&LPSPI3_EXTERNAL_DEVICE, TRUE); /* Update Transfer Mode */ Lpspi_Ip_UpdateTransferMode(LPSPI4_EXTERNAL_DEVICE.Instance, LPSPI_IP_INTERRUPT); Lpspi_Ip_UpdateTransferMode(LPSPI5_EXTERNAL_DEVICE.Instance, LPSPI_IP_INTERRUPT); Lpspi_Ip_UpdateTransferMode(LPSPI3_EXTERNAL_DEVICE.Instance, LPSPI_IP_INTERRUPT); /* SPI5 AsyncTransmit 完成回调 */ static void Spi5_EndCallback(uint8 Instance, Lpspi_Ip_EventType Event) { (void)Instance; if (Event == LPSPI_IP_EVENT_END_TRANSFER) { Spi5TransferOk = TRUE; Spi5TransferFault = FALSE; } else /* LPSPI_IP_EVENT_FAULT */ { Spi5TransferFault = TRUE; Spi5TransferOk = FALSE; } Spi5TransferDone = TRUE; } Re: SPI communication failed in DMA mode(S32k328) hi,@VaneB  根据你的回复我更改了RM 配置DMAMUX 源为通道16和通道17,并且DMA也是对应的通道16和通道17。 1.我注释掉 Rm_Init(&Rm_Config); 保留 Dma_Mux_Ip_Init(&Dma_Mux_Config); 中断能够正常的触发。 2.我注释掉 Dma_Mux_Ip_Init(&Dma_Mux_Config); 保留 Rm_Init(&Rm_Config); 还是会触发硬件错误。 现在已经能够正常使用,要是能解决这个问题那就更完美了,非常感谢! BR, zyzzzz Re: SPI communication failed in DMA mode(S32k328) 嗨@zyzzzz 关于您的配置,我有一些意见。您已将 LPSPI5 配置为使用 DMA;但是,在 RM 配置中,分配给通道 0 和通道 1 的 DMA MUX 源对应于 LPSPI_1,而不是 LPSPI_5。 另外,如果您已经在拨打电话: Dma_Mux_Ip_Init(&Dma_Mux_Config); 无需再拨打电话: Rm_Init(&Rm_Config); 反之亦然。这是因为 Rm_Init() 内部执行以下初始化序列: Rm_Init() └─ Rm_InitGroup1() └─ Rm_Ipw_Dma_Mux_Init() └─ Dma_Mux_Ip_Init() 因此,DMA MUX 被初始化了两次。我建议只保留一个初始化函数。 BR,VaneB Re: SPI communication failed in DMA mode(S32k328) 嗨@zyzzzz 我注意到您正在使用 DMAMUX0 配置 DMA 通道。但是,如果您参考参考手册中包含的 S32K3xx_DMAMUX_map.xlsx 文件,您可以验证 LPSPI_5 DMA 请求映射到 DMAMUX1,而不是 DMAMUX0。 请更新配置,使用 DMAMUX 实例 1 而不是实例 0。 Re: SPI communication failed in DMA mode(S32k328) Hi, @VaneB  很高兴收到你的回复,我明白了你的意思,但是现在不能选择DMAMUX instance 1。 在选择DMA_INSTANCE_0的前提下,选择Dma Hardware Channel 16,就能选择Dma Mux Source为DMA_MUX_1_LPSPI_5_TX_REQUEST。
View full article
LVGLでカメラフレームをスムーズに表示するにはどうすればよいですか? こんにちは、私はMIMXRT1176DMAAチップを使用しています。このボードにはMIPIカメラとMIPI LCDが搭載されており、LCDは主にLVGL GUIの表示に使用されます。 現在、カメラの映像を画面に表示しつつ、カメラ映像の上にLVGLラベルを重ねて表示したいと考えています。私はLVGL Canvasを通じてカメラフレームを表示しようと試みましたが、この方法はカメラフレームをCanvasに転送する際の追加プロセッシングオーバーヘッドが発生し、CPU使用率が高くカメラフィードがカクつく結果となりました。 この問題の解決策があれば教えていただけませんか?例えば、LCDIFV2のレイヤー機能を使って異なるレイヤーのコンテンツを表示することは可能でしょうか?何かアドバイスをいただけると大変ありがたいです。 Re: How to smoothly display camera frames in LVGL? こんにちは、 @Vinos さん。もし秘密でなければ、解決策は何だったのでしょうか? 敬具 Re: How to smoothly display camera frames in LVGL? 解決しました。 Re: How to smoothly display camera frames in LVGL? 試してみたところ、カメラ画面はLVGLタスクを閉じた状態でのみスムーズに動作することが分かりました。現在、Layer0はGUI、Layer1はカメラです。Layer0が閉じられ、Layer1が開かれたときに、Layer2を追加したいです。レイヤー3の中央には、円弧部分を除く全ての部分が透明な中空の円を配置する必要があります。 そこで、ARGB4444フォーマットを使用し、LCD上に四角形を描く簡単なテストを行いました(レイヤー0有効、レイヤー1無効、またはレイヤー0無効、レイヤー1有効)。しかし、得られた画像は透明ではなかった。LCDIFV2_SetLayerBlendConfig関数が呼び出されるたびに、LCDのレイヤー3には画像が表示されません。しかし、この関数をコメントアウトすると、LCDには期待どおりの不透明な画像が表示されます。 以下はコードです。SDKの例「lcdifv2_embedded_alpha_cm7」を参照してください #define LCD_WIDTH 480 #define LCD_HEIGHT 640 #define CENTER_LAYER 2 #define DEMO_FB0_ADDR ((uint32_t)s_frameBuffer[0]) AT_NONCACHEABLE_SECTION_ALIGN( uint8_t s_frameBuffer[1][LCD_HEIGHT][LCD_WIDTH][2], 32); void DEMO_FillFrameBuffer(void) { uint32_t x, y; for (y = 0; y < LCD_HEIGHT; y++) { for (x = 0; x < LCD_WIDTH; x++) { s_frameBuffer[0][y][x][0] = 0x11; s_frameBuffer[0][y][x][1] = 0x11; } } } void lcd_center_layer_init() { DEMO_FillFrameBuffer(); /* Layer 1: ARGB4444 */ const lcdifv2_buffer_config_t fb1Config = { .strideBytes = (LCD_WIDTH * 2), .pixelFormat = kLCDIFV2_PixelFormatARGB4444, }; const lcdifv2_blend_config_t blend1Config = { .alphaMode = kLCDIFV2_AlphaEmbedded, }; LCDIFV2_SetLayerBufferConfig(LCDIFV2, CENTER_LAYER, &fb1Config); LCDIFV2_SetLayerSize(LCDIFV2, CENTER_LAYER, 240, 240); LCDIFV2_SetLayerOffset(LCDIFV2, CENTER_LAYER, 0, 0); /* comment or not */ LCDIFV2_SetLayerBlendConfig(LCDIFV2, CENTER_LAYER, &blend1Config); LCDIFV2_SetLayerBufferAddr(LCDIFV2, CENTER_LAYER, DEMO_FB0_ADDR); LCDIFV2_EnableLayer(LCDIFV2, CENTER_LAYER, true); LCDIFV2_TriggerLayerShadowLoad(LCDIFV2, CENTER_LAYER); } 私のコードに何か誤りがありますか?ありがとう。 Re: How to smoothly display camera frames in LVGL? こんにちは、 @Vinos さん。 以下のリンクをご確認ください: https://github.com/lvgl/lvgl/issues/262それはあなたの調査に非常に役立つと思います。 お役に立てば幸いです! エドウィン。 Re: How to smoothly display camera frames in LVGL? ご提案ありがとうございます。2つ目の方法も試しましたが、LVGLでは背景が白で、上にラベルが付いています。実際の結果として、白い背景がラベル以外はカメラの画像を完全に覆っています。これらの白い背景をどうやって透明にできますか? Re: How to smoothly display camera frames in LVGL? こんにちは、 @Vinos さん。 このアプリケーションをどのように進めているのかは分かりませんが、私のおすすめは以下の通りです: 「SDK_MIMXRT1170-EVK\boards\evkmimxrt1170\driver_examples\csi\mipi_rgb」の例を参照してください。カメラで撮影した映像は、LVGLのフレームバッファと合成する必要があります。これを行う方法は2つあります。 1) カメラ出力バッファからLVGLのフレームバッファにカメラ画像をコピーします。これはmemcpyでも可能ですが、パフォーマンスが悪くなるので、代わりにDMAを使うことをおすすめします。 2) カメラの出力バッファとして別の LCDIFv2 レイヤーを直接使用し、LCDIFv2 がコピーなしでディスプレイ上の異なるレイヤーをハードウェア合成します。 BR、 エドウィン。
View full article
PN7642 PN7642 GPTはGPIOピンのハードウェア入力キャプチャをサポートしていますか?もしそうなら、どのGPIOをGPTキャプチャチャネルに接続できますか?もしそうでなければ、125kHzのRFIDプロセッシングでASK/FSKエッジのタイムスタンプを付ける推奨方法は何でしょうか? Re: pn7642 こんにちは、 @AlexPIさん あなたの調子が良いといいのですが。 汎用タイマーはこの機能をサポートしていない場合があります。SCTimer/PWMモジュールを検討してみてはどうでしょうか;詳細については、セキュアユーザーマニュアル(NDAは必要であり、 Secure Access Rights | NXP Semiconductors)を運営しています。 よろしくお願いいたします。 エドゥアルド。
View full article
S32K3:睡眠模式下的 WKPU 唤醒中断行为 您好,NXP技术支持, 我们正在使用S32K312 MCU ,并配置了一个带有中断回调的WKPU(唤醒单元)通道。 注意:将 Wkpu[n] 的偏移量加上 4 -> n+4 我们想澄清一下当 ECU 进入低功耗模式时 WKPU 的行为。 我们的问题是: 如果 MCU 处于睡眠/待机模式,WKPU 是否会继续监控已配置的外部唤醒引脚? 当在睡眠/待机模式下检测到配置的外部边沿时,WKPU 是否会唤醒 MCU? MCU唤醒后,配置的WKPU中断回调会自动执行,还是需要额外的软件处理? 要确保从睡眠/待机模式唤醒,是否需要特定的 WKPU、NVIC 或电源管理单元配置? S32K312 支持的低功耗模式(睡眠、停止、待机等)之间,WKPU 唤醒行为是否存在差异? 我们使用NXP RTD驱动程序来驱动S32K312。 感谢您的支持。 Re: S32K3: WKPU Wake-Up Interrupt Behaviour During Sleep Mode 您好,NXP团队: 感谢您的快速回复。 我使用的是NXP S32K312 MCU。我已在 PTB2(WKPU 通道 8)上配置了外部中断源(WKPU)。当传感器 INT2 引脚置位时,中断旨在将 MCU 从睡眠/待机模式唤醒。 我的问题是: 当收到外部 WKPU 中断时,唤醒后是否应自动调用配置的回调函数? 或者,WKPU 是否仅在外部源配置为 WKPU 引脚的输入时才会产生唤醒事件,我是否需要将 PTB2 配置为 EIRQ 引脚并使用 WKPU 驱动程序作为外设? 如果需要回调,是否需要其他配置(例如,NVIC、中断路由、WKPU 设置或模式相关的限制)? 在我目前的实现中,当配置为 EIRQ/ECU 并处于运行模式时,外部中断可以成功唤醒 MCU,但在待机模式下(引脚和外设中都配置了 Wkpu)则无法工作,并且配置的回调函数也不会执行。 请您详细说明一下WKPU的预期行为以及回调执行所需的配置? 谢谢! Re: S32K3: WKPU Wake-Up Interrupt Behaviour During Sleep Mode 嗨@Dia , 是的,WKPU 引擎具有通过多个可配置的异步唤醒事件唤醒芯片的功能。 是的。以下是 WKPU 唤醒事件后的备用退出序列: 退出待机模式后,会发生以下事件: 唤醒事件发生 FIRC 启动(如果在待机模式下被禁用) PMC 开始向 FPM 过渡的过程(例如,启用最后一公里稳压器并向芯片提供 V1_RUN 电源) MC_PCU 取消了运行功能域和备用功能域之间的隔离。 运行功能域复位取消钳位(待机进入时钳位),芯片将执行该功能域的功能复位退出序列 芯片进入运行模式 还需要进行其他配置。由于唤醒标志寄存器在唤醒后得以保留,因此一旦通过代码使能唤醒单元的 NVIC→ISER,即可进入唤醒 ISR。因此,在唤醒并处于运行模式后,如果您调用平台函数来启用唤醒中断(为 WKPU_IRQn 配置 NVIC_ISER),则您的程序将跳转到唤醒中断函数。 S32K3 仅支持两种模式:运行和待机。 但是,唤醒行为有所不同,因为 S32K3 可以选择正常待机退出或快速待机退出: RESET 和正常待机退出将执行 HSE sBAF 初始化代码和 HSE_FW 验证,而快速待机退出将跳过此步骤以节省时间,并启动到用户定义的地址。有关更多详细信息,请参阅 S32K3XX 参考手册中的图 176 (上电顺序)。 我建议查阅S32K3 电源管理单元 AN 和演示中的低功耗管理文档。 您还可以参考最新示例: [RTD600 MCAL & IP] S32K3 低功耗管理 AN 和演示。 此致, 朱利安 Re: S32K3: WKPU Wake-Up Interrupt Behaviour During Sleep Mode 嗨@Dia , 当收到外部 WKPU 中断时,唤醒后是否应自动调用配置的回调函数? 调用中断初始化后,将进入 WKPU_EXT_IRQ_SINGLE_ISR() 程序。如果需要使用回调函数,可以在调用中断初始化之前添加以下代码行: Wkpu_Ip_u32ChState[0].chInit = TRUE; Wkpu_Ip_u32ChState[0].notificationEnable = TRUE; Wkpu_Ip_u32ChState[0].WkpuChannelNotification = Wkpu_Callback; IntCtrl_Ip_Init(&IntCtrlConfig_0); ISR 执行完毕后,将进入 WKPU 回调。 或者,WKPU 是否仅在外部源配置为 WKPU 引脚的输入时才会产生唤醒事件,我是否需要将 PTB2 配置为 EIRQ 引脚并使用 WKPU 驱动程序作为外设? 这也没错。您可以使用回调配置来了解在 Standby 之前是否调用了 WKPU 请求。 如果需要回调,是否需要其他配置(例如,NVIC、中断路由、WKPU 设置或模式相关的限制)? 请参阅第一个回复。 能否在 MCU 退出待机状态(唤醒)后立即停止它,并在 WKPU_EXT_IRQ_SINGLE_ISR 内部设置断点,看看 MCU 是否会跳转到该断点? 此致, 朱利安
View full article
MCXC242VFMとMCXC244VFMのピン配置の違い こんにちは、 MCXC242VFMチップで基板を設計していますが、もしフラッシュやRAMが増えた場合に備えて、MCXC244VFMとピン同士で互換性のあるものにしたいと思っています。 MCUXpressoの設定ツールを見ると、MCXC242VFMとMCXC244VFMでいくつかのピンが異なるようですが、ピン配置の違いを詳細に説明したドキュメントは見つかりません。NXPのウェブサイトで調べられる唯一の情報は、製品選択ツールによるとMCXC242VFMはI2SがなくGPIOが24個と報告されているのに対し、MCXC244VFMはI2Sが1つ、GPIOが23個あるということです。私のプロジェクトでは、I2Sには興味がありません。 この2つのチップのピン配置とピン割り当ての違いを明確に記載した文書を誰か教えていただけませんか? 敬具 ミケーレ・ペルラ ボード設計 MCX C パッケージとIO|GPIO Re: MCXC242VFM vs MCXC244VFM pinout differences こんにちは、 @MichelePerla さん MCXC242VFMとMCXC244VFMの両方が32-QFNパッケージで利用可能ですが、完全にピンツーピン互換であるとは限りません。MCX C24XおよびMCX C44Xのリファレンスマニュアルにあるピン割り当て表を比較してください。 特に、両デバイス間ではいくつかのピン配置が異なっている。例えば、ピン5はMCXC242VFMにUSB_VDD、VOUT33はMCXC244VFMに、ピン6はMCXC242VFMのPTE16ですが、MCXC244VFMのVREGINです。ピン9にもアナログ/リファレンス関連の異なる定義があります。したがって、基板が両方のデバイスをサポートすることを意図している場合、回路図やPCB設計でこれらのピンを慎重に確認する必要があります。 MCXC242 RM: MCX C24X サブファミリ参照マニュアル MCXC244 RM: MCX C44X サブファミリ参照マニュアル お役に立てば幸いです。 BR アリス
View full article
PMIC PF8200 I2C寄存器默认值/RESET值 我正在使用采用 OTP 配置的 PF8200。 我需要通过 SCFW 将一些寄存器加载新值,以更改 PMIC 配置。 未被 OTP 值加载的寄存器位在数据手册中没有指定默认值。 这些值决定了加载 OTP 尚未加载的所有寄存器是否有用。 谢谢; Re: PMIC PF8200 I2C register default/reset values 感谢您的快速回复。 我没有找到任何关于它们上电后默认值的信息。 请问我可以在哪里找到这些信息? Re: PMIC PF8200 I2C register default/reset values 你好, 上电后,未从 OTP 加载的寄存器或位将被初始化为其默认值。因此,除非您需要与默认设置不同的值,否则无需通过 SCFW 配置所有非 OTP 寄存器。 要确定是否需要额外的初始化,请将您期望的配置与默认寄存器值进行比较。 请参阅PF82 系列 I2C 寄存器映射表 希望这能帮到你! Re: PMIC PF8200 I2C register default/reset values 请问您对哪些注册表感兴趣? Re: PMIC PF8200 I2C register default/reset values 例如,寄存器 05 INT_MASK_1。 但所有寄存器均指定为 OFF_TOGGLE。 谢谢。
View full article
RDDRONE-BMS772开发板配件 RDDRONE-BMS772开发板配件 抱歉,你没听懂我的意思。我目前的研究是关于电池状态估计,这需要测量真实电池的电压、电流和温度数据。因此,我不需要电池模拟器;我需要的是真正的电池。所以,我需要一块与我的开发板兼容的电池,以及一个特定型号的配套电池充电器。另外,链接中提到的 PEMicro 适配器和 SEGGER J-Link Mini 调试器是调试或编程开发板所必需的硬件吗?开发板能否直接连接到电脑进行调试和编程?这些适配器和调试器在市场上可以买到吗?此外,除了您提到的硬件之外,开发板是否还有其他必要的硬件元器件?如果是,请列出详细的配件类别及其对应的型号。非常感谢您对这些问题的详细解答。 抱歉,你没明白我的意思,我目前的研究是关于电池状态估计的,需要测量真实电池的电压和温度数据,所以我不需要电池模拟器,我需要真实的电池,所以我需要改装开发板的电池和对应电池充电器的具体型号;以及那个链接里提到的PEMicro适配器以及SEGGER J-Link迷你调试器是开发板或者烧录算法必须的硬件吗?开发板不能直接连接到电脑上进行调试和烧录程序吗?这些调试器和调试器在可以买到吗?还有,开发板除了你提到的这几个硬件以外还必须硬件吗?如果有的话请帮我列出详细的配件类别及其对应的型号;请您详细解答一下这些疑问,万分感谢。 Re: RDDRONE-BMS772 Development Board Accessories RDDRONE-BMS772开发板配件 亲爱的 Fan007, 对于电池状态估计研究,RDDRONE-BMS772 支持真正的 3S 至 6S 锂离子/锂聚合物电池组(6 V 至 26 V),并且不需要特定的电池型号。所选电池必须包含电池平衡连接器。 需要使用与所选电池化学成分和电芯数量兼容的充电器。RDDRONE-BMS772 无需专用的 电池管理系统 通信接口,因为必要时它可以断开充电路径。 对于固件开发和调试,NXP 建议使用外部 SWD 调试器,例如 PEMicro Universal Multilink 或 SEGGER J-Link Mini。RDDRONE-BMS772 没有板载 USB 调试接口,因此需要使用外部调试器。这些调试器在市场上均有销售。 对于电池特性分析和 SOC/SOH 算法开发,强烈建议使用可编程电子负载 (E-load) 进行受控充放电测试。   最诚挚的问候, 约瑟夫
View full article
#S32K312 IO input config I want to used LPUART0 RX,need config IMCR[699],but spec only IMCR[473],So ,what should I do ? Re: #S32K312 IO input config Hi @joshua9264  It is noted in Section 10.1.2 of the S32K3xx Reference Manual, Rev. 12, that: "IMCRs defined in the attached IOMUX file have an offset of 512 with respect to the IMCR number defined in SIUL2 memory map section." To help clarify how the offset is applied, an example is also provided in Section 4.4.3 of the RM. BR, VaneB Re: #S32K312 IO input config yes,I found it. thank you
View full article
i.MX95 是否支持 LPDDR5X 内存? i.MX95 是否支持 LPDDR5X 内存? 如果 MR8[1:0]=01 或 MR5 ID 不在您的支持列表中 i.MX95 如何检查是否受支持?查看MR登记册? Re: Does i.MX95 support LPDDR5X memory? 感谢您快速提交申请。 Re: Does i.MX95 support LPDDR5X memory? 正如你所说,“MR8[1:0] = 01 表示该设备仅支持 LPDDR5X”。 MR8[1:0]=00 支持 LPDDR5,MR8[1:0]=01 支持 LPDDR5x。 那么 MR8[1:0]=?? 应该支持 LPDDR5 和 LPDDR5x 吗? Re: Does i.MX95 support LPDDR5X memory? 是的,i.MX95 可以与许多 LPDDR5X 设备配合使用,但前提是这些设备也支持 LPDDR5 向下兼容模式。 i.MX95 不支持仅支持 LPDDR5X 的设备。 因此,检查内存是否受支持不仅仅是查看 MR8[1:0] 或 MR5 厂商 ID 的问题。 MR8[1:0] = 01 表示该设备仅支持 LPDDR5X 内存。 → 将其视为 不支持 对于 i.MX95,因为 NXP 表示不能使用仅支持 LPDDR5X 的设备。 MR5 制造商/设备 ID 不在 NXP 的验证列表中 → 是 未经恩智浦验证 但这本身并不等同于“不可能”。您仍然需要从内存数据手册中确认该器件是否支持 LPDDR5 模式,并符合支持的密度/组织/时序约束,然后在电路板设计中进行验证。
View full article
i.MX6ULLの6.12カーネルにおけるイーサネットクロックバグ デバイスツリーの例は、6.12のハードコードで、このバグを修正する代わりにイーサネット物理を使いました。NXP 5.15カーネルには存在しませんでした。 最終的にパッチを作成することになったのは、fecモジュールで不具合が生じているPHY検出の柔軟性をカーネルに求めたかったからです。このパッチにより、デバイスツリー内の回避ではなく、ドライバがロードされた際にphyレジスタが読み込まれるようになっています。 On i.MX6UL boards that hang both RMII PHYs on FEC2's MDIO bus, PHY@0 uses the FEC1 (ENET1) RMII reference clock. Kernel 6.12 routes that clock through ENET1_REF_SEL, which may not be active when FEC2 reads PHY@0's ID during of_mdiobus_register(), yielding a bogus ID (0x01080108) and binding the generic PHY driver. Briefly enable FEC1's enet_clk_ref (looked up from DT, not via probe defer) around of_mdiobus_register() so the PHY ID read succeeds without changing FEC probe order and breaking FEC_QUIRK_SINGLE_MDIO. --- drivers/net/ethernet/freescale/fec_main.c | 59 +++++++++++++++++++++++ 1 file changed, 59 insertions(+) diff --git a/drivers/net/ethernet/freescale/fec_main.c b/drivers/net/ethernet/freescale/fec_main.c index 811a66062..46f37be0c 100644 --- a/drivers/net/ethernet/freescale/fec_main.c +++ b/drivers/net/ethernet/freescale/fec_main.c @@ -2540,6 +2540,39 @@ static int fec_enet_mii_probe(struct net_device *ndev) return 0; } +static bool fec_enet_mdio_has_phy_addr0(struct device_node *mdio) +{ + struct device_node *child; + u32 reg; + + for_each_available_child_of_node(mdio, child) { + if (of_property_read_u32(child, "reg", ®)) + continue; + if (reg == 0) { + of_node_put(child); + return true; + } + } + return false; +} + +static struct clk *fec_enet_get_rmii_master_refclk(void) +{ + struct device_node *np = NULL; + struct clk *clk; + + while ((np = of_find_compatible_node(np, NULL, "fsl,imx6ul-fec"))) { + if (of_get_child_by_name(np, "mdio")) { + of_node_put(np); + continue; + } + clk = of_clk_get_by_name(np, "enet_clk_ref"); + of_node_put(np); + return clk; + } + return NULL; +} + static int fec_enet_mii_init(struct platform_device *pdev) { static struct mii_bus *fec0_mii_bus; @@ -2553,6 +2586,8 @@ static int fec_enet_mii_init(struct platform_device *pdev) u32 mii_speed, holdtime; u32 bus_freq; int addr; + struct clk *rmii_master_refclk = NULL; + bool peer_ref_enabled = false; /* * The i.MX28 dual fec interfaces are not equal. @@ -2662,7 +2697,26 @@ static int fec_enet_mii_init(struct platform_device *pdev) fep->mii_bus->priv = fep; fep->mii_bus->parent = &pdev->dev; + if (node && fec_enet_mdio_has_phy_addr0(node)) { + rmii_master_refclk = fec_enet_get_rmii_master_refclk(); + if (IS_ERR(rmii_master_refclk)) { + err = PTR_ERR(rmii_master_refclk); + goto err_out_free_mdiobus; + } + if (rmii_master_refclk) { + err = clk_prepare_enable(rmii_master_refclk); + if (err) + goto err_out_free_mdiobus; + peer_ref_enabled = true; + usleep_range(100, 200); + } + } + err = of_mdiobus_register(fep->mii_bus, node); + if (peer_ref_enabled) + clk_disable_unprepare(rmii_master_refclk); + if (!IS_ERR_OR_NULL(rmii_master_refclk)) + clk_put(rmii_master_refclk); if (err) goto err_out_free_mdiobus; of_node_put(node); Re: i.MX6ULL Ethernet Clock Bug in 6.12 kernel こんにちは、 分析結果とパッチを共有していただきありがとうございます。 NXP EVKボードでこれを検証できましたか? よろしくお願いいたします。 Re: i.MX6ULL Ethernet Clock Bug in 6.12 kernel デバイスツリーの変更を見れば、新しいFECドライバが手抜きし、クロックがなくなり、物理レジスタが最初に読み取れないことがわかります。PHY に複数のベンダーを使用する予定がない場合は、これで問題ありません。互換性のある行は、クロック信号がない場合に不正な値を持つPHYレジスタを指定するために必要です。 https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/arch/arm/boot/dts/nxp/imx/imx6ul-14x14-evk.dtsi#L205 古いカーネル(デバイスツリーの起源)では、phy の互換性ラインは存在しませんでした。この修正により、物理を読み取る前にクロックをオンにしてレジスタを正しく読み取ることが可能になり、互換性のあるラインは不要になります。以前のデバイスツリーにはなかったためです。 https://github.com/nxp-imx/linux-imx/blob/lf-5.4.y/arch/arm/boot/dts/imx6ul-14x14-evk.dtsi#L224 自社の基板の動作確認に追われているため、御社の基板をテストする時間がありませんでした。これはカーネルの退行だと考えています。
View full article
RDDRONE-BMS772 開発ボード アクセサリ RDDRONE-BMS772开发板配件 申し訳ありません、私の言っていることが伝わらなかったようですね。現在私が取り組んでいる研究は、バッテリーの状態推定に関するもので、そのためには実際のバッテリーの電圧、電流、温度のデータを測定する必要があります。したがって、バッテリーシミュレータは必要ありません。本物のバッテリーが必要だ。そこで、開発ボードに対応したバッテリーと対応するバッテリー・チャージャの特定モデルが必要です。また、PEMicroアダプターやSEGGER J-Link Miniデバッガは、デバッグや開発ボードのプログラミングに必要なハードウェアにリンクに記載されていますか?開発ボードを直接コンピュータに接続してデバッグやプログラミングはできないのでしょうか?これらのアダプターやデバッガはマーケットで入手可能ですか?さらに、あなたが挙げたハードウェア以外に、開発ボードに必要な他のハードウェアコンポーネントはありますか?もしそうであれば、詳細なアクセサリーカテゴリーとその対応モデルを記載してください。これらの質問に詳細なご回答をいただき、誠にありがとうございました。 注意、私たちの意思は理解していません、私たちの現在の研究は電池の状態に関するものであり、実際の電池の電圧と温度のデータを測定する必要があるため、電池モジュールは必要ありません、私たちは必要としていますこれは真の電池であるため、適切なパネルの電池と電池充電器の特定の型名が必要です。また、ここで言及されている PEMicro アダプターと SEGGER も必要です。 Jリンクミニエディタは公開パネルまたは計算法に必須のハードウェアですか? 公開パネルに直接接続することはできませんこれらのアダプターとコントローラーは、市街にある場合もありますか?そうですね、公開パネルには、上記のハードウェアのほかに、必須のハードウェアもありますか?私は、詳細なアクセサリの種類とそれに対応する型名を列挙しました。これらの疑問を、時間とともに詳しく解決していきます。 Re: RDDRONE-BMS772 Development Board Accessories RDDRONE-BMS772开发板配件 Fan007様へ バッテリー状態推定研究のために、RDDRONE-BMS772は実際の3Sから6Sのリチウムイオン/リチウムポバッテリーパック(6Vから26V)をサポートしており、特定のバッテリーモデルを必要としません。選択するバッテリーには、セルバランスコネクタが含まれている必要があります。 選択したバッテリーの種類とセル数に対応した充電器が必要です。RDDRONE-BMS772は必要に応じて充電経路を切断できるため、専用のBMS通信インターフェースは必要ありません。 ファームウェアの開発およびデバッグには、PEMicro Universal MultilinkやSEGGER J-Link Miniなどの外部SWDデバッガの使用をNXPは推奨します。RDDRONE-BMS772にはオンボードUSBデバッグインターフェースが搭載されていないため、外部デバッガが必要です。これらのデバッガーは市販されている。 バッテリーの特性評価やSOC/SOHアルゴリズムの開発においては、制御された充放電試験を実施するために、プログラム可能な電子負荷(E-load)の使用を強く推奨します。   敬具、 ヨゼフ
View full article
PN7642 PN7642 GPT 是否支持 GPIO 引脚上的硬件输入捕获?如果可以,哪些GPIO可以连接到GPT捕获通道?如果不是,那么对于 125 kHz RFID 处理,推荐的 ASK/FSK 边沿时间戳标记方法是什么? Re: pn7642 你好@AlexPI 希望你一切都好。 通用定时器可能不支持此功能。或许您可以考虑使用 SCTimer/PWM 模块;有关此模块的更多信息,请参阅安全用户手册(需要签署 NDA,并且必须通过安全访问权限 | NXP 半导体申请)。 问候, 爱德华多。
View full article