imx93のTPM EXTCLK ALT機能でサポートされる最大パルス周波数 こんにちは、 TPM EXTCLK(tpm6)がサポートする最大パルス周波数を教えていただけますか。EXTCLK)IMX93プロセッサのピンについて? よろしくお願いいたします。 アヌシュリー Re: Maxmimum pulse frequency supported by TPM EXTCLK ALT function in imx93 i.MX93のTPM6 EXTCLK制限は、単体パッドの最大値として規定されているのではなく、TPMカウンタクロックを基準として規定されています。入力は使用前に同期されるため、外部クロックソースはTPMカウンタクロック周波数の半分未満でなければなりません。 tpm6_clk_root の場合、i.MX93 クロック ルート テーブルには最大周波数83.33 MHzが記載されています。したがって、TPM6がその最大速度でクロックされている場合、それがtpm6の実用的な上限となります。EXTCLKパルスは以下の通りです: TPM制御レジスタは、TPM6がEXTCLKの立ち上がりエッジ、または両方のエッジでカウントできることを確認し、信号はTPMカウンタークロックに同期されています。また、EXTCLKを選択した場合でも、TPMプリスケーラは引き続き使用されることに注意してください。 TPM6カウンタクロックが最大83.33MHzの場合にのみ<41.7MHzを使用し、それ以外の場合はEXTCLK < TPMカウンタクロック/2を使用します。

LPC55S69でUSB HS PLLがロックしない 私はLPCシリーズのマイクロコントローラを用いた初めてのUSB対応製品に取り組んでおり、PHYを直接扱うのはこれが初めてです。これはカスタム基板上で、USB1高速USB接続を使用しています。 現在、dev_cdc_vcom_bm SDKの例を自分のデバイスで動かそうとしています(LPCXpresso55S69の開発ボードでテストした後です)。私のカスタム基板の明らかな違いは、16MHzの水晶発振子ではなく、20MHzの水晶発振子が搭載されている点です。 最初の問題として、PLL_SICレジスタがPLL_LOCKを0と表示しているため、PLLがロックされていないことが分かりました。USBクロック、USB PLL電源、およびUSB PLL有効化が有効になっています。クロック分周器は、20MHzクロックの場合、24で分周するように設定されています（値4）。PLL_PREDIV = 0。USB1_3V3は3.299Vと安定しているので、入力電圧は問題なさそうです。 もう一つの潜在的な問題点は、20MHzの水晶発振器ではなく、20MHzの発振器を使用していることです。別のThreadでそれが問題だと見かけましたが、それはKinetisの部品で、同じIPかどうかはわかりません。たとえそうだとしても、それが論点ずらしだったとしても驚かないだろう。 添付はデバイスの回路図ですが、今回の場合はそれが問題になるはずです。 PLLをロックさせるために、次にどこを調べれば良いか、何か考えはありますか？ LPC55xx Re: USB HS PLL not Locking on LPC55S69 こんにちは、 @martinjaymckee さん。 回路図を見ると、LPC55S69のXTAL32M_PピンはECS-2520MVLC-200-CN発振器の出力から駆動されていますが、XTAL32M_Nは接続されていません。 LPC55S69上のUSB HS PLLは、システム発振器ブロックから基準信号を取得します。SDKの例は通常、結晶がXTAL32M_PとXTAL32M_Nに接続されていることを前提としています。 水晶発振器の代わりに外部クロック源を使用する場合は、発振器ブロックの設定を異なるものにする必要があります。 BR ハリー Re: USB HS PLL not Locking on LPC55S69 なるほど、それはもっともだ。XO32Mはバッファバイパスを使用するように設定済みです。メインクロックPLLが正しい発振器入力を使用していることを確認しました。 USB PLLを動作させるために、XO32Mクロックブロックで他に設定を変更する必要はありますか？

imx93 中 TPM EXTCLK ALT 功能支持的最大脉冲频率 你好， 请问imx93处理器中TPM EXTCLK（tpm6.EXTCLK）引脚支持的最大脉冲频率是多少？ 问候， 阿努什里 Re: Maxmimum pulse frequency supported by TPM EXTCLK ALT function in imx93 i.MX93 上的 TPM6 EXTCLK 限制不是作为独立的焊盘最大值给出的；它是相对于 TPM 计数器时钟指定的：外部时钟源必须小于 TPM 计数器时钟频率的一半，因为输入在使用前是同步的。 对于 tpm6_clk_root，i.MX93 时钟根表列出了最大频率为83.33 MHz 。因此，如果 TPM6 以最大时钟频率运行，则 tpm6.EXTCLK 脉冲的实际上限为： TPM 控制寄存器确认 TPM6 可以对 EXTCLK 的上升沿或两个上升沿进行计数，该信号与 TPM 计数器时钟同步。另请注意，选择 EXTCLK 时仍会使用 TPM 预分频器。 仅当 TPM6 计数器时钟达到其最大值 83.33 MHz 时才使用<41.7 MHz ；否则使用EXTCLK < TPM 计数器时钟 / 2 。

FRDM-K64FでMCUxpresso 25.6を使用した場合、SDカードのシンボルが未定義になる こんにちは、 SDカードソフトがうまく動かずに困っています。 必要なのは、いくつかのアイテムを電源を入れるだけで、SDカードの他のアクティブなマネジメントは不要です。ただ、後でログが必要になるかもしれませんが... データ型sd_card_tを使用しようとしていますが、「不明な型名」エラーが発生します。 以前にfsl_sd.hを含めましたそして fsl_sdhc.h。しかし、そうすると、どちらの場合でも多くの関数に対して複数定義のメッセージが表示されます。だから、fsl_sd.h.は必要ないと思った。SDKには含まれていないので、元の複数定義エラーはGitHubから両方ダウンロードしました。fsl_sdhc.h があります。SDKからも「未知型名」のメッセージが出続けています。言うまでもなく、SDカードのサンプルは非常に使いづらいと感じています！ どんなご支援でも大変ありがたく思います！ Re: Undefined SD Card symbols using MCUxpresso 25.6 on FRDM-K64F こんにちは、 @ve3id さん。 投稿ありがとうございます。 プロジェクト内のSDKコンポーネントを管理し、ドライバを追加してください。> SDHCとミドルウェア>記憶->SDMMC Stack->SD sdcard_polling例では以下の構成要素が含まれています。 「SDK コンポーネント管理」に入るには、プロジェクトを右クリックして「SDK Management -> SDK Components 管理」に行く必要があります これで問題が解決するかどうか教えてください。 Re: Undefined SD Card symbols using MCUxpresso 25.6 on FRDM-K64F 迅速な返信ありがとう、カルロス。でももう返信は済ませたので、他に何かあるかもしれませんね?これがSDマネジメントのための私の窓口です: Re: Undefined SD Card symbols using MCUxpresso 25.6 on FRDM-K64F 私はSDK_2.11.0_FRDM -K64Fを使用しています。 削除して「ダウンロード・インストールsdks」タブを使って同じバージョンの新しいものをビルド・ダウンロードしましたが、同じ問題が起きました。 よろしくお願いします。 ナイジェル Re: Undefined SD Card symbols using MCUxpresso 25.6 on FRDM-K64F こんにちは、 @ve3id さん。 ご説明ありがとうございます。 どのSDKバージョンを使っているのか教えていただけますか? バージョン2.11.0で試してみましたが、私の環境では再現できませんでした。

USB HS PLL not Locking on LPC55S69 I am working on my first USB enabled product with an LPC series microcontroller, and it is the first time that I have worked with the PHY directly. This is on a custom board, using the USB1 high-speed USB connection. I am currently trying to get the dev_cdc_vcom_bm SDK example working on my device (after testing it on the LPCXpresso55S69 dev board). The obvious difference on my custom board is that it has a 20MHz crystal mounted rather than 16MHz.  I have tracked down, as my first problem, that the PLL_SIC register is showing PLL_LOCK as 0, so the PLL is not locking. USB clock, USB PLL power, and USB PLL enable are enabled. The clock divisor is set for divide by 24 (value4) for the 20MHz clock. PLL_PREDIV = 0. USB1_3V3 is reading a solid 3.299v, so the input voltage seems fine. One other potential issue is that I'm using a 20MHz oscillator and not a 20MHz crystal. I saw another thread where that was the issue, but it was on a Kinetis part, and I'm not sure it's the same IP. Even if it is, I wouldn't be surprised if that was a red herring. Attached is the schematic of the device, though that shouldn't be the issue in this case. Any thoughts about where to look next as far as getting the PLL to lock?  LPC55xx Re: USB HS PLL not Locking on LPC55S69 Hi @martinjaymckee  Looking at your schematic, the LPC55S69 XTAL32M_P pin is driven from an ECS-2520MVLC-200-CN oscillator output, while XTAL32M_N is left unconnected. The USB HS PLL on LPC55S69 derives its reference from the system oscillator block. The SDK examples typically assume a crystal connected between XTAL32M_P and XTAL32M_N. When using an external clock source instead of a crystal, the oscillator block should be configured differently. BR Harry Re: USB HS PLL not Locking on LPC55S69 Okay, that's fair. I do have XO32M configured to use use the buffer bypass. And I have verified that the main clock PLL is using the correct oscillator input. Are there other configurations that I need too change on the XO32M clock block to make the USB PLL work?

LPC55S69上的USB HS PLL无法锁定 我正在开发我的第一个采用 LPC 系列微控制器的 USB 产品，这也是我第一次直接操作 PHY。这是在定制电路板上，使用 USB1 高速 USB 连接。 我目前正在尝试让 dev_cdc_vcom_bm SDK 示例在我的设备上运行（在 LPCXpresso55S69 开发板上测试之后）。我的定制电路板最明显的区别在于它安装的是 20MHz 晶振而不是 16MHz 晶振。 我找到的第一个问题是 PLL_SIC 寄存器显示 PLL_LOCK 为 0，因此 PLL 没有锁定。USB时钟、USB PLL电源和USB PLL使能已启用。时钟分频器设置为 24 分频（值 4），用于 20MHz 时钟。PLL_PREDIV = 0。USB1_3V3 读取到稳定的 3.299v，因此输入电压似乎正常。 另一个潜在的问题是，我使用的是 20MHz 振荡器，而不是 20MHz 晶体振荡器。我看到另一个帖子也遇到了同样的问题，但那是 Kinetis 的一个部件，我不确定是不是同一个 IP。即便如此，如果这只是个转移视线的伎俩，我也不会感到惊讶。 附件是该设备的原理图，不过这应该不是问题所在。 关于如何使PLL锁定，您有什么下一步的考虑方向吗？ LPC55xx Re: USB HS PLL not Locking on LPC55S69 嗨@martinjaymckee 从你的原理图来看，LPC55S69 XTAL32M_P 引脚由 ECS-2520MVLC-200-CN 振荡器输出驱动，而 XTAL32M_N 引脚则未连接。 LPC55S69 上的 USB HS PLL 的参考信号来自系统振荡器模块。SDK 示例通常假设 XTAL32M_P 和 XTAL32M_N 之间连接有晶体。 当使用外部时钟源而不是晶体时，振荡器模块的配置方式应该有所不同。 BR 哈里 Re: USB HS PLL not Locking on LPC55S69 好吧，这很合理。我已经将 XO32M 配置为使用缓冲区旁路。我已经确认主时钟PLL使用的是正确的振荡器输入。 我还需要更改 XO32M 时钟模块的其他配置才能使 USB PLL 工作吗？

Maxmimum pulse frequency supported by TPM EXTCLK ALT function in imx93 Hi, Could you please let me know the maximum pulse frequency supported by  TPM EXTCLK (tpm6.EXTCLK) pins in imx93 processor? Regards, Anushree Re: Maxmimum pulse frequency supported by TPM EXTCLK ALT function in imx93 The TPM6 EXTCLK limit on i.MX93 is not given as a standalone pad maximum; it is specified relative to the TPM counter clock: the external clock source must be less than half of the TPM counter clock frequency because the input is synchronized before use. For tpm6_clk_root , the i.MX93 clock root table lists a maximum frequency of 83.33 MHz . So, if TPM6 is clocked at that maximum rate, the practical upper limit for tpm6.EXTCLK pulses is: The TPM control register confirms that TPM6 can count on the rising edge of EXTCLK , or on both edges, with the signal synchronized to the TPM counter clock. Also note that the TPM prescaler is still used when EXTCLK is selected. Use <41.7 MHz only when the TPM6 counter clock is at its 83.33 MHz maximum; otherwise use EXTCLK < TPM counter clock / 2 .

SJA1105 SGMII driver Petalinux 2020.1 Hi everyone, I am currently working with PetaLinux 2020.1 and an SJA1105SEL switch, and I would like to know whether SGMII is supported in this software release. From what I have seen so far, I am not sure if the SGMII interface is supported by the driver available in PetaLinux 2020.1, or if support was added in a later Linux kernel / driver version. Could anyone clarify: Is it possible to use the SGMII port of the SJA1105SEL when running PetaLinux 2020.1  or it is needed a patch code? Does the SJA1105 driver included with that release support SGMII operation? If SGMII is not supported in PetaLinux 2020.1, in which Linux kernel version (or PetaLinux release) was support for SGMII added to the sja1105 driver? Any information, references to patches, commits, or documentation would be greatly appreciated. Thanks in advance! Linux Re: SJA1105 SGMII driver Petalinux 2020.1 Hello, Which processor are you using?  Re: SJA1105 SGMII driver Petalinux 2020.1 I am using a Xilinx Zynq UltraScale+ MPSoC with PetaLinux 2022.2. The SJA1105SEL is connected through an SGMII interface. My question is whether SGMII is supported by the sja1105 driver included in PetaLinux 2022.1, or if support was added in a later kernel/driver version.

S32K358 multi core data sharing Hello , I am trying to use shared memory in s32k358 multi core. I am following user define example,  When i try to assign some value in buzzer_state_shared_data_U32 ( currently only core 0 is accessing this memory), core 0 is hanging and swt resetting the controller. But when i flash the code in debug flash, its running properly. With power on reset, core 0 is hanging.  Why its running properly in when flashing and not running in power off and on. Re: S32K358 multi core data sharing Hello @Julián_AragónM , Thank you for your quick response, I check the startup files, SRAM Init is happening. I have attached my startup files and linker files. Please support me to resolve this issue Re: S32K358 multi core data sharing Hello @nirmal_masilamani, But when i flash the code in debug flash, its running properly. With power on reset, core 0 is hanging.  This is most likely caused by ECC RAM error. Usually, debuggers initialize the ECC on volatile memories, however, when powering on and off, debugger does not initialize RAM, and hardfault occurs when trying to access memory. This is usually done in the startup code, before main. The section should be also configured as non-cacheable. Regarding your second issue: but when i try to access it from timer ISR or OS task, core 0 going to hardfault. You can try to trace back your hardfault. Halt the core in the HardFault_Handler(), and find the SP value in the core registers: How To Debug A Fault Exception On ARM Cortex-M(V7M) MCU(S32K3XX). Best regards, Julián Re: S32K358 multi core data sharing Hello, When i access shared memory in main(), its working fine even in power off and on, but when i try to access it from timer ISR or OS task, core 0 going to hardfault. Please support me in this. Re: S32K358 multi core data sharing Hello @Julián_AragónM , Please support on this query. What i am missing here? Re: S32K358 multi core data sharing Hello @nirmal_masilamani, Are you able to access shared memory in main() after POR reset without debugger? Was the issue RAM initialization? but when i try to access it from timer ISR or OS task, core 0 going to hardfault. Were you able to identify the fault type as I mentioned in my previous reply? Have you also made sure the variable is placed in a non-cacheable area, or the cache is disabled? As suggestions: Keep volatile on core1Status and use __DMB()/__DSB() barriers on both the read (Core0) and write (Core1) sides. Your issue could also be caused by MPU configuration, if MPU_ENABLE is defined, please call the MPU config before any ISR or OS task starts executing. You can refer to the following links: Arm Cortex-M7 Devices Generic User Guide r1p2 & AN14715: S32K3XX Hardware Resource Isolation and Protection. Best regards, Julián Re: S32K358 multi core data sharing Hello @Julián_AragónM , Thank you for your response, Unfortunately, i was unable to continue on this, I will check your points.

在基于 MC9S12X256 16 位处理器的 SCI 系统上实现 I2C MC9S12XS256 微控制器没有专用的 I2C 端口，但是 SCI 子系统能否用于与 I2C 显示器或类似配件通信？ Re: implementing I2c on the sci system on an MC9S12X256 16 BIT I2C 无法与 SCI/LIN 直接通信，因为它们的硬件引脚定义不同。 如果必须使用 I2C 通信，则可能需要使用网关来传输协议（例如 MC9S12）。 Re: implementing I2c on the sci system on an MC9S12X256 16 BIT 嗨@fluffyflex ， 它只能通过GPIO进行模拟： https://www.nxp.com/docs/en/application-note/AN5264.pdf https://www.nxp.com/docs/en/application-note-software/AN5264SW.zip 此致， 丹尼尔 Re: implementing I2c on the sci system on an MC9S12X256 16 BIT 谢谢你提供的信息！我会利用这些信息来实现模拟I2C。 此致

SJA1105 SGMII 驱动程序 Petalinux 2020.1 大家好， 我目前正在使用PetaLinux 2020.1和SJA1105SEL交换机，我想知道此软件版本是否支持 SGMII 。 就我目前所见，我不确定 PetaLinux 2020.1 中提供的驱动程序是否支持 SGMII 接口，或者是否在后来的 Linux 内核/驱动程序版本中添加了支持。 请问有人能解释一下吗？ 运行PetaLinux 2020.1时是否可以使用 SJA1105SEL 的SGMII 端口，还是需要补丁代码？ 该版本中包含的 SJA1105 驱动程序是否支持 SGMII 操作？ 如果 PetaLinux 2020.1 不支持 SGMII，那么在哪个 Linux 内核版本（或 PetaLinux 版本）中， sja1105驱动程序添加了对 SGMII 的支持？ 任何信息、补丁、提交记录或文档的参考资料都将不胜感激。 提前感谢！ Linux Re: SJA1105 SGMII driver Petalinux 2020.1 你好， 你使用的是哪款处理器？ Re: SJA1105 SGMII driver Petalinux 2020.1 我使用的是搭载 PetaLinux 2022.2 的 Xilinx Zynq UltraScale+ MPSoC。SJA1105SEL 通过 SGMII 接口连接。我的问题是，SGMII 是否受 PetaLinux 2022.1 中包含的 sja1105 驱动程序支持，或者是否在后续的内核/驱动程序版本中添加了支持。

S32K358 多核数据共享 你好 ， 我正在尝试在 s32k358 多核处理器中使用共享内存。 我正在学习用户自定义示例， 当我尝试在buzzer_state_shared_data_U32 中赋值时（目前只有核心 0 访问此内存），核心 0 挂起并 swt 重置控制器。 但是当我把代码烧录到调试闪存中时，它运行正常。上电复位后，核心 0 卡住。 为什么刷机时运行正常，而断电重启后却无法运行？ Re: S32K358 multi core data sharing 你好@Julián_AragónM ， 感谢您的快速回复。 我检查了启动文件，SRAM 初始化正在进行。 我已附上启动文件和链接器文件。请协助我解决这个问题。 Re: S32K358 multi core data sharing 你好@nirmal_masilamani ， 但是当我把代码烧录到调试闪存中时，它运行正常。上电复位后，核心 0 卡住。 这很可能是由ECC RAM错误引起的。通常情况下，调试器会在易失性存储器上初始化 ECC，但是，在开机和关机时，调试器不会初始化 RAM，因此在尝试访问内存时会发生硬故障。 这通常是在启动代码中，在 main 函数之前完成的。 该部分还应配置为不可缓存。 关于你的第二个问题：但是当我尝试从定时器中断服务例程或操作系统任务访问它时，核心 0 会发生硬故障。 您可以尝试追溯硬故障。在 HardFault_Handler() 中停止内核，并在内核寄存器中找到 SP 值：如何调试 ARM Cortex-M(V7M) MCU(S32K3XX) 上的故障异常。 此致， 朱利安 Re: S32K358 multi core data sharing 你好， 当我在 main() 中访问共享内存时，即使在断电重启后也能正常工作，但是当我尝试从定时器中断服务例程或操作系统任务中访问它时，核心 0 会发生硬故障。 请支持我。 Re: S32K358 multi core data sharing 你好@Julián_AragónM ， 请协助解答此问题。我到底漏掉了什么？ Re: S32K358 multi core data sharing 你好@nirmal_masilamani ， 在不使用调试器的情况下，能否在 POR RESET 后通过 main() 函数访问共享内存？问题是否出在内存初始化上？ 但是当我尝试从定时器中断服务例程或操作系统任务访问它时，核心 0 会发生硬故障。 您是否能够像我上次回复中提到的那样，确定故障类型？ 您是否也确保将变量放置在不可缓存的区域中，或者禁用了缓存？ 建议如下： 对 core1Status 保持 volatile 状态，并在读取（Core0）和写入（Core1）两侧使用__DMB()/__ DSB() 屏障。 您的问题也可能是由 MPU 配置引起的，如果定义了 MPU_ENABLE，请在任何 ISR 或 OS 任务开始执行之前调用 MPU 配置。 您可以参考以下链接： Arm Cortex-M7 设备通用用户指南 r1p2和AN14715：S32K3XX 硬件资源隔离和保护。 此致， 朱利安 Re: S32K358 multi core data sharing 你好@Julián_AragónM ， 谢谢你的回复。 很遗憾，我无法继续进行这项工作，我会仔细核查您提出的观点。

implementing I2c on the sci system on an MC9S12X256 16 BIT The MC9S12XS256 microcontroller does not have a dedicated I2C port, But can the SCI subsystem be used to communicate with I2c displays or similar accessories? Re: implementing I2c on the sci system on an MC9S12X256 16 BIT I2C can not communicate withSCI/LIN directly since they are different hardware pin defination. You may need to use a gateway to transfer the protocol if I2C is must with MC9S12 Re: implementing I2c on the sci system on an MC9S12X256 16 BIT Hi @fluffyflex, It can only be emulated using GPIOs: https://www.nxp.com/docs/en/application-note/AN5264.pdf https://www.nxp.com/docs/en/application-note-software/AN5264SW.zip Regards, Daniel Re: implementing I2c on the sci system on an MC9S12X256 16 BIT Thank you for that information!, I will utilize that to incorporate a simulated I2C. Regards

関連するEBライセンスが許容される最大数量を超えています 7月にリリースされたアクティブコードですが、最後のコードではアクティベートできません

S32K358マルチコアデータ共有 こんにちは 、 私はs32k358マルチコアで共有メモリを使用しようとしています。 私はユーザー定義の例に従っています。 buzzer_state_shared_data_U32で値を割り当てようとすると(現在はコア0のみがこのメモリにアクセスしています)、コア0がハングし、SWTがコントローラーをリセットします。 しかし、デバッグフラッシュにコードを書き込むと、正常に動作します。電源リセット後、コア0がハングアップしています。 フラッシュ中は正常に動作するのに、電源のオンオフでは動作しないのはなぜですか？ Re: S32K358 multi core data sharing こんにちは、 @Julián_AragónM さん、 迅速なご対応ありがとうございます。 起動ファイルを確認したところ、SRAMの初期化が実行されている。 起動ファイルとリンカーファイルを添付しました。この問題を解決するために、ぜひ私をサポートしてください Re: S32K358 multi core data sharing こんにちは、 @nirmal_masilamani さん、 しかし、デバッグフラッシュにコードを書き込むと、正常に動作します。電源リセット後、コア0がハングアップしています。 これはおそらくECC RAMのエラーが原因です。通常、デバッガは揮発性メモリ上でECCを初期化しますが、電源オン・オフ時にRAMを初期化せず、メモリへのアクセス時にハードフォールトが発生します。 これは通常、メイン関数の前に実行される起動コード内で行われます。 このセクションはキャッシュ不可に設定する必要があります。 2つ目の問題についてですが、タイマーISRやOSタスクからアクセスしようとすると、コア0がハードフォールに切り替わります。 ハードフォルトを遡って追跡してみることもできます。HardFault_Handler()でコアを停止し、コアレジスタでSP値を見つけます:How To Debug A Fault Exception On ARM Cortex-M(V7M) MCU(S32K3XX)。 よろしくお願いします、 ジュリアン Re: S32K358 multi core data sharing こんにちは、 main()で共有メモリにアクセスすると、電源オフ・オンでも問題なく動作しますが、タイマーISRやOSタスクからアクセスしようとすると、コア0がハードフォールに切り替わります。 どうか私をサポートしてください。 Re: S32K358 multi core data sharing こんにちは、 @Julián_AragónM さん、 この質問についてサポートしてください。私が何か見落としているのでしょうか？ Re: S32K358 multi core data sharing こんにちは、 @nirmal_masilamani さん、 PORリセット後にデバッガなしでmain()の共有メモリにアクセスできますか?問題はRAMの初期化だったのでしょうか？ しかし、タイマー、ISR、OSタスクからアクセスしようとすると、コア0がハードフォールトに切り替わります。 前回の返信でお伝えしたように、故障の種類を特定できましたか？ 変数がキャッシュされない領域に配置されているか、またはキャッシュが無効になっていることを確認しましたか？ 提案として： core1Status を揮発性のままにしておき、読み取り側 (Core0) と書き込み側 (Core1) の両方で__DMB()/__ DSB() バリアを使用します。 問題がMPU設定が原因かもしれません。もし定義MPU_ENABLEなら、ISRやOSタスクが実行される前にMPU設定を呼び出してください。 以下のリンクを参照してください:Arm Cortex-M7 デバイス汎用ユーザーガイド r1p2 & AN14715: S32K3XX ハードウェアリソースのアイソレータと保護。 よろしくお願いします、 ジュリアン Re: S32K358 multi core data sharing こんにちは、 @Julián_AragónM さん、 ご回答ありがとうございます。 残念ながら、これ以上続けることができませんでした。いただいたご指摘を確認させていただきます。

SJA1105 SGMIIドライバー Petalinux 2020.1 こんにちは、皆さん 現在、 PetaLinux 2020.1 と SJA1105SEL スイッチを使って作業しており、 このソフトウェアリリースでSGMIIがサポートされているかどうか知りたいです。 これまでのところ、PetaLinux 2020.1のドライバでSGMIIインターフェースがサポートされているのか、それとも後のLinuxカーネルやドライババージョンでサポートが追加されたのかはわかりません。 どなたか詳しく教えてもらえますか: PetaLinux 2020.1を実行している場合、SJA1105SELのSGMIIポートを使用することは可能ですか？それともパッチコードが必要ですか？ そのリリースに付属しているSJA1105ドライバはSGMIIの動作をサポートしていますか? PetaLinux 2020.1でSGMIIがサポートされていない場合、どのLinuxカーネルバージョン(またはPetaLinuxリリース)が sja1105 ドライバに追加されたのでしょうか? パッチやコミット、ドキュメントなどの情報や参考文献があれば大変ありがたいです。 よろしくお願いいたします！ Linux Re: SJA1105 SGMII driver Petalinux 2020.1 こんにちは、 どのプロセッサを使っていますか? Re: SJA1105 SGMII driver Petalinux 2020.1 私はPetaLinux 2022.2を搭載したXilinx Zynq UltraScale+ MPSoCを使用しています。SJA1105SELはSGMIIインターフェースを介して接続されています。質問は、PetaLinux 2022.1に含まれるsja1105ドライバーがSGMIIをサポートしているのか、それとも後のカーネルやドライバーバージョンでサポートが追加されたのかということです。

MC9S12X256 16ビットのSCIシステムでI2Cを実装する MC9S12XS256マイクロコントローラには専用のI2Cポートはありませんが、SCIサブシステムはI2Cディスプレイや類似のアクセサリと通信するために使えますか? Re: implementing I2c on the sci system on an MC9S12X256 16 BIT I2CはSCI/LINとは異なるハードウェアピン定義であるため、直接通信できません。 MC9S12でI2Cが必須の場合、プロトコルを転送するためにゲートウェイを使用する必要があるかもしれません。 Re: implementing I2c on the sci system on an MC9S12X256 16 BIT こんにちは、 @fluffyflex さん。 GPIOを用いてのみエミュレート可能です: https://www.nxp.com/docs/en/application-note/AN5264.pdf https://www.nxp.com/docs/en/application-note-software/AN5264SW.zip よろしくお願いいたします。 ダニエル Re: implementing I2c on the sci system on an MC9S12X256 16 BIT 情報ありがとうございます！それを参考に、I2Cのシミュレーションを組み込んでみます。 よろしくお願いします。

相关EB许可证的数量超过了允许的最大数量。 激活码是七月份发布的，但我用最新的激活码无法激活。

The Related EB Lisence exceeds maximum quanity allowed The activecode released at July，but I can't actived using the last code 

i.MX93RM – TPM Channel Count Correction The table below contains notable updates to the Rev 7 release of the i.MX 93 Applications Processor Reference Manual. Affected Modules Issue Summary Description Date Chapter 1 - Introduction Incorrect TPM channel count  Section 1.1.2 - Features: States that each TPM instance “Includes 6 channels that can be configured for input capture, output compare, edge-aligned PWM mode, or center-aligned PWM mode.” Correct information: Includes 4 channels that can be configured for input capture, output compare, edge-aligned PWM mode, or center-aligned PWM mode. 07-07-2026 Correction to an inconsistent TPM channel count description in the i.MX 93 Reference Manual Rev. 7.