56F83600マイクロコントローラの未使用ピンの終端 アプリケーションでMC56F83689を使用しています。私たちの設計では多くのピンは使用されていません。 データシートに記載されているように、より信頼性の高い動作を得るために、それらを適切な電圧レベルに結び付けたいと考えています。 このデバイスの未使用のピンごとにデフォルトの推奨事項はありますか? 未使用のGPIOをすべて直接グランドに接続できますか? VDD_USBはVDDに、VSS_USBはVSSに覚えているのですが、USBを使用しない場合はUSB_DP&USB_DM n.c.が推奨されますよね? CLKINで外部クロックを使用している場合、GPIOC1/XTALはどうなりますか?GPIOとして設定し、グランドに接続すべきか。 未使用のピンの完全なリストが添付されています

S32 Design Studio for ARM版本：2.2 适用于 ARM 的 S32 设计工作室 版本：2.2 为什么相同的代码，编译出来的十六进制文件不一样 回复：S32 Design Studio for ARM 版本：2.2 具体原因已经找到，SDK包中添加了无用的定义导致文件大小不一致，谢谢您的回答 Re: S32 Design Studio for ARM Version: 2.2 嗨，VaneB 就是同样的工程，同样的软件版本和SDK，还有同样的Linked Resources，我把工程给到其他几个同事编译，生成出来的hex文件就和我不一致，这和电脑有关系吗？我试了一下其他的工程是正常的，只有在boot工程情况下，我的电脑编译出来hex文件和其他同事不一致

在低级停止模式下调试 K64 应用程序 我正在为 Kinetis K64 集成一段新代码，当控制器无事可做时，它会切换到低级停止模式。模式开关工作正常：停止时电源电流降至~0，活动时跳回几十毫安。 问题是调试。开发是使用 IAR IDE 完成的，使用我们在授权时与 IDE 一起打包的 Segger pod。快速运行-停止-运行转换工作正常。停留在停止状态（我没有尝试执行任何调试器操作）会导致控制器重置。 我使用了 IDE 提供的 Segger 版本，旧的 6.30 和当前的 8.18。两人都没有快乐。 有谁能想出解决这个问题的办法吗？

Downloading With J-Link Doesn't Work Hi NXP Team, I'm testing  the an application with #S32K3X8EVB-Q289 using #MBDT I've changed the option of downloading in solver panel like this:      When i try to download the program it pops up this message: I've repeatedly checked the connection and all seems good.... If i change the download type as USB Multilink, attaching the usb cable, the download operation works. I've also tried with an other simple projet changing the download type and works both with J-link and USB-Multilink....  I attach the two projects i've been working on. How could i solve this problem? Re: Downloading With J-Link Doesn't Work Hello @simon98 , Glad to hear it worked. If you have any other questions regarding the Model-Based Design Toolbox, feel free to reach out to us. Regards, Robert V Re: Downloading With J-Link Doesn't Work Changing the path into "C:\Program Files\SEGGER\JLink_V810i\JLink.exe" works Thanks, Simon Re: Downloading With J-Link Doesn't Work Hello @simon98 , Just to clarify both workflows. If you use the project_working.zip, you are able to download the application on the board using both J-Link and Multilink. But in the case of project_not_working.zip, it only works with Multilink. I noticed that in the case of the model that doesn't work, that the path to the J-Link ("J-Link Location") is set to "C:\Program Files\SEGGER\JLink_V810i\JFlash.exe". Could you try deploying the application again after selecting the Jlink.exe, effectively transforming the path into "C:\Program Files\SEGGER\JLink_V810i\JLink.exe"? I also looked at the attached configurations and nothing jumped out to me as incorrectly configured. I especially looked at the UnTouchedPortPin section which is the same as the working project. Before we dive into more troubleshooting options, could you let me know if it works by selecting JLink.exe instead of JFlash.exe? Regards, Robert V

CRC生成のためのセキュリティエンジンの使用 新しいプロジェクトでLS1028Aプロセッサを使用しています。CRCを非常に迅速に生成/検証する必要があります。私は、セキュリティエンジン(SEC)を使用してこれを行うことができることを確認しました。 私の懸念は、米国の輸出法のために暗号化を無効にする必要があるお客様をサポートすることです。プロセッサの部品番号は、暗号化が有効か無効かを指定します。 SECを使用して、暗号化がオフになっているプロセッサのCRCを生成/検証することはできますか? Re: CRC 生成のためのセキュリティ エンジンの使用 NXPコミュニティフォーラムでは、LayerscapeプラットフォームでのCRC生成にセキュリティエンジンを使用することについて議論しているようです。これには、安全なデータ処理と暗号化プロセスが含まれます。このようなシステムのセキュリティ機能を調査することで、特に機密性の高いアプリケーションにおけるデータの整合性と検証プロセスの最適化に関する貴重な洞察が得られる可能性があります。この分野に飛び込む場合は、さらに調査する価値のあるさまざまなベストプラクティスと実装に関する考慮事項がある可能性があります。 Re: CRC 生成のためのセキュリティ エンジンの使用 輸出管理に関わるので、箇条書き2が該当します。 そのため、ヒューズを焼くことで、部品をエクスポート可能にし、CRCエンジンを保持することができます。これは朗報です。 SFP_OSPR0の登録定義があるドキュメントはどれですか?見つからないようです。 ありがとうございます

マルチチェーンMIMXRT105x JTAG PCBレイアウトとMCU-LINK-Pro設定のガイドラインはありますか? 複数のMIMXRT105xチップを他のデバイスとともに5ピンJTAGチェーン(TMS、TCK、TDI、TDO、およびnTRST)に含めることを検討しています。 AN4826、AN12419、MCU-LINK-PRO UM11673-2940346のドキュメントが見つかりました。 PCBレイアウトに関する有用なガイドラインと手順、および適切なカスタムMCU-LINK-PRO接続スクリプトの記述方法を含む可能性のある他のアプリケーションノートやその他のドキュメントはありますか? あなたの助けに感謝します、 リチャード Re: マルチチェーンMIMXRT105x JTAG PCBレイアウトとMCU-LINK-Proセッティンに関するガイドラインはありますか? サムを助けてくれてありがとう。+1 私の結論は、例えば NCU-LINK-Pro の詳細な構成を見つけるための追加の NXP ドキュメントがないということです。Seggerのより高価なデバッグプローブとそのドキュメント。ご心配なく、改めてよろしくお願いいたします。 よろしくお願いいたします。 リチャード Re: マルチチェーンMIMXRT105x JTAG PCBレイアウトとMCU-LINK-Proセッティンに関するガイドラインはありますか? リンクと良い経験のレポートをありがとう。+1 MCUXpresso と MCU-LINK-Pro の設定ドキュメントを知っている方が、それらへのリンクを投稿してくれることを願っています。

slow memcpy HI i tried this code https://community.nxp.com/pwmxy87654/attachments/pwmxy87654/imx-processors/173737/1/v4lcap.c unfortunately the call to memcpy from buffers[buf.index].start[0] is very slow about 10 ms with an image size 640*480 i thing it is due to the VB2_MEMORY_MMAP mode i tried with V4L2_MEMORY_DMABUF but ioctl failed Is the slow memcpy due to the memory mode ? Is there a working exemple with V4L2_MEMORY_DMABUF and V4L2_BUF_TYPE_VIDEO_OUTPUT_MPLANE ? Greeting Olivier Re: slow memcpy Hi  i use this code to use DMA instead of MMAP https://github.com/emfend/dmabuf-v4l2-demo I also verified that this patch is applied https://github.com/torvalds/linux/commit/de27891f675ed1e46e8821d2e05e036e5f97586b It works, memcpy time is less than 1 ms Olivier

Booting Dom0 and switching to DomU with BSP42 fails on S32G-RDB3-Board Dear Community Members , I am not able to boot the Dom0 and switch to DomU with BSP42 fails. I want to host two Linux -Guest OS on top of Xen-Hypervisor. I am only able to list Dom0 & create DomU as show in below  logs: __________________________________________________________________________________________________________________________________________ root@s32g399ardb3:~# xl create /etc/xen/domU1_mmc.cfg Parsing config from /etc/xen/domU1_mmc.cfg (XEN) d1v0 Unhandled SMC/HVC: 0x84000050 (XEN) d1v0 Unhandled SMC/HVC: 0x8600ff01 root@s32g399ardb3:~# (XEN) d1v0: vGICD: RAZ on reserved register offset 0x00000c (XEN) d1v0: vGICR: SGI: unhandled word write 0x000000ffffffff to ICACTIVER0 [ 118.848222] xen-blkback: backend/vbd/1/51712: using 1 queues, protocol 1 (arm-abi) persistent grants root@s32g399ardb3:~# root@s32g399ardb3:~# xl list Name ID Mem VCPUs State Time(s) Domain-0 0 512 1 r----- 11.2 domu1 1 384 1 r----- 3.8 __________________________________________________________________________________________________________________________________________ As soon as i give # Switching to DomU's console root@s32g399aevb3:~# xl console domu1 ___________________________________ It boots the normal Linux whose logs are attached in the attachment. I have followed the steps as mentioned in 24.3.3 How to enable Xen in S32 Linux BSP build / Booting Xen, Dom0 and DomU  from S32G3_Linux_42.0_User_Guide . Any inputs would be really helpful. Regards, Vishal Re: Booting Dom0 and switching to DomU with BSP42 fails on S32G-RDB3-Board Thankyou Chenyin, for the quick reply , yes it switch from domu1 to dom0.  Re: Booting Dom0 and switching to DomU with BSP42 fails on S32G-RDB3-Board Hello, @vishalg  Thanks for your post. I've checked the log you shared, I found that you have successfully created the domu1 and switched the console to domu1 from Domain-0. May I know if you want to switch the console from domu1 back to Domain-0? if so, press " CTRL-]" under domu1's console could switch back to Domain-0's console.  BR Chenyin

在 S32G-RDB3-Board 上启动 Dom0 并使用 BSP42 切换到 DomU 失败 尊敬的社区成员， 我无法启动 Dom0，并且使用 BSP42 切换到 DomU 失败。 我想在 Xen-Hypervisor 上托管两个 Linux -Guest OS。 我只能列出 Dom0 并创建 DomU，如以下日志所示： ________________________________________________________________________________________________________________________________________________________ root@s32g399ardb3:~# xl create /etc/xen/domU1_mmc.cfg 从 /etc/xen/domU1_mmc.cfg 解析配置 （XEN）d1v0 未处理的 SMC/HVC：0x84000050 （XEN）d1v0 未处理的 SMC/HVC：0x8600ff01 root@s32g399ardb3:~# (XEN) d1v0: vGICD: RAZ 位于保留寄存器偏移量 0x00000c （XEN）d1v0：vGICR：SGI：未处理的字写入 0x000000ffffffff 到 ICACTIVER0 [118.848222] xen-blkback: backend/vbd/1/51712: 使用 1 个队列，协议 1 (arm-abi) 持久授予 根@s32g399ardb3:~# root@s32g399ardb3:~# xl 列表 名称 ID 内存 VCPU 状态 时间 域-0 0 512 1 r----- 11.2 domu1 1 384 1 r----- 3.8 ________________________________________________________________________________________________________________________________________________________ 我一给 # 切换到 DomU 的控制台 root@s32g399aevb3:~# xl console domu1 ___________________________________ 它启动正常的 Linux，其日志附在附件中。 我已按照24.3.3 如何在 S32 Linux BSP 构建中启用 Xen /从 S32G3_Linux_42.0_User_Guide启动 Xen、Dom0 和 DomU中提到的步骤进行操作。 任何意见都会非常有帮助。 问候， 维沙尔 回复：在 S32G-RDB3-Board 上启动 Dom0 并使用 BSP42 切换到 DomU 失败 谢谢 Chenyin 的快速回复，是的，它从 domu1 切换到 dom0。

Using the Security Engine for CRC generation I am using the LS1028A processor in a new project. We need to generate/validate CRCs very quickly. I have seen that the security engine (SEC) can be used to do this. My concern is that we will be supporting customers that require encryption to be disabled because to US export laws. The part number of the processor specifies if encryption is enabled or disabled. Would we be able to use the SEC to generate/validate CRCs on processor's with encryption turned off? Re: Using the Security Engine for CRC generation Hi Raymond, I will share the TAUG document with you in a separate email. Thanks, Ran Re: Using the Security Engine for CRC generation It seems that the NXP community forum discusses using the Security Engine for CRC generation in the Layerscape platform, which involves secure data handling and encryption processes. Exploring the security capabilities of such systems could offer valuable insights into optimizing data integrity and verification processes, particularly in sensitive applications. If you're diving into this area, there could be a variety of best practices and implementation considerations worth exploring further. Re: Using the Security Engine for CRC generation We are concerned with export control, so bullet 2 is the applicable scenario. So we are able to render the part exportable and retain the CRC engine by burning a fuse. This is good news. Which document has the register definition of SFP_OSPR0? I can't seem to find it. Thank you Re: Using the Security Engine for CRC generation Hi Raymond, By saying encryption enabled and disable, which of the following cases are you referring to? 1. "E" part and "non-E" part 2. "E" part with crypto acceleration disabled via register SFP_OSPR0[NSEC] bit. For case #1, it is not possible to use SEC on a "non-E" part, as SEC is completely power gated on such parts. For case #2, you can enable and disable SEC with OEM Security Policy Register 0 (SFP_OSPR0) for export control, if you are using "E" part. Thanks, Ran

使用安全引擎生成 CRC 我正在一个新项目中使用 LS1028A 处理器。我们需要非常快速地生成/验证 CRC。我已经看到可以使用安全引擎（SEC）来执行此操作。 我担心的是，我们将支持那些因为美国出口法而要求禁用加密的客户。处理器的部件号指定是否启用或禁用加密。 我们是否能够使用 SEC 在加密关闭的处理器上生成/验证 CRC？ 回复：使用安全引擎生成 CRC NXP 社区论坛似乎讨论了在 Layerscape 平台中使用安全引擎进行 CRC 生成，其中涉及安全数据处理和加密过程。探索此类系统的安全功能可以为优化数据完整性和验证过程提供有价值的见解，特别是在敏感应用中。如果您深入研究这个领域，可能会有各种最佳实践和实施考虑值得进一步探索。 回复：使用安全引擎生成 CRC 我们关注出口管制，因此第 2 点是适用的情况。 因此，我们能够通过烧断保险丝来使该部件可导出并保留 CRC 引擎。这是个好消息。 哪个文档有SFP_OSPR0的寄存器定义？我好像找不到它。 谢谢

RW612 - MCUをリセットする標準的な方法? リセット後、電源投入イベント後とまったく同じように動作するようにRW612をリセットする正規の/正しい方法は何ですか? 低電力状態に入る前に、__NVIC_SystemReset()を使用してプロセッサを再起動しています。 この CMSIS 関数は、Cortex-M33 SCB->AIRCR レジスタを呼び出して、システム リセットを要求します。 ただし、この方法では、Wi-Fiファームウェアを実行するPowerQuadコプロセッサがリセットされない可能性があるのではないかと心配しています。 (私がこれを疑う唯一の理由は、リセット直後にスリープ状態になると、RW612が約10%の確率で~1mAではなく60mAを燃焼するということです。 __NVIC_SystemReset()は、システム全体のリセットに限りなく近いですか?それとも、RW612を完全にリセットするためのより良い方法はありますか? ダナ・M

夏時間はRedLib Cライブラリで処理されますか? RedLib Cライブラリは夏時間を処理しますか。構造体メンバー tm_isdst は、mktime() を呼び出した後、常に -1 として返されます。 Re:夏時間はRedLib Cライブラリで処理されますか? はい、同じです。 Re:夏時間はRedLib Cライブラリで処理されますか? それは夏時間と同じですか?

女士 CAN S9KEA128 你好 ， 我们在 CAN 接收中遇到一个问题，我们使用两个 32 位过滤器，并且 RTR 位的掩码（即掩码寄存器 3 和 7）设置为 0xFF，但我们仍然无法接收设置了 RTR 位的扩展 ID。 Kinetis K系列MCU 回复：MS CAN S9KEA128 你好@Shreyas_Bhat_Karkala ， 您可以参考文档《在 KE16Z MCU 上使用 MSCAN》 （AN12355），其中您可以找到有关两个 32 位标识符过滤器和具有特定标识符的扩展数据帧的信息， 另外，您可以从以下链接找到 KEA128 MSCAN 驱动程序 适用于 Kinetis EA 设备的 MSCAN 驱动程序

【iMX 95 EVK】GoPointはフルイメージビルドでデモを表示しません ねえ皆さん 私はEVK(iMX95 verdin)をテストしていますが、フルイメージビルド(実際にはimx-image-fullに基づくカスタムイメージ)を構築するときに、imx-6.6.52-2.2.0.xml bspリリースから始めて、DISTRO=fsl-imx-xwaylandを使用して、上部のメニューバーにNXP GoPointアイコンが見えないことに気づきました。 すべてのデモ(Qt、mlなど)が表示されます。 ファイルシステム内で、bash上で個別に実行できますが、GoPointを実行するとデモは表示されません。どうすれば修正できますか?これは既知の問題ですか? ありがとうございます

LPC5534 CAN IDs and bitrate of internal Bootloader for firmware update by blhost/buspal Dear community, I am currently trying to use the firmware update mechanism of the internal bootloader of the LCP5534 via the CAN interface. As far as I understand the documentation, this should be possible. However, I have not yet been able to find any documentation that includes the Rx/Tx CAN ID and bit rate of the LPC553x series. The default values of the blhost tool with buspal are 0x321/0x123 with 4MBit. But in my tests with the controller, I have not been able to get it to work with these settings. I am also interested in a way to change these settings. Because in our planned project we will have more than one of these controllers in the CAN bus. I don't think it will work with the same IDs. Can anyone comment on this issue? Best regards Cedric LPC55xx Peripherals Re: LPC5534 CAN IDs and bitrate of internal Bootloader for firmware update by blhost/buspal Here is a brief summary for anyone else who has the same problem. As Alice Yang wrote, the bootloader bitrate is changed automatically. This seems to work very well. I have tested this with 125kBit and 1MBit, both worked without problems. The CAN IDs are the default IDs of blhost/buspal: TX (Host to LPC): 0x321 RX (LPC to host): 0x123 All communication takes place via the CAN 2.0 protocol with a maximum of 8 bytes of DLC. As an example, a ping of the bootloader looks like this: (000.000000)  can0  TX - -  321   [2]  5A A6 (000.001908)  can0  RX - -  123   [8]  5A A7 00 03 01 50 00 00 (000.006069)  can0  RX - -  123   [2]  FB 40 Re: LPC5534 CAN IDs and bitrate of internal Bootloader for firmware update by blhost/buspal Hello @Alice_Yang, after a few monkey trials with the ISP-CAN functionality, we found out that the IDs correspond to the default (TX: 0x321; RX: 0x123). Here I am still interested in the information if these IDs can be changed? During the tests we also found out that the protocol is not CAN-FD as I thought, but it is only CAN. I'm a bit confused about this because I'm sure I read in some document that the CAN ISP uses CAN-FD. So far I have only tested commands like "reset", "get-property" etc, but no update file. Can you please tell me if the update also uses only the CAN protocol and not the CAN-FD? Best regards Cedric Re: LPC5534 CAN IDs and bitrate of internal Bootloader for firmware update by blhost/buspal Hello @Alice_Yang  Thank you very much for your feedback. That clarifies the question about the speed (CAN baud rate). But so far I could not find anything about the CAN IDs of the bootloader. Also in the CMPA there is only the possibility to change the speed, but not the IDs. Is it possible to get some more help about the ID question? Best regards Cedric Re: LPC5534 CAN IDs and bitrate of internal Bootloader for firmware update by blhost/buspal Hello @cedric_starke  Thanks for your patience.  From LPC553x reference manual, the default CAN seed in CAN ISP mode is 1MHZ.  About detail description, please refer to 27.11 CAN ISP in LPC553x RM. BR Alice Re: LPC5534 CAN IDs and bitrate of internal Bootloader for firmware update by blhost/buspal Hello @cedric_starke  I will check and confirm with our internal. Then tell you after I get any update. Thanks. BR Alice

LPC551x の Flexcomm6&7 の I2S ピン割り当て LPC551xのFlexcomm6&7ブロックは、それぞれ4つのチャネルペアをサポートしているとされており、Flexcommごとに4つのデータピンが必要です。しかし、この動作モードのピンの設定方法に関する情報が見つかりません。これはデータシートの見落としですか、それとも何かが足りないのでしょうか? LPC553xにも同様の問題が存在するようです。他のLPC55xxファミリーのメンバーは、Flexcomm6&7のこの特別な機能をサポートしていないようです。 アプリケーションノートAN12939表1も参照してください。 日時:LPC551xのFlexcomm6&7のI2Sピン割り当て 私は現在、LPC551xを含むプロジェクトに取り組んでいます。これにより、時間を大幅に節約できます。テストする関連レジスタを変更します。感謝 日時:LPC551xのFlexcomm6&7のI2Sピン割り当て ありがとう、アリス!4つのチャネルペアは、4つの別々のピンではなく、明らかに1つのピンを使用していることに気づきました。 ただし、これは、ビット クロックが 4 倍高くなければならないことを意味します。この点では、ドキュメントはもっと明確だったと思いますが、最終的にはあなたが正しい、それは「問題」ではありません。 改めて感謝します!

Is daylight-saving time handled by RedLib C library? Does the RedLib C library handle daylight-saving time; the structure member tm_isdst always returns as -1 after calling mktime(). Re: Is daylight-saving time handled by RedLib C library? Yes, it is the same. Re: Is daylight-saving time handled by RedLib C library? Is that the same as daylight-saving time? Re: Is daylight-saving time handled by RedLib C library? Hello @kackle123 , Thanks for your post. Sorry, Redlib provides no support for timezones. BRs, Celeste ------------------------------------------------------------------------------------------------------------------ Note: If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! ------------------------------------------------------------------------------------------------------------------

LPC551x 上 Flexcomm6&7 的 I2S 引脚分配 据称，LPC551x 上的 Flexcomm6&7 块各支持 4 个通道对，这意味着每个 Flexcomm 需要 4 个数据引脚。但是，我找不到有关如何配置此操作模式的引脚的任何信息。这是数据表中的疏忽吗，还是我遗漏了什么？ LPC553x 似乎也存在类似的问题。其他 LPC55xx 系列成员似乎不支持 Flexcomm6&7 上的这一特殊功能。 另请参阅应用笔记 AN12939 表 1。 回复：LPC551x 上 Flexcomm6&7 的 I2S 引脚分配 我目前正在从事涉及 LPC551x 的项目。这让我节省了很多时间。我会修改相关寄存器进行测试。谢谢 回复：LPC551x 上 Flexcomm6&7 的 I2S 引脚分配 谢谢你，爱丽丝！我意识到 4 个通道对显然使用单个引脚，而不是 4 个独立的引脚。 然而，这意味着位时钟必须高出 4 倍。我认为在这方面文档本来可以更清楚，但最终你是对的，这不是一个“问题”。 再次感谢！

I2S pin assignment for Flexcomm6&7 on LPC551x The Flexcomm6&7 blocks on the LPC551x allegedly support 4 channel pairs each, which requires 4 data pins per Flexcomm. However, I can't find any information of how to configure the pins for this mode of operation. Is this an oversight in the datasheet, or am I missing something? It seems a similar issue exists for the LPC553x, too. The other LPC55xx family members don't seem to support this special feature on Flexcomm6&7. See also application note AN12939 Table 1. Re: I2S pin assignment for Flexcomm6&7 on LPC551x I am currently working on my project which involved LPC551x. This save me lots of time. I will modify the relevant registers to test. Thanks Re: I2S pin assignment for Flexcomm6&7 on LPC551x Thank you Alice! I realized that the 4 channel pairs apparently use a single pin, as opposed to 4 separate pins. This means, however, that the bit clock would have to be 4 times as high. I think the documentation could have been clearer in this respect, but ultimately you're right, it isn't an "issue". Thanks again! Re: I2S pin assignment for Flexcomm6&7 on LPC551x Hello @sh9  There are no  issues regarding the UM and AN. The LPC55S1x microcontroller's Flexcomm Interfaces 6 and 7 each provide four I2S channel pairs for audio configuration. These interfaces can be programmed by modifying the relevant registers (e.g., P1CFG1 , P2CFG1, P3CFG1 ) in the register map.      Additionally, the built-in Configuration Tool offers a graphical interface to streamline the setup process. BR Alice