mimxrt595s 上的 h264 或类似格式 你好 我目前正在使用 lvgl、zephyr 和 GUI-Guider 为可穿戴设备开发图形用户界面。 我们希望在我们的项目中加入一些更复杂的动画，而这些动画很难通过现有的部件从头开始重新制作，为此，我们希望实现一些小视频，以便在需要时将其插入用户界面。 我已经能够通过将视频转换成一系列图片来创建 POC，但这需要大量的闪存空间，因为这种方法的压缩率非常有限。 我们的想法是使用更好的格式，如 h264 或类似格式。但似乎只有 i.MX RT1050 才支持这种功能。 有没有办法让它在 mimxrt595s 上运行，还是没有意义？我的研究使我相信，如果不将 ffmpeg 库链接到我们的 lvgl 实现，这是不可能的，这肯定需要一些移植工作，并且从我们的芯片中占用过多的闪存和 RAM，没有任何意义。 我最后的假设是否正确，或者在我们的情况下是否有办法节省资源？ 顺祝商祺！ 凯

Jellytideは本当に頑張っているのか？2026年のレビュー Jellytideは、ハリウッド映画のような恐怖を煽る戦術ではなく、現実的な停電時のサバイバル戦略に焦点を当てているため、2026年に最も話題になる防災システムの一つになりつつある。戦闘経験を持つダニエルズ氏が作成したこのプログラムは、実用的なガイド、段階的なビデオ、そして軍隊式の計画立案を組み合わせ、ファミリが長期停電、サイバー脅威、緊急事態に備えるための支援を提供する。ジェリータイド、準備完了 その際立った点は、初心者にも優しいアプローチであることだ。このシステムは、高価な地下壕や複雑なサバイバル装備を推奨するのではなく、水の貯蔵、予備電源、食料の確保、EMP対策、家庭での備えといった、手頃で実用的な対策に焦点を当てている。多くのユーザーは、このガイドがすべてを一般家庭でも実際に実行できる簡単な週末プロジェクトに分解している点を高く評価している。 2026年には、電力網の不安定性、異常気象、サプライチェーンの混乱に対する懸念が高まるにつれ、防災対策はニッチな趣味からメインストリームの話題へと変化した。Jellytideは、極端な「終末論的準備者」になることなく、安心感を求める家族向けに、体系的なサバイバルロードマップを提供することで、このトレンドに直接的に着目している。 買う価値はありますか？実践的な防災計画を求めている人にとって、その答えは「イエス」であるようだ。その価値は、システムの構成、シンプルさ、そして現実世界に焦点を当てている点にある。しかし、このガイドは、ユーザーが実際にその戦略を実行した場合にのみ効果を発揮する。これは、家庭の回復力と緊急事態への備えを段階的に向上させる意欲のある人に最適です。 詳細はこちらをご覧くださいhttps://tinyurl.com/2epyz5wu

S32K144 SPI Communication with UJA1169 SBC Hi NXP Team, I am using the NXP S32K144 board and trying to communicate with the UJA1169 SBC through SPI communication. My goal is to read the Manufacturer ID register from the SBC. For this, I have written the SPI communication code, which I am attaching below for reference. According to the schematic, I have selected the LPSPI1 instance with the following pin configuration: PTB14 → SCK PTB15 → SIN PTB16 → SOUT PTB17 → PCS3 I have also attached the screenshots of the SPI driver settings configured in the MEX file. However, I am not able to receive any valid data from the UJA1169 SBC. The SPI clock is getting generated, but the receive data is not coming properly from the SBC side. Can anyone help me identify where I might have made a mistake in the SPI configuration or communication sequence? Below is my code for reference: /*  *   Copyright 2020 NXP  *  *   NXP Confidential. This software is owned or controlled by NXP and may only be used strictly  *   in accordance with the applicable license terms.  */ #ifdef __cplusplus extern "C" { #endif /*==================================================================================================  *                                        INCLUDE FILES ==================================================================================================*/ #include "Mcu.h" #include "Port.h" #include "Spi.h" #include "Platform.h" #include "spi_cfg.h" /*==================================================================================================  *                                      LOCAL VARIABLES ==================================================================================================*/ #define UJA1169_ID_REGISTER         (0x7EU) #define UJA1169_READ_COMMAND(reg)   ((uint8)(((reg) << 1U) | 0x01U)) /* The S32K144EVB schematic uses UJA1169TK/F, whose identification value is 0xEF. */ #define UJA1169_EXPECTED_ID         (0xEFU) /* SPI transfer completion flag */ volatile boolean SpiTransferDone = FALSE; /* Keep the result global so it is easy to inspect in the debugger. */ volatile uint8 Uja1169DeviceId = 0U; /*==================================================================================================  *                                       GLOBAL FUNCTIONS ==================================================================================================*/ /* SPI transfer complete callback */ void SpiJobEndNotification(void) { SpiTransferDone = TRUE; } static Std_ReturnType Uja1169_ReadRegister(uint8 RegisterAddress, uint8 * RegisterValue) { Std_ReturnType Status; uint8 TxBuffer[4] = {0U, 0U, 0U, 0U}; uint8 RxBuffer[4] = {0U, 0U, 0U, 0U}; if (NULL_PTR == RegisterValue) { return E_NOT_OK; } /* * UJA1169A SPI command byte: address[7:1] + read bit[0]. * Register 0x7E read command is 0xFD. Four bytes are used because the * current SpiChannel_SBC configuration is 32-bit; the SBC supports 32-bit SPI. */ TxBuffer[0] = UJA1169_READ_COMMAND(RegisterAddress); SpiTransferDone = FALSE; Status = Spi_SetupEB(SpiConf_SpiChannel_SpiChannel_SBC, TxBuffer, RxBuffer, 4U); if (E_OK != Status) { return Status; } Status = Spi_AsyncTransmit(SpiConf_SpiSequence_SpiSequence_1); if (E_OK != Status) { return Status; } while(FALSE == SpiTransferDone) { } /* The selected register value is returned during the first data byte. */ *RegisterValue = RxBuffer[1]; return E_OK; } /**  * @brief Main function  */ int main(void) { Std_ReturnType Status; uint8 DeviceId = 0U; /* Initialize MCU */ #if (MCU_PRECOMPILE_SUPPORT == STD_ON) Mcu_Init(NULL_PTR); #elif (MCU_PRECOMPILE_SUPPORT == STD_OFF) Mcu_Init(&Mcu_Config_VS_0); #endif /* Initialize clock */ Mcu_InitClock(McuClockSettingConfig_0); #if (MCU_NO_PLL == STD_OFF) while (MCU_PLL_LOCKED != Mcu_GetPllStatus()) { /* Wait for PLL lock */ } Mcu_DistributePllClock(); #endif Mcu_SetMode(McuModeSettingConf_0); /* Initialize Port */ Port_Init(NULL_PTR); /* Initialize Platform */ Platform_Init(NULL_PTR); /* Initialize SPI */ Spi_Init(NULL_PTR); /* Set SPI interrupt mode */ Status = Spi_SetAsyncMode(SPI_INTERRUPT_MODE); if (E_OK != Status) { while(1) { } } Status = Uja1169_ReadRegister(UJA1169_ID_REGISTER, &DeviceId); Uja1169DeviceId = DeviceId; if ((E_OK != Status) || (UJA1169_EXPECTED_ID != Uja1169DeviceId)) { while(1) { } } while(1) { } return (0U); } #ifdef __cplusplus } #endif I would appreciate your support in identifying the issue. Please let me know if any additional information, screenshots, or logic analyzer captures are required from my side. Looking forward to your reply as soon as possible. Thank you. S32K144 Schematic Diagram PinsS32K144 Schematic Diagram PinsS32K144 Schematic Diagram PinsS32K144 Schematic Diagram PinsS32K144 Schematic Diagram PinsS32K144 Schematic Diagram PinsS32K144 Schematic Diagram Pins SPI Clock SettingSPI Clock SettingSPI Clock SettingSPI Clock SettingSPI Clock SettingSPI Clock SettingSPI Clock Setting Pin mappingPin mappingPin mappingPin mappingPin mappingPin mappingPin mapping Port setting Pic1Port setting Pic1Port setting Pic1Port setting Pic1Port setting Pic1Port setting Pic1Port setting Pic1 Port setting Pic2Port setting Pic2Port setting Pic2Port setting Pic2Port setting Pic2Port setting Pic2Port setting Pic2 Port setting Pic3Port setting Pic3Port setting Pic3Port setting Pic3Port setting Pic3Port setting Pic3Port setting Pic3 Port setting Pic4Port setting Pic4Port setting Pic4Port setting Pic4Port setting Pic4Port setting Pic4Port setting Pic4 SPI driver Config Pic1SPI driver Config Pic1SPI driver Config Pic1SPI driver Config Pic1SPI driver Config Pic1SPI driver Config Pic1SPI driver Config Pic1 SPI driver Config Pic2SPI driver Config Pic2SPI driver Config Pic2SPI driver Config Pic2SPI driver Config Pic2SPI driver Config Pic2SPI driver Config Pic2 SPI driver Config Pic3SPI driver Config Pic3SPI driver Config Pic3SPI driver Config Pic3SPI driver Config Pic3SPI driver Config Pic3SPI driver Config Pic3 SPI driver Config Pic4SPI driver Config Pic4SPI driver Config Pic4SPI driver Config Pic4SPI driver Config Pic4SPI driver Config Pic4SPI driver Config Pic4 SPI driver Config Pic5SPI driver Config Pic5SPI driver Config Pic5SPI driver Config Pic5SPI driver Config Pic5SPI driver Config Pic5SPI driver Config Pic5 SPI driver Config Pic6SPI driver Config Pic6SPI driver Config Pic6SPI driver Config Pic6SPI driver Config Pic6SPI driver Config Pic6SPI driver Config Pic6 Re: S32K144 SPI Communication with UJA1169 SBC Hi Robin, Thank you for your response. I have not installed the UJA116x example packages or referred to the example configurations that come with: S32K1xx_SBC_UJA116xA_R21-11_0.8.0_CD01_DS_updatesite_D2401.zip SW32K1_S32M24X_RTD_4.4_R21-11_2.0.0_D2308_DS_Updatesite.zip Currently, I am using my own SPI implementation for communication with the UJA1169 SBC. As requested, I have attached my test project separately for testing. You can use it on the S32K144EVB-Q100 board and verify the SPI signals using a logic analyzer. Please let me know if you need any additional information or modifications in the project. Best Regards, Vamshi Re: S32K144 SPI Communication with UJA1169 SBC Hi Could you please send me the test project separately for testing? This way, I can use a logic analyzer on the S32K144EVB-Q100 to check if the SPI communication is correct. By the way, I installed "S32K1xx_SBC_UJA116xA_R21-11_0.8.0_CD01_DS_updatesite_D2401.zip" and "SW32K1_S32M24X_RTD_4.4_R21-11_2.0.0_D2308_DS_Updatesite.zip" in S32DS v3.5. Did you also install this version? After installation, there will be some UJA116x examples. Have you already referred to its configuration? Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: S32K144 SPI Communication with UJA1169 SBC The definition in the red box below needs to be modified: The following are the parts that need to be modified in the S32 Configuration Tool:  Please note that I only briefly checked and modified your project. I strongly recommend that you install S32K1xx_SBC_UJA116xA_R21-11_0.8.0_CD01_DS_updatesite_D2401.zip and refer to its example Sbc_uja116xa_example_S32K148. Re: S32K144 SPI Communication with UJA1169 SBC I just installed S32K1 RTD 2.0.0 P04, and I can now correctly open your S32 Configuration Tool. Sorry, I see you've defined Uja1169_Transfer, Uja1169_ReadDeviceId, etc. However, I found more than one S32CT and Code error, and I haven't had time to fix them all yet. I still recommend you install S32K1xx_SBC_UJA116xA_R21-11_0.8.0_CD01_DS_updatesite_D2401.zip and then use the official API, such as Sbc_43_uja116xa_ReadRegister(SBC_UJA116XA_IDENTIF, ReceivedData); Re: S32K144 SPI Communication with UJA1169 SBC Hi Robin, Thank you for your response. I am unable to find the example project “Sbc_uja116xa_example_S32K148” and the related package “S32K1xx_SBC_UJA116xA_R21-11_0.8.0_CD01_DS_updatesite_D2401.zip” . Could you please share the reference project and related files? Thank you. Best regards, Vamshi

关于S32K344功耗评估问题 请问这个是默认开两个核心的功耗估算？还有每个外设选中之后，内部还有个额外所需电流，这个是啥意思，这个还需要自己去评估吗？目前选中的外设，是目前需要使用的，但是内部的额外所需电流都没有设置，此时这个162.13mA/535.03mW，这个评估的功耗，可参考性大吗？ 回复： 关于S32K344功耗评估问题 Hi@北大街老司机潜在王者 依然在数据手册中，该table中列出来了测试的外设开启状况 回复： 关于S32K344功耗评估问题 感谢回复：您好，是这样的关于2.在该table中，你可以找到时钟为160MHz,双核和单核，部分外设未关闭的功耗。这是说部分外设未关闭，能确定是哪些外设没关闭，还是所有外设都打开的情况下的电流，我这意思S32K344在RUN mode下，打开EMAC、LPI2C、QuadSPI、TempSense、eDMA、eMIOS，这些外设，还有这个电流的参考意义有多大？按PET上的功耗，感觉有点偏低吧？ Re: 关于S32K344功耗评估问题 Hi@北大街老司机潜在王者 该功耗评估工具没有进行维护，一些功耗数据和最新的数据手册存在差异。 建议你参考最新的数据手册. 我是用的是：Rev. 13 — 12 November 2025，最新的为Rev.14. 1.在该table中，你可以找到时钟为160MHz，双核和单核，外设关闭的功耗。 2.在该table中，你可以找到时钟为160MHz,双核和单核，部分外设未关闭的功耗。

[i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA：高速运行失败。 大家好，我正在 i.MX8M Plus 的 Cortex-M7 上运行 FreeRTOS，并尝试在主模式下使用 ECSPI1 和 SDMA 以高速（20 MHz 至 40 MHz）读取 ADC。 通信在 10 MHz 频率下运行良好。但是，当波特率提高到 20 MHz 或 40 MHz 时，传输就会停止。我已经将根时钟配置为 160MHz。 在该 SoC 上以 40 MHz 的频率在 M7 内核上运行 ECSPI + SDMA 是否可行？ 通信& 控制（I3C | I2C | SPI | FlexCAN | 以太网 | FlexIO） Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. 大家好，我正在 i.MX8M Plus 的 Cortex-M7 上运行 FreeRTOS，并在主控模式下使用 ECSPI1 和 SDMA 从外部 ADC 高速读取数据。在 10 MHz 频率下，通信完全稳定，但当我将 SPI 时钟提高到 20 MHz 或 40 MHz 时，传输始终会挂起。根时钟已经配置为 160 MHz，因此时钟源本身似乎并不是限制因素。这就提出了一个问题：M7 内核上的 ECSPI 与 SDMA 相结合，能否在该 SoC 上以 40 MHz 的频率可靠地维持 SPI 运行，或者是否存在架构、SDMA 或 ECSPI 硬件限制，从而有效地限制了这种配置下的最大可用 SPI 频率。 transunioncredit.com Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. 你好@RafaelFernandes ECSPI 使用哪种 SDMA？请分享您的代码补丁。 B.R Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. 很抱歉耽搁了，我都忘了这个问题还没解决。 我在自己这边测试了一个补丁，这就是我目前使用的代码： AT_NONCACHEABLE_SECTION_ALIGN(sdma_handle_t tx_handle，4); AT_NONCACHEABLE_SECTION_ALIGN(sdma_handle_t rx_handle，4); AT_NONCACHEABLE_SECTION_ALIGN(sdma_context_data_t context_tx，4)； AT_NONCACHEABLE_SECTION_ALIGN(sdma_context_data_t context_rx, 4); AT_NONCACHEABLE_SECTION_ALIGN(ecspi_sdma_handle_t ecspi_sdma_handle, 4); AT_NONCACHEABLE_SECTION_ALIGN(uint32_t rx[8], 4)； volatile bool completed = false； void callback_ecspi_sdma(ECSPI_Type *base, ecspi_sdma_handle_t *handle, status_t status, void *userData) { completed = true; } #define SPI_SDMA SDMAARM1 #define TX_CHANNEL 2U #define RX_CHANNEL 1U int main(void) { sdma_config_t sdma_config; BOARD_InitHardware()； SDMA_GetDefaultConfig(&sdma_config)； SDMA_Init(SPI_SDMA，&sdma_config)； SDMA_CreateHandle(&tx_handle，SPI_SDMA，TX_CHANNEL，&context_tx)； SDMA_SetChannelPriority(SPI_SDMA，TX_CHANNEL，3)； SDMA_CreateHandle(&rx_handle，SPI_SDMA，RX_CHANNEL，&context_rx)； SDMA_SetChannelPriority(SPI_SDMA，RX_CHANNEL，2)； ECSPI_MasterTransferCreateHandleSDMA( ECSPI1, & ecspi_sdma_handle, callback_ecspi_sdma, NULL, & tx_handle, & rx_handle, 2, 1, TX_CHANNEL, RX_CHANNEL)； ecspi_master_config_t config; ECSPI_MasterGetDefaultConfig(&config); config.baudRate_Bps= 1000000; config.burstLength = 8； PRINTF("INITIATING...\r\n")； ECSPI_MasterInit( ECSPI1, & config, CLOCK_GetClockRootFreq(kCLOCK_RootEcspi1))； ecspi_transfer_t xfer; xfer.channel = kECSPI_Channel0; xfer.dataSize = 1; xfer.rxData =&rx[0]; xfer.txData = NULL； if (ECSPI_MasterTransferSDMA(ECSPI1,&ecspi_sdma_handle,&xfer) != kStatus_Success) { PRINTF("Transfer failed\r\n"); } while (!completed) { } PRINTF("ENDED\r\n")； while (1) { } } 但是，在使用 fsl_ecspi_sdma 时，我仍然遇到同样的问题：传输甚至无法启动。 我用示波器监视了ECSPI时钟线，但根本没有任何活动，这表明外围设备从未开始交易。 在构建此代码时，我尝试遵循sai_sdma示例作为参考，为ECSPI调整了相同的初始化流程和SDMA 句柄用法。 我的问题是否与不正确的 SDMA 事件映射或 ECSPI1 TX/RX 信道选择不当有关？ 此外，如果 SDK 中能有一个官方的 ecspi_sdma 示例项目就更好了，因为它能让验证所需配置变得更容易。 如能得到任何指导，将不胜感激。 Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. 我想我应该在@pengyong_zhang 上给你加个标签。对不起 Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. 你好@RafaelFernandes 抱歉回复晚了，我收到了您的信息，会尽快给您答复。 B.R Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. 你好@RafaelFernandes 根据 imx8mp 数据表，ECSPI1 主站的最大读写频率（理论上）如下： 但实际上，它并没有达到那么高的速度。您尝试过其他更低的频率吗？例如，15 兆赫？ B.R

PCF85063TP/1Z RTCにおける時刻ずれ 当社では、温度データロギング中にタイムスタンプを保持するために、温度ロガー製品にPCF85063TP/1Z RTCを使用しています。テスト中に、複数のボードで時間ドリフトの問題が確認されました。各ボードは、時間の経過とともに異なる量のドリフトを示しました。 現在のハードウェア設計では、12.5 pFの静電容量を持つ水晶発振器を使用しています。これに基づき、水晶発振器の負荷静電容量要件に合わせるため、RTCレジスタの設定でCAP_SELビットを「1」に設定しました。 この設定変更後も、リアルタイム動作において約2秒のずれが依然として観測されています。 私たちは以下の点を理解したいと考えています。 このレベルのドリフトはPCF85063TP/1Zで想定されるものなのかどうか。 RTCの精度を向上させるための推奨レジスタ構成や校正方法があれば教えてください。 基板レイアウト、水晶発振子の選択、その他のハードウェア上の考慮事項が、基板間のばらつきに影響を与えている可能性があるかどうか。 このアプリケーションにおけるRTCのタイミング精度を向上させるためのご提案やご指導をお願いいたします。 Re: Time Drift in PCF85063TP/1Z RTC こんにちは、 外部温度センサーを使用したPCF85063、PCF8523、PCF2123の計時精度向上に関するアプリケーションノートAN11247を参照してください。 お役に立てば幸いです！

多采样帧缓冲器到多采样 EGL 表面混合时出现 GL_INVALID_OPERATION 错误 你好， 我正在我的 I.MX8QM 评估板中使用 Opengl ES 对多样本 EGL Surface 进行多样本帧缓冲处理，但我遇到了错误，因为 " GL_INVALID_OPERATION "。以下是我的操作步骤。 FrameBufferObject 创建 附加了多采样呈现缓冲区 作为 glRenderbufferStorageMultisample(GL_RENDERBUFFER,4,GL_RGBA8,width,height)；并绘制到 FBO 中。 当使用 在使用glBlitFramebuffer 从 FBO 渲染到默认帧缓冲区时，会出现GL_INVALID_OPERATION错误。 创建的 EGL 窗口表面具有 属性： egl_samples = 4 egl_red_size = 8 egl_green_size = 8 egl_blue_size = 8 egl_alpha_size = 8 当创建 EGL 表面时使用 EGL_SAMPLES = 0 时，glBlitFramebuffer 会正确绘制默认帧缓冲区。 注意： 在glBlitFramebuffer 中，源矩形和目标矩形的大小完全相同。

yocto错误 在 yocto linux6.18 版本中运行"bitbake imx-image-full -c populate_sdk" 时，出现了以下错误： | /HOME/shengh/Linux2/Linux/imx95/Gitolite/imx95_build/tmp/work/x86_64-Linux/mesa-native/25.2.5/recipe-sysroot-native/USR/include/llvm/adt/densemapinfo.H: 17:10：致命错误：找不到 “cassert” 文件 | 无法生成绑定：clang 诊断错误：/HOME/Shengh/Linux2/Linux/imx95/Gitolite/imx95_build/tmp/work/x86_64-linux/mesa-native/25.2.5/recipe-sysroot-native/usr/include/llvm/adt/densemapinfo.H: 17:10:致命错误：未找到 "cassert "文件 完整的错误报告附后。 mesa-native 的编译错误导致我无法导出 SDK。 Re: yocto error 你好 日志名称为 log.do_compile.2527510.7z Re: yocto error 你能看到日志文件吗？ 回复： yocto error 这是一个日志文件 Re: yocto error 你好@shengh 我找不到完整的错误日志文件。请重新上传文件。 B.R Re: yocto error 你好@shengh 请确保你已经安装了所有必要的代码包，软件包： udo apt-get 安装必备的 chrpath cpio debianutils diffstat 文件 gawk git iputils-ping libacl1 liblz4-tool locales python3 python3-git python3-pexpect python3-pip python3-pip python3-subunit socat t exinfo 解压 wget xzutils zstd efitools B.R

PN7462 自定义板上的 HostIF UART RX 中断问题 — 启动时出现错误 HSU_RX_FER 中断且没有 RX 我正在 UART（HSU）模式下使用 PN7462 HostIF。相同的固件和引脚配置在 PN7462 评估板上可以正常工作，但在自定义主板上，TX 可以正常工作，而 RX 回调未触发。我还观察到 HSU_RX_FER_STATUS 在启动后立即中断，即使没有传输任何主机数据。 以下是我当前的 HostIF UART 初始化配置： 接口：E_HIF_HSU 波特率：E_HSU_BAUDrate_9_6K 停止位1 虚拟字节：0 EOF: 0 超时：0 缓冲区类型：e_buffer_format_free 短帧长度：0 存储错误数据：0 页眉大小：0 初始化流程： phhalHif_Init(&gHifConfig, Hif_UartErrorCallback) phhalHif_InitRxBuffer(E_RX_BUFFER_ID0, ..., Hif_UartRxCallback) 有人能验证这种配置是否足以满足 UART RX 操作的要求吗？ 具体来说 除了 phhalHif_Init() 和 phhalHif_InitRxBuffer()，还需要其他中断配置吗？ 初始化前是否需要明确启用或清除 HostIF 中断？ RX 回调是否需要额外的 NVIC/IRQ 配置？ E_BUFFER_FORMAT_FREE 是否适合 UART 通信，还是应该使用其他缓冲器格式？ 缺少中断配置能否解释为什么 TX 正常运行时未触发 RX 回调？ 启动时重复出现 HSU_RX_FER_STATUS 是否表明初始化或硬件配置不正确？ 如能提供有关 HostIF UART 初始化或中断设置的建议，我们将不胜感激。 谢谢。 NFC读卡器库

关于 S32K328 MCU 的功耗估算工具 在我的应用程序中，我使用 S32K328 作为功能性微控制器，使用 S32K341 作为功能安全 MCU。我想知道是否有适用于这些集成电路的功率估算工具。 如果是，请告诉我在哪里可以找到适合我的使用案例。 谢谢。 Re: Regarding power estimation tool for S32K328 MCU 你好，@Abhinavv_007、 目前，您可以参考S32K 功率估计工具 (PET)。 它包含的设备数量有限，但可能很有用。我还在社区给你发了一条私信，内容涉及 S32K3X8 设备的一些初步信息。 最后，请参阅 S32K3XX 数据表中的第6.7 章（电源电流） ，其中说明了待机、低速运行和运行时的电源电流。这可能被证明是有用的参考信息。 致以最诚挚的问候， Julián

PN7462カスタムボードにおけるHostIF UART RX割り込みの問題 – 起動時にHSU_RX_FER割り込みが偽で、RXが受信されない 私はPN7462 HostIFをUART（HSU）モードで使用しています。同じファームウェアとピン構成はPN7462評価ボードでは正しく動作しますが、カスタムボードではTXは動作するもののRXコールバックがトリガーされません。ホストデータが送信されていない場合でも、起動直後にHSU_RX_FER_STATUS割り込みが発生することも確認しました。 以下は、現在のHostIF UART初期化設定です。 インターフェース: E_HIF_HSU ボーレート: E_HSU_BAUDRATE_9_6K ストップビット: 1 ダミーバイト数: 0 EOF: 0 タイムアウト: 0 バッファタイプ: E_BUFFER_FORMAT_FREE 短いフレームの長さ: 0 エラーデータを保存する: 0 ヘッダーサイズ: 0 初期化フロー： phhalHif_Init(&gHifConfig, Hif_UartErrorCallback) phhalHif_InitRxBuffer(E_RX_BUFFER_ID0, ..., Hif_UartRxCallback) この設定でUART受信動作が十分かどうか、どなたか確認していただけませんか？ 具体的には： phhalHif_Init() と phhalHif_InitRxBuffer() 以外に、追加の割り込み設定が必要ですか？ HostIF割り込みは、初期化前に明示的に有効化または無効化する必要がありますか？ RXコールバックには、追加のNVIC/IRQ設定が必要ですか？ E_BUFFER_FORMAT_FREEはUART通信に適していますか、それとも別のバッファフォーマットを使用すべきでしょうか？ 割り込み設定の欠落が、TXは正常に動作するのにRXコールバックがトリガーされない理由を説明できるでしょうか？ 起動時にHSU_RX_FER_STATUSが繰り返し発生するのは、初期化またはハードウェア構成が正しくないことを示しているのでしょうか？ HostIF UARTの初期化または割り込み設定に関する推奨事項についてご教示いただければ幸いです。 ありがとうございます。 NFCリーダー・ライブラリ

[i.MX8M Plus] Cortex-M7 ECSPI マスター + SDMA: 高速で失敗します。 皆さん、こんにちは。私は i.MX8M Plus の Cortex-M7 で FreeRTOS を実行しており、SDMA を使用したマスター モードで ECSPI1 を使用して、ADC を高速 (20 MHz ～ 40 MHz) で読み取ろうとしています。 通信は10 MHzで完璧に動作します。ただし、ボーレートを 20 MHz または 40 MHz に上げると、転送がハングします。ルートクロックはすでに 160MHz に設定されています。 この SoC の M7 コアで ECSPI + SDMA を 40 MHz で実行することは実際に可能ですか? 通信と制御（I3C | I2C | SPI | FlexCAN | イーサネット | FlexIO） Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. 皆さん、こんにちは。私は i.MX8M Plus の Cortex-M7 で FreeRTOS を実行しており、SDMA を使用したマスター モードで ECSPI1 を使用して外部 ADC から高速にデータを読み取ります。通信は 10 MHz では完全に安定していますが、SPI クロックを 20 MHz または 40 MHz に上げると、転送が常にハングします。ルート クロックはすでに 160 MHz に設定されているため、クロック ソース自体が制限になることはないようです。これにより、M7 コア上の SDMA と組み合わせた ECSPI がこの SoC 上で 40 MHz での SPI 動作を確実に維持できるかどうか、またはこの構成で使用可能な最大 SPI 周波数を事実上制限するアーキテクチャ、SDMA、または ECSPI ハードウェアの制約があるかどうかという疑問が生じます。トランスユニオンクレジット Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. こんにちは@RafaelFernandes ECSPI にはどの SDMA を使用しますか?コードパッチを共有してください。 BR Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. 返信が遅れて申し訳ありません。この件がまだ未解決だったことを忘れていました。 私自身でパッチをテストした結果、現在使用しているコードは以下のとおりです。 AT_NONCACHEABLE_SECTION_ALIGN(sdma_handle_t tx_handle, 4); AT_NONCACHEABLE_SECTION_ALIGN(sdma_handle_t rx_handle, 4); AT_NONCACHEABLE_SECTION_ALIGN(sdma_context_data_t context_tx, 4); AT_NONCACHEABLE_SECTION_ALIGN(sdma_context_data_t context_rx, 4); AT_NONCACHEABLE_SECTION_ALIGN(ecspi_sdma_handle_t ecspi_sdma_handle, 4); AT_NONCACHEABLE_SECTION_ALIGN(uint32_t rx[8], 4); volatile bool completed = false; void callback_ecspi_sdma(ECSPI_Type *base, ecspi_sdma_handle_t *handle, status_t status, void *userData) ヤージュ 完了 = true; } #define SPI_SDMA SDMAARM1 #define TX_CHANNEL 2U #define RX_CHANNEL 1U int main(void) ヤージュ sdma_config_t sdma_config; BOARD_InitHardware(); SDMA_GetDefaultConfig(&sdma_config); SDMA_Init(SPI_SDMA, &sdma_config); SDMA_CreateHandle(&tx_handle, SPI_SDMA, TX_CHANNEL, &context_tx); SDMA_SetChannelPriority(SPI_SDMA, TX_CHANNEL, 3); SDMA_CreateHandle(&rx_handle, SPI_SDMA, RX_CHANNEL, &context_rx); SDMA_SetChannelPriority(SPI_SDMA, RX_CHANNEL, 2); ECSPI_MasterTransferCreateHandleSDMA( ECSPI1、 &ecspi_sdma_handle、 callback_ecspi_sdma、 NULL、 &tx_handle、 &rx_handle、 2、 1、 TX_CHANNEL、 RX_CHANNEL); ecspi_master_config_t config; ECSPI_MasterGetDefaultConfig(&config); config.baudRate_Bps= 1000000; config.burstLength = 8; PRINTF("開始中...\r\n"); ECSPI_MasterInit( ECSPI1、 &config、 CLOCK_GetClockRootFreq(kCLOCK_RootEcspi1)); ecspi_transfer_t xfer; xfer.チャネル = kECSPI_Channel0; xfer.dataSize = 1; xfer.rxData = &rx[0]; xfer.txData = NULL; if (ECSPI_MasterTransferSDMA(ECSPI1, &ecspi_sdma_handle, &xfer) != kStatus_Success) ヤージュ PRINTF("転送に失敗しました\r\n"); } (!完了) ヤージュ } PRINTF("終了しました\r\n"); （１） ヤージュ } } しかし、fsl_ecspi_sdma を使用すると、依然として同じ問題が発生します。転送が開始されません。 オシロスコープでECSPIクロックラインを監視しましたが、全く動作が見られませんでした。これは、ペリフェラルがトランザクションを開始していないことを示唆しています。 このコードを作成する際、sai_sdmaのサンプルを参考にし、ECSPI向けに同じ初期化フローとSDMAハンドルの使用方法を適用しました。 私の問題は、SDMAイベントマッピングの誤り、またはECSPI1 TX/RXのチャネル選択の不備に関連している可能性がありますか？ また、SDKに公式のecspi_sdmaサンプルプロジェクトがあれば、必要な設定の検証がはるかに容易になるため、非常にありがたいです。 何かご助言いただければ大変ありがたいです。 Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. @pengyong_zhangさんをタグ付けするべきだったと思います。ごめんなさい。 Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. こんにちは@RafaelFernandes 返信が遅くなり申し訳ありません。メッセージを受け取りましたので、できるだけ早くお返事いたします。 BR Re: [i.MX8M Plus] Cortex-M7 ECSPI Master + SDMA: fails in highspeed. こんにちは@RafaelFernandes imx8mpのデータシートによると、ECSPI1マスタの最大読み出し周波数と書き込み周波数（理論値）は以下のとおりです。 しかし実際には、それほどの速度には達しない。他の低周波周波数を試してみましたか？例えば、15MHz？ BR

HSE_b: Not allowed to import RSA key to RAM I'm trying to understand how to use the key import service by importing a single 1024-bit RSA public key into the RAM catalog, but the server responds HSE_SRV_RSP_NOT_ALLOWED. My test application formats the RAM key catalog as follows: { { muMask = HSE_MU0_MASK | HSE_MU1_MASK, groupOwner = HSE_KEY_OWNER_ANY, keyType = HSE_KEY_TYPE_RSA_PUB, numOfKeySlots = 2, maxKeyBitLen = HSE_KEY1024_BITS, }, { muMask = HSE_MU0_MASK | HSE_MU1_MASK, groupOwner = HSE_KEY_OWNER_ANY, keyType = HSE_KEY_TYPE_ECC_PUB_EXT, numOfKeySlots = 2, maxKeyBitLen = HSE_KEY256_BITS, }, { muMask = 0, groupOwner = 0, keyType = 0, numOfKeySlots = 0, maxKeyBitLen = 0 }, } and I get server reply HSE_SRV_RSP_OK. I then try to import an RSA key with the following key info: { keyFlags = HSE_KF_USAGE_VERIFY, keyBitLen = HSE_KEY1024_BITS, keyCounter = 0x0, smrFlags = 0x0, keyType = HSE_KEY_TYPE_RSA_PUB, specific = { pubExponentSize = 4, } } and my request is as follows: { targetKeyHandle = 0x20000, pKeyInfo = 0x20401f74, pKey = { 0x210034b4, 0x21003534, 0x0}, keyLen = { 0x80, 0x4, 0x0}, } . I have set HSE_RAM_PUB_KEY_IMPORT_POLICY_ATTR_ID to HSE_KM_POLICY_ALLOW_RAM_PUB_KEY_IMPORT, and read it back as the same. LC attribute is 0x04, HSE error flags are 0x0000, HSE status flags are 0x0B60. Firmware version reads as 0x0F SoC ID 0x0000 FW type 0x02 major 0x32 minor 0x00 patch. Re: HSE_b: Not allowed to import RSA key to RAM Hi @Emma_G-gbg  Your parameters are correct, I can see nothing wrong there. If you have super user rights, it’s not even necessary to set that attribute. I was testing something very similar yesterday, so I just slightly updated my code to import 1024bit RSA public key with 4-bytes public exponent. It looks like this: Notice that it’s not necessary to set pubExponentSize when importing RSA public key. HSE ignores this parameter. It uses keyLen[1] instead. Parameter pubExponentSize is used when reading the keyInfo by service HSE_SRV_ID_GET_KEY_INFO. This is what I got when I read the keyInfo of that key: Isn’t that just data cache issue? Could you try to disable data cache to see if it makes a difference? Regards, Lukas Re: HSE_b: Not allowed to import RSA key to RAM Thank you, I had missed filling in cipher and auth key handle information, I hadn't checked so I thought HSE_INVALID_KEY_HANDLE would be zero. It's currently working with at least some of the values in cached memories, with cache maintenance operations before and after service calls. Since we are adding HSE services to an existing project we are precluded from changing the cache structure, but so far everything has worked as long as we make sure it's actually written to the shared memory, although I did also try disabling the cache for the relevant memories, which made no difference.

マルチサンプルフレームバッファからマルチサンプルEGLサーフェスへのブリッティングを実行する際に、GL_INVALID_OPERATIONエラーが発生します。 こんにちは、 私はI.MX8QM評価ボードでOpenGL ESを使用してマルチサンプルフレームバッファからマルチサンプルEGLサーフェスへのブリッティングを行っていますが、「 GL_INVALID_OPERATION 」というエラーが発生します。以下は私が実行した手順です。 マルチサンプルレンダーバッファがアタッチされたFrameBufferObjectが作成されました glRenderbufferStorageMultisample (GL_RENDERBUFFER, 4, GL_RGBA8, width, height); を呼び出し、FBO に描画します。 glBlitFramebufferを使用してFBOからDefault Framebufferにレンダリングする場合、 EGLウィンドウサーフェスが属性付きで作成されるとGL_INVALID_OPERATIONエラーが発生します。 EGL_SAMPLES = 4 EGL_RED_SIZE = 8 EGL_GREEN_SIZE = 8 EGL_BLUE_SIZE = 8 EGL_ALPHA_SIZE = 8 EGL_SAMPLES = 0で EGL サーフェスが作成されると、 glBlitFramebuffer はデフォルトのフレームバッファに正しく描画します。 注: glBlitFramebufferでは、ソース矩形とデスティネーション矩形のサイズは完全に同じです。

mimxrt595s の h264 または類似のフォーマット こんにちは、 現在、lvgl、zephyr、GUI-Guiderを使用してウェアラブルデバイス用のGUIを開発しています。 私たちのプロジェクトでは、既存のウィジェットでは一から再現するのが難しい、より複雑なアニメーションを実装したいと考えています。そのため、必要に応じてUIに簡単に挿入できる小さな動画を実装したいと考えています。 動画を一連の画像に変換することで概念実証（POC）を作成することは既にできましたが、その方法では圧縮率が非常に低いため、大量のフラッシュメモリ容量が必要になります。 アイデアは、h264などのより優れたフォーマットを使用することだった。しかし、そのサポートは、初期状態ではi.MX RT1050に限定されているようです。 mimxrt595sでもこれを動作させる方法はありますか？それとも、そもそも意味がないのでしょうか？私の調査の結果、ffmpegライブラリをlvglの実装にリンクさせなければ不可能であるという結論に至りました。しかし、そのためには相当な移植作業が必要となり、チップのフラッシュメモリとRAMを大量に消費してしまうため、現実的ではありません。 この最後の仮定は正しいでしょうか？それとも、私たちの状況において資源を節約する方法はあるのでしょうか？ よろしくお願いいたします。 カイ

RDA8420TEIS0の図 こんにちは、オーストラリア在住のホンです。EISを使用したBMSを設計する予定で、BMA7418、6402、8420などを使用する予定ですが、AC励起信号の生成方法がわかりません。この基板RDA8420TEIS0がどのように交流励起信号を生成するのか教えていただけますか？回路図を投稿してもらえますか？Q1、Q2、D2、D3、インダクタ、コンデンサといった部品はどのように機能するのですか？どうしても分からないのですが、助けていただけますか？乾杯 Hブリッジドライバ Re: Sch of RDA8420TEIS0 こんにちは 参考のために、下記のリンクからこのボードをダウンロードしてみてください。 https://www.nxp.com/design/design-center/development-boards-and-designs/EVBMA8420T

S32DS & RTD libraries CI/CD Hello, Has anyone managed to fully integrate a S32DS & RTD & freeRTOS  .mex project into a CI/CD pipeline (GitHub, Gitlab, Jenkins, etc.). I read this post and I would say there are still a lot of unclear steps: Best practices for CI/CD  I also see that S32DS docker images are also available, could they be used? Is there any official step by step instructions from NXP to implement this ? Thanks.

HSE_b: RSAキーをRAMにインポートすることは許可されていません 1024ビットのRSA公開鍵を1つRAMカタログにインポートして鍵インポートサービスを使用する方法を理解しようとしていますが、サーバーからHSE_SRV_RSP_NOT_ALLOWEDという応答が返されます。 私のテストアプリケーションは、RAMキーカタログを次のようにフォーマットします。 { { muMask = HSE_MU0_MASK | HSE_MU1_MASK, groupOwner = HSE_KEY_OWNER_ANY, keyType = HSE_KEY_TYPE_RSA_PUB, numOfKeySlots = 2, maxKeyBitLen = HSE_KEY1024_BITS, }, { muMask = HSE_MU0_MASK | HSE_MU1_MASK, groupOwner = HSE_KEY_OWNER_ANY, keyType = HSE_KEY_TYPE_ECC_PUB_EXT, numOfKeySlots = 2, maxKeyBitLen = HSE_KEY256_BITS, }, { muMask = 0, groupOwner = 0, keyType = 0, numOfKeySlots = 0, maxKeyBitLen = 0 }, } そして、サーバーからの応答としてHSE_SRV_RSP_OKを受け取りました。 次に、以下のキー情報を使用してRSAキーをインポートしようとします。 { keyFlags = HSE_KF_USAGE_VERIFY, keyBitLen = HSE_KEY1024_BITS, keyCounter = 0x0, smrFlags = 0x0, keyType = HSE_KEY_TYPE_RSA_PUB, specific = { pubExponentSize = 4, } } 私の要望は以下のとおりです。 { targetKeyHandle = 0x20000, pKeyInfo = 0x20401f74, pKey = { 0x210034b4, 0x21003534, 0x0}, keyLen = { 0x80, 0x4, 0x0}, } . HSE_RAM_PUB_KEY_IMPORT_POLICY_ATTR_ID を HSE_KM_POLICY_ALLOW_RAM_PUB_KEY_IMPORT に設定し、読み戻した結果も同じでした。 LC属性は0x04、HSEエラーフラグは0x0000、HSEステータスフラグは0x0B60です。ファームウェアバージョンは、0x0F SoC ID 0x0000 FWタイプ 0x02 メジャー 0x32 マイナー 0x00 パッチと読み取られます。 Re: HSE_b: Not allowed to import RSA key to RAM こんにちは、 @Emma_G-gbgさん パラメータは正しく設定されています。特に問題は見当たりません。スーパーユーザー権限を持っている場合は、その属性を設定する必要すらありません。 昨日、これと非常によく似たことをテストしていたので、1024ビットのRSA公開鍵と4バイトの公開指数をインポートするようにコードを少し更新しました。見た目はこんな感じです。 RSA公開鍵をインポートする際には、pubExponentSizeを設定する必要がないことに注意してください。HSEはこのパラメータを無視します。代わりにkeyLen[1]を使用します。 パラメータ pubExponentSize は、サービス HSE_SRV_ID_GET_KEY_INFO によって keyInfo を読み取る際に使用されます。そのキーのkeyInfoを読み取った結果は以下のとおりです。 それは単なるデータキャッシュの問題ではないでしょうか？データキャッシュを無効にして、違いが出るかどうか試していただけますか？ よろしくお願いいたします。 ルーカス Re: HSE_b: Not allowed to import RSA key to RAM ありがとうございます。暗号鍵と認証鍵のハンドル情報の入力を忘れていました。確認していなかったので、HSE_INVALID_KEY_HANDLE はゼロになると思っていました。 現在は、キャッシュメモリ内の少なくとも一部の値を使用して動作しており、サービス呼び出しの前後にキャッシュメンテナンス操作が行われています。既存のプロジェクトにHSEサービスを追加しているため、キャッシュ構造を変更することはできませんが、共有メモリに実際に書き込まれていることを確認する限り、これまでのところすべて正常に動作しています。ただし、関連するメモリのキャッシュを無効にしてみましたが、違いはありませんでした。

Installing and using PMD drivers in LX2160ARDB boards Please suggest method to install  using yocto receipe , i have installed dpdk using bitbake dpdk command, but default it is taking crypto_dpaa2_sec PMD only. Userguide does provide the clear steps with yocto. when i am verifying with the below commands: dpdk-test-crypto-perf -c 0x3 --log-level=3 -- --devtype crypto_dpaa2_sec , this commands shows a meaningful result, while with other such as devtype crypto_armv8/crypto_openssl/crypto_null , it is showing "USER1: Failed to initialise requested crypto device type", refer to attachments. Re: Installing and using PMD drivers in LX2160ARDB boards Please add lines below in the recipe of DPDK   EXTRA_OEMESON:append = " \     -Denable_drivers=crypto/dpaa2_sec,crypto/armv8,crypto/openssl,crypto/null \ "   bitbake -e dpdk | grep enable_drivers bitbake -c clean dpdk bitbake dpdk   dpdk-test-crypto-perf --list

On the S32K344 power consumption evaluation issue Can you tell me if this is an estimate of the power consumption of the two cores on by default? And after each peripheral is selected, there is an additional current required internally, what is the meaning of this, do I still need to evaluate this? The peripherals that are currently selected are the ones that need to be used at present, but the internal extra current required is not set, at this time this 162.13mA/535.03mW, the power consumption of this evaluation, is it a good reference? 回复： 关于S32K344功耗评估问题 Hi @north Avenue Older Driver Potential King Still in the datasheet, the table lists the peripheral on status of the test 回复： 关于S32K344功耗评估问题 Thanks for the reply:Hello, it's like this about 2. In that table you can find the power consumption with clock 160MHz,dual core and single core, with some peripherals not turned off. This is to say that some of the peripherals are not turned off, can you determine which peripherals are not turned off, or is the current in the case that all peripherals are turned on, I mean the S32K344 in RUN mode, open EMAC, LPI2C, QuadSPI, TempSense, eDMA, eMIOS, these peripherals, as well as the current of this current is how meaningful for reference? By the power consumption on the PET, it feels a bit on the low side, doesn't it? Re: 关于S32K344功耗评估问题 Hi @north Avenue Older Driver Potential King The power consumption evaluation tool is not maintained and some of the power consumption data differs from the latest datasheet. It is recommended that you refer to the latest datasheet. I am using: rev. 13 - 12 November 2025, most recently Rev. 14. 1. In this table you can find the power consumption with a clock of 160 MHz, dual-core and single-core, with peripherals turned off. 2. In the table you can find the power consumption with a clock of 160 MHz, dual-core and single-core, with some peripherals not turned off.