CodeWarriorのライセンスに関する質問 私たちはレガシー製品でCodeWarrior 10.6を使っており、新しいPCにインストールする必要があります。CodeWarrior 10.6のオフラインインストールファイルが見つからず、オンラインインストールも失敗します（ダウンロードサイトが見つかりません）。 10.7のダウンロードは見つかります。弊社は10.6用の永続的なフローティングライセンスを保有しています。これらは10.7でも動作し続けるのでしょうか?それともオフラインの10.6インストールを教えてもらえますか? よろしくお願いします。

S32K148EVB-Q176はUJA1132ではなくUJA1131と共に受領されました。 こんにちは、 最近、S32K148EVB-Q176という基板を購入しました。ドキュメントや設計図によると、UJA1132が付いていると思っていましたが、届いたボードにはUJA1131が付いていました。 そのため、UJA1132の機能を期待していたのに、LINインターフェースは1つしかありません。 これは普通のことなのかどうか、お聞きしたかっただけです。S32K148EVB-Q176には、異なるSBCを搭載した複数のバージョンが存在するのでしょうか？それとも、私が受け取ったボードが間違っていたのでしょうか？ ご回答をお待ちしています。 Re: S32K148EVB-Q176 received with UJA1131 instead of UJA1132 こんにちは、@sousou54 さん。 ご報告ありがとうございます。この件は現在調査中です。 商品箱に貼られている大きな白いラベルの写真を教えていただけますか?このラベルの情報は、基板の製造詳細を特定するのに役立ちます。 ラベルに製品固有の情報が含まれている場合があるため、公開するのではなく、プライベートメッセージやサポートケース(サポート)を開くことで共有できます。 よろしくお願いします、 ジュリアン Re: S32K148EVB-Q176 received with UJA1131 instead of UJA1132 こんにちは、@sousou54 さん。 念のためお知らせしますが、お送りいただいた写真を受け取りましたので、担当チームに転送いたしました。 返信をお待ちしています。ご理解とご協力ありがとうございます。 よろしくお願いします、 ジュリアン

LED用IO拡張機能 現在、カスタム測定機器用のスイッチマトリックスボードで設計しています。 信号のルーティングには、光リレー、具体的にはG3VM-61DR1を使用する予定です。 だから>250をコントロールしなきゃいけないんだ!LED（1.5～1.8V、6～8mA）何らかの方法で。 同時にオンにできるのは25個未満のみです 供給電圧は3.3V以下、温度は40℃前後である必要があります。 オンオフするだけでよく、調光やPWM制御は不要です。 LEDドライバはノイズが出るかもしれないので使いたくありません どのスイッチが同時にオンになるか分からないため、従来のマトリックス配置は使えません ですので、唯一の選択肢は各リレー/LEDごとに独立した出力を持つことです。例えば、IOエクスパンダーはその用途で有望に見えます。 PCAL6524。 チャネル数が多いため、チャネルごとのコンポーネント数をできるだけ減らしたいので、いくつか質問があります。 Agile IOデバイスの7.5mA電流設定を頼りにして、LED直列抵抗を省いてもいいのでしょうか? これが問題ない場合、考えられる副作用は何ですか？ デバイスは入力として構成されて開始されるため、LED の制御に使用される場合、高電流が発生する場合があります (例:PCA9535Aデータシート14/15ページ）。各チャネルにプルアップを付けるという古典的な解決策は、多くのチャネルにはあまり良くありません。これはAgile IOデバイスにも影響しますか？ LEDには3.3V、エキスパンダーには1.65Vを供給することで、この問題を回避できますか? よろしくお願いします オットー Re: IO Expansion for LEDs PCAL6524は、多数の光リレーやLEDを駆動するのに最適です。ただし、Agile I/Oの駆動能力は、必要な直列電流制限抵抗器を置き換えることを意図したものではありません。I/Oがまだ入力状態にある状態で電源を入れる際の意図しない電流のリスクを軽減するため、3.3V LED電源にVDD(P)を低く設定したり、グローバルLED電源スイッチの実装などが検討されることがあります。それでも、各LEDチャネルごとに個別の電流制限抵抗は常に保持すべきです。

S32K328 HSE-B：推荐的采用 Mem_43_INFLS 进行 A/B 交换的架构（无需 Vector FOTA） 您好，NXP团队， 我们目前正处于为运行在 S32K328 上的现有应用程序添加 OTA A/B 交换支持的设计和实施阶段。 这是初步实现，我们是在现有软件的基础上扩展 OTA 功能，而不是集成完整的 FOTA 框架。 当前环境 MCU：S32K328（8 MB P-Flash） AUTOSAR 堆栈：矢量 MICROSAR RTD：S32K3_RTD_6_0_0_QLP04_D2508_ASR_REL_4_7_REV_0000_20250822 二进制传输接口：UART 镜像激活服务：HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK HSE A/B 切换可通过 RTD 配置实现 OTA 二进制文件通过 UART 由定制的 OTA CDD 接收。 我们目前的 Vector 配置仅包含用于 NvM/Fee (D-Flash) 的 MemAccM。没有用于对应用程序 P-Flash 进行编程的 MemAccM 配置，我们也没有使用 Vector OTA/FOTA。 因此，我们正在考虑使用 OTA CDD 中的 Mem_43_INFLS 直接擦除和编程非活动应用程序闪存。 我们希望就以下几点获得指导。 1. 推荐方法 在不使用 Vector 的 OTA/FOTA 软件包的情况下，Mem_43_INFLS 是否是 A/B 交换设置中管理 OTA 映像编程的推荐底层驱动程序？ 或者，MemAccM 是否应该扩展到涵盖 P-Flash 编程，即使是针对自定义 OTA 实现？ 2. 非活动闪存块寻址 启用 HSE A/B 切换后： 非活动应用程序 P-Flash 块是否始终通过内存布局中定义的固定物理地址进行访问？ HSE 是否为被动模块提供了任何逻辑映射或抽象？ 3. 激活的前提条件 成功执行 HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK 的必要前提条件是什么？ 例如： 图像头格式 元数据要求 对齐约束 身份验证/签名要求 闪光状态或属性 4. Flash 控制器并发性 S32K328 上的 C40 闪存控制器是否支持 D-Flash（费用/NvM）和 P-Flash（非活动块）之间的并发操作？ 如果不是，那么推荐的同步策略是什么？ 应用层调度 RTD司机仲裁 MemAccM 使用情况 5. 推荐架构 以下架构是否符合恩智浦半导体（NXP）的建议？ UART ↓ 自定义OTA CDD ↓ Mem_43_INFLS（擦除/写入非活动 P-Flash） ↓ 图像验证 ↓ HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK ↓ 系统重置 ↓ HSE/BAF激活被动阻断 我们特别想了解这种轻量级方法是否合适，是否符合 HSE 要求。 如果您有任何关于带有 HSE A/B 交换的自定义 OTA 的应用笔记、RTD 示例或参考实现，我们将非常感谢您的指导。 感谢您的支持。 此致， 文卡特什·KV #s32k328 Re: S32K328 HSE-B: Recommended Architecture for A/B Swap using Mem_43_INFLS (without Vector FOTA) 嗨@venkatesh-kv 1.自定义 OTA 实现可以直接使用 Mem_43_INFLS 来擦除和编程被动分区。 MemAccM 是否应该扩展是一个架构决策，主要取决于应用程序是否需要通用的闪存访问和仲裁层。 2. 被动应用程序映像通常使用其物理 P-Flash 地址范围进行编程。HSE 没有为被动块提供专用的逻辑寻址抽象。应用程序/引导加载程序负责将新映像写入非活动分区，之后可以使用 HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK 在下次 RESET 时激活该分区。 3. 如果使用安全启动，则应相应地更新签名（取决于安全启动模式和其他设置），以便在下次重置后能够成功验证和执行新应用程序。 旧版本的 HSE 固件需要超级用户权限才能执行服务 HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK。在固件版本 0.2.55.0 及更高版本中，此功能已降级为普通用户权限。 4. 一次只能运行一个闪存操作。闪存访问仲裁的实现由应用程序架构决定。 一般来说，建议避免多个软件组件同时进行闪存操作，并确保闪存访问正确同步，以防止 OTA 编程活动与系统中的任何其他闪存用户发生冲突。 Fee/NvM 和 Mem_43_INFLS 之间没有同步支持。 5. 是的，流程正确。事实上，唯一的要求是，在交换分区之前，被动分区中必须存在有效的应用程序，并且签名（或一般的安全启动配置）应相应地进行更新。 我们有适用于 S32K344 的基本 OTA 演示“SW32K3_OTADEMO_0.8.0_D2203” - 它展示了如何将新应用程序写入被动块，然后请求 AB SWAP（这是 HSE 固件的一个功能）。本演示中使用的是 RTD 1.0.0 版本。 接下来更高级的演示是“S32K396 OTA Demo version 0.4.0”，它展示了如何通过以太网更新固件。这个版本使用的是 RTD 3.0.0。P07。 这两个演示程序都可以在 S32K3 参考软件中找到： https://www.nxp.com/webapp/swlicensing/sso/downloadSoftware.sp?catid=SW32K3-REFSW-D 点击链接，然后搜索“汽车软件 - S32K3 - OTA 演示”。 这些是我们仅有的版本，它只是参考软件，如果需要，用户需要将其迁移到其他衍生版本或更新的 RTD 软件包。 我们提供以下OTA培训： https://www.nxp.com/design/design-center/training/TIP-CONNECTS2021-AUT428 https://www.nxp.com/design/design-center/training/TIP-NXP-AUT-T3955A 这两点都可以在S32K3页面的“培训”部分找到： https://www.nxp.com/products/S32K3 您还可以查看“S32K3XX HSE 和 OTA 高级培训 [TR744101]”，该培训可从“文档”->“安全文件”下载： https://www.nxp.com/products/S32K3 问候， 卢卡斯

RT1176 PWM启动失败 我使用PWM+故障+QTimer来实现电机脉冲控制，但PWM3子模块0的PWM_A通道偶尔无法启动，在第一个高电平之后就一直保持高电平，后续脉冲不再出现。检查后发现，PWM的“运行”位没有正确设置。即使后来在程序中添加了重复启动操作，这种异常情况仍然发生。 Re: RT1176 PWM startup failed 你好@liu626 ， 你用的是定制板还是EVK板？如果你使用的是 EVK，你对它进行过任何修改吗？ 能否分享一下您使用的PWM3配置？ 您是使用示例作为参考吗？如果是，是哪一个？ 如果尝试使用仅包含 PWM3 的项目来重现该问题，问题是否仍然存在？ 这种情况是否只发生在 PWM3 子模块 0 PWM_A 通道上？其他PWM模块或子模块是否也出现过这种情况？ 是否还有其他任务或中断会操作 PWM3 寄存器，从而影响或覆盖运行位？ 此致， 巴勃罗 Re: RT1176 PWM startup failed 您好，我使用的是定制电路板。我没有举任何例子。这是在项目正式开发过程中发现的问题。我配置了六个PWM通道用于脉冲控制。只有这个通道出现了问题，其他子模块都没有出现此类问题。我检查后发现，只有这个通道使用了 PWM3 模块。未检测到其他干扰因素。以下是我的配置。 静态 axis_ctrl_t g_axes[AXIS_NUM] = { { 。ID= AXIS_X1，.name= "X1", .pwmBase= PWM1，.pwmModule= kPWM_Module_0，.pwmChannel= kPWM_PwmA， .tmrBase= TMR3，.lowCh= kQTMR_Channel_2，.highCh= kQTMR_Channel_3， .tmrInputsrc=kQTMR_ClockCounter2InputPin,.cascadePcs= 6U， 故障编号= 0U，.hwExactSupported= true，.outTrigMask= kPWM_ValueRegisterMask_3， }, { 。ID= AXIS_X2，.name= "X2", .pwmBase= PWM2，.pwmModule= kPWM_Module_0，.pwmChannel= kPWM_PwmA， .tmrBase= TMR2，.lowCh= kQTMR_Channel_0, .highCh= kQTMR_Channel_1， .tmrInputsrc=kQTMR_ClockCounter0InputPin,.cascadePcs= 4U， 故障编号= 0U，.hwExactSupported= true，.outTrigMask= kPWM_ValueRegisterMask_3， }, { 。ID= AXIS_Y，.name= "Y", .pwmBase= PWM3，.pwmModule= kPWM_Module_0，.pwmChannel= kPWM_PwmA， .tmrBase= TMR3，.lowCh= kQTMR_Channel_0, .highCh= kQTMR_Channel_1， .tmrInputsrc=kQTMR_ClockCounter0InputPin,.cascadePcs= 4U， 故障编号= 0U，.hwExactSupported= true，.outTrigMask= kPWM_ValueRegisterMask_3， }, { 。ID= AXIS_Z，.name= "Z", .pwmBase= PWM4，.pwmModule= kPWM_Module_0，.pwmChannel= kPWM_PwmA， .tmrBase= TMR1，.lowCh= kQTMR_Channel_0, .highCh= kQTMR_Channel_1， .tmrInputsrc=kQTMR_ClockCounter0InputPin,.cascadePcs= 4U， 故障编号= 0U，.hwExactSupported= true，.outTrigMask= kPWM_ValueRegisterMask_3， }, { 。ID= AXIS_EX1，.name= "EX1", .pwmBase= PWM1，.pwmModule= kPWM_Module_1，.pwmChannel= kPWM_PwmA， .tmrBase= TMR1，.lowCh= kQTMR_Channel_2，.highCh= kQTMR_Channel_3， .tmrInputsrc=kQTMR_ClockCounter2InputPin,.cascadePcs= 6U， 故障编号= 1U，.hwExactSupported= true，.outTrigMask= kPWM_ValueRegisterMask_3， }, { 。ID= AXIS_EX2，.name= "EX2", .pwmBase= PWM2，.pwmModule= kPWM_Module_1，.pwmChannel= kPWM_PwmA， .tmrBase= TMR2，.lowCh= kQTMR_Channel_2，.highCh= kQTMR_Channel_3， .tmrInputsrc=kQTMR_ClockCounter2InputPin,.cascadePcs= 6U， 故障编号= 1U，.hwExactSupported= true，.outTrigMask= kPWM_ValueRegisterMask_3， }, };static void APP_Init_PWM_QTMR(void) { pwm_config_t pwmConfig; pwm_fault_param_t faultConfig; qtmr_config_t qtmrConfig; PWM_GetDefaultConfig(&pwmConfig); pwmConfig.pairOperation= kPWM_Independent; pwmConfig.reloadLogic = kPWM_ReloadImmediate; PWM_FaultDefaultConfig(&faultConfig); faultConfig.faultLevel = true; faultConfig.enableCombinationPath= false； faultConfig.faultClearingMode= kPWM_手动安全； faultConfig.recoverMode = kPWM_NoRecovery; QTMR_GetDefaultConfig(&qtmrConfig); CLOCK_EnableClock(kCLOCK_Qtimer1); CLOCK_EnableClock(kCLOCK_Qtimer2); CLOCK_EnableClock(kCLOCK_Qtimer3); PWM_StopTimer(PWM1, 0x0FU); PWM_StopTimer(PWM2, 0x0FU); PWM_StopTimer(PWM3, 0x0FU); PWM_StopTimer(PWM4, 0x0FU); pwm_fault_input_filter_param_t faultFilter; 故障过滤器.故障过滤器周期= 255U； faultFilter.faultFilterCount= 7U； faultFilter.faultGlitchStretch= false； /* 记录每个PWM实例上已配置的故障通道，避免重复设置 */ uint16_t pwm1FaultDone = 0U, pwm2FaultDone = 0U, pwm3FaultDone = 0U, pwm4FaultDone = 0U; for (uint8_t i = 0U; i < AXIS_NUM; i++) { axis_ctrl_t *ax = &g_axes[i]; PWM_Init(ax->pwmBase, ax->pwmModule, &pwmConfig); PWM_SetupFaults(ax->pwmBase, (pwm_fault_input_t)ax->faultNum, &faultConfig); /* 故障提示（每个 PWM 实例的每个故障通道只设置一次） */ { uint16_t *faultDone; 如果 (ax->pwmBase == PWM1) faultDone = &pwm1FaultDone; 否则如果 (ax->pwmBase == PWM2) faultDone = &pwm2FaultDone; 否则如果 (ax->pwmBase == PWM3) faultDone = &pwm3FaultDone; 否则 faultDone = &pwm4FaultDone; uint16_t faultBit = (uint16_t)(1U << ax->faultNum); 如果 ((*faultDone & faultBit) == 0U) { PWM_SetupFaultInputFilterExt(ax->pwmBase, (pwm_fault_channels_t)ax->faultNum, &faultFilter); *faultDone |= faultBit; } } /* 故障时输出低电平 */ ax->pwmBase->SM[ax->pwmModule].OCTRL &= ~(PWM_OCTRL_PWMAFS_MASK | PWM_OCTRL_PWMBFS_MASK); APP_PWM_Unmap_Selected_Fault(ax); APP_PWM_ClearFault_Safe(ax); ax->pwmBase->SM[ax->pwmModule].INIT = 0U; ax->pwmBase->SM[ax->pwmModule].VAL0 = 0U; ax->pwmBase->SM[ax->pwmModule].VAL1 = 1U; ax->pwmBase->SM[ax->pwmModule].VAL2 = 0U; ax->pwmBase->SM[ax->pwmModule].VAL3 = 0U; ax->pwmBase->SM[ax->pwmModule].VAL4 = 0U; ax->pwmBase->SM[ax->pwmModule].VAL5 = 0U; ax->pwmBase->SM[ax->pwmModule].TCTRL = PWM_TCTRL_OUT_TRIG_EN(ax->outTrigMask); APP_PWM_Disable_Output(ax); 如果 (ax->hwExactSupported) { qtmrConfig.primarySource= ax->tmrInputSrc; QTMR_Init(ax->tmrBase, ax->lowCh, &qtmrConfig); QTMR_Init(ax->tmrBase, ax->highCh, &qtmrConfig); ax->tmrBase->CHANNEL[ax->lowCh].CTRL = TMR_CTRL_CM(kQTMR_PriSrcRiseEdge) | TMR_CTRL_PCS(ax->tmrInputSrc); ax->tmrBase->CHANNEL[ax->highCh].CTRL = TMR_CTRL_CM(kQTMR_CascadeCount) | TMR_CTRL_PCS(ax->cascadePcs); APP_QTMR_Disable_Low_OFLAG_Output(ax); QTMR_DisableInterrupts(ax->tmrBase, ax->lowCh, 0xFFU); QTMR_DisableInterrupts(ax->tmrBase, ax->highCh, 0xFFU); QTMR_ClearStatusFlags(ax->tmrBase, ax->lowCh, 0xFFU); QTMR_ClearStatusFlags(ax->tmrBase, ax->highCh, 0xFFU); } ax->phase = kAxisIdle; ax->armed = false; ax->running = false; ax->done = true; #if HARD_PWM_STATE_GUARD_ENABLE APP_StateGuard_Reset(ax); #endif } /* 使能 QTMR 中断 */ NVIC_SetPriority(TMR1_IRQn, 2U); NVIC_SetPriority(TMR2_IRQn, 2U); NVIC_SetPriority(TMR3_IRQn, 2U); 启用IRQ(TMR1_IRQn); 启用IRQ(TMR2_IRQn); 启用IRQ(TMR3_IRQn); }static bool APP_PWM_Config_Pulse(axis_ctrl_t *axis, uint32_t highCnt400M， uint32_t lowCnt400M) { pwm_clock_prescale_t 预分频； uint16_t periodTicks; uint32_t totalCnt400M = highCnt400M + lowCnt400M; 如果 ((axis == NULL) || (totalCnt400M == 0U)) 返回 false; 如果 (!APP_PWM_SelectPrescaler_FromPeriodCnt400M(totalCnt400M, &prescale, &periodTicks)) 返回 false； uint32_t highTicks32 = (uint32_t)(((uint64_t)periodTicks * (uint64_t)highCnt400M + ((uint64_t)totalCnt400M / 2ULL)) / （uint64_t）totalCnt400M）； 如果 (highTicks32 == 0U) highTicks32 = 1U; 如果 (highTicks32 >= periodTicks) highTicks32 = (uint32_t)periodTicks - 1U; uint32_t riseTicks32 = 0U; uint32_t fallTicks32 = highTicks32; #if HARD_PWM_LOW_START_PHASE_ENABLE uint32_t lowTicks32 = (uint32_t)periodTicks - highTicks32; 如果 (lowTicks32 >= (2U * HARD_PWM_LOW_START_PHASE_MIN_TICKS)) { uint32_t desiredLeadCnt400M = highCnt400M; uint32_t minLeadCnt400M = (uint32_t)HARD_PWM_LOW_START_PHASE_MIN_US * 400U; 如果 (desiredLeadCnt400M < minLeadCnt400M) desiredLeadCnt400M = minLeadCnt400M; uint32_t desiredLeadTicks32 = (uint32_t)(((uint64_t)periodTicks * (uint64_t)desiredLeadCnt400M + ((uint64_t)totalCnt400M / 2ULL)) / （uint64_t）totalCnt400M）； 如果 (desiredLeadTicks32 < HARD_PWM_LOW_START_PHASE_MIN_TICKS) desiredLeadTicks32 = HARD_PWM_LOW_START_PHASE_MIN_TICKS; uint32_t maxRiseByHalfTicks32 = lowTicks32 / 2U; uint32_t postGuardTicks32 = (uint32_t)(((uint64_t)periodTicks * (uint64_t)(HARD_PWM_VAL3_POST_LOW_GUARD_US * 400U) + ((uint64_t)totalCnt400M / 2ULL)) / （uint64_t）totalCnt400M）； 如果 (postGuardTicks32 < HARD_PWM_VAL3_POST_LOW_GUARD_MIN_TICKS) postGuardTicks32 = HARD_PWM_VAL3_POST_LOW_GUARD_MIN_TICKS; uint32_t maxRiseByPostGuardTicks32 = (lowTicks32 > postGuardTicks32) ? （lowTicks32 - postGuardTicks32）：0U； uint32_t selectedRiseTicks32; 如果 (maxRiseByHalfTicks32 >= desiredLeadTicks32) { selectedRiseTicks32 = desiredLeadTicks32; 如果 (selectedRiseTicks32 > maxRiseByHalfTicks32) selectedRiseTicks32 = maxRiseByHalfTicks32; } 否则如果（maxRiseByPostGuardTicks32 >= desiredLeadTicks32） { selectedRiseTicks32 = desiredLeadTicks32; 如果 (selectedRiseTicks32 > maxRiseByPostGuardTicks32) selectedRiseTicks32 = maxRiseByPostGuardTicks32; } 别的 { selectedRiseTicks32 = maxRiseByPostGuardTicks32; } 如果 (selectedRiseTicks32 >= HARD_PWM_LOW_START_PHASE_MIN_TICKS) { riseTicks32 = selectedRiseTicks32; fallTicks32 = riseTicks32 + highTicks32; } } #endif 如果 (fallTicks32 >= (uint32_t)periodTicks) fallTicks32 = (uint32_t)periodTicks - 1U; uint16_t riseTicks = (uint16_t)riseTicks32; uint16_t fallTicks = (uint16_t)fallTicks32; PWM_SetPwmLdok(axis->pwmBase, APP_PwmModuleMask(axis), false); uint16_t ctrl = axis->pwmBase->SM[axis->pwmModule].CTRL; ctrl &= (uint16_t)(~PWM_CTRL_PRSC_MASK); ctrl |= PWM_CTRL_PRSC（预分频）； axis->pwmBase->SM[axis->pwmModule].CTRL = ctrl; axis->pwmBase->SM[axis->pwmModule].INIT = 0U; axis->pwmBase->SM[axis->pwmModule].VAL0 = 0U; axis->pwmBase->SM[axis->pwmModule].VAL1 = (uint16_t)(periodTicks - 1U); 如果 (axis->pwmChannel == kPWM_PwmA) { axis->pwmBase->SM[axis->pwmModule].VAL2 = riseTicks; axis->pwmBase->SM[axis->pwmModule].VAL3 = fallTicks; } 否则如果 (axis->pwmChannel == kPWM_PwmB) { axis->pwmBase->SM[axis->pwmModule]。VAL4 = riseTicks; axis->pwmBase->SM[axis->pwmModule].VAL5 = fallTicks; } axis->pwmBase->SM[axis->pwmModule].TCTRL = PWM_TCTRL_OUT_TRIG_EN(axis->outTrigMask); PWM_SetPwmLdok(axis->pwmBase, APP_PwmModuleMask(axis), true); PWM_SetPwmLdok(axis->pwmBase, APP_PwmModuleMask(axis), true); axis->pwmConfigValid = true; axis->cachedHighCnt400M = highCnt400M; axis->cachedLowCnt400M = lowCnt400M; 返回 true； } Re: RT1176 PWM startup failed 你好@liu626 ， 您能否帮我找出配置问题，并测试一下仅初始化 PWM3 时问题是否仍然存在？ 在查看了您分享的配置后，为了尝试重现该行为，我有以下问题： axis_ctrl_t 的定义是什么？ 您的应用程序中是否启用了 HARD_PWM_LOW_START_PHASE_ENABLE 和 HARD_PWM_STATE_GUARD_ENABLE？ 以下APP功能是做什么用的？ APP_PWM_Unmap_Selected_Fault APP_PWM_ClearFault_Safe APP_PWM_禁用输出 APP_QTMR_Disable_Low_OFLAG_Output APP_StateGuard_Reset APP_PWM_SelectPrescaler_FromPeriodCnt400M APP_PwmModuleMask 此致， 巴勃罗 Re: RT1176 PWM startup failed 感谢你的回复。我使用的 GPIO 引脚是 rt1176 的 GPIO_EMC_B1_29。“axis_ctrl_t”是与电机轴相关的定义。 * PWM 输出脉冲 -> 触发 XBAR 信号 -> 脉冲下降沿驱动 QTMR 的外部时钟输入 -> * QTMR 32 位级联计数器递减 1 -> 当计数器达到 0 时，触发 QTMR 比较中断 -> 中断内部关闭 PWM * 同时，QTMR 触发硬件故障，直接拉低 PWM 的物理输出引脚。。ID= AXIS_Y， 。姓名= "Y", /* 用于串口日志记录或断点调试，以识别 Y 轴 */ /* ================= PWM 输出资源分配 ================= */ .pwmBase= PWM3, /* Y轴使用FlexPWM3模块 */ .pwm模块= kPWM_Module_0, /* 使用 PWM3 的子模块 0（每个 PWM 有 4 个子模块，编号从 0 到 3） */ .pwm通道= kPWM_PwmA, /* 使用子模块 0 的 A 相输出引脚，对应于物理引脚 GPIO_EMC_B1_29 */ /* ================= 32 位 QTMR 级联计数资源分配 ================= */ .tmrBase= TMR3, /* Y轴使用QTMR3外设（对应于IRQ中断号TMR3_IRQn） */ 低= kQTMR_Channel_0, /* 16 位低计数器：使用 TMR3 的通道 0 */ .highCh= kQTMR_Channel_1,/* 16 位高位计数器：使用 TMR3 的通道 1 */ /* 👉 .lowCh 和 .highCh它们成对出现，在硬件层面上，它们会自动组合成一个 32 位计数器。 /* ================= 硬件级联时钟源配置（核心关键） ================= */ .tmrInputsrc=kQTMR_ClockCounter0InputPin, /* 通道 0 的时钟源：设置为“外部引脚输入 0”。 在 XBAR 配置中，PWM3 脉冲的下降沿通过 XBAR 连接到 TMR3 通道 0 的输入引脚。 因此，每次 PWM 输出脉冲时，通道 0（16 位）将执行一次减量操作。*/ .cascadePcs = 4U， /* 高 16 位通道（通道 1）的时钟源 (PCS) 配置。 在 i.MX RT 的 QTMR 寄存器中，PCS 值对应如下： 0-3 = 外部引脚输入； 4 = 通道 0 的溢出/终止事件； 5 = 通道 1 的溢出/终止事件； 6 = 通道 2 的溢出/终止事件； 7 = 通道 3 的溢出/终止事件。 这里配置为 4U，意思是：让“TMR3 的通道 1”监测“TMR3 的通道 0 的溢出事件”。 已启用 HARD_PWM_LOW_START_PHASE_ENABLE 和 HARD_PWM_STATE_GUARD_ENABLE。APP_PWM_Unmap_Selected_Fault 功能：移除与当前轴对应的故障引脚映射。调用底层 PWM_SetupFaultDisableMap 函数来禁用故障。目的是为了：在不需要硬件故障的情况下，防止意外的外部干扰导致 PWM 关闭，从而方便底层调试过程。 APP_PWM_ClearFault（原始代码函数） 功能：清除 PWM 模块的故障状态标志（axis->pwmBase->FSTS）。触发硬件故障后，必须先清除此标志，然后才能允许 PWM 重新启动。 APP_PWM_禁用输出 功能：立即停止 PWM 定时器，强制引脚输出低电平（PWM_SetPwmForceOutputToZero），并启用输出。它的目的是确保在电机启动之前，引脚不会因为浮空或处于默认状态而输出高电平，这可能会导致电机运动不规则。 APP_QTMR_Disable_Low_OFLAG_Output 功能：禁用 QTMR 的 OFLAG（状态标志）输出，并强制 OFLAG 处于低电平。它与 XBAR 硬件配合使用，其作用是切断 QTMR 输出到 PWM 故障引脚的路径，防止在启动前意外触发故障。 APP_StateGuard_Reset 功能：清除国家卫队（看门狗）的计数器和旗帜。如果启用 HARD_PWM_STATE_GUARD_ENABLE 时系统遇到长时间无脉冲变化或死锁，则此功能用于在停止或重新启动系统之前重置这些保护变量。 APP_PWM_SelectPrescaler_FromPeriodCnt400M 功能：这是一个非常核心的底层频率计算函数。它接收高电平 + 低电平的总 400MHz 计数值，并计算应设置多少个预分频器 (PRSC) 和 PWM 周期 (PERIOD) 才能放入 16 位 PWM 寄存器中。请注意：如果计算出的周期超过 65535 且除法系数超出范围，则此函数将返回 false，导致电机无法启动。 APP_PwmModuleMask 功能：将 PWM 子模块的索引号（例如，值为 0 的 kPWM_Module_0）转换为左移 N 位的位掩码。NXP 的许多 PWM 寄存器（例如 OUTEN、MCTRL）都是逐位控制的。该函数负责生成正确的二进制掩码。 Re: RT1176 PWM startup failed 我找到了原因。这是因为 cm4 内核中 PIT 中断的内部负载过重，影响了 cm7 内核的 PWM 操作。降低 PIT 中断的负载后，PWM 启动失败的问题就消失了。

PCF8563TS/5,118用のコンデンサを探すお手伝いをします 私はPCF8563TS/5118 ICを使用しており、OSCIピンの外部コンデンサを正しく接続しようとしています。 私は50k ESR、12.5pF、32.568KHzの結晶、可能な限り短いトレース、データシートのアプリケーション図と同じ回路図を使っています。 デバイスを理解するために、データシートとUM10301の両方を参照して計算を試みました。外部コンデンサの値を明確に計算する方法を見つけるのが難しかったです。なぜなら、データシートには同じトピックの別々のページ、OSCIとOSCOで並列と直列が記載されているからです。 外部のOSCIピンとOSCOピンに並列に25pFの内部コンデンサが接続されているのがわかります。データシートの表30では、CLは並列接続の場合に計算されると記載されていますが、代わりに直列接続の場合の計算方法を示す注記があります。 デバイスを動かす外部コンデンサが見つかりません。I2Cからの応答がありません。25pF、22.5pF、20pF、25pF、10pF、8.2pF、6pFを試しました。0603 C0G/NP0 キャップすべて。 別の基板では、コンデンサを全く取り付けないことで動作させることができました。計算してみると、それは全く意味をなさない。 これらの入力値（12.5pF、50k ESR水晶発振器）の計算方法の例を教えていただけないでしょうか。計算しても、値を総当たりで試しても、うまく動作させることができませんでした。 Re: Help finding capacitor for PCF8563TS/5,118 はい、それは内蔵コンデンサの値で、私自身の投稿でも触れました。私はそのファイルを読みました。 あなたが伝えたいことを実際に書いてくれた方が、はるかに役に立つでしょう。時間を割いていただきありがとうございました。 Re: Help finding capacitor for PCF8563TS/5,118 UM10301 PCF85x3、PCF85x63、PCA8565、PCF2123、PCA21125のユーザーマニュアル Re: Help finding capacitor for PCF8563TS/5,118 親愛なるデイビッド、 db16122さんが正しく表3を案内してくれました。UM10301で。目標負荷静電容量が12.5pFなら、OSCIピンに25pF中間値のトリムコンデンサを接続する必要があります。 この25pF値は表30の下記式から計算できます。PCF8563のデータシートに記載されています。 ここでCLは目標負荷静電容量、あなたの場合は12.5pFです。 コスコは既知の内部静電容量、25pFです。 この式から、Ctrimは次のように導くことができます: CL = Ctrim * Cosco / (Ctrim + Cosco) CL*Ctrim+CL*Cosco=Ctrim*Cosco CL*Cosco=Ctrim*Cosco-CL*Ctrim CL*Cosco=Ctrim*(Cosco-CL) CL*Cosco/(Cosco-CL)=Ctrim Ctrim = CL * Cosco / (Cosco - CL) = 12.5 * 25 / (25 - 12.5) = 312.5 / 12.5 Ctrim=25pF 可変トリムコンデンサが必要なのは、内部のCoscoコンデンサに余裕があるためです。Coscoは15pFから35pFの範囲で変動する場合があります。 敬具、 ヨゼフ

can we use provisioned cert or key for setting up in the https connection or tls connection in i.mx9 Can the provisioned certificate and private key on the i.MX93 be used directly to establish HTTPS/TLS connections? If yes, what is the recommended method for accessing and utilizing these credentials for client/server authentication and mTLS implementations? once provisioning is complete and the secure object blobs are present in /etc/ele/, what is the recommended workflow for using those provisioned credentials in a real HTTPS/TLS connection? Re: can we use provisioned cert or key for setting up in the https connection or tls connection in i Hi ,@Manuel_Salas  Thanks for your reply. Following up on the mbedTLS/opaque-key guidance — that's resolved on our side for the private key. Remaining question is specifically about the certificate, provisioned via EL2GO and stored in /etc/ele/ alongside the private key . Since a certificate is public data, we need to extract it as plain DER to hand to mbedtls_x509_crt_parse_der() for the TLS handshake — unlike the key, it doesn't need to stay opaque. What is the supported SMW/PSA call to retrieve the plaintext DER bytes for a provisioned certificate object? Specifically: is it exposed via psa_ps_get() / psa_its_get() (PSA Protected Storage / Internal Trusted Storage) using the object ID as the UID, or through a different SMW API? We see protected_storage.h and internal_trusted_storage.h in the installed SMW headers but want to confirm this is the intended path for certificate objects before building against it. Re: can we use provisioned cert or key for setting up in the https connection or tls connection in i Hello @NEXUSNERD  Hope you are doing very well. On the i.MX93, the provisioning flow is designed so that the private key remains protected by the ELE. So, the blobs stored in /etc/ele/ are secure object representations that allow ELE to reload or reference the provisioned key material, and they are not intended to be treated as ordinary TLS key files. You can take a look to the imx-secure-enclave (Mbed-TLS). Best regards, Salas.

オンラインプロビジョニング ボードのオンラインプロビジョニングは無事完了しました。あとは、edge2lockのプロビジョニング後に作成された証明書やキーを抽出するか、場合によっては読み取る必要があるのですが、それは可能でしょうか? Frdm i.mx93 を使用しています Re: Online Provisioning こんにちは、 pkcs11-toolを使っても構いません。こちらのドキュメントをご覧ください。 https://github.com/nxp-imx/imx-smw/blob/release/version_5.x/Documentations/user_guide/pkcs11/pkcs11_tool_user_guide.md また、SMWのユーザーマニュアルもご覧になることをお勧めします: https://github.com/nxp-imx/imx-smw/blob/release/version_5.x/Documentations/user_manual/SMW_UserManual_UM12513.pdf よろしくお願いいたします。 アルド。 Re: Online Provisioning こんにちは、アルドさん。 お返事ありがとうございます。 FRDM i.MX93でオンラインプロビジョニングに成功した後、SMW PKCS#11プロバイダーでpkcs11-toolを使おうとしましたが、プロビジョニング済みの証明書やキーが見えたり読み取ったりできません。 もう少し詳しく教えていただけますか: プロビジョニングされた証明書と秘密鍵はPKCS#11インターフェースを通じてアクセス可能でしょうか? そうでない場合、それらはELEに安全に保存され、エクスポートされることなくPSA Crypto/SMW APIを通じてのみ使用されることを意図しているのでしょうか？ 私の目標は、プロビジョニングされた認証情報を使用して相互TLS接続を確立することです。 ありがとう。

S32K148EVB-Q176 received with UJA1131 instead of UJA1132 Hi, I recently bought an S32K148EVB-Q176 board. According to the documentation and schematics, I expected it to come with a UJA1132, but the board I received has a UJA1131. Because of this, I only have one LIN interface, while I was expecting the features of the UJA1132. I just wanted to ask if this is normal. Are there different versions of the S32K148EVB-Q176 with different SBCs, or did I receive the wrong board? Thank you! Re: S32K148EVB-Q176 received with UJA1131 instead of UJA1132 Hello @sousou54, Thank you for the report. This issue is currently under investigation. Could you please provide a photo of the large white label located on the product box? The information on this label can help us identify the manufacturing details of the board. Since the label may contain product-specific information, you can share the photo through a private message or by opening a support case (Support) rather than posting it publicly. Best regards, Julián Re: S32K148EVB-Q176 received with UJA1131 instead of UJA1132 Hello @sousou54, Just to inform you, I've received your pictures, and I have forwarded to the appropriate team. I am waiting for a response. Thank you for your understanding and cooperation. Best regards, Julián

S32DS 3.4 License Problem Dear NXP team， 当我重新安全S32DS 3.4时，无法激活，提示如下图。目前我已无法重旧电脑上返回license，麻烦处理一下。谢谢！ Re: S32DS 3.4 License Problem 你好， 可用许可证数量已增加。

USDHC1に接続されたeMMCはブートデバイスとして使えますか? こんにちは、 i.MX 8DualX/8DualXPlus/8QuadXPlusファミリーの起動ROMの挙動をチェックしています。 リファレンス・マニュアルによると、推奨されるブート接続は以下の通りのようです。 USDHC0上のeMMC SD/eSD/SDXCカード（USDHC1対応） しかし、図5-17 「拡張デバイス（SD/eSD/SDXC）ブートフロー」では、SDの初期化が失敗した場合、フローはコネクタ2を経由して図5-16のMMC初期化フローへと続きます。SDプロトコルが失敗した後、ROMは同じUSDHCインターフェース上でMMCプロトコルを試すようです。 これは、 USDHC1 に接続されたeMMCが検出され、4ビットモードでブートROMブートデバイスとして使われることがあるということですか? それとも、このMMCフォールバックパスはプロトコル検出のみを目的としており、USDHC1からのeMMCブートは正式にはサポートされていないのでしょうか？ また、ROMがこの時点でUSDHC1からUSDHC0に切り替わるのか、それとも同じUSDHC1インターフェースを使い続けるのかも確認したいです。 よろしくお願いします。 Re: Can an eMMC connected to USDHC1 be used as a boot device? i.MX 8DualX/8DualXPlus/8QuadXPlusのブートROMの起動フロー、特にSDカードからの起動について理解しようとしています。 私の現在の理解は以下の通りです。 プライマリブートとセカンダリブートが失敗した場合、ROMはSD/MMC製造モードに入る可能性があり、これはリカバリブートと呼ばれます。 このモードでは： ROMはUSDHC1上のSDカードまたはMMCカードをスキャンします。 通常のバス幅eFuse設定に関わらず、1ビットのデータバスが使用されます。 有効なブートイメージが見つかった場合、それがロードされて実行されます。 もしeMMCデバイスがUSDHC1に接続されていて、BOOT_MODE[3:0]が0011に設定されている場合(SDでUSDHC1を経由)、期待される起動シーケンスは次のようになりますか? ROMはまずSDブートフローを使用して通常のプライマリブートを試みるが、失敗する。 その後、ROMはセカンダリブートを試みるが、これも失敗する。 ROMはSD/MMC製造モード（リカバリブート）に入り、MMCプロトコルを使用してUSDHC1上のeMMCデバイスを検出し、そこから正常に起動します。 つまり、このハードウェア構成では、通常のプライマリブートやセカンダリブートの段階ではなく、リカバリ/製造ブートの段階でのみ、システムはeMMCから起動できるということでしょうか？ Re: Can an eMMC connected to USDHC1 be used as a boot device? こんにちは、 USDHC1上のeMMCはブートデバイスとして扱えず、文書化されたプライマリマッピングはUSDHC0上のeMMC、USDHC1上のSDです。 SD/MMC製造モードでは、USDHC1のフォールバック/リカバリ動作が使用されます。リファレンス・マニュアルの5.11節を参照してください。 よろしくお願いいたします。

USXGMII multi-rate on i.MX95 Hi, we are trying to evaluate if we can implement an ethernet port on the i.MX95 that is able to support the following ethernet speeds: 10GBASE-T 5GBASE-T 2.5GBASE-T 1000BASE-T 100BASE-TX 10BASE-Te In general this requires us to place a 10Gbit capable ethernet PHY on our design and connect it to the i.MX95 ethernet controller via one of two interfaces: USXGMII or XFI From our understanding the USXGMII interface is a multi-rate interface in theory, meaning it can facilitate all speeds from 10Gbit to 10bit over one link. In contrast the XFI interface is a single-rate interface that can only facilitate 10Gbit. According to the i.MX95 reference manual (e.g. section 104.2, table 621) the i.MX95 supports both XFI and "10G-USXGMII". So initially it looks like our desired interface USXGMII seems to be supported. There are several points that confuse us however: 1. The declaration "10G-USXGMII" could be interpreted to mean that the interface is a USXGMII link in theory but it only really works in the 10Gbit mode. 2. The NXP eval board IMX95LPD5EVK-19 implements a 10GBase-T port using a Marvell AQR113C PHY. a) In the block diagram in figure 1, section 1.1 the PHY looks to be connected to the USXGMII interface: b) In the associated section 2.11.3 "10 Gbit Ethernet Interface" the AQR113C ethernet transceiver is said to support all data rates from 10Gbit to 10bit, hinting at true USXGMII: c) This section also mentions that the interface used to connect the ethernet PHY is XFI: So in conclusion we are confused wether or not the i.MX95 supports the full multi-rate USXGMII or only a 10Gbit-only version. We tried to look at the NXP eval board as a reference but we are not sure either if the 10GbE port on that board is connected via USXGMII (allowing multi-rate from 10Gbit to 10bit) or via XFI (10Gbit only). Could you please clarify for us: Is it possible to implement a true multi-rate 10GbE port on the i.MX95 that supports speeds from 10Gbit to 10bit? Re: USXGMII multi-rate on i.MX95 Thank you very much for this in-depth response. This clears up any confusion on our side! Re: USXGMII multi-rate on i.MX95 1. Meaning of "10G-USXGMII" "10G-USXGMII" refers to the standard multi-rate USXGMII protocol, not a 10G-only mode. The "10G" denotes the fixed SerDes lane speed, while USXGMII supports in-band rate adaptation for 10M, 100M, 1G, 2.5G, 5G, and 10G Ethernet. On i.MX95, this mode is represented by the PCS_PROT_10G_SXGMII setting. 2. Interface Used on the i.MX95 EVK The i.MX95 EVK uses XFI (10GBASE-R) rather than USXGMII. In imx95-19x19-evk.dts, enetc_port2 is configured as: phy-mode = "10gbase-r"; Therefore, the onboard AQR113C operates in XFI mode. 3. Is True Multi-Rate USXGMII Supported? Yes. The i.MX95 NETC hardware supports USXGMII, and the Linux ENETC4 driver handles speed changes through enetc4_set_port_speed(). The Marvell AQR113C also supports USXGMII host-interface mode. 4. What Is Needed on a Custom Board? To enable full multi-rate operation: Configure the device tree: phy-mode = "usxgmii"; managed = "in-band-status"; Configure the AQR113C firmware for USXGMII host mode instead of XFI. The EVK uses XFI for its 10GbE port, but a custom i.MX95 design can use USXGMII with the AQR113C (or a similar PHY) to support 10M/100M/1G/2.5G/5G/10G over a single MAC-to-PHY link. Thanks Re: USXGMII multi-rate on i.MX95 I am not the original poster but I am also trying to get usxgmii working. Has NXP ever validated if usxgmii works on the BSP kernel? I am trying to use it with a mv-cux3610 phy but I get these errors: [ 43.063202] nxp_enetc4 0002:00:10.0 (unnamed net_device) (uninitialized): MAC returned PCS which does not support usxgmii [ 43.074224] nxp_enetc4 0002:00:10.0 (unnamed net_device) (uninitialized): failed to validate link configuration for inband [ 43.085308] nxp_enetc4 0002:00:10.0: Failed to create phylink [ 43.091726] nxp_enetc4 0002:00:10.0: probe with driver nxp_enetc4 failed with error -22 it seems to be caused by the netc PCS not advertising usxgmii support, only 10gbase-r, 2500-basex and sgmii: (this is on the lf-6.18.y linux-imx branch) Re: USXGMII multi-rate on i.MX95 Just one more follow-up question: Is the driver for the Marvell AQR113C included in the NXP Linux BSP or is it an out-of-tree module we must supply ourselves? Re: USXGMII multi-rate on i.MX95 Thank you for your reply! Last question from my side: Is it possible to configure the enetc_port2 and the AQR113C on the i.MX95 EVK to USXGMII mode? Would this allow us to test the multi-rate functionality of the USXGMII interface on the EVK? Re: USXGMII multi-rate on i.MX95 the driver has been included in NXP Linux BSP, link: https://github.com/nxp-real-time-edge-sw/real-time-edge-linux/blob/linux_6.18.20/drivers/net/phy/aquantia/aquantia_main.c Re: USXGMII multi-rate on i.MX95 Simply "switching the DTS to usxgmii" on the EVK is only a software-level attempt. You would also have to re-provision the AQR113C with USXGMII firmware, and because of the EVK's XFI-oriented board design, this is not a reliable path for multi-rate validation. If the goal is to validate true multi-rate USXGMII (10M/100M/1G/2.5G/5G/10G), we recommend building a custom board designed for USXGMII (SerDes routing + AQR113C in USXGMII host-mode firmware + phy-mode = "usxgmii"). You can use EVK board, after obtaining the USXGMII provisioning firmware for the AQR113C, but please be aware of its limitations. Thanks

HTTPS接続やI.mx9のTLS接続で設定するためにプロビジョニング済みのcertやkeyを使うことは可能でしょうか? i.MX93のプロビジョニング済み証明書と秘密鍵は、直接HTTPS/TLS接続を確立するために使えますか?もしそうなら、クライアント/サーバー認証やmTLS実装のためにこれらの認証情報にアクセスし活用する推奨方法は何ですか? プロビジョニングが完了し、セキュアオブジェクトブロブが /etc/ele/ に存在する場合、プロビジョニングされた認証情報を実際の HTTPS/TLS 接続で使用するための推奨ワークフローは何ですか？ Re: can we use provisioned cert or key for setting up in the https connection or tls connection in i こんにちは、 @Manuel_Salas ご返信ありがとうございます。 mbedTLS/opaque-keyに関するガイダンスに従って、プライベートキーに関する問題は弊社側で解決済みです。 残りの質問は、EL2GO を介してプロビジョニングされ、秘密鍵とともに /etc/ele/ に保存される証明書についてです。証明書は公開データであるため、TLS ハンドシェイクのために mbedtls_x509_crt_parse_der() に渡すために、プレーンな DER として抽出する必要があります。鍵とは異なり、証明書は不透明なままにしておく必要はありません。 プロビジョニングされた証明書オブジェクトの平文DERバイトを取得するためにサポートされているSMW/PSA呼び出しは何ですか？ 具体的には、オブジェクトIDをUIDとして使用してpsa_ps_get() / psa_its_get()（PSA保護ストレージ / 内部信頼ストレージ）を介して公開されるのか、それとも別のSMW APIを介して公開されるのか？インストールされたSMWヘッダーにはprotected_storage.hとinternal_trusted_storage.hが見られますが、証明書オブジェクトに対してこれを意図した経路かどうかを確認したいです。 Re: can we use provisioned cert or key for setting up in the https connection or tls connection in i こんにちは、 @NEXUSNERD お元気でお過ごしのことと思います。 i.MX93では、プロビジョニングフローは秘密鍵が ELEによって保護されるように設計されています。 したがって、/etc/ele/ に保存されているブロブは、ELEがプロビジョニングされたキー素材を再ロードまたは参照できるようにする安全なオブジェクト表現であり、通常のTLSキーファイルとして扱うことを意図していません。 imx-セキュア・エンクレーブ(Mbed-TLS)を見てみてください。 よろしくお願いいたします。 サラス。

USXGMII 多速率 i.MX95 您好， 我们正在评估是否可以在 i.MX95 上实现一个能够支持以下以太网速度的以太网端口： 10GBASE-T 5GBASE-T 2.5GBASE-T 1000BASE-T 100BASE-TX 10BASE-Te 通常，这要求我们在设计中集成一个支持 10Gbit 以太网的 PHY，并通过 USXGMII 或 XFI 这两个接口之一将其连接到 i.MX95 以太网控制器。 据我们了解，USXGMII 接口理论上是一个多速率接口，这意味着它可以通过一条链路实现从 10Gbit 到 10bit 的所有速度。 相比之下，XFI 接口是单速率接口，只能支持 10Gbit。 根据 i.MX95 参考手册（例如第 104.2 节，表 621）i.MX95 同时支持 XFI 和“10G-USXGMII”。所以初步看来，我们想要的接口 USXGMII 似乎得到了支持。 然而，有几点让我们感到困惑： 1.“10G-USXGMII”声明可以解释为该接口理论上是 USXGMII 链路，但实际上只能在 10Gbit 模式下工作。 2. NXP 评估板IMX95LPD5EVK-19 使用 Marvell AQR113C PHY 实现 10GBase-T 端口。 a) 在图 1 的框图中，1.1 节中，PHY 似乎连接到了 USXGMII 接口： b) 在相关的 2.11.3 节“10 Gbit 以太网接口”中，AQR113C 以太网收发器据称支持从 10Gbit 到 10bit 的所有数据速率，暗示了真正的 USXGMII： c) 本节还提到，用于连接以太网 PHY 的接口是 XFI： 因此，我们最终还是不清楚 i.MX95 是否支持完整的多速率 USXGMII，还是只支持 10Gbit 版本。 我们尝试以 NXP 评估板作为参考，但我们也不确定该板上的 10GbE 端口是通过 USXGMII 连接（允许从 10Gbit 到 10bit 的多速率）还是通过 XFI 连接（仅限 10Gbit）。 请问能否为我们澄清一下： i.MX95 是否有可能实现真正的多速率 10GbE 端口，支持从 10Gbit 到 10bit 的速度？ Re: USXGMII multi-rate on i.MX95 非常感谢您如此详尽的回复。 这样就消除了我们这边的任何疑惑！ Re: USXGMII multi-rate on i.MX95 1. “10G-USXGMII”的含义 “10G-USXGMII”指的是标准的多速率USXGMII协议，而不是仅10G模式。“10G”表示固定的 SerDes 通道速度，而 USXGMII 支持 10M、100M、1G、2.5G、5G 和 10G 以太网的带内速率自适应。 在 i.MX95 上，此模式由 PCS_PROT_10G_SXGMII 设置表示。 2. i.MX95 EVK 上使用的接口 i.MX95 EVK 使用 XFI (10GBASE-R) 而不是 USXGMII。在 imx95-19x19-evk.dts 中，enetc_port2 配置如下： phy-mode = "10gbase-r"; 因此，机载 AQR113C 以 XFI 模式运行。 3. 是否支持真正的多速率 USXGMII？ 是的。i.MX95 NETC 硬件支持 USXGMII，Linux ENETC4 驱动程序通过 enetc4_set_port_speed() 处理速度更改。Marvell AQR113C 也支持 USXGMII 主机接口模式。 4. 定制板需要哪些组件？ 为实现完整的多速率操作： 配置设备树： phy-mode = "usxgmii"; managed = "带内状态"; 将 AQR113C 固件配置为 USXGMII 主机模式而不是 XFI 模式。 EVK 的 10GbE 端口使用 XFI，但定制的 i.MX95 设计可以使用 USXGMII 和 AQR113C（或类似的 PHY）来支持通过单个 MAC 到 PHY 链路传输 10M/100M/1G/2.5G/5G/10G 网络。 谢谢！ Re: USXGMII multi-rate on i.MX95 我不是原帖作者，但我也在尝试让usxgmii运行起来。 NXP 是否验证过 usxgmii 是否能在 BSP 内核上运行？我尝试将其与 mv-cux3610 PHY 一起使用，但出现以下错误： [ 43.063202] nxp_enetc4 0002:00:10.0 (unnamed net_device) (uninitialized): MAC returned PCS which does not support usxgmii [ 43.074224] nxp_enetc4 0002:00:10.0 (unnamed net_device) (uninitialized): failed to validate link configuration for inband [ 43.085308] nxp_enetc4 0002:00:10.0: Failed to create phylink [ 43.091726] nxp_enetc4 0002:00:10.0: probe with driver nxp_enetc4 failed with error -22 这似乎是由于 netc PCS 没有宣传 usxgmii 支持，而只支持 10gbase-r、2500-basex 和 sgmii 造成的： （这是在 lf-6.18.y linux-imx 分支上） Re: USXGMII multi-rate on i.MX95 还有一个后续问题：NXP Linux 电路板支持包。 中是否包含 Marvell AQR113C 的驱动程序，还是我们需要自己提供的外部模块？ Re: USXGMII multi-rate on i.MX95 该驱动程序已包含在 NXP Linux 电路板支持包中，链接： https://github.com/nxp-real-time-edge-sw/real-time-edge-linux/blob/linux_6.18.20/drivers/net/phy/aquantia/aquantia_main.c Re: USXGMII multi-rate on i.MX95 感谢你的回复！ 我最后一个问题：是否可以将 i.MX95 EVK 上的 enetc_port2 和 AQR113C 配置为 USXGMII 模式？这样我们就可以测试 EVK 上 USXGMII 接口的多速率功能了吗？ Re: USXGMII multi-rate on i.MX95 在 EVK 上简单地“将 DTS 切换到 usxgmii”只是软件层面的尝试。 您还需要使用 USXGMII 固件重新配置 AQR113C，但由于 EVK 的板设计面向 XFI，因此这不是多速率验证的可靠途径。 如果目标是验证真正的多速率 USXGMII（10M/100M/1G/2.5G/5G/10G），我们建议构建一个专为 USXGMII 设计的定制板（SerDes 路由 + AQR113C 在 USXGMII 主机模式固件中 + phy-mode = "usxgmii")。 在获得 AQR113C 的 USXGMII 配置固件后，您可以使用 EVK 板，但请注意其局限性。 谢谢！

连接到 USDHC1 的 eMMC 能否用作引导设备？ 你好， 我正在检查 i.MX 8DualX/8DualXPlus/8QuadXPlus 系列的启动 ROM 行为。 根据参考手册，推荐的启动连接方式如下： USDHC0 上的 eMMC USDHC1 上的 SD/eSD/SDXC 然而，在图 5-17 “扩展设备（SD/eSD/SDXC）启动流程”中，当 SD 初始化失败时，流程会通过连接器2继续到图 5-16 中的 MMC 初始化流程。ROM 似乎在 SD 协议失败后，尝试在同一个 USDHC 接口上使用 MMC 协议。 这是否意味着可以检测到连接到USDHC1 的eMMC 并将其用作启动 ROM 启动设备，可能以 4 位模式运行？ 或者说，此 MMC 回退路径仅用于协议检测，而官方并不支持从 USDHC1 启动 eMMC？ 我还想确认一下，此时 ROM 是否从 USDHC1 切换到 USDHC0，还是继续使用相同的 USDHC1 接口。 谢谢！ Re: Can an eMMC connected to USDHC1 be used as a boot device? 我正在尝试了解 i.MX 8DualX/8DualXPlus/8QuadXPlus 启动 ROM 的启动流程，特别是 SD 卡启动的流程。 我目前的理解如下。 主启动和辅助启动失败后，ROM 可能会进入 SD/MMC 制造模式，这被称为恢复启动。 在此模式下： ROM 扫描 USDHC1 上的 SD 或 MMC 设备。 无论正常的总线宽度 eFuse 设置如何，都使用 1 位数据总线。 如果找到有效的启动映像，则加载并执行该映像。 如果将 eMMC 设备连接到 USDHC1，并且 BOOT_MODE[3:0] 设置为 0011（通过 USDHC1 进行 SD 卡启动），则预期的启动顺序是否如下？ ROM 首先尝试使用 SD 卡启动流程进行正常的主启动，但失败了。 ROM 随后尝试二次启动，但也失败了。 ROM 进入 SD/MMC 制造模式（恢复启动），使用 MMC 协议检测到 USDHC1 上的 eMMC 设备，并成功从该设备启动。 换句话说，在这种硬件配置下，系统是否只能在恢复/制造启动阶段从 eMMC 启动，而不能在正常的启动阶段（主启动或辅助启动）从 eMMC 启动？ Re: Can an eMMC connected to USDHC1 be used as a boot device? 你好， USDHC1 上的 eMMC 不能作为引导设备，有记录的主要映射是 USDHC0 上的 eMMC，USDHC1 上的 SD。 USDHC1 回退/恢复行为由 SD/MMC 制造模式使用。您可以参阅参考手册第 5.11 节。 顺祝商祺！

CodeWarrior License Questions We use CodeWarrior 10.6 on a legacy product and need to install it on a new P.C.  I'm unable to find an offline CodeWarrior 10.6 offline install and the online install fails (missing download site). I can find a 10.7 download.  We have permanent floating licenses for 10.6.  Will these continue to work with 10.7 or can someone point me to an offline 10.6 install? thanks

在线配置 我已经成功完成了主板上的在线配置，现在我需要做的是提取证书或密钥，或者读取 edge2lock 配置后创建的 blob，这可以做到吗？ 使用 Frdm i.mx93 Re: Online Provisioning 你好， 您可以使用 pkcs11-tool 来完成此操作，请参阅此处的文档： https://github.com/nxp-imx/imx-smw/blob/release/version_5.x/Documentations/user_guide/pkcs11/pkcs11_tool_user_guide.md 另外，我建议您查阅一下SMW用户手册： https://github.com/nxp-imx/imx-smw/blob/release/version_5.x/Documentations/user_manual/SMW_UserManual_UM12513.pdf 此致敬礼/Saludos， 阿尔多。 Re: Online Provisioning 嗨，阿尔多， 感谢你的回复。 在 FRDM i.MX93 上成功进行在线配置后，我已经尝试使用 pkcs11-tool 和 SMW PKCS#11 提供程序，但我看不到或读不到已配置的证书或密钥。 请问您能否澄清一下： 是否预期可以通过 PKCS#11 接口访问已配置的证书和私钥？ 如果不是，它们是否安全地存储在 ELE 中，并且仅打算通过 PSA Crypto/SMW API 使用而不导出？ 我的目标是使用已配置的凭据进行双向 TLS 连接。 谢谢。

S32DS 3.4 License Problem Dear NXP team, When I tried to reactivate my S32DS 3.4, I was unable to do so, and the message shown in the image below appears. I am currently unable to restore the license on my old computer. Could you please help me resolve this? Thank you! Re: S32DS 3.4 License Problem Hi,  the number of available licenses has been increased. 

S32K148EVB-Q176 收到的却是 UJA1131 而不是 UJA1132 您好， 我最近购买了一块S32K148EVB-Q176板。根据文档和原理图，我原本以为它会配备 UJA1132，但我收到的板子却是 UJA1131。 正因如此，我只有一个 LIN 接口，而我原本期望的是 UJA1132 的功能。 我只是想问一下这是否正常。S32K148EVB-Q176 是否有不同版本，配备不同的 SBC，还是我收到了错误的板？ 谢谢！ Re: S32K148EVB-Q176 received with UJA1131 instead of UJA1132 你好@sousou54 ， 感谢您提交的报告。目前该问题正在调查中。 请您提供产品包装盒上白色大标签的照片？标签上的信息可以帮助我们识别板的制造细节。 由于标签可能包含产品特定信息，您可以私信分享照片，或者通过开通支持案例（支持）来分享照片，而不是公开发布。 此致， 朱利安 Re: S32K148EVB-Q176 received with UJA1131 instead of UJA1132 你好@sousou54 ， 特此通知，我已收到您的照片，并已转发给相关团队。 我正在等待回复。感谢您的理解与合作。 此致， 朱利安

Can an eMMC connected to USDHC1 be used as a boot device? Hello, I am checking the Boot ROM behavior of the i.MX 8DualX/8DualXPlus/8QuadXPlus family. According to the reference manual, the recommended boot connections appear to be: eMMC on USDHC0 SD/eSD/SDXC on USDHC1 However, in Figure 5-17, “Expansion device (SD/eSD/SDXC) boot flow”, when SD initialization fails, the flow continues through connector 2 to the MMC initialization flow in Figure 5-16. It appears that the ROM tries the MMC protocol on the same USDHC interface after the SD protocol fails. Does this mean that an eMMC connected to USDHC1 can be detected and used as a Boot ROM boot device, possibly in 4-bit mode? Or is this MMC fallback path intended only for protocol detection, while eMMC boot from USDHC1 is not officially supported? I would also like to confirm whether the ROM switches from USDHC1 to USDHC0 at this point, or whether it continues using the same USDHC1 interface. Thank you. Re: Can an eMMC connected to USDHC1 be used as a boot device? I am trying to understand the boot flow of the i.MX 8DualX/8DualXPlus/8QuadXPlus Boot ROM, especially for SD boot. My current understanding is as follows. After Primary and Secondary Boot fail, the ROM may enter SD/MMC Manufacture Mode, which is described as Recovery Boot. In this mode: The ROM scans SD or MMC devices on USDHC1. A 1-bit data bus is used, regardless of the normal bus-width eFuse setting. If a valid boot image is found, it is loaded and executed. If an eMMC device is connected to USDHC1 and BOOT_MODE[3:0] is set to 0011 (SD boot through USDHC1), is the expected boot sequence as follows? The ROM first attempts the normal Primary Boot using the SD boot flow, but it fails. The ROM then attempts Secondary Boot, which also fails. The ROM enters the SD/MMC Manufacture Mode (Recovery Boot), detects the eMMC device on USDHC1 using the MMC protocol, and successfully boots from it. In other words, with this hardware configuration, would the system be able to boot from the eMMC only during the Recovery/Manufacture Boot stage, rather than during the normal Primary or Secondary Boot stages? Re: Can an eMMC connected to USDHC1 be used as a boot device? Hello, eMMC on USDHC1 cannot be treated as a boot device, the documented primary mapping is eMMC on USDHC0, SD on USDHC1. The USDHC1 fallback/recovery behavior is used by SD/MMC manufacture mode. You can take a look in section 5.11 of reference manual. Best regards.