Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
S32M Examples & Documents S32M2xx S32M2xx - Motor control use cases - NXP Community   S32M2xx - MOSFET switching adjustment for Motor control examples  Using S32M2 motor control examples with AMMCLIB 1.1.44 - optimal performance settings    S32M24x S32M24x/S32K14x -> FTM: Edge-align PWM (EPWM) mode S32M24x/S32K14x -> FTM: Center-Aligned PWM (CPWM) mode  S32M24x/S32K14x -> FTM: Modified Combine mode for Phase Shift  S32M24x/S32K14x -> FTM: PWM Modulation Implementation  S32M24x/S32K14x -> Global time base  FlexTimer Module (FTM) Usage on S32M24x and S32K14x Series  S32M244 - FOC with single shunt current measurement  S32M244 - Hall sensor based 6-step BLDC motor control  S32M244 - Sensorless 6-step BLDC motor control  S32M24x/S32K14x -> FTM: Complementary mode and dead-time insertion  [RTD200P04 MCAL] S32M244 PWM PDB ADC MCAL demo  [S32M244 RTD200P04 LLD]S32M244 PWM PDB ADC LLD demo  S32M24x/S32K1 – FTM/TRGMUX/PDB/ADC – [RTD300]  Example_S32M244_DPGA_AEC_Fault_v1_0_S32DS367_RTD300QLP06    S32M27x   S32M276 - Sensorless 6-step BLDC motor control S32M276 - Hall sensor based 6-step BLDC motor control  S32M276 - FOC with single shunt current measurement  S32M27x/S32K3 – eMIOS Usage  S32M27x/S32K3 – eMIOS/TRGMUX/LCU – [RTD600]   S32M27x/S32K3 – eMIOS/BTCU/ADC/DMA – [RTD600]     
View full article
Add I2C driver to MCU SDK Hello NXP Team, We would like to add our 24cxx series eeprom i2c driver in the MCU SDK. How can we add it ? Thanks & Regards, Re: Add I2C driver to MCU SDK Hi @taw, With the information you shared, I assume that you are looking for a custom SDK. The process depends on the IDE you are using. For MCUXpresso for VS Code, you can refer to the following documentation: MCUXpresso SDK: Creating Custom Manifests For MCUXpresso IDE, you can refer to the following documentation: Create Custom Board Support Package | NXP Semiconductors If this is not what you are referring to, could you please provide more details about your request? Best Regards, Pablo
View full article
カリフォルニア州フェアフィールドの配管工 迅速で信頼できる地元の配管工 カリフォルニア州フェアフィールドの配管業者は、住宅所有者や企業向けに、日常的な配管トラブルや予期せぬ緊急事態に対応するプロの配管サービスを提供しています。蛇口の漏れや詰まった排水口から、給湯器の問題や損傷した配管まで、信頼できる地元の配管工にアクセスできることで、小さな配管トラブルが深刻化し費用がかかるのを防ぐことができます。 Plumber Fairfield CAを選ぶ主な理由はシンプルです。配管修理やメンテナンス、緊急支援が必要なときに信頼できる地元のサポートを受けることです。専門の配管工は配管の問題を診断し、適切な解決策を提案し、適切な工具や技術を使って修理を完了します。排水が遅い、隠れた漏れ、低水圧、下水道の問題、給湯器の問題など、フェアフィールド(CA)の資格を持つ配管工が住宅や商業用の配管システムを正常に機能させるお手伝いをします。
View full article
#S32K388 增强型 RX FIFO + eDMA:无需 CPU 中断的连续循环缓冲区接收 您好,NXP技术支持, 我正在使用带有FlexCAN 增强型 RX FIFO和 RTD 的S32K388 。我希望实现基于DMA的连续CAN接收,而无需任何CPU中断。 我的要求是: MCU: S32K388 CAN:传统 CAN ,CAN FD 已禁用 CAN 有效载荷: 8 字节 FlexCAN增强型RX FIFO已启用 DMA接收已启用 我需要接收任何 CAN ID的 CAN 消息,无需过滤。 我希望 DMA 将接收到的每个 CAN 帧自动传输到RAM 软件环形缓冲区中。 我不需要 FlexCAN RX 中断。 我也不希望出现 DMA 主循环完成中断。 DMA 应该继续自动运行,而无需 CPU 再次调用 FlexCAN_Ip_RxFifo()。 理想情况下,每个接收到的 FIFO 元素都应该立即触发 DMA 传输,因此我不想等待较大的 FIFO 水印。 我查看了RTD源代码。在 FlexCAN_StartRxMessageEnhancedFifoData() 函数中,我发现驱动程序对 DMA 的配置大致如下: Source address = Enhanced RX FIFO output Source transfer size = 4 bytes Source offset = 4 bytes Destination transfer size = 4 bytes Destination offset = 4 bytes Minor loop size = 80 bytes Major loop count = num_enhanced_watermark EnMajorInt = TRUE DisAutoHwRequest = TRUE 我了解到,当前的 RTD 实现执行有限的 DMA 传输后便停止,需要再次调用 FlexCAN_Ip_RxFifo()。 我的问题是: 在 S32K388 上,是否可以配置 eDMA TCD,使 FlexCAN 增强型 RX FIFO DMA 请求能够连续地将接收到的 FIFO 元素传输到循环 RAM 缓冲区中,而无需任何 CPU 中断或软件重新激活? 具体来说,能否使用目标模数和/或其他 eDMA TCD 功能来实现这种连续环形缓冲器? 如果可以的话,能否提供一个配置示例,或者给我推荐一个 NXP 的示例/参考实现? 如有必要,我愿意修改 RTD FlexCAN 驱动程序或直接配置 eDMA TCD。 谢谢您! Re: #S32K388 Enhanced RX FIFO + eDMA: Continuous Circular Buffer Reception Without CPU Interrupts 你好@zhangyu5454 , 该驱动程序的编写方式要求在FLEXCAN_EVENT_DMA_COMPLETE 事件中调用 FlexCAN_Ip_RxFifo() 以重新启用接收。 理论上可以实现从DMA到缓冲区的连续传输;但是,您需要修改RTD或创建自己的驱动程序。很遗憾,这超出了我们的支持范围,如果要进行此操作,则应由您自行测试其验证和功能。 您需要设置 TCDn_CSR[D_REQ] = 0 (DisAutoHwRequest = FALSE) & TCDn_CSR[INTMAJOR] 以保持通道启用并禁用中断,以及配置您的循环数据队列。您可以参考S32K3 产品页面和“安全文件”下的 S32K3 DMA 培训演示文稿。 此致, 朱利安
View full article
i.MX8MP - 使用 Qt OpenGL / 大型 EGL 渲染目标时,Vivante 6.4.11.p4.x 导致 Weston 崩溃 您好,NXP技术支持, 我们正在调查 i.MX8MP 平台上的一个可重现的图形问题。 工作配置 约克托·斯卡斯盖普 内核版本:6.6.52 Vivante 堆栈:6.4.11.p2.x Weston 14.0.2.imx Qt 6.8.3 结果: Qt Quick 工作 QOpenGLWindow 工作正常 没有崩溃。 配置失败 约克托·沃诺斯 内核版本:6.18.20 Vivante 堆栈:6.4.11.p4.4 和 6.4.11.p4.6 Weston 14.0.2.imx Qt 6.8.3 和 6.8.4 结果: QQuickWindow崩溃 QOpenGLWindow崩溃 韦斯顿发生 SIGSEGV 故障 我们还观察到了内存损坏的症状: malloc(): unaligned tcache chunk detected 图形故障后,偶尔还会出现无关进程的崩溃。 Qt 可能不是根本原因 最初,这个问题看起来像是 Qt Quick 的问题。 但是,我们将测试用例简化到了最小: QOpenGLWindow   不使用 QML、场景图、QRhi、纹理或自定义渲染。 故障依然发生。 原生 EGL 测试 一个简单的原生 Wayland/EGL/GLES3 应用程序运行稳定: wl_egl_window eglCreateContext glClear eglSwapBuffers   即使调整到最大尺寸:   1920x1080   持续了几个小时。 其他原生 EGL 测试 我们使用以下方法创建了一个原生 Wayland/EGL/GLES3 测试: 纹理分配 FBO创建 渲染到纹理 glFramebufferTexture2D() glBlitFramebuffer() eglSwapBuffers() 以下尺寸通过了验证: 500x500 640x480 800x480 900x540 1024x600   当渲染目标较大时,例如:就会出现这个问题。   1280x720 1280x800   韦斯顿行为 启动 OpenGL 应用程序后,Weston 崩溃了: weston.service: Main process exited status=11/SEGV   然后,Qt应用程序会报告:   The Wayland connection broke. Did the Wayland compositor die?   这表明韦斯顿首先撞车。 Vivante 用户空间差异 以下库在正常运行的系统中与出现故障的系统中有所不同: libGAL.so libEGL.so libGLESv2.so   两种方法均可重现此问题:   6.4.11.p4.4 6.4.11.p4.6   而年长的: 6.4.11.p2.x   适用于 6.6 内核。 问题 Vivante 6.4.11.p4.x 版本是否存在与以下方面相关的已知问题: Weston 韦兰-EGL FBO glBlitFramebuffer() 大型渲染目标 p2.x 和 p4.x 之间是否存在已知的回归关系? 是否有推荐的调试选项? 银河核 libGAL libgbm_viv Weston 缓冲区导入路径 任何指导都将不胜感激。 我附上了一个简单的测试应用程序,它可以在内核 6.18.20 和 Vivante 堆栈 6.4.11.p4.4 和 6.4.11.p4.6 上重现崩溃问题。 Re: i.MX8MP - Weston crash with Vivante 6.4.11.p4.x when using Qt OpenGL / large EGL render targets 我进行了进一步调查。 内核 6.6.52 与 Vivante p6.4.11.p4.4 -> 运行正常 内核 6.18.20 与 Vivante p6.4.11.p4.4 -> 崩溃 研究结果显然已经恶化: 直接将图像尺寸从 500x500 调整到 1024x600 就足以导致崩溃。 崩溃发生在 OpenGL 路径中,紧接着交换链大小的变化。 与此同时,systemd-journal 再次发生 SEGV 错误。 这强烈表明 GL/Wayland/Vivante 堆栈中存在内存损坏,而不仅仅是应用程序错误。 该假设的现状 关键的不仅仅是 1280x720 分辨率。 相反,决定性因素是直接跳转到“重新配置”并接着跳转到“呈现”。 顺序的、较小的尺寸调整比直接跳跃要稳健得多。 软件后端保持稳定,证实问题出在硬件-GL路径上。 Re: i.MX8MP - Weston crash with Vivante 6.4.11.p4.x when using Qt OpenGL / large EGL render targets 你好, 与其说是 Qt 问题,不如说是 Vivante/galcore 或缓冲区管理问题,尤其是原生 EGL 测试也会触发该问题,而且 Weston 是第一个崩溃的进程。它从较大的渲染目标开始,并且只在 p4.x 堆栈中发生,这一点尤其有趣。我会比较 p2 和 p4 GAL/GBM 的变化,并启用 galcore/Weston 调试缓冲区分配和导入功能。
View full article
#S32K388 拡張RX FIFO + eDMA: CPU割り込みなしで連続循環バッファ受信 NXPサポートの皆さん、こんにちは。 私はFlexCAN Enhanced RX FIFOとRTDを搭載したS32K388を使用しています。CPU割り込みなしで連続的なDMAベースのCAN受信を実現したいと考えています。 私の要望は以下の通りです。 MCU: S32K388 CAN: クラシックキャン、CAN FD無効 CANペイロード: 8バイト FlexCAN拡張RX FIFO対応 DMA受信が有効 フィルターなしで 、どのCAN IDでもCANメッセージを受け取る必要があります。 DMAが受信したすべてのCANフレームを自動的に RAMソフトウェアのリングバッファに転送したいのです。 FlexCANの受信割り込みは不要です。 DMAのメジャーループ完了割り込みも不要です。 DMAは、CPUがFlexCAN_Ip_RxFifo()を再度呼び出すことなく、自動的に実行を継続するはずです。 理想的には、受信した各FIFO要素が即座にDMA転送を引き起こすべきなので、大きなFIFOウォーターマークを待ちたくありません。 RTDのソースコードを確認しました。FlexCAN_StartRxMessageEnhancedFifoData()で、ドライバがDMAを次のように設定していることがわかりました。 Source address = Enhanced RX FIFO output Source transfer size = 4 bytes Source offset = 4 bytes Destination transfer size = 4 bytes Destination offset = 4 bytes Minor loop size = 80 bytes Major loop count = num_enhanced_watermark EnMajorInt = TRUE DisAutoHwRequest = TRUE 現在のRTD実装では、有限のDMA転送を実行した後、停止するため、FlexCAN_Ip_RxFifo()を再度呼び出す必要があると理解しています。 私の質問は次のとおりです。 S32K388上で、eDMA TCDを設定して、FlexCAN Enhanced RX FIFO DMA要求が、CPU割り込みやソフトウェアの再武装なしに、受信したFIFO要素を円形RAMバッファに継続的に転送する設定は可能でしょうか? 特に、 Destination Modulo や他のeDMA TCD機能を使えば、この連続リングバッファを実装できますか? もし可能であれば、具体的な構成を教えていただけるか、NXPの例やリファレンス実装を教えていただけませんか? 必要に応じてRTD FlexCANドライバーを修正したり、eDMA TCDを直接設定することも可能です。 よろしくお願いします! Re: #S32K388 Enhanced RX FIFO + eDMA: Continuous Circular Buffer Reception Without CPU Interrupts こんにちは、 @zhangyu5454 さん、 ドライバーは、 FLEXCAN_EVENT_DMA_COMPLETEイベント内で受信を再アーミングするためにFlexCAN_Ip_RxFifo()を呼び出す必要があるように書かれています。 DMAからバッファへの継続的な転送は可能なはずですが、RTDを修正するか、独自のドライバを作成する必要があります。残念ながら、これは当社のサポート範囲外であり、実施する場合は検証と機能のテストをお客様に行ってください。 チャネルを起動させ、割り込みを無効にし、円形データキューを設定するには、TCDn_CSR[D_REQ] = 0 (DisAutoHwRequest = FALSE) と TCDn_CSR[INTMAJOR] を設定する必要があります。S32K3のDMAトレーニングプレゼンテーションのS32K3製品ページおよび「Secure Files」を参照してください。 よろしくお願いします、 ジュリアン
View full article
加州费尔菲尔德水管工,快速可靠的本地水管工 加州费尔菲尔德水管工为房主和企业提供专业的管道服务,满足日常管道需求和应对突发紧急情况。从水龙头漏水、排水管堵塞到热水器故障、管道损坏,能够找到可靠的当地水管工可以帮助防止小的管道问题变得更严重、更昂贵。 选择Fairfield CA 的水管工背后的主要想法很简单:当您需要管道维修、维护或紧急援助时,可以获得可靠的本地帮助。专业水管工能够诊断管道问题,推荐合适的解决方案,并使用正确的工具和技术完成维修。无论您遇到的是排水缓慢、隐蔽漏水、水压低、下水道问题还是热水器问题,加州费尔菲尔德的合格水管工都能帮助您保持住宅或商业管道系统的正常运转。
View full article
8M以上のリアルタイム精度について こんにちは。8M Plusのリアルタイムアプリケーションに関する機能について、さらに詳しく知りたいと思います。TSNやリアルタイムパフォーマンス、ジッターに関するテストレポートや関連資料はありますか? i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: Regarding 8M Plus Real time Accuracy エリア 入手可能な資料 内容物 リアルタイムCPU/RTOSレイテンシ ハープーンユーザーガイド  i.MX 8M Plus / Zephyr でリアルタイムレイテンシを測定し、IRQレイテンシやタスクレイテンシ(ns単位)も含まれます。例としての結果:no-load IRQ レイテンシ min/avg/max/stddev = 625 / 796 / 11,125 / 1,798 ns タスクレイテンシ = 2,583 / 2,671 / 13,041 / 6,045 ns 。Linux CPU + メモリ負荷の場合、IRQレイテンシ= 625 / 798 / 4,250 / 4,674 ns 、タスクレイテンシ= 2,583 / 2,670 / 14,333 / 10,407 ns です。 リアルタイムベンチマーク方法 Harpoon ユーザーガイド — RT レイテンシアプリケーション ベンチマークをハードウェアIRQイベントとソフトウェア動作間の時間差と定義し、ハードウェアタイマーとサブマイクロ秒単位の精度で測定します。 TSNの能力 i.MX 8M Plus製品/リファレンスマテリアル i.MX 8M PlusはデュアルGbイーサネットを搭載し、そのうち1つはTSNに対応し、産業用リアルタイム制御には統合 800 MHzのArm Cortex-M7 を使用します。 TSNハードウェア規格 i.MX 8M プラスリファレンスマニュアル TSNのサポートには 、IEEE 802.1Qbv Time-Aware Shaper 、 802.1Qav Credit-Based Shaper 、 IEEE 1588v2 PTP 、およびイーサネットブロック実装 802.1Qbv-2015が含まれます 、 802.3br 、 そして 802.1Qbu フレームプリエンプション関連のTSN関数。 TSNテスト/検証環境 リアルタイムエッジユーザーガイド トラフィック生成・解析およびレイテンシ、ジッター、同期精度の監視を含む8M Plus TSNの能力を評価するためのTSNテスト環境 i.MX 説明します。 TSNジッター/レイテンシの例 リアルタイムエッジユーザーガイド — TSNエンドポイントサンプルアプリ トラフィックの最小/平均/最大レイテンシやノート レイテンシは約503μs と レイテンシ ジッターは約300 ns を含むTSNエンドポイント統計を提供します。 TSNアプリケーションデモ AN13588 GenAVB/TSNのリアルタイム制御アプリケーションを実証します。これは 2ミリ秒サイクル  、400μsの予約/保証制御トラフィックウィンドウ 、スケジューリング、プロセッシングタイミング、トラフィックの正確性、レイテンシのための統計スレッドを記述しています。 TSN 802.1Qbv デモ AN13995 8M Plus i.MX を用いたTSN 802.1Qbvの実演と、時間認識シェーピングが固定リピーティングサイクルを用いてデターミニスティックなレイテンシを提供する方法を説明しています。また、Linux  tc  /  taprio  configurationの例も含まれています。   Re: Regarding 8M Plus Real time Accuracy @yipingwang 情報を提供していただきありがとうございます。iMX8M Plus EVKについても情報を教えていただけますか? ありがとうございます。 Re: Regarding 8M Plus Real time Accuracy i.MX95 EVKに関する公式な「リアルタイム性能レポート」は公開されていないことを承知しております。しかし、NXPはi.MX95プラットフォーム上でリアルタイムのベンチマークを内部で行っています。内部ベンチマーク文書によると、cyclictestおよびEtherCATのパフォーマンス評価は、Linux上でリアルタイムエッジソフトウェアを実行するi.MX95 LPDDR5 EVK上で実施PREEMPT_RTされています。報告された例としては、6時間のストレスNGテストにおける最大周期テスト**レイテンシ**約38μsや、EtherCATのフィルタによる最大ジッター約12μsが報告されています。リアルタイム性能はBSPバージョン、カーネル構成、CPU分離、ワークロード、ネットワークトラフィックに大きく依存するため、これらの値はアプリケーションレベルの保証された制限ではなく、参照の測定とみなすべきです。   詳細については、 https://www.nxp.com/docs/en/user-guide/REALTIMEEDGEUG.pdfを参照してください。 サポートされるベンチマークプラットフォームとして、詳細なサイクリックテスト、ストレス、rt_latency手順を提供します。 Re: Regarding 8M Plus Real time Accuracy 代理店からは、NXP i.MX95 EVKのリアルタイムパフォーマンスやジッターに関する公式なパフォーマンスレポートは現在存在しないと伝えられました。 しかし、リアルタイムレイテンシを評価するためのテスト手法(例:cyclictest)についてのドキュメントも提供しました。 これは我々の側で多少の混乱を招いている。標準化されたテスト手法が存在することから、そのようなテストは少なくともリファレンスEVKプラットフォーム上で内部で実施されたと仮定します。 したがって、以下の点を明確にしたいと思います。 NXPはi.MX95 EVKのリアルタイム性能(例:レイテンシ、ジッター)の内部測定を行ったことはありますか? もしそうなら、共有できる参考や基準の結果はありますか? リアルタイムのパフォーマンスは、システム構成やワークロードによって変動する可能性があることを理解しています。しかし、管理された条件下(例えば、デフォルトのBSP、最小負荷)でのベースライン結果であっても、初期評価には非常に役立つだろう。 再開まで今しばらくお待ちください。 hankwang_0-1784018178178.pnghankwang_0-1784018178178.png Re: Regarding 8M Plus Real time Accuracy REALTIMEEDGEUG (リアルタイムエッジソフトウェアユーザーガイド)(https://www.nxp.com/docs/en/user-guide/REALTIMEEDGEUG.pdf) .リアルタイムエッジソフトウェア(最も関連性が高い) NXPの Real-Time Edgeソフトウェア は公式にi.MX8M Plus EVKをサポートし、以下を含みます: PREEMPT_RT Linux TSNスタック IEEE 802.1AS (gPTP) 同期 TSNトラフィックシェーピングとスケジューリング EtherCAT、OPC-UA、CAN関連の産業用プロトコル Cortex-A53 + Cortex-M7を用いた異種リアルタイム動作 内部文書 REALTIMEEDGEUG によると、Real-Time Edge Softwareは以下の機能を提供します: リアルタイムネットワーキング(TSN) リアルタイムLinux(PREEMPT_RT) 純粋なRTOS/ベアメタルオプション 刑務所の仕切り インダストリアルプロトコルサポート i.MX 8M Plus LPDDR4 EVKのサポート NXPアプリケーションノート AN13995 – i.MX 8M Plusを用いたTSN 802.1Qbvデモンストレーション リアルタイムエッジのSix Pack資料(PREEMPT_RT+TSNサポートを説明する) Re: Regarding 8M Plus Real time Accuracy @yipingwang情報を提供していただき、本当にありがとうございました。 Re: Regarding 8M Plus Real time Accuracy ダウンロード方法: 1 リアルタイムエッジ シックスパックの素材 2 リアルタイムエッジユーザーガイド — TSNエンドポイントサンプルアプリ 3 リアルタイムエッジユーザーガイド 4 Harpoon ユーザーガイド — rt レイテンシアプリケーション 5 ハープーンユーザーガイド 6 AN13588 よろしくお願いします。
View full article
Implementing AI/ML on KW45B41Z-EVK Hi NXP Community, I am working on an edge AI application for the KW45B41Z-EVK (Cortex-M33) and would like advice on deploying a machine learning model on this board. Since the KW45 SDK does not include the eIQ/TFLM middleware by default, my plan is: Model Training: Train an n-class classification model for time-series data using eIQ Time Series Studio (eIQ TSS). Since the KW45 is not listed as a target in eIQ TSS, I selected the FRDM-MCXN947 (Cortex-M33) as the target platform to export the model. Runtime Deployment: Port the middleware/eiq/tensorflow-lite folder from the FRDM-MCXN947 SDK into my KW45 SDK project and link it with CMSIS-NN. My Questions: Is porting the eIQ TFLM middleware from the MCXN947 SDK to the KW45 SDK a valid and supported approach? Is selecting the FRDM-MCXN947 in eIQ TSS suitable for generating models to run on the KW45? Is there any other recommended or native workflow to implement AI/ML on the KW45B41Z-EVK? Thanks for your help! KW45B41Z-EVK KW45 EIQ-TFLITE-MICRO EIQ-TOOLKIT #AIML  Re: Implementing AI/ML on KW45B41Z-EVK Hello, hope you are doing well. If you are using eIQ Time Series Studio (TSS), I would recommend porting your project from the FRDM-MCXW71 instead. It is an officially supported target in eIQ TSS and is software compatible with the KW45. Both devices share the same Cortex-M33 core architecture and a similar memory profile, so the generated library should be a much closer match for your hardware. When using a device with such a different hardware profile as the FRDM-MCXN947 as a target for porting, there is a risk of generating incompatible models, for example, due to the differences in available RAM between both devices, or the generation of NPU-accelerated models specific to the MCXN947. Hope this helps! Best regards, Sofia.
View full article
i.MX8MP - Weston crash with Vivante 6.4.11.p4.x when using Qt OpenGL / large EGL render targets Hello NXP Support, we are investigating a reproducible graphics issue on an i.MX8MP platform. Working configuration Yocto Scarthgap Kernel: 6.6.52 Vivante stack: 6.4.11.p2.x Weston 14.0.2.imx Qt 6.8.3 Result: Qt Quick works QOpenGLWindow works No crashes Failing configuration Yocto Wrynose Kernel: 6.18.20 Vivante stack: 6.4.11.p4.4 and 6.4.11.p4.6 Weston 14.0.2.imx Qt 6.8.3 and 6.8.4 Result: QQuickWindow crashes QOpenGLWindow crashes Weston crashes with SIGSEGV We also observed memory corruption symptoms: malloc(): unaligned tcache chunk detected and occasional crashes of unrelated processes after the graphics failure. Qt is probably not the root cause Initially the issue looked like a Qt Quick problem. However, we reduced the test case to a minimal: QOpenGLWindow   without QML, Scene Graph, QRhi, textures, or custom rendering. The failure still occurs. Native EGL tests A simple native Wayland/EGL/GLES3 application is stable: wl_egl_window eglCreateContext glClear eglSwapBuffers   even when resizing up to:   1920x1080   for hours. Additional native EGL tests We created a native Wayland/EGL/GLES3 test using: texture allocation FBO creation render-to-texture glFramebufferTexture2D() glBlitFramebuffer() eglSwapBuffers() The following sizes pass successfully: 500x500 640x480 800x480 900x540 1024x600   The issue starts appearing with larger render targets such as:   1280x720 1280x800   Weston behavior After launching the OpenGL application, Weston crashes: weston.service: Main process exited status=11/SEGV   The Qt application then reports:   The Wayland connection broke. Did the Wayland compositor die?   indicating that Weston crashes first. Vivante userspace differences The following libraries differ between the working and failing systems: libGAL.so libEGL.so libGLESv2.so   The issue is reproducible with both:   6.4.11.p4.4 6.4.11.p4.6   while the older: 6.4.11.p2.x   works on the 6.6 kernel. Questions Are there any known issues in Vivante 6.4.11.p4.x related to: Weston Wayland-EGL FBOs glBlitFramebuffer() large render targets Are there known regressions between p2.x and p4.x? Are there recommended debug options for: galcore libGAL libgbm_viv Weston buffer import paths Any guidance would be greatly appreciated. I attached a simple test app that can reproduce the crash on Kernel 6.18.20 with Vivante stack: 6.4.11.p4.4 and 6.4.11.p4.6 Re: i.MX8MP - Weston crash with Vivante 6.4.11.p4.x when using Qt OpenGL / large EGL render targets I did further investigations. Kernel 6.6.52 with Vivante p6.4.11.p4.4 -> works Kernel 6.18.20 with Vivante p6.4.11.p4.4 -> crashes The findings have now clearly worsened: A direct resize from 500x500 to 1024x600 is already enough to cause a crash. The crash occurs in the OpenGL path, immediately after a swapchain size change. At the same time, the systemd-journal SEGV occurs again. This is a strong indication of memory corruption in the GL/Wayland/Vivante stack, not just an app error. Current Status of the Hypothesis It's not just 1280x720 that's critical. Rather, the decisive factor is the direct "Reconfigure" jump followed by "Present." Sequential, smaller resizes are significantly more robust than a direct jump. The software backend remains stable, confirming that the problem lies in the hardware-GL path. Re: i.MX8MP - Weston crash with Vivante 6.4.11.p4.x when using Qt OpenGL / large EGL render targets Hello, A Vivante/galcore or buffer-management issue than a Qt problem, especially since the native EGL test also triggers it and Weston is the first process to crash. The fact that it starts with larger render targets and only happens with the p4.x stack is particularly interesting. I’d compare the p2 and p4 GAL/GBM changes and enable galcore/Weston debugging around buffer allocation and import.
View full article
请问能否提供LS1021AXE7KQB的引脚延迟? 你好, 目前,我正在为我的板设计PCB。对于 DDR4 接口的关键时序要求,我需要补偿 PCB 上 LS1021AXE7KQB 封装的引脚延迟差异。所以,请问您能否提供LS1021AXE7KQB的引脚延迟信息? 提前感谢! 顺祝商祺! 杰森 QorIQ LS1设备 Re: Could you please provide me the pin delay of LS1021AXE7KQB? DDR4接口所有内部芯片到焊盘的连接线在封装内长度均匹配,因此布局走线长度的调整工作只需在处理器引脚和同步动态随机存取存储器(SDRAM)引脚之间进行即可。由于设计方法不需要提供具体的封装延迟值,因此没有提供这些值。 Re: Could you please provide me the pin delay of LS1021AXE7KQB? 嗨,一平 对于LS1021A 的 DDR4 接口,是否需要在 PCB 封装中补偿引脚延迟差异? 提前感谢! 顺祝商祺! 杰森 Re: Could you please provide me the pin delay of LS1021AXE7KQB? 所请求的文件属于 NXP 机密专有信息,只能在签署保密协议 (NDA) 后提供。   你和恩智浦签过保密协议吗?如果可以,请您提供保密协议副本或保密协议编号?   您可以从https://www.nxp.com/webapp-signup/ndaReqForm签署新的保密协议。 Re: Could you please provide me the pin delay of LS1021AXE7KQB? 向AE团队询问了所需信息。 Re: Could you please provide me the pin delay of LS1021AXE7KQB? 您好, 欢迎任何回复! 提前感谢! 顺祝商祺! 杰森 Re: Could you please provide me the pin delay of LS1021AXE7KQB? 请为您的新问题创建一个新主题帖好吗? 谢谢。 Re: Could you please provide me the pin delay of LS1021AXE7KQB? 嗨,一平: 收到了,非常感谢!!! 对了,我还有个问题。LS1021A 的 eTSEC1 和 eTSEC3 将配置为 RGMII 模式以驱动 PHY。但是我的电路板尺寸很大,我担心PCB上过长的走线会导致RGMII接口(每个数据信号250Mbps)的驱动能力不足。请提供 RGMII 接口的布线约束,特别是基于常用 FR-4 PCB(Dk 4.2~4.4)的 PCB 上的走线长度,自由度为 0.022)?因为我在恩智浦的网站上找不到任何关于PCB设计方面的考虑因素。此外,AN4878_设计检查清单仅显示原理图的设计要求。 提前感谢! 顺祝商祺! 杰森 Re: Could you please provide me the pin delay of LS1021AXE7KQB? 收到! 非常感谢! 顺祝商祺! 杰森
View full article
HSE設置に関する問題 ヘルプ!公式デモプロジェクトを参考に、HSEファームウェアのインストールルーチンを作成しました。しかし、2回のリセットを実行した後でも、HSEのインストールアドレス0x007E0000にはデータが存在しません。これは、HSE(健康・安全・環境)設備の設置が失敗したということでしょうか? 1131_0-1788746050565.png1131_0-1788746050565.png これはldファイルです 1131_1-1788746137817.png1131_1-1788746137817.png これは書き換えられたIVTベクトルです 1131_2-1788746175542.png1131_2-1788746175542.png 1131_3-1788746225953.png1131_3-1788746225953.png 1131_4-1788746253844.png1131_4-1788746253844.png 最後に、HSE(環境・安全・衛生)導入デモプロジェクトを添付します。 Re: HSE installation issues S32版は3.6.8です。チップはS32K314で、RTDのバージョンは7.0.1です。 Re: HSE installation issues まず、HSE_CONFIG_GPR3レジスタ(0x4039C028)を確認して、HSEファームウェアがインストールされているかどうかを調べてください。
View full article
LS1021AXE7KQBのピンディレイを教えていただけますか? こんにちは、 現在、私は自分の基板用のプリント基板を設計しています。DDR4インターフェースの重要なタイミング要件のために、PCB上のLS1021AXE7KQBパッケージのピン遅延差を補正する必要があります。ですので、LS1021AXE7KQBのピンディレイ情報を教えていただけますか? よろしくお願いいたします! よろしくお願いいたします! ジェイソン QorIQ LS1デバイス Re: Could you please provide me the pin delay of LS1021AXE7KQB? DDR4インターフェースの内部ダイからパッドへの配線はすべてパッケージ内で長さがマッチングされているため、レイアウトトレース長のタスクはプロセッサとSDRAMのピン間で行われます。設計アプローチには必要ないため、具体的なパッケージ遅延値は提供されませんでした。 Re: Could you please provide me the pin delay of LS1021AXE7KQB? こんにちは、イーピン LS1021AのDDR4インターフェースの場合、PCBのパッケージ内のピン遅延差を補正する必要がありますか? よろしくお願いいたします! よろしくお願いいたします! ジェイソン Re: Could you please provide me the pin delay of LS1021AXE7KQB? 要求された文書はNXP機密所有のものであり、秘密保持契約(NDA)の下でのみ提供可能です。   NXPと秘密保持契約(NDA)を締結しましたか?はいの場合、NDAのコピーまたはNDA番号をご提供いただけますでしょうか?   新しいNDAを歌うこともできます https://www.nxp.com/webapp-signup/ndaReqForm Re: Could you please provide me the pin delay of LS1021AXE7KQB? AEチームに必要な情報を依頼しました。 Re: Could you please provide me the pin delay of LS1021AXE7KQB? こんにちは、 どんなご意見でも歓迎いたします! よろしくお願いいたします! よろしくお願いいたします! ジェイソン Re: Could you please provide me the pin delay of LS1021AXE7KQB? こんにちは、イーピン: 入手できました、本当にありがとうございます! ところで、もう一つ質問があります。LS1021AのeTSEC1およびeTSEC3は、ドライバーPHYに対してRGMIIモードとして設定されます。しかし、私の基板のサイズが非常に大きいため、PCBのトレースが長すぎるとRGMIIインターフェース(1回あたり250Mbps)のドライブ能力が不足するのではと心配しています。RGMIIインターフェースのルート制約、特に一般的なFR-4 PCB(Dk 4.2~4.4)に基づくPCB上のトレース長について教えていただけますか。Df 0.022)?なぜなら、NXPのウェブサイトでPCB設計に関する考慮事項が見つからないからです。また、チェックリストAN4878_Design回路図の設計要件のみを表示します。 よろしくお願いいたします! よろしくお願いいたします! ジェイソン Re: Could you please provide me the pin delay of LS1021AXE7KQB? 新しい質問のために新しいスレッドを作ってもらえますか? ありがとうございます。 Re: Could you please provide me the pin delay of LS1021AXE7KQB? 了解! ご返信よろしくお願いします。 よろしくお願いいたします! ジェイソン
View full article
Regarding 8M Plus Real time Accuracy Hi,  We would like to lean more about 8M Plus capabilities regarding its real-time applications. Are there any test reports or related materials available concerning TSN or real-time performance, or jitter? i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: Regarding 8M Plus Real time Accuracy Area Available material What it contains Real-time CPU/RTOS latency Harpoon User’s Guide Measured real-time latencies on i.MX 8M Plus / Zephyr , including IRQ latency and task latency in ns. Example results: no-load IRQ latency min/avg/max/stddev = 625 / 796 / 11,125 / 1,798 ns ; task latency = 2,583 / 2,671 / 13,041 / 6,045 ns . Under Linux CPU + memory load, IRQ latency = 625 / 798 / 4,250 / 4,674 ns , and task latency = 2,583 / 2,670 / 14,333 / 10,407 ns . Real-time benchmark method Harpoon User’s Guide — rt latency application Defines the benchmark as the time delta between hardware IRQ events and software actions, measured with a hardware timer and sub-microsecond precision. TSN capability i.MX 8M Plus product / reference material i.MX 8M Plus includes dual Gb Ethernet, with one Ethernet supporting TSN, and uses the integrated 800 MHz Arm Cortex-M7 for industrial real-time control. TSN hardware standards i.MX 8M Plus Reference Manual TSN support includes IEEE 802.1Qbv Time-Aware Shaper , 802.1Qav Credit-Based Shaper , IEEE 1588v2 PTP , and the Ethernet block implements 802.1Qbv-2015 , 802.3br , and 802.1Qbu frame preemption-related TSN functions. TSN test / validation environment Real-Time Edge User Guide Describes a TSN test environment for evaluating i.MX 8M Plus TSN capabilities, including traffic generation/analysis and monitoring of latency, jitter, and synchronization accuracy. TSN jitter / latency example Real-Time Edge User Guide — TSN endpoint sample app Provides TSN endpoint statistics including traffic latency min/mean/max and notes latency around 503 µs with latency jitter around 300 ns in the shown example. TSN application demo AN13588 Demonstrates a GenAVB/TSN real-time control application. It describes a 2 ms cycle , a 400 µs reserved/guaranteed control-traffic window , and a statistics thread for scheduling, processing timing, traffic correctness, and latency. TSN 802.1Qbv demo AN13995 Demonstrates TSN 802.1Qbv using i.MX 8M Plus and explains how time-aware shaping uses fixed repeating cycles to provide deterministic latency; it also includes Linux  tc  /  taprio  configuration examples.   Re: Regarding 8M Plus Real time Accuracy @yipingwang  Thank you for providing the information. Could you also please provide us with information about the iMX8M Plus EVK? Thanks. Re: Regarding 8M Plus Real time Accuracy We understand that no public "real-time performance report" has been officially released for i.MX95 EVK. However, NXP does internally perform real-time benchmarking on i.MX95 platforms. Internal benchmark documents indicate that cyclictest and EtherCAT performance evaluations have been executed on i.MX95 LPDDR5 EVKs running Real-Time Edge software with PREEMPT_RT Linux. Reported examples include a maximum cyclictest latency of approximately 38 µs during a 6-hour stress-ng test and EtherCAT filtered maximum jitter of approximately 12 µs under the documented test conditions. Because real-time performance depends strongly on BSP version, kernel configuration, CPU isolation, workload, and network traffic, these values should be considered reference measurements rather than guaranteed application-level limits.   Please refer to https://www.nxp.com/docs/en/user-guide/REALTIMEEDGEUG.pdf as supported benchmarking platforms and provide detailed cyclictest, stress, and rt_latency procedures. Re: Regarding 8M Plus Real time Accuracy Our distributor informed us that there is currently no official performance report available for the NXP i.MX95 EVK regarding real-time performance or jitter. However, they also provided documentation describing the testing methodology (e.g., cyclictest) for evaluating real-time latency. This leads to some confusion on our side. Since a standardized testing methodology exists, we assume that such tests must have been performed internally—at least on the reference EVK platform. Therefore, we would like to clarify: Has NXP conducted any internal measurements of real-time performance (e.g., latency, jitter) on the i.MX95 EVK? If so, are there any reference or baseline results that could be shared? We understand that real-time performance may vary depending on system configuration and workload. However, even a baseline result under controlled conditions (e.g., default BSP, minimal load) would be very helpful for initial evaluation. Thank you for your support. hankwang_0-1784018178178.pnghankwang_0-1784018178178.png Re: Regarding 8M Plus Real time Accuracy REALTIMEEDGEUG (Real-Time Edge Software User Guide) (https://www.nxp.com/docs/en/user-guide/REALTIMEEDGEUG.pdf) . Real-Time Edge Software (most relevant) NXP's Real-Time Edge Software officially supports the i.MX8M Plus EVK and includes: PREEMPT_RT Linux TSN stack IEEE 802.1AS (gPTP) synchronization TSN traffic shaping and scheduling EtherCAT, OPC-UA, CAN-related industrial protocols Heterogeneous real-time operation using Cortex-A53 + Cortex-M7 The internal document REALTIMEEDGEUG states that Real-Time Edge Software provides: Real-time networking (TSN) Real-time Linux (PREEMPT_RT) Pure RTOS/Bare-metal options Jailhouse partitioning Industrial protocol support Support for i.MX 8M Plus LPDDR4 EVK NXP Application Note AN13995 – TSN 802.1Qbv Demonstration using i.MX 8M Plus The Real-Time Edge Six Pack materials describing PREEMPT_RT + TSN support Re: Regarding 8M Plus Real time Accuracy @yipingwangThank you very much for the information you provided. Re: Regarding 8M Plus Real time Accuracy How to download: 1 Real-Time Edge Six Pack materials 2 Real-Time Edge User Guide — TSN endpoint sample app 3 Real-Time Edge User Guide 4 Harpoon User’s Guide — rt latency application 5 Harpoon User’s Guide 6 AN13588 Thanks
View full article
在 KW45B41Z-EVK 上实现 AI/ML NXP社区的各位好, 我正在开发一款适用于KW45B41Z-EVK (Cortex-M33) 的边缘 AI 应用,希望就如何在该板上部署机器学习模型获得一些建议。 由于 KW45 SDK 默认不包含 eIQ/TFLM 中间件,我的计划是: 模型训练:使用eIQ Time Series Studio (eIQ TSS)训练一个用于时间序列数据的 n 类分类模型。由于 eIQ TSS 中未列出 KW45 作为目标平台,因此我选择FRDM-MCXN947 (Cortex-M33) 作为导出模型的目标平台。 运行时部署:将FRDM-MCXN947 SDK中的 中间件/eiq/tensorflow-lite 文件夹移植到我的 KW45 SDK 项目中,并将其与 CMSIS-NN 链接。 我的问题: 将 eIQ TFLM 中间件从 MCXN947 SDK 移植到 KW45 SDK 是否是一种有效且受支持的方法? 在 eIQ TSS 中选择 FRDM-MCXN947 是否适合生成在 KW45 上运行的模型? 在 KW45B41Z-EVK 上实现 AI/ML 是否有其他推荐的或原生工作流程? 感谢您的帮助! KW45B41Z-EVK KW45 EIQ-TFLITE-MICRO EIQ-工具包#AIML Re: Implementing AI/ML on KW45B41Z-EVK 你好,希望你一切都好。 如果您使用的是 eIQ Time Series Studio (TSS),我建议您将项目从 FRDM-MCXW71 移植过来。它是 eIQ TSS 官方支持的目标,并且在软件上与 KW45 兼容。这两个设备都采用相同的 Cortex-M33 内核架构和类似的内存配置,因此生成的库应该与您的硬件更加匹配。 当使用硬件配置差异很大的设备(例如 FRDM-MCXN947)作为移植目标时,可能会生成不兼容的模型,例如,由于两个设备之间的可用 RAM 存在差异,或者生成了专门针对 MCXN947 的 NPU 加速模型。 希望这能帮到你! 此致, 索菲亚。
View full article
i.MX8MP - Qt OpenGL / 大規模EGLレンダーターゲットを使用すると、Vivante 6.4.11.p4.xでWestonがクラッシュする こんにちは、NXPサポートの皆さん、 私たちはi.MX8MPプラットフォーム上の再現可能なグラフィックス問題を調査しています。 動作構成 ヨクト・スカースギャップ カーネル: 6.6.52 Vivanteスタック: 6.4.11.p2.x Weston 14.0.2.imx Qt 6.8.3 結果: Qt Quickは QOpenGLWindowは動作します クラッシュなし 設定エラー ヨクト・ライノーズ カーネル: 6.18.20 Vivanteスタック:6.4.11.p4.4および6.4.11.p4.6 Weston 14.0.2.imx Qt 6.8.3 および 6.8.4 結果: QQuickWindowがクラッシュする QOpenGLWindowがクラッシュする ウェストンがSIGSEGVと衝突 また、メモリ破損の症状も確認されました。 malloc(): unaligned tcache chunk detected グラフィック障害発生後には、無関係なプロセスが時折クラッシュする。 Qtはおそらく根本原因ではない 当初、この問題はQt Quickの問題のように見えた。 しかし、テストケースは最小限に絞りました: QOpenGLWindow   QML、シーングラフ、QRhi、テクスチャ、カスタムレンダリングは使用しません。 故障は依然として発生する。 ネイティブEGLテスト シンプルなネイティブのWayland/EGL/GLES3アプリケーションは安定しています: wl_egl_window eglCreateContext glClear eglSwapBuffers   最大サイズまでリサイズした場合でも:   1920x1080   何時間も。 追加のネイティブEGLテスト 私たちは以下の方法でネイティブのWayland/EGL/GLES3テストを作成しました。 テクスチャ割り当て FBOの作成 テクスチャへのレンダリング glFramebufferTexture2D() glBlitFramebuffer() eglSwapBuffers() 以下のサイズは正常に通過します。 500x500 640x480 800x480 900x540 1024x600   この問題は、以下のようなより大きなレンダリングターゲットで発生し始めます。   1280x720 1280x800   ウェストンの行動 OpenGLアプリケーションを起動した後、Westonはクラッシュします: weston.service: Main process exited status=11/SEGV   Qtアプリケーションは次のように報告します:   The Wayland connection broke. Did the Wayland compositor die?   これは、ウェストンが最初に衝突したことを示唆している。 Vivanteのユーザースペースの違い 正常に動作するシステムと故障しているシステムで異なるライブラリは以下のとおりです。 libGAL.so libEGL.so libGLESv2.so   この問題はどちらの環境でも再現可能です。   6.4.11.p4.4 6.4.11.p4.6   一方、年配の方は: 6.4.11.p2.x   6.6カーネルで動作します。 質問 Vivante 6.4.11.p4.x には、以下の点に関する既知の問題はありますか? Weston ウェイランド-EGL FBO(固定基地運営事業者) glBlitFramebuffer() 大きなレンダリングターゲット p2.xとp4.xの間には既知の回帰関係はありますか? 以下の項目について、推奨されるデバッグオプションはありますか? ガルコア libGAL libgbm_viv Westonバッファのインポートパス 何かご助言いただければ大変ありがたいです。 Vivanteスタックを使ったカーネル6.18.20でクラッシュを再現できる簡単なテストアプリ(6.4.11.p4.4と6.4.11.p4.6)を添付しました Re: i.MX8MP - Weston crash with Vivante 6.4.11.p4.x when using Qt OpenGL / large EGL render targets 私はさらに調査を進めた。 カーネル6.6.52とVivante p6.4.11.p4.4の組み合わせは動作します。 カーネル6.18.20とVivante p6.4.11.p4.4の組み合わせでクラッシュする 調査結果は明らかに悪化している。 500x500から1024x600への直接的なサイズ変更だけでも、クラッシュを引き起こすのに十分だ。 クラッシュはOpenGLの処理パス内で、スワップチェーンのサイズ変更直後に発生します。 同時に、systemd-journalのSEGVが再び発生します。 これは単なるアプリのエラーではなく、GL/Wayland/Vivanteスタックにおけるメモリ破損の強い兆候です。 仮説の現状 重要なのは1280x720という解像度だけではない。 むしろ、決定的な要因は「再構成」に直接ジャンプし、その後に「提示」を実行することである。 連続的に小さなサイズ変更を行う方が、直接的なサイズ変更よりもはるかに堅牢です。 ソフトウェアバックエンドは安定しており、問題はハードウェア-GL経路にあることが確認されています。 Re: i.MX8MP - Weston crash with Vivante 6.4.11.p4.x when using Qt OpenGL / large EGL render targets こんにちは、 Qtの問題よりもVivante/galcoreやバッファ管理の問題です。特にネイティブEGLテストもトリガーし、Westonが最初にクラッシュするプロセスなので。レンダリングターゲットが大きい場合に発生し、p4.xスタックでのみ発生するという事実は、特に興味深い。p2とp4のGAL/GBMの変更点を比較し、バッファの割り当てとインポートに関するgalcore/Westonのデバッグを有効にします。
View full article
HSE安装问题 帮助!我参考官方演示项目编写了一个 HSE 固件安装程序。但是,在执行两次 RESET 后,HSE 安装地址 0x007E0000 处没有任何数据。这是否意味着 HSE 安装失败了? 1131_0-1788746050565.png1131_0-1788746050565.png 这是 ld 文件 1131_1-1788746137817.png1131_1-1788746137817.png 这是重写的 IVT 向量 1131_2-1788746175542.png1131_2-1788746175542.png 1131_3-1788746225953.png1131_3-1788746225953.png 1131_4-1788746253844.png1131_4-1788746253844.png 最后,我附上我的 HSE 安装演示项目。 Re: HSE installation issues S32 版本为 3.6.8,芯片型号为S32K314,RTD版本为7.0.1。 Re: HSE installation issues 首先,您应该查看 HSE_CONFIG_GPR3 寄存器 (0x4039C028),以确定您的 HSE 固件是否已安装。
View full article
关于8M+实时精度 您好,我们想更多地了解 8M Plus 在实时应用方面的功能。是否有关于TSN、实时性能或抖动方面的测试报告或相关资料? i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: Regarding 8M Plus Real time Accuracy 面积 可用材料 它包含什么 实时 CPU/RTOS 延迟 鱼叉用户指南 测量实时延迟 i.MX 8M Plus / Zephyr 包括 IRQ 延迟和任务延迟(单位:纳秒)。示例结果:空载 IRQ 延迟最小值/平均值/最大值/标准差 = 625 / 796 / 11,125 / 1,798 ns 任务延迟 = 2,583 / 2,671 / 13,041 / 6,045 ns 。在 Linux 系统下,CPU + 内存负载,IRQ 延迟 = 625 / 798 / 4,250 / 4,674 ns ,任务延迟 = 2,583 / 2,670 / 14,333 / 10,407 ns 。 实时基准测试方法 Harpoon 用户指南 — 实时延迟应用程序 将基准定义为硬件 IRQ 事件与软件操作之间的时间差,使用硬件计时器以亚微秒精度进行测量。 TSN 能力 i.MX 8M Plus 产品/参考资料 i.MX 8M Plus 包含双千兆以太网接口,其中一个以太网接口支持 TSN,并使用集成式 800 MHz Arm Cortex-M7 用于工业实时控制。 TSN硬件标准 i.MX 8M Plus 参考手册 TSN支持包括 IEEE 802.1Qbv 时间感知整形器 , 802.1Qav 基于信用的整形者 , IEEE 1588v2 PTP 以太网模块实现了 802.1Qbv-2015 , 802.3br , 和 802.1Qbu 与帧抢占相关的TSN功能。 TSN 测试/验证环境 实时边缘计算用户指南 描述了用于评估 i.MX 8M Plus TSN 功能的 TSN 测试环境,包括流量生成/分析以及对延迟、抖动和同步精度的监控。 TSN抖动/延迟示例 实时边缘用户指南 — TSN 端点示例应用程序 提供 TSN 端点统计信息,包括流量延迟最小值/平均值/最大值和备注 延迟约为 503 微秒 和 延迟抖动约为 300 纳秒 在所示示例中。 TSN 应用演示 AN13588 演示 GenAVB/TSN 实时控制应用。它描述了一个 2毫秒周期 ,一个 400 微秒预留/保证的控制流量窗口 以及一个用于调度、处理时间、流量正确性和延迟的统计线程。 TSN 802.1Qbv 演示 AN13995 演示了使用 i.MX 8M Plus 的 TSN 802.1Qbv,并解释了时间感知整形技术如何利用固定的重复周期来提供确定性的延迟;它还包含 Linux 版本。  tc  /  taprio  配置示例。   Re: Regarding 8M Plus Real time Accuracy @yipingwang 感谢您提供信息。请问您能否也向我们提供有关 iMX8M Plus EVK 的信息? 谢谢。 Re: Regarding 8M Plus Real time Accuracy 我们了解到,i.MX95 EVK 尚未正式发布任何公开的“实时性能报告”。但是,NXP 内部确实对 i.MX95 平台进行了实时基准测试。内部基准测试文档表明,已在运行实时边缘软件和 PREEMPT_RT Linux 的 i.MX95 LPDDR5 EVK 上执行了 cyclictest 和 EtherCAT 性能评估。报告的例子包括:在 6 小时的压力测试期间,循环测试的最大延迟约为 38 µs;在记录的测试条件下,EtherCAT 滤波后的最大抖动约为 12 µs。由于实时性能很大程度上取决于 BSP 版本、内核配置、CPU 隔离、工作负载和网络流量,因此这些值应被视为参考测量值,而不是保证的应用级限制。   请参阅https://www.nxp.com/docs/en/user-guide/REALTIMEEDGEUG.pdf 作为支持的基准测试平台,并提供详细的循环测试、压力测试和 rt_latency 测试程序。 Re: Regarding 8M Plus Real time Accuracy 我们的代理商告知我们,目前还没有关于 NXP i.MX95 EVK 实时性能或抖动的官方性能报告。 但是,他们还提供了描述评估实时延迟的测试方法(例如,循环测试)的文档。 这导致我们这边有些困惑。由于存在标准化的测试方法,我们假设此类测试一定已在内部执行过——至少在参考 EVK 平台上执行过。 因此,我们想澄清如下: NXP 是否对 i.MX95 EVK 进行过任何实时性能(例如延迟、抖动)的内部测量? 如果可以,是否有任何参考结果或基准结果可以分享? 我们了解到,实时性能可能会因系统配置和工作负载而异。然而,即使是受控条件下的基准结果(例如,默认 BSP,最小负载)对于初步评估也非常有帮助。 感谢您的支持。 hankwang_0-1784018178178.pnghankwang_0-1784018178178.png Re: Regarding 8M Plus Real time Accuracy REALTIMEEDGEUG (实时边缘软件用户指南)( https://www.nxp.com/docs/en/user-guide/REALTIMEEDGEUG.pdf ) 实时边缘软件(最相关) 恩智浦半导体的实时边缘软件正式支持 i.MX8M Plus EVK,并包含以下内容: PREEMPT_RT Linux TSN 协议栈 IEEE 802.1AS (gPTP) 同步 TSN流量整形和调度 EtherCAT、OPC-UA、CAN 相关工业协议 使用 Cortex-A53 + Cortex-M7 的异构实时操作 内部文件REALTIMEEDGEUG指出,实时边缘软件提供: 实时网络(TSN) 实时 Linux (PREEMPT_RT) 纯RTOS/裸机选项 监狱隔断 工业协议支持 支持 i.MX 8M Plus LPDDR4 EVK NXP 应用笔记AN13995 – 使用 i.MX 8M Plus 进行 TSN 802.1Qbv 演示 实时优势产品概览材料中描述了 PREEMPT_RT + TSN 支持 Re: Regarding 8M Plus Real time Accuracy @yipingwang非常感谢您提供的信息。 Re: Regarding 8M Plus Real time Accuracy 下载方式: 1 Real-Time Edge 产品概览 materials 2 实时边缘用户指南 — TSN 端点示例应用程序 3 实时边缘用户指南 4. Harpoon 用户指南 — 实时延迟应用程序 5. 鱼叉用户指南 6 AN13588 谢谢!
View full article
S32DSのアクティベーションコードの有効期限が切れました こんにちは: 私の S32 Design Studio for S32 プラットフォーム v.3.4のライセンスが もうすぐ切れます。 確認して延長してもらえますか? アクティベーションコード:533B-878B-88A9-C68F ありがとうございます。 Re: S32DS activation code expired こんにちは、 お客様のS32DSライセンスが延長されました。
View full article
Could you please provide me the pin delay of LS1021AXE7KQB? Hi, Currently, I'm designing PCB for my board. For critical timing requirement of DDR4 interface, I need to compensate the pin delay difference in the  LS1021AXE7KQB package on the PCB. So, could you please provide me the pin delay information of LS1021AXE7KQB? Thanks in advance! Best regards! Jason QorIQ LS1 Devices Re: Could you please provide me the pin delay of LS1021AXE7KQB? All internal die to pad wires of the DDR4 interface are length matched within the package, so the layout trace length task is to be done between processor's and SDRAM's pins. No specific package delay values were provided as they are not needed for the design approach. Re: Could you please provide me the pin delay of LS1021AXE7KQB? Hi,yiping For DDR4 interface of LS1021A, is it necessary to compensate pin delay difference in the package on the PCB?  Thanks in advance! Best regards! Jason Re: Could you please provide me the pin delay of LS1021AXE7KQB? The requested documents are NXP Confidential Proprietary and can only be provided under non-disclosure agreement (NDA).   Did you sign NDA with NXP? If yes, would you please provide your NDA copy or your NDA number?   You could sing a new NDA from https://www.nxp.com/webapp-signup/ndaReqForm Re: Could you please provide me the pin delay of LS1021AXE7KQB? Asked for the required information from the AE team. Re: Could you please provide me the pin delay of LS1021AXE7KQB? Hi, Any response is welcome! Thanks in advance! Best regards! Jason Re: Could you please provide me the pin delay of LS1021AXE7KQB? Hi, yiping: Get it, many thanks to you!!! BTW, I have another question.  eTSEC1 and eTSEC3 of LS1021A will be configured as RGMII mode to driver PHY. But the size of my board is very big,  I'm afraid that the too long trace on PCB will cause insufficient drive capability for RGMII interface(250Mbps per data signal) . Could you please provide the route constraint for RGMII interface, especially trace length on PCB based on common FR-4 PCB(Dk 4.2~4.4, Df 0.022)? Cause, I can't find any PCB design consideration on NXP website.  Also AN4878_Design Checklist only show the design requirement of schematic. Thanks in advance! Best regards! Jason Re: Could you please provide me the pin delay of LS1021AXE7KQB? Would you please create a new thread for your new question? Thanks. Re: Could you please provide me the pin delay of LS1021AXE7KQB? copy that! Thank you very much! Best regards! Jason
View full article