Kernel Panic When Registering Custom Camera on i.MX8MP FRDM with Dual MIPI CSI-2 Cameras Dear Support Team, We are currently working on integrating two cameras using the i.MX8MP FRDM board. The camera configuration is as follows: * CSI2:0 is connected to an OV5640 camera. * CSI2:1 is connected to a custom camera module. For both cameras, we configured the device tree so that the image pipeline does not use ISP functionality. The intended pipeline is: "Sensor → MIPI CSI-2 → ISI → Capture" The device tree file is attached for your reference: "imx8mp-frdm-ov5640-cusdom.dts" The issue is that the custom camera driver successfully completes the I2C probe process on I2C3, but a kernel panic occurs when calling "v4l2_async_register_subdev_sensor()". In summary, the kernel panic occurs because "mxc_isi.1" has not been created or registered at the time when the custom camera is registered. The related kernel panic log is attached: "panic-log.txt" We have also attached the probe function implementation of the custom camera driver: "custom_driver_probe.c" We created "imx8mp-frdm-ov5640-cusdom.dts" by referring to the default device tree configuration of the i.MX8MP FRDM board. The OV5640 camera is working correctly. However, the custom camera cannot establish the connection with the ISI pipeline, which eventually causes the kernel panic. After reviewing both the device tree configuration and the custom camera driver, we have not been able to identify the root cause of the issue. The attached "imx8-media-dev.c" file only contains additional debug messages that we added to determine where the kernel panic occurs. Our goal is to operate two different cameras simultaneously through the MIPI CSI-2 interfaces on the i.MX8MP platform. Could you please review the attached device tree and driver code and advise which configuration or implementation part may be incorrect or missing? Your support and guidance would be greatly appreciated. Thank you. Best regards, Seobi

Problem with MCUXpresso for VSCode SWO Console output Hi! Setup MCUXpresso for VSCode Board KW47-LOC Project kw47loc_hello_world_swo_cm33_core0 LinkServer 25.6.131 or 26.3.123 Description I want to test the SWO capabilities so it can be used with my custom board. On MCUXpresso IDE, it's working well, but on MCUXpresso for VSCode, I have the issue where the SWO console will stop displaying serial output after ~30s. This is really constant. Steps to reproduce - Start a debugging session with the board and project - Halt on main, then press continue - Pause the execution, then configure SWO clock via the Analysis window - Run SWO ITM via the Probe window - Select MCUXpresso SWO console via Output, then resume the execution - Serial output start displaying, then after ~30s it hangs Thank you for your time!

S32K344 - EMIOS - IPM (Input Period Measurement) erroneous data acquisition Hi, I'm writing a bare metal driver for the EMIOS module on my  S32K3X4EVB-T172 evaluation board. Currently, I'm using EMIOS_0 configured, with a 256x global prescaler, with channels as follows: CH_23 -> MC Up Counter ( Timebase for Emios Counter Bus A) @ 625 kHz  CH_17 -> Running in OPWMB mode (using Counter Bus A) CH_22 -> MC Up Counter ( Timebase for Emios Counter Bus F) @ 156.25 kHz CH_9 -> Running in IPM mode (using Counter Bus F ) I'm generating a 16.18hz signal with 50% duty cycle, validated by the oscilloscope, that I'm routing from the OPWMB channel (PTA0) to the IPWMB channel (PTA1). Every 10ms I'm acquiring a IPM sample, which consistently returns 9657/9658, giving me a measured period of 9657 * 0,0000064 = 0,0618048, resulting in a frequency of 1/0,0618048 = 16,18hz. The Issue I'm having is related the almost periodical acquisition of erroneous values (as shown below). period[0] UINT16 40017 period[1] UINT16 9658 period[2] UINT16 9657 period[3] UINT16 9658 period[4] UINT16 40017 period[5] UINT16 9658 period[6] UINT16 9657 period[7] UINT16 9658 period[8] UINT16 40017 period[9] UINT16 9658 period[10] UINT16 9657 period[11] UINT16 40018 period[12] UINT16 9657 period[13] UINT16 9658 period[14] UINT16 9657 period[15] UINT16 40018 Here's a code snippet explaining my current polling-based acquisition logic (no dma and no interrupts): if ((EMIOS0->UC[9].S & 1u) != 0u) { UINT16 a1 = (UINT16)EMIOS0->UC[9].A; UINT16 b1 = (UINT16)EMIOS0->UC[9].B; UINT16 a2 = (UINT16)EMIOS0->UC[9].A; UINT16 b2 = (UINT16)EMIOS0->UC[9].B; if (a1 != a2) { if (b1 != b2) { period[ Index ] = (UINT16)(a2 - b2); } else { period[ Index ] = (UINT16)(a1 - b1); } } else { period[ Index ] = (UINT16)(a2 - b2); } Index++; if (Index > 99u) Index = 0u; EMIOS0->UC[9].S = EMIOS_UC_CLEAR_STATUS_FLG; /* 80008001u */ } When testing different frequencies, the appearance of outliers is highly reduced but still present. Here's an example with 303hz: period[0] UINT16 519 period[1] UINT16 519 period[2] UINT16 519 period[3] UINT16 519 period[4] UINT16 519 period[5] UINT16 519 period[6] UINT16 519 period[7] UINT16 519 period[8] UINT16 519 period[9] UINT16 519 period[10] UINT16 519 period[11] UINT16 519 period[12] UINT16 519 period[13] UINT16 30879 period[14] UINT16 519 period[15] UINT16 519 period[16] UINT16 519 period[17] UINT16 519 period[18] UINT16 519 period[19] UINT16 519 period[20] UINT16 519 period[21] UINT16 519 period[22] UINT16 519 period[23] UINT16 519 period[24] UINT16 519 period[25] UINT16 519 period[26] UINT16 519 period[27] UINT16 519 period[28] UINT16 519 period[29] UINT16 519 period[30] UINT16 519 period[31] UINT16 519 period[32] UINT16 519 period[33] UINT16 519 period[34] UINT16 519 period[35] UINT16 519 period[36] UINT16 519 period[37] UINT16 519 period[38] UINT16 519 period[39] UINT16 519 period[40] UINT16 519 period[41] UINT16 519 period[42] UINT16 519 period[43] UINT16 519 period[44] UINT16 519 period[45] UINT16 519 period[46] UINT16 519 period[47] UINT16 519 period[48] UINT16 519 period[49] UINT16 519 period[50] UINT16 519 period[51] UINT16 519 period[52] UINT16 519 period[53] UINT16 519 period[54] UINT16 519 period[55] UINT16 519 period[56] UINT16 519 period[57] UINT16 519 period[58] UINT16 30879 period[59] UINT16 519 Any help? Re: S32K344 - EMIOS - IPM (Input Period Measurement) erroneous data acquisition Hello @fede_ls , Your polling logic is probably not the primary source of the observed outliers. The values strongly suggest that the period calculation does not handle the rollover of the selected counter bus correctly. The current expression (uint16_t)(A - B) assumes a full 16-bit counter rollover at 65536, but your counter bus F appears to roll over at approximately 35176 ticks. Therefore, whenever the captured period crosses the counter rollover, an additional offset of 65536 - 35176 = 30360 ticks is added, which exactly matches the observed outliers.   Please check the period/modulus configured for CH22, which is used as counter bus F for the IPM channel. The period should be calculated using this actual counter bus modulo value, not using implicit 16-bit unsigned subtraction.   Best regards, Pavel

关于 i.MX8Mplus 的有限状态机 (FSM) 我们公司使用的是 Toradex 的 Veridin i.MX8Mplus。 此时，输入 SOM_PW_ON 信号以控制 SoM 的电源。（直接连接到 i.mx8MPlusSoC 的 ON/OFF 信号）。*请参考所附示波器上的波形。   由于 SoM 侧的电路配置，电压应为高电压 (1.8V)，但在启动后约 800 毫秒内，电压保持在约 0.3-0.4V 的中间电位。 我想知道 SoC 端是如何处理 0.3 至 0.4V 电压作为 ON/OFF 信号的。 该信息未包含在数据表或参考手册中。 我认为，在极短的开/关操作（<5秒）的情况下，系统可能会关机。操作检测标准是否应该是从高电平到低电平的转换以及低电平状态的持续时间？ 我还想知道这些时间段的具体最短/最长时间。 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX8MplusのFinite-State Machine (FSM)について 对于 i.MX8M Plus，ONOFF 被处理成一个按住按钮输入，可配置 0/50/100/500 毫秒的延迟和 5/10/15 秒的强制关机时间，并且观察到 0.3–0.4根据现有的输入阈值文档，1.8V ONOFF 网络上的 V 最常被解释为逻辑低电平。 Re: i.MX8MplusのFinite-State Machine (FSM)について 感谢你的回复。 根据现有的输入阈值文档，观察到的 ONOFF 网络上的 V 值在 0.3–0.41.8V 范围内最一致地被解释为逻辑上的低值。 顺便问一下，您能否也告诉我一下逻辑上被解释为低电压的阈值是多少？ 此外，如果解释为逻辑低，则 ON/OFF 状态在启动后将保持逻辑低约 800 毫秒，然后变为逻辑高。 在这种情况下，是否可以认为发生了按钮输入？ 我担心按下按钮是否会导致系统在启动后立即自动关机。 Re: i.MX8MplusのFinite-State Machine (FSM)について 顺便问一下，您能否也告诉我一下逻辑上被解释为低电压的阈值是多少？ 抱歉。我想知道逻辑值被解读时的电压阈值。 Re: i.MX8MplusのFinite-State Machine (FSM)について 感谢你的回复。 根据现有的输入阈值文档，观察到的 ONOFF 网络上的 V 值在 0.3–0.41.8V 范围内最一致地被解释为逻辑上的低值。 顺便问一下，您能否也告诉我一下被解释为逻辑高电平的电压阈值是多少？ 此外，如果解释为逻辑低，则 ON/OFF 状态在启动后将保持逻辑低约 800 毫秒，然后变为逻辑高。 在这种情况下，是否可以认为发生了按钮输入？ 我担心按下按钮是否会导致系统在启动后立即自动关机。 致恩智浦技术支持代表 你对此事有何看法？ 我还有一个问题： ON/OFF 被处理为电平保持按钮输入，条件为 0/50/100/500 毫秒。 关于这一点，我认为默认值是 0。在这种情况下，如果由于噪声或其他因素导致电平瞬间超过逻辑高电平或逻辑低电平阈值，电平是否会被保持？ 我担心，在这种默认设置下，如果接收到噪声，即使只是一瞬间，如果引入了导致逻辑判断与当前保持的逻辑电平相反的因素，也可能导致故障。 Re: i.MX8MplusのFinite-State Machine (FSM)について @Rita_Wang 我又补充了一些问题。 给您带来的不便，我们深表歉意，请您尽快回复。

MPC5777 BSDL BGA_512 Hello, i'm looking for the BSDL file for this component : MPC5777 BGA-512 Can you send me the file ? Thanks Re: MPC5777 BSDL BGA_512 Hello, I am sending it to you via private message. For future please rise the ticket on NXP.com Best regards, Peter

What is the reason for this error and how to solve it? Re: 请问这个报错是什么原因，如何解决 Please post questions directly in the forum. For new users many old versions of S32DS and patch packages may no longer be available for download. So the solution has changed. Re: 请问这个报错是什么原因，如何解决 I installed it and it still doesn't work. Re: 请问这个报错是什么原因，如何解决 Hi. This "opens the configuration .mex Error in: The current tool version does not support the processor version " This is usually caused by the S32DS Update n or S32K3 Development Package not having the version mentioned in the RTD Release Note installed. Please install in S32DS v3.4. 3.4.3_D2112   S32 Design Studio for S32 Platform v.3.4 Update 3 with support for S32K3 devices Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct " button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- 回复： 请问这个报错是什么原因，如何解决 Have you resolved this issue? I'm currently encountering a similar problem; the PlatformSDK S32K5 version doesn't support the S32K566 processor. 回复： 请问这个报错是什么原因，如何解决 Hi The S32K5 has not yet been officially released, and there are no public links on the NXP website to download software packages such as RTD and Development Pack. These types of problems are usually caused by these software packages not being installed correctly. Please contact your company's FAE for assistance. Our online technical support will only be available after the official release of this type of NPI product. Best Regards, Robin

iMX8M Plus 2nd MIPI CSIカメラ：FIFOオーバーフローエラー こんにちは、 私はデュアルカメラのアプリケーションを開発しています。 カメラの解像度と画像フォーマットは2592x1944、RAW8です。 データパスとドライバ構造は カメラ(センサ ドライバ.c)-->MIPI-CSI2 (imx8-mipi-csi2-sam.c) --> ISI (imx8-isi-cap.c)--> RAM ドライバーを改造した後、CSI1の映像ストリームは2592x1944、RAW8、50~60fpsで正常に受信できました。 CSI2から別のビデオストリームを取得したいのですが、FIFOオーバーフローエラーのためうまくいきません。 [ 43.892406] mxc-mipi-csi2.1:フレーム終了イベント情報:1 [ 43.897023] MXC-MIPI-CSI2.1:フレームスタートイベント情報:2回 [ 43.901811] MXC-MIPI-CSI2.1:奇数フレームイベント後の非画像データ:0 [ 43.908248] MXC-MIPI-CSI2.1:奇数フレームイベント前の非画像データ:0 [ 43.914771] MXC-MIPI-CSI2.1:偶数フレームイベント情報後の非画像データ:0 [ 43.921297] MXC-MIPI-CSI2.1:フレームイベント前の非画像データ:0 [ 43.927906] MXC-MIPI-CSI2.1:未知のエラーイベント情報: 0 [ 43.932868] mxc-mipi-csi2.1:CRCエラーイベント:0 [ 43.937484] MXC-MIPI-CSI2.1:ECCエラーイベント情報:0件 [ 43.942097] mxc-mipi-csi2.1: FIFOオーバーフローエラーイベント情報:1209788 [ 43.948100] MXC-MIPI-CSI2.1:ロストフレーム終了エラーイベント:0 [ 43.953672] MXC-MIPI-CSI2.1:ロストフレームスタートエラーイベント情報:0 [ 43.959413] MXC-MIPI-CSI2.1:SOTエラーイベント情報:0 hs-settleとclk-settleのパラメータを変更してみましたが、うまくいきませんでした。 リファレンスマニュアルによると、CSI1の最大動作周波数は500MHzですが、CSI2は266MHzです。 CSI2周波数が低いと、フレーム解像度やフレームレートが制限されますか？ どうすれば解決できますか? i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: iMX8M Plus 2nd MIPI CSI Camera : FIFO Overflow Error こんにちは、 この問題は解決しましたか？私もビジョン ComponentsのIMX900Cカメラ(2048x1536)で同じ問題を経験しています。CSI1からISI0へのストリーミングは30fpsで正常に動作しますが、同じ設定でCSI2からISI1へのストリーミングを行うとオーバーフローエラーが発生します。 よろしくお願いします！ Re: iMX8M Plus 2nd MIPI CSI Camera : FIFO Overflow Error こんにちは、igorpardykov 再開まで今しばらくお待ちください。 下のリファレンスマニュアルを再度確認しました。 • 4Kp30で2つの未処理カメラストリーム(すなわちスケーリングなし)、 システム負荷とユースケース RAW8形式のビデオストリーム（CSCをバイパス）を取得したいのですが、それは未処理のストリームに対応しているということでしょうか？ これはISIが2つの4Kp30動画ストリームを同時に使うことをサポートしているということでしょうか? 2fps未満のフレームレートを遅くした場合(例えば30fps未満)、FIFOオーバーフローの問題は解決できますか? 2つのISPが同時に利用されている場合、それぞれが以下をサポートしています: ・最大解像度1080p(1936x1188)」 ちなみに、私はISPを一切使用しておらず（デバイスツリーで全て無効化しています）、ISIのみを使用しています。 事前に感謝いたします。 Re: iMX8M Plus 2nd MIPI CSI Camera : FIFO Overflow Error こんにちは、Dy はい、おっしゃる通りです。FIFOオーバーフローはISIのパフォーマンス機能によって発生する可能性があります。 セクション13.1.2で説明されているi.MX 8M Plusアプリケーション プロセッサ リファレンス・マニュアル ディスプレイ・インターフェース 「ISIの主な特徴は以下の通りです。 画像プロセッシング ・1080p30で処理された2つのカメラストリーム ・2つの未処理カメラストリーム(すなわちスケーリングなし)は4Kp30で、 システム負荷とユースCASE... 2つのISPが同時に利用されている場合、それぞれが以下をサポートしています: ・最大解像度1080p(1936x1188)」 よろしくお願いします イゴール

S32K388 STCU BIST: Does STCU_WDG value affect the online watchdog timeout? Hi NXP experts, I am developing on the S32K388 and using the SPD (Safety Peripheral Drivers) v1.0.6 as a reference to implement the STCU/BIST functionality. In my main.c, I enable the BIST test and then read the reset reason from MC_RGM. I observe that the reset reason returned is MCU_ST_DONE_RESET. I have the following questions: Does the value written to the STCU_WDG register affect the online watchdog timeout duration during BIST execution? In other words, is the WDTOSW flag directly triggered when the BIST execution time exceeds the STCU_WDG value? When MCU_ST_DONE_RESET is reported, can I conclude that both LBIST and MBIST completed normally and passed? Or does this reset reason only indicate that the STCU sequence finished, regardless of whether a timeout occurred? In my case, the ERR_STAT register shows WDTOSW = 1 and RFSF = 1 (see attached screenshot). Does this mean the BIST execution timed out and was prematurely terminated/aborted, so the memory tests were actually forced to stop before completion? Or can MCU_ST_DONE_RESET still be generated even if WDTOSW was set? I also checked the Bist_IntegrityTest() flow from the SPD driver (see attached code screenshot), which expects the LBIST/MBIST end flags (LBESW0/MBESW0) to be set to 1 after completion. However, during my actual debugging, I found that both the LBIST and MBIST end flag bits are 0, not 1. Why would the end flags be 0 even though MCU_ST_DONE_RESET was generated? Additional context: I am using the Safety Boot BIST configuration table similar to the SPD example. Observed STCU_WDG value: 0xC35E (49998). Observed STCU_ERR_STAT value: 0x80140 (RFSW=1, WDTOSW=1). Could you please help clarify the relationship between STCU_WDG, WDTOSW, MCU_ST_DONE_RESET, and the LBESW0/MBESW0 end flags? Thank you in advance. Best regards, Re: S32K388 STCU BIST: Does STCU_WDG value affect the online watchdog timeout? Hello, In my main.c, I enable the BIST test and then read the reset reason from MC_RGM. I observe that the reset reason returned is MCU_ST_DONE_RESET. That is correct behaviour. 1. Does the value written to the STCU_WDG register affect the online watchdog timeout duration during BIST execution? In other words, is the WDTOSW flag directly triggered when the BIST execution time exceeds the STCU_WDG value? No. STCU_WDG is watchdog for BIST execution. Not connected anyhow to SWT. SWT module is also tested by BIST, so the SWT module is not functional during the BIST. Therefore you guard execution time with STCU_WDG. When MCU_ST_DONE_RESET is reported, can I conclude that both LBIST and MBIST completed normally and passed? Or does this reset reason only indicate that the STCU sequence finished, regardless of whether a timeout occurred? You can only conclude that the test procedure ended. Results are stored in different registers like STCU2 Online LBIST Status (LBSSW0) - such will indicate you pass /fail conditions. In my case, the ERR_STAT register shows WDTOSW = 1 and RFSF = 1 (see attached screenshot). Does this mean the BIST execution timed out and was prematurely terminated/aborted, so the memory tests were actually forced to stop before completion? Or can MCU_ST_DONE_RESET still be generated even if WDTOSW was set? MCU_ST_DONE_RESET is always generated after test. No matter on the results. As during the test the registers and RAMs are tested with patterns. Reegisters need to be set to the default values - such are loaded during reset. Otherwise you will get all registers full of test patterns and the uC wont operate with such random values. RAMs need to be initialized by SW as the ECC syndromers will not match data after BIST execute test patterns on the RAMs. In my case, the ERR_STAT register shows WDTOSW = 1 and RFSF = 1  This means test fails. I also checked the Bist_IntegrityTest() flow from the SPD driver (see attached code screenshot), which expects the LBIST/MBIST end flags (LBESW0/MBESW0) to be set to 1 after completion. However, during my actual debugging, I found that both the LBIST and MBIST end flag bits are 0, not 1. Why would the end flags be 0 even though MCU_ST_DONE_RESET was generated? Explained above. Your BIST did not executed in the STCU_WDG timeout. Best regards, Peter Re: S32K388 STCU BIST: Does STCU_WDG value affect the online watchdog timeout? Hello, has this question been summarized? Re: S32K388 STCU BIST: Does STCU_WDG value affect the online watchdog timeout? Hello, let me summarize the answers and I will post them later. Best regards, Peter

デュアルMIPI CSI-2カメラを搭載したi.MX8MP FRDMでカスタムカメラを登録する際にカーネルパニックが発生する サポートチームの皆様、 現在、i.MX8MP FRDMボードを使用して2台のカメラを統合する作業を進めています。 カメラの構成は以下のとおりです。 * CSI2:0はOV5640カメラに接続されています。 * CSI2:1はカスタムカメラモジュールに接続されています。 両方のカメラで、画像パイプラインがISP機能を使わないようにデバイスツリーを設定しました。意図されたパイプラインは以下の通りです: 「センサ → MIPI CSI-2 → ISI → キャプチャー」 デバイスツリーファイルを添付しましたので、ご参照ください。「imx8mp-frdm-ov5640-cusdom.dts」 問題は、カスタムカメラドライバーがI2C3上でI2Cプローブ処理を正常に完了する一方で、「v4l2_async_register_subdev_sensor()」を呼び出すとカーネルパニックが発生することです。 要約すると、カーネルパニックが発生するのは、カスタムカメラが登録される時点で「mxc_isi.1」が作成または登録されていないためです。 関連するカーネルパニックログを添付します: "panic-log.txt" また、カスタムカメラドライバーのプローブ機能実装「custom_driver_probe.c」も添付しました i.MX8MP FRDMボードのデフォルトのデバイスツリー構成を参照して、「imx8mp-frdm-ov5640-cusdom.dts」を作成しました。 OV5640カメラは正常に動作しています。しかし、カスタムカメラはISIパイプラインとの接続を確立できず、最終的にカーネルのパニックを引き起こします。 デバイスツリーの設定とカスタムカメラドライバーの両方を確認しましたが、問題の根本原因を特定することはできませんでした。 添付の「imx8-media-dev.c」ファイルには、カーネルパニックが発生する場所を特定するための追加デバッグメッセージのみが含まれています。 私たちの目標は、i.MX8MPプラットフォーム上のMIPI CSI-2インターフェースを通じて、2台の異なるカメラを同時に操作することです。 添付のデバイスツリーとドライバーコードを確認し、どの設定や実装部分が誤っているか、あるいは欠けているかを教えていただけますか? 皆様のサポートとご助言をいただけると大変ありがたいです。 よろしくお願いします。 よろしくお願いします、 ソビ

S32K388 STCU BIST：STCU_WDG 值是否会影响在线看门狗超时？ 各位NXP专家，大家好！ 我正在使用S32K388进行开发，并以SPD （安全外设驱动程序） v1.0.6为参考来实现 STCU/BIST 功能。 在我的main.c 文件中，我启用了 BIST 测试，然后从MC_RGM读取复位原因。我观察到返回的复位原因是MCU_ST_DONE_RESET 。 我有以下几个问题： 写入 STCU_WDG 寄存器的 值是否会 影响 BIST 执行期间的 在线看门狗超时 时长？换句话说， 当 BIST 执行时间超过 STCU_WDG 值时， WDTOSW 标志是否会被直接触发 ？ 当 报告 MCU_ST_DONE_RESET 时，我是否可以得出结论， LBIST 和 MBIST 都已正常完成并通过 ？或者，此 RESET 原因仅表示 STCU 序列已完成，而不管是否发生超时？ 就我而言， ERR_STAT 寄存器显示 WDTOSW = 1 和 RFSF = 1 （见附件截图）。这是否意味着 BIST 执行 超时并被提前终止/中止 ，导致内存测试 在完成前 被迫停止 ？或者即使 WDTOSW 已设置， 是否 仍然可以生成 MCU_ST_DONE_RESET ？ 我还检查了 SPD驱动程序中的 Bist_IntegrityTest() 流程（见附件代码截图），该流程预期LBIST/MBIST完成后结束标志（ LBESW0 / MBESW0 ）应设置为1。然而，在实际调试过程中，我发现 LBIST和MBIST结束标志位均为0，而非1。 为什么即使 生成了 MCU_ST_DONE_RESET， 结束标志位仍然为0？ 补充信息： 我正在使用类似于 SPD 示例的功能安全启动 BIST 配置表。 观察到的STCU_WDG值： 0xC35E (49998)。 观察到的STCU_ERR_STAT值： 0x80140 （ RFSW=1 ， WDTOSW=1 ）。 请问您能否帮忙解释一下STCU_WDG 、 WDTOSW 、 MCU_ST_DONE_RESET和LBESW0 / MBESW0结束标志之间的关系？ 提前谢谢您。 此致， Re: S32K388 STCU BIST: Does STCU_WDG value affect the online watchdog timeout? 你好， 在我的main.c 文件中，我启用了 BIST 测试，然后从MC_RGM读取复位原因。我观察到返回的复位原因是MCU_ST_DONE_RESET 。 这是正确的行为。 1. 写入 STCU_WDG 寄存器的 值是否会 影响 BIST 执行期间的 在线看门狗超时 时长？换句话说， 当 BIST 执行时间超过 STCU_WDG 值时， WDTOSW 标志是否会被直接触发 ？ 不。STCU_WDG 是 BIST 执行的监视程序。与SWT没有任何关联。SWT 模块也需要通过 BIST 进行测试，因此 SWT 模块在 BIST 期间无法正常工作。因此，您可以使用 STCU_WDG 来保护执行时间。 当 报告 MCU_ST_DONE_RESET 时，我是否可以得出结论， LBIST 和 MBIST 都已正常完成并通过 ？或者，此 RESET 原因仅表示 STCU 序列已完成，而不管是否发生超时？ 只能得出测试程序结束的结论。结果存储在不同的寄存器中，例如 STCU2 在线 LBIST 状态 (LBSSW0) - 此类寄存器将指示您是否通过/失败条件。 就我而言， ERR_STAT 寄存器显示 WDTOSW = 1 和 RFSF = 1 （见附件截图）。这是否意味着 BIST 执行 超时并被提前终止/中止 ，导致内存测试 在完成前 被迫停止 ？或者即使 WDTOSW 已设置， 是否 仍然可以生成 MCU_ST_DONE_RESET ？ MCU_ST_DONE_RESET 总是在测试后生成。结果如何并不重要。测试过程中，寄存器和 RAM 将按照特定模式进行测试。寄存器需要设置为默认值——这些值在RESET期间加载。否则，所有寄存器都会被测试模式填满，微控制器将无法处理这样的随机值。 由于 BIST 在 RAM 上执行测试模式后，ECC 校验和将无法匹配数据，因此需要通过软件初始化 RAM。 就我而言， ERR_STAT 寄存器显示 WDTOSW = 1 和 RFSF = 1 这意味着测试失败。 我还检查了 SPD驱动程序中的 Bist_IntegrityTest() 流程（见附件代码截图），该流程预期LBIST/MBIST完成后结束标志（ LBESW0 / MBESW0 ）应设置为1。然而，在实际调试过程中，我发现 LBIST和MBIST结束标志位均为0，而非1。 为什么即使 生成了 MCU_ST_DONE_RESET， 结束标志位仍然为0？ 如上所述。 您的 BIST 未在 STCU_WDG 超时时间内执行。 顺祝商祺！ Peter Re: S32K388 STCU BIST: Does STCU_WDG value affect the online watchdog timeout? 您好，这个问题有总结吗？ Re: S32K388 STCU BIST: Does STCU_WDG value affect the online watchdog timeout? 你好， 我先总结一下答案，稍后会发布。 顺祝商祺！ Peter

请问这个报错是什么原因，如何解决 Re: 请问这个报错是什么原因，如何解决 请直接在论坛里发帖提问。 对于新用户很多老版本S32DS和patch软件包可能都已经无法下载了。所以解决方法也变了。 Re: 请问这个报错是什么原因，如何解决 安装了还是不行 Re: 请问这个报错是什么原因，如何解决 Hi 这类"打开配置 .mex 中出错: 当前工具版本不支持处理器 的 版本" 通常都是S32DS Update n或S32K3 Development Package未安装RTD Release Note里提到的版本导致的。 请在S32DS v3.4里安装 3.4.3_D2112   S32 Design Studio for S32 Platform v.3.4 Update 3 with support for S32K3 devices  Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- 回复： 请问这个报错是什么原因，如何解决 请问您这个问题解决了吗，我目前遇到了类似问题，不支持处理器S32K566的PlatformSDKS32K5版本 回复： 请问这个报错是什么原因，如何解决 Hi  S32K5尚未正式发布，NXP官网上没有公开的链接下载RTD、Development Pack 等软件包。这类问题通常就是这些软件包没有正确安装导致的。 请联系对接你们公司的FAE获取，我们线上技术支持要等这类NPI产品正式发布后才支持。 Best Regards, Robin

How do I implement Secure Boot on the i.MX95? I completed the secure boot process on imx8mp. Secure boot is achieved using HABv4 on an 8mp. Does imx95 also use HABv4 to implement secure boot? When compiling flash.bin, I did not see information such as CSF block or sld hab block. How do I perform a secure boot on IMX95? Re: How do I implement Secure Boot on the i.MX95? Hello @yyn  I hope you are doing very well. Please take a look to the introduction_ahab in the U-boot documentation. There is explained the Secure Boot process of the i.MX9 family. Best regards, Salas.

iMX8M Plus 第二代 MIPI CSI 摄像头：FIFO 溢出错误 您好， 我正在开发一款双摄像头应用。 相机分辨率和图像格式为 2592x1944，RAW8 数据通路和驱动程序结构是 摄像头（传感器驱动程序.c）-->MIPI-CSI2 (imx8-mipi-csi2-sam.c) --> ISI (imx8-isi-cap.c)--> RAM 修改驱动程序后，我成功地从 CSI1 获取了 2592x1944、RAW8、50~60fps 的视频流。 现在我想从 CSI2 获取另一个视频流，但由于 FIFO 溢出错误而无法工作。 [ 43.892406] mxc-mipi-csi2.1:帧结束事件：1 [ 43.897023] mxc-mipi-csi2.1:帧开始事件：2 [ 43.901811] mxc-mipi-csi2.1:奇数帧事件后的非图像数据：0 [ 43.908248] mxc-mipi-csi2.1:奇数帧事件之前的非图像数据：0 [ 43.914771] mxc-mipi-csi2.1:偶帧事件后的非图像数据：0 [ 43.921297] mxc-mipi-csi2.1:帧事件发生之前的非图像数据：0 [ 43.927906] mxc-mipi-csi2.1:未知错误事件：0 [ 43.932868] mxc-mipi-csi2.1:CRC 错误事件：0 [ 43.937484] mxc-mipi-csi2.1:ECC错误事件：0 [ 43.942097] mxc-mipi-csi2.1：FIFO 溢出错误事件：1209788 [ 43.948100] mxc-mipi-csi2.1:丢帧结束错误事件：0 [ 43.953672] mxc-mipi-csi2.1:丢帧起始错误事件：0 [ 43.959413] mxc-mipi-csi2.1:SOT错误事件：0 我尝试修改 hs-settle 和 clk-settle 参数，但没有成功。 根据参考手册，CSI1 最大工作频率为 500MHz，而 CSI2 为 266MHz。 较低的CSI2频率会限制帧分辨率还是帧速率？ 我该如何解决这个问题？ i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: iMX8M Plus 2nd MIPI CSI Camera : FIFO Overflow Error 你好， 这个问题解决了吗？我的 Vision Components IMX900C 相机 (2048x1536) 也遇到了同样的问题。在 CSI1 -> ISI0 上以 30fps 的帧率成功传输，但在相同的设置下，CSI2 -> ISI1 出现溢出错误。 谢谢您！ Re: iMX8M Plus 2nd MIPI CSI Camera : FIFO Overflow Error 你好，igorpardykov 感谢您的支持。 我再次查阅了参考手册。 • 2路未经处理的4Kp30摄像机流（即无缩放），具体取决于 系统负载和用例 我想要获取 RAW8 格式的视频流（绕过 csc），这样它就对应于未处理的视频流，对吗？ 这是否意味着 ISI 支持同时使用两个 4Kp30 视频流？ 如果我降低第二帧速率（例如低于 30fps），能否解决 FIFO 溢出问题？ 当两个互联网服务提供商同时使用时，每个服务提供商都支持： • 最高分辨率可达 1080p (1936x1188) 供您参考，我完全不使用 ISP（已在设备树中全部禁用），只使用 ISI。 提前谢谢您。 Re: iMX8M Plus 2nd MIPI CSI Camera : FIFO Overflow Error 嗨 Dy 是的，你说得对，FIFO溢出可能是由于ISI的性能限制造成的。 第 13.1.2 节中描述显示界面i.MX 8M Plus 应用处理器参考手册 ISI 的主要特点包括：…… 图像处理 • 2路处理后的1080p30摄像头视频流 • 2路未处理的摄像头视频流（即（无缩放）在 4Kp30 下，取决于 系统负载和使用场景…… 当两个互联网服务提供商同时使用时，每个服务提供商都支持： • 最高分辨率可达 1080p (1936x1188) 此致 伊戈尔

i.MX8MplusのFinite-State Machine (FSM)について Toradex社のVeridin i.MX8Mplusを弊社で採用しております。 その際に、SoMの電源操作にSOM_PW_ON信号を入力しています。(i.mx8MPlusSoCのONOFF信号に直結)。※添付のオシロスコープの波形を参照してください。   SoM側の回路構成上High(1.8V)となるはずが起動後800msec程度、約0.3～0.4Vの中間電位となってしまします。 SoC側のONOFF信号としてのこの電位(0.3から0.4V)がどう扱われるのかを知りたいです。 データシートやリファレンスマニュアルには記載がありませんでした。 ONOFFの短時間の(<5s)操作ではシャットダウンに移行するケースがあるかと思いますが、操作の判定としてはHigh⇒Lowのエッジ及び、Lowの継続時間が条件となりますでしょうか その詳細な時間についてもmim/maxの時間を教えて頂きたいです。 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX8MplusのFinite-State Machine (FSM)について i.MX8M Plusの場合、ONOFFはレベルホールドボタン入力として処理され、0/50/100/500 msの条件と5/10/15秒の強制オフタイミングが設定可能で、観測された0.3～0.41.8V ONOFFネット上のVは、利用可能な入力閾値のドキュメントによって最も一貫して論理低と解釈されます。 Re: i.MX8MplusのFinite-State Machine (FSM)について 回答ありがとう御座います。 > 観測された0.3～0.41.8V ONOFFネット上のVは、利用可能な入力閾値のドキュメントによって最も一貫して論理低と解釈されます。 ちなみに、論理低と解釈される電圧閾値についても教えて頂けますでしょうか？ また、論理低と解釈される場合、起動後800msec程度ONOFFは論理低がが続き、論理高に変化します。 その場合、ボタン入力があったと判定されるのでしょうか？ 心配しているのはボタン入力により、起動直後にシャットダウン移行の判定となるケースがないかという事です。 Re: i.MX8MplusのFinite-State Machine (FSM)について > ちなみに、論理低と解釈される電圧閾値についても教えて頂けますでしょうか？ 申し訳ございません。論理高と解釈される電圧閾値が知りたいです。 Re: i.MX8MplusのFinite-State Machine (FSM)について 回答ありがとう御座います。 > 観測された0.3～0.41.8V ONOFFネット上のVは、利用可能な入力閾値のドキュメントによって最も一貫して論理低と解釈されます。 ちなみに、論理高と解釈される電圧閾値についても教えて頂けますでしょうか？ また、論理低と解釈される場合、起動後800msec程度ONOFFは論理低がが続き、論理高に変化します。 その場合、ボタン入力があったと判定されるのでしょうか？ 心配しているのはボタン入力により、起動直後にシャットダウン移行の判定となるケースがないかという事です。 NXP TechSupport担当者様 本件如何でしょうか？ もう一点追加で質問ですが、 ONOFFはレベルホールドボタン入力として処理され、0/50/100/500 msの条件 の所ですが、デフォルトは0となっていると思います。この場合、ノイズ等で一瞬、論理高もしくは論理低の閾値を超えた場合はレベルホールドされる事となりますでしょうか？ このデフォルト設定では、ノイズを受けた場合に一瞬でも現状レベルホールドしている論理と逆の論理判定となるものが入った場合に誤動作する可能性があるのかを心配しております。 Re: i.MX8MplusのFinite-State Machine (FSM)について @Rita_Wang 様 何件か質問追加質問しております。 お手数ですがご回答をお願い致します。

How do I implement Secure Boot on the i.MX95? 我在imx8mp 上完成了 安全启动的流程。 8mp 上使用 HABv4 实现安全启动。 imx95 也是使用HABv4实现安全启动吗？ 编译flash.bin  没有看到 CSF block ，sld hab block 等信息。 我应该如何完成 imx95 的安全启动？ Re: How do I implement Secure Boot on the i.MX95? 你好@yyn 希望你一切都好。 请参阅 U-boot 文档中的 introduction_ahab 部分。 本文解释了 i.MX9 系列的安全启动过程。 顺祝商祺！ 萨拉斯。

S32K344 - EMIOS - IPM（入力周期測定）データ取得エラー こんにちは、 私はS32K3X4EVB-T172評価ボードのEMIOSモジュール用のベアメタルドライバーを書いています。 現在、EMIOS_0設定済みで、256倍グローバルプリスケーラーを使い、チャネルは以下の通りです: CH_23 -> MCアップカウンター（EmiosカウンターバスAのタイムベース）@ 625 kHz CH_17 -> OPWMBモードで動作中（カウンタバスAを使用） CH_22 -> MCアップカウンター（EmiosカウンターバスFのタイムベース）@ 156.25 kHz CH_9 -> IPMモードで動作中（カウンタバスFを使用） オシロスコープで検証された16.18Hzの信号を生成し、50%のデューティサイクルで、OPWMBチャネル(PTA0)からIPWMBチャネル(PTA1)へルーティングしています。 10msごとにIPMサンプルを取得しており、常に9657/9658が返されるため、測定された周期は9657 * 0.0000064 = 0.0618048となり、結果として周波数は1/0.0618048 = 16.18Hzとなります。 私が抱えている問題は、ほぼ周期的に誤った値が取得されることに関連しています（以下に示すとおり）。 期間[0] UINT16 40017 期間[1] UINT16 9658 期間[2] UINT16 9657 期間[3] UINT16 9658 期間[4] UINT16 40017 期間[5] UINT16 9658 期間[6] UINT16 9657 期間[7] UINT16 9658 期間[8] UINT16 40017 期間[9] UINT16 9658 期間[10] UINT16 9657 期間[11] UINT16 40018 期間[12] UINT16 9657 期間[13] UINT16 9658 期間[14] UINT16 9657 期間[15] UINT16 40018 こちらは、現在のポーリングベースの取得ロジック(DMAなし、割り込みなし)を説明するコードスニペットです: もし(((EMIOS0->UC[9].S & 1u) != 0u) { UINT16 a1 = (UINT16)EMIOS0->UC[9]。A: UINT16 b1 = (UINT16)EMIOS0->UC[9]。B; UINT16 a2 = (UINT16)EMIOS0->UC[9]。A: UINT16 b2 = (UINT16)EMIOS0->UC[9]。B; if ( a1 != a2 ) { if ( b1 != b2 ) { 期間[インデックス] = ( UINT16 )( a2 - b2 ) ; } そうでない場合、 { 期間[インデックス] = ( UINT16 )( a1 - b1 ) ; } } そうでない場合、 { 期間[インデックス] = ( UINT16 )( a2 - b2 ) ; } インデックス++; if ( Index > 99 u ) インデックス= 0 u ; EMIOS0->UC[9]。S = EMIOS_UC_CLEAR_STATUS_FLG; /* 80008001u */ } 異なる周波数でテストを行った場合、外れ値の出現は大幅に減少するものの、依然として存在する。303Hzの例を以下に示します。 期間[0] UINT16 519 期間[1] UINT16 519 期間[2] UINT16 519 期間[3] UINT16 519 期間[4] UINT16 519 期間[5] UINT16 519 期間[6] UINT16 519 期間[7] UINT16 519 期間[8] UINT16 519 期間[9] UINT16 519 期間[10] UINT16 519 期間[11] UINT16 519 期間[12] UINT16 519 期間[13] UINT16 30879 期間[14] UINT16 519 期間[15] UINT16 519 期間[16] UINT16 519 期間[17] UINT16 519 期間[18] UINT16 519 期間[19] UINT16 519 期間[20] UINT16 519 期間[21] UINT16 519 期間[22] UINT16 519 期間[23] UINT16 519 期間[24] UINT16 519 期間[25] UINT16 519 期間[26] UINT16 519 期間[27] UINT16 519 期間[28] UINT16 519 期間[29] UINT16 519 期間[30] UINT16 519 期間[31] UINT16 519 期間[32] UINT16 519 期間[33] UINT16 519 期間[34] UINT16 519 期間[35] UINT16 519 期間[36] UINT16 519 期間[37] UINT16 519 期間[38] UINT16 519 期間[39] UINT16 519 期間[40] UINT16 519 期間[41] UINT16 519 期間[42] UINT16 519 期間[43] UINT16 519 期間[44] UINT16 519 期間[45] UINT16 519 期間[46] UINT16 519 期間[47] UINT16 519 期間[48] UINT16 519 期間[49] UINT16 519 期間[50] UINT16 519 期間[51] UINT16 519 期間[52] UINT16 519 期間[53] UINT16 519 期間[54] UINT16 519 期間[55] UINT16 519 期間[56] UINT16 519 期間[57] UINT16 519 期間[58] UINT16 30879 期間[59] UINT16 519 何かお役に立てることはありますか？ Re: S32K344 - EMIOS - IPM (Input Period Measurement) erroneous data acquisition こんにちは、 @fede_ls さん、 おそらく、あなたの投票ロジックは、観測された異常値の主な原因ではないでしょう。これらの値は、周期計算が選択されたカウンタバスのオーバーフローを正しく処理していないことを強く示唆している。現在の式 (uint16_t)(A - B) は、16 ビットカウンタが 65536 で完全にロールオーバーすることを想定していますが、カウンタバス F は約 35176 ティックでロールオーバーするようです。したがって、キャプチャされた期間がカウンターのロールオーバーをまたぐたびに、観測された外れ値と正確に一致する 65536 - 35176 = 30360 ティックの追加オフセットが追加されます。   IPMチャネルのカウンターバスFとして使われるCH22の周期/モジュラスをご確認ください。周期は、暗黙的な16ビット符号なし減算ではなく、この実際のカウンタバスの剰余値を使用して計算する必要があります。   よろしくお願いいたします。 パベル

VSCode SWOコンソール出力におけるMCUXpressoの問題 こんにちは！ 設定 VS Code 用 MCUXpresso ボード KW47-LOC プロジェクト kw47loc_hello_world_swo_cm33_core0 LinkServer 25.6.131または26.3.123 概要 SWOの機能をテストして、カスタムボードで使えるようにしたいと思っています。MCUXpresso IDEでは問題なく動作していますが、VSCode用のMCUXpressoでは、SWOコンソールが30~秒後にシリアル出力が表示されなくなる問題が発生します。これは本当にずっと続いていることだ。 再現手順 ボードとプロジェクトを使用してデバッグセッションを開始します。 メイン画面で停止し、次に続行を押してください。 - 実行を一時停止し、分析ウィンドウからSWOクロックを設定します。 - プローブウィンドウからSWO ITMを実行します - 出力からMCUXpresso SWOコンソールを選択し、実行を再開します。 シリアル出力が表示され始めるが、約30秒後にフリーズする。 お時間をいただきありがとうございました！

为什么NPU tflite模型和tflite模型的结果不同？ 我有一个量化分类模型。我使用命令将其转换为 NPU tflite 模型 ./neutron-converter \ --输入 QAT.tflite \ --输出 QAT_NPU.tflite \ --target imxrt700 \ --dump-header-file-output \ --dump-header-file-input \ --使用序列器 之后，我使用了 2 个生成的模型头文件，分别用于 NPU 和 CPU。 我使用了针对我们模型修改过的示例 tflm_cifar10_cm33_core0。我使用了示例 image_data.h（已将图像调整大小以适应模型输入尺寸）。但是两个模型（在 CPU 和 NPU 模式下）的最终结果却不同： - 在大多数情况下，预测的类别相同，概率也相似（数值不完全匹配）。 - 在某些情况下，两种模式下的预测类别不同 ==>您对此问题有什么看法？抱歉，我无法分享我的模型。 Re: Why results from NPU tflite model and tflite model are different? 我尝试使用示例tflm_cifar10_cm33_core0来验证这个问题。但在这个示例中，只有 NPU tflite 模型，我没有看到另一个（CPU tflite 模型）。我想用不同的图像比较预测结果，看看这个问题是否也出现在 NXP 预训练的模型中。 如果您有 CPU tflite 型号（对应 NPU tflite 型号tflm_cifar10_cm33_core0），请与我分享。 我很好奇从 tflite 模型转换为 NPU tflite 模型是否会导致推理结果的差异。 谢谢！ Re: Why results from NPU tflite model and tflite model are different? @mayliu1你好，请问你能帮我解决这个问题吗？ 抱歉，我觉得 NXP 在 i.MX RT 的支持者人数较少，所以有时会错过一些问题。之前我用过 MIMXRT1060 和 N947，响应速度非常快。 Re: Why results from NPU tflite model and tflite model are different? 嗨@nnxxpp ， 预计在模型转换过程之后，输出值会略有不同，这是因为 Neutron Converter 将模型重组为 NeutronGraph 节点以进行 NPU 执行，而不是像在基于 CPU 的 TFLM 上那样按运算符执行原始图。 也就是说，如果输出结果差异过大，导致预测错误类别的情况过多，则需要检查以下事项：运行时使用的 Neutron 转换器版本和 Neutron 库版本，以确保软件匹配；NPU 使用的内存配置；以及检查转换后的节点，以确保整个模型都已正确转换，而不是仅部分转换。 BR， 埃德温。 Re: Why results from NPU tflite model and tflite model are different? 嗨@nnxxpp ， 感谢您分享反馈意见。 您的案件目前由我的同事埃德温负责跟进，他正在积极处理。调查仍在进行中，敬请您耐心等待。埃德温将继续跟进此事，并随时向您通报进展情况。 感谢您的理解。 顺祝商祺！ 5月 Re: Why results from NPU tflite model and tflite model are different? @mayliu1 哦，听到你这么说我非常高兴。非常感谢您的支持。我会等你带来好消息。 Re: Why results from NPU tflite model and tflite model are different? @EdwinHz 非常感谢您的支持。 是的。我知道这是预期之内的，所以在这种情况下，我需要评估板载 NPU tflite（不是 tflite 模型）以了解确切的性能。谢谢。

RDDRONE-BMS772 Development Board I'd like to know more about the RDDRONE-BMS772 board. It includes pins for an external temperature sensor, and a thermistor is also included in the accessories. Can this board be used to measure battery temperature? However, the accessories only list a thermistor, not a temperature sensor. If the board can be used to measure temperature, do I need to buy the temperature sensor separately? And where should the temperature sensor be installed? Re: RDDRONE-BMS772开发板 Hello fan007 Good day! I'd like to know more about the RDDRONE-BMS772 board. It includes pins for an external temperature sensor, and a thermistor is also included in the accessories. Can this board be used to measure battery temperature? However, the accessories only list a thermistor, not a temperature sensor. If the board can be used to measure temperature, do I need to buy the temperature sensor separately? And where should the temperature sensor be installed? In Getting Started with the RDDRONE-BMS772 Reference Design, you can find a chapter that describes everything included in the purchase of this board. Yes, it includes an external thermistor with a cable, which can function as a temperature sensor. However, you can use another sensor that you consider more reliable. The board does have a dedicated port for connecting this sensor. More detailed information about its connection and use can be found in the documentation available on our website. Please review: UM11421, RDDRONE-BMS772 reference design - User guide (you need an account with us to access this document) An optional external temperature sensor can be added onto the RDDRONE-BMS772 board using connector J1. An example of application for this external sensor is used to monitor the cells temperature inside the battery pack. I hope this information has helped you, please let me know if you need help with anything else. Have a great day and best of luck.

8MPLUSLPD4-EVK - 自動電源オン こんにちは、チームのみなさん。 8MPLUSLPD4-EVKは電源供給時に起動(起動)します。 私たちの理解と仮定によれば、搭載をオンにするにはONOFFボタン(SW1)を押す必要があります。 しかし実際には、EVKはONOFFボタン*SW1を押さずにONがオンになります。 この自動電源オンの動作とONOFFボタンの使い方について説明してもらえますか? 私の理解が間違っていたら訂正してください。 🙂 Re: 8MPLUSLPD4-EVK - Autopower ON こんにちは、 @ramkrishさん お元気でお過ごしのことと思います。 実際、その行動は正しい。 SW3の電源を入れると、ボードの電源が入るはずです。 ソフトウェアで基板の電源を切ったら、SW1で再度オン(ONオフ)できます。 よろしくお願いいたします。 サラス。