i.MX 8M Plus (Scarthgap) におけるHDMI EDID 4ブロック読み取りエラー こんにちは、 私はYocto Scarthgap BSP上でi.MX 8M Plusを使用していますが、HDMI EDIDの4ブロック（ブロック0～3）を読み取ろうとしたときに問題が発生しています。 [環境] SoC: i.MX 8M Plus BSP / OS: Yocto Project Scarthgap (カーネルバージョン: lf-6.6.52) [問題の説明] EDIDの4つのブロックすべてを読み取ろうとすると、システムはブロック2（セグメント1）以降の読み取りに失敗します。ブロック0と1（セグメント0）は正常に読み取られますが、その直後の読み取り操作が失敗します。 【根本原因／分析】デバッグの結果、セグメントスイッチコマンドの後に使用されているDDCアドレスに問題があることが判明しました。 ブロック2とブロック3を読み取るには、セグメントスイッチコマンドが正しく実行されます。 セグメントを切り替えた後、ドライバは標準のDDCアドレス0xA0/0xA1 （I2Cアドレス0x50）を使用して実際のEDIDデータを読み取る必要があります。 しかし、ドライバは誤ってアドレス0x60/0x61 （セグメントポインタのアドレス）を使用してデータを読み取ろうとするため、読み取りエラーが発生します。 ドライバが、後続のデータ読み取りシーケンスでセグメントポインタのアドレスを誤って再利用しているようです。 【質問】 これは、i.MX 8M Plus Scarthgap BSP の HDMI/DDC ドライバーにおける既知の問題でしょうか？ このアドレスの不一致を修正するための既存のパッチや回避策はありますか？ 変更が必要な関連ドライバコードに関するご助言やヒントをいただければ大変ありがたいです。 よろしくお願いいたします。 Re: HDMI EDID 4-block read failure on i.MX 8M Plus (Scarthgap) これは既知の問題ですか？ 実質的にはそうです。NXP Communityには、i.MX8MPでブロック1/セグメント0以降のE-EDIDが正しく読み取られないという報告が少なくとも1件あり、その報告では調査のために drivers/gpu/drm/bridge/synopsys/dw-hdmi.c 具体的にユーザーに示しています。 既存の回避策はありますか？ はい。報告されている回避策は、デバイスツリーで ddc-i2c-bus を設定することにより、HDMI内部のDDCエンジンをバイパスし、通常のSoC I2CコントローラをDDCに使用することです。NXPコミュニティのThreadによると、HDMI DDCピンを I2C5 に再多重化し、 ddc-i2c-bus = <&i2c5>; を使用することで、i.MX8MPでのマルチブロックE-EDID読み取りの問題が解決したとのことです。 既に公開されているパッチはありますか？ 検索結果には、貴社の BSP ラインの dw-hdmi における 0x30 / 0x50 スレーブ アドレス処理の問題を具体的に修正する、公開されているアップストリームまたは NXP が公開したパッチは見つかりませんでした。公開されている dw-hdmi.c コードには、この動作を引き起こす可能性のある「最初のI2Cメッセージから取得したスレーブアドレス」ロジックがまだ示されています。   ボードの配線が許せば、最もリスクが低く、既に報告されている回避策は、HDMI DDC を内部の dw-hdmi I2C エンジンから通常の SoC I2C コントローラに移動することです。i.MX8MPでは、報告された解決策が1つあります。 &i2c5 { クロック周波数 = <100000>; pinctrl-names = "default"; pinctrl-0 = <&pinctrl_i2c5>; ステータス = "正常"; };   &hdmi {     ddc-I2Cバス = <&i2c5>; ステータス = "正常"; }; HDMI DDCピンは I2C5_SCL / I2C5_SDA に多重化されます。NXPコミュニティのThreadで、ユーザーがこの変更によってi.MX8MPでのマルチブロックE-EDID読み取りの問題が解決したと報告しました。

Clarification Required on PWM Pin Mapping Approach for S32K312 Hi Team, In our motor control development with the S32K312 100-pin MCU, we are considering the below two PWM output mapping approaches. Method-1 uses eMIOS channels along with LCU-based outputs: PTA0 -  PWMU_HS -  eMIOS_0_CH[17]_Y - LCU0_OUT4 PTA1 -   PWMU_LS -   eMIOS_0_CH[9]_H - LCU0_OUT5 PTA2 -  PWMV_HS -  eMIOS_1_CH[19]_Y - LCU0_OUT3 PTA3 -  PWMV_LS -   eMIOS_1_CH[20]_Y - LCU0_OUT2 PTD2 -  PWMW_HS - eMIOS_1_CH[21]_Y - LCU0_OUT1 PTD3 -  PWMW_LS -  eMIOS_1_CH[22]_X - LCU0_OUT0 Method-2 uses another PWM mapping option: PTB16 -  PWMU_HS -  eMIOS_0_CH[4]_G PTB13 -  PWMU_LS -   eMIOS_0_CH[1]_G  - LCU0_OUT3 PTB17 -  PWMV_HS -  eMIOS_0_CH[5]_G PTB14 -  PWMV_LS -   eMIOS_0_CH[2]_G - LCU0_OUT7 PTB1 -    PWMW_HS - eMIOS_0_CH[7]_G PTB0 -   PWMW_LS -  eMIOS_0_CH[3]_G - LCU1_OUT5 We need some more clarity from the NXP side regarding which PWM mapping approach should be selected and what the practical effects or limitations are for each method. Please advise on the following points: Which method is recommended for motor control applications? What are the advantages and disadvantages of each approach? Are there any considerations related to synchronization, dead-time insertion, ADC triggering, fault handling, or LCU/TRGMUX usage? Are there any software or hardware limitations that we should consider before finalizing the design? Please share your recommendations based on your experience and reference designs. Regards, Shiva Re: Clarification Required on PWM Pin Mapping Approach for S32K312 Hi @VaneB, For the S32K312 100-pin MCU, we are considering the below PWM pin mapping option: Pin Net Name Phase  Side eMIOS Channel LCU Output PTA0    PWMU_HS  -    U High-side   eMIOS_1_CH[6]_H    LCU0_OUT6 PTA1     PWMU_LS   -     U Low-side   eMIOS_1_CH[15]_H    LCU0_OUT11 PTA2    PWMV_HS -    V High-side    eMIOS_1_CH[19]_Y    LCU0_OUT3 PTA3    PWMV_LS  -    V Low-side     eMIOS_1_CH[20]_Y   LCU0_OUT2 PTD2    PWMW_HS -   W High-side   eMIOS_1_CH[21]_Y    LCU0_OUT1 PTD3 PWMW_LS -    W Low-side       eMIOS_1_CH[22]_X   LCU0_OUT0 In this method, all six PWM outputs are mapped through the same eMIOS_1 instance. We believe this may be beneficial for synchronization and motor-control PWM generation. Please confirm if this understanding is correct. Also, please clarify the meaning and impact of the eMIOS channel types H, Y, and X in this configuration. We would like to understand whether these channel types have any major impact on PWM generation, synchronization, dead-time control, ADC triggering, or LCU TRGMUX usage. Please review and guide us on whether this PWM pin mapping is suitable for our motor-control application. Regards, Shiva Re: Clarification Required on PWM Pin Mapping Approach for S32K312 Hi @SHIVAKUMAR55  Method 2 keeps all PWM channels within a single eMIOS instance, which gives you a shared time base and makes it much easier to achieve clean phase alignment and simpler timing overall. On the other hand, Method 1 spreads the channels across multiple eMIOS instances and routes them through the LCU, following a structure similar to the eMIOS → TRGMUX → LCU approach used in the S32K344 3‑phase sensorless PMSM motor control reference design. This setup can be very helpful if you need more flexibility, such as advanced output conditioning, dead-time control, or adding fault-handling features later on. That said, Method 1 does come with a bit more configuration effort and less synchronization because it uses multiple eMIOS instances. In practice, a good approach is to start with Method 2 for its simplicity and solid timing behavior, and only move to an LCU-based solution like Method 1 if your design later requires more advanced control or safety features. For additional guidance, it is recommended to refer to the 3‑phase Sensorless PMSM Motor Control Kit with S32K344 application notes and associated software: S32K344 Brushless Direct Current and Permanent Magnet Synchronous Motor Control Development Kit (MCSPTE1AK344) BR, VaneB

MPX5999Dセンサーの用途の問題 「こんにちは。MPX5999D製品に関するいくつかの問題について質問させてください。」 基準圧力P2はリアルタイムで読み取られるのですか、それとも電源投入時に一度だけ読み取られるのですか？ 基準ポートP2の圧力が大気圧より低い場合、センサは正常に動作しますか？ センサーの内部回路が校正を行う際、大気圧が校正条件として使用されますか？ Re: MPX5999D传感器的应用问题 このセンサを電子圧力コントローラに使用した場合、P2 = 100 kPa のときは電子圧力コントローラは正常に動作しますが、P2 が 100 kPa から 80 kPa に低下すると、電子圧力コントローラの出力流量はゼロに近づき、設定値よりもはるかに低くなります。基準圧力が低いことがセンサの誤作動の原因になっていると推測されます。 Re: MPX5999D传感器的应用问题 こんにちは、ユウウェイさん ご質問への回答は以下のとおりです。 1.このセンサーは、ダイヤフラムの両側に加わる差圧（P1 − P2）を継続的に測定するため、P2における基準圧力は電源投入時だけでなく、リアルタイムで出力に影響を与えます。 2. はい、P1 ≥ P2 であり、規定の圧力制限が守られている限り、P2 が大気圧より低い場合でもデバイスは動作可能です。 3. いいえ、内部回路は基準となる校正条件として大気圧を使用していません。センサの内部校正は工場での工程であり、自律的な実行時ルーチンではありません。 BRs、トーマス 追記：STマイクロエレクトロニクスは、NXPのMEMSセンサ事業の買収を既に完了しています。これらのセンサの製造、サポート、およびドキュメントはすべてST社に完全に移管されました。

llcecan question hi nxp team: Test hardware: s32g274 Software version: bsp38 can setting： ip link set llcecan（0~3） type can \ bitrate 500000 \ sample-point 0.8 \ dbitrate 2000000 \ dsample-point 0.7 \ fd on test case： 1: Vector v1640 can1 can be connected to can0~can3 of s32g, and can2 can be connected to llce_can0~llce_can3 of s32g 2: vector1640 sends can data, and s32g receives can data. 3: Check whether the sent and received data frames are consistent. Test results： 1: Data frames are lost in llce_can0~llce_can3, but not in can0~can3. The reference image is as follows Figure 1: We can see that v1640 can1 sent a total of 1,823,705 frames, and in Figure 2, s32g274 can0~can3 received 1,823,705 frames without any frame loss. We can observe that the total number of frames sent by v1640 can2 is 1,845,947, while the corresponding number of frames received by s32g274 llce_can0~llce_can3 is approximately 1,845,887. There is a loss of 60 frames. When the CPU load is relatively high, the frame loss situation worsens. Is it possible to increase LLCE_CAN_MAX_RX_MB to reduce the cpu load. as the same time, How to solve the frame loss problem? Are there any optimization items? Re: llcecan question Hello, @ZHANGBOWEN  Thanks for your reply. In order for investigating on the issue further, firstly I wish reproducing it on local RDB2. Would you mind clarifying the following: 1. Which version LLCE FW is used in your test? 2. Have you ever tested it with other version BSP? If so, same results? 3. Could the frame loss only occurred when doing benchmark via 8 CAN channels as described? May I know if you had done some pressure test on only LLCE CAN interfaces? Any simplified testing setup existed that could reproduce the issue? 4. What is the test load for the test? What is the throughput value when frame loss are found? What is the average CPU load during the test?  BR Chenyin Re: llcecan question Hi, Thanks for your reply. After I modified LLCE_CAN_MAX_RX_MB to 64 and 128, the CPU load did not decrease or the decrease was not noticeable, making it difficult to observe. And the frame loss phenomenon of llcecan still exists Re: llcecan question Hello, @ZHANGBOWEN  Thanks for your post. From the description shared, seems the frames lost when system load is high. I suggest trying to change the value of LLCE_CAN_MAX_RX_MB in drivers/net/can/llce/llce_can_common.c,  with new value such as 32 or 64, then rebuild the kernel to have another test, to check if there are still issues existed in your test. BR Chenyin

需要澄清 S32K312 的 PWM 引脚映射方法 嗨，团队、 在使用 S32K312 100 引脚 MCU 进行电机控制开发时，我们考虑了以下两种 PWM 输出映射方法。 方法-1 使用 eMIOS 通道和基于 LCU 的输出： PTA0 - PWMU_HS - eMIOS_0_CH[17]_Y - LCU0_OUT4 PTA1 - PWMU_LS - eMIOS_0_CH[9]_H - LCU0_OUT5 PTA2 - PWMV_HS - eMIOS_1_CH[19]_Y - LCU0_OUT3 PTA3 - PWMV_LS - eMIOS_1_CH[20]_Y - LCU0_OUT2 PTD2 - PWMW_HS - eMIOS_1_CH[21]_Y - LCU0_OUT1 PTD3 - PWMW_LS - eMIOS_1_CH[22]_X - LCU0_OUT0 方法 2 使用另一种 PWM 映射选项： PTB16 - PWMU_HS - eMIOS_0_CH[4]_G PTB13 - PWMU_LS - eMIOS_0_CH[1]_G - LCU0_OUT3 PTB17 - PWMV_HS - eMIOS_0_CH[5]_G PTB14 - PWMV_LS - eMIOS_0_CH[2]_G - LCU0_OUT7 PTB1 - PWMW_HS - eMIOS_0_CH[7]_G PTB0 - PWMW_LS - eMIOS_0_CH[3]_G - LCU1_OUT5 我们需要恩智浦方面进一步明确应选择哪种 PWM 映射方法，以及每种方法的实际效果或局限性。 请就以下几点提出建议： 建议在电机控制应用中采用哪种方法？ 每种方法的优缺点是什么？ 是否有任何与同步、死区时间插入、ADC 触发信号、故障处理或 LCU/TRGMUX 使用相关的注意事项？ 在最终确定设计方案之前，我们是否需要考虑软件或硬件方面的限制？ 请根据您的经验和参考设计分享您的建议。 关于 希瓦 Re: Clarification Required on PWM Pin Mapping Approach for S32K312 嗨，@VaneB、 对于 S32K312 100 引脚 MCU，我们考虑采用以下 PWM 引脚映射选项： 引脚网络名称 相位侧 eMIOS 通道 LCU 输出 PTA0 PWMU_HS - U 高压侧 eMIOS_1_CH[6]_H LCU0_OUT6 PTA1 PWMU_LS - U 低压侧 eMIOS_1_CH[15]_H LCU0_OUT11 PTA2 PWMV_HS - V 高压侧 eMIOS_1_CH[19]_Y LCU0_OUT3 PTA3 PWMV_LS - V 低压侧 eMIOS_1_CH[20]_Y LCU0_OUT2 PTD2 PWMW_HS - W 高压侧 eMIOS_1_CH[21]_Y LCU0_OUT1 PTD3 PWMW_LS - W 低压侧 eMIOS_1_CH[22]_X LCU0_OUT0 在这种方法中，所有六个 PWM 输出都通过同一个 eMIOS_1 实例进行映射。我们相信，这可能有利于同步和电机控制 PWM 的生成。 请确认这种理解是否正确。 另外，请说明 eMIOS 通道类型 H、Y 和 X 在此配置中的含义和影响。我们想了解这些通道类型是否会对 PWM 生成、同步、死区时间控制、ADC 触发或 LCU TRGMUX 的使用产生重大影响。 请审查并指导我们该 PWM 引脚映射是否适合我们的电机控制应用。 关于 希瓦 Re: Clarification Required on PWM Pin Mapping Approach for S32K312 你好@SHIVAKUMAR55 方法 2 将所有 PWM 通道保留在单个 eMIOS 实例中，这样就可以共享时基，从而更容易实现干净的相位对齐和更简单的整体定时。 另一方面，方法 1 采用类似于 S32K344 三相无传感器 PMSM 电机控制参考设计中使用的 emiOS → TRGMUX → LCU 方法，将信道分布在多个 emiOS 实例上，并通过 LCU 进行路由。如果您需要更大的灵活性，例如高级输出调节、死区时间控制或稍后添加故障处理功能，这种设置会非常有用。 不过，由于方法 1 使用了多个 eMIOS 实例，因此配置工作会更多一些，同步性也会更差一些。实际上，一个好的方法是从方法 2 开始，因为它简单且定时行为可靠，只有在以后的设计需要更高级的控制或功能安全功能时，才转向基于 LCU 的解决方案，例如方法 1。 如需更多指导，建议参阅包含 S32K344 应用笔记和相关软件的 3 相无传感器 PMSM 电机控制套件： S32K344 无刷直流和永磁同步电机控制开发套件（MCSPTE1AK344） BR、VaneB

S32Z2：Cortex M33：DWT 循环计数器仅在连接调试器时工作 您好， 我正在使用S32Z2系列控制器定制硬件。 我正在尝试使用 ARM Cortex M33 内核上的 DWT 循环计数器来测量 CPU 周期。 我遇到了一个奇怪的问题： 我的 DWT 循环计时器代码只有在调试模式下运行代码（主动调试）时才能工作。当代码自由运行（无调试会话）时，同一段代码不会给出 DWT 周期计数。 启用 DWT 的代码存根： reg_ptr->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk; reg_ptr->DWTLAR = 0xC5ACCE55U; reg_ptr->CYCCNT = 0; reg_ptr->CTRL |= DWT_CTRL_CYCCNTENA_Msk; 我可能做错了什么？ 先行致谢。 此致， Re: S32Z2: Cortex M33: DWT Cycle counter only working when the debugger is connected 你好@alejandro_e DWT 是 Cortex M33 内核的一部分。有关它的信息可从 ARM 技术参考中获取。S32Z2 参考手册 [第 26.2.2 节-参数设置] 中提到 DWT，参考手册的 LLCE 核心部分也提到 DWT 我们能够让它在调试模式下工作。同样的代码在自由运行模式（无调试会话）下无法运行。 根据我的理解，在这两种情况下都应该有效。我想确定恩智浦的 S32Z280 芯片是否限制了 DWT。 Re: S32Z2: Cortex M33: DWT Cycle counter only working when the debugger is connected 你好@pj0585、 我无法在我们的文档中找到任何有关如何使用DWT循环计数器的参考资料。您在哪里找到有关 DWT 寄存器的信息？ 谢谢。 Re: S32Z2: Cortex M33: DWT Cycle counter only working when the debugger is connected 你好@pj0585、 是的，你说得对，第 26.2.2 节-参数设置中提到了这一点，但是没有关于如何使用它的参考，引用，鉴于它是一个核心寄存器，如何使用它的详细信息是内部信息，不与客户共享。而且，尽管Arm文档对此类主题很有用，但要由每个供应商自行决定如何实现寄存器和行为，在本例中为恩智浦。很抱歉，在您要求的具体实施方面，我可能帮不上什么忙。不过，如果您能提供更多关于您想要解决的具体问题的详细信息，我也许能帮您解决另一个问题。 此致问候

S32K344上のTRGMUXを介してLCU出力をeMIOS入力にルーティング こんにちは、皆さん。 私はS32K344上で、リファレンスアーキテクチャ（エンコーダ→TRGMUX→LCU→TRGMUX→eMIOS）に従って、LCU+TRGMUX+eMIOSを用いた直交デコーダの実装に取り組んでいます。-->-->-->--> エンコーダA/B信号はTRGMUXを介してLCUに正しくルーティングされます。 LCUロジックは設定済みで、期待される出力（CW/CCWパルス）を生成しています。 内部的にLCU_OUT信号を観測できます（デバッグで確認済み）。 現在のLCUロジック構成を用いて、回転方向を検出することが可能です。しかし、速度測定に関しては、外部ピンのループバックを使用するのではなく、LCUの出力信号（AOとBO）を使用し、TRGMUXを介して内部的にeMIOSにルーティングしたいと考えています。   しかし、TRGMUX経由でルーティングしているにもかかわらず、eMIOS入力キャプチャを使用してLCU出力信号を測定またはキャプチャすることができません。 S32K344では、LCUからeMIOSへのTRGMUX経由の内部ルーティングは完全にサポートされていますか？ この状況において、どのeMIOSチャネルがTRGMUX入力をサポートしていますか？ 信号伝搬を有効にするために、LCU/TRGMUX/eMIOSで追加の設定が必要ですか？ LCU_OUTxをTRGMUXソースとして使用する際の既知の制限事項や制約はありますか？ IPP入力マッピングとTRGMUXルーティングに関する動作例、設定のヒント、または説明があれば大変助かります。 参考までに、プロジェクトの設定ファイルを添付しました。   よろしくお願いいたします。 Re: LCU output routing to eMIOS input via TRGMUX on S32K344 こんにちは@kapidlitap テストプロジェクトを共有してください。そうすれば私が確認をお手伝いできます。

当 PN7160 设置为 LPCD 模式时，不能使用 2×2 厘米天线从 LPCD 模式激活它。 使用 “NFC 天线工具”，我们为 PN7160 设计了一个 2 cm × 2 cm 的板载天线，Q 系数为 20，目标阻抗为 11 Ω。由于这是一个小型天线，我们根据 "PN7160 常见问题 [AN13892]"启用了 PN7160 的 DPC。 在这种情况下，如果我们不启用 PN7160 的 LPCD 模式，两台 PN7160 设备可以通过 P2P 进行正常通信。但是，如果我们启用 PN7160 的 LPCD 模式，PN7160 将无法从 LPCD 模式唤醒。不过，使用相同的驱动器，我们可以用 2 厘米 × 4 厘米的天线从 LPCD 模式激活它。 来自 2 厘米 × 2 厘米天线的 LPCD TRACE 信息如下： D (6358097) PN7160_I2C：NCI<< 0x6f 0x13 0x04 0x80 0x83 0x80 0x03 D (6358597) PN7160_I2C：NCI<< 0x6f 0x13 0x04 0x80 0x83 0x80 0x03 D (6359107) PN7160_I2C：NCI<< 0x6f 0x13 0x04 0x80 0x83 0x80 0x03 D (6359617) PN7160_I2C：NCI<< 0x6f 0x13 0x04 0x80 0x83 0x80 0x03 有关天线设计参数，请参阅附件。 并将 CORE_SET_CONFIG_CMD 设置为 ： uint8_t NxpNci_CORE_CONF_EXTN[]={0x20, 0x02, 0x6B, 0x05, /* CORE_SET_CONFIG_CMD */ 0xA0, 0x40, 0x01, 0x81、 /* TAG_DETECTOR_CFG */ 0xA0, 0x41, 0x01, 0x10, /* TAG_DETECTOR_THRESHOLD_CFG */ 0xA0, 0x42, 0x01, 0x0F、 /* TAG_DETECTOR_PERIOD_CFG */ 0xA0, 0x43, 0x01, 0x00, /* TAG_DETECTOR_FALLBACK_CNT_CFG */ 0xA0, 0x0B, 0x57, 0xE5, 0x05, 0x90, 0x6E, 0x0F, 0x4E, /* DPC_CONFIG*/ 0x00, 0x40, 0x95, 0xB7, 0xAA, 0x40, 0x9F, 0xA7, 0x99、 0x53, 0x9F, 0x97, 0x99, 0x5D, 0x9F, 0x97, 0x99, 0x5F, 0x9F, 0x97, 0x00, 0x68, 0x9F, 0x07, 0x00, 0x6A, 0x1F, 0x07, 0x00, 0x74, 0x1F, 0x07, 0x00, 0x78, 0x1F, 0x07, 0x00, 0x7F, 0x1F, 0x07, 0x00, 0x81, 0x1F, 0x07, 0x00、 0x8B, 0x1F, 0x04, 0x00, 0x8C, 0x1F, 0x04, 0x00, 0x96, 0x1F, 0x04, 0x00, 0x98, 0x1F, 0x04, 0x00, 0xA1, 0x1F、 0x02、0x00、0xA9、0x1F、0x00、0x00、0xAF、0x1F、0x00、 0x00、0xB8、0x1F、0x00、0x00、0xC2、0x1F、0x00、0x00 }； 这个问题是由天线匹配还是寄存器设置引起的？ Re: When the PN7160 is set to LPCD mode, it cannot be activated from LPCD mode using a 2×2 cm antenn 您好，感谢您对我们的产品感兴趣。 您的设置有一些局限性，我想谈谈。 尽管可以使用 2x2 厘米的天线，但建议尝试使用尺寸稍大的天线。 我还想澄清一点，NFC 论坛不推荐使用 P2P，我们强烈建议使用 HCE 和读/写模式。 启动器的天线尺寸很可能太小，不会导致目标失调。 您是否尝试过用普通的 PICC（如卡片）唤醒 LPCD 读取器？这样做的结果是什么？ 请分享史密斯手推车和原型图，以便进一步审查。 Re: When the PN7160 is set to LPCD mode, it cannot be activated from LPCD mode using a 2×2 cm antenn 您能测量天线的阻抗吗？ 似乎相对较低。 Re: When the PN7160 is set to LPCD mode, it cannot be activated from LPCD mode using a 2×2 cm antenn 非常感谢您的答复，但我现在没有 VNA。如果还是不能解决问题，我就去买一个。您还有其他建议吗？ Re: When the PN7160 is set to LPCD mode, it cannot be activated from LPCD mode using a 2×2 cm antenn 非常感谢您的回复。 目前，我们使用 P2P 是为了兼容性而做出的妥协。我们重新优化了天线形状和 PCB 布局，但问题依然存在。附件中的第一张图片是天线原理图，其中包含使用 "NFC 天线工具 "生成的参数；第二张图片是 PN7160 及其外围电路的原理图；第三和第四张图片显示了 PCB 布局的顶视图和底视图；第五张图片显示了我们输入 NFC 天线工具的参数。 根据 AN13219（PN7160 天线设计和匹配指南）第 23 页，我们将非对称和对称调谐方案的 Q 值、目标阻抗、fEMC 截止频率和 L0 分别设置为 20、13 Ω、22 MHz 和 20、11 Ω、14.6 MHz。但是，在这两种情况下，LPCD TRACE 的通知信息仍然是： D (564760) PN7160_I2C：NCI<< 0x6f 0x13 0x04 0x80 0x83 0x80 0x03。 无论我们用手指还是金属物体靠近天线，测量结果都不会改变。 Re: When the PN7160 is set to LPCD mode, it cannot be activated from LPCD mode using a 2×2 cm antenn 我们还参考了 "PN7160 天线设计与匹配指南"，并使用该程序读取了 AGC 值： 无效 Get_AGC(SemaphoreHandle_t Semaphore_PN7160_IRQ) { uint8_t 获取[] ={0x2F, 0x3D, 0x04, 0x02, 0xC8, 0x60, 0x03}; uint8_t 答案[255]; uint16_t 答案大小; 虽然(1)     { printf("\n");   NxpNci_HostTransceive(Semaphore_PN7160_IRQ, 获取, sizeof(获取), 答案, 大小(答案), &答案大小); 如果((答案[0] != 0x4F) ||(答案[1] != 0x3D) ||(答案[3] != 0x00)) { printf("错误，无法获取参数值\n");      } 不然 { printf("\n"); printf("测量的 AGC 值 (LSB)= %.2Xh", 答案[4]); printf("\n"); printf("测量的 AGC 值 (MSB)= %.2Xh", 答案[5]); printf("\n");      }    } }   不过，我们得到的结果很奇怪，它并没有列在 UM11495 号文件的 TEST_ANTENNA_RSP 返回值列表中。我们读取的值是 0x06： (7600) PN7160_I2C：NCI>> 0x2f 0x3d 0x04 0x02 0xc8 0x60 0x03 D (7600) PN7160_I2C：NCI<< 0x4f 0x3d 0x01 0x06 但 UM11495 只提到四种可能的结果： 0x00: STATUS_OK 0x01: 拒绝执行测试（PN7160 处于错误状态） 0x04: STATUS_TEST_EXEC_FAILED 0x09: STATUS_INVALID_PARAM 其他：RFU

What Microcontroller should i start with as a beginner? I'm 23 and straight out of college. I have a job in engr but I dont feel fulfilled and hope to transition to a diff company within a year. Embedded systems sounds interesting and I wanted to learn more. I'm looking to get started and I see a wide assortment of different Microcontrollers out there. Everyone has their own preferences and personal experiences. I was recommended the Arduino or STM32 to start with. Some people say Arduino since it is relatively easy to start with, rapid prototyping, an abundance of online resources and communities to seek help. But I found out that STM32 is more widely used in industry and is till plentiful in the online resources department. I enjoy modelling and design but lack experience in electronics and embedded systems. I would like to expand my skills and eventually transition to a new career. Some background info on me: My background is in biomedical engr barely any experience with electronics I took an intro course to C++ able to learn and teach myself (lots of motivation and curiosity) USB Re: What Microcontroller should i start with as a beginner? Hi @terinsuke  Given your background and goals, I would recommend starting with the NXP MCX N947 (FRDM-MCXN947 board). This platform is very beginner-friendly while still being aligned with real industry use. It provides: A modern Arm Cortex-M33 core with good performance Rich peripherals (ADC, timers, communication interfaces) for hands-on learning Strong software support through the MCUXpresso SDK and IDE Well-documented examples that help you get started quickly Compared to Arduino, MCXN947 gives you a more realistic embedded development experience, which is important if your goal is to transition into an embedded systems career. At the same time, the FRDM board and SDK make it accessible even for those with limited electronics experience. Hope this will help you. BR Harry

Extetion of s32 Design studio License Hi, One of S32 Design studio developmet tool license is about to expire on 3rd June 2026. How can I get new license or extensio of it. Thanks, TechChakra.

AAOS 14搭載のi.MX8QuadMaxにおけるデュアルディスプレイのイネーブルメント チームの皆さん、こんにちは。 AAOS 14を搭載したi.MX8QuadMaxでマルチディスプレイを有効にする作業を行っており、皆様のご協力が必要です。 現在、私は2台の外部ディスプレイを接続し、以下の組み合わせをテストしました。 CASE i: LVDS0_CH0 + MIPI_DSI0 MIPI_DSI0にAndroid画面が表示される LVDS0_CH0 の画面が真っ暗です CASE ii: LVDS1_CH0 + MIPI_DSI0 MIPI_DSI0にAndroid画面が表示される LVDS1_CH0 には空白の画面が表示されます ケース iii: LVDS0_CH0 + MIPI_DSI1 LVDS0_CH0にAndroid画面が表示されます MIPI_DSI1 画面が真っ暗になる CASE iv: LVDS1_CH0 + MIPI_DSI1 MIPI_DSI1にAndroid画面が表示される LVDS1_CH0 には空白の画面が表示されます 要件： Android画面を同時に表示するには、任意の2つのポート（LVDS0_CH0、LVDS1_CH0、MIPI_DSI0、MIPI_DSI1）が必要です。 さらに、以下の方法でDRMの状態を確認しました。 write /sys/class/drm/card0-HDMI-A-2/status on write /sys/class/drm/card1-HDMI-A-2/status on 出力にはコネクテッドと表示されますが、アクティブなディスプレイは1つだけです。 デュアルディスプレイ出力を有効にするために、どのような設定や変更が必要なのか教えていただけますか？ ありがとうございます。 Re: Dual Display Enablement on i.MX8QuadMax with AAOS 14 こんにちは、 @harshi03さん 使用しているdtbイメージの種類を教えていただけますか？ よろしくお願いします、 志明 Re: Dual Display Enablement on i.MX8QuadMax with AAOS 14 こんにちは、ご返信ありがとうございます。 imx8qmへの書き込みに使用したdtboイメージを示すスクリーンショットを添付しました。 よろしくお願いします。 Re: Dual Display Enablement on i.MX8QuadMax with AAOS 14     こんにちは、 ご返信ありがとうございます。 ご要望にお応えして、i.MX8QMへの書き込みに使用しているDTBOイメージを共有しました。デュアルディスプレイ出力を有効にするために必要な正しい設定手順について教えていただけますでしょうか？ 具体的には、以下の点についてご指導をいただきたいと考えております。 2つのアクティブなディスプレイパイプライン（LVDS/MIPI）を有効にするために必要なデバイスツリー（DTB/DTBO）の変更点 同時出力のためのディスプレイインターフェース（DCSS/LCDIF）の適切なルーティング AAOS 14でマルチディスプレイをサポートするために必要なカーネルまたはDRMの設定 init.rc またはディスプレイサービス構成に追加の変更が必要かどうか 現在、DRM上では両方のディスプレイが「接続済み」と表示されていますが、同時にアクティブになるのは片方のディスプレイのみです。 i.MX8QMでデュアルディスプレイをサポートするリファレンス構成または設定例を共有していただけると大変助かります。 よろしくお願い申し上げます。     Re: Dual Display Enablement on i.MX8QuadMax with AAOS 14 こんにちは、 @harshi03さん The AAOS 14 サポート multi-display, the dts file is imx8qm-mek-car-md.dts  , please modify based on this dts. android-imx_device_fsl/imx8q/mek_8q/BoardConfig.mk (android-14.0.0_2.2.0) · nxp-imx-android/android-imx_device_fsl · GitHub よろしくお願いします、 志明 Re: Dual Display Enablement on i.MX8QuadMax with AAOS 14 こんにちは@Zhiming_Liuさん AAOS 14のソースコードを使用してimx8qmに2つのディスプレイを表示させるには、どのような変更が必要で、どのような手順が必要でしょうか。 ありがとうございます。 Re: Dual Display Enablement on i.MX8QuadMax with AAOS 14 こんにちは、 @harshi03さん AOSPを使用していますか、それともオートモーティブAOSPを使用していますか？ よろしくお願いします、 志明 Re: Dual Display Enablement on i.MX8QuadMax with AAOS 14 こんにちは@Zhiming_Liuさん 添付したimx8qm-mek.dtsファイルをご確認いただき、ディスプレイのマッピングが正しいかどうか、またdtbイメージも添付しましたので、ご確認の上、2つ目のディスプレイに関して変更が必要な場合はご指導ください。できるだけ早くご返信ください。 ありがとうございます。 Re: Dual Display Enablement on i.MX8QuadMax with AAOS 14 こんにちは@Zhiming_Liuさん 私はAutomotive AOSP（i.MX8 quad maxプラットフォーム上のAAOS 14）を使用しています。 ありがとうございます。 Re: Dual Display Enablement on i.MX8QuadMax with AAOS 14 こんにちは@Zhiming_Liuさん ご回答ありがとうございます ご提案いただいたとおり、 imx8qm-mek-car-md.dtsとBoardConfig.mk （android-14.0.0_2.2.0）を確認し、それに応じて設定を更新しました。しかし、 imx8qm-mek-car-md.dtsファイルは既にソースコードに含まれているものと同じようで、具体的にどのような変更が必要なのかが明確ではありません。 これを検証した後でも、依然としてアクティブなディスプレイは1つしか表示されません。マルチディスプレイを有効にするために、DTSまたは構成で具体的にどのような変更が必要になるのか、ご説明いただけますでしょうか？ ありがとうございます。よろしくお願いいたします。 Re: Dual Display Enablement on i.MX8QuadMax with AAOS 14 こんにちは@Zhiming_Liuさん LVDS0_CH0とMIPI_DSI0をボードに接続しました。MIPI_DSI0経由ではプライマリディスプレイが表示されますが、LVDS0_CH0経由ではHDMIディスプレイとして認識されます。 HDMI ディスプレイは DRM、HWC、および SurfaceFlinger によって正しく検出され、 adb shell dumpsys SurfaceFlinger --display-id ではポート 0 とポート 1 の両方のディスプレイが表示されます。logcat に も DisplayDeviceInfo{"HDMI Screen"} と 1920x1080 の解像度が表示されます。しかし、再起動後、 adb shell dumpsys display では mIsEnabled=false の HDMI が表示されます 。config_enableMultiDisplay =true と config_enableDisplayPortInDisplayLayout=true を有効にし 、occupant マッピングを INSTRUMENT_CLUSTER から MAIN に 変更し 、 /vendor/etc/displayconfig/ display_layout_configuration.xml を追加し 、 config_localPrivateDisplayPorts にポート 1 を追加しました。 と の 両方の XML 形式 を試しました が、 LogicalDisplayMapper は 依然としてポート 0 のみを含むレイアウトを適用するため、HDMI ポート 1 はアクティブなレイアウトに追加されません。 2 番目のディスプレイが mIsEnabled=true になる場合もあります が、再起動すると 再び false に戻って しまいます。display_layout_configuration.xml に期待される正しい XML スキーマと、LogicalDisplayMapper/DeviceStateToLayoutMap で HDMI 論理ディスプレイを永続的に有効にするために、追加のフレームワーク オーバーレイ、DTS 構成、または NXP 固有のパッチが必要かどうかを確認 し ていただけますでしょうか？ ありがとうございます。 Re: Dual Display Enablement on i.MX8QuadMax with AAOS 14 こんにちは@Zhiming_Liuさん 現在、私はランチ mek_8q_car-trunk_staging-userdebug を使用しています。 マルチディスプレイのイネーブルメントのために、どのようなランチコマンドを選択すべきか、ご提案いただけますか？ よろしくお願いします。

我的适用于 ARM 的 S32 Design Studio v2018.r1 的许可证已经过期 我的适用于 ARM 的 S32 Design Studio v2018.r1 的许可证已经过期。 不过，我们的产品仅支持 v2018.R1。 我想安装 S32DS，但安装不了。 我该怎么办? Re: My license has already expired for S32 Design Studio for ARM v2018.R1 我的适用于 ARM 的 S32 Design Studio v2018.r1 的许可证已经过期。 不过，我们的产品仅支持 v2018.R1。 我想安装 S32DS，但又安装不了。 我该怎么办? Re: My license has already expired for S32 Design Studio for ARM v2018.R1 您好 我的许可证已经过期，你们能帮我延期吗？ 号码是 134F-DD57-A793-2C1F 谢谢！ Sam Re: My license has already expired for S32 Design Studio for ARM v2018.R1 非常感谢！ 我可以执行 S32DS。 Re: My license has already expired for S32 Design Studio for ARM v2018.R1 你好，一孝 我为 S32 Design Studio v2018.R1 扩展了相同的许可证。 现在问题应该已经解决了。

128バスクロック内でのWDOGの設定に関する説明 リファレンスマニュアルの理解に基づくと、以下の点に関してWDOGの予期せぬ動作が発生しています。 「すべてのウォッチドッグ制御ビット、タイムアウト値、およびウィンドウ値は、一度書き込んだ後 128バスクロック以内にリセットします。これは、書き込みが行われた後、 リセットが発生しない限り変更されない。」 私の最初の解釈では、リセット後最初の128バスクロック以内にWDOGを設定する必要があり、そうしないとUPDATE=0のデフォルト設定が使用されるということです。これにより、WDOGを再度再構成することができなくなります。 しかし、私はそれとは異なる経験をしています。KE1がリセットから復帰すると、バスクロックとコアクロックが同じ周波数で動作するため、WDOGを再構成する際にIARデバッガのCYCLECOUNTERを確認することにしました。そうすれば、リセットからどれだけのバスクロックが経過したかが分かると思ったからです。リセット解除後、144サイクルが経過したことが示された。そこで、関数の開始時に遅延ループをどんどん長くしていき、144サイクルをはるかに超えても再構成が可能かどうかを確認することにしました。 遅延時間がどれほど長くても、WDOGのデフォルトのタイムアウトである8ms以内であれば、WDOGの再構成は正常に完了する。デバッガーが何らかの役割を果たしていないことを確認するため、デバッガーを使用した場合と使用しない場合の両方でこの動作を観察しました。オシロスコープを使ってリセット信号をストロボ照射することで、タイミングを確認することもできました。 つまり、リファレンスマニュアルを読んだ限りでは、リセット状態から復帰した後はWDOGを再構成できるということだ。そして、WDOGへの最初の書き込みを実行すると、残りのレジスタフィールドを再構成するために128個のバスクロックが利用可能になります。 例えば、リセットから1000バスクロック待ってからWDOG_CSレジスタを設定するとします。WDOG_CSを設定してWDOG_TOVALを設定した後、128個のバスクロックを取得します。TOVALが設定されると、新しい設定が有効になります。 これはリファレンス・マニュアルの正しい解釈でしょうか？それとも、リセット後に128個のバスクロックが取得される、あるいはデフォルト設定が有効になるという私の以前の解釈が正しいのでしょうか？ Re: Configure WDOG within 128 Bus Clocks Clarification こんにちは、 @sean_dvorscak さん、 投稿ありがとうございます。 KE1xFP100M168SF0RM の「 30.4.3.2.1 ウォッチドッグのロック解除」および「 30.5.2 ウォッチドッグの設定」のセクションを参照してください。 正しい解釈は以下のとおりと思われる。 リセット後、WDOGは有効化され、リセット時のデフォルト設定で動作します。 WDOG構成レジスタは、初期構成シーケンスのために引き続き利用可能です。 監視犬が ロック解除済み 残りの構成レジスタは、 バス用時計128個 。 UPDATE=0の場合、初期設定が完了した後は、次のリセットまでWDOGの設定を再度変更することはできません。 UPDATE=1の場合、WDOGは後でロック解除して再構成することができ、ロック解除のたびに同じ128バスクロックウィンドウが適用されます。 この解釈はあなたの測定結果と一致しています。リセットから128バスクロック以上経過した場合でも、デフォルトのウォッチドッグタイムアウトが期限切れになる前に再構成が行われれば、WDOGは正常に再構成される可能性があります。 つまり、128バスクロックの設定ウィンドウは、リセット解除からの経過時間だけでなく、ロック解除シーケンスにも関連付けられている。 新しい設定が完了しない場合、WDOGはリセットされたデフォルト設定で動作を継続します。 お役に立てば幸いです。 BR セレステ ------------------------------------------------------------------------------------------------------------------------ 注：この投稿があなたの質問への回答になっている場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ ------------------------------------------------------------------------------------------------------------------------ Re: Configure WDOG within 128 Bus Clocks Clarification ウォッチドッグ設定を更新するには、特定のコマンドシーケンスに従う必要があります。128バスクロックがどこから来たのかはわかりませんが、例えばK80サブファミリリファレンス・マニュアル、改訂版4、2015年9月を参照してください。 ウォッチドッグ制御レジスタのALLOW_UPDATEが設定されている限り、一度だけ書き込み可能な制御レジスタと構成レジスタのロックを解除して変更できます。 1. 20バスクロックサイクル以内に、特定のロック解除レジスタ（WDOG_UNLOCK）に0xC520に続いて0xD928を書き込みます。 2. バスのクロックサイクルを1回待つ。ロック解除シーケンスの書き込み直後のバスクロックサイクルでは、レジスタを更新することはできません。 3.ウォッチドッグ構成時間（WCT）と同じ長さの更新ウィンドウが開きます。このウィンドウ内で、設定レジスタと制御レジスタのビットを更新できます。 これらのレジスタビットは、ロック解除後に一度だけ変更できます。更新ウィンドウ内に構成レジスタと制御レジスタのいずれも更新されない場合、ウォッチドッグはシステムにリセット、つまり割り込み後にリセットを発行します。初回ロック解除後にWCT内のウォッチドッグを再度ロック解除しようとしても効果はありません。 Re: Configure WDOG within 128 Bus Clocks Clarification ご説明いただきありがとうございます。 WDOGを設定するために、リセットされていないバスクロックが128個以上あることが分かって安心しました。 もしKE1xFP100M168SF0RMの新しい改訂版が作られるなら、「...128バスクロック以内」という部分を削除することを提案したいと思います。セクション30.4.3.1の最初の文から。 この提案は馬鹿げているかもしれませんが、リセットからWDOGを設定するために利用できるバスクロックは128個しかないという誤った情報がオンラインで見つかったため、あえて提案しました。残念ながら、Google AIの概要にも同じ誤情報が繰り返されてしまう（…FUTUREって素晴らしいよね）。 🙂 )だからこそ、私自身がここでこの質問をせざるを得なかったのです。

S32バージョン3.4のアクティベーションができません こんにちは、 私は数年前にS32デザインスタジオのバージョン3.4をインストールしました。新しいコンピューターに切り替えた後、再度インストールしようとしています。しかし、以前使用していたライセンスを使ってソフトウェアをアクティベートしようとすると、エラーが発生しました。このトラブルシューティング手順2（ https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/Troubleshooting-Activation-fails-with-error-message-FNP-ERROR-0/ta-p/1123259）を使用してください。新しいエラーが発生しました。アクティベーションハンドルの作成中にエラーが発生しました、と表示されます。(FNP エラー 50003、71000、10103) が発生し、コマンド プロンプトに「ライセンス サービスが古すぎます」と表示されます。 このエラーを解消するにはどうすればいいですか？ Re: Unable to activation S32 version 3.4 こんにちは。ライセンスキーのタブにあるキーは、私が上記で挙げたエラーを引き起こしているキーと同じです。他に試すべきことはありますか？ Re: Unable to activation S32 version 3.4 こんにちは、 @tmquanten さん。 お問い合わせいただきありがとうございます。ご質問の件ですが、FlexNetからインストーラーをダウンロードすると、 「ライセンスキー」タブで新しいライセンスキーを取得できるはずです。 以下のような画面が表示されるはずです。 新しいライセンス番号が表示されているか、またその番号が使用できるかどうかをご確認ください。 ありがとうございます。 Re: Unable to activation S32 version 3.4 こんにちは、 @tmquanten さん。 情報ありがとうございます。この件については、別のチームにエスカレーションする必要があります。数日中に、より詳細な情報が記載されたフィードバックが届くはずです。 敬具。

When the PN7160 is set to LPCD mode, it cannot be activated from LPCD mode using a 2×2 cm antenna Using the “NFC Antenna Tool,” we designed a 2 cm × 2 cm on-board antenna for the PN7160 with a Q-factor of 20 and a target impedance of 11 Ω. Since this is a small antenna, we enabled the PN7160's DPC in accordance with the “PN7160 Frequently Asked Questions [AN13892].” Under these conditions, if we do not enable the PN7160’s LPCD mode, the two PN7160 devices can communicate normally via P2P. However, if we enable the PN7160’s LPCD mode, the PN7160 will be unable to wake up from LPCD mode. Using the same driver, however, we can activate it from LPCD mode with a 2cm × 4cm antenna. The LPCD TRACE messages from 2 cm × 2 cm antenna are: D (6358097) PN7160_I2C: NCI << 0x6f 0x13 0x04 0x80 0x83 0x80 0x03 D (6358597) PN7160_I2C: NCI << 0x6f 0x13 0x04 0x80 0x83 0x80 0x03 D (6359107) PN7160_I2C: NCI << 0x6f 0x13 0x04 0x80 0x83 0x80 0x03 D (6359617) PN7160_I2C: NCI << 0x6f 0x13 0x04 0x80 0x83 0x80 0x03 Please refer to the attachment for the antenna design parameters. And the CORE_SET_CONFIG_CMD is set to : uint8_t NxpNci_CORE_CONF_EXTN[]={0x20, 0x02, 0x6B, 0x05, /* CORE_SET_CONFIG_CMD */ 0xA0, 0x40, 0x01, 0x81,    /* TAG_DETECTOR_CFG */ 0xA0, 0x41, 0x01, 0x10,     /* TAG_DETECTOR_THRESHOLD_CFG */ 0xA0, 0x42, 0x01, 0x0F,   /* TAG_DETECTOR_PERIOD_CFG */ 0xA0, 0x43, 0x01, 0x00,   /* TAG_DETECTOR_FALLBACK_CNT_CFG */ 0xA0, 0x0B, 0x57, 0xE5, 0x05, 0x90, 0x6E, 0x0F, 0x4E, /* DPC_CONFIG*/ 0x00, 0x40, 0x95, 0xB7, 0xAA, 0x40, 0x9F, 0xA7, 0x99, 0x53, 0x9F, 0x97, 0x99, 0x5D, 0x9F, 0x97, 0x99, 0x5F, 0x9F, 0x97, 0x00, 0x68, 0x9F, 0x07, 0x00, 0x6A, 0x1F, 0x07, 0x00, 0x74, 0x1F, 0x07, 0x00, 0x78, 0x1F, 0x07, 0x00, 0x7F, 0x1F, 0x07, 0x00, 0x81, 0x1F, 0x07, 0x00, 0x8B, 0x1F, 0x04, 0x00, 0x8C, 0x1F, 0x04, 0x00, 0x96, 0x1F, 0x04, 0x00, 0x98, 0x1F, 0x04, 0x00, 0xA1, 0x1F, 0x02, 0x00, 0xA9, 0x1F, 0x00, 0x00, 0xAF, 0x1F, 0x00, 0x00, 0xB8, 0x1F, 0x00, 0x00, 0xC2, 0x1F, 0x00, 0x00 }; Is this issue caused by antenna matching or by the register settings? Re: When the PN7160 is set to LPCD mode, it cannot be activated from LPCD mode using a 2×2 cm antenn Hello, thank you for your interest in our products. There are some limitations with your setup that I would like to address. Even though the 2x2cm antenna can be implemented is recommended to attempt using a slightly bigger antenna size. I would also like to clarify that P2P isn't recommended by NFC Forum, we highly recommend using HCE and Read/Write Mode instead. It is very possible that the antenna size of the initiator could be too small to cause a detuning of the target. Have you attempted waking up the Reader from LPCD with a regular PICC like a card? What is the result of this? Please share the Smith cart and schematics of your prototype for further review. Re: When the PN7160 is set to LPCD mode, it cannot be activated from LPCD mode using a 2×2 cm antenn Have you been able to measure the impedance of your antenna? It seems to be relatively low. Re: When the PN7160 is set to LPCD mode, it cannot be activated from LPCD mode using a 2×2 cm antenn Thank you very much for your reply, but I don’t have a VNA at the moment. If I still can’t resolve the issue, I’ll go ahead and buy one. Do you have any other suggestions? Re: When the PN7160 is set to LPCD mode, it cannot be activated from LPCD mode using a 2×2 cm antenn Thank you very much for your response. At present, our use of P2P is a compromise made for compatibility. We have re-optimized the antenna shape and PCB layout, but the issue persists. The first image in the attachment is the antenna schematic, with parameters generated using the ‘NFC Antenna Tool’; the second is the schematic for the PN7160 and its peripheral circuitry; the third and fourth images show the top and bottom views of the PCB layout; and the fifth image shows the parameters we entered into the NFC Antenna Tool. For both asymmetric and symmetric tuning scenarios, we set Q, target impedance, fEMC cutoff, and L0 to 20, 13 Ω, 22 MHz, and 20, 11 Ω, 14.6 MHz, respectively, in accordance with page 23 of AN13219 (PN7160 Antenna Design and Matching Guide). However, in both cases, the notification message from LPCD TRACE remains: D (564760) PN7160_I2C: NCI << 0x6f 0x13 0x04 0x80 0x83 0x80 0x03. Whether we use our fingers or a metal object to get close to the antenna, the measurement remains unchanged. Re: When the PN7160 is set to LPCD mode, it cannot be activated from LPCD mode using a 2×2 cm antenn We also referred to the “PN7160 Antenna Design and Matching Guide” and used the program to read the AGC value: void Get_AGC (SemaphoreHandle_t Semaphore_PN7160_IRQ) {     uint8_t get[] = {0x2F, 0x3D, 0x04, 0x02, 0xC8, 0x60, 0x03};     uint8_t Answer[255];     uint16_t AnswerSize;     while (1)     {         printf("\n");           NxpNci_HostTransceive(Semaphore_PN7160_IRQ, get, sizeof(get), Answer, sizeof(Answer), &AnswerSize);         if ((Answer[0] != 0x4F) || (Answer[1] != 0x3D) || (Answer[3] != 0x00))         {             printf("Error, cannot get parameter value\n");         }         else         {             printf("\n");             printf("Measured AGC Value (LSB)= %.2Xh" , Answer[4]);             printf("\n");             printf("Measured AGC Value (MSB)= %.2Xh", Answer[5]);             printf("\n");                       }     } }   However, the result we obtained was strange; it is not listed in the TEST_ANTENNA_RSP return value list in document UM11495. The value we read is 0x06: (7600) PN7160_I2C: NCI >> 0x2f 0x3d 0x04 0x02 0xc8 0x60 0x03 D (7600) PN7160_I2C: NCI << 0x4f 0x3d 0x01 0x06 However, UM11495 only mentions four possible results： 0x00: STATUS_OK 0x01: Test execution rejected (PN7160 in wrong state) 0x04: STATUS_TEST_EXEC_FAILED 0x09: STATUS_INVALID_PARAM Others: RFU

S32Z2: Cortex M33: DWT Cycle counter only working when the debugger is connected Hi, I am working on a custom hardware with S32Z2  series controller. I am trying to use the DWT cycle counter on the ARM Cortex M33 core for measuring CPU cycles. I am facing a strange issue: My DWT cycle timer code only works when I am running the code in debug mode (actively debugging). The same piece of code does not give DWT cycle counts when the code is freely running (NO debug session). The stub of code for enabling DWT: reg_ptr->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk; reg_ptr->DWTLAR = 0xC5ACCE55U; reg_ptr->CYCCNT = 0; reg_ptr->CTRL |= DWT_CTRL_CYCCNTENA_Msk; Any pointers on what I may be doing wrong ? Thanks in advance. regards, Re: S32Z2: Cortex M33: DWT Cycle counter only working when the debugger is connected Hi @alejandro_e  DWT is part of the Cortex M33 core. Information about it is accessible from ARM Technical reference. DWT is mentioned in the S32Z2  Reference Manual [Section: 26.2.2 - Parameter Settings] and DWT is also mentioned in the LLCE core section of the reference manua We were able to make it work in the debug mode. The same code does not work in free running mode (without the debug session). As per my understanding it should work in both the cases. I want to make sure if NXP's S32Z280 silicon has limited the DWT is anyway. Re: S32Z2: Cortex M33: DWT Cycle counter only working when the debugger is connected Hello @pj0585, I was not able to find any reference in our documentation on how to use the DWT cycle counter. Where did you find the information on the DWT registers? Thanks. Re: S32Z2: Cortex M33: DWT Cycle counter only working when the debugger is connected Hello @pj0585, Yes, you are correct, it is mentioned in section Section: 26.2.2 - Parameter Settings, but there is no reference on how to use it, and given that it is a core register, the details on how to use it are internal information not shared with customers. And, although the ARMs documentation is useful for this kind of topics, it is up to each vendor to implement the registers and behaviors as they see fit, in this case us, NXP. I apologize but I might not be able to help you much with the exact implementation you are requesting. However, if you share more details about the exact issue you want to overcome I might be able to help you with another implementation. Regards.

在 128 个总线时钟内配置 WDOG 说明 根据我对参考手册中以下内容的理解，我遇到了意外的 WDOG 行为： " 在 128 个总线时钟内 重置后，所有监视程序控制位、超时值和窗口值都只写入一次。这意味着，写入完成后，除非进行RESET ，否则无法对其进行更改。" 我对此的初步解释是，你必须在 RESET 后的前 128 个总线时钟内配置 WDOG，否则它将使用 UPDATE=0 的默认配置。这将防止您再次重新配置 WDOG。 然而，我却遇到了不同的情况。由于退出 RESET 的 KE1 以相同的频率运行总线和内核时钟，因此我决定在重新配置 WDOG 时查看 IAR 调试器中的 CYCLECOUNTER，因为我认为它能告诉我自 RESET 以来还经过了多少总线时钟。它显示自RESET释放以来已经过去了144个周期。于是，我开始在函数的起始位置添加越来越长的延迟循环，看看它是否还能让我在 144 个循环之后继续重新配置。 无论延迟时间有多长，只要低于 WDOG 默认的 8 毫秒超时时间，就能成功重新配置 WDOG。我在使用调试器和不使用调试器的情况下都观察到了这种行为，以确保调试器没有起到任何作用。我还能够通过使用Oscope闪烁RESET来确认计时。 因此，现在我对参考手册的理解是，RESET后，您可以重新配置 WDOG。而且，一旦您对 WDOG 执行了第一次写入，您将获得 128 个总线时钟来重新配置剩余的寄存器字段。 例如，假设我在重置时等待 1000 个总线时钟，然后配置 WDOG_CS 寄存器。在配置 WDOG_CS 来配置 WDOG_TOVAL 之后，我得到了 128 个总线时钟。TOVAL 配置完成后，新配置即生效。 这是对参考手册的正确解释吗？或者我之前的解释是否正确，你在 RESET 时获得 128 个总线时钟，或者默认配置生效？ Re: Configure WDOG within 128 Bus Clocks Clarification 你好@sean_dvorscak、 谢谢你的帖子。 请参阅"第 30.4.3.2.1 节 解锁看门狗" 和第30 .5.2 节 配置看门狗 在KE1xFP100M168SF0RM 中。 "30.5.2 在 KE1xFP100M168SF0RM 中配置看门狗" 。 正确的解释似乎如下： 重置后，WDOG 处于启用状态，并使用其重置默认设置运行。 WDOG 配置寄存器仍可用于初始配置序列。 监视程序解锁后，其余配置寄存器必须在 128 个总线时钟内写入。 如果 UPDATE=0，则在该初始配置完成后，在下次 RESET 之前，无法再次更改 WDOG 配置。 如果 UPDATE=1，则可以解锁并稍后重新配置 WDOG，每次解锁后将应用相同的 128 总线时钟窗口。 这种解释与您的测量结果一致：即使自RESET以来经过了超过 128 个总线时钟，WDOG 仍可以成功重新配置，前提是这种情况发生在默认监视程序超时到期之前。 换句话说，128 总线时钟配置窗口与解锁顺序相关，而不仅仅是自RESET释放以来经过的时间。 如果未完成任何新配置，WDOG 将继续使用其重置默认设置运行。 希望对您有所帮助。 BR 西莱斯特 ------------------------------------------------------------------------------------------------------------------------ 注：如果本帖回答了您的问题，请点击"ACCEPT AS SOLUTION" 按钮。Thank you! ------------------------------------------------------------------------------------------------------------------------ Re: Configure WDOG within 128 Bus Clocks Clarification 更新看门狗设置需要遵循一定的命令顺序。我不知道 128 个总线时钟来自哪里，但以 K80 子系列参考手册，2015 年 9 月 4 日修订版为例： 只要在监视程序控制寄存器中设置了 ALLOW_UPDATE，您就可以解锁和修改一次只写控制和配置寄存器： 1. 在 20 个总线时钟周期内将 0xC520 然后写入 0xD928 到特定的解锁寄存器 (WDOG_UNLOCK)。 2。等待一个总线时钟周期。在写入解锁序列之后，您无法在总线时钟周期内立即更新寄存器。 3.打开一个与看门狗配置时间（WCT）等长的更新窗口。在该窗口中，您可以更新配置和控制寄存器位。 这些寄存器位在解锁后只能修改一次。如果在更新窗口内没有更新任何配置和控制寄存器，监视程序会向系统发出RESET，即中断然后RESET。初始解锁后，尝试在 WCT 内解锁看门狗不会有任何效果。 Re: Configure WDOG within 128 Bus Clocks Clarification 谢谢你的澄清。 很高兴得知我有超过 128 个总线时钟脱离 RESET，无法配置 WDOG。 如果他们对 ke1xfp100m168sf0rm 进行了新的修订，我想建议在 128 个总线时钟内删除 "..."自第 30.4.3.1 节第一句。 感谢这个建议可能很愚蠢，但我之所以这样做，只是因为我在网上发现了一些错误信息，引用了这个措辞，暗示你只有 128 个总线时钟来配置 WDOG 而不 RESET。不幸的是，它还会让谷歌人工智能概述重复同样的错误信息（......不得不爱未来）。 🙂 ).因此，我不得不在这里亲自提问。

LCU 输出通过 S32K344 上的 TRGMUX 路由到 eMIOS 输入 大家好， 我正在研究 S32K344，使用LCU + TRGMUX + EMIOS实现正交解码器，遵循参考架构（编码器--> TRGMUX--> LCU--> TRGMUX--> EMIOS）。 编码器 A/B 信号通过 TRGMUX 正确路由至 LCU LCU 逻辑已配置并生成预期输出（CW/CCW 脉冲） 我可以观察到 内部的 LCU_OUT 信号(通过调试验证） 使用当前的 LCU 逻辑配置，我可以检测到旋转方向。不过，为了进行速度测量，我想使用 LCU 输出信号（AO 和 BO），并通过 TRGMUX 将其内部路由到 eMIOS，而不是使用外部引脚环回。   但是我无法使用emiOS输入捕获来测量或捕获LCU输出信号，即使我通过TRGMUX进行路由。 S32K344 是否完全支持 LCU → eMIOS 通过 TRGMUX 的内部路由？ 在这种情况下，哪些 eMIOS 通道支持 TRGMUX 输入？ 是否需要在 LCU/TRGMUX/eMIOS 中进行额外配置以启用信号传播？ 将 LCU_OUTx 用作 TRGMUX 信号源是否有已知的限制或约束？ 任何有关 IPP 输入映射和 TRGMUX 路由的工作示例、配置提示或说明都将非常有用。 我附上了我的项目配置以供参考。   先行致谢。 Re: LCU output routing to eMIOS input via TRGMUX on S32K344 你好@kapidlitap 请分享您的测试项目，以便我帮您检查、

无法激活 S32 3.4 版 你好 几年前，我安装了 S32 design studio 3.4 版。换了新电脑后，我想重新安装。但是，当我尝试使用以前的许可证激活软件时，却出现了错误。使用此故障排除步骤 2，https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/Troubleshooting-Activation-fails-with-error-message-FNP-ERROR-0/ta-p/1123259、 现在我又遇到了新的错误。显示 "创建激活句柄出错"。(FNP 错误 50003、71000、10103），命令提示符显示"许可服务已过期。" 我怎样才能摆脱这个错误？ Re: Unable to activation S32 version 3.4 你好，许可证密钥选项卡中的密钥与生成我上面列出的错误的密钥相同。我还应该尝试什么？ Re: Unable to activation S32 version 3.4 你好，@tmquanten、 感谢您联系我们。关于你的问题，当你从 FlexNet 下载安装程序时，你应该能够在 “许可证密钥” 选项卡中获得新的许可证密钥： 您应该会看到与此类似的内容： 请检查您是否看到了新的许可证编号，以及您是否可以使用该编号。 谢谢。 Re: Unable to activation S32 version 3.4 你好，@tmquanten、 感谢您提供的信息，我需要将此问题提交给另一个团队。在接下来的几天里，您应该会收到反馈，了解更多详情。 此致敬礼

初学者应从哪种微控制器开始？ 我今年 23 岁，刚从大学毕业。我有一份工程方面的工作，但我觉得没有成就感，希望在一年内换一家公司。嵌入式系统听起来很有趣，我想了解更多。我想入门，但看到市场上有各种各样的微控制器。每个人都有自己的喜好和个人经历。有人建议我从 Arduino 或 STM32 开始。有人说 Arduino 比较容易上手，可以快速制作原型，有丰富的在线资源和社区可以寻求帮助。但我发现，STM32 在工业领域的应用更为广泛，而且在线资源也非常丰富。 我喜欢建模和设计，但缺乏电子和嵌入式系统方面的经验。我希望扩展自己的技能，并最终过渡到新的职业。 我的一些背景资料 我的专业背景是生物医学工程。 几乎不懂电子产品 我参加了 C++ 入门课程 能够自学和自教（动力和好奇心旺盛） USB Re: What Microcontroller should i start with as a beginner? 你好@terinsuke 考虑到你的背景和目标，我建议从恩智浦的MCX N947（FRDM-MCXN947 主板）开始。 该平台非常适合初学者使用，同时也符合实际行业用途。它规定 性能良好的现代 Arm Cortex-M33 内核 丰富的外设（模数转换器、定时器、通信接口），便于动手学习 通过MCUXpresso SDK 和集成开发环境提供强大的软件支持 有据可查的示例可帮助您快速上手 与 Arduino 相比，MCXN947 能为您提供更真实的嵌入式开发体验，这对于以嵌入式系统为职业的您来说非常重要。同时，FRDM 板和 SDK 使电子经验有限的人也可以使用它。 希望能帮到你。 BR 哈利