Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
U4N: FH6で最も大変な作業をスキップする方法 Forza Horizon 6がついに登場し、Playground Gamesはファンが長年待ち望んでいたもの、つまり巨大で美しく、ネオンに彩られた日本の再現を実現した。河津七達ループをドリフト走行したり、東京の超高密度な市街地を疾走したりと、この地図は車好きにとって夢のような場所だ。 しかし、落とし穴がある。今年は、開発者たちは前作のサンドボックス型の進行システムをただコピー&ペーストしただけではなかった。彼らは厳格な、昔ながらの昇進制度を復活させた。もはやスーパースターのフェスティバル主催者としてスタートするのではなく、文字通りの観光客としてスタートするのだ。レジェンドアイランドのようなエンドゲームエリアをアンロックしたり、S2クラスのハイパーカーのハンドルを握ったりするには、予選イベントを勝ち抜き、リストバンドを次々と獲得していく必要があります。 純粋主義者にとっては、歓迎すべき挑戦だ。私たちのように、1997年式のニッサン・シルビアをカスタマイズして完璧にチューニングし、カーミーティングで友達とドライブを楽しみたいだけの人間にとって、その道のりはまさに壁だ。 Forza Horizon 6で最も難しい作業の計算方法と、プレイヤーがそれを回避するために選択している方法について詳しく説明します。 水平線グラインドの冷徹な数学 プレイヤーが代替手段を探している理由を理解するには、数字を見ればよい。Forza Horizon 6は、発売時点で550台以上の実在する車を収録しているという、非常に大規模なラインナップを誇ります。伝説的なJDM(日本国内市場向けモデル)の名車や高級なエキゾチックカーでいっぱいのガレージが欲しいですか?数千万クレジット(CR)が必要になります。 Playground Gamesは日本中に200体の隠しマスコットを配置しており、それぞれを破壊すると5,000CRを獲得できます。全て見つけることができれば、1,000,000 CR の報酬になります。素晴らしいと思いませんか?しかし、フェラーリJ50のような最高級車1台があれば、そのバランスをあっという間に崩してしまうことも容易だ。 そして、時間的な投資も問題となる。 平均的なレース:難易度倍率とアシストによって異なりますが、およそ10,000~15,000 CRを獲得できます。 計算してみると、200万クレジットのハイエンドハイパーカーを購入するには、およそ130~200レースを完走する必要がある。 時間:1レースあたり平均4分(ロード画面やメニュー画面を含む)とすると、1台の車だけで9時間から13時間もの連続した反復レースをこなさなければならないことになる。 しかも、これにはパフォーマンスパーツや外装用ボディキットの費用、コレクションを展示するためのバレーエステートのような高級プレイヤーハウスの購入費用は含まれていません。もしあなたがフルタイムの仕事や学校に通っているなら、ゲームの最高の部分を体験するためだけにForzaを第二の仕事のようにするのは魅力的ではないでしょう。 ボトルネックを回避する この急な導入段階のため、コミュニティの大部分は、面倒な導入段階を金銭で済ませることを選択している。プレイヤーは、ゲームが「楽しめるようになる」まで50時間も低速なCクラスのハッチバック車の中で待つ代わりに、サードパーティのサービスを利用してすぐに地位を確立している。 予算を気にせずに、すぐにゲーム終盤の峠バトルに挑戦したり、新しいマルチプレイヤーツール「CoLab」でオリジナルのコースをフルに構築したい場合は、信頼できるプラットフォームを利用するのが最も手っ取り早い方法です。例えば、U4Nのような安全なマーケットプレイスを利用すれば、プレイヤーは経済的な苦労を完全に回避できます。Forza Horizon 6のMODやロード済みのアカウントを簡単に購入することで、550種類以上の車種を即座にアンロックしたり、数億クレジットを貯め込んだり、面倒な作業を繰り返すことなく最大限のリストバンドを入手したりできます。 安全に関する注意:もし面倒な作業を省くことに決めた場合は、必ず信頼できるプラットフォームを利用し、XboxやSteamアカウントを標準的な自動不正防止システムから保護するための安全な配信方法を使用してください。 スキップすべきでしょうか? 近道を選ぶべきかどうかは、あなたがどのようなタイプのプレイヤーであるかによって全く異なります。 成長を愛する人:ゼロから始めて、14個の納屋で見つかるものをすべて探し出し、9台の隠された宝車を見つけ出し、ゆっくりとホライゾン・インビテーショナルの頂点を目指すことを心から楽しむなら、時間をかけてください。このキャンペーンはよく練られている。 サンドボックスカスタマイザー:チューニング、カラーリングデザイン、クルーと一緒に富士山をドリフトで駆け下りること、カスタムEventLabマップで物理エンジンの限界を試すことが主な楽しみであるなら、リストバンド進行システムは、実際にお金を払ったゲームからあなたを遠ざける単なる時間制限です。 Forza Horizon 6は間違いなく今世代最高のレースゲームと言えるだろうが、膨大な自由時間を要求する。経済の仕組みを理解することで、クレジットを一つ一つ手動で稼ぐか、それともすぐにゲーム終盤へ進むか、どちらを選ぶかを判断できるようになります。
View full article
U4N: How to Skip the Hardest Grind in FH6 Forza Horizon 6 is finally here, and Playground Games has delivered what fans have been begging for years: a massive, gorgeous, neon-soaked recreation of Japan. From drifting down the Kawazu-Nanadaru Loop to tearing through the ultra-dense streets of Tokyo City, the map is a car enthusiast’s dream. But there’s a catch. This year, the developers didn’t just copy-paste the sandbox progression from the previous games. They reintroduced a strict, old-school progression structure. You don't start as the superstar festival boss anymore; you start as a literal tourist. To unlock the endgame areas like Legend Island or get behind the wheel of S2-class hypercars, you have to grind your way through qualifying events and earn successive Wristbands. For purists, it’s a welcome challenge. For the rest of us who just want to customize a 1997 Nissan Silvia, tune it to perfection, and cruise with friends at a Car Meet, the progression is an absolute wall. Here is exactly how the math breaks down on the hardest grind in Forza Horizon 6, and how players are choosing to bypass it. The Cold Hard Math of the Horizon Grind To understand why players are looking for alternatives, you just have to look at the numbers. Forza Horizon 6 boasts a massive roster of over 550 real-world cars at launch. Want a garage full of legendary JDM icons and high-end exotics? You’ll need tens of millions of Credits (CR). Playground Games has tucked 200 hidden mascots across Japan, each giving you 5,000 CR when you smash them. If you manage to find every single one, that’s a clean 1,000,000 CR. Sounds great, right? Except a single top-tier car like the Ferrari J50 can easily wipe out that entire balance in one click. Then there’s the time investment: The Average Race: Yields roughly 10,000 to 15,000 CR depending on your difficulty multipliers and assists. The Math: To buy a high-end 2,000,000 CR hypercar, you need to complete roughly 130 to 200 races. The Time: At an average of 4 minutes per race (including load screens and menus), that is 9 to 13 hours of continuous, repetitive racing just for one car. And that doesn't even account for the cost of performance parts, cosmetic body kits, or buying premium player houses like the Valley Estate to showcase your collection. If you have a full-time job or school, turning Forza into a second shifting job just to experience the best parts of the game isn't appealing. Skipping the Bottleneck Because of this steep curve, a huge portion of the community is choosing to buy their way past the tedious introductory phases. Instead of spending 50 hours sitting in slow C-class hatchbacks waiting for the game to "let them have fun," players are using third-party services to get established instantly. If you want to jump straight into late-game Touge battles or fully build out custom tracks in the new multiplayer CoLab tool without worrying about your budget, relying on trusted platforms is the most straightforward shortcut. For example, safe marketplaces like U4N allow players to bypass the economy grind entirely; you can easily buy forza horizon 6 mods or loaded accounts to instantly unlock the 550+ car roster, stack up hundreds of millions of credits, and get maximum wristbands without the repetitive headaches. A Note on Safety: If you do decide to skip the grind, always use reputable platforms that use safe delivery methods to protect your Xbox or Steam account from standard automated anti-cheat flags. Should You Skip It? Whether you should take the shortcut depends entirely on what kind of player you are: The Progression Lover: If you genuinely enjoy starting from zero, hunting down all 14 Barn Finds, searching for the 9 hidden treasure cars, and slowly earning your way to the top of the Horizon Invitational, take your time. The campaign is well-crafted. The Sandbox Customizer: If your main joy comes from tuning, livery design, drifting down Mount Fuji with your crew, and testing the limits of the physics engine in custom EventLab maps, the wristband progression system is just a time-gate keeping you from the game you actually paid for. Forza Horizon 6 is arguably the best racing game of the generation, but it demands an enormous amount of your free time. Knowing how the economy functions allows you to decide whether you want to earn every single credit manually, or take a quick lane change straight to the endgame.
View full article
FRDM S32K344 172 引脚 QSPI - Qspi_Ip_EraseBlock 超时 您好, 我目前正在开发 FRDM S32K344 EVK(172 引脚),并将一个 W25Q64JVSSIQ外部闪存的接口。 我们从为 S32K344 提供的现有 QSPI 示例开始,当该示例独立组网 (SA) 执行时,QSPI 读/写操作可以正常运行。但是,在将 QSPI 与 CAN 和 LPUART 功能集成后,我们在闪存擦除操作期间开始遇到超时问题。 超时发生在 Qspi_Ip_EraseBlock() 我们还研究了 Mem_ExFls_PinSetup() 中的引脚配置。中的引脚配置,并尝试了以下两种方法: 守住底线I p_siul2->imcr[821 - 512]= siul2_imcr_sss(1u); 注释掉上面一行。 遗憾的是,这两种方法都没有解决问题。 环境: 板:FRDM S32K344 EVK(172 针) 外置闪光灯:W25Q64JVSSIQ 集成开发环境用于 S32 平台的 S32 Design Studio 版本: 3.6.7 版本 ID:260420 热电阻: S32K3 RTD R23-11 v7.0.1 板修订版:SCH-94921 修订版 B 为您的 ref main.c 添加的代码片段 在将 QSPI 与 CAN 和 LPUART 等其他外围设备集成时,有没有人遇到过类似的超时问题?如果能就时钟配置、中断优先级、引脚复用或 QSPI 驱动程序设置提出任何建议,我们将不胜感激。 谢谢
View full article
MCXN947: CMC0をセキュアな特権モードに割り当てる方法 RMには、これをセキュアかつ特権モードに設定する必要があり、そのためにはAHBSCレジスターを使用できると記載されています。 SRMによると、AHBSCレジスタはCMC0レジスタの特権ステータスに影響を与えないとのことです。 このレジスタのセキュリティレベルを確認/変更するにはどうすればよいですか? MCX N Re: MCXN947: how assign CMC0 to secure privileged mode こんにちは、 @ClarkS さん。 TrustZoneの設定方法に関するトレーニングセッションがあります。こちらをご覧ください。 TrustZoneの設定トレーニング セキュアなアプリケーションと非セキュアなアプリケーションの作成方法、およびセキュアなCortex M33 NXPデバイス上でのデバッグ方法を学びます。   よろしくお願いします。   BR アリス Re: MCXN947: how assign CMC0 to secure privileged mode アリス、ありがとう。この記事のことは知りませんでした。勉強してみます。 Re: MCXN947: how assign CMC0 to secure privileged mode 結局、これは古いプレゼンテーションのスライドを集めたものだった。CMCペリフェラルに関する記述は見当たりませんでした。 スライドを見て、Config Toolsアプリを確認するように思い出したので、最新バージョンをダウンロードしました。Teeツールの検査では、CMC0レジスタは全く見つかりませんでした。 では、この周辺機器、特にSRSレジスタとSSRSレジスタのセキュリティレベルをどのように判断すればよいのでしょうか。 また、RM(リファレンスマニュアル)には、AHBSCレジスタを使用して権限を設定するようにという注記がありますが、これは誤りであると思われるため、RMを更新する必要があるでしょう。
View full article
VS 代码扩展更新破坏了 RTOS 查看器 你好 到目前为止,我们使用的是 1.9.20 版本(旧版)的 vscode 工具,并使用https://marketplace.visualstudio.com/items?itemName=mcu-debug.rtos-views查看 freertos 线程的状态 (RT1189)。更新后,该工具不再工作,只显示"RTOS 检测未完成。下次停止时会恢复。" 有什么建议吗? 谢谢! Re: VS code extension update broke RTOS viewer 您好, MCUXpresso for VS Code 长期以来一直拥有自己的 RTOS 查看器。请查阅https://mcuxpresso.nxp.com/mcux-vscode/latest//html/RTOS-Details.html 此外,还有一项旧的更改,即扩展从使用Microsoft C/C++ 调试适配器迁移到基于 Cortex-Debug 的自有调试适配器。你必须创建一个新的调试配置,它会自动创建一个基于我们调试适配器的配置(你会注意到"mcuxpresso-debug" 作为类型)。 PS.请注意,如果使用 Segger 调试探针,则需要特别启用 RTOS 支持(请参阅 https://mcuxpresso.nxp.com/mcux-vscode/latest//html/Debug-Views.html#enabling-rtos-awareness)。 此致, 克里斯蒂安 Re: VS code extension update broke RTOS viewer 我们在调试时使用 -Og 标志编译,改成 -O0 后,查看器就能正常工作了。但我想该工具还需要改进,因为 Og 应该是标准编辑-调试程序的默认设置。 与此无关的是,我还在调试控制台中看到以下警告 "warning: could not convert ' \Main.cpp' from host encoding (CP1252) to UTF-32。 这种情况通常不会发生,请提交错误报告。" 谢谢! Re: VS code extension update broke RTOS viewer 谢谢! 事实上,该信息来自 MCUXpresso RTOS 视图本身(我错误地引用了另一个插件)。 我附上了 launch.json 和自定义设备脚本(它与 Linkserver 26.3.123 的 mimxrt1180-evk.json 相同,但"connect-script" 是"RT1180_reset.scp" 。 我们的应用程序在 hyperram 中运行,使用 SDK 2.16。已正确设置 Freertos 变量。 我可以通过我们的应用程序调试一个步骤,但 RTOS 详细信息视图仍显示"RTOS 检测未完成。它将在下一次停止时恢复。" 谢谢! Re: VS code extension update broke RTOS viewer @cristiantepus有什么最新消息吗? Re: VS code extension update broke RTOS viewer 今天我发现 MCUXpresso RTOS 查看器在发布模式下无法运行,也无法显示任何内容。 但是 https://marketplace.visualstudio.com/items?itemName=mcu-debug.rtos-views 可在-Og和发布模式下使用,但无法与当前的mcuxpresso vscode插件一起使用(被禁用?)。有办法恢复吗? Re: VS code extension update broke RTOS viewer 你好@arunkumar_g、 我们提供的 RTOS 详细视图依赖于 ELF 文件中存在的一些符号(如"FreeRTOSDebugConfig", " pxCurrentTCB", " uxCurrentNumberOfTasks", 等等)。我同意"RTOS 检测没有完成。" 没有说明出错的原因,我们将确保更清楚地说明这一点。 关于你在 " debug " 与 " 版本 " 中获得的结果,我想说这是编译器/链接器优化的结果——所需的符号被去掉了,所以任何消费者都找不到这些符号。在这种情况下,不仅 RTOS 详细信息视图会失效,底层 GDB 线程感知(LinkServer、J-Link、PEmicro)也无法在调用堆栈视图中显示和调试 FreeRTOS 任务。在这种情况下,我只能建议你确保更新代码,这样你就可以确保在两个 " debug " 和 " 版本 " 编译模式下都存在所需的符号。我们将确保更新文档和工具中的信息,以明确哪些符号是必需的,但却缺失了,从而导致视图无法显示数据。 您还提到 MCU 调试 RTOS 视图在这种特殊情况下可以工作。有可能,但我上次检查时还没有任何版本支持(版本可通过检查"FreeRTOSDebugConfig" 找到)。请记住,FreeRTOS 的数据结构是 RTOS 版本所特有的。要启用 MCU 调试视图,您可以询问维护者如何添加 "mcuxpresso-debug" 调试适配器(MCUXpresso 专用)。 鉴于您使用的是基于旧版 SDK 2.16 的项目,我建议您改用基于 CMake& Kconfig 的最新 MCUXpresso SDK。   一些有用的链接: - RTOS 详细信息:RTOS 详情 - MCUXpresso for VS Code 26.04 文档 - MCUXpresso SDK:MCUXpresso SDK 文档 - MCUXpresso SDK 文档   谢谢! 阿德里安
View full article
Ram size in Linker File for S32K3 RTD Hello team, Apparently when creating a new RTD project and checking the linker file, there is a reserved section of SRAM that is marked as "used by the HSE" in a comment and apparently the linker never configures the last 48kB of SRAM1 available, however the HSE is not using any SRAM from the SRAM1 so this would need to be changed to match the whole SRAM available for the application instead of ending at 0x20443FFF, it should be covering all the way up to 0x2044FFFF. I think this applies for the S32K3X4 variants that have SRAM1 available. This needs to be fixed in the RTD releases. Best Regards, Jesus Cinco Priority: MEDIUM RTD Source: NXP Internal Re: Ram size in Linker File for S32K3 RTD Hi @Jesus_Cinco, In the past, there is a similar case (BENV-150) that was raised by another customer. The RTD team has observed an issue when accessing the last 48 KB of SRAM on the S32K344 derivative with certain HSE firmware versions. So, to avoid any potential issues with HSE FW, RTD package continues to reserve this last 48 KB of SRAM for HSE usage. They contacted HSE_FW team to ask details about this issue, but until now, they have not received any responses yet. Could you help me contact HSE_FW team to confirm about this issue? The RTD team needs a confirmation from HSE_FW team to implement correct linker file. Best regards, Dan Re: Ram size in Linker File for S32K3 RTD Hello Dan, Sure I can align with the HSE Team to have this verified. Can you indicate me the FW versions tested in which the RTD team found this memory access issues? Best Regards, Jesus Cinco Re: Ram size in Linker File for S32K3 RTD Hello Dan, Understood, I will verify this with the HSE Team. Best Regards, Jesus Cinco Re: Ram size in Linker File for S32K3 RTD Hi @Jesus_Cinco, At the present, I don't have specific information about HSE_FW version. So, I just only want to know whether there is any HSE_FW versions uses last 48KB of SRAM1 or not. Best regards, Dan Re: Ram size in Linker File for S32K3 RTD Hello Dan, I have received confirmation that there doesn't seem to be any usage of the HSE FW in that ram address range. https://community.nxp.com/t5/HSE-FW-Support/S32K3-HSE-SRAM-usage/m-p/2371421#M4410 Would it be possible to make the required changes in the RTD to include that range in the linker file? Best Regards, Jesus Cinco Re: Ram size in Linker File for S32K3 RTD Hi @Jesus_Cinco, I have seen their response. But I have a concern about this response: How to know any libraries linked within HSE FW consumes SRAM1 and block access to SRAM1? Best regards, Dan
View full article
i.Mx8mm HABv4 在从 arm_smccc_smc 调用 hab_rvt_authenticate_image 时挂起 您好 在 i.Mx8mm 处理器上尝试使用 HABv4 时,我遇到了一个问题。确切地说,在 U-Boot 中通过 " 安全监视器呼叫约定 " (smccc) 调用时 hab_rvt_authenticate_image 会挂起。尝试对我的 Bootscript (boot.scr) 进行身份验证时它会挂起。在 SPL 中,直接调用(从海拔 3 级)ROM 功能可以正常工作。 我已经炸毁了 SRK_Hash 熔丝,但是系统的其余部分仍处于开放配置中。 有趣的是,当我从我们的 Github Pipeline 中获取一个使用不同密钥集的镜像时,系统能够启动,生成预期的 HAB 事件,因为 SRK 哈希值显然不匹配。 比较工作和非工作启动脚本显示 IVT 和 CST 标头没有区别。 使用 CST 中的 csf_parse,两个文件也会产生相同的结果。 我已经验证了传给验证函数的地址和参数。 引导容器位于 eMMC 内,而映像的其他部分(引导脚本、内核、Rootfs)则在 sd 卡上。 启动没有 IVT 和 csf 标头的未签名图像是有效的,因为它根本不会调用身份验证函数。 主板:Toradex Verdin imx 8mm Uboot 版本:2024.07 使用 CST 3.4.0 签署图像 你知道为什么使用一组密钥(与熔丝中的SRK_HASHes相匹配的密钥)而使用错误的密钥时,身份验证调用永远不会返回吗? 非常感谢你们的帮助 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano 安全 Re: i.Mx8mm HABv4 hangs when calling hab_rvt_authenticate_image from arm_smccc_smc 1.能否共享您的 csf 文件、genIVT.sh 文件和签名的 bootcript? 2。你读过 u-boot 命令行中的 SNVS 状态了吗?请共享验证签名引导脚本前后的日志。 u-boot = > md.l 0x30370000 0x40 Re: i.Mx8mm HABv4 hangs when calling hab_rvt_authenticate_image from arm_smccc_smc 您好 感谢您的回复 1.我已将用于签署引导脚本的脚本部分放在附件中。请注意,我们使用的自定义编译系统也可以做其他事情。这就是一些 ENV 变量的来源,在片段中无法直接看到。 我还附上了签名的启动脚本 (boot.scr)还有 启动.cmd。它们位于启动.zip 文件夹中。 2.下面是运行 auth 之前的命令输出。不幸的是之后我无法得到它,因为系统挂起了,最终会被看门狗重置。 Verdin iMX8MM # md.l 0x30370000 0x40 30370000: 00000000 80002100 00000000 00000000 .....!.......... 30370010:00000000 80009b00 00002000 00000000 ......... ...... 30370020: 00000000 00000000 00000000 ................ 30370030: 00000000 00000000 00000020 00000000 ........ ....... 30370040: 00000000 00000000 00000000 40000000 ...............@ 30370050: 00000000 00000000 00000000 ................ 30370060: 00000000 41736166 00000000 00000000 ....fasA........ 30370070: 00000000 00000000 00000000 ................ 30370080: 00000000 00000000 00000000 00000000 ................ 30370090: 00000000 00000000 00000000 ................ 303700a0: 00000000 00000000 00000000 ................ 303700b0: 00000000 00000000 00000000 ................ 303700c0: 00000000 00000000 00000000 ................ 303700d0: 00000000 00000000 00000000 ................ 303700e0: 00000000 00000000 00000000 ................ 303700f0: 00000000 00000000 00000000 ................ 文件 U-Boot-Output.txt 包含 uboot 的输出。请注意,我添加了一些额外的调试打印语句。 如果您对文件内容有任何疑问,请告诉我
View full article
[MCXN947] SAI_RxSetConfig()清除多通道 RX 的 RCR4.FCOMB - 错误确认请求 亲爱的恩智浦支持团队 我写这封信是为了报告我在 MCUXpresso SDK SAI 驱动程序中发现的一个潜在错误。fsl_sai.c) 同时开发 **主动降噪(ANC)**系统 **FDRM-MCXN947 ** 评估板。请确认这是否是一个已知问题。 以及是否计划进行修复。 项目概述 我正在 FRDM-MCXN947 上构建一个实时 ANC 系统,音频硬件如下: 4× INMP441 MEMS 传声器 - 用于 FxLMS 算法的前馈和误差传声器 2× MAX98357A I2S 放大器 - 通过 SAI1 TXD0(P3_20)进行抗噪扬声器输出 双核分割: Core0 处理所有 I/O(SAI DMA、LCD、外壳),Core1 运行 FxLMS DSP 算法。IPC 通过 MCMGR 邮箱,帧速率为 16 ms(256 个采样点 @ 16 kHz)。 该系统要求每 16 ms 帧同时捕获所有 4 个麦克风。 由于 MCXN947 只为 提供了 一条 用于 SAI1 RX 的 DMA 请求线 (kDma0RequestMuxSai1Rx = 101U),因此 FIFO 组合模式 (RCR4.FCOMB) 是 SDK 支持的唯一路径,可通过单个 DMA 通道同时接收 RXD0 和 RXD1。 发现错误 SDK 版本: MCUXpresso SDK (mcuxsdk-core, commit 0455af2) 驱动程序版本: fsl_sai v2.4.11 / fsl_sai_edma v2.7.4 文件: drivers/sai/fsl_sai.c 问题 SAI_RxSetConfig() 无条件清除 RCR4.FCOMB channelNums> 1, ,即使调用者明确设置 fifoCombine = kSAI_RXFifoCombineModeEnabledOnRead。 呼叫链是 SAI_RxSetFifoConfig() (fsl_sai.c)第 1103-1105 行)- 从 config->fifoCombine 正确设置 RCR4.FCOMB : rcr4 &= ~I2S_RCR4_FCOMB_MASK; rcr4 |= I2S_RCR4_FCOMB(config->fifoCombine); // ← set correctly base->RCR4 = rcr4; SAI_RxSetConfig() (fsl_sai.c)第 1439-1444 行) -在 第 1 步之后运行 , 无条件清除: /* make sure combine mode disabled while multipe channel is used */ if (config->channelNums > 1U) { base->RCR4 &= ~I2S_RCR4_FCOMB_MASK; // ← always clears, ignores fifoCombine } SAI_TransferRxSetConfigEDMA() (fsl_sai_edma.c)第 362-368 行)--有一个 assert() ,正确地 要求 fifoCombine 在 channelNums> 1 时非零,但 验证的是配置结构,而不是硬件寄存器。当 RCR4.FCOMB 在硬件中已经为 0 时,断言通过。 第 2 步的注释说 "确保在使用多通道时禁用组合模式" - 这似乎是将 TX 端逻辑错误地应用到了 RX 端。对于 RX,如 fsl_sai_edma.c 中的示例代码 所述,多通道 DMA需要使用 的 FIFO 组合模式。 第 340-350 行。 观察到的症状 调用 SAI_TransferRxSetConfigEDMA() 后, channelMask = kSAI_Channel0Mask | kSAI_Channel1Mask 和 fifoCombine = kSAI_RXFifoCombineModeEnabledOnRead: SAI1->RCR4& I2S_RCR4_FCOMB_MASK == 0 (应为 2) SAI RX FIFO 溢出错误在 AUDIO_CaptureStart() 时立即触发 kStatus_SAI_RxError 回调充斥系统(每秒数百次) FreeRTOS UART 外壳任务(优先级 2)变得完全无响应 未收到有效音频数据 恢复到单通道(仅 kSAI_Channel0Mask , channelNums=1)可立即恢复 完整系统运行。 次要问题 - 容易混淆的枚举值 fsl_sai.h 中的 _sai_fifo_combine 枚举 (第 272-277 行)使用对换的数值 表示 TX 和 RX 方向: kSAI_FifoCombineModeEnabledOnRead = 1U, // TX only kSAI_RXFifoCombineModeEnabledOnRead = 2U, // RX only fsl_sai_edma.c 中的示例代码 第 348 行使用 kSAI_FifoCombineModeEnabledOnRead (TX 枚举,值=1)进行 RX 配置。在 FSL_FEATURE_SAI_HAS_FIFO_COMBINE_MODE=1 的设备上,它会静默配置 RX 的写入组合而不是读取组合。 目前的解决方法 目前,我通过在 SAI_TransferRxSetConfigEDMA() 返回后手动恢复 RCR4.FCOMB 来解决这个问题: SAI_TransferRxSetConfigEDMA(SAI1, &s_saiRxHandle, &rxConfig); /* Workaround: fsl_sai.c:1443 clears RCR4.FCOMB unconditionally when channelNums>1 */ SAI1->RCR4 = (SAI1->RCR4 & ~I2S_RCR4_FCOMB_MASK) | I2S_RCR4_FCOMB(2U); 这很脆弱,需要绕过 SDK API 直接访问寄存器。 问题 fsl_sai v2.4.11 中的 bug 是否已得到确认? 是否有已知的修复程序或修补版本? fsl_sai_edma.c:348 处的示例代码(kSAI_FifoCombineModeEnabledOnRead 用于 RX 时使用了 )是有意为之还是文档错误? 有没有官方支持的方法可以 在 MCXN947 上使用我可能错过的公共 SDK API 从 SAI1 RXD0 + RXD1 同时捕获? 完整的错误报告及完整的调用链分析附后。 感谢您的时间和支持。 致以最崇高的敬意, Huynh Mao huynhmaook@gmail.com 音频(PDM | I2S | SAI) MCXC Re: [MCXN947] SAI_RxSetConfig() clears RCR4.FCOMB for multi-channel RX — bug confirmation request 你好@maohuynh、 感谢您的耐心等待。 首先,我可以确认fsl_sai v2.4.11和fsl_sai_edma v2.7.4已经是最新版本。   关于您的声明 "SAI_RxSetConfig() (fsl_sai.c)第 1439-1444 行)在步骤 1 之后运行", ,我有些担心。   查看fsl_sai.c 之后虽然SAI_RxSetConfig() 在行号上出现在 SAI_RxSetFifoConfig() 之后,但实际执行流程显示,只要启用了 FSL_SAI_HAS_FIFO_EXTEND_FEATURE,就会首先调用 SAI _ RxSetConfig(),然后在该函数内调用 SAI _RxSetFifoConfig ()。   这意味着启用 FSL_SAI_HAS_FIFO_EXTEND_FEATURE 后,RCR4_FCOMB 字段最终将被正确配置。   至于在第1443行清除FCOMB,我的理解是该操作旨在手动重置指针,这与参考手册(RM)中的描述一致。   因此,我目前认为这里没有错误。 如果您认为我的理解有误,请随时指出。 祝您有美好的一天。   BR 西莱斯特 Re: [MCXN947] SAI_RxSetConfig() clears RCR4.FCOMB for multi-channel RX — bug confirmation request 你好@maohuynh、 谢谢您的帖子。 我目前正在调查您提出的问题,并将尽快给您回复。 BR 西莱斯特 Re: [MCXN947] SAI_RxSetConfig() clears RCR4.FCOMB for multi-channel RX — bug confirmation request 您好@Celeste_Liu, 谢谢您的说明。 重新阅读源代码后, ,我同意 SAI_RxSetFifoConfig() 在清除后确实恢复了 RCR4.FCOMB - 您对执行顺序的解释是正确的。 然而,硬件故障的根本原因是另一个问题:枚举 _sai_fifo_combine 在 TX 和 RX 之间共享数值,但对于相同的数值,TCR4.FCOMB 和 RCR4.FCOMB 的硬件编码是相反的(在 PERI_I2S.h 中得到证实): RCR4.FCOMB = 1 → 启用 FIFO 写入 (来自接收移位寄存器)--并非 DMA 所需的内容 RCR4.FCOMB = 2 → 启用 FIFO 读取 (通过软件/DMA) ← 正确用于多通道 RX DMA fsl_sai_edma.c 中的示例代码第 348 行指示 fifoCombine = kSAI_FifoCombineModeEnabledOnRead(= 1),这是TX枚举。对于 RX DMA 读取来说,它的名称听起来没错,但其数值(1)映射的是 RCR4 上的写合并,而不是读合并。第 366 行的断言验证了同样的错误值,并默默通过,因此在硬件配置错误时没有报错。 我采用的变通方法是在 SAI_TransferRxSetConfigEDMA() 之后直接写入 I2S_RCR4_FCOMB(2U)。恩智浦能否确认第 348 行的示例是否应使用 kSAI_RXFifoCombineModeEnabledOnRead (= 2),以及是否应相应更新第 366 行的断言? 您能帮我检查一下吗? BRs、 毛慧
View full article
i.MX RT1176 - Dual-core XIP and CM4 code execution from SDRAM Dear NXP Support Team, We are working with the i.MX RT1176 processor and plan to use both the CM7 and CM4 cores. Both program images will be stored in a single QSPI flash connected via FlexSPI1. We have two questions: 1. Dual-core XIP We would like to know whether both CM7 and CM4 can perform XIP (Execute in Place) operation simultaneously from the same QSPI flash. - Is simultaneous dual-core XIP from a single Flex SPI flash supported on the RT1176? - Are there any performance or bus arbitration considerations when both cores fetch instructions from the same flash interface concurrently? - Are there any NXP SDK examples or application notes demonstrating this configuration? 2. CM4 code execution from SDRAM We have seen that most examples load the CM4 image into ITCM RAM for execution. However, we are planning to run heavier tasks on CM4 and may need more code space than what ITCM offers. Can the CM4 core execute code from SDRAM (via SEMC) instead of ITCM? If so, are there any examples or application notes covering this approach? Any guidance would be appreciated. Best regards, Calixto Systems Pvt Ltd Re: i.MX RT1176 - Dual-core XIP and CM4 code execution from SDRAM Hi NXP Support, Just following up to see if there are any updates or guidance regarding these questions? Thank you!
View full article
IMX9596 和 IMX9594 电路板支持包 兼容性 根据 IMX95 的规格,IMX9594 和 IMX9596 的唯一区别似乎在于 CPU 内核。是否需要对 电路板支持包。 代码进行任何更改才能支持 IMX9594? 我的 电路板支持包 代码库是 " Walnascar,imx-6.12.34-2.1.0.xml " MACHINE=imx95EVK DISTRO=fsl-imx-Wayland source ./imx-setup-版本.sh -b build-imx95 Re: IMX9596 and IMX9594 BSP compatibility 你好@pengyong_zhang 感谢您的反馈。 因此,同一图像可以在 imx9594 和 imx9596 上使用。是这样吗? Re: IMX9596 and IMX9594 BSP compatibility 你好@avery 对于 IMX9594 和 IMX9596,无需更改电路板支持包代码。 B.R
View full article
AAOS OTA Upgrade Failure: Device Stuck in Bootloader After Slot Switch (Android Automotive 13.0.0_2. Hi NXP Support Team, Issue Report:Android Automotive 13.0.0_2.3.0 (Linux 6.1.36_2.1.0 BSP) → Android Automotive 14.0.0_1.1.0 (LF_v6.1.55 BSP) OTA Upgrade Failure (A/B Slot Switch Stuck in Bootloader) **Environment:** * Source Version (Working): * Android Automotive OS: 13.0.0_2.3.0 * BSP: Linux 6.1.36_2.1.0 * Target Version (Upgrade): * Android Automotive OS: 14.0.0_1.1.0 * BSP: LF_v6.1.55 * Build Type: * userdebug (both source and target builds) * Hardware Platform: * i.MX8Q (mek_8qxp mek) --- **OTA Package Details:** * OTA Type: A/B OTA (payload.bin based) * Payload Location: ``` /data/ota_package/payload.bin ``` * Properties File: ``` /data/ota_package/payload_properties.txt ``` --- **OTA Command Used:** ``` update_engine_client \ --payload=file:///data/ota_package/payload.bin \ --update \ --headers="$(cat /data/ota_package/payload_properties.txt)" ``` --- **Observed Behavior:** 1. OTA update process completes without immediate errors. 2. Device reboots after update. 3. Active slot changes: ``` getprop ro.boot.slot_suffix _a → _b (expected behavior) ``` 4. However, device does NOT boot into Android 14. 5. Device gets stuck in bootloader loop: ``` U-Boot SPL 2023.04 (May 01 2026 - 15:11:21 +0530) Normal Boot Trying to boot from MMC1 Authentication key not yet programmed Booting from bootloader_b... ``` (Repeats continuously) --- **Additional Observations:** * Before OTA: ``` getprop ro.build.version.release 13 ``` * After reboot: * Slot switches correctly * But Android userspace never comes up Please let me know if any additional logs or details are required. Thank you for your support. Best regards, Harish K Evaluation Board Re: AAOS OTA Upgrade Failure: Device Stuck in Bootloader After Slot Switch (Android Automotive 13.0. Hello, Are you testing using a secured device (close)? Also, make sure that the header equals to the exact content of payload_properties.txt. No more "space" or "return" characters. Best regards/Saludos, Aldo.
View full article
S32 Design Studio ARM 许可证续订/延期 您好,NXP团队: 我想延长我的 S32 设计工作室 ARM 许可证。 有效期: 2026 年 5 月 26 日 激活码: 75C4-1E5C-1D9D-F005 谢谢! 萨蒂什 Re: S32 Design Studio ARM License Renewal / Extention 你好、 您的 S32DS 许可证已延期。 Re: S32 Design Studio ARM License Renewal / Extention 感谢您的延期。感谢您的支持。
View full article
i.Mx8mm HABv4 は、arm_smccc_smc から hab_rvt_authenticate_image を呼び出すとハングアップします。 こんにちは i.Mx8mmプロセッサでHABv4を使用しようとした際に問題が発生しています。正確に言うと、hab_rvt_authenticate_image は、U-Boot 本体の「Secure Monitor Call Calling Conventions」(smccc)経由で呼び出されるとハングアップします。Bootscript (boot.scr) の認証を試みると、処理が停止してしまいます。SPLでは、(高度レベル3からの)ROM機能への直接呼び出しは正しく動作します。 SRK_Hashヒューズは切断しましたが、システムの残りの部分はまだオープン構成のままです。 興味深いのは、異なるキーセットを使用した当社のGitHubパイプラインから構築されたイメージを取得すると、SRKハッシュが明らかに一致しないため、システムが起動し、期待されるHABイベント情報が生成されるという事実です。 正常に動作するブートスクリプトと動作しないブートスクリプトを比較したところ、IVTヘッダーとCSTヘッダーに違いは見られなかった。 CSTのcsf_parseを使用しても、両方のファイルから同じ結果が得られます。 認証関数に渡されたアドレスと引数を確認しました。 ブートコンテナはeMMC内に配置され、イメージの残りの部分(ブートスクリプト、カーネル、ルートファイルシステム)はSDカード上にあります。 IVTとcsfヘッダーのない署名なしイメージを起動しても、認証関数が全く呼び出されないため、正常に動作します。 ボード: Toradex Verdin imx8mm U-Boot バージョン: 2024.07 画像はCST 3.4.0を使用して署名されました。 一方のキーセット(ヒューズ内のSRK_HASHに一致するキー)を使用しているときに、間違ったキーセットを使用しているときに、認証呼び出しが返ってこない理由について何か心当たりはありますか? ご協力ありがとうございました。 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Security Re: i.Mx8mm HABv4 hangs when calling hab_rvt_authenticate_image from arm_smccc_smc こんにちは ご回答ありがとうございます 1.ブートスクリプトに署名するために使用したスクリプトの一部を添付ファイルとしてまとめました。なお、弊社では他の機能も備えた独自の構築システムを使用していますのでご了承ください。これは、一部の環境変数がここから取得されているものであり、コードスニペットには直接表示されていません。 署名済みのブートスクリプト(boot.scr)も添付しました。boot.cmd も同様です。それらはboot.zipフォルダの中にあります。 2. 以下は、認証を実行する前のコマンドの出力です。残念ながら、その後は取得できません。システムがフリーズしてしまい、最終的にはウォッチドッグによってリセットされてしまうからです。 Verdin iMX8MM # md.l 0x30370000 0x40 30370000: 00000000 80002100 00000000 00000000 .....!.......... 30370010: 00000000 80009b00 00002000 00000000 ......... ...... 30370020: 00000000 00000000 00000000 00000000 ................ 30370030: 00000000 00000000 00000020 00000000 ........ ....... 30370040: 00000000 00000000 00000000 40000000 ...............@ 30370050: 00000000 00000000 00000000 00000000 ................ 30370060: 00000000 41736166 00000000 00000000 ....fasA.... 30370070: 00000000 00000000 00000000 00000000 ................ 30370080: 00000000 00000000 00000000 00000000 ................ 30370090: 00000000 00000000 00000000 00000000 ................ 303700a0: 00000000 00000000 00000000 00000000 ................ 303700b0: 00000000 00000000 00000000 00000000 ................ 303700c0: 00000000 00000000 00000000 00000000 ................ 303700d0: 00000000 00000000 00000000 00000000 ................ 303700e0: 00000000 00000000 00000000 00000000 ................ 303700f0: 00000000 00000000 00000000 00000000 ................ ファイル U-Boot-Output.txt には、uboot の出力が含まれています。デバッグ用の出力文をいくつか追加したことに注意してください。 ファイルの内容に関してご質問があればお知らせください。 Re: i.Mx8mm HABv4 hangs when calling hab_rvt_authenticate_image from arm_smccc_smc 1. csfファイル、genIVT.shファイル、署名済みのブートスクリプト、およびブートスクリプトに署名するための実行コマンドを共有していただけますか? 2. u-bootコマンドラインでSNVSステータスを確認しましたか?署名済みブートスクリプトの認証前後のログを共有してください。 u-boot => md.l 0x30370000 0x40
View full article
MbedTLS v.1.2 handshake I want to offload TLS v.1.2 handshake process to SE052 Secure element IC from host ESP32c3devkitm. It is act as server, which is v.3.7.0 zephyr based sample application. There is no support is added in module to offload whole cryptographic operations to SE. I go though "SE05x IoT applet APDU Specification". Using this document, I was thinking i can create wrapper function using APDU commands. Which is working based on directly perform operation on SE052. There is Understanding gap for certificate stores. If I store CA certificate or server certificate inside SE052, than how it will become part of TLS handshake using SE052 ICs. If I will not stores it inside SE052 than how to add support for TLS handshake process.(Whole handshake process is offloaded to SE052). What approach should I use to handshake offloads to SE052 from host controller. What maximum operations can i performs. I can create wrapper function for possible each process.  @Kan @Kan_Li Re: MbedTLS v.1.2 handshake Hi @MohitGediya , No—you should not design this as a full TLS 1.2 handshake offload to SE052. The host TLS stack may use SE05x/SE052 as a secure crypto co-processor , but not as a standalone TLS engine that owns the complete TLS protocol state machine. The host MCU/RTOS still runs mbedTLS/Zephyr TLS, parses and builds handshake messages, manages certificate exchange/validation flow, and uses the secure element for selected cryptographic operations and secure credential storage such as : random generation, ECDH/ECDHE-related secret derivation, and ECDSA or RSA sign/verify/decrypt depending on configuration and key type. For your questions: 1)If I store CA certificate or server certificate inside SE052, than how it will become part of TLS handshake using SE052 ICs. It becomes part of the handshake only after the host retrieves or associates that certificate with the TLS stack . The middleware example shows the certificate being read from the SE, parsed on the host, and then used by mbedTLS; the private key remains referenced inside the SE for sign/ECDH operations. For CA certificates specifically, the common architecture is that the host uses the CA certificate to verify the peer certificate chain. 2) If I will not stores it inside SE052 than how to add support for TLS handshake process. You can still do the handshake normally by: keeping the certificate chain in host memory/flash loading it into mbedTLS on the host keeping only the private key in SE052 and associating it as a reference key for sign/ECDH operations Hope that makes sense, Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------  
View full article
MbedTLS v.1.2握手 我想卸载 TLS v.1.2来自主机 ESP32c3Devkitm 的 SE052 安全元件 IC 的握手过程。 它充当服务器,是基于 zephyr 版本的 v.3.7.0 示例应用程序。 模块中没有添加任何支持,无法将整个加密操作卸载到 SE。 我查看了"SE05x IoT 小程序 APDU 规范" 。利用这份文件,我想我可以使用 APDU 命令创建封装函数。它的工作原理是直接对 SE052 执行操作。 在证书存储方面存在不足。 如果我在 SE052 中存储 CA 证书或服务器证书,那么它将如何成为使用 SE052 IC 的 TLS 握手的一部分。 如果我不将其存储在 SE052 中,那么如何添加对 TLS 握手过程的支持?握手过程卸载到 SE052)。 我应该用什么方法从主机控制器向 SE052 进行握手卸载。 我最多可以执行哪些操作。 我可以为每个进程创建包装函数。 @Kan@Kan_Li Re: MbedTLS v.1.2 handshake 嗨,@MohitGediya、 不是,你不应该将其设计为完整的 TLS 1.2 握手负担卸 载到 SE052。主机 TLS 堆栈可以使用 SE05x/SE052 作为 安全的加密协处理器 ,但不能用作拥有完整 TLS 协议状态机的独立 TLS 引擎。主机 MCU/RTOS 仍运行 mbedTLS/Zephyr TLS、解析和生成握手消息、管理证书交换/验证流程,并将安全元件用于选定的加密操作和安全凭据存储,例如 : 随机生成、ECDH/ECDHE 相关密文推导,以及 ECDSA 或 RSA 签名/验证/解密(取决于配置和密钥类型)。 您的问题 1)如果我在 SE052 中存储 CA 证书或服务器证书,那么它将如何成为使用 SE052 IC 的 TLS 握手的一部分。 只有在 主机检索到该证书或将其与 TLS 协议栈关联后,它才会成为握手的一部分 。中间件示例显示了从 SE 读取的证书,在主机上进行解析,然后由 mbedTLS 使用;私钥在 SE 内部仍被引用以进行签名/eCDH 操作。 具体到 CA 证书,常见的架构是主机使用 CA 证书来验证对等证书链。 2) 如果不在 SE052 中存储,如何添加对 TLS 握手过程的支持? 您仍然可以正常握手: 将证书链保存在主机内存/闪存中 将其加载到主机上的 mbedTLS 中 在 SE052 中仅保留私钥并将其关联为 sign/eCDH 操作的参考密钥 希望这是有道理的, 祝您愉快, Kan ------------------------------------------------------------------------------- 注: - 如果本帖回答了您的问题,请点击"标记正确" 按钮。谢谢! - 我们会在最后一次发帖后的 7 周内跟踪主题,之后的回复将被忽略 如果您以后有相关问题,请另开新主题,并参考已关闭的主题。 -------------------------------------------------------------------------------  
View full article
i.mx95 android 16 boot logo: Smooth transition from uboot logo to kernel logo uboot displays the boot logo, and the boot logo persists after entering the kernel. Currently, when I modify the code of uboot, the display is not closed when uboot exits, resulting in the logo being continuously displayed until the kernel loads; Regarding the information related to LVDS display, I have the following handling methods: Regarding the issues related to PWM screen backlight control, I have resolved the chain, ensuring that the pins related to backlight are initialized in uboot, and then during kernel initialization, through configuration, the kernel will not reset the initialization of LVDS PWM. For the power domain of the display, I modified the scmi_pm_domain.c driver source code to prevent the display's power module from being reset, by adding the following information: + if (strcmp(scmi_pd->name, "display") == 0) { + scmi_pd->genpd.flags = GENPD_FLAG_ACTIVE_WAKEUP | GENPD_FLAG_RPM_ALWAYS_ON; + }​ The current problem is, After the third second of kernel time, when the display module of the kernel is started, the kernel displays a green screen and cannot normally display the kernel logo 回复: i.mx95 android 16 boot logo: Smooth transition from uboot logo to kernel logo kernel.log: When the kernel is running, the uboot logo switches to the kernel logo, and the screen goes black for 2 seconds kernel_green.log:  Keep the display power domain and avoid resetting; after the kernel display module runs, a green screen appears --- a/drivers/pmdomain/arm/scmi_pm_domain.c +++ b/drivers/pmdomain/arm/scmi_pm_domain.c @@ -105,6 +105,9 @@ static int scmi_pm_domain_probe(struct scmi_device *sdev) scmi_pd->genpd.power_on = scmi_pd_power_on; scmi_pd->genpd.flags = GENPD_FLAG_ACTIVE_WAKEUP; + if (strcmp(scmi_pd->name, "display") == 0) { + scmi_pd->genpd.flags = GENPD_FLAG_ACTIVE_WAKEUP | GENPD_FLAG_RPM_ALWAYS_ON; + } if (!strcmp(scmi_pd->name, "hsio_top")) scmi_pd->genpd.flags = 0; 回复: i.mx95 android 16 boot logo: Smooth transition from uboot logo to kernel logo display interface: lvds Theoretically, the display-related drivers of the kernel should maintain the state of U-Boot and directly enter the display working mode without undergoing secondary initialization, Or the initialization process can directly and quickly switch to the kernel's working mode to display the kernel's logo How should I handle it in the kernel? The relevant configurations displayed in the kernel are configured through the DRM framework, which requires adapting the underlying HW driver to the DRM framework Re: i.mx95 android 16 boot logo: Smooth transition from uboot logo to kernel logo Hello, Are you using the correct dts for LVDS?, have you tested with the Android pre-build image? Re: i.mx95 android 16 boot logo: Smooth transition from uboot logo to kernel logo Are you using the correct dts for LVDS? ----> I have already bring up the LVDS screen. The LVDS screen can display the logo during U-Boot and the kernel. When the system runs to the kernel after the logo is displayed by uboot, and the display module device is reinitialized, the power domain of the display will first be powered off and then powered on, resulting in a black screen for 2 seconds; I don't expect the screen to go black; I expect that when the kernel reinitializes the display module, it will inherit the configuration of uboot, directly display the kernel logo, and then enter Android to directly display the boot animation. During this process, I want to avoid the appearance of a black screen. Currently, I have made modifications in uboot so that the logo image will not be closed when uboot exits diff --git a/arch/arm/lib/bootm.c b/arch/arm/lib/bootm.c index 81e8ddae..c6f1f8e8 100644 --- a/arch/arm/lib/bootm.c +++ b/arch/arm/lib/bootm.c @@ -72,7 +72,7 @@ static void announce_and_cleanup(int fake) #endif #if defined(CONFIG_VIDEO_LINK) - video_link_shut_down(); + //video_link_shut_down(); #endif I have made modifications to the PWM backlight control in both U-Boot and the kernel, enabling the kernel driver to smoothly take over The PWM backlight from uboot to the kernel will not be reset to off. Additionally, I attempted to modify the display power domain to ensure continuous power supply to the display power domain within the kernel; however, this modification ultimately resulted in the display failing to display normally. After switching the kernel logo, the screen displayed in green. How should I handle this exception? It seems that there is a problem with the configuration of the dpu, which has caused the entire display pipe to malfunction. have you tested with the Android pre-build image? --->yes, I am certain that the display function of LVDS is already working properly. I haven't modified the Android code
View full article
FemiCore 值得一试吗?2026 年回顾 FemiCore因其支持女性健康、荷尔蒙平衡和整体健康的天然方法,正在成为 2026 年流行的女性健康补充剂。它由精心挑选的成分制成,旨在帮助女性在日常生活中感到更加舒适、自信和充满活力。点击此处从官方网站订购 FemiCore FemiCore的与众不同之处在于其简单方便的配方。与复杂的保健程序不同,它通过易于使用的补充剂提供有针对性的支持,与日常生活完美融合。许多女性选择 FemiCore 来帮助保持平衡,自然地支持她们的健康目标。 FemiCore 值得一试吗?对于寻求方便、天然保健解决方案的女性来说,这可能是她们日常工作的一个重要补充。通过定期使用,FemiCore 可为女性带来舒适、自信和全面的健康。单击此处了解有关 FemiCore 的更多信息 Re: Is FemiCore Worth Trying? A 2026 Review   我几乎忽略了 FemiCore,因为我看到过太多保健品做出同样的承诺。 但在阅读了官方信息并了解了它的不同之处后,我决定对它进行更深入的研究。   如果你还在研究它,这一页帮助我了解了它的工作原理和内部结构: 👉 访问 FemiCore 官方网站 - 今日最优惠价格 让我印象深刻的是,它并没有试图成为一种神奇的疗法。它只专注于使用对我来说真正有意义的成分来支持女性的健康。在亲身尝试之后,我明白了为什么最近这么多女性都在谈论它。 在您下定决心之前,我强烈建议您花几分钟时间亲自阅读一下细节,您可能会注意到一些被大多数人忽视的地方: 👉 访问 FemiCore 官方网站 - 今日最优惠价格   Re: Is FemiCore Worth Trying? A 2026 Review                 但在阅读了官方信息并了解了它的与众不同之处后,我决定对它进行更深入的研究。 如果你还在研究它,这是帮助我确切了解它的工作原理和内在成分的页面: 访问 FemiCore 官方网站 - 今日最优惠价格 让我印象深刻的是,它并没有试图成为一种神奇的疗法。它只专注于使用对我来说真正有意义的成分来支持女性的健康。在亲身尝试之后,我明白了为什么最近这么多女性都在谈论它。 在您下定决心之前,我强烈建议您花几分钟时间亲自阅读一下详细信息--您可能会发现一些被大多数人忽视的东西: 访问 FemiCore 官方网站 - 今日最优惠价格       ~~~
View full article
IMX9596およびIMX9594のBSP互換性 IMX95の仕様に基づくと、IMX9594とIMX9596の唯一の違いはCPUコア数であるように思われる。IMX9594をサポートするために、BSPコードの変更は必要ですか? 私のBSPコードベースは「Walnascar, imx-6.12.34-2.1.0.xml」です。 MACHINE=imx95evk DISTRO=fsl-imx-wayland source ./imx-setup-release.sh -b build-imx95 Re: IMX9596 and IMX9594 BSP compatibility こんにちは@pengyong_zhang ご意見ありがとうございます。 つまり、同じイメージがimx9594とimx9596の両方で動作するということです。それは正しいですか? Re: IMX9596 and IMX9594 BSP compatibility こんにちは、 @averyさん IMX9594およびIMX9596については、BSPコードの変更は不要です。 BR
View full article
VS Code拡張機能のアップデートによりRTOSビューアが壊れました こんにちは、 これまでは、vscode ツール バージョン 1.9.20 (旧バージョン) を使用しており、freertos スレッド (RT1189) の状態を確認するためにhttps://marketplace.visualstudio.com/items?itemName=mcu-debug.rtos-viewsを使用していました。アップデート後、ツールが動作しなくなり、「 RTOS検出が完了しませんでした。次回の停止時に再開されます。」と表示されるだけです。何か解決策はありますか? よろしくお願いします。 Re: VS code extension update broke RTOS viewer こんにちは、 VS Code 用の MCUXpresso には、以前から独自の RTOS ビューアが搭載されています。https://mcuxpresso.nxp.com/mcux-vscode/latest//html/RTOS-Details.htmlをご確認ください。 また、以前の変更点として、拡張機能がMicrosoft C/C++デバッグアダプタからCortex-Debugに基づく独自のデバッグアダプタに移行しました。そのため、新しいデバッグ構成を作成する必要があります。これにより、当社のデバッグアダプタに基づく構成が自動的に作成されます(タイプとして「mcuxpresso-debug」が表示されます)。 追記:Seggerデバッグプローブを使用している場合は、RTOSの**サポート**を有効にするために特別な**イネーブルメント**が必要になりますのでご注意ください( https://mcuxpresso.nxp.com/mcux-vscode/latest//html/Debug-Views.html#enabling-rtos-awarenessを参照)。 よろしくお願いいたします。 クリスティアン Re: VS code extension update broke RTOS viewer はい、解決しました。デバッグモードで-Ogフラグを付けてコンパイルしていたのですが、それを-O0に変更したらビューアが動作するようになりました。しかし、Ogが標準的な編集・デバッグプロセスのデフォルトとなるべきなので、このツールには改善が必要だと思います。 これとは関係ないのですが、デバッグコンソールにもこの警告が表示されます。 「警告: ' \Main.cpp' をホストエンコーディング (CP1252) から UTF-32 に変換できませんでした。」 通常はこのようなことは起こらないはずです。バグ報告を提出してください。 よろしくお願いします。 Re: VS code extension update broke RTOS viewer ありがとうございます 実際には、このメッセージはMCUXpresso RTOSビュー自体から発信されています(私は別のプラグインを誤って参照していました)。 launch.json とカスタムデバイススクリプトを添付しました (Linkserver 26.3.123 の MIMXRT1180-EVK.json と同じです)。しかし、「接続スクリプト」は「RT1180_reset.scp」です。 当社のアプリはハイパーラム上で動作し、SDK 2.16を使用しています。Freertosの変数は正しく設定されています。 アプリのステップデバッグはできますが、RTOSの詳細ビューには依然として「 RTOS検出が完了しませんでした。次の停止時に再開されます。」と表示されます。 よろしくお願いします。 Re: VS code extension update broke RTOS viewer @cristiantepusこの件について何か進展はありますか? Re: VS code extension update broke RTOS viewer 今日、MCUXpresso RTOSビューアがリリースモードでは動作せず、何も表示されないことに気づきました。 しかし、 https://marketplace.visualstudio.com/items?itemName =mcu-debug.rtos-views -Og およびリリースモードでは動作しますが、現在の mcuxpresso vscode プラグインでは動作しません (無効になります)。それを元に戻す方法はありますか? Re: VS code extension update broke RTOS viewer こんにちは、 @arunkumar_g さん。 弊社が提供するRTOS詳細ビューは、ELFファイル内にいくつかのシンボルが存在することを前提としています(例:「 FreeRTOSDebugConfig」、「 pxCurrentTCB」、「 uxCurrentNumberOfTasks」など多数あります。「 RTOS検出が完了しませんでした。次の停止時に再開されます。」というメッセージでは何が問題だったのかが分からないという点には同意します。この点をより明確にするよう努めます。 「デバッグ」と「リリース」で得られた結果についてですが、これはコンパイラ/リンカの最適化の結果だと考えられます。必要なシンボルが削除されているため、利用者はそれらを見つけることができません。この場合、RTOSの詳細ビューが機能しないだけでなく、低レベルのGDB Thread認識(LinkServer、J-Link、PEmicro)でも、コールスタックビューでFreeRTOSタスクを表示およびデバッグできなくなります。この場合、デバッグモードとリリースモードの両方で必要なシンボルが存在するようにコードを更新することをお勧めするしかありません。ドキュメントとツールからの情報を更新し、必要な記号が不足しているためにビューにデータが表示されないことを明確にします。 また、このケースではMCUデバッグRTOSビューが動作しているとおっしゃっていましたが、そうかもしれません。しかし、私が最後に確認した時点では、バージョン管理(バージョンは「 FreeRTOSDebugConfig」を調べることで確認できます)は一切サポートされていませんでした。また、FreeRTOSのデータ構造はRTOSのバージョンに固有のものであることにもご注意ください。MCUデバッグビューを有効にするには、サポート対象リストに「mcuxpresso-debug」デバッグアダプタ(MCUXpresso固有)を追加する方法をメンテナーに問い合わせてください。 古いSDK 2.16をベースにしたプロジェクトを使用しているとのことですので、CMakeとKconfigをベースにした最新のMCUXpresso SDKに切り替えることをお勧めします。   いくつかの便利なリンク: - RTOSの詳細: RTOSの詳細 — MCUXpresso for VS Code 26.04ドキュメント - MCUXpresso SDK: MCUXpresso SDK ドキュメント — MCUXpresso SDK ドキュメント   ありがとうございます エイドリアン
View full article
[MCXN947] SAI_RxSetConfig() がマルチチャネル受信時に RCR4.FCOMB をクリアする — バグ確認依頼 NXPサポートチーム様 MCUXpresso SDK SAIドライバ( `fsl_sai.c` )に潜在的なバグを発見したので、ご報告いたします。 **FRDM-MCXN947**上で**アクティブノイズキャンセリング(ANC)**システムを開発する過程で 評価ボード.これが既知の問題かどうか確認していただけると幸いです。 そして、修正計画があるかどうか。 プロジェクト概要 私はFRDM-MCXN947上で、以下のオーディオハードウェアを使用してリアルタイムANCシステムを構築しています。 INMP441 MEMSマイクロフォン×4 — FxLMSアルゴリズム用のフィードフォワードおよびエラーマイクロホン MAX98357A I2Sアンプ×2 — SAI1 TXD0 (P3_20) を介したノイズキャンセリングスピーカー出力 デュアルコア分割: Core0はすべてのI/O(SAI DMA、LCD、シェル)を処理し、Core1はFxLMSを実行します。 DSPアルゴリズム。IPCはMCMGRメールボックス経由、フレームレートは16ms(16kHzで256サンプル)。 このシステムでは、16ミリ秒ごとのフレームで4つのマイクすべてを同時にキャプチャする必要があります。 MCXN947は DMA要求ラインは1つだけ SAI1 RX用 (kDma0RequestMuxSai1Rx = 101U)、FIFO結合モード(RCR4.FCOMB)は唯一の SDKでサポートされている、単一のDMAチャネルでRXD0とRXD1の両方からデータを受信する方法。 バグが見つかりました SDKバージョン: MCUXpresso SDK (mcuxsdk-core、コミット 0455af2) ドライバーバージョン: fsl_sai v2.4.11 / fsl_sai_edma v2.7.4 ファイル: ドライバ/sai/fsl_sai.c 問題 SAI_RxSetConfig() 無条件にクリアする RCR4.FCOMB いつでも channelNums > 1、 呼び出し元が明示的に設定した場合でも fifoCombine = kSAI_RXFifoCombineModeEnabledOnRead。 通話の流れは以下のとおりです。 SAI_RxSetFifoConfig() (fsl_sai.c(1103~1105行目)—正しく設定します RCR4.FCOMB から config->fifoCombine: rcr4 &= ~I2S_RCR4_FCOMB_MASK; rcr4 |= I2S_RCR4_FCOMB(config->fifoCombine); // ← set correctly base->RCR4 = rcr4; SAI_RxSetConfig() (fsl_sai.c(1439行目~1444行目)— 後 ステップ1と 無条件にクリアします: /* make sure combine mode disabled while multipe channel is used */ if (config->channelNums > 1U) { base->RCR4 &= ~I2S_RCR4_FCOMB_MASK; // ← always clears, ignores fifoCombine } SAI_TransferRxSetConfigEDMA() (fsl_sai_edma.c362行目から368行目)— アサート() それは正しい 必要 fifoCombine ゼロでないとき channelNums > 1 ですが、 ハードウェアレジスタではなく、設定構造体を検証します。assert は通過する RCR4.FCOMB ハードウェア上では既に0になっています。 ステップ2のコメントにはこうあります。 「複数のチャネルを使用している間は、結合モードが無効になっていることを確認してください」 これは、TX側のロジックが誤ってRX側に適用されたものと思われます。RXの場合、FIFO 結合モードは 必須 マルチチャネルDMAについては、サンプルコードに記載されています。 で fsl_sai_edma.c 340~350行目。 観察された症状 電話した後 SAI_TransferRxSetConfigEDMA() と channelMask = kSAI_Channel0Mask | kSAI_Channel1Mask そして fifoCombine = kSAI_RXFifoCombineModeEnabledOnRead: SAI1->RCR4 & I2S_RCR4_FCOMB_MASK == 0 (2であるべき) SAI RX FIFOオーバーフローエラーはすぐに発生します AUDIO_CaptureStart() kStatus_SAI_RxError コールバックがシステムに殺到する(毎秒数百件) FreeRTOS UARTシェルタスク(優先度2)が完全に応答しなくなる 有効なオーディオデータが受信されませんでした シングルチャネルに戻す (kSAI_Channel0Mask のみ、 channelNums=1) 復元します システムは直ちに完全稼働します。 二次的な問題 - 列挙型の値が紛らわしい の _sai_fifo_combine enum で fsl_sai.h (272~277行目)では数値が入れ替わっている。 TXとRXの方向については、以下を参照してください。 kSAI_FifoCombineModeEnabledOnRead = 1U, // TX only kSAI_RXFifoCombineModeEnabledOnRead = 2U, // RX only サンプルコード fsl_sai_edma.c 348行目では kSAI_FifoCombineModeEnabledOnRead (TX列挙型、値=1)はRX構成用です。デバイスでは FSL_FEATURE_SAI_HAS_FIFO_COMBINE_MODE=1 これは代わりにwrite-combineを暗黙的に構成します RX の読み取り結合。 現在の回避策 現在は手動で復元することでこの問題を回避しています RCR4.FCOMB 後 SAI_TransferRxSetConfigEDMA() 戻り値: SAI_TransferRxSetConfigEDMA(SAI1, &s_saiRxHandle, &rxConfig); /* Workaround: fsl_sai.c:1443 clears RCR4.FCOMB unconditionally when channelNums>1 */ SAI1->RCR4 = (SAI1->RCR4 & ~I2S_RCR4_FCOMB_MASK) | I2S_RCR4_FCOMB(2U); これは脆弱なため、SDK APIを介さずに直接レジスタにアクセスする必要があります。 質問 これは確認済みのバグですか? fsl_sai v2.4.11? 既知の修正プログラムやパッチ適用済みのバージョンはありますか? サンプルコードは fsl_sai_edma.c:348 (kSAI_FifoCombineModeEnabledOnRead 使用済み RXの場合)意図的なものか、それともドキュメントの誤りか? SAI1のRXD0とRXD1から同時にキャプチャするための公式にサポートされている方法はありますか? MCXN947で公開されているSDK APIを使用している際に、私が何か見落としている点があるかもしれません。 完全な呼び出しチェーン分析を含むバグレポート全文を添付します。 お時間とサポートをいただき、ありがとうございました。 よろしくお願いします、 フイン・マオ huynhmaook@gmail.com オーディオ(PDM | I2S | SAI) MCX C Re: [MCXN947] SAI_RxSetConfig() clears RCR4.FCOMB for multi-channel RX — bug confirmation request こんにちは、 @maohuynh さん。 ご辛抱いただきありがとうございます。 まず、 fsl_sai v2.4.11とfsl_sai_edma v2.7.4は既に最新バージョンであることを確認しました。   あなたの発言に関して “SAI_RxSetConfig() (fsl_sai.c1439行目から1444行目)はステップ1の後に実行されます。 いくつか懸念事項があります。   fsl_sai.cをレビューした後、行番号上は SAI_RxSetConfig() が SAI_RxSetFifoConfig() の後に現れますが、実際の実行フローでは、 FSL_SAI_HAS_FIFO_EXTEND_FEATURE が有効になっている場合、 SAI_RxSetConfig() が最初に呼び出され、その後、その関数内で SAI_RxSetFifoConfig() が呼び出されます。   これは、 FSL_SAI_HAS_FIFO_EXTEND_FEATURE が有効になっている場合、 RCR4_FCOMB フィールドが最終的に正しく構成されることを意味します。   1443行目のFCOMBのクリアについては、この操作はポインタを手動でリセットすることを目的としていると理解しており、これはリファレンスマニュアル(RM)の説明と一致しています。   したがって、現時点ではここにバグはないと考えています。 私の理解が間違っていると思われる場合は、遠慮なくご指摘ください。 素晴らしい一日をお過ごしください。   BR セレステ Re: [MCXN947] SAI_RxSetConfig() clears RCR4.FCOMB for multi-channel RX — bug confirmation request こんにちは、 @maohuynh さん。 投稿ありがとうございます。ご指摘いただいた件について現在調査中です。できるだけ早くご連絡いたします。 BR セレステ Re: [MCXN947] SAI_RxSetConfig() clears RCR4.FCOMB for multi-channel RX — bug confirmation request こんにちは、 @Celeste_Liu さん。 ご説明いただきありがとうございます。 ソースコードを読み直した後、 SAI_RxSetFifoConfig() がクリア後に RCR4.FCOMB を復元するという点については同意します。実行順序に関するあなたの説明は正しいです。 しかし、ハードウェア障害の根本原因は別の問題です。列挙型_sai_fifo_combineはTXとRX間で数値を共有しますが、同じ数値に対してTCR4.FCOMBとRCR4.FCOMBのハードウェアエンコーディングが逆になっています(PERI_I2S.hで確認済み)。 RCR4.FCOMB = 1 → FIFOを有効にする 書く (受信シフトレジスタから)— DMAが必要とするものではない RCR4.FCOMB = 2 → FIFOを有効にする 読む (ソフトウェア/DMAによる)←マルチチャネルRX DMAの修正 fsl_sai_edma.c のサンプルコード348行目では、fifoCombine = kSAI_FifoCombineModeEnabledOnRead (= 1) と指示しています。これはTX列挙型です。その名前はRX DMA読み取りには正しいように聞こえますが、その数値(1)はRCR4の書き込み結合に対応しており、読み取り結合には対応していません。366行目のassert文は、この同じ誤った値を検証し、エラーを黙って通過させるため、ハードウェアの設定が誤っている間はエラーは報告されません。 私が適用した回避策は、SAI_TransferRxSetConfigEDMA() の直後に I2S_RCR4_FCOMB(2U) を書き込むことです。NXPは、348行目のサンプルコードでkSAI_RXFifoCombineModeEnabledOnRead(= 2)を使用すべきかどうか、また366行目のアサートをそれに合わせて更新すべきかどうかを確認していただけますか? 確認を手伝っていただけますか? BRs、 マオ・フイン
View full article