Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
添加库 我刚刚从 CodeWarrior 迁移过来,并且刚刚在我的新 iMac 上安装了 MCUX。我正在开发一个包含红外遥控功能的新项目,我想使用 IRemote 库(来自 GitHub)。我已经下载了库文件,但是无法将其添加到 SDK_2.x_LPCXpresso824MAX(我正在使用的开发板)中。我按照文档“如何创建和使用静态库”中的说明进行操作,但说明和屏幕截图似乎来自比我的版本早得多的版本。 有没有人能提供一份“傻瓜式教程”来解决我的问题? Re: Add a library 你好, 你的库文件是什么类型的?是 .a 扩展名还是 .h 扩展名? MCUXpresso IDE 中如何创建和使用静态库的第 2 章“在用户应用程序中添加用户静态库”第 5 页中提到的步骤仍然适用于较新版本的 MCUXpresso IDE,指南中显示的窗口在最新版本的 MCUXpresso 中是相同的。您在操作步骤方面遇到问题了吗? 另外,能否帮忙确认一下您使用的是哪个版本? 关于 SDK,我看到你写的是“SDK_2.x_”。请问您使用的是哪个旧版本?您可以更新到最新的 SDK 版本 26.06,可以从SDK Builder下载。 此致敬礼,路易斯
記事全体を表示
[S32N55 / HSE2] デバッグカード要求 — HSE_DEBUG_INVALID_DEBUG_DOMAIN_MAP_ERR こんにちは、 S32N55 (HSE2) セキュアデバッグに関する続報です。CRS(APP)チャレンジレスポンス認証が機能しました(ファイナルレスポンス0x4A4A4A4A)。現在、デバッグカード要求(HSE_DEBUG_CMD_CARD_REQUEST)を実行中ですが、以下の結果が返されます。 HSE_DEBUG_INVALID_DEBUG_DOMAIN_MAP_ERR ((hseDebugError_t)0x20) — 「デバッグカード内のデバッグドメインマップが無効です。」 (以前のフィードバックに基づいて)私が送信するもの: Packet2 デバッグドメイン信号リスト:配列スタイル、List[22..26] = 0x01 各(CRS:Cortex-M7、PCIe、CRS NoC/CAN NoC、CANXL0-1、CANXL2-3)、その他のバイトは0x00。 Packet3 enabledDebugDomainMap (uint64_t): 0x07C00000 (ビット 22-26) が推奨どおりに動作しました。 AuthScheme: macAlgo = HSE_MAC_ALGO_CMAC = 0x11。 AuthTag: カード情報に対するAES256-CMAC、authLen = 16。 enabledDebugDomainMap(uint64_t、8バイト)に対して私が試したこと: リトルエンディアン: 00 00 C0 07 00 00 00 00 → 0x20 ビッグエンディアン: 00 00 00 00 07 C0 00 00 → 0x20 bit27 (0x08000000、AUTHターゲット0x1Bに一致) → 0x20 すべて同じ0x20を返します。 質問: 1.CRSの場合、HSEが期待するenabledDebugDomainMap(uint64_t)の正確な値は何か、また、ワイヤバイトの順序はどうなっているのか? 2. enabledDebugDomainMap(Packet3ビットマスク)は、デバッグドメインシグナルリスト(Packet2、配列List[22..26])と一致している必要がありますか?正確な関係性はどのようなものですか? 3. RMの例では「ドメイン1、3が有効になりました → 0x00..A0」と記載されています。ドメインからビットへのマッピングについて、CRS値を計算するために説明してもらえますか? 4. HSEはAuthTagを検証する前にドメインマップを検証しますか?0x20がドメインマップだけが間違っていることを示すのか、それともAuthTagや署名済みデータ範囲などの他のフィールドもHSEがこの時点で停止している可能性があるのかを確認したいです。 また、カードのAuthTagの署名付きデータ範囲を確認したいです。現在、カード情報フィールド(authKeyRef + reserved0 + ownerId + authScheme + signal list + domain map + UID list)に対してAES256-CMACを計算しています。これは署名するデータとして正しいですか? よろしくお願いいたします。 Re: [S32N55 / HSE2] Debug Card Request — HSE_DEBUG_INVALID_DEBUG_DOMAIN_MAP_ERR こんにちは、 @EddiePark 投稿ありがとうございます。 1.フェーズ1が問題なく通過したと聞いて嬉しく思います。2.フェーズ2に関するご質問につきましては、より明確な説明を得るために現在確認中です。何か有益な情報が得られ次第、後ほどご連絡いたします。 整合性を合わせるために、最新のログと対応するスクリプトを再度共有してもらえますか?通常通りメッセージで共有できます。 BR チェイン
記事全体を表示
NFCアンテナツール - スキン効果 こんにちは!NFCアンテナツールに関して質問があります。このツールは、アンテナパラメータを計算する際に表皮効果を考慮していますか? Re: NFC Antenna Tool - Skin effect こんにちは、@lucas_uy_13さん はい、そうです。
記事全体を表示
ソフトウェアライセンス延長の期限切れ申請   サポートチームの皆様、 添付画像に示すように、S32DSのライセンスの有効期限が近づいていることを通知するメールを受け取りました。 現在進行中の作業では、引き続きS32DSを使用する必要があります。ソフトウェアを使い続けられるようにライセンスを延長してもらえますか? ご協力ありがとうございます。 よろしくお願いいたします。 Re: Request for Software License Extension Due to Expiration こんにちは、 あなたのアカウントを確認したところ、ライセンスは2028年まで有効です。
記事全体を表示
S32 デザインスタジオライセンス更新 フルフィルメントID:128143961 有効期限:2026年6月22日 製品:ARM v2018 R1用S32 Design Studio。 起動コード:3E1F-50E5-6F93-F06F Re: S32 Design Studio License Renewal こんにちは、 現在は延長されています。 よろしくお願いいたします。 ピーター
記事全体を表示
S32KはMPUを無効にした場合のSRAMのデフォルト属性です。 こんにちは、NXPテクニカルチームの皆様。 S32KチップのMPUが有効になっていない場合、SRAMのデフォルト属性はどうなるのでしょうか?具体的に、SRAMのデフォルト設定における「share」と「cache」の属性は何ですか? ARMv7-mアーキテクチャのリファレンスマニュアルを参照したところ、SRAMのデバイスタイプは「device」とされており、SRAM全体がシェア可能でキャッシュできないことを意味しているようです。次の画像をご覧ください。 私のプロジェクトに戻りますが、MWCT2016s を使用するプロジェクト (つまりS32K312) は、MPU が有効になっていない場合に HSE 機能が異常になるため、SRAM 領域を共有可能かつキャッシュ不可に設定するように MPU を構成する必要があります。しかし、S32K322を使用するプロジェクトでは、MPUが有効になっていない場合でもHSE機能は正常に動作します。 したがって、MPUが有効になっていない場合のS32KチップのSRAM属性、またはSRAM属性に影響を与え、それによって2つのプロジェクト間の違いが生じるような他の設定があるかどうかを知りたいです。 Re: S32K default attribute of SRAM when disable MPU こんにちは、 @Johnson97 さん。 デフォルトのメモリマップを使用します。 https://developer.arm.com/documentation/dui0646/c/Cortex-M7-Peripherals/Optional-Memory-Protection-Unit/MPU-Control-Register?lang=en 「ENABLEビットが0に設定されている場合、システムはデフォルトのメモリマップを使用します。」これは、MPUが実装されていない場合と同じメモリ属性を持ちます。表2.11を参照してください。デフォルトのメモリマップは、特権ソフトウェアと非特権ソフトウェアの両方からのアクセスに適用されます。」 https://developer.arm.com/documentation/dui0646/c/The-Cortex-M7-Processor/Memory-model/Behavior-of-memory-accesses?lang=en#CHDBJAJD 表2.11および表2.12に示されているように、SRAMのメモリタイプはNormal、Non-shareable、WBWAです。 よろしくお願いいたします。 ダニエル
記事全体を表示
S32G274 觉醒异常 您好,NXP团队: 项目背景: 我们有两个 S32G274 芯片放置在同一块板上,分别称为芯片 1 和芯片 2。芯片 2 是芯片 1 的备份——也就是说,当芯片 1 发生故障时,芯片 2 将接管其功能。 问题描述: 两个 S32G 芯片均按照指令进入睡眠状态:MCU 进入待机状态,PMIC 进入待机状态。它们可以通过 CAN 或 KL15 唤醒。在一次测试中,我们发现芯片 1 正常唤醒并正常工作,但芯片 2 无法正常工作。 通过测量 PMIC 电压,我们发现 PMIC 输出 3.3V、1.8V、1.1V 和 5V,因此 PMIC 供电电压正常。但是,芯片 2 的串口没有输出,这意味着它还没有进入 A 核心。当时我们怀疑它卡在了引导加载程序阶段。 然后我们测量了芯片温度:芯片 1 为 50°C,而芯片 2 为 40°C。为了确定芯片 2 卡在哪里,我们通过切断主电源并重新接通电源来恢复芯片 2,并进行了以下测试: 停止芯片2 while(1) 加载 A 核时出现循环——芯片温度为 45°C。 停止芯片2 while(1) 时钟初始化前的循环——芯片温度为 42°C。 通过不断短接复位引脚,使芯片 2 始终处于复位状态——芯片温度为 40°C,与故障期间观察到的温度相符。 问题概述: 我们怀疑芯片 2 的唤醒功能运行异常,导致芯片 2 一直处于复位状态。然而,确切的根本原因仍不清楚。 请您协助我们分析可能的原因,并就如何进一步调试此问题提供建议? 期待你的答复。 此致敬礼,陈寅 Re: S32G274 Wake-up abnormality 嗨,乔伊, 感谢您的及时回复。以下是我们针对您问题的解答: 问题 1:Chip2 无法唤醒的问题是概率非常低的问题。我们已经运行了近一年,只遇到过这一个案例,因此很难重现。 问题 2:芯片 1 和芯片 2 都是通过 CAN 消息唤醒的。Chip1 和 Chip2 的代码逻辑是一致的,可能的区别仅在于主要逻辑执行和故障转移处理部分。 问题 3:备用输入流程如下: M 核通过 IPCF 通知 A 核。 A核心执行关机程序。 A 核心向 PMIC 发送命令,使其进入待机状态。 M核心进入待机模式。 如果您需要任何其他信息或日志以供进一步分析,请告知我们。 期待你的答复。 此致 Re: S32G274 Wake-up abnormality 你好,Jerry_cao 请问您能否提供更多信息? 1.Chip 2 无法唤醒的现象只出现在你的作品中。可以重现吗? 2. 芯片 1 和芯片 2 是否通过 KL15 同时觉醒? 3. 你们的待机和唤醒流程是什么?M核心和A核心都参与其中吗?M 核心是否先关闭 A 核心,然后 M 核心进入待机状态? BR 乔伊 Re: S32G274 Wake-up abnormality 你好, Jerry_cao 感谢您的回复和详细信息。 1.关于 Chip2 无法唤醒的情况,M 核心是否已唤醒,A 核心是否有任何日志?是否获得了任何关于芯片的有用信息? 2.故障是否在芯片的正常工作范围内? 3. 只有这一块电路板存在这个问题吗?其他主板也有这个问题吗?温度测试可能不足以分析问题所在。它建议您尝试实施自动化测试方法,看看是否可以再次重现该问题。 BR 乔伊
記事全体を表示
バージョン2の問題点:Cコード生成、プレビュー こんにちは! GUI Guiderバージョン2のテストを始め、いくつかの問題(まずは空のテンプレート、Windowsシミュレータ)に気づきました。 トップレイヤーの内容を定義し、画像ボタンを入れ、ボタンを長押ししたときに状態を切り替えるイベントハンドラを作成し始めました。 生成されたコードには、次のようなエラーがあります。 gg_event_layer_top.c: 静的虚無 lv_layer_top()_event_handler(lv_event_t * e) { ... } void gg_event_init_layer_top ( gg_ui_t * ui😞 lv_obj_add_event_cb(ui->layer_top.lv_layer_top(), lv_layer_top()_event_handler, LV_EVENT_ALL, ui); (括弧は構文解析エラーの原因となります) 括弧を手動で削除すると、以下のエラーが発生します。 .../generated/events/gg_event_layer_top.c:59:38: エラー:「gg_layer_top_t」に「lv_layer_top」という名前のメンバーがいません (gg_layer_top_t の定義にはそのメンバーは含まれていません) これらの関数を正しく生成するために必要な定義が何か見落とされているのでしょうか? Re: Version 2 issues: C code generation, preview こんにちは、 @poldo さん。 この問題を再現するにはどうすればよいか教えていただけますか? BR ハリー Re: Version 2 issues: C code generation, preview こんにちは、 @Harry_Zhang さん、ご返信ありがとうございます。 私がやったことはこうです。 - layer_top にクリック可能なフラグを追加しましたが、これは必要でしょうか?ボタン用のコンテナを作成しました(クリック可能なフラグは追加していません) - コンテナ内で画像ボタンを作成しました(クリック可能なフラグが追加されました) - 「Long Pressed」というイベントをボタンに付けました 生成されたコードには上記の構文エラーが含まれています。 // In gg_event_layer_top.c static void lv_layer_top()_event_handler(lv_event_t * e) { gg_ui_t * ui = lv_event_get_user_data(e); lv_event_code_t code = lv_event_get_code(e); switch(code) { default: break; } } void gg_event_init_layer_top(gg_ui_t * ui) { lv_obj_add_event_cb(ui->layer_top.lv_layer_top(), lv_layer_top()_event_handler, LV_EVENT_ALL, ui); lv_obj_add_event_cb(ui->layer_top.Keypad_btnEnable, Keypad_btnEnable_event_handler, LV_EVENT_ALL, ui); } 括弧を削除すると、構文エラーはメンバーlv_layer_topが存在しないことに関するものです。 // In custom.h typedef struct { lv_obj_t * Keypad; lv_obj_t * Keypad_btnEnable; } gg_layer_top_t; BR ポルド Re: Version 2 issues: C code generation, preview こんにちは、 @poldo さん。 この問題を再現しようと試みました。 生成されたコードは正しいです。 私が何か見逃した点があれば教えていただけますか? BR ハリー Re: Version 2 issues: C code generation, preview こんにちは、 @Harry_Zhang さん。 問題は、最上層にオブジェクトを作成する場合です。レビューとテストのためにファイルを添付します。
記事全体を表示
FRDM-i.MX93はM33準備完了以降に起動できません。LinuxとWindowsでUUU SDPSの起動がタイムアウトします。 こんにちは、NXPサポート様 FRDM-i.MX93ボードの復旧についてご協力をお願いします。ボードは、SPLブートの初期段階で「M33 prepare ok」の直後に一貫して停止し、BL31または完全なU-Bootに進みません。UUUリカバリもSDPSの起動中にタイムアウトで失敗します。 役員の詳細: ボード: FRDM-i.MX93 シリアルログに表示されるSoC:0xa1009300 シリアルログに表示されたLC: 0x2040010 PMIC: PCA9451A DDR: 3733MTS 典型的なシリアル出力: U-Boot SPL 2024.04+gde16f4f1722+p0(2024年9月2日 10:44:35 +0000) SOC: 0xa1009300 LC: 0x2040010 PMIC: PCA9451A PMIC: オーバードライブ電圧モード DDR: 3733MTS DDR: 3733MTS M33準備OK 再構築された2025 SPLでも、同じ停止ポイントが発生します。 U-Boot SPL 2025.04 (2026年4月26日 16:21:54 +0000) PMIC: PCA9451A PMIC: オーバードライブ電圧モード DDR: 3733MTS DDR: 3733MTS M33準備OK 使用したハードウェア構成: P1 = 外部電源、45W USB-Cウォールアダプターでテスト済み P16 = デバッグ用シリアルコンソール P13 = microSDカードスロット P2 = UUU / シリアルダウンローダーモード用のUSB-C接続 PCのUSB電源ではなく、壁のコンセント用アダプターから電源を供給するテストも行いました。行動に変化は見られなかった。 テスト対象のホストシステム: Linux Mint / Ubuntu ホスト Windowsホスト UUUのバージョンをテストしました: ううう 1.5.141 ううう 1.5.243 主な問題は、ボードがSPLに到達し、PMICとDDRを初期化して「M33 prepare ok」と出力した後、何も起こらないことです。「Normal Boot」、「Trying to boot from BOOTROM」、「NOTICE: BL31」、または完全な U-Boot に到達しません。これは、SDカードとeMMCの両方から起動した場合に発生します。 USBシリアルダウンローダーモードでは、ボードはUUUによって検出されます。 sudo ./uuu-lsusb コネクテッド Known USB Devices パスチッププロビデオPID Bcdバージョン 5:2 MX93 SDPS: 0x1FC9 0x014E 0x0001 しかし、SDPSの起動中にUUUが失敗します。使用されたコマンドは次のとおりです。 sudo ./uuu-V -b emmc_all imx-boot-imx93frdm-sd.bin-flash_singlebootimx-image-full-imx93frdm.rootfs.wic.zst Linuxでは、以下のエラーが発生します。 開始コマンド:SDPS: boot -scanterm -f imx-boot-imx93frdm-sd.bin-flash_singleboot-scanlimited 0x800000 HID(W)エラー:LIBUSB_ERROR_TIMEOUT Windowsでは、以下のエラーが発生します。 開始コマンド:SDPS: boot -scanterm -f .\imx-boot-imx93frdm-sd.bin-flash_singleboot -scanlimited 0x800000 14% HID(W)エラー: LIBUSB_ERROR_TIMEOUT (-7) これはLinuxとWindowsの両方でテストされ、同じ結果が得られました。 テスト対象画像: NXP公式FRDM-i.MX93 Rev 4.0デモイメージパッケージをテストしました。 LF_v6.6.36-2.1.0_images_FRDM_4.0_IMX93 ブートイメージのハッシュ値は次のとおりです。 7aba6102e5ec64add632cd6667e77fa3f6886fd72c314e4c01f2964c0fc56a5f imx-boot-imx93frdm-sd.bin-flash_singleboot 私は、同じブートイメージハッシュを使用するimx93frdm用の独自のYoctoイメージもテストしました。 SDカードからの起動選択が機能することを確認しました。SDカードが挿入されていないSDブートモードでは、シリアル出力はありません。SDカードを挿入したSDブートモードでは、SPLは起動して「M33 prepare ok」で停止します。SDカードブートスイッチは正常に動作しているようです。 また、公式のNXP .wicファイルも確認しました。イメージには、想定される32 KiB / 0x8000オフセットにブートイメージが含まれています。使用したコマンド: WIC=nxp.wic BOOT=imx-boot-imx93frdm-sd.bin-flash_singleboot xxd -l 64 -s $((32*1024)) "$WIC" xxd -l 64 -s 0 "$BOOT" cmp -n "$(stat -c%s "$BOOT")" -i $((32*1024)):0 "$WIC" "$BOOT" && echo "NXP WICには32Kにブートイメージが含まれています" || echo "NXP WICには32Kにブートイメージは含まれていません" 結果: NXP WICには32Kのブートイメージが含まれています つまり、SDカードイメージにはブートコンテナが正しく含まれているようです。 2024.04 SPLイメージだけが問題の原因ではないことを確認するため、Flexbuild/U-Bootを使用してより新しいブートイメージを作成しました。構築されたイメージ内のSPLは以下を示します。 U-Boot SPL 2025.04 (2026年4月26日 16:21:54 +0000) NXP FRDM-IMX93 私は以下の方法で、この新しい flash.bin ファイルを SD カードの 32 KiB オフセットに書き込みました。 sudo dd if=flash-imx93frdm-2025.bin of=/dev/sdX bs=1K seek=32 conv=fsync 同期 その後、ボードは新しいSPLバナーを印刷し、新しいSDブートイメージが実行されていることを確認した。 U-Boot SPL 2025.04 (2026年4月26日 16:21:54 +0000) PMIC: PCA9451A PMIC: オーバードライブ電圧モード DDR: 3733MTS DDR: 3733MTS M33準備OK しかし、それでも同じ箇所で停止し、BL31/完全なU-Bootまでは進みませんでした。 eMMCの状態: 当初、eMMCはLinuxログイン画面まで起動したが、ルートファイルシステムに/bin/shが存在しなかったため、rootログインができなかった。復旧試行中に、eMMCは.wicファイルを使用してSD Linuxから書き換えられた。画像。その後、eMMCブートも「M33 prepare ok」の後に停止します。しかし、同じ停止ポイントは、公式のNXPイメージを使用したSDブートと、再構築された2025 SPLを使用した場合にも発生するため、現在の問題はLinux/rootfsよりも前の段階にあるようです。 私が除外されたと考えること: シリアルポートが間違っています:シリアル接続は正常に動作し、SPL出力が表示されます。 PCの電源不良:45Wの外部ACアダプターを使用してテストしました。 SDカードブートスイッチの設定が間違っています:SDカードが入っていない状態でSDブートモードにすると、何も出力されません。 SDイメージにブートイメージがありません:公式NXP WICの0x8000 / 32 KiBにブートイメージが存在することが確認されています。 Linux/rootfsの問題:BL31/完全なU-Boot/Linuxの前に障害が発生します。 UUUのホストOSの問題:UUU SDPSの起動タイムアウトがLinuxとWindowsの両方で発生します。 古い2024 SPLだけが問題で、再構築された2025.04 SPLも「M33 prepare ok」の後に停止します。 これがFRDM-i.MX93の既知の早期起動問題かどうか、確認にご協力いただけますでしょうか? Re: FRDM-i.MX93 cannot boot past M33 prepare ok; UUU SDPS boot times out on Linux and Windows 弊社がリリースしたBSPバージョンをご利用ですか? i.MXアプリケーション・プロセッサ向け組み込みLinux | NXP Semiconductors どのバージョンのBSPを使用していますか?また、どのバージョンを選択していますか? 労働者の休暇から戻り次第、当社のボードでテストしてみます。来週の水曜日にオフィスに戻り、テストを実施してから、テスト結果をご報告します。 素敵な一日をお過ごしください よろしくお願いいたします。 リタ Re: FRDM-i.MX93 cannot boot past M33 prepare ok; UUU SDPS boot times out on Linux and Windows 私はLF_v6.6.36-2.1.0_images_FRDM_4.0_IMX93を使用しています。画像 Re: FRDM-i.MX93 cannot boot past M33 prepare ok; UUU SDPS boot times out on Linux and Windows オフィスに戻りましたので、ボードでテストを行い、結果をお知らせします。 Re: FRDM-i.MX93 cannot boot past M33 prepare ok; UUU SDPS boot times out on Linux and Windows 解決できましたか? Re: FRDM-i.MX93 cannot boot past M33 prepare ok; UUU SDPS boot times out on Linux and Windows @Rita_Wang 同じ問題が発生しています... 私のimx-image-full-imx93frdm.rootfs-20260705225501.wic.zst scarthgapビルドでは、BL31が起動を開始したのを見たことがありません。 Re: FRDM-i.MX93 cannot boot past M33 prepare ok; UUU SDPS boot times out on Linux and Windows こんにちは、私も現在同じ問題を抱えています。解決策は見つかりましたか? Re: FRDM-i.MX93 cannot boot past M33 prepare ok; UUU SDPS boot times out on Linux and Windows 私も同じ問題に直面しています。imx93がSDカードから起動できるようにするため、あるいはUUUが正常に動作するようにするために必要なアップデートはありますか? Re: FRDM-i.MX93 cannot boot past M33 prepare ok; UUU SDPS boot times out on Linux and Windows 他のFRDM-IMX93ボードと比較して、このボード上のメモリチップに違いがあることに気づきました。これが問題解決の手がかりになるかもしれません。 正常に動作する基板にはミクロン製の部品が使われており、故障した基板には見覚えのないメーカーの部品が使われている。     Re: FRDM-i.MX93 cannot boot past M33 prepare ok; UUU SDPS boot times out on Linux and Windows 私も同じ問題を抱えています。 これは最優先事項としてマークされるべきです。なぜなら、唯一正常に動作するイメージは、工場出荷時にeMMCに搭載されているものだけだからです!もしそれを再フラッシュしたら、解決策が見つかるまでFRDM-IMX93は起動不能な状態になってしまうでしょう。これはDDRメモリのタイミングに関係しているのではないかと疑っています。 私も「M33 prepare ok」で止まってしまいます。これはDDRの設定/タイミングの問題を示しています。私のボードにも、上記の@SynchronicITさんの投稿と同じ「ノーネーム」DDR IC(メーカーロゴに「J」が付いているもの)が搭載されています。 なぜこれらのボードはeMMCで動作イメージを付けて出荷できるのに、NXPのどの画像も動作しないのでしょうか? 工場出荷時に搭載されているeMMC経由で起動した場合(これは正常に動作します)、u-bootのバージョンは以下のとおりです。 U-Boot SPL 2025.04-g99518e6b6f20(2026年2月2日 05:52:54 +0000) 一方、NXPからの最新ダウンロード(LF_v6.6.36-2.1.0_images_FRDM_4.0_IMX93.zip)では、「imx-boot-imx93frdm-sd.bin-flash_singleboot」ファイルはU-Bootのバージョンです。 U-Boot SPL 2024.04+gde16f4f1722+p0(2024年9月2日 10:44:35 +0000) 以下は、正常に動作する工場出荷時イメージのeMMC、および動作しないSDカードに書き込まれたイメージとUUUにアップロードされたu-bootからの完全な出力です。 * 動作確認済み(工場出荷時設定のeMMC搭載) * U-Boot SPL 2025.04-g99518e6b6f20(2026年2月2日 05:52:54 +0000) PMIC: PCA9451A PMIC: オーバードライブ電圧モード DDR: 3733MTS DRAM 2CS_2GB DRAMが一致しました M33準備OK 通常起動 BOOTROMから起動しようとしています ブートステージ:プライマリブート 画像オフセット 0x8000、ページサイズ 0x200、IVT オフセット 0x0 ROM_APIを使用して0x57800からイメージをロードします 通知:TRDC初期化完了 お知らせ:BL31:v2.12.0(リリース):lf-6.18.2-1.0.0 お知らせ:BL31:製造日時:2026年2月10日 07:53:18 U-Boot 2025.04-g99518e6b6f20(2026年2月2日 05:52:54 +0000) リセットステータス: POR CPU:NXP i.MX93(52) Rev1.2 A55、1700 MHz CPU:インダストリアル温度グレード(-40°Cから105°C)、24°Cで対応 モデル:NXP FRDM-IMX93 DRAM:2 GiB ボード:V1.0(ADC2:684、ADC3:271) TCPC:ベンダーID [0x1fc9]、製品ID [0x5110]、Addr [I2C2 0x52] 無駄。CC1でのPower3.0 PDO 0:タイプ0、5000 mV、3000 mA [E] PDO 1:タイプ0、9000 mV、3000 mA [] PDO 2:タイプ0、12000 mV、3000 mA [] PDO 3:タイプ0、15000 mV、3000 mA [] PDO 4:タイプ0、20000 mV、3250 mA [] PDO 5:タイプ3、未定義 PDO 4を要請:20000 mV、750 mA ソース受理リクエスト PDソース準備完了! tcpc_pd_receive_message:ALERTレジスタのポーリング、TCPC_ALERT_RX_STATUSビット失敗、ret = -62 TCPC:ベンダーID [0x1fc9]、製品ID [0x5110]、Addr [I2C2 0x50] コア:229デバイス、32 uクラス、devicetree:別々 MMC: FSL_SDHC: 0, FSL_SDHC: 1 MMCからの読み込み環境...MMC(0)から読み上げています... *** 警告 - CRCが悪い、デフォルト環境を使用しています ビデオリンクの設定に失敗しました 掲載: シリアル 出力: シリアル エラー: シリアル ビルド情報: - ELEファームウェアバージョン2.0.5-7a34cee パーティション#0に切り替える、OK MMC0(パート0)は電流装置です UID: 4a7ff07fa81b46d8b2b59146dfa5af84 フラッシュターゲットはMMC:0です ネット:eth0: ethernet@42890000、eth1: ethernet@428a0000 [プライム] 速攻:通常 通常起動 自動起動を停止するには、任意のキーを押してください: 0 u-boot=> *動作しません* U-Boot SPL 2024.04+gde16f4f1722+p0(2024年9月2日 10:44:35 +0000) SOC: 0xa1009300 LC: 0x2040010 PMIC: PCA9451A PMIC: オーバードライブ電圧モード DDR: 3733MTS DDR: 3733MTS M33準備OK - 下がる -
記事全体を表示
RIOP RT1189ボード上でRT1180 EVK SDKの例を実行できない こんにちは、皆さん 私はRIOP RT1189ボードを使っており、ソフトウェアの互換性やデバッグについていくつか質問があります。 最初は、シリアルダウンロードモードでSecure Provisioning Toolを使ってRIPデモアプリケーションを無事にプログラムでき、デモは期待通りに動作しています。 その後、MIMXRT1180 EVK SDKの例プロジェクト(例えばLED Blinkyの例)をRIOP RT1189ボード上で実行しようとしました。 私が試したこと RT1180 EVK LED点滅サンプルにおけるLEDピン配置を、RIOP RT1189ボードに合わせて変更しました。 セキュアプロビジョニングツールをシリアルダウンロードモードで使用してイメージをプログラムしました。 ただし、このアプリケーションはRIOPボード上で動作しません。 ハードウェアを検証するために、動作確認済みのRIOPデモプロジェクトを入手し、デモ機能のほとんどをコメントアウトし、LED点滅コードのみを追加して、再度プログラムを書き込んだ。この場合、LEDブリンキーは正常に動作します。 このことから、RIOPデモには、LEDのGPIOピンを変更する以外にも、ボード固有の設定がいくつか必要になるのではないかと考えています。 質問 MIMXRT1180 EVK SDKのサンプルプロジェクトはRIOP RT1189ボード上で直接使用できますか? もしそうでなければ、RIPボード上でSDKの例を動作させるために、どんなボード固有の変更(クロック設定、メモリ設定、FlexSPI、リンカースクリプト、スタートアップコードなど)が必要ですか? デバッグの問題 また、MCU-Linkを使ってデモアプリケーションのデバッグも試みましたが、フラッシュ初期化中にデバッガが以下のエラーで失敗しました。 SPI上でSVDP JEDEX ID MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfxを使ってv.2外部フラッシュデバイスを検査しました 画像『iMXRT1180_SFDP_FlexSPI1_A_QSPI 2025年6月26日 18:32:16』 フラッシュドライバーの開MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfx VECTRESETが要求されましたが、ARMv8-M CPUではサポートされていません。代わりにソフトリセットを使用してください。 フラッシュドライバを動かすためのソフトリセット ドライバV.2の動的起動失敗 - ドライバのInitがフラッシュパラメータを提供しませんでした Flash ドライバ V.2の起動失敗 - rc Ef(55): 動的フラッシュドライバの起動がフラッシュパラメータを提供できませんでした。 終了(0x0、0x0、0x0)ステータス0x40 - ドライバーがinit失敗を報告 - EXTSPIJドライバーrc 20107(0x4E8B) チップ初期化失敗 - Ef(55): 動的フラッシュドライバー起動時にフラッシュパラメータが提供されませんでした。 フラッシュドライバーの初期化に失敗MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfx このエラーは、RT1180 EVKフラッシュドライバーがRIOP RT1189ボードで使用されている外部フラッシュと互換性がないことを示唆しているのでしょうか?それともデバッグのために追加のフラッシュ構成が必要でしょうか? 何かご助言やご提案があれば、大変ありがたく思います。 ご回答をお待ちしています。 Re: Unable to Run RT1180 EVK SDK Examples on RIOP RT1189 Board こんにちは、 @Pavankumar1 さん。 リモートI/Oプラットフォーム(RIOP)は、EtherCAT®、EtherNet/IP™、PROFINET® RTなどのインダストリアル通信プロトコルをサポートする本番対応プラットフォームとして設計されています。 RIOP RT1189ボードのハードウェア構成はRT1180-EVKとは異なり、RT1180-EVK用に開発された例はRIOPハードウェア上で直接動作できません。RT1180-EVKをRIOP RT1189に移植するには、異なるハードウェア接続やペリフェラルに適応させるための追加開発が必要です。そのため、RIOP RT1189ボード専用に提供されているサンプルから始めることをお勧めします。 まずは『 リモートI/Oプラットフォームの入門ガイド(RIOP)』を確認することをお勧めします。これはプラットフォームアーキテクチャの概要と能力の実演です。 インダストリアル通信プロトコルを使わずにRIOPハードウェアを評価することが目的であれば、以下の例を参照できます: https://github.com/nxp-appcodehub/rd-riop-demo/tree/main さらに、サポートされているインダストリアルプロトコル向けのいくつかの例のアプリケーションも用意されています。対応するユーザーガイドには、 MCUXpresso for VS Code 拡張機能へのプロジェクトのダウンロード、インストール、インポート方法の説明が含まれています。このユーザーガイドについてさらに質問があれば、遠慮なくお知らせください。これらのガイドは、下の画像に示すように ドキュメント セクションでご覧いただけます。 これらの例に興味がある場合は、以下のリンクが役立つかもしれません。 https://github.com/nxp-appcodehub/rd-riop より良く**サポート**するために、ご希望の**アプリケーション**についてもう少し詳しく教えていただけますか?具体的には、なぜRT1180-EVKの例をRIOP RT1189プラットフォームに移植したいのか、またどのような機能を実装したいのかを明確にしていただけますか? BR ハビブ Re: Unable to Run RT1180 EVK SDK Examples on RIOP RT1189 Board こんにちは、 @Habib_MS さん。 ご返信よろしくお願いします。 以下のリンクで入手可能なRIOPデモアプリケーションを探索し、FreeMASTERアプリケーションでテストしました。 https://github.com/nxp-appcodehub/rd-riop-demo/tree/main シリアルダウンロードモードでセキュアプロビジョニングツールを使用してプログラムすると、デモは正しく動作します。しかし、MCUXpresso for VS CodeとMCU-Linkを使ってデモプロジェクトのデバッグができません。デバッグ中に、以下のエラーが発生しました。 RIOP RT1189ボードでデバッグを有効にするために追加で必要な手順があれば教えていただけますか?デフォルトのRT1180 EVK構成の代わりに使うべき特定のフラッシュドライバーやデバッグ設定はありますか? 私の目的は、RIOPボードで利用可能なアナログフロントエンド(AFE)モジュールのアプリケーションを探求・開発することです。そのためには、ファームウェアの構築、デバッグ、および修正ができる必要があります。 以下の点についてアドバイスいただけますか? 1. RIOP RT1189ボード専用に新しいMCUXpressoプロジェクトを一から作成し、アナログフロントエンドモジュールを構成することは可能ですか? 2. 私のアプリケーションの出発点として使える、例えばLEDブリンキーの例のような基本的な例プロジェクトはありますか? 3.そのような例がない場合、RIOP RT1189プラットフォーム上でカスタムアプリケーションを開発する際に推奨されるアプローチは何でしょうか? どんなガイダンスやドキュメントでも大変ありがたいです。 再開まで今しばらくお待ちください。 よろしくお願いします、 パヴァンクマールAG
記事全体を表示
Add a library I have just migrated from CodeWarrior and also have just installed MCUX on my new iMAC. I am working on a new project that includes  IR remote control and I would like to use the IRemote library (from GitHub).  I have downloaded the library file But I cannot add it to SDK_2.x_LPCXpresso824MAX (which is the development board I am using). I followed the instructions in the document "How to create and use a static library", but the instructions and screen shots appear to be from a much earlier version than mine. Does anyone have an "idiot guide" that will solve my problem? Re: Add a library Hello, What type of file do you have for the library? The .a extension or .h? The steps mentioned in Chapter 2 "adding user static library in user application" Page 5 from How to create and use static library in MCUXpresso IDE still apply for newer version of MCUXpresso IDE, the windows shown in the guide are the same in recent version of MCUXpresso. Do you have an issue with a step? Also could you help confirm which version are you using? For the SDK; I see you wrote "SDK_2.x_" could you confirm which older version are you using? You could update to use the recent SDK version 26.06, you can download it from SDK Builder Best Regards, Luis
記事全体を表示
IWTL about in-vehicle network communication I'd love to learn about in-vehicle communication (CAN, LIN, FlexRay, etc) and ECUs and things. Are there any resources that can teach me this? I've looked into MIT OCW and there doesn't seem to be anything that can help there. Switch Re: IWTL about in-vehicle network communication Hello, You can start by looking at this thread: https://community.nxp.com/t5/In-Vehicle-Networking/Where-do-I-learn-about-in-vehicle-networking/m-p/2374280/emcs_t/S2h8ZW1haWx8dG9waWNfc3Vic2NyaXB0aW9ufE1QVVZKSzJHVUlaRUxPfDIzNzQyODB8U1VCU0NSSVBUSU9OU3xoSw#M194 But personally I will use AI for learning sources as it can tailor the learning according your needs. Best regards, Peter
記事全体を表示
CSI演示问题 您好, 这是来自 Quectel FAE 团队的 Bryan。 我们计划为9月份的NXP贸易展准备一些与CSI相关的演示。您能否提供一些示例演示? 例如,我注意到你们有类似运动检测的例子——我想知道如何分析和处理我们板上捕获的 CSI 数据。 我们有 rw610 和 rw612 我的邮箱:[email protected] Re: CSI demo question 你好, @BryanNiu RW610 和 RW612 都支持 CSI。 我们在默认 SDK 版本中已经有了演示:wifi_cli 示例。 wifi_cli 应用程序用于配置 CSI 的生成和收集。该应用程序已包含在 SDK 版本中。要生成 CSI 数据,请将 wi-fi_cli 应用程序刷写到 Wi-Fi 设备上,然后运行以下命令: wlan-set-csi-param-header wlan-set-csi-filter wlan-csi-cfg wlan-auto-null-tx 详情请参阅: AN14281:FreeRTOS 上的通道状态信息 (CSI) | 恩智浦半导体 如果您对此案还有其他疑问,请告知;如果没有,请随时将我的回答标记为本帖的解决方案。 顺祝商祺! Christine。
記事全体を表示
How to enable the external U.FL antenna on FRDM-RW612 EVK Hi NXP Team, I'm using the FRDM-RW612 EVK with the wifi_cli example from the SDK. The Wi-Fi firmware loaded is rw61x_sb_wifi_a2.bin. I have connected a Molex 1461539050 external antenna to the UFL connector (J11) on the EVK. However, I do not observe any improvement in the RSSI compared to the onboard PCB antenna. In some cases, the RSSI is even slightly lower. From the FRDM-RW612 schematics and user guide, I understand that the RF switch (U16 - RTC7608U) selects between the onboard PCB antenna and the external UFL connector and that RF_CNTL_3 is the control signal for this switch: RF_CNTL_3 = 0 -> PCB antenna (default) RF_CNTL_3 = 1 -> External UFL antenna How to control RF_CNTL_3 ? Is RF_CNTL_3 driven automatically by the Wi-Fi firmware ? If yes what is its default value ? How to modify that value ? Is any hardware or firmware configuration required to enable the external antenna on the EVK? Any guidance or example code would be greatly helpful. Thank you. Re: How to enable the external U.FL antenna on FRDM-RW612 EVK Hi, Let me check this. Regards, Daniel. Re: How to enable the external U.FL antenna on FRDM-RW612 EVK Hi @DanielRuvalcaba , were you able to check this, please let me know if you have any updates regarding this. Thanks & Regards, Prathyush Re: How to enable the external U.FL antenna on FRDM-RW612 EVK Hi, I've sent you a private message. Regards, Daniel. Re: How to enable the external U.FL antenna on FRDM-RW612 EVK Hi @DanielRuvalcaba I also would like to switch antenna to UFL connector (J11) on FRDM-RW612. Could you please share information how to do it? Are we switching antenna through Front-end module (FEM) settings? Regards Marcin
記事全体を表示
如何在 FRDM-RW612 EVK 上启用外部 U.FL 天线 您好,NXP团队: 我正在使用 FRDM-RW612 EVK 和 SDK 中的 wifi_cli 示例。加载的 Wi-Fi 固件是 rw61x_sb_wifi_a2.bin。 我已将 Molex 1461539050 外置天线连接到 EVK 上的 UFL 连接器 (J11)。但是,与板载PCB天线相比,我没有观察到RSSI有任何改善。在某些情况下,RSSI 甚至会略低一些。 根据 FRDM-RW612 原理图和用户指南,我了解到射频开关 (U16 - RTC7608U) 用于在板载 PCB 天线和外部 UFL 连接器之间进行选择,而 RF_CNTL_3 是该开关的控制信号: RF_CNTL_3 = 0 -> PCB 天线(默认) RF_CNTL_3 = 1 -> 外部 UFL 天线 如何控制 RF_CNTL_3? RF_CNTL_3 是否由 Wi-Fi 固件自动驱动?如果是,它的默认值是多少?如何修改该值? 启用 EVK 的外置天线是否需要任何硬件或固件配置? 任何指导或示例代码都将不胜感激。 谢谢! Re: How to enable the external U.FL antenna on FRDM-RW612 EVK 您好, 让我查一下。 问候, 丹尼尔。 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK 您好, 我已给你发送私信。 问候, 丹尼尔。 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK @DanielRuvalcaba你好,请问你是否已经核实过此事?如果有任何更新,请告知。 谢谢,此致敬礼! 普拉蒂尤什 Re: How to enable the external U.FL antenna on FRDM-RW612 EVK 嗨@DanielRuvalcaba 我还想将天线切换到 FRDM-RW612 上的 UFL 连接器 (J11)。 请问您能分享一下具体操作方法吗? 我们是通过前端模块(FEM)设置来切换天线吗? 问候 马尔钦
記事全体を表示
关于车载网络通信的IWTL 我很想学习车载通信(CAN、LIN、FlexRay 等)和 ECU 等相关知识。 有什么资源可以教我这个吗?我查阅了麻省理工学院开放课程网站(MIT OCW),但似乎那里没有什么能帮到我的。 开关 Re: IWTL about in-vehicle network communication 你好, 你可以先看看这个帖子: https://community.nxp.com/t5/In-Vehicle-Networking/Where-do-I-learn-about-in-vehicle-networking/mp/2374280/emcs_t/S2h8ZW1haWx8dG9waWNfc3Vic2NyaXB0aW9ufE1QVVZKSzJHVUlaRUxPfDIzNzQyODB8U1VCU0NSSVBUSU9OU3xoSw#M194 但我个人会使用人工智能作为学习资源,因为它可以根据你的需求定制学习内容。 顺祝商祺! Peter
記事全体を表示
S32K148 FlexCAN 仅输出 SOF 脉冲,然后进入总线关闭状态 我用S32DS开发了这个程序。当尝试发送 CAN 帧时,TX 引脚上只会输出一个短的低电平脉冲,后续的 ID 和数据位会被截断,因此无法发送完整的帧。USB-CAN 分析仪未收到任何数据,FlexCAN 控制器直接进入总线关闭状态。 我已经检查了时钟配置和寄存器值,并测试了不同的 CAN 通道,但问题仍然没有解决。我想找出哪个配置参数设置错误。感谢您的帮助。 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 嗨,朱利安, 感谢你的回复。我想更正并补充我之前匆忙写成的消息中的一些重要细节。 主板:这是第三方主板(不是 NXP EVB),型号为 S32K148_REV2_Q144。值得注意的是:我发现卖家提供的原理图存在错误(标注的收发器位置与实际 PCB 丝印不符),因此该电路板的参考设计文档可能并不完全可靠。 官方 CAN 示例:我尝试构建 Can_example_S32K148,但遇到了与 CAN 本身无关的环境问题(缺少工具链/包含路径,最终 Port_Ci_Port_Ip.h 和 Port_Ci_Port_Ip_Cfg.h 之间出现版本不匹配错误——“不同的供应商 ID”/“AutoSar 版本号不同”)。这看起来像是 RTD 包版本与我的项目不匹配,而不是 IDE 版本问题。我会尝试解决这个问题,但我认为这与硬件问题的核心无关。 新证据(来自您已审阅过的我自己的项目):自从我上次留言以来,我使用逻辑分析仪进行了更深入的验证: MB8 内容 100% 正确— 直接从 CDD_CanTransmit() 之后的寄存器读取:CS=0x0C080000 (CODE=0xC 待定,DLC=8),ID=0x00400304 (>>18 = 0x10,与配置匹配),DATA=0x01020304/0x05060708 (与我的 8 字节有效载荷完全匹配)。 引脚上的 TX 信号也正确——同时探测 PTE5 和收发器的 TXD 输入(200MHz 逻辑分析仪),两个波形相同,证实 PCB 走线良好。 但传输在大约 8-9 位转换后中止(大致为 SOF + 几个仲裁位),控制器随后进入总线关闭状态(ESR1 确认 FLTCONF=11,TXERRCNT 每次尝试递增)。 即使正确连接了 USB-CAN 分析仪并启用了 120Ω 终端(总线未浮空), CANH/CANL 也显示为零活动。作为对照测试,我在另一块已知可正常工作的 STM32 板上运行了相同的设置(浮空与终端),终端后 CANH 显示出了正确的转换。在我的 S32K148 板上,在相同的端接条件下,CANH/CANL 保持完全平坦。 在 CAN1 上也出现了同样的结果(不同的引脚/收发器)。 由于 MCU 端的 TXD 信号在收发器输入端之前均已确认正常,但即使正确端接,CANH/CANL 信号也始终没有响应,因此我怀疑是收发器输出级(或两个通道共用的某个部分,例如……)出现了问题。电源瞬态行为——我只能用逻辑分析仪检查,无法用示波器检查。 问题: “TXD 在收发器输入端正确,但 CANH/CANL 在正确端接下完全平坦”是否更强烈地表明收发器硬件故障,还是存在其他常见的板级问题(使能/待机电路、电源去耦)也可能导致这种症状? 当总线上没有实际活动时,FlexCAN 是否应该在发送完前几个仲裁位后中止(而不是完成整个帧并在 ACK 时失败)?我想确认一下我对位监控机制的理解是否正确。 对于示例项目中的 RTD 版本不匹配问题——是否有办法检查哪个 RTD 版本与给定的 S32 配置工具版本匹配,以便我可以获取匹配的示例包? 再次感谢您的帮助。 此致敬礼,艾普丽尔 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 嗨,朱利安, 我非常惊讶,也很感谢您回复我的问题。   我使用的是自己设计的硬件板;只有电源电路与官方 EVB 原理图不同,而其余电路与参考设计一致。 我测试了官方的 CAN 示例项目。我只配置了 CAN0 引脚,而没有启用和配置 MCAL 层中的 PORT 模块,但项目一直编译失败。   具体的编译错误是: “f ../board/Port_Ci_Port_Ip_Cfg.h:47:10: 致命错误: Port_Ci_Port_Ip_Types.h: 没有该文件或目录”。   我的自定义项目文件中已有此头文件,但是导入此官方示例项目后,代码生成过程中并未自动生成此头文件。 缺少头文件错误是否可能是由于 IDE 软件版本不匹配造成的?目前我正在使用S32DS 为 S32 平台进行开发,现在我正在下载S32DS for ARM 2.2.2来切换开发环境。 期待您的指导。   顺祝商祺!   四月 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 你好@April , 从你的项目来看,配置和流程似乎都是正确的。请问您使用的是恩智浦半导体的S32K148EVB芯片,还是您自己设计的芯片? 您是否尝试过测试 RTD 中包含的 Can_example_S32K148 项目?您可以简单地添加 CAN0 引脚并禁用环回模式以启用 Tx/Rx 并测试该程序。 最后,您是否确认两个节点(S32K148 和 CAN 分析仪)都设置为相同的位时序和协议配置(CAN 与 CAN FD)?您可以使用以下工具来计算值: MPC5xxx/S32Kxx/LPCxxxx:CAN / CAN FD 位定时计算。 如果您使用的是自定义设计,您可以参考S32K148 EVB 的原理图和S32K1xx 硬件设计指南,了解 CAN 接口设计和建议。 此致, 朱利安 Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff 你好@April , 1. 是的,这表明是收发器故障,而不是模块配置问题。能否确认一下您的定制设计中使用的是哪种收发器? 我建议检查 STB、EN、S、RS、WAKE、INH 或类似引脚与实际安装的收发器是否匹配。 S32K148 EVB 使用UJA1132HW ,但是,如果您使用的是TJA1043之类的芯片,则必须将其配置为正常模式( STB_N = 高EN = 高)。 2. 是的,如果收发器实际上没有驱动总线,那么在几个仲裁位之后提前中止是合理的。 3. 通常情况下,“不同的供应商 ID”/“AutoSAR 版本号不同”错误会在导入项目并尝试使用不同的 RTD / S32 配置工具版本更新配置时出现;但是,如果您只是从“文件 -> 新建 -> 从示例创建 S32DS 项目”导入示例,则应该不会有任何兼容性问题: 从您分享的项目来看,您使用的是 S32K1 RTD 3.0.0。然而,当我导入 QLP04 项目时,从属性中可以看到配置的是 GCC 11.4: 根据 RTD 版本说明,3.0.0QLP04 仅支持 NXP GCC 10.2: 我不确定你是如何导入和编译这个项目的,但请确保你至少安装了 S32DS 3.6.4 版本。仅安装了一个RTD软件包。S32DS不支持同时安装多个RTD版本。 此致, 朱利安
記事全体を表示
S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff I developed the program in S32DS. When trying to transmit CAN frames, only a short low-level pulse  is output on the TX pin, and the subsequent ID and data bits are truncated, so complete frames cannot be sent. No data is received by the USB-CAN analyzer, and the FlexCAN controller directly enters the bus-off state. I have checked clock configuration and register values, and tested different CAN channels, but the problem remains unsolved. I want to figure out which configuration parameter is set incorrectly. Thanks for your help. Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hi Julián, Thank you for your reply. I'd like to correct and add some important details to my earlier message, which was written in a hurry. Board: This is a third-party board (not an NXP EVB), model S32K148_REV2_Q144. Worth noting: I found errors in the seller's schematic (labeled transceiver position didn't match the actual PCB silkscreen), so the reference design documentation for this board may not be fully reliable. Official CAN example: I did try building Can_example_S32K148, but hit environment issues unrelated to CAN itself (missing toolchain/include paths, and finally a version mismatch error between Port_Ci_Port_Ip.h and Port_Ci_Port_Ip_Cfg.h — "different vendor ids"/"AutoSar Version Numbers are different"). This looks like an RTD package version mismatch with my own project, not an IDE version issue. I'll try to resolve it, but I don't think it's central to the hardware problem. New evidence (from my own project you already reviewed): I've done deeper verification with a logic analyzer since my last message: MB8 content is 100% correct — read directly from registers right after CDD_CanTransmit(): CS=0x0C080000 (CODE=0xC pending, DLC=8), ID=0x00400304 (>>18 = 0x10, matches config), DATA=0x01020304/0x05060708 (matches my 8-byte payload exactly). TX signal at the pin is correct too — probing PTE5 and the transceiver's TXD input simultaneously (200MHz logic analyzer), the two waveforms are identical, confirming the PCB trace is fine. But transmission aborts after only ~8-9 bit transitions (roughly SOF + a few arbitration bits), and the controller enters Bus-Off shortly after (ESR1 confirms FLTCONF=11, TXERRCNT increments each attempt). CANH/CANL show zero activity, even with the USB-CAN analyzer properly connected and 120Ω termination enabled (bus not floating). As a control test, I ran the same setup (floating vs. terminated) on a different, known-working STM32 board — CANH showed proper transitions once terminated. On my S32K148 board under identical terminated conditions, CANH/CANL remain completely flat. Same result on CAN1 (different pins/transceiver). Since MCU-side TXD is confirmed correct up to the transceiver input, but CANH/CANL never respond even with proper termination, I suspect the transceiver output stage (or something shared between both channels, e.g. supply transient behavior — I haven't been able to check this with a scope, only a logic analyzer). Questions: Does "TXD correct at transceiver input, but CANH/CANL completely flat under proper termination" more strongly suggest a transceiver hardware fault, or are there other common board-level issues (enable/standby circuit, supply decoupling) that could cause this exact symptom? Is it expected for FlexCAN to abort after only the first few arbitration bits (rather than completing the full frame and failing at the ACK slot) when there's no real bus activity? Want to confirm my understanding of the bit-monitoring mechanism. For the RTD version mismatch in the example project — is there a way to check which RTD version matches a given S32 Configuration Tool release, so I can get a matching example package? Thanks again for your help. Best regards, April Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hi Julián, I’m really surprised and thankful for your reply to my question.   I am using a self-designed hardware board; only the power supply circuit differs from the official EVB schematic, while the rest of the circuits are consistent with the reference design. I have tested the official CAN example project. I only configured CAN0 pins without enabling and configuring the PORT module inside the MCAL layer, and the project keeps failing to compile repeatedly.   The specific compile error is: " f../board/Port_Ci_Port_Ip_Cfg.h:47:10: fatal error: Port_Ci_Port_Ip_Types.h: No such file or directory".   I have this header file available in my self-configured project files, yet after importing this official example project, this header file is not generated automatically during code generation. Could this missing header file error be caused by mismatched IDE software versions? At present I’m developing on S32DS for S32 Platform, and I am downloading S32DS for ARM 2.2.2 to switch the development environment. Looking forward to your guidance.   Best regards,   April Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hello @April, From your project, configuration and routine seem to be correct. Could you please share if you are using an S32K148EVB from NXP, or if this is a custom design? Have you tried testing the Can_example_S32K148 project included within the RTD? You can simply add the CAN0 pins and disable loop back mode to enable Tx/Rx and test the routine.  Lastly, have you confirmed that both nodes (S32K148 and CAN analyzer) are set to the same bit timing and protocol configuration (CAN vs CAN FD)? You can use the following tool to calculate the values: MPC5xxx/S32Kxx/LPCxxxx: CAN / CAN FD bit timing calculation. If you are using a custom design, you can refer to the S32K148 EVB's schematic and Hardware Design Guidelines for S32K1xx for the CAN interface design and recommendations. Best regards, Julián Re: S32K148 FlexCAN Only Output SOF Pulse then Enter BusOff Hello @April, 1. Yes, this points to a transceiver fault, rather than module configuration. Can you check which transceiver is being used in your custom design? I'd recommend checking STB, EN, S, RS, WAKE, INH, or similar pins against the actual mounted transceiver. S32K148 EVB uses a UJA1132HW, however, if you are using something like a TJA1043, you must configure it to Normal mode (STB_N = high EN = high). 2.  Yes, early abort after a few arbitration bits is plausible if the transceiver is not actually driving the bus. 3. Usually, the "different vendor ids"/ "AutoSar Version Numbers are different" errors show up when importing a project, and trying to update the configuration with a different RTD / S32 Config Tool version, however, if you simply imported the example from "File -> New -> S32DS Project From Example", there should not be any compatibility issues: From the project you've shared, I can see you are using S32K1 RTD 3.0.0 QLP04, however, when I imported the project, I can see from properties that GCC 11.4 is configured: From RTD release notes, 3.0.0 QLP04 only supports NXP GCC 10.2: I'm not sure how you imported and compiled the project, but please make sure you have at least S32DS 3.6.4, and only one RTD package installed. S32DS does not support multiple RTD versions installed simultaneously. Best regards, Julián
記事全体を表示
CSI demo question Hi, This is Bryan form Quectel FAE team. We are planning to prepare some CSI-related demos for the NXP trade show in September. Could you provide some assistance with demo examples? For instance, I noticed you have examples similar to motion detection — I would like to know how to analyze and work with the CSI data captured on our board.  We have rw610 && rw612 my email : [email protected] Re: CSI demo question Hi, @BryanNiu  By the way, to download our default SDK, you can just directly go to below link: Select Board | MCUXpresso SDK Builder Input and choose FRDM-RW612, then download the latest: SDK 26.06.00. Best regards, Christine. Re: CSI demo question Hi, @BryanNiu  For RW610 and RW612, both of them supports CSI. We already have demo in the default SDK release: wifi_cli example. The wifi_cli application is used to configure CSI generation and collection. The application is included in the SDK release. To generate CSI data, flash wi-fi_cli application onto the Wi-Fi device and run the following commands: wlan-set-csi-param-header wlan-set-csi-filter wlan-csi-cfg wlan-auto-null-tx For the details, you can refer to: AN14281: Channel State Information (CSI) on FreeRTOS | NXP Semiconductors Please let me know whether still have any other concerns on this case, if no, please do not hesitate to mark my answer as a solution for this thread. Best regards, Christine.
記事全体を表示
S32K comparator tolerance/offset we are having some test on the comparator of S32K116: we apply an input voltage(238mV) to INN (or INP), use bandgap as reference, then we increase VOSEL from 0 to 255 and monitor when the comparator output changed. Somehow, we see different tolerance/offset on MCU2 when the connection of input voltage and bandgap is swapped.  (Details shown in Test1 and Test2) 1) Is this some kind of known feature like VAIO or something else? 2) For this tolerance/offset, is it stable and can we eliminate this by calibration? (like record the trigger VOSEL at the target voltage) Test1: Input Voltage on V-, Bandgap on V+, Low Speed Mode Test2: Input Voltage on V+, Bandgap on V-, Low Speed Mode Re: S32K comparator tolerance/offset 1) Input Pin CMP0_IN is always set to channel 0. (PIN26, PTA0) Yes, input voltage still being input through the same CMP0_IN Pin26, PTA0. 2) Bandgap The feature I want to figure out is not the difference between two MCU.  It is this different tolerance/offset from the same MCU when INN and INP is swapped. I think the bandgap should not change during this swapped.  (The data of MCU1 here is just use as reference) 3) VDD/VDDA: The two MCU are using same +3.3V network (LDO within 1.25% tolerance).  I am fully understanding there will be difference between MCUs bandgap, but, again, it is the difference during swapped I am checking. 4) test method The test data above is not increasing input voltage, it is using fixed input voltage, and increasing VOSEL. (For decreasing VOSEL, i have not test yet, will check this later.) As for increasing/decreasing input voltage with fixed VOSEL, there is similar -9mV.   5) Hysteresis I do have test data for hysteresis in low-speed mode: Test data here is fixing input voltage and increase VOSEL:   6) MCU photos you can refer to attached photo "MCU1.PNG" and "MCU2.PNG" Solder mask is  FS32K11-6LFMFM-ON96V-S12YM16 Re: S32K comparator tolerance/offset Hi Sid_Zhou, Which CMP0_IN pin are you connecting the input voltage to? When swapping INN and INP, is the input voltage still being input through the same CMP0_IN pin? Also, the BandGap voltage range is between 0.97-1.03V. Have you considered temporarily ruling out issues caused by different BandGap voltages on the two MCUs? For example, could you use a different CMP0_IN pin to input a more accurate external voltage reference? Have you checked whether the VDD/VDDA voltages of the two S32K1s are the same? Were OFFSET=1 and HYSTCTR=0 confirmed during debugging? I noticed you increased the input voltage and recorded VOSEL. Have you tested decreasing the input voltage and recording VOSEL? Also, check if the Analog comparator hysteresis is affected, although I see you configured HYSTCTR=0. Take two S32K116 photos and tell me the MCU mask. Best Regards, Robin Re: S32K comparator tolerance/offset Thank you for your detailed explanation. I now understand that you are concerned about the VAIO (Analog Input Offset Voltage) parameter in the S32K1 Datasheet. Internally, I saw the AE team's explanation: The AIO offset is the offset of the comparator itself. the offset between INP and INN. The INL error includes the DNL error since it is an integral over the DNL. The error is then |V_AIO| + |INL| Based on my understanding, directly using two analog voltages from an external signal source to input INP and INN respectively to test VAIO should be more intuitive than using bandgap voltage divider.  Regarding your question:  for the same MCU, VAIO is not a random value that changes arbitrarily from moment to moment , but it can drift with operating conditions, especially temperature. The VAIO value in the datasheet should be understood as a guaranteed/worst-case limit over the full temperature range. When designing the threshold, do not treat VAIO as negligible or as a fixed calibrated-out value . Keep margin based on the full-temperature worst-case |VAIO| , plus the DAC/INL error. I also checked your previous discussion on this: S32K116 comparator tolerance. It seems that CMP's accuracy doesn't meet your needs. Have you considered the feature described in section "44.5.5 Automatic compare function" of S32K1XXRM Rev14.2? "Table 41. 12-bit ADC characteristics (2.7 V to 3 V)" in S32K1 DataSheet Rev15 shows a maximum TUE of ±8 LSB. This appears to be more accurate than CMP. Re: S32K comparator tolerance/offset Thanks for your detailed explanation. I noted that the ADC may have better accuracy in our application. But somehow, we have requirements for using CMP as safety monitor from high level architecture and i am not sure if this can be changed to ADC.
記事全体を表示