技術ガイダンスのリクエスト — S32K342 スタートアップ自己テスト (LBIST/MBIST/SCST/Lockstep/FCCU) 設定 NXP技術サポートチームへ、 このメッセージがあなたに届く頃には、お元気でいらっしゃることを願っています。現在、S32K342マイクロコントローラを基にした機能安全アプリケーションを開発しており、起動時の自己テスト設定について技術的なご指導をお願いしたいです。 検証。 開発環境: - ターゲットデバイス:S32K342(パッケージ:hdqfp100、100ピン) - EB トレソス スタジオ:32.1.4 - リアルタイム・ドライバ (RTD): SW32K3_S32M27x_RTD_R21-11_5.0.0 (TS_T40D34M50I0R0) - セーフティ ペリフェラル ドライバ (SPD): SW32K3_SPD_1.0.5_D2503 (TS_T40D34M10I5R0) - IDE: S32 Design Studio 3.6.0 バックグラウンド: 現在取り組んでいるプロジェクトは、元々はS32K344向けに作成されたもので、後にS32K342に移植されました。移行作業中に、以下の項目を手動で修正しました。 1. リソースモジュール:ResourceSubderivativeをResourceSubderivativeをs32k344_mapbga257からs32k342_hdqfp100に変更; 2. プロジェクト選好におけるECUId:S32K344からS32K342に変更; 3. MPUメモリマッピング(プラットフォームモジュール):プログラムフラッシュサイズを4MBから2MBに調整; 4. FCCU構成(eMcemモジュール):CM7_1に関連するDCMフォールトエントリ(ITCM/D0TCM/D1TCMマルチビットエラー)を削除しました。S32K342はシングルコアデバイスであるためです。 5. MCUモジュール:S32K342上で利用できないペリフェラルインスタンス(例:SXOSC、EMIOS_2、ADC_2、FlexCAN_4/5、LPUART_4–15、LPSPI_4/5、LPCMP_2)を除去します。 これらの修正にもかかわらず、EB tresosは依然として多数の検証エラーを報告している。さらに、SPD 1.0.5のデモパッケージ(S32_SPD_Demo)は、S32K344、S32K358、S32K388、S32K396のテンプレートプロジェクトのみを提供していることに気づきました — そこにあります 公式のS32K342テンプレートプロジェクトではなく、EBの新しいプロジェクトウィザードは、S32K342を選択していても誤ってリソースモジュールにs32k358_mapbga289を割り当てます。 質問: 1. SPD 1.0.5における公式なS32K342サポート Bist_s32k342_hdqfp100.epd を見つけました。SPDプラグイン内にeMcem_s32k342_hdqfp100.epdとSafetyBase_s32k342_hdqfp100.epdが存在することから、S32K342がサポートされていることが示唆されます。SPD 1.0.5が公式にS32K342をサポートしているか確認していただけますか?また、 S32K342 SPDプロジェクトを作成するための推奨される(公式な)手順やテンプレートはありますか? 2. スタートアップの自己テストフローとS32K342のタイミング S32K342はデュアルコアのロックステップS32K344とは異なり、単一のCortex-M7コアなので、推奨される起動手順を教えていただけますか? - LBIST/MBISTをトリガーするのはHSE_BファームウェアかアプリケーションレベルのBistモジュールか? - 推奨される順序(例:LBIST →MBIST →RAM 初期化→Mcu_Init)? - S32K342上の256KB SRAMの典型的なMBISTカバレッジと起動時の予算は? 3. FCCUの故障マッピングの違い(S32K344対S32K342) どのNCF[0]–NCF[7]DCMフォルト信号がS32K344とS32K342で異なるのでしょうか?特に: - CM7_1に関連するDCMの故障を削除したのは正しかったか? - EMAC_FCCU_ERR、AXBS_FCCU_ALARM、PERIPH_AXBS_ALARMなどの信号はS32K342上でまだ有効ですか? 4. ロックステップ構成と確認 S32K342 Cortex-M7はDCLS(デュアルコアロックステップ)モードで動作しますか?もしそうなら、実行時にLockstepが有効であることをどう確認すればよいのでしょうか?また、RCCUのミスマッチエラーはどのようにしてFCCUにマッピングされるのでしょうか? 5. SCST(ソフトウェアコアセルフテスト)サポート SPD 1.0.5はSCSTライブラリを提供していますか?それともサードパーティ製のソリューション(例:Hitex/Suresoft)が必要ですか?NXPが推奨するS32K342向けのSCSTテストカバレッジのアプローチは何ですか？ 上記点に関するご助言をいただければ大変ありがたく存じます。追加のプロジェクトファイルや設定情報が必要な場合はお知らせください。速やかに提供いたします。 お時間をいただき、サポートいただきまして、本当にありがとうございます。 よろしくお願いいたします。 ウディディ Re: Request for Technical Guidance — S32K342 Startup Self-Test (LBIST/MBIST/SCST/Lockstep/FCCU) Conf こんにちは、 @WuDiDi さん。 推奨される方法は、既存のプロジェクトを移植するのではなく、S32K342専用の新しいプロジェクトを作成することです。 ターゲット導関数は、Resourceモジュール内でデフォルトのS32K358からS32K342に変更できます。 1. はい、SPD 1.0.5はS32K342をサポートしています。詳細については、SPD 1.0.5のリリースノートを参照してください。 2. S32K342もS32K344と同様にLSにCM7_0-CM7_1を持っています。 アプリケーションコードにはMBISTとLBISTの両方を実行するBist_Run()関数を含めるべきです。 詳細および実装に関するガイダンスについては、S32K3_SPD_BIST_UM.pdfもご参照ください。 実行時間については、SPDリリースと一緒にダウンロード可能なSPD品質パッケージを参照してください。 実行時間の測定値は、そのパッケージに含まれるS32K3XX_SAF_BIST_ProfileReport.xlsxファイルに含まれています。 3. この表を参照してください。 https://community.nxp.com/t5/S32K-Knowledge-Base/DOC-S32K3x1-S32K3x2-S32K3x4-eMCEM-DCM-Mapping-v1-0-SPD1-0-5/ta-p/2394707 4. はい、ロックステップが有効で、このレジスタで確認できます: 読み取り専用GPRオン機能リセット19（DCMROF19[29]） 再度、上記の表を参照してください。 5. NXPはS32K3xx向けにSCSTライブラリを提供しています。 https://www.nxp.com/design/design-center/software/functional-safety-software/structural-core-self-test-scst-library:SCST よろしくお願いいたします。 ダニエル

s32k312 configure error When I open the S32K312 project, it shows that it can't generate code. I feel like my SDK is fine, not sure what the reason is. But my friend is ok, he is used 3.6.4 version, i used 3.6.1 Re: s32k312 configure error Spoiler (Highlight to read) this is error log,but i dont find good solution this is error log,but i dont find good solution Re: s32k312 configure error no, i never change s32ds configure, the project is migrated from others, RTD is SW32K3_RTD_4_4_2_0_2_D2211, is same with the project, i open my local project is ok Re: s32k312 configure error Hi @xiaodinghuang  Which RTD version are you currently using? If you hover the mouse pointer over the error message, do you see any more detailed description of the error? Was the project created from scratch in S32DS 3.6.1, imported from an RTD example, or migrated from a different S32DS version? Have there been any recent changes to the project  or your S32DS installation before this issue started occurring? BR, VaneB Re: s32k312 configure error Hi @xiaodinghuang  Thank you for sharing the information. Please note that RTD version 2.0.2 is not officially compatible with S32DS 3.6.x releases. This RTD version was developed and validated specifically for S32DS 3.4, so using it with a newer S32DS version is not recommended. We cannot guarantee correct functionality or behavior, as this combination was not tested or qualified. To avoid potential compatibility issues, we recommend using the RTD version with the S32DS release for which it was originally designed and validated.

Request for Technical Guidance — S32K342 Startup Self-Test (LBIST/MBIST/SCST/Lockstep/FCCU) Configur Dear NXP Technical Support Team, I hope this message finds you well. I am currently developing a functional safety application based on the S32K342 microcontroller and would like to request your technical guidance regarding startup self-test configuration and verification. Development Environment: - Target device: S32K342 (package: hdqfp100, 100-pin) - EB tresos Studio: 32.1.4 - Real-Time Drivers (RTD): SW32K3_S32M27x_RTD_R21-11_5.0.0 (TS_T40D34M50I0R0) - Safety Peripheral Drivers (SPD): SW32K3_SPD_1.0.5_D2503 (TS_T40D34M10I5R0) - IDE: S32 Design Studio 3.6.0 Background: My current project was originally created for the S32K344 and later ported to the S32K342. During the migration, I manually corrected the following items: 1. Resource module: changed ResourceSubderivative from s32k344_mapbga257 to s32k342_hdqfp100; 2. ECUId in project preferences: changed from S32K344 to S32K342; 3. MPU memory mapping (Platform module): adjusted Program Flash size from 4 MB to 2 MB; 4. FCCU configuration (eMcem module): removed CM7_1-related DCM fault entries (ITCM/D0TCM/D1TCM multi-bit errors), since S32K342 is a single-core device; 5. Mcu module: removed peripheral instances that are not available on S32K342 (e.g., SXOSC, EMIOS_2, ADC_2, FlexCAN_4/5, LPUART_4–15,LPSPI_4/5, LPCMP_2). Despite these corrections, EB tresos still reports a number of validation errors. In addition, I noticed that the SPD 1.0.5 demo package (S32_SPD_Demo) only provides template projects for S32K344, S32K358, S32K388, and S32K396 —there is no official S32K342 template project, and the EB new-project wizard incorrectly assigns s32k358_mapbga289 to the Resource module even when S32K342 is selected. Questions: 1. Official S32K342 support in SPD 1.0.5 I found Bist_s32k342_hdqfp100.epd, eMcem_s32k342_hdqfp100.epd, and SafetyBase_s32k342_hdqfp100.epd inside the SPD plugins, which suggests S32K342 is supported. Could you confirm whether SPD 1.0.5 officially supports S32K342, and is there a recommended (official) procedure or template for creating an S32K342 SPD project? 2. Startup self-test flow and timing for S32K342 Since S32K342 has a single Cortex-M7 core (unlike the dual-core lockstep S32K344), could you clarify the recommended startup sequence? - Who triggers LBIST/MBIST —the HSE_B firmware or the application-level Bist module? - What is the recommended order (e.g., LBIST →MBIST →RAM initialization →Mcu_Init)? - What are the typical MBIST coverage and startup-time budget for the 256 KB SRAM on S32K342? 3. FCCU fault mapping differences (S32K344 vs. S32K342) Which NCF[0]–NCF[7]DCM fault signals differ between S32K344 and S32K342? In particular: - Was it correct to remove the CM7_1-related DCM faults? - Are signals such as EMAC_FCCU_ERR, AXBS_FCCU_ALARM, and PERIPH_AXBS_ALARM still valid on S32K342? 4. Lockstep configuration and confirmation Does the S32K342 Cortex-M7 run in DCLS (Dual-Core Lockstep) mode? If so, how can I confirm at runtime that Lockstep is enabled, and how are RCCU mismatch errors mapped to the FCCU? 5. SCST (Software Core Self-Test) support Does SPD 1.0.5 provide an SCST library, or is a third-party solution (e.g., Hitex/Suresoft) required? What is NXP's recommended SCST test coverage approach for S32K342? Your guidance on the above points would be greatly appreciated. If additional project files or configuration details would help, please let me know and I will provide them promptly. Thank you very much for your time and support. Best regards, wudidi Re: Request for Technical Guidance — S32K342 Startup Self-Test (LBIST/MBIST/SCST/Lockstep/FCCU) Conf Hi @WuDiDi, The recommended approach is to create a new project specifically for the S32K342 rather than porting an existing one. The target derivative can be changed in the Resource module from the default S32K358 to the S32K342. 1. Yes, SPD 1.0.5 supports the S32K342. Please refer to the SPD 1.0.5 release notes for details. 2. S32K342 has also CM7_0-CM7_1 in LS like S32K344. The application code should include the Bist_Run() function, which executes both MBIST and LBIST. Please also refer to S32K3_SPD_BIST_UM.pdf for additional details and implementation guidance. Regarding the execution time, please refer to the SPD Quality Package, which can be downloaded together with the SPD release. The execution time measurements are provided in the S32K3XX_SAF_BIST_ProfileReport.xlsx file included in that package. 3. Refer to this table: https://community.nxp.com/t5/S32K-Knowledge-Base/DOC-S32K3x1-S32K3x2-S32K3x4-eMCEM-DCM-Mapping-v1-0-SPD1-0-5/ta-p/2394707 4. Yes, lockstep is enabled, which can be checked in this register: Read-Only GPR On Functional Reset 19 (DCMROF19[29]) Again, refer to the above table. 5. NXP provides SCST library for S32K3xx: https://www.nxp.com/design/design-center/software/functional-safety-software/structural-core-self-test-scst-library:SCST Regards, Daniel

关于现场噪声是否会导致数据篡改的调查 你好，恩智浦。我们目前正在进行一个使用 S32K312 MCU 的项目。 我们写信询问是因为我们在现场遇到了一台有缺陷的设备。在对故障单元进行分析时，我们将正常单元和正常单元的转储文件进行了比较，发现两者在某些特定方面存在差异。 左边的照片是普通的 DUMP 文件，右边的照片是高质量的 DUMP 文件。 故障与暗电流问题有关。通过 Trace32 访问后，我们确认看门狗在控制器睡眠过程中不断触发 RESET。 左图显示的是正常的转储文件，右图显示的是有缺陷的转储文件。 检查 .map 文件时文件问题与 LIN 部分 (Mcal_LIN) 有关。我们的项目不使用 LIN 收发器，并且 LIN 相关功能已被禁用。 我们正在考虑两种可能性： 1. 写入过程中噪声引起的数据篡改 2. 现场噪声引起的CodeFlash篡改 现场静电或电源中断产生的噪声是否有可能导致 CodeFlash 区域被篡改？进入睡眠模式时，Wdg 会进行重置。有什么方法可以确定导致 Wdg 重置的原因吗？ Re: Inquiry regarding whether data tampering can occur due to noise in the field 你好@jeongwoo 。 这是一个 S 记录，类型为 S3，字节数为 0x25。 记录从地址 0x0046D0E0 开始。 数据有效载荷只有 4 个字节不同，地址为 0x0046D0F8：0x11 00 02 00 变为 0x40 78 09 78，S 记录校验和也相应地从 0x89 变为 0x63。 值得注意的是，比特位在两个方向上都发生了翻转——从 1 到 0 和从 0 到 1。 在 NOR 闪存中，位只能从 1 编程到 0；将位从 0 翻转到 1 需要先进行扇区擦除。 因此，0 到 1 的转换不可能是简单的编程操作的结果。 要在不擦除的情况下将位从 0 更改为 1，需要从隔离的浮栅中移除电荷，这既需要能量也需要放电路径。EMI无法提供这项服务。足以使浮栅放电的静电放电几乎肯定会造成更广泛的损害。关于 SEU，我们观察到 4 个独立字节中发生了多次比特翻转。 更可能的解释是，这台有缺陷的机器从一开始就被编程使用了不同的二进制文件，并且自最初的生产编程以来，闪存内容从未改变过。在这种情况下，存储在闪存中的 ECC 校验和将与数据一致，读取闪存时不会报告 ECC 错误。你能确认一下吗？如果内容在编程后损坏，则读取地址 0x0046D0F8 处的闪存时应该会触发 ECC 错误——从 TRACE32 读取时，您是否在该位置看到 ???? 显示？另外，您能阅读一下 DCMROD4[12] 吗？ 关于看门狗重置，你指的是哪个看门狗？可能是 SWT、外部看门狗或 POR_WDOG。 当看门狗未得到服务时，通常会触发 SWT（或外部看门狗）RESET，这是因为程序执行陷入了循环。如果情况确实如此，能否禁用看门狗并将调试器连接到 MCU，以捕获程序执行停止的位置？如果是 POR_WDOG RESET，请读取寄存器 DCMROPP1–DCMROPP4，其中将提供有关 RESET 的更多详细信息。 此致， 丹尼尔 Re: Inquiry regarding whether data tampering can occur due to noise in the field 您好，谢谢您的回复。 换句话说，您的意思是说这 4 字节的差异很可能不是由字段因素造成的吗？我们目前没有原件，因此很难执行您提到的地址读取和寄存器验证。 1.我想了解一下该领域是否有类似的案例。如果是这样，是否涉及多个字节的更改？ 2. 如果在写入过程中写入了因噪声而修改过的固件，您能否具体告诉我，造成写入噪声的原因可能是什么？

KE18F512VLH16 ECC RAM シングルビット訂正 先日@sean_dvorscakさんが投稿された記事（ KE1 ECC RAM シングルビット訂正）に関連して、追加の質問があります。 @Celeste_Liuは答えた。 ->> オプションのスクラブを実装する場合は、アクセスを実際のアクセスサイズやスクラブの粒度に基づいてアライメントし、生の MCM_LMFAR 値に盲目的に合わせないでください。また、アドレスを適切にアラインメントし、アクセスサイズが有効であることを確認しない限り、固定4バイトのアクセスは使わないでください。 MCM_LMFATR[PEFSIZE]を使ってアクセスサイズを判定できますか?もしそうなら、これをMCM_LMFARと組み合わせて読み取り・正解・書き込み操作を実装することは可能でしょうか?例えば、MCM_LMFATR[PEFSIZE]が3'b000で8ビットアクセスを示している場合、MCM_LMFARで示されたアドレスから8ビットの読み込みを行い、同じアドレスに8ビットの書き込みをして誤りを訂正することは可能でしょうか?同様に、MCM_LMFATR[PEFSIZE]が3'b010で32ビットアクセスを示している場合、アライメントを気にせずにMCM_LMFARで示されたアドレスに32ビット書き込みを行うことはできますか?

Inquiry regarding whether data tampering can occur due to noise in the field Hello, NXP. We are currently working on a project using the S32K312 MCU. We are writing to inquire because we encountered a defective unit in the field. During the analysis of the defective unit, we compared the dump files of a normal unit with a good unit and found differences in specific areas between the two. The photo on the left is a normal DUMP file, and the one on the right is a high-quality DUMP file. The failure is related to a dark current issue. When accessed via Trace32, we confirmed that the Watchdog was continuously triggering a reset during the controller's sleep process. The image on the left shows the normal dump file, and the image on the right shows the defective dump file. Upon checking the .map file, the issue is related to the LIN section (Mcal_LIN). Our project does not use a LIN transceiver, and LIN-related functions have been blocked. We are considering two possibilities: 1. Data tampering caused by noise during the writing process 2. CodeFlash tampering caused by noise in the field Is it possible that noise generated in the field due to static electricity or power interruptions could cause the CodeFlash area to be tampered with?A reset by Wdg occurs when entering Sleep mode. Is there a way to identify the cause of this Wdg reset? Re: Inquiry regarding whether data tampering can occur due to noise in the field Hello @jeongwoo. This is an S-record, type S3, with a byte count of 0x25. The record starts at address 0x0046D0E0. Only 4 bytes differ in the data payload, at address 0x0046D0F8: 0x11 00 02 00 changed to 0x40 78 09 78, and the S-record checksum changes accordingly from 0x89 to 0x63. What is notable is that bits are flipped in both directions — from 1 to 0 and from 0 to 1. In NOR flash, bits can only be programmed from 1 to 0; flipping a bit from 0 to 1 requires a sector erase first. So the 0 to 1 transitions cannot be the result of a simple programming operation. To change bits from 0 to 1 without an erase, charge would need to be removed from the isolated floating gates, which requires both energy and a discharge path. EMI cannot provide this. ESD of sufficient energy to discharge a floating gate would almost certainly cause broader damage. Regarding SEU, we observe many bit flips across 4 separate bytes. A more likely explanation is that the defective unit was programmed from day one with a different binary, and the flash content has never changed since initial production programming. In that case the ECC checksums stored in flash would be consistent with the data and no ECC error would be reported when the flash is read. Could you confirm this? If the content was instead corrupted after programming, reading flash at address 0x0046D0F8 should trigger an ECC error — do you see ???? displayed at this location when reading from TRACE32? Additionally, could you read DCMROD4[12]? Regarding the watchdog reset, which watchdog do you mean? It could be the SWT, an external watchdog, or the POR_WDOG. An SWT (or external watchdog) reset is triggered when the watchdog is not serviced, typically because execution is stuck in a loop. If this is the case, could you disable the watchdog and attach the debugger to the MCU to capture where execution is halted? If it is a POR_WDOG reset, please read registers DCMROPP1–DCMROPP4, which will provide more detailed information about it. Regards, Daniel Re: Inquiry regarding whether data tampering can occur due to noise in the field Hello, thank you for your reply. In other words, are you saying that the 4-byte difference is likely not due to field factors? We do not currently have the original parts on hand, so it is difficult to perform the address reading and register verification you mentioned. 1. I would like to inquire if there are any similar cases in the field. If so, was it a case where multiple bytes were changed? 2. If firmware that has been modified due to noise is written during the process, could you tell me specifically what the causes of that writing noise might be?

DDR Configuration on LX2160ARDB - HX430C16FB3_32   We are working with an LX2160ARDB reference board and attempting to use a 32GB DDR4 RAM module on the DDR1 controller. However, in CodeWarrior's DDR Memory Controller Configuration, we couldn't find an option for a 32GB device under DRAM Configuration per Device. Could you please provide guidance on: How to configure the DDR Memory Controller for 32GB RAM on the LX2160ARDB? Steps to validate the 32GB DDR RAM on this platform. Instructions for updating the firmware (if necessary) to support 32GB DDR RAM. Re: DDR Configuration on LX2160ARDB - HX430C16FB3_32 Hi Yiping, We have loaded the RCW file(rcw_2000_700_2900_19_5_2_sd.bin) into SD card and in DDR configuration panel, when Read SPD is done we are getting as "Unsupported raw card revision. Set the CLK to DQS skew values manually."  Re: DDR Configuration on LX2160ARDB - HX430C16FB3_32 To configure 32GB DDR4 RAM on your LX2160ARDB, as CodeWarrior lacks a direct option, you'll need to use the **NXP QorIQ Configuration and Validation Suite (QCVS)**. Obtain your 32GB DIMM's detailed specifications (density, ranks, device width) and input them into QCVS to generate custom DDR controller configuration code. This code must then be **integrated into the U-Boot bootloader** source from the latest Layerscape Software Development Kit (LSDK). After building U-Boot, **flash the updated firmware** to your board. Validate the 32GB RAM by checking U-Boot boot messages and using Linux commands like `free -h` once the system boots. Re: DDR Configuration on LX2160ARDB - HX430C16FB3_32 In DDR configuration panel, please select "Read SPD" and "DIMM" as Configuration mode, then click "Read SPD" to read parameters from SPD and finish the DDR project creating. After creating QCVS DDR project, please check all "Validation stage" and "Operational DDR tests" to to connect to the target board to finish all the validation. Please refer to QCVS DDR Tool user manual  https://www.nxp.com.cn/docs/en/user-guide/QCVS_DDR_User_Guide.pdf No need specific firmware when doing validation with QCVS DDRv tool.

KE18F512VLH16 ECC RAM 单比特纠错 我有一个与@sean_dvorscak前几天的帖子（ KE1 ECC RAM 单比特纠错）相关的后续问题。 @Celeste_Liu回复道： 如果要实现可选的清理功能，请根据实际访问大小或清理粒度来对齐访问，而不是盲目地依赖原始的 MCM_LMFAR 值。此外，除非您已正确对齐地址并确认访问大小有效，否则请勿使用固定的 4 字节访问。 MCM_LMFATR[PEFSIZE] 能否用于确定访问大小？如果可以，能否将其与 MCM_LMFAR 结合使用，以实现读取-正确-写回操作？例如，如果 MCM_LMFATR[PEFSIZE] 为 3'b000，表示 8 位访问，我能否从 MCM_LMFAR 指示的地址执行 8 位读取，然后对同一地址执行 8 位写入以纠正错误？同样地，如果 MCM_LMFATR[PEFSIZE] 为 3'b010，表示 32 位访问，我是否可以对 MCM_LMFAR 指示的地址执行 32 位写入，而无需担心对齐问题？

KE18F512VLH16 ECC RAM Single Bit Correction I have a follow up question related to @sean_dvorscak's post the other day (KE1 ECC RAM Single Bit Corrrection). @Celeste_Liu replied, ->> If implementing an optional scrub, please align the access according to the actual access size or scrub granularity, not blindly to the raw MCM_LMFAR value. Also don't use a fixed 4-byte access unless you first align the address appropriately and confirm the access size is valid. Can MCM_LMFATR[PEFSIZE] be used to determine the access size? If so, can this be used in tandem with MCM_LMFAR to implement a read-correct-writeback operation? For example, if MCM_LMFATR[PEFSIZE] is 3'b000 indicating an 8-bit access, can I perform an 8-bit read from the address indicated by MCM_LMFAR then perform an 8-bit write to the same address to correct the error. Similarly, if MCM_LMFATR[PEFSIZE] is 3'b010 indicating a 32-bit access, can I perform a 32-bit write to the address indicated by MCM_LMFAR without worrying about alignment?

Regression/bug in U-Boot USB ID vs mainline Hello, `commit a5c91319731f ("MLK-25803-2: Update VID/PID")`, in U-Boot lf-6.18.20-2.0.0 branch,  introduces a regression in any user of USB. It forces a hard-coded USB product ID, instead of taking the value from the configuration. This is breaking any board that is using a different value from 0x0151. The issue is happening when using this U-Boot branch with non-NXP boards (using NXP SoC). This value needs to come from the configuration, and not be hard-coded. The following patch fixes the problem, can you apply it to your branch? ``` diff --git a/arch/arm/mach-imx/spl.c b/arch/arm/mach-imx/spl.c index 165cc82d9c72..46e26d138cf9 100644 --- a/arch/arm/mach-imx/spl.c +++ b/arch/arm/mach-imx/spl.c @@ -199,7 +199,7 @@ int g_dnl_bind_fixup(struct usb_device_descriptor *dev, const char *name) snprintf(serial_string, sizeof(serial_string), "%08x%08x", serialnr.high, serialnr.low); g_dnl_set_serialnumber(serial_string); #endif - put_unaligned(0x0151, &dev->idProduct); + put_unaligned(CONFIG_USB_GADGET_PRODUCT_NUM + 0xfff, &dev->idProduct); return 0; } ``` Re: Regression/bug in U-Boot USB ID vs mainline The issue is not your specific NXP needs that you just described. The issue is that hard coding the number in the code is preventing any user to configure it from the kconfig, as it is designed to be and effectively creating a regression. That change is disregarding any existing user that has a different need, actively breaking working use cases. Just grep for CONFIG_USB_GADGET_PRODUCT_NUM in the code and you'll see the multiple use cases this is breaking. You need to have a different solution that is not introducing a regression. Re: Regression/bug in U-Boot USB ID vs mainline Hello,  The change was intentional,  VID 0x525 and PID 0xa4a5 already registered as PLX Technology, Inc. Linux-USB File-backed Storage Gadget But fastboot device is not mass storage devices windowns 10 latest update already cached above vid/pid Change to use Freescale VID 0x1fc9 PID 0x151, for SPL SDP HID download PID 0x152, for Fastboot PID 0x153, for Kernel fastboot Need update uuu above 1.4.182 

无法在 MCIMX8Q!XP-CPU (Si B0) 上获取串口控制台或启动 Linux 系统 - UART 接口仅输出乱码。 你好， 我在启动MCIMX8QXP-CPU（硅版本 B0）板时遇到问题。 硬件： MCIMX8QXP-CPU（Si B0） MCIMX8-8X-BB 踢脚板 IMX-LVDS-HDMI 适配器连接到 J1 套装内附带的原装 16GB SD 卡 我还尝试了一张新刷入官方 Linux BSP（L6.18.20 / MX8QXPC0 镜像）的 32 GB SD 卡。 问题： 串行控制台（J11）始终只显示乱码字符（□□□□），地址为 115200 8N1。 尝试了多个 COM 端口 尝试过不同的终端软件（PuTTY、Docklight） 在两台不同的Windows笔记本电脑上都试过了。 已安装最新的 FTDI VCP 驱动程序 使用原装套件SD卡和新刷机的SD卡，结果相同。 UUU始终无法在串行下载模式下检测到电路板（SW2 = 1000）。uuu -lsusb显示没有设备。下载模式下，主板未出现在设备管理器中。 HDMI – 目前没有显示输出（在 J1 上使用 IMX-LVDS-HDMI）。 尝试的启动开关： SD卡启动：SW2 = 开 开 关 关 串口下载：SW2 = 开 关 关 关 eMMC：SW2 = 关闭 开启 关闭 关闭 我已经完成了以下工作： 使用 Balena Etcher 和 Rufus 刷入了官方的.SD 卡镜像。 已确认SD卡已正确插入J12插槽 二手原装电源 检查了多根用于调试端口的 USB 线缆 请问有人能提供一些建议吗？ Si B0 开发板在调试 UART 方面是否存在已知问题？ 还有其他步骤可以获得清晰的控制台输出吗？ 恢复/验证主板是否健康的推荐方法是什么？    HW-开源 i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus

虚拟机 vm mc9s08qg8 NXP支持Windows 11上的虚拟机吗？我想建一个 vm 然后下载 cw（经典 IDE）v5.2 这样我就可以使用我的 wiztronics 烧录板了！这能用NXP软件实现吗？你支持这一行动吗!!!!!!!

家をリノベーションしましょう 皆さん、こんにちは。 100平方メートルの家をどうやってリノベーションし、必要なだけスマートにするか考え始めたところです。家はかなり大規模なリノベーション(床暖房、エアコン、電動シャッターなど)を行う予定なので、ついでに何かをセットアップできます。私はエンジニアなので、システムをいじって動かすことに全く問題はありません。見てみると、最も経済的で汎用性の高い解決策は、すでに持っているRaspberry PiでHome Assistantをローカルに動かし、必要なすべてのデバイスを揃え、5〜7インチのディスプレイですべてを見たり操作したりすることです。プロトコルについて迷っています。Wi-Fiベースのプロトコルを使うべきか、それとも有線接続（KNXと聞いたのですが？）を使うべきか…。有線接続の方が効率的だとは思うのですが、その分コストも高くなります。それだけの価値はあるのか？リノベーション中だけどスマートホームの仕組みにあまり詳しくない人への追加のアドバイスはありますか? Re: Renovate your home こんにちは、 @ozipin さん。 すべてのデバイスを連携させる通信方法は、あなたのニーズや要件によって大きく異なりますが、一般的にZigbeeのような特定のプロトコルはスマートホームのニーズをカバーするために作られているので、Zigbee対応のデバイスを調べることをおすすめします。これにより、有線通信と同等の信頼性を確保しつつ、はるかに高い柔軟性を実現し、コストを削減できるはずです。 ビルディング&ホームオートメーション |NXPセミコンダクターズのウェブページで、スマートホームを実現する方法について詳しく知ることができます。 BR、 エドウィン。

CodeWarrior Build error Every so-often I get a build error:- mingw32-make: *** No rule to make target Dropbox//Projects/\Project_x/\Project_Headers/\../\Sources/\Events.c',                     needed by `Sources/Events_c.obj'.  Stop. The file Events_c.obj does, of course, exist, but the usual remedies do not work. I tried a Clean build, I deleted Events_c.obj', I deleted the whole Flash folder, I tried shutting down and re-starting but nothing worked. I ended up creating a new project and cut and pasted the source file content. This problem occurs once every few weeks and on a couple of occasions, after the computer was "sleeping", the problem cleared itself. Re: CodeWarrior Build error This sounds less like an issue with the .obj file itself and more like a stale or malformed dependency path in the generated Makefile. The Dropbox//Projects/\Project_x... path with the odd slashes is a big clue. I’d check whether the project is being built directly from a Dropbox-synced folder and try moving it to a local, non-synced directory. Also, compare the generated dependency/Makefile entries when the problem occurs with a working build. If the error disappears after the Dropbox folder syncs or the PC wakes, that would further point toward Dropbox/file-system timing rather than the source file.      Re: CodeWarrior Build error Thanks, the sync issue makes sense, but it will be a few days before I can try it.

FlexIO0 SPIコントローラーのTXシフター(SHIFTCTL, PINCFG=11b)は、SHIFTSにもかかわらず出力ピンを駆動しません 取締役会: FRDM-MCXN236(MCX N236、デュアルCortex-M33) ツールチェーン: MCUXpresso IDE 25.6.136,ベアメタルレジスタレベルC(SDK周辺機器ドライバーなし) RMの参考文献: MCX N23x リファレンスマニュアル Rev. 4、2025-03-05、第53章(FlexIO)、表453(SPIコントローラ、CPHA=0構成) 私が作っているもの: FlexIO0はRM表453に従いSPIコントローラとして構成:シフター2台(shifter0 = TX、shifter1 = RX)+タイマー1台(timer0 = SCK、デュアル8ビットカウンタボーモード)、SPI経由でBME280センサーを読み込みます。ピン: P1_0/P1_1/P1_2 は ALT6 (FLEXIO0_D8/D9/D10) に多重化され、PORT1->PCR の読み取りによって正しいことが確認されています。 観察： RXシフターとSCKタイマー出力はどちらも完全に動作します。SCKは正常にスケジュール通りに切り替わり（2つの独立したレジスタで確認済み、下記参照）、SHIFTSTAT/TIMSTATはすべての転送が正常に、時間通りに、エラーなく完了したことを報告します。しかし、 TXシフターの出力ピン（SDO、D8）は、私が思いつく限りのあらゆるバリエーションで、そこに何が書き込まれていても、電気的な動きを全く示しません。センサーからのチップIDレジスタの読み込みは常に 0x00 であり、期待される 0x60 ではありません(同じボード、同じセンサー、同じブート上の動作する FlexComm/LPSPI3 ドライバーが正しく読み取れます)。 レジスタ構成（RMテーブル453と完全に一致、PINSELは実際のピンに置き換えられています） SHIFTCFG0 = 0x0000_0000 (RM: 0000_0000h -- スタート/ストップビット無効) SHIFTCTL0 = 0x0083_0002 (RM: 0083_0002h、PINSEL=8 (実際のD8/SDOの場合)) デコード結果: TIMSEL=0、TIMPOL=1(負エッジ)、PINCFG=3(11b、駆動出力) PINSEL=8、PINPOL=0、SMOD=2(送信) -- すべてのフィールドがRMのものと照合されます 文字通りの例では、PINSELのみが置換されています。 SHIFTCFG1 = 0x0000_0000 SHIFTCTL1 = 0x0000_0101 (RM: 0000_0101h、PINSEL=10 (実際のD10/SDIの場合)) TIMCMP0 = RM独自の式に基づいて算出（8ビットフレーム、1MHz SCK用のボー分周器） TIMCFG0 = 0x0100_2222 (RMリテラル値、ピン置換不要) TIMCTL0 = 0x01C3_0201 (RM: 01C3_0201h、PINSEL=9 (実際のD9/SCKの場合)) 私が除外した可能性は、それぞれハードウェアの直接的な証拠（デバッガによるレジスタ/メモリの検査、オシロスコープは使用不可）に基づいている。 ピンマルチプレクサがALT6に到達していません -- PCRの読み取り結果から、使用されている4つのピンすべてでALT6の設定が正しいことが確認されました。 センサ/配線の故障――別の動作するFlexComm/LPSPI3 SPIドライバが同じ物理センサ、同じ起動時にチップID(0x60)を正しく読み取ります。 SCKは物理ピンで一度もトグルしなかった――同時にサンプリングされた2つの独立したレジスタ、FLEXIO0->PIN(ビット9)とGPIO1->PDIR(ビット1、完全に別の周辺ブロックで、FlexIO内部ロジックを経由しない)によってトグルが確認された。両者はリアルタイムで、サンプルごとに一致する。 SHIFTBUFBIS (ビットスワップされたエイリアスレジスタ) 内の TX バイトレーンの配置 -- 下位バイト、上位バイト (RM 53.3.1 から再導出) を試しました。シフトレジスタのマイクロアーキテクチャ記述（サマリーテーブルだけでなく）、バイトレーンに依存しない完全な32ビット交互書き込み（0xAAAAAAAA）など、すべて同一の永続的にフラットなSDOを生成します。 TXバッファアンダーラン（SHIFTERR）-- RX準備完了待機が成功した直後にキャプチャされ、毎回0x0（クリーン）を読み取ります。 ピン/パッド固有の障害 -- shifter0 の PINSEL をまったく異なる物理ピン (D8 ではなく D9) に再ターゲットしましたが、依然として平坦です。タイマーは、同一のPINCFG=11b「駆動出力」機構を使用して、どちらのピンも正しく駆動します。 「有効化時の暗黙的なロード」（RM 53.3.1：シフターの状態フラグは、「データがSHIFTBUFからシフターにロードされたとき、またはシフターが送信モード用に最初に構成されたとき」に設定されます。つまり、最初のサイクルでロードされた古いデータが存在する可能性があります）は、最初の転送を破棄し、続いてトレースされた明確な2番目の転送を行うことで除外されました。結果は同一で、フラットな状態でした。 SHIFTBUFBIS エイリアス書き込みパスの非対称性 -- SHIFTBUFBIS[0] の代わりに、エイリアスされていないプレーンな SHIFTBUF[0] レジスタを介して同じバイトレーン非依存パターンを書き込みました: 同じフラットな結果。 FLEXIO0->PINOUTD/PINOUTE/PINOUTDIS(グローバルなピンごとのソフトウェア出力オーバーライドレジスタ、RM 53.3.3)-- ライブ読み取りでは、動作中のSCKピンと動作していないSDOピンの両方で、すべてゼロが表示されます。これは、「タイマー/シフター構成によって制御されている」（通常の状態）ことを意味します。原因ではない。 FLEXIO0->PINの読み取り自体が信頼できない - 上記の#3を参照。GPIO1->PDIRを介して独立して確認済み。 Shifter0インスタンス固有の不具合 -- 代わりに、ビット単位で同一のSHIFTCTL値で構成されたshifter2を使用して、全く同じフラットな結果を再現しました。同じ失敗。特定のインスタンスに限った話ではありません。 RM 53.7.1.27の文書化された 2 段階の PINCFG 書き込みシーケンス (最初に 10b を書き込み、次に 11b に別途書き込み、最初の構成時の短い低グリッチを回避する) -- 直接適用: 同じフラットな結果。 また、この部分に関する唯一の公開されたマスクセットエラッタ文書(MCXN23x_0P21K Rev. 2.0)も確認しましたが、FlexIO関連の項目は一切ありません。また、NXP自身のFlexIO-SPIアプリケーションノート(AN12780)も確認しました。後者はRM表453がすでに記載しているもの以上の指針を加えていません。 質問： シフターの内部帳簿（SHIFTSTAT、SHIFTERR、TIMSTAT）は、すべてのテストで完全に正常で、スケジュールどおりで、エラーのない送信モード動作を報告しており、同じCSブラケットトランザクション内の複数の転送にわたってTX準備完了フラグが正しくクリアおよび再設定されています。これはRM 53.3.1によれば、真のタイマートリガーによるリロードでのみ発生するはずです。また、シフトクロック自体（同じPINCFG=11b「駆動出力」メカニズムですが、SHIFTCTLではなくTIMCTL経由）が物理ピンに正しく到達することが独立して証明されています。 レジスタレベルの設定がすべてRMテーブル453の具体的な例と完全に一致するにもかかわらず、シフタのSHIFTCTL.PINCFG=11b送信モード出力（タイマーの同じPINCFG=11b出力とは対照的に）がMCXN23xマスクセット上の割り当てられたピンに到達できないような、既知のシリコン動作、文書化されていない前提条件、またはRMのギャップは存在するのでしょうか？ 必要であれば、レジスタレベルのプロジェクトソースコード全体と、完全な追記専用の調査ログ（試行したすべての仮説、すべての撤回、およびそれぞれの正確なハードウェア証拠）を喜んで共有します。     MCX N

S32K311NHT0MPAST During MCU sleep mode, should the GPIO output state be retained (latched) or reset to its default state?Please confirm Re: S32K311NHT0MPAST Hi During S32K3 standby mode the GPIO output state is retained (latched).  For more detail please read the discussion in Where does the program start running after S32K344 wakes up from standby? Best Regards, Robin

virtual machine vm mc9s08qg8 does nxp support vm on windows 11 ? i want to build a vm and download cw(classic IDE) v5.2 so i can use my wiztronics burner board! Is this possible with NXP software. Do u support this action!!!!!!!!

CodeWarriorのビルドエラー 時々ビルドエラーが出ます: mingw32-make: *** ターゲットにするルールはありません Dropbox//Projects/\Project_x/\Project_Headers/\../\Sources/\イベント情報.c',`Sources/Events_c.obj` で必要です。  停止。 ファイル Events_c.obj は確かに存在しますが、通常の対処法では解決しません。クリーンビルドを試しました。Events_c.obj を削除しました。Flashフォルダ全体を削除し、シャットダウンと再起動も試しましたが、何も効果がありませんでした。結局、新しいプロジェクトを作成し、ソースファイルの内容をコピー＆ペーストしました。この問題は数週間に一度発生し、数回はコンピューターが「スリープ状態」になった後に自然に解消されました。 Re: CodeWarrior Build error ありがとうございます。同期の問題は納得できますが、試せるまで数日かかりそうです。 Re: CodeWarrior Build error これは.objファイルの問題というよりは、ファイル自体、あるいは生成された Makefile 内の古いまたは不正な依存関係パスのようなものです。Dropbox//Projects/\Project_x... というパスに奇妙なスラッシュが含まれていることが大きな手がかりです。プロジェクトがDropboxと同期されたフォルダから直接ビルドされているかどうかを確認し、ローカルの同期されていないディレクトリに移動してみてください。また、問題が発生した際に生成された依存関係/Makefileのエントリを、正常にビルドできた場合と比較してください。Dropboxフォルダの同期後、またはPCのスリープ解除後にエラーが解消される場合は、ソースファイルではなく、Dropbox/ファイルシステムのタイミングに問題がある可能性が高いでしょう。

Renovate your home Hi everyone, I'm just starting to think about how to renovate a 100-square-meter house and make it as smart as I need. The house will be undergoing a fairly extensive renovation (underfloor heating, air conditioning, electric shutters, etc.), so I can set something up while I'm at it. I'm an engineer, so I have no problem messing around with some system to get it working. Looking around, I think the most economical and versatile solution is to have Home Assistant running locally on a Raspberry Pi (which I already have) and then all the devices I need, with a 5-7 inch display from which I can view and control everything. I'm unsure about the protocol: should I rely on Wi-Fi-based protocols or something wired (I read KNX?)? Obviously, I think wired is more efficient, but also more expensive. Is it worth it? Do you have any additional advice for someone who's renovating but isn't very familiar with the ins and outs of the smart home world? Re: Renovate your home Hi @ozipin, The communication method to coordinate all devices really depends on your needs and requirements, but generally specific protocols like Zigbee were created precisely to cover the needs of smart homes, so I would suggest looking into Zigbee capable devices. This should provide similar reliability to wired communication, while allowing for much more flexibility and reducing the costs. I highly recommend taking a look at the Building and Home Automation | NXP Semiconductors webpage to get more insight on how our can enable your smart home. BR, Edwin.

LX2160A JTAG (CCS) connection fails I'm trying to use DDR Tool with my LX2160A, but I can't connect. I think the cause is that the CCS cannot confirm the JTAG connection. Attach the result of the IDcode verification. When I tried connecting a while ago, I was able to confirm a connection from JTAG, but the files were corrupted, and since revisions were not carefully managed, recovery was not possible. We are unaware that downloading from the internet via "check for update" can sometimes result in file corruption, and therefore we are currently unable to match the software's status. Since I was able to connect once, I suspect it might be a software issue. If you know a solution, please let me know. Thank you very much for your understanding.