VS Code 导入Zephyr SDK出现error Hi NXP, 如图导入Zephyr SDK时，一直失败，请问是什么原因，如何排除？ 另外测试过打开魔法，也是一样的结果。 hayden178_1-1786677974386.png hayden178_0-1786677660968.png MCXA Re: VS Code 导入Zephyr SDK出现error Hi @hayden178  我刚刚在我的MCUXpresso for vscode测试了一下。 我这边可以成功导入。说明git hub仓库是没有问题的。 根据您的log remote: Enumerating objects: 3105, done. remote: Counting objects: 100% (1405/1405) remote: Compressing objects: 100% (433/433) error: RPC failed; curl 56 Recv failure: Connection was reset 我认为大概率是网络连接问题。 您可以尝试在您的nxp\frdm_mcxa156文件夹下运行west update手动更新仓库。 Harry_Zhang_0-1786693966782.png BR Harry

MCUXpressoはメンテナンスのため一時的にサービスを停止します。 公式のMCUXpresso IDEは提供終了になるのでしょうか？1年以上アップデートされておらず、バグだらけです。その一方で、STM32CUBIDEは既に大きくリードしています。 アナログ（ADC｜CMP｜DAC｜オペアンプ） Re: MCUXpresso要维护停掉了 こんにちは、 @jieansen さん、 ご意見ありがとうございます！ 現在、弊社は主にVS Code拡張機能「MCUXpresso」を推奨しています。Microsoft VS Codeプラットフォーム上に構築されたこの拡張機能は、よりモダンで軽量な開発環境を提供し、MCUXpresso SDKをサポートするとともに、Zephyr RTOSにも対応しています。ぜひご活用ください。 MCUXpresso IDEは現在メンテナンスモードに入っており、現時点ではメジャーな新機能バージョンのリリース予定はありません。ただし、アップデートは継続しています。お客様からのフィードバックを積極的に収集し、今後のバージョンアップの可否を決定していきます。 ソフトウェアの使用中に不具合が発生した場合は、お気軽にご報告ください。ご報告いただいた問題はソフトウェア開発チームに転送され、アップデート版のリリースが必要かどうかを判断いたします。 BR セレステ

MCUXpresso is being shut down for maintenance. Is the official MCUXpresso IDE going to be discontinued? It hasn't been updated in over a year, and it's riddled with bugs. Meanwhile, STM32CUBIDE has already pulled far ahead. Analog (ADC|CMP|DAC|OpAmps) Re: MCUXpresso要维护停掉了 Hello @jieansen , Thank you for your feedback! Currently, we primarily promote the MCUXpresso for VS Code extension. Built on the Microsoft VS Code platform, it offers a more modern and lightweight development experience, supports the MCUXpresso SDK, and also supports Zephyr RTOS. We welcome you to consider using it. The MCUXpresso IDE is currently in maintenance mode, and there are no plans to release a major new feature version at this time. However, updates have not stopped. We will actively listen to customer feedback and decide whether to advance subsequent versions accordingly. If you encounter any bugs while using the software, please feel free to report them to us. We will forward the issue to the software team, who will assess whether it is necessary to release an updated version. BR Celeste

MIPI-DSI on an iMX95 no clock output Software summary ------------------------------------------------------------ Bootloader: U-Boot Kernel version: 6.6.138-7.6.1-devel #1 SMP PREEMPT Fri May 8 12:46:27 UTC 2026 Kernel command line: root=PARTUUID=74fae1d2-02 ro rootwait console=tty1 console=ttyLP0,115200 Distro name: NAME="TDX Wayland with XWayland Upstream" Distro version: VERSION_ID=7.6.1-devel-20260728203137-build.0 Distro variant: - Hostname: bmr-verdin-imx95-08828817 ------------------------------------------------------------ Hardware info ------------------------------------------------------------ HW model: Toradex Verdin iMX95 WB on Verdin Development Board Toradex version: 0089 V1.0C Serial number: 08828817 Processor arch: aarch64 ------------------------------------------------------------ We have a custom carrier board with the Toradex Verdin iMX95. We are running the Toradex multimedia image with customizations (the base device tree is imx95-verdin-wifi-dev.dts). We have a custom display from YES Optoelectronics (7” 1024x600) that is a MIPI-DSI 4 lane interface. I used the device tree and driver model from the raydium rm67191 as the starting point. I am able to get the power supply timing correct on startup and the backlight comes on and the BIST works (there is a pin on the display that can be pulled high for BIST), so I believe the display is working. All four data lanes show single-ended activity but the CLK lines are at 0 volts. At power up the CLK lines start at around 200mV and then they go to 1.2 volts for a little bit but then they go to 0 volts and they stay at 0 volts. I know the verdin SoM works because I can get the RVT70HSDNWCA0 display to work on a Mallow carrier board. The driver goes through probe → add panel → get modes → prepare → enable. Am I forgetting to turn on or configure a clock somewhere maybe? What does it mean when the CLK signals (both P and N) are at 0 volts? My overlay looks like /dts-v1/; /plugin/; &mipi_dsi { status = "okay"; panel@0 { compatible = "yes,ytc700tlbd"; reg = <0>; reset-gpios = <&gpio2 17 1>;//GPIO_ACTIVE_HIGH>; power-supply = <&reg_vcc_disp_dvdd>; backlight = <&lvds_backlight>; dsi-lanes = <4>; port@0 { reg = <0>; panel1_in: endpoint { remote-endpoint = <&mipi1_panel_out>; }; }; }; ports { /delete-node/ port@1; port@1 { reg = <1>; mipi1_panel_out: endpoint { remote-endpoint = <&panel1_in>; }; }; }; }; &displaymix_irqsteer { status = "okay"; }; &dpu { assigned-clocks = <&scmi_clk 80>, //IMX95_CLK_DISP1PIX>, <&scmi_clk 18>, //IMX95_CLK_VIDEOPLL1_VCO>, <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-parents = <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-rates = <0>, <3360000000>, <420000000>; status = "okay"; }; &pixel_interleaver { #address-cells = <1>; #size-cells = <0>; status = "okay"; channel@0 { reg = <0>; status = "okay"; }; }; &display_pixel_link { status = "okay"; }; Can someone confirm they were able to get a MIPI-DSI display to work with the iMX95? Any help would be appreciated!  Graphics & Display Linux Multimedia Re: MIPI-DSI on an iMX95 no clock output Also, here is what my clock summary looks like. cat /sys/kernel/debug/clk/clk_summary | grep -iE "mipi|dsi|dpu|display" ldbpll_vco 0 0 0 4800000000 0 0 50000 Y 4b400000.display-controller ldb_vco ldb_pll_div7 0 0 0 342857142 0 0 50000 Y 4b400000.display-controller ldb mipiphypllbypas 0 0 0 420000000 0 0 50000 Y deviceless no_connection_id disp1pix 1 1 0 46666666 0 0 50000 Y 4b400000.display-controller pix dispapb 4 5 0 133333333 0 0 50000 Y 4b400000.display-controller apb camapb 3 6 0 133333333 0 0 50000 Y 4acf0000.dsi pclk dispocram 1 1 0 400000000 0 0 50000 Y 4b400000.display-controller ocram dispaxi 1 1 0 800000000 0 0 50000 Y 4b400000.display-controller axi mipitestbyte 0 0 0 24000000 0 0 50000 Y deviceless no_connection_id mipiphypllref 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi ref mipiphycfg 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi cfg Re: MIPI-DSI on an iMX95 no clock output The target pixel clock is 51.2MHz. Re: MIPI-DSI on an iMX95 no clock output Hi @dastotz  Please share the screen's pixel clock. Best Regards, Zhiming Re: MIPI-DSI on an iMX95 no clock output Here is my updated clock summary. cat /sys/kernel/debug/clk/clk_summary | grep -iE "mipi|dsi|dpu|display|video" ldbpll_vco 0 0 0 4800000000 0 0 50000 Y 4b400000.display-controller ldb_vco ldb_pll_div7 0 0 0 342857142 0 0 50000 Y 4b400000.display-controller ldb videopll1_vco 1 1 0 2520000000 0 0 50000 Y deviceless no_connection_id videopll1 1 1 0 252000000 0 0 50000 Y deviceless no_connection_id disp1pix 1 1 0 50400000 0 0 50000 Y 4b400000.display-controller pix 4acf0000.dsi pix mipiphypllbypas 0 0 0 252000000 0 0 50000 Y deviceless no_connection_id dispapb 4 5 0 133333333 0 0 50000 Y 4b400000.display-controller apb camapb 3 6 0 133333333 0 0 50000 Y 4acf0000.dsi pclk dispocram 1 1 0 400000000 0 0 50000 Y 4b400000.display-controller ocram dispaxi 1 1 0 800000000 0 0 50000 Y 4b400000.display-controller axi mipitestbyte 0 0 0 24000000 0 0 50000 Y deviceless no_connection_id mipiphypllref 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi ref mipiphycfg 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi cfg Re: MIPI-DSI on an iMX95 no clock output There is still no high speed video data.  The CLK signals stay at 0 volts and the DATA signals are single ended (no differential output). Does a display need to respond to a LPM command for the MIPI-DSI interface to switch to high speed mode? Re: MIPI-DSI on an iMX95 no clock output Hi @dastotz  For a 51.2 MHz pixel clock, the PLL VCO should be 1792 MHz, and the PLL OUT should be 256 MHz. You can try to update the device tree and then check the logs to see if the PLL VCO, PLL OUT, and pixel clock are correct. Best Regards, Zhiming

iMX95上のMIPI-DSIにはクロック出力がありません Software summary ------------------------------------------------------------ Bootloader: U-Boot Kernel version: 6.6.138-7.6.1-devel #1 SMP PREEMPT Fri May 8 12:46:27 UTC 2026 Kernel command line: root=PARTUUID=74fae1d2-02 ro rootwait console=tty1 console=ttyLP0,115200 Distro name: NAME="TDX Wayland with XWayland Upstream" Distro version: VERSION_ID=7.6.1-devel-20260728203137-build.0 Distro variant: - Hostname: bmr-verdin-imx95-08828817 ------------------------------------------------------------ Hardware info ------------------------------------------------------------ HW model: Toradex Verdin iMX95 WB on Verdin Development Board Toradex version: 0089 V1.0C Serial number: 08828817 Processor arch: aarch64 ------------------------------------------------------------ Toradex Verdin iMX95を搭載したカスタムキャリアボードをご用意しております。私たちはカスタマイズを施したToradexマルチメディアイメージを実行しています（ベースとなるデバイスツリーはimx95-verdin-wifi-dev.dtsです）。 YES Optoelectronicsのカスタムディスプレイ(7インチ、1024x600)があり、これはMIPI-DSI 4レーンインターフェースです。Raydium rm67191のデバイスツリーとドライバーモデルを出発点として使いました。起動時に電源のタイミングを正しく設定でき、バックライトも点灯し、BISTも動作します(ディスプレイにピンがあり、BIST用に高く引くことができます)ので、ディスプレイは動作していると思います。 4つのデータレーンはすべてシングルエンド動作を示しているが、CLKラインは0ボルトである。電源投入時、CLKラインは約200mVから始まり、その後少しの間1.2ボルトまで上昇しますが、その後0ボルトになり、0ボルトのままになります。 Verdin SoMが動作するのは、RVT70HSDNWCA0ディスプレイをMallowキャリアボードで動作させることができるからです。 ドライバーはプローブを経→てパネルを追加→モードを取得し→準備→有効にします。 もしかして、どこかで時計の電源を入れ忘れたり、設定し忘れたりしているのでしょうか？ CLK信号（P信号とN信号の両方）が0ボルトの場合、それはどういう意味ですか？ 私のオーバーレイはこんな感じです /dts-v1/; /plugin/; &mipi_dsi { status = "okay"; panel@0 { compatible = "yes,ytc700tlbd"; reg = <0>; reset-gpios = <&gpio2 17 1>;//GPIO_ACTIVE_HIGH>; power-supply = <&reg_vcc_disp_dvdd>; backlight = <&lvds_backlight>; dsi-lanes = <4>; port@0 { reg = <0>; panel1_in: endpoint { remote-endpoint = <&mipi1_panel_out>; }; }; }; ports { /delete-node/ port@1; port@1 { reg = <1>; mipi1_panel_out: endpoint { remote-endpoint = <&panel1_in>; }; }; }; }; &displaymix_irqsteer { status = "okay"; }; &dpu { assigned-clocks = <&scmi_clk 80>, //IMX95_CLK_DISP1PIX>, <&scmi_clk 18>, //IMX95_CLK_VIDEOPLL1_VCO>, <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-parents = <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-rates = <0>, <3360000000>, <420000000>; status = "okay"; }; &pixel_interleaver { #address-cells = <1>; #size-cells = <0>; status = "okay"; channel@0 { reg = <0>; status = "okay"; }; }; &display_pixel_link { status = "okay"; }; 誰か、iMX95でMIPI-DSIディスプレイを動作させられたか確認できますか? どんな助けでもいただければ幸いです！ グラフィックスとディスプレイ Linux マルチメディア Re: MIPI-DSI on an iMX95 no clock output また、私の時計の概要は以下のようになっています。 cat /sys/kernel/debug/clk/clk_summary | grep -iE "mipi|dsi|dpu|display" ldbpll_vco 0 0 0 4800000000 0 0 50000 Y 4b400000.display-controller ldb_vco ldb_pll_div7 0 0 0 342857142 0 0 50000 Y 4b400000.display-controller ldb mipiphypllbypas 0 0 0 420000000 0 0 50000 Y deviceless no_connection_id disp1pix 1 1 0 46666666 0 0 50000 Y 4b400000.display-controller pix dispapb 4 5 0 133333333 0 0 50000 Y 4b400000.display-controller apb camapb 3 6 0 133333333 0 0 50000 Y 4acf0000.dsi pclk dispocram 1 1 0 400000000 0 0 50000 Y 4b400000.display-controller ocram dispaxi 1 1 0 800000000 0 0 50000 Y 4b400000.display-controller axi mipitestbyte 0 0 0 24000000 0 0 50000 Y deviceless no_connection_id mipiphypllref 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi ref mipiphycfg 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi cfg Re: MIPI-DSI on an iMX95 no clock output 目標ピクセルクロックは51.2MHzです。 Re: MIPI-DSI on an iMX95 no clock output こんにちは、 @dastotzさん 画面のピクセルクロックを共有してください。 よろしくお願いします、 志明 Re: MIPI-DSI on an iMX95 no clock output こんにちは、 @dastotzさん 51.2 MHzのピクセルクロックの場合、PLL VCOは1792 MHz 、PLL OUTは256 MHzである必要があります。デバイスツリーを更新してからログを確認し、PLL VCO、PLL OUT、ピクセルクロックが正しいか確認できます。 よろしくお願いします、 志明 Re: MIPI-DSI on an iMX95 no clock output 高速ビデオデータはまだ入手できていない。CLK信号は0ボルトのままであり、DATA信号はシングルエンド（差動出力なし）です。 MIPI-DSIインターフェースが高速モードに切り替わるには、ディスプレイがLPMコマンドに応答する必要があるのでしょうか? Re: MIPI-DSI on an iMX95 no clock output 更新した時計の概要は以下のとおりです。 cat /sys/kernel/debug/clk/clk_summary | grep -iE "mipi|dsi|dpu|display|video" ldbpll_vco 0 0 0 4800000000 0 0 50000 Y 4b400000.display-controller ldb_vco ldb_pll_div7 0 0 0 342857142 0 0 50000 Y 4b400000.display-controller ldb videopll1_vco 1 1 0 2520000000 0 0 50000 Y deviceless no_connection_id videopll1 1 1 0 252000000 0 0 50000 Y deviceless no_connection_id disp1pix 1 1 0 50400000 0 0 50000 Y 4b400000.display-controller pix 4acf0000.dsi pix mipiphypllbypas 0 0 0 252000000 0 0 50000 Y deviceless no_connection_id dispapb 4 5 0 133333333 0 0 50000 Y 4b400000.display-controller apb camapb 3 6 0 133333333 0 0 50000 Y 4acf0000.dsi pclk dispocram 1 1 0 400000000 0 0 50000 Y 4b400000.display-controller ocram dispaxi 1 1 0 800000000 0 0 50000 Y 4b400000.display-controller axi mipitestbyte 0 0 0 24000000 0 0 50000 Y deviceless no_connection_id mipiphypllref 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi ref mipiphycfg 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi cfg

iMX95 上的 MIPI-DSI 没有时钟输出 Software summary ------------------------------------------------------------ Bootloader: U-Boot Kernel version: 6.6.138-7.6.1-devel #1 SMP PREEMPT Fri May 8 12:46:27 UTC 2026 Kernel command line: root=PARTUUID=74fae1d2-02 ro rootwait console=tty1 console=ttyLP0,115200 Distro name: NAME="TDX Wayland with XWayland Upstream" Distro version: VERSION_ID=7.6.1-devel-20260728203137-build.0 Distro variant: - Hostname: bmr-verdin-imx95-08828817 ------------------------------------------------------------ Hardware info ------------------------------------------------------------ HW model: Toradex Verdin iMX95 WB on Verdin Development Board Toradex version: 0089 V1.0C Serial number: 08828817 Processor arch: aarch64 ------------------------------------------------------------ 我们有一块定制的载板，上面装有 Toradex Verdin iMX95。我们正在运行经过定制的 Toradex 多媒体映像（基本设备树为 imx95-verdin-wifi-dev.dts）。 我们有一块来自 YES Optoelectronics 的定制显示屏（7 英寸 1024x600），它采用 MIPI-DSI 4 通道接口。我以raydium rm67191的设备树和驱动程序模型为起点。我能够在启动时正确设置电源时序，背光灯会亮起，并且 BIST 功能正常（显示屏上有一个引脚可以拉高以启动 BIST），所以我认为显示屏是可以正常工作的。 所有四个数据通道均显示单端活动，但时钟线为 0 伏。上电时，CLK 线电压从大约 200mV 开始，然后短暂地升至 1.2 伏，但随后降至 0 伏并保持在 0 伏。 我知道 Verdin SoM 可以工作，因为我可以让 RVT70HSDNWCA0 显示屏在 Mallow 载板上工作。 驱动程序依次执行探测 → 添加面板 → 获取模式 → 准备 → 启用。 我是不是忘了打开或设置某个时钟？ 当 CLK 信号（P 和 N 均为 0 伏）为 0 伏时，这意味着什么？ 我的叠加层看起来像 /dts-v1/; /plugin/; &mipi_dsi { status = "okay"; panel@0 { compatible = "yes,ytc700tlbd"; reg = <0>; reset-gpios = <&gpio2 17 1>;//GPIO_ACTIVE_HIGH>; power-supply = <&reg_vcc_disp_dvdd>; backlight = <&lvds_backlight>; dsi-lanes = <4>; port@0 { reg = <0>; panel1_in: endpoint { remote-endpoint = <&mipi1_panel_out>; }; }; }; ports { /delete-node/ port@1; port@1 { reg = <1>; mipi1_panel_out: endpoint { remote-endpoint = <&panel1_in>; }; }; }; }; &displaymix_irqsteer { status = "okay"; }; &dpu { assigned-clocks = <&scmi_clk 80>, //IMX95_CLK_DISP1PIX>, <&scmi_clk 18>, //IMX95_CLK_VIDEOPLL1_VCO>, <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-parents = <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>; assigned-clock-rates = <0>, <3360000000>, <420000000>; status = "okay"; }; &pixel_interleaver { #address-cells = <1>; #size-cells = <0>; status = "okay"; channel@0 { reg = <0>; status = "okay"; }; }; &display_pixel_link { status = "okay"; }; 有人能确认一下他们是否成功让 MIPI-DSI 显示器与 iMX95 配合使用吗？ 若能得到任何帮助，我将不胜感激！ 图形与显示 Linux 多媒体 Re: MIPI-DSI on an iMX95 no clock output 另外，这是我的时钟概览。 cat /sys/kernel/debug/clk/clk_summary | grep -iE "mipi|dsi|dpu|display" ldbpll_vco 0 0 0 4800000000 0 0 50000 Y 4b400000.display-controller ldb_vco ldb_pll_div7 0 0 0 342857142 0 0 50000 Y 4b400000.display-controller ldb mipiphypllbypas 0 0 0 420000000 0 0 50000 Y deviceless no_connection_id disp1pix 1 1 0 46666666 0 0 50000 Y 4b400000.display-controller pix dispapb 4 5 0 133333333 0 0 50000 Y 4b400000.display-controller apb camapb 3 6 0 133333333 0 0 50000 Y 4acf0000.dsi pclk dispocram 1 1 0 400000000 0 0 50000 Y 4b400000.display-controller ocram dispaxi 1 1 0 800000000 0 0 50000 Y 4b400000.display-controller axi mipitestbyte 0 0 0 24000000 0 0 50000 Y deviceless no_connection_id mipiphypllref 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi ref mipiphycfg 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi cfg Re: MIPI-DSI on an iMX95 no clock output 目标像素时钟频率为 51.2MHz。 Re: MIPI-DSI on an iMX95 no clock output 嗨@dastotz 请分享一下屏幕像素时钟。 此致， 志明 Re: MIPI-DSI on an iMX95 no clock output 以下是我更新后的时钟汇总信息。 cat /sys/kernel/debug/clk/clk_summary | grep -iE "mipi|dsi|dpu|display|video" ldbpll_vco 0 0 0 4800000000 0 0 50000 Y 4b400000.display-controller ldb_vco ldb_pll_div7 0 0 0 342857142 0 0 50000 Y 4b400000.display-controller ldb videopll1_vco 1 1 0 2520000000 0 0 50000 Y deviceless no_connection_id videopll1 1 1 0 252000000 0 0 50000 Y deviceless no_connection_id disp1pix 1 1 0 50400000 0 0 50000 Y 4b400000.display-controller pix 4acf0000.dsi pix mipiphypllbypas 0 0 0 252000000 0 0 50000 Y deviceless no_connection_id dispapb 4 5 0 133333333 0 0 50000 Y 4b400000.display-controller apb camapb 3 6 0 133333333 0 0 50000 Y 4acf0000.dsi pclk dispocram 1 1 0 400000000 0 0 50000 Y 4b400000.display-controller ocram dispaxi 1 1 0 800000000 0 0 50000 Y 4b400000.display-controller axi mipitestbyte 0 0 0 24000000 0 0 50000 Y deviceless no_connection_id mipiphypllref 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi ref mipiphycfg 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi cfg Re: MIPI-DSI on an iMX95 no clock output 目前仍无高速视频数据。CLK 信号保持在 0 伏，DATA 信号为单端（无差分输出）。 MIPI-DSI 接口切换到高速模式时，显示器是否需要响应 LPM 命令？ Re: MIPI-DSI on an iMX95 no clock output 嗨@dastotz 对于51.2 MHz像素时钟，PLL VCO 应为1792 MHz ，PLL OUT 应为256 MHz 。您可以尝试更新设备树，然后检查日志，看看 PLL VCO、PLL OUT 和像素时钟是否正确。 此致， 志明

RW612 - 更改发射功率 - FRDM-RW612 - 测试工具 使用 FRDM-RW612 评估套件时，如何在测试工具中更改 PHY1 和 PHY2 的 BLE TX 功率？ 该工具似乎不支持在 HCI 命令HCI_LE_Transmitter_Test [ v4 ]中设置 TX 功率。 Tusisima_0-1786712544318.pngTusisima_0-1786712544318.pngTusisima_0-1786712544318.png https://www.bluetooth.com/wp-content/uploads/Files/Specification/HTML/Core-54/out/en/host-controller-interface/host-controller-interface-functional-specification.html#UUID-9b984fde-3e9f-05f3-d698-054ca618bcf3 NXP 测试工具 12 (BLE HCI 5.0 16.1.xml) 这看起来更像是“HCI_LE_Transmitter_Test [HCI_LE_Transmitter_Test [v2]]” Tusisima_1-1786712566404.pngTusisima_1-1786712566404.pngTusisima_1-1786712566404.png 使用 HCI_Read_Trasmit_Power_Level 读取 TX 功率时： 类型[0] = 0x4 类型[1] = 0xC Tusisima_2-1786712798212.pngTusisima_2-1786712798212.pngTusisima_2-1786712798212.png Tusisima_3-1786712807179.pngTusisima_3-1786712807179.pngTusisima_3-1786712807179.png Re: RW612 - Changing TX power - FRDM-RW612 - Test Tool 您好， 该工具未更新。 为了解决这个问题，您可以直接发送原始 HCI 数据包来手动设置 TX 功率。 问候， 丹尼尔。 Re: RW612 - Changing TX power - FRDM-RW612 - Test Tool 嗨，丹尼尔， 能否举例说明一个可以改变电源且受NXP HCI API支持的HCI命令？ 背景马克

S32K118 S32 Design Studio 3.5でSDKが表示されない こんにちは、 S32 Design Studio 3.5をインストールし、その後S32K1 RTD 3.0.0をダウンロードしてインストールしました。RTDをインストールした後、 S32K118用の新しいプロジェクトを作成しようとしました。 しかし、プロジェクト作成時に、S32K118に対して**SDK/RTDが利用可能であることは示されていません**。 どなたか、何が足りないのか、またはS32K1 RTD 3.0.0を正しく設定・インストールする方法を教えていただけませんか?S32 Design Studio 3.5に現れるのですか? よろしくお願いいたします。 Re: S32K118 SDK not showing in S32 Design studio 3.5 ハイ 申し訳ありませんが、 S32 Design Studio(S32DS)v3.5 は S32K1 SDK 3.0.0をサポートしていません。 もし S32K1 SDK 3.0.3を使う必要があるなら、ARM 2.2 Update 1用にS32 Design Studioのダウンロードをお勧めします。 もし S32K1 SDK 3.0.2を使う必要があるなら、ARM 2018.R1 Update 11用にS32 Design Studioのダウンロードをおすすめします。   ただし、新規プロジェクト開発においては、最新のS32K1 RTDを使用することをお勧めします。古いSDKはバグ修正のためにアップデートされません。 アプリケーションコードハブ から K1 FRDMバンドル をクリックしてください。そして第4条に従って ください。FRDM_Installation_Guide_2026_03.pdfの設置手順 K1 FRDM Bundle Application Code Hub.pngK1 FRDMバンドルアプリケーションコードHub.png よろしくお願いいたします ロビン

SJA1105S+TJA1120A+RTL8211FI RTL8211FIはMDIO/MDCを通じてPHYアドレスを取得し、通常通りインターネットにアクセスできますが、両TJA1120AはMDIO/MDC経由でPHYアドレスを取得したり、通常インターネットにアクセスしたりすることはできません。その理由は？調整や変更が必要なハードウェアはありますか？ 1. NXP i.MX95 SOCを使用して、3つのネットワークカードPHY（1つのRTL8211FIと2つのTJA1120A）を外部に接続します。ここで、2つのTJA1120AはSJA1105Sを介して外部拡張されます。 2. リソースの割り当て： （１）NXP i.MX95のENET1をRTL8211FIに割り当てます（PHYアドレスは001です）。 （２）NXP i.MX95のENET2をSJA1105Sに割り当て、SJA1105SのRGMII1を最初のTJA1120A（PHYアドレス002）に割り当て、SJA1105SのRGMII2を2番目のTJA1120A（PHYアドレス004）に割り当てます。 3. 回路図についてはPDFファイルを参照してください。 Re: SJA1105S+TJA1120A+RTL8211FI こんにちは、 @leven さん。 回路図のレビューから、TJA1120Aデバイスに接続されたMDIO/MDCインターフェースの電圧レベルが問題の一つと考えられます。   TJA1120A VDDIOは1.8Vドメインに接続されているようです。したがって、TJA1120Aに接続されたMDIOおよびMDC信号もこの1.8 V I/Oドメインと互換性があるはずです。   しかし、回路図では、TJA1120AデバイスへのMDIO/MDC信号はU20レベルトランスレータを経由してルーティングされているように見える。ENET1_MDIO_BUF/ENET1_MDC_BUF側はTJA1120Aデバイスに向かって接続されており、レベルシフターの3.3V側にあるようです。これは不一致を引き起こします。なぜなら、TJA1120AのMDIO/MDCピンは1.8VのVDDIOドメインを基準としているからです。   これが、RTL8211FIには正しくアクセスできる一方で、TJA1120AデバイスはMDIO上で検出できない理由かもしれません。RTL8211FIのMDIO/MDC接続は1.8V側にあるようで、これは設定されているI/O電圧と一致しています。   TJA1120AのMDIOおよびMDCの電圧レベルをオシロスコープで直接確認してください。もし3.3Vで駆動され、TJA1120A VDDIOが1.8Vの場合、ハードウェア接続を調整して、MDIO/MDC信号がTJA1120A VDDIOと同じ電圧領域を使用するようにする必要があります。 よろしくお願いいたします。 パベル

NHS3100W8A1V 晶圆图文件 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 请问您能帮我提供 NHS3100W8A1V 的晶圆映射文件吗？ Re: Wafer map file for SL3S1206FUD2/HA SL3S1206FUD2/HA，我想获取该产品的对应电子晶圆图文件以确认（芯片状态），因为晶圆图显示了特定晶圆中的良品和不良品，所以它仅对该特定晶圆有效。 Re: Wafer map file for NHS3100W8A1V <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 你好， 晶圆映射可以显示特定晶圆中的好样品和坏样品，因此它仅对该特定晶圆有效。 这不是一份通用文件。顾客购买威化饼时即可获得。 请查收附件中的产品信息资质信息包。 祝你有美好的一天。 顺祝商祺！ 伊万。 ----------------------------------------------------------------------------------------------------------------------- 注：如果此回复解答了您的问题，请点击“正确答案”按钮。谢谢！ -----------------------------------------------------------------------------------------------------------------------

使用 1.8V 输出的外部振荡器驱动 RT117x 驱动 RTC_XTALI 是否可以使用1.8V直流电平的外部时钟驱动RTC_XTALI？ 因为确保外部时钟与 VDD_SNVS_ANA 匹配会增加设计的复杂性。此外，1.8V 也低于时钟输入的绝对最大额定值。 Marwan_2-1786726380644.pngMarwan_2-1786726380644.pngMarwan_2-1786726380644.png Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output 嗨@Marwan ， 如 MIMXRT1160/1170 处理器的硬件开发指南中所述，如果要将外部低频时钟馈送到 RTC_XTALI，则 RTC_XTALO 引脚必须保持未连接状态，或者由互补信号驱动。该强制时钟的逻辑电平不得超过 VDD_SNVS_DIG 电平。 此外，i.MX RT1170 交叉处理器数据手册指出，VDD_SNVS_DIG 的工作电压范围为 0.81 V 至 0.95 V，典型值为 0.85 V。 这意味着 1.8 V 的信号将超过 VDD_SNVS_DIG 电压等级。 最良好的问候， 巴勃罗 Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output 嗨@Pablo_Ramos 正如其他帖子中提到的，这些文件存在出入。 数据手册中指出，它是参考VDD_SNVS_ANA的。 亲切的问候， 马尔万 Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output 嗨@Marwan ， 给您带来的不便，敬请谅解。 您的观察是正确的，我会在内部记录下来。 目前，请参考数据手册，并确保输入 RTC_XTALI 的外部时钟不超过 VDD_SNVS_ANA 供电电平。 在这种情况下，可以使用直流电平为 1.8V 的外部时钟振荡器，只要在设计中保证 VDD_SNVS_ANA 等于或高于 1.8V 即可。 此致， 巴勃罗 Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output 嗨@Pablo_Ramos ， 谢谢你的回复。 1 - 有什么办法可以保证这一点吗？ 由于该电源轨是内部产生的，而且没有说明它是否可编程。 2 - IC 批次之间是否存在 VDD_SNVS_ANA 差异？ 此致敬礼， 马尔万

RT117x Driving RTC_XTALI using External oscillator with 1.8V output Is it possible to drive RTC_XTALI  with external clock with dc level of 1.8V? since ensuring that external clock match VDD_SNVS_ANA will increase the design complexity. Also 1.8V is below the absolute  maximum rating of clock inputs. Marwan_2-1786726380644.pngMarwan_2-1786726380644.pngMarwan_2-1786726380644.png Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output Hi @Marwan, As stated in the Hardware Development Guide for the MIMXRT1160/1170 Processor, if you want to feed an external low-frequency clock into RTC_XTALI, the RTC_XTALO pin must remain unconnected or be driven by a complementary signal. The logic level of this forcing clock must not exceed the VDD_SNVS_DIG level. Additionally, the i.MX RT1170 Crossover Processors Data Sheet states that VDD_SNVS_DIG has an operating voltage range of 0.81 V to 0.95 V, with a typical value of 0.85 V. This means that a 1.8 V signal would exceed the VDD_SNVS_DIG voltage level. Best Regard, Pablo Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output Hi @Pablo_Ramos  There is discrepency in the documents, as mention in other posts. The datasheet state that it is referenced to VDD_SNVS_ANA. Kind Regards, Marwan Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output Hi @Marwan, I apologize for the inconvenience. Your observation is correct, and I will remark this internally. For now, please refer to the datasheet and ensure that the external clock into RTC_XTALI does not exceed the VDD_SNVS_ANA supply level. In this case, an external clock with dc level of 1.8V oscillator may be used, as long as VDD_SNVS_ANA is guaranteed to be at or above 1.8 V in the design. Best Regards, Pablo Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output Hi @Pablo_Ramos, thanks for your reply, 1 - is there away to guarantee that? since this power rail is internally generated and there is no mention about whether is it programmable or not. 2 - is there a VDD_SNVS_ANA variance between IC batches? Kind regards, Marwan

S32K118 SDK 未显示在 S32 Design Studio 3.5 中 您好， 我安装了S32 Design Studio 3.5 ，然后下载并安装了S32K1 RTD 3.0.0 。安装 RTD 后，我尝试为S32K118创建一个新项目。 但是，在创建项目时，**没有显示 S32K118 的 SDK/RTD 可用**。 请问有人能帮我了解一下可能缺少什么，或者如何正确配置/安装 S32K1 RTD 3.0.0 吗？这样它就能出现在S32设计工作室3.5中了吗？ 先行致谢。 Re: S32K118 SDK not showing in S32 Design studio 3.5 HI 抱歉， S32 Design Studio (S32DS) v3.5不支持S32K1 SDK 3.0.0 。 如果您必须使用S32K1 SDK 3.0.3 ，我们建议下载适用于 ARM 2.2 Update 1 的 S32 Design Studio 。 如果您必须使用S32K1 SDK 3.0.2 ，我们建议下载S32 Design Studio for ARM 2018.R1 Update 11 。   但是，对于新项目开发，我建议您使用最新的 S32K1 RTD。旧版 SDK 将不会更新以修复错误。 请从 应用程序代码中心 点击 K1 FRDM 软件包 ，并按照 FRDM_Installation_Guide_2026_03.pdf 文件中的第 4 部分“安装步骤”进行 操作。 K1 FRDM Bundle Application Code Hub.pngK1 FRDM 捆绑应用程序代码中心.png 此致敬礼， Robin

SJA1105S+TJA1120A+RTL8211FI The RTL8211FI can obtain the PHY address through MDIO/MDC and access the internet normally, but the two TJA1120A cannot obtain the PHY address through MDIO/MDC nor access the internet normally. What is the reason for this? Is there any hardware that needs to be adjusted or modified? 1. Utilize the NXP i.MX95 SOC to externally connect three network card PHYs: one RTL8211FI and two TJA1120A, where the two TJA1120A are externally expanded through SJA1105S. 2. Resource allocation: (1) Assign ENET1 of NXP i.MX95 to RTL8211FI (PHY address is 001) (2) Assign ENET2 of NXP i.MX95 to SJA1105S, assign RGMII1 of SJA1105S to the first TJA1120A (PHY address 002), and assign RGMII2 of SJA1105S to the second TJA1120A (PHY address 004) 3. Please refer to the PDF for the schematic diagram Re: SJA1105S+TJA1120A+RTL8211FI Hello @leven , From the schematic review, one possible issue is the voltage level on the MDIO/MDC interface connected to the TJA1120A devices.   The TJA1120A VDDIO appears to be connected to the 1.8 V domain. Therefore, the MDIO and MDC signals connected to the TJA1120A should also be compatible with this 1.8 V I/O domain.   However, in the schematic the MDIO/MDC signals to the TJA1120A devices appear to be routed through the U20 level translator. The ENET1_MDIO_BUF / ENET1_MDC_BUF side, which is connected toward the TJA1120A devices, appears to be on the 3.3 V side of the level shifter. This would create a mismatch, because the TJA1120A MDIO/MDC pins are referenced to the 1.8 V VDDIO domain.   This may explain why the RTL8211FI can be accessed correctly, while the TJA1120A devices cannot be detected over MDIO. The RTL8211FI MDIO/MDC connection appears to be on the 1.8 V side, which matches its configured I/O voltage.   Please check the MDIO and MDC voltage levels directly on the TJA1120A pins with an oscilloscope. If they are driven at 3.3 V while the TJA1120A VDDIO is 1.8 V, the hardware connection should be corrected so that the MDIO/MDC signals use the same voltage domain as the TJA1120A VDDIO. Best regards, Pavel

NHS3100W8A1Vのウェハマップファイル <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> NHS3100W8A1V用のウェーハマップファイルを手伝ってもらえますか? Re: Wafer map file for SL3S1206FUD2/HA SL3S1206FUD2/HA、この製品の対応する電子ウェハーマップファイル(良好/ダイの状態)を確認したいのですが、ウェハーマッピングは特定のウェハー内の良好・不良サンプルを示すため、そのウェハにのみ有効です。」 Re: Wafer map file for NHS3100W8A1V <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、 ウェハーマッピングは特定のウェハー内の良質サンプルと不良サンプルを示すため、そのウェハにのみ有効です。 これは一般的な文書ではありません。顧客はウェハースを購入するときにそれを手に入れます。 添付の製品情報認証情報パッケージをご覧ください。 良い一日を。 よろしくお願いいたします。 イワン。 ----------------------------------------------------------------------------------------------------------------------- 注：この記事があなたの質問への回答になっている場合は、「正解」ボタンをクリックしてください。ありがとうございます！ -----------------------------------------------------------------------------------------------------------------------

Looking for Plug & Trust MW v02.16.00 for SE050 Project Hello everyone, I am working on a security project integrating the EdgeLock SE050 with an ESP32 running ESP-IDF v4.1.2 over I2C. My goal is to read the device certificate from the SE050 using PlatformSCP03. The reference source code I am using was written specifically for Plug & Trust MW Release v02.16.00. However, I can no longer find this older version on the NXP portal. When I download the newer v3 or v4 packages, I consistently run into build errors on ESP-IDF due to directory structure changes, missing header files, and SSS_MALLOC incompatibilities. Does anyone happen to have an archive of Plug & Trust MW v02.16.00 or know where I can download this legacy version? Alternatively, any advice on how to compile this project with newer Middleware versions would be greatly appreciated. Thanks in advance Re: Looking for Plug & Trust MW v02.16.00 for SE050 Project Hello sir, Thank you for using our NXP products. Since this is a Secure Element, we highly recommend using the latest released version. I understand this isn't available for the ESP32, but please explore the possibility of implementing it yourself.

SL3S1206FUD2/HA SL3S1206FUD2/HA，我想获取该产品的对应电子晶圆图文件以确认（芯片状态），因为晶圆图显示了特定晶圆中的良品和不良品，所以它仅对该特定晶圆有效。

RT117xが1.8V出力の外部発振器を使用してRTC_XTALIを駆動する DCレベルが1.8Vの外部クロックでRTC_XTALIを駆動することは可能でしょうか? 外部クロックの一致を確実にすることで設計の複雑さが増VDD_SNVS_ANAためです。また、1.8Vはクロック入力の絶対最大定格を下回っています。 Marwan_2-1786726380644.pngMarwan_2-1786726380644.pngMarwan_2-1786726380644.png Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output こんにちは、 @Marwan さん。 MIMXRT1160/1170プロセッサのハードウェア開発ガイドに記載されているように、外部低周波クロックをRTC_XTALIに入力したい場合は、RTC_XTALOピンは接続されていないか、補完信号で駆動される必要があります。この強制クロックの論理レベルは、VDD_SNVS_DIGレベルを超えてはならない。 さらに、i.MX RT1170クロスオーバープロセッサのデータシートには、VDD_SNVS_DIG動作電圧範囲が0.81Vから0.95V、典型的な値は0.85Vであると記載されています。 これは、1.8Vの信号がVDD_SNVS_DIG電圧レベルを超えることを意味します。 宜しくお願いします、 パブロ Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output こんにちは、 @Pablo_Ramos さん。 他の投稿でも触れられているように、文書には矛盾点があります。 データシートには、VDD_SNVS_ANAを参照していると記載されています。 敬具、 マルワン Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output こんにちは、 @Marwan さん。 ご迷惑をおかけして申し訳ございません。 ご指摘の通りです。社内で記録しておきます。 現時点では、データシートを参照して、RTC_XTALIへの外部クロックがVDD_SNVS_ANA電源レベルを超えないようにしてください。 この場合、設計上1.8V以上であることが保証されている限り、DCレベルが1.8Vの外部クロックを使用できますVDD_SNVS_ANA。 よろしくお願いします、 パブロ Re: RT117x Driving RTC_XTALI using External oscillator with 1.8V output こんにちは、 @Pablo_Ramos さん。 ご返信ありがとうございます。 1．それを保証する方法はありますか？ この電源レールは内部で生成されるため、プログラム可能かどうかについては何も記載されていません。 2 - ICのバッチ間でVDD_SNVS_ANAに差異はありますか？ 敬具 マルワン

S32K118 SDK not showing in S32 Design studio 3.5 Hi, I installed S32 Design Studio 3.5 and then downloaded and installed S32K1 RTD 3.0.0. After installing the RTD, I tried to create a new project for the S32K118. However, when creating the project, **no SDK/RTD is shown as available** for the S32K118. Could someone please help me understand what might be missing or how I can properly configure/install the S32K1 RTD 3.0.0 so that it appears in S32 Design Studio 3.5? Thanks in advance. Re: S32K118 SDK not showing in S32 Design studio 3.5 Hi Sorry, S32 Design Studio (S32DS) v3.5 does not support S32K1 SDK 3.0.0. If you must use S32K1 SDK 3.0.3, we recommend downloading S32 Design Studio for ARM 2.2 Update 1. If you must use S32K1 SDK 3.0.2, we recommend downloading S32 Design Studio for ARM 2018.R1 Update 11.   However, for new project development,  I recommend you to use the latest S32K1 RTD. The old SDK will not be updated to fix bugs. Please click K1 FRDM Bundle  from Application Code Hub. And follow the section 4. Installation Steps of FRDM_Installation_Guide_2026_03.pdf K1 FRDM Bundle Application Code Hub.pngK1 FRDM Bundle Application Code Hub.png Best Regards, Robin

SJA1105S+TJA1120A+RTL8211FI RTL8211FI 可以通过 MDIO/MDC 获取 PHY 地址并正常访问互联网，但两个 TJA1120A 既不能通过 MDIO/MDC 获取 PHY 地址，也不能正常访问互联网。这是什么原因造成的？是否有任何硬件需要调整或改装？ 1. 利用 NXP i.MX95 SoC 外部连接三个网卡 PHY：一个 RTL8211FI 和两个 TJA1120A，其中两个 TJA1120A 通过 SJA1105S 进行外部扩展。 2. 资源分配： （1）将 NXP i.MX95 的 ENET1 分配给 RTL8211FI（PHY 地址为 001） （2）将 NXP i.MX95 的 ENET2 分配给 SJA1105S，将 SJA1105S 的 RGMII1 分配给第一个 TJA1120A（PHY 地址 002），将 SJA1105S 的 RGMII2 分配给第二个 TJA1120A（PHY 地址 004）。 3. 原理图请参见PDF文件。 Re: SJA1105S+TJA1120A+RTL8211FI 你好@leven ， 从原理图审查来看，一个可能的问题是连接到 TJA1120A 器件的 MDIO/MDC 接口上的电压电平。   TJA1120A VDDIO 似乎连接到了 1.8 V 功能域。因此，连接到 TJA1120A 的 MDIO 和 MDC 信号也应与此 1.8 V I/O 功能域兼容。   然而，在原理图中，到 TJA1120A 器件的 MDIO/MDC 信号似乎是通过 U20 电平转换器路由的。连接到 TJA1120A 设备 的 ENET1_MDIO_BUF / ENET1_MDC_BUF 侧似乎位于电平转换器的 3.3 V 侧。这将造成不匹配，因为 TJA1120A MDIO/MDC 引脚参考的是 1.8 V VDDIO 域。   这或许可以解释为什么 RTL8211FI 可以被正确访问，而 TJA1120A 设备却无法通过 MDIO 检测到。RTL8211FI MDIO/MDC 连接似乎位于 1.8 V 侧，这与其配置的 I/O 电压相符。   请用示波器直接检查 TJA1120A 引脚上的 MDIO 和 MDC 电压电平。如果 MDIO/MDC 信号在 3.3V 电压下驱动，而 TJA1120A VDDIO 为 1.8V，则应纠正硬件连接，使 MDIO/MDC 信号使用与 TJA1120A VDDIO 相同的电压域。 顺祝商祺！ 帕维尔