IW610G 802.15.4/SPI completely silent Hi, We're integrating an IW610G module (Murata TYPE2LL) on a custom embedded Linux board and need help getting 802.15.4/Thread working over SPI. WiFi and BLE work perfectly on the same hardware/firmware only the 802.15.4 RCP is an issue. Posting with as much detail as possible to save round-trips. Hardware/software setup - Host: QCA9531 SoC (MIPS 24Kc), OpenWrt-based Linux 6.12, ath79 target - IW610G (Murata TYPE2LL) connected via USB for WLAN and BLE, and SPI for 802.15.4 matching the standard IW610 host interface architecture - Firmware: usbusbspi_iw610.bin.se, pulled from the public nxp-imx/imx-firmware repo - otbr-agent/ot-daemon built with -DOT_POSIX_RCP_SPI_BUS=ON and related options, using its built-in spinel+spi:// transport (spidev-based, no custom kernel SPI driver we understand this matches NXP's intended architecture, since NXP doesn't ship an in-kernel driver for the SPI/802.15.4 side) What works - WiFi: full association, throughput and stability tests over USB, 5 GHz, confirmed with real traffic under sustained load - BLE: advertising, scanning, and coexistence with WiFi all confirmed working over USB with real nearby devices detected What doesn't work - 802.15.4 over SPI: the host correctly asserts CS, clocks out well-formed Spinel RESET frames, and the RCP never replies anything always a zero-filled header. This is consistent: - Across every SPI clock speed from the controller's hardware floor up to 20 MHz - With or without a GPIO reset pulse on IND_RST_WL/IND_RST_NB (chip-select/reset lines tested individually and combined) - Across multiple wake/reset GPIO (WL_WAKE_IN, NB_WAKE_IN) - On a chip confirmed freshly and cleanly power-sequenced What we've already ruled out on our side - Electrical signals confirmed clean and correctly timed scope-verified - SPI mode (CPOL=0/CPHA=0) and timing verified against the IW610 datasheet's own SPI host interface timing diagram - Firmware confirmed present, correctly loaded, and up to date (matches the latest commit on nxp-imx/imx-firmware) The FP92/FP99 discrepancy Our driver reports: wlan: version = USBIW610--18.99.8.p52--MM6X18543.p18-GPL-(FP92) We found an existing thread ("IW610 802.15.4 problems") where another user hit the exact same symptom with the exact same (FP92) tag, using sduartspi_iw610.bin.se. RN00104 documents USB-WLAN-USB-BLE-FP99-IW610 as the official validated configuration for IW610 over USB (WLAN over USB, BLE over USB matching our exact bus topology). Digging further: -The public nxp-imx/mwifiex repo has FPNUM="92" hardcoded in the Makefile on every branch we checked, including current HEAD - The public nxp-imx/mwifiex-iw612 repo does have a real FPNUM="99", but it's IW612-only (no IW610 references in the source) and SDIO-only (no USB transport code at all) Our question Where can we obtain the actual FP99 driver + firmware + config bundle corresponding to the USB-WLAN-USB-BLE-FP99-IW610 entry documented in RN00104 doc? Is this combination available through a channel other than the public GitHub repos (direct support request, NDA, module vendor distribution)? Any pointer to what's actually different between an FP92 and FP99 build beyond the version-string macro would also help us understand whether this is even the right lead. Thanks in advance Re: IW610G 802.15.4/SPI completely silent Hi, I sent you a private message. Regards, Daniel.

使用SPI时访问DMA描述符的intA和intB 你好， 我正在使用 LPC55S69 微控制器通过 SPI 和 DMA 与设备通信。 该设备每 2 毫秒输出一次数据，我会自动将其保存到每个描述符中。 我有 4 个描述符，当描述符 2 完成数据保存时，我希望它标记 intA，当描述符 4 完成缓冲区数据填充时，我希望它标记 intB。 我使用了以下回调函数： void SPI_DMA_master_callback(SPI_Type *base, spi_dma_handle_t *masterHandle, status_t status, void *userData) void SPI_RxDMACallback(dma_handle_t *handle, void *param, bool transferDone, uint32_t tcds) void SPI_TxDMACallback(dma_handle_t *handle, void *param, bool transferDone, uint32_t tcds) 要了解 intA 或 intB 的状态，我应该读取变量“tcds”，但是它从未进入 SPI_RxDMACallback() 或 SPI_TxDMACallback()，代码只有在完成所有描述符后才会进入函数 SPI_DMA_master_callback()。 有没有办法检查 intA 和 intB 何时发生？ 谢谢！ 堪萨斯 LPC55xx Re: Access to intA and intB of DMA descriptors when using SPI 谢谢你的回复。 我确实注意到了这一点，所以我一直在尝试找到一种方法，仍然能够访问描述符中断（INTA/INTB）。 我尝试使用自定义回调函数，目前看来可以正常工作，能够访问 intA 和 intB 的状态： *defenitions* dma_callback g_nxp_rx_callback = NULL; void *g_nxp_rx_userData = NULL; void Custom_RxDmaCallback(dma_handle_t *handle, void *userData, bool transferDone, uint32_t tcds); *initialisation* g_nxp_rx_callback = FLEXCOMM0_RX_Handle.callback; g_nxp_rx_userData = FLEXCOMM0_RX_Handle.userData; DMA_SetCallback(&FLEXCOMM0_RX_Handle, Custom_RxDmaCallback, NULL); *callback* void Custom_RxDmaCallback(dma_handle_t *handle, void *userData, bool transferDone, uint32_t tcds) { // 1. Intercept intermediate descriptor interrupts if (tcds == kDMA_IntA) { // Descriptor middle finished: 1st buffer filled transferDone = false; } else if (tcds == kDMA_IntB) { // Descriptor final finished: 2nd buffer filled transferDone = true; } if (transferDone && g_nxp_rx_callback != NULL) { g_nxp_rx_callback(handle, g_nxp_rx_userData, transferDone, tcds); } } 这样一来，通信结束后它也会跳转到SPI回调函数，但是（如果我理解有误请指正），进入SPI回调函数会将SPI的内部状态从kSPI_Busy更改为kSPI_Idle，而实际上我陷入了一个描述符的无限循环（最后一个描述符结束后直接跳转到第一个描述符），所以这可能会产生一些冲突？ 同时避免在回调函数之间频繁跳转。 所以我决定化繁为简： *initialisation* DMA_SetCallback(&FLEXCOMM0_RX_Handle, Custom_RxDmaCallback, NULL); *callback* void Custom_RxDmaCallback(dma_handle_t *handle, void *userData, bool transferDone, uint32_t tcds) { // 1. Intercept intermediate descriptor interrupts if (tcds == kDMA_IntA) { // Descriptor middle finished: 1st buffer filled } else if (tcds == kDMA_IntB) { // Descriptor final finished: 2nd buffer filled } } Re: Access to intA and intB of DMA descriptors when using SPI 你好， 您的代码只在整个链的末尾触发 SPI_DMA_master_callback() 的原因是，MCUXpresso 的高级 spi_dma_handle_t 驱动程序默认会覆盖各个 DMA 回调并禁用中间描述符中断 (INTA/INTB)。高级驱动程序仅在最终描述符完成后才会通知您。

i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? System info: - Board: i.MX 8M Plus - GPU: GC7000UL - Driver stack: Mesa `etnaviv` (open-source) - `eglinfo -B` reports: OpenGL ES 2.0 only - Application: Chromium/CEF 133, using ANGLE, requesting an ES 3.0 context Issue: Per the datasheet, GC7000UL supports ES 3.1/3.0, Vulkan, and OpenCL 1.2, but etnaviv on this board only exposes ES 2.0.  and the Chromium/CEF's ANGLE backend fails to get an ES3 context and falls back to an ES2 path, which in turn falls back to software rendering. I'm looking to get actual GPU hardware acceleration working, not just an ES2 workaround. - Would like to stick with the open-source Mesa/etnaviv stack rather than the proprietary Galcore driver, if possible. - Open to upgrading `CEF` versions if that unlocks hardware acceleration on this GPU. Happy to share further build details if useful. Thanks! IMX8MPLUS    Graphics & Display HW-Open-Source i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? Hi @mineshp  Issues with open-source GPU drivers are not covered by NXP's support. Thank you for your understanding. Best Regards, Zhiming

S32K322 LCU/Emios 我想了解 S32K144 和 S32K322 编码器实现方式和原理上的区别。 使用 S32K144，初始角度通过 PWM 传递，然后提供给 ABI 接口进行进一步处理。我们还具有故障检测机制，可通过 FTM 使用正交解码器功能来检测 A、B 和 I 信号/线路断开。 然而，对于 S32K322 来说，同样的逻辑并没有按预期工作，特别是因为我们目前无法正确检测方向。 例如，当 I 脉冲线断开时，绝对计数变为零。这导致开关错误，之后绝对计数逐渐变化，最终达到 4095 个脉冲。 在 S32K144 中，即使 I 脉冲断开，具有单个输出的 A 和 B 信号仍然能够提供正确的计数，使我们能够检测到故障。 请您提供以下情况的示例或说明预期行为？ A脉冲线断开 B脉冲线断开 I脉冲线断开 A 和 B 脉冲线断开 A、B 和 I 脉冲线断开 如果您能解释一下在每种情况下 S32K144 和 S32K322 的编码器数量和方向的预期行为，那就太好了。 此致， 蒂鲁 S32K3 S32K1无刷直流电机控制器 Re: S32K322 LCU/Emios 我无法完全理解应用笔记中描述的 LCU LUT 逻辑。 我有以下几个问题： 1. A/B 信号断开检测： 我理解仅根据绝对计数来检测 A 或 B 信号断开可能不可靠，因为当 A 或 B 信号断开时，绝对计数可能保持在0 或 4095 。 同时，基于CW/CCW 计数器定义固定阈值似乎也很困难，因为转子可以向前和向后旋转，导致计数器翻转。因此，CW/CCW 计数器可以超过4095，并继续达到 65535 (uint16) ，具体取决于翻转条件。 在这种情况下，检测 A/B 信号断开的推荐逻辑或阈值是什么？ 考虑到计数器翻转的情况，请问针对这种情况，您能否提出一种合适的诊断方法？ Re: S32K322 LCU/Emios 您好， S32K322 不包含 S32K144 上存在的 FTM 外围设备。在 S32K3 系列中，正交编码器功能是围绕 LCU、TRGMUX 和 eMIOS 模块的协作而构建的。这与 S32K144 上提供的基于 FTM 的正交解码器的架构有着根本的不同。 在 S32K322 上，PHA 和 PHB 由 LCU 解码为单独的 CW 和 CCW 脉冲流，由两个 eMIOS 通道计数。该应用程序通过计算这些计数器之间的差值来获取增量位置。 对于 S32K3 正交解码器设计而言，一个有用的起点是应用笔记 AN13767，特别是第 4.2.5 节，其中描述了用于方向检测、TRGMUX 路由和 eMIOS 边沿计数器配置的 LUT 真值表。更多信息请参见 S32K344 电机控制套件页面以及相关的社区讨论： AN13767：应用笔记 AN13767 S32K344 电机控制套件： S32K344 BLDC/PMSM 开发套件 社区讨论： S32K344上的正交解码器 根据 LCU LUT 的实现，如果 A 信号或 B 信号断开，剩余的通道仍然可以产生转换，从而在 LCU 输出端产生 CW 或 CCW 脉冲。因此，相应的 eMIOS 计数器会继续计数，方向信息可能仍然可用。但是，脉冲频率降低，导致每转计数比正常运行少约四倍。 如果 A 和 B 信号都断开，则 LCU 输入端不存在有效的正交转换。因此，既不产生 CW 脉冲，也不产生 CCW 脉冲，eMIOS 计数器保持不变。 关于索引 (I) 信号，NXP 电机控制套件的实现不使用索引信号。位置和方向完全由 A 和 B 正交信号导出，而位置偏移在转子对准期间进行校准。此外，在本实现方案中，索引信号未连接到MCU。因此，断开 I 信号时观察到的行为似乎是特定应用。 BR，彼得

MTRCKTSPS5744P Application Software Installation Hello, I encountered this issue while installing the software that can be downloaded here. MPC5744P 3-phase PMSM Development Kit | NXP Semiconductors The error says 'File not found'. The software tries to get some file from server but it fails. Thank you. Re: MTRCKTSPS5744P Application Software Installation Hello, I have just downloaded it with no issues. However as I remember you need to manually install AMMCLIB first as the installation link was broken or so. https://www.nxp.com/design/design-center/software/automotive-software-and-tools/automotive-math-and-motor-control-library-ammclib:AMMCLIB Please refer to my other post regarding this issue: https://community.nxp.com/t5/MPC5xxx/How-to-obtain-the-complete-source-code-of-MPC5744P-3-phase-PMSM/m-p/1737179 Best regards, Peter

SPIを使用する場合のDMAディスクリプタのintAおよびintBへのアクセス こんにちは、 私はマイクロコントローラーのLPC55S69を使って、DMAを使ってSPI経由でデバイスと通信しています。 このデバイスは2msごとにデータを出力しており、私はそれを各ディスクリプタに自動的に保存しています。 4つのディスクリプタがあり、ディスクリプタ2がデータの保存を完了したときにintAをフラグし、ディスクリプタ4がバッファへのデータの書き込みを完了したときにintBをフラグするようにしたいです。 私には以下のコールバック関数があります。 void SPI_DMA_master_callback(SPI_Type *base, spi_dma_handle_t *masterHandle, status_t status, void *userData) void SPI_RxDMACallback(dma_handle_t *handle, void *param, bool transferDone, uint32_t tcds) void SPI_TxDMACallback(dma_handle_t *handle, void *param, bool transferDone, uint32_t tcds) intA または intB の状態を知るには、変数 "tcds" を読み取る必要がありますが、SPI_RxDMACallback() や SPI_TxDMACallback() には入らず、コードはすべてのディスクリプタの処理が完了した後にのみ関数 SPI_DMA_master_callback() に入ります。 intAとintBが発生するタイミングを確認する方法はありますか？ ありがとうございました。 カンザス LPC55xx Re: Access to intA and intB of DMA descriptors when using SPI こんにちは、 コードがチェーン全体の最後にしかSPI_DMA_master_callback()をトリガーしない理由は、MCUXpressoの高レベルspi_dma_handle_tドライバーが個々のDMAコールバックを上書きし、中間ディスクリプタ割り込み(INTA/INTB)をデフォルトで無効化しているからです。高レベルのドライバーは最終記述子が完成した時にのみ通知します。

IW610G 802.15.4/SPI 完全静音 你好， 我们正在将 IW610G 模块（Murata TYPE2LL）集成到定制的嵌入式 Linux 板上，需要帮助使 802.15.4/Thread 通过 SPI 工作。WiFi 和 BLE 在同一硬件/固件上工作完美，只有 802.15.4 RCP 有问题。尽可能详细地发布信息，以减少来回沟通。 硬件/软件设置 主机：QCA9531 SoC（MIPS 24Kc），基于 OpenWrt 的 Linux 6.12，ath79 目标平台 - IW610G（Murata TYPE2LL）通过 USB 连接用于 WLAN 和 BLE，并通过 SPI 连接用于 802.15.4，符合标准的 IW610 主机接口架构。 - 固件：usbusbspi_iw610.bin.se从公共 nxp-imx/imx-firmware 仓库中提取 - 使用 -DOT_POSIX_RCP_SPI_BUS=ON 及相关选项构建的 otbr-agent/ot-daemon，使用其内置的 spinel+spi:// 传输（基于 spidev，没有自定义内核 SPI 驱动程序，据我们了解，这符合 NXP 的预期架构，因为 NXP 没有为 SPI/802.15.4 端提供内核驱动程序）。 什么方法有效 - WiFi：通过 USB 接口和 5 GHz 频段进行了完整的连接、吞吐量和稳定性测试，并在持续负载下通过实际流量验证。 - BLE：已证实可通过 USB 接口进行广播、扫描，并能与 WiFi 共存，且能检测到附近的真实设备。 哪些方法行不通 - 802.15.4 over SPI: 主机正确置位 CS，发出格式良好的 Spinel RESET 帧，但 RCP 始终不回复任何内容，始终是零填充的头部。这一点是一致的： - 适用于从控制器硬件最低频率到 20 MHz 的所有 SPI 时钟频率。 - 是否在 IND_RST_WL/IND_RST_NB 上施加 GPIO 复位脉冲（片选/复位线单独和组合测试） - 跨越多个唤醒/复位 GPIO（WL_WAKE_IN、NB_WAKE_IN） - 芯片已确认完成新鲜且干净的电源时序控制 我们这边已经排除的选项 - 示波器确认电信号清晰且时序正确 - SPI 模式 (CPOL=0/CPHA=0) 和时序已根据 IW610 数据手册中的 SPI 主机接口时序图进行验证。 - 固件已确认存在、已正确加载且为最新版本（与 nxp-imx/imx-firmware 上的最新提交版本一致） FP92/FP99差异 我们的司机报告： wlan: 版本 = USBIW610--18.99.8.p52--MM6X18543.p18-GPL-(FP92) 我们找到了一个现有的帖子（“IW610 802.15.4 问题”），其中另一位用户遇到了完全相同的症状，使用了完全相同的 (FP92) 标签，使用的是 sduartspi_iw610.bin.se。RN00104 文档将 USB-WLAN-USB-BLE-FP99-IW610 列为 IW610 over USB（WLAN over USB，BLE over USB）的官方验证配置。 USB接口与我们总线拓扑结构完全匹配）。深入挖掘： - 在我们检查过的所有分支（包括当前 HEAD 分支）中，公共 nxp-imx/mwifiex 仓库的 Makefile 文件中都硬编码了 FPNUM="92"。 - 公开的 nxp-imx/mwifiex-iw612 仓库确实有一个真实的 FPNUM="99", 但它仅适用于 IW612（源代码中没有 IW610 的引用）并且仅适用于 SDIO（完全没有 USB 传输代码）。 我们的问题 我们可以在哪里获得与 RN00104 文档中记录的 USB-WLAN-USB-BLE-FP99-IW610 条目对应的实际 FP99 驱动程序 + 固件 + 配置包？除了公开的 GitHub 代码库之外，是否还有其他渠道可以获取此组合（例如直接请求支持、签署保密协议、模块供应商分发）？任何 如果能指出 FP92 和 FP99 版本之间除了版本字符串宏之外的实际区别，也有助于我们了解这是否是正确的线索。 提前致谢 Re: IW610G 802.15.4/SPI completely silent 您好， 我给你发了私信。 问候， 丹尼尔。

i.MX 8M Plus (GC7000UL) 仅通过 Mesa etnaviv 报告 OpenGL ES 2.0——是否有可能升级到 ES 3.0/3.1？ 系统信息： - 主板：i.MX 8M Plus - GPU：GC7000UL - 驱动程序栈：Mesa `etnaviv`（开源） - `eglinfo -B` 报告：仅支持 OpenGL ES 2.0 - 应用：Chromium/CEF 133，使用 ANGLE，请求 ES 3.0 上下文 问题： 根据数据手册，GC7000UL 支持 ES 3.1/3.0，该板卡上的etnaviv仅支持 ES 2.0，但支持 Vulkan 和 OpenCL 1.2。Chromium/CEF 的ANGLE 后端无法获取ES3上下文，回退到 ES2 路径，而 ES2 路径又回退到软件渲染。我希望实现真正的 GPU 硬件加速，而不仅仅是 ES2 的变通方案。 - 如果可能的话，我希望继续使用开源的 Mesa/etnaviv 协议栈，而不是专有的 Galcore 驱动程序。 - 如果升级 `CEF` 版本可以解锁此 GPU 上的硬件加速，则愿意升级该版本。 如果需要，我很乐意分享更多版本细节。谢谢！ IMX8MPLUS 图形与显示 HW-开源 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? 嗨@mineshp NXP 的支持服务不涵盖开源 GPU 驱动程序的问题。感谢您的理解。 此致， 志明

MTRCKTSPS5744P アプリケーションソフトウェアのインストール こんにちは、 この問題は、こちらからダウンロードできるソフトウェアをインストールしているときに遭遇しました。 MPC5744P 3相PMSM開発キット |NXPセミコンダクターズ エラーメッセージには「ファイルが見つかりません」と表示されます。ソフトウェアはサーバーからファイルを取得しようとしますが失敗します。 よろしくお願いします。 Re: MTRCKTSPS5744P Application Software Installation こんにちは、 問題なくダウンロードできました。 ただ、私の記憶では、インストールリンクが壊れていたので、まずAMMCLIBを手動でインストールする必要があります。 https://www.nxp.com/design/design-center/software/automotive-software-and-tools/automotive-math-and-motor-control-library-ammclib:AMMCLIB この件に関する私の他の投稿を参照してください。 https://community.nxp.com/t5/MPC5xxx/How-to-obtain-the-complete-source-code-of-MPC5744P-3-phase-PMSM/m-p/1737179 よろしくお願いいたします。 ピーター

i.MX 8M Plus (GC7000UL) は Mesa etnaviv 経由で OpenGL ES 2.0 しか報告しない — ES 3.0/3.1 への道は？ システム情報: - ボード:i.MX 8M Plus - GPU:GC7000UL - ドライバースタック:Mesa 'etnaviv'(オープンソース) - 'eglinfo -B' レポート:OpenGL ES 2.0のみ - アプリケーション:Chromium/CEF 133、ANGLE使用、ES 3.0コンテキストの要求 問題: データシートによると、GC7000UL ES 3.1/3.0をサポートしています。VulkanとOpenCL 1.2はサポートされていますが、このボード上のetnavivはES 2.0のみをサポートしています。また、 Chromium/CEFのANGLEバックエンドは ES3コンテキストを取得できず、ES2パスにフォールバックし、さらにES2パスがソフトウェアレンダリングにフォールバックします。実際のGPUハードウェアアクセラレーションを動作させたいのであって、ES2の回避策としては考えていません。 - 可能であれば、独自仕様のGalcoreドライバーではなく、オープンソースのMesa/etnavivスタックにとどまりたいです。 - もしこのGPUのハードウェアアクセラレーションがアンロックされるなら、『CEF』バージョンのアップグレードも検討します。 必要であれば、さらに詳しい製作情報をお伝えします。ありがとう！ IMX8MPLUS グラフィックスとディスプレイ HW-Open-Source i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? こんにちは@mineshp  オープンソースGPUドライバーの問題はNXPのサポート対象外です。ご理解いただきありがとうございます。 よろしくお願いします、 志明

IW610G 802.15.4/SPI 完全無音 こんにちは、 私たちはIW610Gモジュール(Murata TYPE2LL)をカスタム組み込みLinuxボードに統合しており、SPI上で802.15.4/Threadを動作させるのに助けが必要です。WiFiとBLEは同じハードウェア/ファームウェア上で完全に動作しますが、802.15.4 RCPに問題があります。往復の手間を省くため、できるだけ詳細な情報を投稿します。 ハードウェア/ソフトウェアのセットアップ - ホスト:QCA9531 SoC(MIPS 24Kc)、OpenWrtベースのLinux 6.12、ath79ターゲット - IW610G(村田TYPE2LL):WLANおよびBLE用にUSB接続、標準IW610ホストインターフェースアーキテクチャに準拠した802.15.4用SPI接続 - ファームウェア:usbusbspi_iw610.bin.se、公開されているNXP-IMX/IMX-firmwareリポジトリから取得しました - otbr-agent/ot-daemonは-DOT_POSIX_RCP_SPI_BUS=ONおよび関連オプションで構築され、内蔵のスピネル+spi/トランスポートを使用しています(spidevベースでカスタムカーネルSPIドライバーはなく、NXPがSPI/802.15.4側向けにカーネル内ドライバーを出荷していないため、NXPの意図されたアーキテクチャに合致していると理解しています) 効果的な方法 - WiFi:USB、5GHzを経た完全なアソシエーション、スループット、安定性テストを行い、持続的な負荷下での実際のトラフィックと確認 - BLE:広告、スキャン、WiFiとの共存はすべてUSB経由で動作し、近くの実際のデバイスを検出することが確認されています うまくいかないもの - SPI上の802.15.4:ホストは正しくCSを主張し、適切に形成されたSpinel RESETフレームをクロックアウトし、RCPは常にゼロ充填ヘッダーで応答しません。これは一貫しています: - コントローラのハードウェアフロアから最大20 MHzまでのすべてのSPIクロックスピードにわたり - IND_RST_WL/IND_RST_NBでGPIOリセットパルスの有無(チップセレクト/リセットラインを個別および組み合わせてテスト) - 複数のウェイク/リセットGPIO(WL_WAKE_IN、NB_WAKE_IN)をまたぐ - 新たにクリーンにパワーシーケンスされたチップ上で確認された 私たちの側で既に除外したこと - 電気信号がクリーンで正確にタイミングが確認され、スコープで検証済み - SPIモード(CPOL=0/CPHA=0)およびタイミングをIW610のデータシート独自のSPIホストインターフェースタイミング図と照合 - ファームウェアの存在が確認され、正しく読み込まれ、最新であること(nxp-imx/imx-firmwareの最新のコミットと一致) FP92とFP99の不一致 ドライバの報告: wlan: version = USBIW610--18.99.8.p52--MM6X18543.p18-GPL-(FP92) 既存のThread(「IW610 802.15.4 problem」)を見つけました。そこでは別のユーザーがまったく同じ(FP92)タグでsduartspi_iw610.bin.seを使って全く同じ症状に遭遇していました。RN00104 は、USB-WLAN-USB-BLE-FP99-IW610 を IW610 over USB (USB 経由の WLAN、BLE over USB) の公式検証済み構成として文書化しています。 当社のバストポロジーと完全に一致するUSB。さらに掘り下げると: - 公開のnxp-imx/mwifiexリポジトリには、確認したすべてのブランチでMakefileにFPNUM="92"がハードコードされており、現在のHEADも含まれます - 公開のnxp-imx/mwifiex-iw612リポジトリには実際のFPNUM="99"がありますが、IW612専用(ソースにIW610の参照なし)およびSDIO専用(USBトランスポートコードは全く含まれていません) 私たちの質問 RN00104ドキュメントに記載されているUSB-WLAN-USB-BLE-FP99-IW610エントリに対応するFP99ドライバー+ファームウェア+設定バンドルはどこで入手できますか?この組み合わせは公開されたGitHubリポジトリ以外のチャネル(直接サポートリクエスト、NDA、モジュールベンダー配布)を通じて利用可能でしょうか?どれでも バージョン文字列マクロ以外に、FP92ビルドとFP99ビルドの実際の違いを示す情報があれば、これがそもそも正しい手がかりなのかどうかを理解するのに役立ちます。 前もって感謝します Re: IW610G 802.15.4/SPI completely silent こんにちは、 プライベートメッセージを送りました。 よろしくお願いいたします。 ダニエル。

请问能否提供LS1021A的IFC接口的PCB设计指南？ 您好， 在我的板上，LS1021A 的 IFC 接口将直接连接到两个 Flash、两个带 MCU 接口的 PHY 和 2 个缓冲器（ SN74LVC16245A ）。PCB 布线将非常复杂。所以， 1. 从系统集成角度来看，可以接受什么样的路由拓扑结构？ 2. 请问能否提供LS1021A的IFC接口的PCB设计指南？ 提前感谢！ 顺祝商祺！ 杰森 QorIQ LS1设备 Re: Could you please provide me the PCB design guide for IFC interface of LS1021A 嗨，June： 如下图所示，我的电路有点复杂。IFC总线将驱动总共8个芯片通过一些缓冲器。由于IFC接口采用异步模式，因此IFC速率不高。您是否有像 Yiping.wang 给我的那种 IFC 接口的通用路由指南？ Jason_in_job_0-1789111004993.pngJason_in_job_0-1789111004993.png 提前感谢！ 顺祝商祺！ 杰森 Re: Could you please provide me the PCB design guide for IFC interface of LS1021A 请分享您的拓扑结构详情 1. 这两个 SN74LVC16245A 设备将用于缓冲或隔离 IFC 地址/数据总线吗？ 2. 将哪些类型的闪存设备连接到 IFC 接口（或非 闪存、与非 闪存等）？ 3. 这两个 PHY 设备是如何连接到 IFC 接口的？他们使用的是GPCM模式吗？ 4. 请您确认完整的IFC装载清单？它由两个闪存设备和两个MCU接口PHY设备组成吗？ 谢谢！ Re: Could you please provide me the PCB design guide for IFC interface of LS1021A 我们没有专门针对 LS1021A IFC 接口的专用 PCB 布线指南。 与 DDR 或以太网等高速接口不同，IFC 是一种异步并行接口，信号完整性考虑因素很大程度上取决于实际拓扑结构、负载、工作频率和 PCB 实现。因此，NXP 没有提供具有通用布局规则的专用的 IFC 布线指南。 一般来说，我们建议尽量缩短分支（短截线）长度，尽可能缩短从 LS1021A 到锁存器和缓冲器的走线，并在可行的情况下使用缓冲器来隔离下游加载。 如果条件允许，我们建议使用短截线的菊花链式布线（例如，尽可能在 1 英寸/25 毫米以内），而不是大型星形拓扑连接。对于您的拓扑结构，通常最好将地址锁存器放置在最靠近 LS1021A 的位置，然后是启动 Flash 设备，同时保持缓冲区足够接近，以最大限度地减少 IFC 总线上的负载。 我们还建议将 IFC 走线的单端阻抗控制在 50 Ω ±10% 以内。±10% 的容差考虑了 PCB 制造过程中的变化，而理想的设计目标应在 ±2% 以内。 如果在验证过程中发现信号完整性问题，可以根据实际波形测量和 PCB 实现情况，考虑在 LS1021A 输出端使用源端电阻（例如 22 Ω 至 33 Ω）。 请参考 AN4878（LS1021A 设计检查清单）和 TWR-LS1021A 参考设计。 考虑到拓扑结构的复杂性和所连接负载的数量，建议在最终确定 PCB 设计之前进行信号完整性 (SI) 仿真，以验证布线拓扑、负载和时序裕量。 谢谢！

I'm not sure what this position specifically means. Screenshot_14-9-2026_20244_.jpeg I'm very confused about what bit 0 of the Authentication Status (AUTHSTTS) register means: has it entered challenge mode, or does it mean the challenge value is ready? Could someone please help me understand this? Thank you so much! Screenshot_14-9-2026_202943_.jpeg Re: 我不确定这个位的具体含义 Hi，Vane If the chip has not enabled challenge mode, will bit 0 of AUTHSTTS still be set to 1? Re: 我不确定这个位的具体含义 Hi @TakanashiLika  AUTHSTTS[CHALRDY] is a read-only status bit that indicates when the challenge is ready. The debugger should wait for CHALRDY to be asserted before reading the challenge in the KEYCHALn registers. BR, VaneB 回复： 我不确定这个位的具体含义 The chip is S32K314

BAM ROM 转储请求 - MPC5604B（或 MPC560xB 系列） 有没有人拥有未审查的 MPC5604B（或任何 MPC560xB/C 评估板）并愿意导出 BAM 掩码 ROM（位于 0xFFFFC000-0xFFFFFFFF 的 16 KB）并分享？我需要它作为我个人MCU芯片研究项目的参考资料。 谢谢您！ Re: BAM ROM dump request - MPC5604B (or MPC560xB family) 你好， 我这里没有这样的 EVB，但你可以自己对芯片进行取样并进行数据转储。 所有样品出厂时均未经过任何审查。 https://www.nxp.com/support/sample-and-buy/order-samples:ORDER_SAMPLES?partnum=SPC5604BAVLQ6 这样你就可以免费品尝多种芯片了。 顺祝商祺！ Peter

LX2160A - SerDesレーン番号付け こんにちは、 LX2160Aの**リファレンス・マニュアル**でSerDes 1レーンの番号付けに矛盾があることに気づきました。 セクション26.1.4(SerDes オプション)、文字を使用する場合、SerDes 1 レーンの番号付けが逆になります: レーン H = 0 -> レーン A = 7。 fdekeers_0-1789391391196.png セクション26.4.1.19(SerDes Lane m RX 一般制御レジスタ 1 (LNARGCR1 - LNHRGCR1)) のテキストには、文字番号が増加すると記載されています: Lane A = 0 -> Lane H = 7。 fdekeers_1-1789391514092.png 汎用制御レジスタ1のレジスタEXT_REC_CLK_SELを設定したいのですが、正しいレーンのアドレスオフセットはこの番号付けに依存します。どちらが正しいか確認してもらえますか? よろしくお願いいたします。 Re: LX2160A - SerDes lanes numbering こんにちは、 どちらのセクションも正しい。それぞれ異なる（しかし一貫性のある）索引付け規則を使用している。 この一見矛盾する点は、2つのセクションが異なる「変数」を使用していることを理解することで解消される。 第26.1.4項— プロトコルテーブルにおけるレーン番号（H=0 … A=7） SerDes 1の場合、RM は物理層の観点からレーン番号を割り当てます。 手紙 レーン番号（プロトコル表） H 0 G 1 F 2 E 3 D 4 C 5 B 6 A 7     これは意図的なものであり、文書に記載されているとおり正しいものです。NXP TSは以前のCASEでこれを明確に確認しています:「SerDes1はレーンの順序が逆です。」LS1046Aに関して同様の疑問が提起された際、LX2160Aにも同じ方式が適用されることが確認された。AN13022 アプリケーションノートも同じH/0 ...A/7列ヘッダーを使用しています。 セクション 26.4.1.19—接尾辞文字をアドレスインデックスとして登録します（A=0 … H=7） オフセット式 848h + (a × 100h) では、 レジスタ名の文字インデックス として a 使用します。ここで、A=0、B=1、…、H=7 です。 Register name a （文字索引） オフセット LN A RGCR1 0 0x848 LN B RGCR1 1 0x948 LN E RGCR1 4 0xC48 LN F RGCR1 5 0xD48 LN H RGCR1 7 0xF48       これはAN13022によって相互に確認されており、そこには正確に「LNmRGCR1（レーンAの場合はオフセット0x0848、レーンBの場合は0x0948、レーンEの場合は0x0C48、レーンFの場合は0x0D48）」と記載されています。 ―すべてA=0…H=7の文字インデックス式と一致している。 正しいレーンに合わせてEXT_REC_CLK_SELを設定する方法 SerDes 1プロトコルテーブル（セクション26.1.4）からレーン文字を特定します。ここで最初の物理レーンは H (レーン0)とラベル付けされています。 その文字にちなんで名付けられたレジスターを使用してください。たとえば、レーンHの場合は LNHRGCR1 、レーンAの場合は LNARGCR1 を使用します。 アドレスオフセットは、 848h + (letter_index × 100h) を使用して計算します。ここで、A=0、B=1、…、H=7 です。 例えば、レーンH（SerDes 1の最初のレーン、プロトコルテーブルのレーン番号0）で EXT_REC_CLK_SEL 設定するには、次のようにします。 登録番号: LNHRGCR1 オフセット: 848h + 7 × 100h = 0xF48 よろしくお願いします。

When the TJA1445 is in sleep mode, CANH and CANL are at low levels. Hi, When testing the TJA1445 in Sleep mode, with the wake-up source mode set to WUF, VBATVCC defaulted to 0, CPNC configured to 1, and PNCOK configured to 1, why are CANH and CANL at a low level (0V) instead of 2.5V after entering Sleep mode? Is the CAN state "CAN Offline" at this time? How can I configure it so that CANH and CANL are at 2.5V when the TJA1445 enters Sleep mode? Because in the current testing environment, sending only one CAN message is insufficient to wake the TJA1445. liugaosong_0-1788782128664.pngliugaosong_0-1788782128664.pngliugaosong_0-1788782128664.png CH1 is the INH pin, and CH2 is the CANH pin. As you can see, the sleep mode is at a low level. Re: TJA1445 休眠时CANH和CANL为低电平 If the PN-related registers are set before power failure, VCC/VIO can be turned off, leaving only BAT.  Then, if a message matching WUP is found on the bus, it can enter CAN OfflineBias from CAN Offline. Upon receiving another message matching WUF, PN wake-up can be initiated. The requirements of WUP messages are generally met by most messages; that is, sending two specific frames consecutively is sufficient to wake up the device.     Re: TJA1445 休眠时CANH和CANL为低电平 Hi, When the board is in sleep mode and VCC is off, can't the TJA1445 wake up in one frame? Is it necessary to go through the CAN Offline to CAN OfflineBias process? At this time, can CANH and CANL be 2.5V, or does the TJA1445 enter Sleep mode while the CAN status is always in CAN Offline mode?

フィットデータ こんにちは、 NX5P3090はどこで入手できますか？ FITデータを送っていただけますか？ありがとうございます。

i.MX95 - UUUツールのフラッシュが時々失敗する 専門家の皆様へ 私はi.MX95 EVKを使用しており、imx-bootと（カーネル＋ルートファイルシステム）をemmcにフラッシュしています。フラッシュ書き込みには、UUUスクリプトのemmc_allオプションを使用しました。 時々、そのオプションを使ったフラッシュ書き込みで失敗する現象が見られました。以下に、エラー発生時のコードスニペットを示します。 0x200000002:13-294A7876CE324A4D>Okay (0.403s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd if env exists emmc_ack; then ; else setenv emmc_ack 0; fi; 2:13-294A7876CE324A4D>Okay (0.008s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd sleep 1 2:13-294A7876CE324A4D>Okay (1.007s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd mmc partconf ${emmc_dev} ${emmc_ack} 1 0 2:13-294A7876CE324A4D>Fail (0.187s) 同様の不具合を経験された方がいらっしゃいましたら、また、この問題を軽減するための解決策をご存知でしたら、ぜひお知らせください。 よろしくお願いいたします！ BR、 アルン・クマール Re: i.MX95 - UUU tool flashing fails occasionally こんにちは、 使っているコマンドの全文を共有してもらえますか?また、FRDMボードのEVKやBSP版、UUU版でテストしている場合も教えてください。 よろしくお願いいたします。

安全なログインを作成する 母のためにウェブサイトを作成していて、今はユーザーの登録用のログイン部分を作成しようとしているのですが、パスワードの入力とデータベースに送るデータを保護しなければならないときに問題が起きています。何か助けてください。

Fit Data Hello, where can I find the NX5P3090? Could you please send me the FIT data? Thank you.