Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
S32K348GHT1MPCST 172 HDQFP EP 布局 主题:有关 S32K348GHT1MPCST 电源域解耦和布局指南的问题 您好,NXP团队, 我目前正在使用S32K348GHT1MPCST(172 HDQFP-EP)设计 PCB,并在查看《硬件设计指南》。如果您能澄清以下有关 V11、V15 和 V25 功率域的问题,我将不胜感激。 1。V11 功率域 根据解耦电容引脚排列图,四个 V11 引脚连接到同一 V11 网络。 电路板上的所有 V11 引脚是否都应该外部短路? 是否建议为 V11 网络使用专用的铜缆区域/平面? V11 引脚和 COUT_V11 之间是否有推荐的最大跟踪长度? 2.COUT_V11 安置 该指南为 COUT_V11 指定了 2.2 µF 的电容。 是否应将 COUT_V11 放在连接所有 V11 引脚的 V11 网络中心? COUT_V11 和 V11 去耦电容 (CDEC) 之间是否有首选的放置优先级? 3.CDEC 电容的数量 图表显示 4 个 V11 引脚,带 3 个 CDEC 电容 6 个 V15 引脚,带 5 个 CDEC 电容 请您澄清一下: 这些数量是最低建议量吗? 如果印刷电路板面积允许,每个 V11/V15 引脚使用一个 CDEC 电容是否可以接受? 增加CDEC电容的数量有什么好处或限制吗? 4。V15 Power Domain 对于不使用外部 NPN 镇流器晶体管和 VRC_CTRL 功能的设计: 是否需要 COUT_V15_NPN? 能否仅使用推荐的 CDEC 电容实现 V15 功能域? 5.示例原理图和布局 你有 S32K348GHT1MPCST (172 HDQFP-EP) 的电源和去耦网络的参考原理图或 PCB 布局示例吗? 感谢您的支持。 致以最诚挚的问候, Jay Re: s32k348ght1mpcst 172 hdqfp ep layout 嗨@jay1127 1。V11 功率域 根据解耦电容引脚排列图,四个 V11 引脚连接到同一 V11 网络。 电路板上的所有 V11 引脚是否都应该外部短路? 是否建议为 V11 网络使用专用的铜缆区域/平面? V11 引脚和 COUT_V11 之间是否有推荐的最大跟踪长度? 对于 S32K3,所有 V11 引脚都应使用所需的本地电容连接在一个公共 PCB 网络上,但现有文档没有指定数字最大走线长度,也没有明确要求专用的 V11 平面。 2.COUT_V11 安置 该指南为 COUT_V11 指定了 2.2 µF 的电容。 是否应将 COUT_V11 放在连接所有 V11 引脚的 V11 网络中心? COUT_V11 和 V11 去耦电容 (CDEC) 之间是否有首选的放置优先级? 对于 S32K3,优先将每引脚 V11 去耦电容放置在最靠近各自的 V11 引脚的位置,并将 COUT_V11 作为本地散装/旁路电容置于普通短路 V11 网络上,但我无法证实 COUT_V11 必须处于物理中心位置的任何要求 3.CDEC 电容的数量 图表显示 4 个 V11 引脚,带 3 个 CDEC 电容 6 个 V15 引脚,带 5 个 CDEC 电容 请您澄清一下: 这些数量是最低建议量吗? 如果印刷电路板面积允许,每个 V11/V15 引脚使用一个 CDEC 电容是否可以接受? 增加CDEC电容的数量有什么好处或限制吗? 这是推荐的参考设计。为每个V11/V15使用一个CDEC电容应该不是问题,也不会有任何明显的缺陷或改进。 4.对于不使用外部 NPN 镇流器晶体管和 VRC_CTRL 功能的设计: 是否需要 COUT_V15_NPN? 能否仅使用推荐的 CDEC 电容实现 V15 功能域? 这不是强制性的; 这是可以接受的。 5.示例原理图和布局 你有 S32K348GHT1MPCST (172 HDQFP-EP) 的电源和去耦网络的参考原理图或 PCB 布局示例吗? 唯一相关的设计是 S32K3X8EVB-Q289,尽管不是 172 封装,但仍具有参考价值。 Re: s32k348ght1mpcst 172 hdqfp ep layout 你好@jay1127 这是不允许的,因为它超出了设计规范。 Re: s32k348ght1mpcst 172 hdqfp ep layout 你好@jay1127 这不是强制性的。 VDD_HV_A 和 VDD_HV_B 是两个独立的功率域。 可以使用同一电源将 VDD_HV_A 和 VDD_HV_B 连接在一起。 不过,也可以使用不同的电压,例如,VDD_HV_A 使用 5V,VDD_HV_B 使用 3.3V。 Re: s32k348ght1mpcst 172 hdqfp ep layout 如果不向 VDD_HV_B 供电,会有问题吗?
View full article
radeonsi_dri.so is missing Hi i need to build radeonsi_dri.so in my T1040 board, can you help me to build this? Re: radeonsi_dri.so is missing Yes — but first important point: radeonsi_dri.so is Mesa’s Gallium OpenGL DRI driver for AMD Radeon GPUs from Southern Islands (GCN/GFX6) and newer, so your T1040 itself is only the CPU/SoC; you will need a supported external AMD GPU attached (typically over PCIe) plus a working Linux DRM stack for that GPU. The T1040 is a 64-bit e5500 Power Architecture SoC and it does provide PCIe 2.0 controllers, so the platform can host an external GPU in principle.  Also, radeonsi is built from Mesa’s src/gallium/drivers/radeonsi code, and Mesa’s Meson build system exposes gallium-drivers and dri-drivers-path options that are exactly what you need to produce/install a radeonsi DRI driver. I suggest cross-build Mesa on an x86 Linux host rather than building natively on the board. Step 1: Verify the board/GPU side first lspci -nn | egrep 'VGA|Display|3D' dmesg | egrep 'drm|amdgpu|radeon' ls /dev/dri `` Step 2: Prepare a cross toolchain # t1040-ppc64be.ini [binaries] c = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-gcc' cpp = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-g++' ar = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-gcc-ar' strip = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-strip' pkg-config = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-pkg-config' # IMPORTANT: this is the host-side llvm-config that Meson uses to locate LLVM llvm-config = '/usr/bin/llvm-config'   [host_machine] system = 'linux' cpu_family = 'ppc64' cpu = 'powerpc64' endian = 'big' Step 3: Get a stable Mesa source tree git clone https://gitlab.freedesktop.org/mesa/mesa.git cd mesa git checkout mesa-25.2.8 `` Step 4: Configure Mesa for radeonsi eson setup build-t1040 \   --cross-file t1040-ppc64be.ini \   -Dprefix=/usr \   -Dbuildtype=release \   -Dplatforms=x11,drm,surfaceless \   -Dglx=dri \   -Degl=enabled \   -Dgbm=enabled \   -Dgallium-drivers=radeonsi,swrast \   -Dvulkan-drivers=[] \   -Dgallium-va=disabled \   -Dgallium-vdpau=disabled \   -Dgallium-omx=disabled \   -Dvideo-codecs=[] \   -Ddri-drivers-path=/usr/lib64/dri `` Step 5: Build and install into a staging directory eson compile -C build-t1040 -j$(nproc)   DESTDIR=$PWD/stage meson install -C build-t1040 You should typically end up with something like: stage/usr/lib64/dri/radeonsi_dri.so   Step 6: Copy to the target scp stage/usr/lib64/dri/radeonsi_dri.so root@ :/usr/lib64/dri/ `` Step 7: Test on the T1040 export LD_LIBRARY_PATH=/usr/lib64:$LD_LIBRARY_PATH export LIBGL_DRIVERS_PATH=/usr/lib64/dri glxinfo -B   If you are using Yocto: For an embedded T1040 project, the cleanest solution is usually not to manually copy one .so , but to enable mesa with radeonsi in your Yocto image/recipe, so the entire dependency chain stays version-aligned.
View full article
radeonsi_dri.so 丢失 你好 我需要在我的 T1040 板 上构建 radeonsi_dri.so,你能帮我建这个吗? Re: radeonsi_dri.so is missing 是的,但重要的一点是: radeonsi_dri.so 是用于南方群岛(GCN/GFX6)及更新版本 AMD Radeon GPU 的 Mesa Gallium OpenGL DRI 驱动程序,因此您的T1040 本身只是 CPU/SoC;您需要连接一个受支持的外部 AMD GPU(通常通过 PCIe),外加一个适用于该 GPU 的 Linux DRM 栈。T1040 是一款64 位 e5500 Power ArchitectureSoC,它提供PCIe 2.0 控制器,因此原则上该平台可以承载外部 GPU。 此外, radeonsi 是基于 Mesa 的 src/gallium/drivers/radeonsi 代码构建的,而且 Mesa 的 Meson 编译系统提供了 gallium-drivers 和 dri-drivers-path 选项,这些选项正是你生成/安装 radeonsi DRI 驱动程序所需要的。 我建议在 x86 Linux 主机上交叉构建 Mesa,而不是在 板 上本地构建。 第 1 步:先验证主板/GPU 端 lspci -nn | egrep "VGA|Display|3D dmesg | egrep "drm|amdgpu|radeon ls /dev/dri `` 步骤 2:准备交叉工具链 # t1040-ppc64be.ini [二进制] c = "/opt/t1040-sdk/bin/powerpc64-linux-gnu-gcc cpp = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-g++' ar = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-gcc-ar' strip = "/opt/t1040-sdk/bin/powerpc64-linux-gnu-strip pkg-config = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-pkg-config' # 重要:这是 Meson 用来定位 LLVM 的主机端 llvm 配置文件 llvm-config = "/usr/bin/llvm-config   [主机] system = 'linux' cpu_family = 'ppc64' cpu = 'powerpc64' endian = 'big 步骤 3:获取稳定的 Mesa 源代码树 git clonehttps://gitlab.freedesktop.org/mesa/mesa.git cd mesa git checkout mesa-25.2.8 `` 步骤 4:为 Mesa 配置 radeonsi eson 版本-t1040\ --交叉文件 t1040-ppc64be.ini\ -Dprefix=/usr (前缀   -Dbuildtype=版本 \ -Dplatforms=x11,drm,surfaceless\ -Dglx=dri \ -Degl=enabled (启用 -Dgbm=enabled (启用 -镓驱动器=radonsi,swrast -Dvulkan-drivers=[] \ -Dgallium-va=disabled (禁用 -Dgallium-vdpau=disabled (禁用 -Dgallium-omx=disabled (禁用 -Dvideo-codecs=[] (视频编解码器 -Ddri-drivers-path=/usr/lib64/dri `` 第 5 步:生成并安装到暂存目录中 eson compile-C build-t1040-j$ (nproc)   destdir=$pwd/Stage meson install-C build-t1040 通常情况下,您应该得到类似的结果: stage/usr/lib64/dri/radeonsi_dri.so   Step 6: Copy to the target scp stage/usr/lib64/dri/radeonsi_dri.so root@ :/usr/lib64/dri/ `` Step 7: Test on the T1040 export LD_LIBRARY_PATH=/usr/lib64:$LD_LIBRARY_PATH export LIBGL_DRIVERS_PATH=/usr/lib64/dri glxinfo -B   If you are using Yocto: For an embedded T1040 project, the cleanest solution is usually not to manually copy one .so , but to enable mesa with radeonsi in your Yocto image/recipe, so the entire dependency chain stays version-aligned.
View full article
S32K324の最もシンプルな書き込み保護方法についてのご相談 NXPのエキスパート: S32K324チップを使用した製品を開発しましたが、J-Linkでプログラムしたコードがデバッガで読み取られないようにしたいと考えています。プログラムを更新したい場合は、フラッシュメモリ全体を消去してから再プログラムする必要があります。このような方法でフラッシュメモリの読み取りを防止する設定方法はありますか?フォーラムの他の投稿をいくつか読みましたが、HSEを使用してパスワードを設定するのは少し複雑なようです。ST MCUにコンフィギュレーションビットを直接書き込むような、より簡単な方法があれば教えてください。 Re: 咨询S32K324最简单的写保护方法 こんにちは、 @ktwor さん セキュアデバッグを有効にするためにHSEファームウェアをインストールしたくない場合は、HSEに依存せずに、パスワードを使用してJTAG/SWD経由でMCUへのアクセスを制限する代替手段があります。このアプローチについては、以下のスレッドで議論されています。 [S32K3] HSEを使用しない場合、パスワードでデバッグアクセスを制限してください 内容をご確認いただき、ご要望を満たしているかどうかをお知らせください。 BR、VaneB Re: 咨询S32K324最简单的写保护方法 こんにちは、 @VaneB さん: IVTにはLF_CONFIG_ADDRがあることが分かりました。LF_CONFIG_ADDR のアドレスは 0x007D2000 です。 Re: 咨询S32K324最简单的写保护方法 こんにちは、 @ktwor さん .boot_header を変更してくださいリファレンス・マニュアルのセクション32.5.3に記載されているとおりです。さらに、以前共有したリンク先の画像も参照してください。そこには必要な変更点が示されています。 Re: 咨询S32K324最简单的写保护方法 こんにちは、 @ktwor さん XRDC構成ポインタ(XRDC_CONFIG_ADDR)に対応するセクションのみを削除し、その他のセクションはすべて変更しないでください。 Re: 咨询S32K324最简单的写保护方法 こんにちは、 @VaneB さん: どう修正すればいいのか全く分かりません。S32K324というチップを使っているのですが、このチップにはCM7_0とCM7_1しかなく、CM7_2がありません。そのため、IVT内のCM7_2の位置が広く確保されているようです。修正方法を教えていただけないでしょうか? .section ".boot_header","ax" 。長さSBAF_BOOT_MARKER /* IVTマーカー */ 。長さ(CM7_0_ENABLE << CM7_0_ENABLE_SHIFT) | (CM7_1_ENABLE << CM7_1_ENABLE_SHIFT) 。長さ0 /* 予約済み */ 。長さCM7_0_VTOR_ADDR /* CM7_0 開始アドレス */ 。長さ0 /* 予約済み */ 。長さCM7_1_VTOR_ADDR /* CM7_1 開始アドレス */ 。長さ0 /* 予約済み */ 。長さ0 /* CM7_2コア上のアプリケーションの開始アドレス(予約済み)*/ 。長さ0 /* 予約済み */ 。長さLF_CONFIG_ADDR /* ライフサイクル構成ポインタ */ 。長さ0 /* 予約済み */ Re: 咨询S32K324最简单的写保护方法 こんにちは、 @ktwor さん IVTをアップデートしましたか?リファレンスマニュアルのセクション32.5.3を参照すると、CM7_2コア上のアプリケーションの開始アドレスの後に予約領域があり、その後にLC構成ワードのアドレスが続くことがわかります。これはXRDC構成ポインタではありません。 Re: 咨询S32K324最简单的写保护方法 こんにちは、 VaneBさん: ご提供いただいた情報に基づいてテストを実施しましたが、残念ながら、ライフサイクルをOEM_PRODに進めて電源を一度オフにしてから再度オンにしても、SWDは依然としてパスワードなしでアクセスを許可してしまいます。私の設定が正しく反映されていないようです。 画像に示すように、アドレス 0x1B000080 にパスワードを、アドレス 0x7D2000 に 0xDADADADA を既に書き込みました。また、startup_cm7.s の LF_CONFIG_ADDR アドレスを 0x7D2000 に変更しました。設定が機能しない理由について考えられる原因を教えていただければ、問題をさらに分析できます。私の MCU は S32K324 で、開発環境は S32DS3.4 です。 Re: 咨询S32K324最简单的写保护方法 こんにちは、 @VaneB さん:  I have  Removed only the section corresponding to the XRDC configuration pointer (XRDC_CONFIG_ADDR) and keep all other sections unchanged.However, it still hasn't taken effect and can still be アクセス without a password. What else could be the reasons for the configuration not taking effect? Re: 咨询S32K324最简单的写保护方法 こんにちは、 @ktwor さん 考えられる原因をいくつか除外するために、お使いのデバイスにHSEファームウェアは既にインストールされていますか? Re: 咨询S32K324最简单的写保护方法 こんにちは、 @VaneB さん: 私のデバイスにはHSEがインストールされていません。HSEファームウェアがないため、HSEなしでJTAGパスワードアクセスを実現する必要があります。
View full article
S32K344上のTRGMUXを介してLCU出力をeMIOS入力にルーティング こんにちは、皆さん。 私はS32K344上で、リファレンスアーキテクチャ(エンコーダ→TRGMUX→LCU→TRGMUX→eMIOS)に従って、LCU+TRGMUX+eMIOSを用いた直交デコーダの実装に取り組んでいます。-->-->-->--> エンコーダA/B信号はTRGMUXを介してLCUに正しくルーティングされます。 LCUロジックは設定済みで、期待される出力(CW/CCWパルス)を生成しています。 内部的にLCU_OUT信号を観測できます(デバッグで確認済み)。 現在のLCUロジック構成を用いて、回転方向を検出することが可能です。しかし、速度測定に関しては、外部ピンのループバックを使用するのではなく、LCUの出力信号(AOとBO)を使用し、TRGMUXを介して内部的にeMIOSにルーティングしたいと考えています。   しかし、TRGMUX経由でルーティングしているにもかかわらず、eMIOS入力キャプチャを使用してLCU出力信号を測定またはキャプチャすることができません。 S32K344では、LCUからeMIOSへのTRGMUX経由の内部ルーティングは完全にサポートされていますか? この状況において、どのeMIOSチャネルがTRGMUX入力をサポートしていますか? 信号伝搬を有効にするために、LCU/TRGMUX/eMIOSで追加の設定が必要ですか? LCU_OUTxをTRGMUXソースとして使用する際の既知の制限事項や制約はありますか? IPP入力マッピングとTRGMUXルーティングに関する動作例、設定のヒント、または説明があれば大変助かります。 参考までに、プロジェクトの設定ファイルを添付しました。   よろしくお願いいたします。 Re: LCU output routing to eMIOS input via TRGMUX on S32K344 こんにちは@kapidlitap テストプロジェクトを共有してください。そうすれば私が確認をお手伝いできます。 Re: LCU output routing to eMIOS input via TRGMUX on S32K344 こんにちは@kapidlitap TRGMUXを使用する際は、emiosに対して正しいSIUL_IMCR値を設定することを忘れないでください。 デフォルト値は0なので、シグナルを受信できません。 emios0_ch2の場合、 Siul2_Port_Ip_SetInputBuffer(NULL, 0, FALSE, 562-512, PORT_INPUT_MUX_ALT5);//eMIOS0_CH2 IMCR562 to 0x5 (TRGMUX_INT_OUT33) Re: LCU output routing to eMIOS input via TRGMUX on S32K344 こんにちは、 @Senlent さん。 お返事ありがとうございます。おっしゃる通りにうまくいきました。 同じ設定に関して、追加のサポートが必要です。 1Hzから10kHzの範囲の周波数を、高い分解能で測定するにはどうすればよいですか? バス全体のプリスケーラを変更するのではなく、特定のeMIOSチャネルのプリスケーラを変更する方法はありますか? あるいは、PWM周波数をより正確に測定するための他の方法やアプローチがあれば教えていただけますか? サポートありがとうございます。
View full article
MCXE247 在使用 McuXpresso 中的配置工具时出错 我在基于 Eclipse 的 McuXpresso IDE(v24.12)中导入了简单的 led_blinky 示例。 尽管它可以版本和调试,但我无法打开配置工具。我收到错误信息"不支持 MCXE247 处理器或没有该处理器的数据。检查互联网连接 " 我在 FRDM MCX E247 主板上使用 SDK 26.03.00。 我还导入了 MCXA153 的示例。我可以顺利访问该项目配置工具。 配置工具支持 MCX E 系列吗? 另外,配置工具是否已集成到适用于 VSCode 的 MCUXpresso 中,还是我需要使用独立的 Config 可执行文件? 代码包,软件包和 IO|GPIO Re: MCXE247 Error with Config Tools in McuXpresso 你好@hns80 感谢您的分享。你们的答案是正确的。 关于您的新问题,您是指 VS Code 还是 MCUXpresso IDE?请提供视频或截图,说明您的操作步骤,我这边会帮助您检查。谢谢。 BR 爱丽丝 Re: MCXE247 Error with Config Tools in McuXpresso 回答我自己的问题 1.由于我运行的是 24.12 版,我收到了有关设备不受支持的错误。 更新到 25.6 版后,它可以工作了 2.如果在 McuXpresso 安装程序中安装了配置器,则配置器包含在 vscode 中。创建新项目时,有一个复选框可以使用它。 当我试图启用它时,它超时了,但它似乎至少在尝试。 不知道能否将配置器添加到现有项目中?在我导入的示例中,当我右键单击项目并选择用 McuXpresso 配置工具打开时,我收到一条信息,说明"无法找到配置文件"
View full article
MCUXpresso for VSCODE cannot Import Example from Repository environment installed: import Example from Repository: Error occured: Failed to run inject command: west build -b kw47loc -p always D:/FILE/KW47/SDK/KW47_25_12_00/kw47_loc/mcuxsdk/examples/cmsis_driver_examples/lpi2c/int_b2b_transfer/master -d why this happend? How to solve it ?
View full article
s32k348ght1mpcst 172 hdqfp ep レイアウト 件名: S32K348GHT1MPCSTの電源ドメイン分離およびレイアウトガイドラインに関する質問 NXPチームの皆様、こんにちは。 現在、 S32K348GHT1MPCST(172ピンHDQFP-EP)を使用したプリント基板の設計を行っており、ハードウェア設計ガイドラインを確認しています。V11、V15、V25電源ドメインに関する以下の質問について、ご説明いただければ幸いです。 1. V11 Power Domain デカップリングコンデンサのピン配置図によると、4つのV11ピンは同じV11ネットに接続されています。 V11のすべてのピンは、基板上で外部から短絡させるべきでしょうか? V11ネットワークには専用の銅配線領域/平面を使用することが推奨されますか? V11ピンとCOUT_V11間の配線長に推奨される最大長はありますか? 2. COUT_V11 の配置 ガイドラインでは、COUT_V11に2.2μFのコンデンサを指定するように規定されている。 COUT_V11は、すべてのV11ピンを接続するV11ネットの中央に配置すべきでしょうか? COUT_V11とV11デカップリングコンデンサ(CDEC)の間には、配置に関する優先順位はありますか? 3. CDECコンデンサの数 図は以下を示しています。 4つのV11ピンと3つのCDECコンデンサ 6つのV15ピンと5つのCDECコンデンサ もう少し詳しく説明していただけますか? これらの数量は最低限の推奨量ですか? 基板面積に余裕がある場合、V11/V15ピンごとにCDECコンデンサを1個使用することは許容されますか? CDECコンデンサの数を増やすことには、何か利点や欠点がありますか? 4. V15 パワードメイン 外部NPNバラストトランジスタとVRC_CTRL機能を使用しない設計の場合: COUT_V15_NPNは必須ですか? V15ドメインは、推奨されているCDECコンデンサのみを使用して実装できますか? 5. 回路図とレイアウトの例 S32K348GHT1MPCST(172 HDQFP-EP)の電源回路およびデカップリングネットワークの回路図や基板レイアウト例はありますか? 再開まで今しばらくお待ちください。 よろしくお願いします、 ジェイ Re: s32k348ght1mpcst 172 hdqfp ep layout こんにちは、@ja1127 1. V11 Power Domain デカップリングコンデンサのピン配置図によると、4つのV11ピンは同じV11ネットに接続されています。 V11のすべてのピンは、基板上で外部から短絡させるべきでしょうか? V11ネットワークには専用の銅配線領域/平面を使用することが推奨されますか? V11ピンとCOUT_V11間の配線長に推奨される最大長はありますか? S32K3の場合、すべてのV11ピンは必要なローカルコンデンサとともに1つの共通のPCBネットに接続する必要がありますが、入手可能なドキュメントには、数値による最大配線長は指定されておらず、専用のV11プレーンを明示的に要求するものでもありません。 2. COUT_V11 の配置 ガイドラインでは、COUT_V11に2.2μFのコンデンサを指定するように規定されている。 COUT_V11は、すべてのV11ピンを接続するV11ネットの中央に配置すべきでしょうか? COUT_V11とV11デカップリングコンデンサ(CDEC)の間には、配置に関する優先順位はありますか? S32K3の場合、ピンごとのV11デカップリングコンデンサをそれぞれのV11ピンに最も近い位置に配置することを優先し、COUT_V11を共通の短絡されたV11ネット上のローカルバルク/バイパスコンデンサとして配置しますが、COUT_V11が物理的に中央に配置されなければならないという要件は確認できませんでした。 3. CDECコンデンサの数 図は以下を示しています。 4つのV11ピンと3つのCDECコンデンサ 6つのV15ピンと5つのCDECコンデンサ もう少し詳しく説明していただけますか? これらの数量は最低限の推奨量ですか? 基板面積に余裕がある場合、V11/V15ピンごとにCDECコンデンサを1個使用することは許容されますか? CDECコンデンサの数を増やすことには、何か利点や欠点がありますか? これは推奨されるリファレンスデザインです。V11/V15ごとにCDECコンデンサを1つ使用しても問題はなく、明らかな欠陥や改善点もありません。 4.外部NPNバラストトランジスタとVRC_CTRL機能を使用しない設計の場合: COUT_V15_NPNは必須ですか? V15ドメインは、推奨されているCDECコンデンサのみを使用して実装できますか? これは必須ではありません。 それは許容範囲内です。 5. 回路図とレイアウトの例 S32K348GHT1MPCST(172 HDQFP-EP)の電源回路およびデカップリングネットワークの回路図や基板レイアウト例はありますか? 唯一関連するデザインはS32K3X8EVB-Q289であり、これは172パッケージではないものの、依然として参考価値がある。 Re: s32k348ght1mpcst 172 hdqfp ep layout こんにちは、@ jay1127 これは必須ではありません。 VDD_HV_AとVDD_HV_Bは、2つの独立した電源ドメインです。 VDD_HV_AとVDD_HV_Bは、同じ電源を使用して接続できます。 ただし、異なる電圧を使用することもできます。例えば、VDD_HV_Aに5V、VDD_HV_Bに3.3Vを使用するなどです。 Re: s32k348ght1mpcst 172 hdqfp ep layout こんにちは、@ jay1127 これは認められていません。設計仕様を超えています。 Re: s32k348ght1mpcst 172 hdqfp ep layout もう一つ質問があります。 私の理解では、VDD_HV_Aは電源入力ピンです。外部回路/レイアウトを設計する際、VDD_HV_AはVDD_HV_Bに接続すべきでしょうか? 正しく理解できたかどうか確信が持てないので、ご説明いただけると幸いです。 Re: s32k348ght1mpcst 172 hdqfp ep layout VDD_HV_Bに電源が供給されない場合、何か問題が発生するでしょうか?
View full article
Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP Hi, I'm working with the Variscite SOM VAR-SOM-MX8M-PLUS (you can find their website when googling this SOM model) that is using LVDS for a 640x480 60Hz LCD. I'm unable to get a stable image for the LCD when using the display timing parameters from the spec sheet.  My device tree changes: #include "imx8mp-var-som-symphony.dts" / { panel { compatible = "panel-lvds"; backlight = <&backlight>; width-mm = <211>; height-mm = <158>; label = "640x480"; data-mapping = "jeida-24"; status = "okay"; panel-timing { clock-frequency = <25175000>; hactive = <640>; vactive = <480>; hback-porch = <40>; hfront-porch = <8>; vback-porch = <25>; vfront-porch = <2>; hsync-len = <96>; vsync-len = <2>; hsync-active = <0>; vsync-active = <0>; de-active = <1>; }; port { panel_in: endpoint { remote-endpoint = <&lvds_out>; }; }; }; }; &clk { assigned-clock-rates = <0>, <0>, <1000000000>, <800000000>, <500000000>, <400000000>, <800000000>, <393216000>, <361267200>, <352450000>; }; &media_blk_ctrl { assigned-clock-rates = <500000000>, <200000000>, <0>, <0>, <352450000>; }; &ldb { status = "okay"; lvds-channel@0 { fsl,data-mapping = "jeida"; fsl,data-width = <24>; status = "okay"; port@1 { reg = <1>; lvds_out: endpoint { remote-endpoint = <&panel_in>; }; }; }; };   I've updated the PLL clocks to reflect the 25.175 MHz pixel clock (25.175 * 14 = 352.450MHz) I've also added other clocks incase there was different multiplier (not just 14).  static const struct imx_pll14xx_rate_table imx_pll1443x_tbl[] = { PLL_1443X_RATE(1039500000U, 173, 2, 1, 16384), /* 74.25 MHz */ PLL_1443X_RATE(910000000U, 455, 3, 2, 0), /* 65 MHz */ PLL_1443X_RATE(1040000000U, 208, 3, 1, 0), /* 65 MHz */ PLL_1443X_RATE(455000000U, 379, 5, 2, 10923), /* 65 MHz */ PLL_1443X_RATE(650000000U, 325, 3, 2, 0), PLL_1443X_RATE(594000000U, 198, 2, 2, 0), PLL_1443X_RATE(519750000U, 173, 2, 2, 16384), /* 37.125 MHz */ /*PLL_1443X_RATE(420000000U, 175, 5, 1, 0),*/ /* 30 MHz */ PLL_1443X_RATE(393216000U, 262, 2, 3, 9437), /*PLL_1443X_RATE(378000000U, 126, 4, 1, 0),*/ /* 27 MHz */ PLL_1443X_RATE(361267200U, 361, 3, 3, 17511), PLL_1443X_RATE(352450000U, 220, 15, 0, 18432), /* 25.175 MHz */ PLL_1443X_RATE(400000000U, 200, 3, 2, 0), /* 25 MHz */ PLL_1443X_RATE(700000000U, 175, 3, 1, 0), /* 25 MHz */ PLL_1443X_RATE(350000000U, 175, 6, 1, 0), /* 25 MHz */ PLL_1443X_RATE(245760000U, 328, 4, 3, 0xae15), PLL_1443X_RATE(225792000U, 226, 3, 3, 0xcac1), PLL_1443X_RATE(122880000U, 328, 4, 4, 0xae15), PLL_1443X_RATE(112896000U, 226, 3, 4, 0xcac1), PLL_1443X_RATE(61440000U, 328, 4, 5, 0xae15), PLL_1443X_RATE(56448000U, 226, 3, 5, 0xcac1), PLL_1443X_RATE(49152000U, 393, 3, 6, 0x374c), PLL_1443X_RATE(45158400U, 241, 2, 6, 0xd845), PLL_1443X_RATE(40960000U, 109, 1, 6, 0x3a07), }; I've commented out the hardcoded clocks inside imx8mp-ldb.c  /* * Due to limited video PLL frequency points on i.MX8mp, * we do mode fixup here in case any mode is unsupported. */ /*if (ldb->dual) mode->clock = mode->clock > 100000 ? 148500 : 74250; else mode->clock = 74250;*/ return 0; Verified PLL clock on board: root@imx8mp-var-dart:~# cat /sys/kernel/debug/clk/video_pll1/clk_rate 352450000 The picture looks like this  Please advise on what to try next. Thanks, Jon i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP refer to your panel spec, it seems you don't set correct timings, the h_total is 800 and v_total is 525, pls double check it Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP Bumping to be seen by support @joanxie  Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP I updated the timings to equal 800 htotal and 525 vtotal. Picture comes out the same.  I measured the clocks on the scope, 25MHz comes out fine for pixel clock but the vertical and horizontal sync are unstable. Can IMX8MP support 640x480? Why wouldn't the h/v sync timings be unstable? We have this same LCD for imx6solox and there wasn't any problems (kernel 4.9), simple-panel setup in the device tree, it was straight forward and worked right away.  Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP Hi @synthesys  Can you share your current timing setting? Best Regards, Zhiming Re: Pixel Clock from LVDS Panel Spec Not Working VAR-SOM-MX8M-PLUS IMX8MP Hi, here are the current timings. panel { compatible = "panel-lvds"; backlight = <&backlight>; width-mm = <211>; height-mm = <158>; label = "640x480"; data-mapping = "jeida-24"; status = "okay"; panel-timing { clock-frequency = <25175000>; hactive = <640>; vactive = <480>; hback-porch = <46>; hfront-porch = <8>; vback-porch = <38>; vfront-porch = <4>; hsync-len = <106>; vsync-len = <3>; hsync-active = <0>; vsync-active = <0>; de-active = <1>; }; port { panel_in: endpoint { remote-endpoint = <&lvds_out>; }; }; }; I attached the LCD data sheet and the specific page with timings. We have an LCD board that converts LVDS to Parallel RGB. Like I mentioned previously, this same LCD works with IMX6SoloX just fine.   For some reason, 12.5MHz, the image looks great but its only at 30Hz refresh rate. I want to use the spec which is 25MHz @ 60 Hz refresh rate. 
View full article
Question on the functional difference between FRDM-A-S32K358 and S32K3X8EVB-Q289 I am considering purchasing either the FRDM-A-S32K358 or the S32K3X8EVB-Q289 model. However, what are the hardware differences between the S32K3X8EVB-Q289 and the FRDM-A-S32K358? I was told in a previous question that the SD card function is implemented on the FRDM-A-S32K358. I want to know if the other pins or features like CAN communication are present on the board. I want to know if they are implemented exactly the same way as the S32K3X8EVB-Q289. I would also like to know if there are any software differences. Or is there a separate circuit diagram? It would be easier for me to make a decision based on that. Re: Question on the functional difference between FRDM-A-S32K358 and S32K3X8EVB-Q289 You are currently using a gmail account and the company information is not visible in the system. Please also provide me with the NDA number separately so I can have a colleague check if the NDA is still valid. Re: Question on the functional difference between FRDM-A-S32K358 and S32K3X8EVB-Q289 Our company has an NDA in place. It seems likely that this is possible, but can you confirm if they will process it immediately if I request it via a support ticket? Re: Question on the functional difference between FRDM-A-S32K358 and S32K3X8EVB-Q289 Hi Since this FRDM-A-S32K358 has not yet been officially released, the schematics or hardware manuals are not available for download at this time. Could you please provide your project and company information separately? Have you signed an NDA? This would allow me to contact internal team to obtain information about the development board in advance. Currently, I can tell you that the FRDM-A-S32K358 has a CAN interface: This board integrates NXP’s TJA1043 CAN transceiver, with its output routed to connector J15. CAN0_RX PTA6 CAN0_TX PTA7 I can only see the initial version of the UM12541 FRDM-A-S32K358 development board internally at this time. I've attached the document's bookmarks to give you a general overview of its features. However, more detailed information will likely require you to sign an NDA or wait for the official release of the FRDM. Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------
View full article
Guider Emulation Error Guider version 1.10.1 creates projects using LVGL 8.3.10 Simulation suddenly reports an error after a few new pages, what's the reason? ✓ Compilation completed! build\bin\simulator.exe mingw32-make: *** [run] Error -1073741819 Re: Guider仿真报错 There is no special operation, copy and paste all the components of the problem page to a new page and then run the new page is normal, very strange, when the problem backed up the project, if it is convenient, you can leave your e-mail address to send a copy of the problem project. It is not convenient to upload files here. It's just that this error is reported after switching to a certain page.
View full article
S32K311 HSE - 随机生成服务 (RNG) 无法工作 您好,NXP团队, S32K3 硬件& 软件: MCU: NXP S32K311, Cortex-M7 + HSE-B 子系统 hse fw: 0.12.0 / 2.55.0 full_mem standard MCAL:NXP RTD 6.0.0 (Crypto_43_HSE_TS_T40D34M60I0R0) AUTOSAR 堆栈:Vector MicroSAR R34、DaVinci 5.31.55 SP5 编译:GHS (Green Hills) 调试器劳特巴赫 TRACE32 问题陈述: 我们正在尝试让 HSE 随机数生成功能在 S32K311 上运行。HSE 固件初始化成功(hseStatus = 0x960 → INIT_OK | RNG_INIT_OK | HOST_DEBUGGER | CUST_SUPER_USER)。然而,RNG 服务在这两种方法中都失败了: 方法 1 - 通过 AUTOSAR Csm 栈 (随机生成😞 驱动程序返回超时 在劳特巴赫调试器中,MU0_MUB 接收寄存器 (RR) 显示错误代码0x55A5A26A=HSE_SRV_RSP_INVALID_ADDR("地址参数无效") 方法 2 - 绕过 AUTOSAR 堆栈,调用 Hse_Ip_ServiceRequest直接调用 Hse_Ip_ServiceRequest: 调用返回HSE_IP_SRV_RSP_NO_RESPONSE(超时,RR 中根本没有响应)。 TSR 位清零(HSE 消耗了请求),但 RSR 从未被设置 在这两种情况下,都不会产生预期的随机数据。 我们还尝试了 HSE_SRV_ID_FORMAT_KEY_CATALOGS(因为 hseStatus 中未设置 INSTALL_OK 位 9 / 0x200),观察到了相同的超时行为。 我们真的需要为 RNG 设置密钥格式吗? MU 基地址:MU0_MUB = 0x4038C000。 观察 通过 Csm (AUTOSAR) 通过 Hse_Ip 直接呼叫 TSR(TR 写入后) 位清除 ✓ 位清除 ✓ RSR(轮询期间) 最终设定 从不设置(保持 0) RR 值 0x55A5A26A (INVALID_ADDR) 无响应 司机返回 超时 - 无响应 超时 - HSE_IP_SRV_RSP_NO_RESPONSE hseStatus (FSR) 0x960 0x960 已执行的故障排除步骤: 验证 hseStatus = 0x960- 确认 HSE FW 启动成功,RNG 引擎已初始化,生命周期为 CUST_SUPER_USER。注意到 INSTALL_OK(位 9)未设置。 排除缓冲区对齐 ——确保随机数输出缓冲区以 4 字节对齐并放置在 SRAM(0x20400000 区域)中,而不是 HSE 无法访问的 DTCM(0x200000)中。 排除了 数据缓存 一致性 — 在 HSE_IP_ServiceRequest () 之前添加了 Cache_Ip_Clean (),之后添加了 Cache_Ip_Invalidate ()。在劳特巴赫验证了数据 (D:) 和监控程序数据 (SD:) 内存视图显示的内容完全相同 - 缓存不会导致数据过期。 验证通道分配- 确保通道 0 用于管理服务,通道 1+ 通过 Hse_Ip_GetFreeChannel() 用于一般服务。 清除描述符内存- 已添加 memset() 在填充字段之前将整个 hseSrvDescriptor_t清零,以消除任何陈旧的元数据。 尝试 FormatKeyCatalogs- 由于未设置 INSTALL_OK,因此尝试将 HSE_SRV_ID_FORMAT_KEY_CATALOGS 作为 Crypto_43_HSE_Init() 之后的第一个服务。观察到相同的超时行为。 另外,我们将.mcal_bss_no_cacheable 和 .mcal_data_no_cacheable放在非高速缓存内存区域(MPU 配置为非高速缓存),HSE 服务描述符是否能正常工作?当描述符位于可缓存内存中时,是否会出现 INVALID_ADDR? 根据《HSE 用户手册》,我们遵循了执行 RNG 作业的所有必要步骤。然而,我们没有收到 HSE 的任何答复。 为了协助进行故障排除,我们附上了相关的调试快照供您参考。 我们请求您审查该问题,并就解决该问题提供反馈或指导。 CC;@Shubham_MQ   Re: S32K311 HSE — Random Generate Service (RNG) not working 是的,HSE 核心没有响应。 我附上了完整的 MU 注册表的屏幕截图供你参考。 我还再次分享了调试期间捕获的 GSR 寄存器的屏幕截图。 请查看随附的注册详情,与我们联系您的意见或建议的后续步骤。 Re: S32K311 HSE — Random Generate Service (RNG) not working 如果我理解得不错,HSE 核心根本没有响应。你能调查一下 GSR 注册情况吗? Re: S32K311 HSE — Random Generate Service (RNG) not working 您是如何设置时钟频率的?您是否遵守系统时钟和主机时钟之间的规定比率?如果有必要,您是否对UTEST DCF 客户端进行了编程?
View full article
llcecan问题 嗨,NXP 小组: 测试硬件:S32G274 软件版本:bsp38 can setting: ip link set llcecan(0~3)type can \ bitrate 500000 \ sample-point 0.8 \ dbitrate 2000000 \ dsample-point 0.7 \ fd on 测试用例: 1: Vector v1640 can1 可以连接到 s32g 的 can0~can3, can2 可以连接到 s32g 的 llce_can0~llce_can3 2: vector1640 发送 can 数据,s32g 接收 can 数据。 3: 检查发送和接收的数据帧是否一致。 测试结果: 1:数据帧在 llce_can0~llce_can3 中丢失,但在 can0~can3 中没有丢失。 参考图像如下 图 1:我们可以看到 v1640 can1 共发送了 1,823,705 帧,而在图 2 中,s32g274 can0~can3 收到了 1,823,705 帧而没有任何帧损失。 我们可以看到,v1640 can2 发送的帧总数为 1 845 947,而 s32g274 llce_can0~llce_can3 接收的帧总数约为 1 845 887。损失 60 帧。 当 CPU 负载相对较高时,丢帧情况就会恶化。是否有可能增加 LLCE_CAN_MAX_RX_MB,以减少 CPU 负载。同时,如何解决丢帧问题?是否有任何优化项目? Re: llcecan question 你好,@张博文 感谢您的回复。 为了进一步调查这个问题,我首先希望在本地 RDB2 上重现这个问题。 您能否澄清以下问题? 1.您的测试使用的是哪个版本的 LLCE FW? 2。你有没有用其他版本的 BSP 测试过?如果是这样,结果也一样吗? 3.是否只有在通过所述的 8 个 CAN 通道进行基准测试时才会出现丢帧现象?请问您是否只对 LLCE CAN 接口进行过压力测试?有没有简化的测试设置可以重现该问题? 4.测试的负载是多少?发现帧丢失时的吞吐量值是多少?测试期间 CPU 的平均负载是多少? BR 切宁 Re: llcecan question 您好, 感谢您的回复。 在我将 LLCE_CAN_MAX_RX_MB 修改为 64 和 128 后,CPU 负载并没有减少,或者减少得不明显,因此很难观察到。 而 llcecan 的丢帧现象依然存在 Re: llcecan question 你好,@张博文 谢谢您的帖子。 从共享的描述来看,似乎是在系统负荷较高时丢失了帧。 我建议尝试更改 LLCE_CAN_MAX_RX_MB 中的 值。 drivers/net/can/llce/llce_can_common.c的新值,如 32 或 64,然后重建内核进行另一次测试,检查测试中是否仍存在问题。 BR 切宁 Re: llcecan question 您好, 感谢您的回复。 1.LLCE FW 版本为 HHFF_2A [REL_LLCE1_0_6|BLD_RDC2303221606]。 2.只对 bsp38 进行了测试。 3.仅对 llcecan 进行了无帧丢失的压力测试。但是,在同时对所有 8 个 can 通道进行压力测试时,出现了丢帧(4 通道 llce 测试和 8 通道 can 测试使用的软件相同)。 4. canoe 总线负载为 55% ,8 通道 can 测试期间的平均 CPU 负载为 60% ,4 通道 llce 测试期间的平均 CPU 负载为 37%
View full article
33774 Voltage Measurement The 33774 has 18 channels and uses 16 channels, with channels 17 and 18 shorted to channel 16. When measuring, the measured value is abnormal when the low voltage of channel 15 and 16 is 0.3v or less, channel 15 measured value is high, and channel 16 measured value is low. How should it be solved. #mc33774 Re: 33774电压测量 For this product support I suggest you sign up with your company's email and submit the ticket. Home Need to check the schematic and then troubleshoot step by step
View full article
radeonsi_dri.so が見つかりません こんにちは T1040ボードでradeonsi_dri.soをビルドする必要があるのですが、ビルドを手伝っていただけますか? Re: radeonsi_dri.so is missing はい、ただしまず重要な点があります。 radeonsi_dri.so は、Southern Islands (GCN/GFX6) 以降の AMD Radeon GPU 用の Mesa の Gallium OpenGL DRI ドライバーです。そのため、 T1040 自体は CPU/SoC のみであり、サポートされている外部 AMD GPU (通常は PCIe 経由) と、その GPU 用の動作する Linux DRM スタックが必要になります。T1040は64ビットのe5500 Power Architecture SoCであり、 PCIe 2.0コントローラを搭載しているため、原理的には外部GPUを搭載することが可能です。 また、 radeonsi はMesaの src/gallium/drivers/radeonsi コードから構築されており、MesaのMesonビルドシステムは gallium-drivers と dri-drivers-path オプションを公開しており、これらは radeonsi DRIドライバを生成/インストールするために必要なものです。 Mesaをボード上でネイティブにビルドするのではなく、x86 Linuxホスト上でクロスビルドすることをお勧めします。 ステップ1:まずボード/GPU側を確認します lspci -nn | egrep 'VGA|Display|3D' dmesg | egrep 'drm|amdgpu|radeon' ls /dev/dri 「 ステップ2:クロスツールチェーンを準備する # t1040-ppc64be.ini [バイナリ] c = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-gcc' cpp = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-g++' ar = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-gcc-ar' strip = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-strip' pkg-config = '/opt/t1040-sdk/bin/powerpc64-linux-gnu-pkg-config' # 重要: これは、Meson が LLVM を見つけるために使用するホスト側の llvm-config です llvm-config = '/usr/bin/llvm-config'   [ホストマシン] システム = 'linux' cpu_family = 'ppc64' CPU = 'powerpc64' エンディアン = 'ビッグ' ステップ3:安定したMesaソースツリーを取得する git clone https://gitlab.freedesktop.org/mesa/mesa.git CDメサ git checkout mesa-25.2.8 「 ステップ4:Mesaの設定 radeonsi eson セットアップ build-t1040 \ --クロスファイル t1040-ppc64be.ini \ -Dprefix=/usr \ -Dbuildtype=release \ -Dplatforms=x11,drm,surfaceless \ -Dglx=dri \ -Degl=有効 \ -Dgbm=有効 \ -Dgallium-drivers=radeonsi,swrast \ -Dvulkan-drivers=[] \ -Dgallium-va=disabled \ -Dgallium-vdpau=disabled \ -Dgallium-omx=disabled \ -Dvideo-codecs=[] \ -Ddri-drivers-path=/usr/lib64/dri 「 ステップ5:ビルドしてステージングディレクトリにインストールする eson compile -C build-t1040 -j$(nproc)   DESTDIR=$PWD/stage meson install -C build-t1040 通常は次のような結果になります。 stage/usr/lib64/dri/radeonsi_dri.so   Step 6: Copy to the target scp stage/usr/lib64/dri/radeonsi_dri.so root@ :/usr/lib64/dri/ `` Step 7: Test on the T1040 export LD_LIBRARY_PATH=/usr/lib64:$LD_LIBRARY_PATH export LIBGL_DRIVERS_PATH=/usr/lib64/dri glxinfo -B   If you are using Yocto: For an embedded T1040 project, the cleanest solution is usually not to manually copy one .so , but to enable mesa with radeonsi in your Yocto image/recipe, so the entire dependency chain stays version-aligned.
View full article
S32G3 DDR 大小变化 你好 我需要将使用 S32g3 的定制 ECU 的 DDR 大小从默认的 4G 改为 2G。对于 BSP 46.00 我知道这是 BL2 (TFA) 的一部分,BSP 用户手册中有一章,但是... 那里描述的步骤是 " 手册 ",这意味着 TFA 应该作为独立的二进制文件构建。 我正在使用带有 BSP46.00 的 Yocto 并以 s32g399aevb3 作为起始参考。我已经创建了自己的自定义机器和元层,可以成功地进行bitbake并在EVB上运行映像(仍然是原始机器4G)。 现在我想将 DDR 大小变化 (4G-> 2G) 整合到我的 Yocto 流程中。现在我正在考虑将新的 ddr 文件作为补丁添加到 TFA 配方的 bbapend 中,但问题在于,如果不提供 NXP_FIRMWARE_LOCAL_DIR,Yocto 的版本就会失败。 我的问题是 1."是唯一的手动" 选项吗(我希望不是)? 2.我打算采取的方法是否正确? 3.如果在 bbapend 中使用 TFA 补丁(甚至指向本地仓库),如何避免删除 NXP_FIRMWARE_LOCAL_DIR 导致的构建失败?我预计我无法创建自己的二进制文件,对 ddr 进行修改也没有意义,也没有意义地修改用于开发环境的 ddr_firmware(这就是我需要删除 NXP_FIRMWARE_LOCAL_DIR 的原因)。 Re: S32G3 DDR size change Hello 感谢您的快速回复。 >>1. 必须设置 DDR_FW_BIN_PATH 参数以指定 恩智浦主板专用 DDR 固件二进制 文件的路径,因此它是 > > 仅用于为恩智浦主板(RD B、EVB 等)构建映像 既然我不想为特定的恩智浦主板构建,为什么要提供恩智浦开发板特定二进制文件的链接?我的机器基于 s32g3evb3(我在我的机器文件中使用 require conf/machine/include/s32g3evb3.inc),所以我想确保在编译结束时 TFA 使用由 S32DS 生成的实际新文件,而不是恩智浦二进制文件。如何确定我是否无法从 bitbake 流程中删除 DDR_FW_BIN_PATH 参数? >>2.要为自定义主板构建 TFA,建议对 make 使用 C USTOM_DDR_DRV 参数 。 必须将其设置为所有 DDR 源文件和头文件所在的路径 > >(相对于 TF-A 根文件夹),处于它们由 DDR 工具生成的状态 。 我将尝试生成一些 DDR 源代码并编译 TFA >>3.一旦可以正确构建 TFA,您就可以相应地对 Yocto 进行更改以进行进一步测试。 Yocto 应该做哪些改动? 还有一个问题: 如果我必须更改 DDR 大小,我还必须在 U-boot 中修改一些内容还是更改 TFA 就足够了? Re: S32G3 DDR size change 你好,@FlaviuNistor 谢谢您的帖子。 1. 必须设置 DDR_FW_BIN_PATH 参数以指定恩智浦主板专用 DDR 固件二进制文件的路径,因此它仅用于为恩智浦主板(RD B、EVB 等)构建映像 2。 要为自定义板构建 TFA,建议对 make 使用 C USTOM_DDR_DRV 参数 。 必须将其设置为所有 DDR 源文件和头文件所在的路径(相对于 TF-A 根文件夹),其状态为 DDR 工具生成的状态 。 3.一旦可以正确构建 TFA,您就可以相应地对 Yocto 进行更改以进行进一步测试。 希望对你有所帮助。 BR 切宁
View full article
リアルタイム・ドライバAUTOSAR 4.4バージョン4.0.0のインストール方法P24 on s32ds 3.4 私の現在のセットアップは以下のとおりです。 S32プラットフォーム向けS32 Design Studio バージョン: 3.4 ビルドID: 201217 (アップデート3) FreeRTOS for S32K3 バージョン 2.0.0 S32K3リアルタイム・ドライバ AUTOSAR 4.4 バージョン2.0.0 RTDドライバーを最新の非R21-11 RTDドライバーにアップデートしようとしています。 私が通り抜けるとき ヘルプ -> 新しいソフトウェアのインストール -> 追加 -> SW32K3_S32M27x_RTD_4.4_4.0.0_P24_DS_updatesite_D2405.zip 「S32DS拡張機能とアップデート」で、私のRTDが4.0.0にアップデートされるのを確認できません。 何か見落としていることはありますか? Re: How to install Real-Time Drivers AUTOSAR 4.4 Version 4.0.0 P24 on s32ds 3.4 このzipファイルはどこで入手できますか?ダウンロードリンクを教えていただけますか? Re: How to install Real-Time Drivers AUTOSAR 4.4 Version 4.0.0 P24 on s32ds 3.4 こんにちは、 弊社製品にご関心をお寄せいただき、また弊社のコミュニティをご利用いただき、誠にありがとうございます。 S32K3_S32M27x リアルタイム・ドライバ AUTOSAR 4.4 バージョン 4.0.0 P24にはS32 Design Studio IDE 3.5 (アップデート)が必要です 😎そのため、 3.4 ではなく 3.5を 使用することをお勧めします。 新しいソフトウェアをインストールする前に、リリースノートファイルを参照してソフトウェアの依存関係を確認することをお勧めします。 お役に立てば幸いです。他に質問があれば、遠慮なくお尋ねください。 良い1日を!
View full article
When to switch over to an applications processor? When you build any product, there will be some real-time tasks (metaphorically) and other not so real time stuff like UI, etc. But, many RTOSes can support stuff like UI etc. So, when do you actually decide to use an applications processor and a heavy OS like linux, android etc? I am curious. Thanks Re: When to switch over to an applications processor? Hi @ewrankend , Thank you so much for your interest in our products and for using our community. It is  a big question, but in practice it comes down to this:  You move to an application processor when the problem stops being about  CPU or “can an RTOS do this,”   and becomes about needing a full Linux/Android‑class environment ,  for complex software, bigger memory,  AI,  multimedia,  and  long‑term maintainability.   Wish it helps you Best Regards May Re: When to switch over to an applications processor? When you build any product, there will be some real-time tasks (metaphorically) and other not so real time stuff like UI, etc. But, many RTOSes can support stuff like UI etc. So, when do you actually decide to use an applications processor and a heavy OS like linux, android etc? I am curious. Thanks  https://100001.onl/  I got this,... Re: When to switch over to an applications processor? Sorry, I’m unable to open the link: https://100001.onl/.
View full article
Breezamax 值得尝试吗?2026 年回顾 夏天炎热难耐,但又不想使用笨重的空调?BreezaMax BreezaMax 也许正是您所需要的。 这款小巧、无叶片的个人散热风扇专为需要安静、便携式解暑的人设计,无需复杂的安装或高昂的能源费用。它有三种速度设置、自动振荡、运行时间长达 8 小时的可充电电池,以及可增加冷却效果的 500 毫升水箱。 它的无叶片设计使其在儿童和宠物周围非常安全,而低噪音电机意味着它不会打扰你的睡眠或工作。
View full article
CAN configuration with RTD/EB tresos for Freemaster Hello, we are using a S32K358 with RTD 4.0.0 and EB tresos for configuration. we are using Freemaster over UART without problem. Now we want to use Freemaster over CAN. The step I try with the option FMSTR_POLL_DRIVEN and FMSTR_DEBUG_TX. The FLEXCAN1 clock is enable using EB tresos config , DIO are configure using EB Tresos. I also configure the CAN controller with EB TResos.(250 Kb) but I can't see the Debug frame on CAN I'm not sure I have configure the CAN properly, we also use the FLEXCAN 0 for other purpose. I disable CanRxFifo Do someone have a example of CAN configuration ? Sophie FREEMASTER S32K3  Re: CAN configuration with RTD/EB tresos for Freemaster Thanks Iulian. I try the software on another board, and it's works Sophie Re: CAN configuration with RTD/EB tresos for Freemaster If my understanding is correct,  EB Hardware are used by the RTD API to send/receive CAN messages, if so - they won't be used by FreeMASTER calls, but to avoid confusion I would remove them. On the FreeMASTER configuration side (freemaster_cfg.h) select the CAN transport and set message buffer IDs: // Select communication interface #define FMSTR_TRANSPORT FMSTR_CAN // Use can transport layer #define FMSTR_CAN_DRV FMSTR_CAN_S32_FLEXCAN // Use can driver for FLEXCAN /* Select RX and TX FlexCAN Message buffers */ #define FMSTR_FLEXCAN_TXMB 0 #define FMSTR_FLEXCAN_RXMB 1  Additionally, you need to set CAN base addres before calling FMSTR_Init either via FMSTR_CanSetBaseAddress function call /* Set FreeMASTER can base address */ FMSTR_CanSetBaseAddress((FMSTR_ADDR)0x40304000); /* Initialize FreeMASTER */ FMSTR_Init(); or via macro definition in the same configuration header file: #define FMSTR_CAN_BASE 0x40304000   Re: CAN configuration with RTD/EB tresos for Freemaster Hi Iulian, For the board we use our own hardware with a "normal" transceiver. I will check if the HW is ok, but I would like to check the software configuration first. So I need to remove hardware object from tresos and set #define FMSTR_FLEXCAN_TXMB 0 #define FMSTR_FLEXCAN_RXMB 1 Sophie Re: CAN configuration with RTD/EB tresos for Freemaster Hi Sophie, You do not need to configure the RX and TX buffers in EB. Only basic CAN driver configuration is required. FreeMASTER will set messages IDs for RX (FMSTR_CAN_CMDID) and TX (FMSTR_CAN_RESPID) into the message buffers corresponding to those macros - FMSTR_FLEXCAN_RXMB and FMSTR_FLEXCAN_TXMB respectively. Btw, are you able to send & receive standard messages (non FreeMASTER) ? As far as I know some S32K358 boards come with a secure CAN transceiver that requires additional configuration. Iulian Re: CAN configuration with RTD/EB tresos for Freemaster How do I need to configure  /* Select RX and TX FlexCAN Message buffers */ #define FMSTR_FLEXCAN_TXMB 1 #define FMSTR_FLEXCAN_RXMB 0 with EB tresos Hardware object configure as : Sophie Re: CAN configuration with RTD/EB tresos for Freemaster Hi, would you please elaborate: "Only basic CAN driver configuration is required"? as far as i can see, there at least needs to config the pins, enable (and configure?) the clocks, hook up the interrup (directly or indirectly to FMSTR_can_isr??), configure the flexCan_43. but is it needed to config the hardwareobject or CANIF ? please help clarify. Re: CAN configuration with RTD/EB tresos for Freemaster Hi @gzleng, FreeMASTER Driver has an optimistic approach when it  tries to use the CAN peripheral. - It uses the CAN base address and operates directly with the registers to send/receive data. - It does not verify whether it is enabled nor properly configured It is expected that the developer performs the bare minimum configurations required to make the peripheral usable. It includes: - Enabling the clocking for the used CAN instance - Enabling and configuring CAN instance (Can_43_FLEXCAN should be sufficient, FreeMASTER does not use AUTOSAR's service layer → CanIf is not needed for FreeMASTER) - Configuring the pins for the used CAN Instance These configurations will allow you to use FreeMASTER Driver in polling mode. For interrupt mode, one more configuration is required: - Configure the interrupt controller (enable CAN interrupt, and assign FMSTR_CanIsr as interrupt handler) Hope it helps Re: CAN configuration with RTD/EB tresos for Freemaster thanks Stan after configuring one Transmit, one Receive Hardware Object in the EB, now the MB works. but i'm running into another issue with the host PC side: the ping is successful but the communication wizard still greys out so it cannot be finished. Attempting to configure the connection string in the Options dialog leads to a "the plugin configuration dialog failed, Try to specify the connection string manually" error. similar to another post from Jan 9th. i don't use mbdt and the driver is the 1.5.0 Re: CAN configuration with RTD/EB tresos for Freemaster Just to be sure - did you try Michal's suggestion ? Re: CAN configuration with RTD/EB tresos for Freemaster Hi @iulian_stan: I have the same question about Freemaster over Can bus. My project is based on NXP HVBMS_Integration_Project_0_8_0 with RTD 3.0.0, we use LPUART to communicate Freemaster originally, and we want to change it to can bus. According to your answer, I have few question. 1. Do I need create FMSTR_CAN_S32_FLEXCAN by myself? I can't find this define inside my project. 2. About the following setting, I already config Can hardwareobject in MCAL setting. I need set this define according to my MCAL setting about hardwareobject or how to set this ? /* Select RX and TX FlexCAN Message buffers */ #define FMSTR_FLEXCAN_TXMB 0 (?) #define FMSTR_FLEXCAN_RXMB 1 (?) 3. I can't find this "FMSTR_CanSetBaseAddress" API inside my source code, do I need add other source code? The following is my setting right now : #define FMSTR_PLATFORM_S32 1 // Automotive S32 platform (see freemaster.h for list of all supported platforms) #define FMSTR_DEMO_ENOUGH_ROM 1 // Platform has enough ROM to show most of the FreeMASTER features #define FMSTR_DEMO_LARGE_ROM 1 // Platform has large ROM enough to store the extended data structures used in FreeMASTER demo #define FMSTR_DEMO_SUPPORT_I64 1 // support for long long type #define FMSTR_DEMO_SUPPORT_FLT 1 // support for float type #define FMSTR_DEMO_SUPPORT_DBL 1 // support for double type // Enable/Disable FreeMASTER support as a whole #define FMSTR_DISABLE 0 // To disable all FreeMASTER functionalities // Select interrupt or poll-driven serial communication #define FMSTR_LONG_INTR 0 // Complete message processing in interrupt #define FMSTR_SHORT_INTR 1 // Queuing done in interrupt #define FMSTR_POLL_DRIVEN 0 // No interrupt needed, polling only // Select communication interface #define FMSTR_TRANSPORT FMSTR_SERIAL // Use serial transport layer #define FMSTR_SERIAL_DRV FMSTR_SERIAL_S32K3XX_LPUART // Use serial driver for UART // Input/output communication buffer size #define FMSTR_COMM_BUFFER_SIZE 0 // Set to 0 for "automatic" // Receive FIFO queue size (use with FMSTR_SHORT_INTR only) #define FMSTR_COMM_RQUEUE_SIZE 32 // Set to 0 for "default" Thanks BR, BillWen Re: CAN configuration with RTD/EB tresos for Freemaster Hi, Do you have download the last version of Freemaster driver that contains the update to use CAN ?
View full article